JP2012159767A - Array substrate for display device, and display device - Google Patents
Array substrate for display device, and display device Download PDFInfo
- Publication number
- JP2012159767A JP2012159767A JP2011020535A JP2011020535A JP2012159767A JP 2012159767 A JP2012159767 A JP 2012159767A JP 2011020535 A JP2011020535 A JP 2011020535A JP 2011020535 A JP2011020535 A JP 2011020535A JP 2012159767 A JP2012159767 A JP 2012159767A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- array substrate
- transparent layer
- base layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 116
- 239000000463 material Substances 0.000 claims abstract description 22
- 239000012780 transparent material Substances 0.000 claims abstract description 9
- 239000004973 liquid crystal related substance Substances 0.000 claims description 15
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 9
- 229910052750 molybdenum Inorganic materials 0.000 claims description 9
- 239000011733 molybdenum Substances 0.000 claims description 9
- 239000010936 titanium Substances 0.000 claims description 8
- 238000002834 transmittance Methods 0.000 claims description 7
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 6
- 239000011651 chromium Substances 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 239000004332 silver Substances 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 229910021332 silicide Inorganic materials 0.000 claims description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 2
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 149
- 239000010408 film Substances 0.000 description 57
- 239000011159 matrix material Substances 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
本発明の実施形態は、表示装置用アレイ基板及び表示装置に関する。 Embodiments described herein relate generally to a display device array substrate and a display device.
近年、液晶表示装置や有機エレクトロルミネッセンス表示装置などの各種平面表示装置が開発されている。このような表示装置に適用されるアレイ基板として、例えば、アクティブマトリクス型表示装置に適用されるアレイ基板は、概ね格子状に形成された信号配線、この信号配線に接続されたスイッチング素子、スイッチング素子に接続された画素電極などを備えており、信号配線からの信号に基づきスイッチング素子を介して画素電極に電圧が印加される。 In recent years, various flat display devices such as liquid crystal display devices and organic electroluminescence display devices have been developed. As an array substrate applied to such a display device, for example, an array substrate applied to an active matrix display device includes a signal wiring formed in a substantially lattice shape, a switching element connected to the signal wiring, and a switching element. And a voltage is applied to the pixel electrode via the switching element based on a signal from the signal wiring.
表示装置として、例えば、バックライト及び透過型の液晶パネルを備えた液晶表示装置では、信号配線付近において意図せぬ光抜けが発生することがある。その要因は様々であるが、一因として信号配線の裏面で反射されたバックライト光が絶縁基板の表面などで再反射されて液晶に入射することが挙げられる。信号配線の裏面や絶縁基板の表面などで反射された際、反射光の偏光が乱れて意図しない偏光となり、バックライト光を非透過として黒表示させようとしても一部の光が透過してしまうことがある。このため、液晶表示装置の対向基板は、アレイ基板の信号配線の直上付近に信号配線の幅よりも広いブラックマトリックスを設け、信号配線付近の不所望な透過光を遮蔽する必要がある。この場合、ブラックマトリクスで囲まれた透過部の面積（開口率）は低下する。 As a display device, for example, in a liquid crystal display device including a backlight and a transmissive liquid crystal panel, unintentional light leakage may occur in the vicinity of the signal wiring. There are various factors, but one reason is that the backlight light reflected on the back surface of the signal wiring is re-reflected on the surface of the insulating substrate and incident on the liquid crystal. When reflected from the backside of the signal wiring or the surface of the insulating substrate, the polarized light of the reflected light is disturbed and becomes unintentional polarized light, and some light is transmitted even if the backlight light is made non-transmissive and displayed black. Sometimes. For this reason, the counter substrate of the liquid crystal display device needs to be provided with a black matrix wider than the width of the signal wiring in the vicinity immediately above the signal wiring of the array substrate to shield undesired transmitted light near the signal wiring. In this case, the area (aperture ratio) of the transmissive part surrounded by the black matrix decreases.
表示装置として、ボトムエミッション型の有機ＥＬ素子を備えた有機ＥＬ表示装置では、信号配線の裏面で外光が反射され、コントラストの低下を招くおそれがある。 In an organic EL display device including a bottom emission type organic EL element as a display device, external light is reflected on the back surface of the signal wiring, and there is a risk of causing a decrease in contrast.
本実施形態の目的は、表示品位を改善することが可能な表示装置及び表示装置用アレイ基板を提供することにある。 An object of the present embodiment is to provide a display device and an array substrate for a display device that can improve display quality.
本実施形態によれば、
絶縁基板と、前記絶縁基板の上に配置され可視光領域での透過率が０．５以上の下地層、前記下地層より厚い膜厚を有するとともに前記下地層の上に積層された透明材料からなる透明層、及び、前記透明層の上に積層された主配線材料からなる主配線層の積層体によって形成された信号配線と、を備え、前記透明層の膜厚をｄ（ｎｍ）とし、前記透明層の屈折率をｎとしたとき、積ｎ×ｄが４００より小さいことを特徴とする表示装置用アレイ基板が提供される。
According to this embodiment,
An insulating substrate, a base layer disposed on the insulating substrate and having a transmittance in the visible light region of 0.5 or more, a transparent material having a film thickness thicker than the base layer and laminated on the base layer And a signal wiring formed by a laminate of main wiring layers made of a main wiring material laminated on the transparent layer, and the film thickness of the transparent layer is d (nm), An array substrate for a display device is provided in which a product n × d is smaller than 400, where n is a refractive index of the transparent layer.
本実施形態によれば、
絶縁基板と、前記絶縁基板の上に配置され可視光領域での透過率が０．５以上の下地層、前記下地層より厚い膜厚を有するとともに前記下地層の上に積層された透明材料からなる透明層、及び、前記透明層の上に積層された主配線材料からなる主配線層の積層体によって形成された信号配線と、前記信号配線に電気的に接続されたスイッチング素子と、前記スイッチング素子に電気的に接続された画素電極と、を備えたアレイ基板と、前記アレイ基板に対向配置された対向基板と、前記アレイ基板と前記対向基板との間に保持された液晶層と、前記アレイ基板の背面側に配置されたバックライトと、を備え、前記アレイ基板の前記信号配線において、前記透明層の膜厚をｄ（ｎｍ）とし、前記透明層の屈折率をｎとしたとき、積ｎ×ｄが４００より小さいことを特徴とする表示装置が提供される。
According to this embodiment,
An insulating substrate, a base layer disposed on the insulating substrate and having a transmittance in the visible light region of 0.5 or more, a transparent material having a film thickness thicker than the base layer and laminated on the base layer A transparent layer, a signal wiring formed by a laminate of main wiring layers made of a main wiring material laminated on the transparent layer, a switching element electrically connected to the signal wiring, and the switching An array substrate including a pixel electrode electrically connected to the element; a counter substrate disposed opposite to the array substrate; a liquid crystal layer held between the array substrate and the counter substrate; A backlight disposed on the back side of the array substrate, and in the signal wiring of the array substrate, when the film thickness of the transparent layer is d (nm) and the refractive index of the transparent layer is n, Product n × d is 40 Display apparatus is provided, wherein the smaller.
本実施形態によれば、
絶縁基板と、前記絶縁基板の上に配置され可視光領域での透過率が０．５以上の下地層、前記下地層より厚い膜厚を有するとともに前記下地層の上に積層された透明材料からなる透明層、及び、前記透明層の上に積層された主配線材料からなる主配線層の積層体によって形成された信号配線と、前記信号配線に電気的に接続されたスイッチング素子と、前記スイッチング素子に電気的に接続されるとともに前記絶縁基板の背面側に向かって光を出射する有機ＥＬ素子と、を備えたアレイ基板と、前記アレイ基板に対向配置された対向基板と、を備え、前記アレイ基板の前記信号配線において、前記透明層の膜厚をｄ（ｎｍ）とし、前記透明層の屈折率をｎとしたとき、積ｎ×ｄが４００より小さいことを特徴とする表示装置が提供される。
According to this embodiment,
An insulating substrate, a base layer disposed on the insulating substrate and having a transmittance in the visible light region of 0.5 or more, a transparent material having a film thickness thicker than the base layer and laminated on the base layer A transparent layer, a signal wiring formed by a laminate of main wiring layers made of a main wiring material laminated on the transparent layer, a switching element electrically connected to the signal wiring, and the switching An organic EL element that is electrically connected to the element and emits light toward the back side of the insulating substrate, and an opposing substrate disposed opposite to the array substrate, In the signal wiring of the array substrate, a display device is provided in which a product n × d is smaller than 400, where d (nm) is a thickness of the transparent layer and n is a refractive index of the transparent layer. Is done.
以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。 Hereinafter, the present embodiment will be described in detail with reference to the drawings. In each figure, the same reference numerals are given to components that exhibit the same or similar functions, and duplicate descriptions are omitted.
図１は、本実施形態における表示装置１の構成を概略的に示す図である。
FIG. 1 is a diagram schematically showing a configuration of a
本実施形態における表示装置１は、いわゆるフラットパネルディスプレイであり、例えば、液晶表示装置、有機ＥＬ（エレクトロルミネッセンス）表示装置などである。すなわち、表示装置１は、表示パネルＰＮＬ、この表示パネルＰＮＬに接続された駆動ＩＣチップ２及びフレキシブル配線基板３などを備えている。
The
表示パネルＰＮＬは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向して配置された第２基板である対向基板ＣＴと、を備えて構成されている。このような表示パネルＰＮＬは、画像を表示するアクティブエリアＡＣＴを備えている。このアクティブエリアＡＣＴは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数である）。 The display panel PNL includes an array substrate AR that is a first substrate, and a counter substrate CT that is a second substrate disposed to face the array substrate AR. Such a display panel PNL includes an active area ACT for displaying an image. This active area ACT is composed of a plurality of pixels PX arranged in an m × n matrix (where m and n are positive integers).
次に、表示装置１の一例として、液晶表示装置について説明する。
Next, a liquid crystal display device will be described as an example of the
図２は、本実施形態の液晶表示装置に適用可能なアレイ基板ＡＲの構成及び等価回路を概略的に示す図である。 FIG. 2 is a diagram schematically showing a configuration and an equivalent circuit of the array substrate AR applicable to the liquid crystal display device of the present embodiment.
アレイ基板ＡＲは、アクティブエリアＡＣＴにおいて、信号配線として、ｎ本のゲート配線Ｇ（Ｇ１〜Ｇｎ）、ｍ本のソース配線Ｓ（Ｓ１〜Ｓｍ）などを備えている。また、アレイ基板ＡＲは、図示しないが、他の信号配線として、補助容量線などの各種配線を備えている。 The array substrate AR includes n gate wirings G (G1 to Gn), m source wirings S (S1 to Sm), and the like as signal wirings in the active area ACT. Further, although not shown, the array substrate AR includes various wirings such as auxiliary capacitance lines as other signal wirings.
図示した例では、ゲート配線Ｇの各々は、概ね第１方向Ｘに沿ってそれぞれ延出している。ソース配線Ｓの各々は、概ね第２方向Ｙに沿ってそれぞれ延出している。これらのゲート配線Ｇ及びソース配線Ｓは、アクティブエリアＡＣＴにおいて格子状をなすように形成されている。 In the illustrated example, each of the gate lines G extends substantially along the first direction X. Each of the source lines S extends substantially along the second direction Y. These gate lines G and source lines S are formed in a lattice pattern in the active area ACT.
各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、ゲートドライバＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、ソースドライバＳＤに接続されている。これらのゲートドライバＧＤ及びソースドライバＳＤの少なくとも一部は、例えば、アレイ基板ＡＲに形成され、コントローラを内蔵した駆動ＩＣチップ２と接続されている。
Each gate line G is drawn outside the active area ACT and connected to the gate driver GD. Each source line S is drawn outside the active area ACT and connected to the source driver SD. At least a part of the gate driver GD and the source driver SD is formed on, for example, the array substrate AR, and is connected to the
スイッチング素子ＳＷは、例えば、ｎチャネル薄膜トランジスタ（ＴＦＴ）によって構成されている。このスイッチング素子ＳＷは、ゲート配線Ｇ及びソース配線Ｓと電気的に接続されている。このようなスイッチング素子ＳＷは、各画素ＰＸに配置されている。アクティブエリアＡＣＴには、ｍ×ｎ個のスイッチング素子ＳＷが形成されている。 The switching element SW is constituted by, for example, an n-channel thin film transistor (TFT). The switching element SW is electrically connected to the gate line G and the source line S. Such a switching element SW is disposed in each pixel PX. In the active area ACT, m × n switching elements SW are formed.
画素電極ＰＥは、スイッチング素子ＳＷと電気的に接続されている。このような画素電極ＰＥは、各画素ＰＸに配置されている。アクティブエリアＡＣＴには、ｍ×ｎ個の画素電極ＰＥが形成されている。 The pixel electrode PE is electrically connected to the switching element SW. Such a pixel electrode PE is arranged in each pixel PX. In the active area ACT, m × n pixel electrodes PE are formed.
なお、図中に破線で示した対向電極ＣＥは、アレイ基板ＡＲに形成される場合もあるし、図示しない対向基板に形成される場合もある。 Note that the counter electrode CE indicated by a broken line in the drawing may be formed on the array substrate AR or may be formed on a counter substrate (not shown).
図３は、図２に示したアレイ基板ＡＲを適用した液晶表示装置の構成を概略的に示す断面図である。なお、ここでは、説明に必要な主要部のみを図示している。 FIG. 3 is a cross-sectional view schematically showing a configuration of a liquid crystal display device to which the array substrate AR shown in FIG. 2 is applied. Here, only main parts necessary for the description are shown.
すなわち、液晶表示装置は、透過型の表示パネルＰＮＬと、バックライトＢＬとを備えている。アレイ基板ＡＲは、ガラス板やプラスチック基板などの光透過性を有する第１絶縁基板１０を用いて形成されている。このアレイ基板ＡＲは、第１絶縁基板１０の対向基板ＣＴに対向する側に、スイッチング素子ＳＷ、画素電極ＰＥなどを備えている。このようなアレイ基板ＡＲの対向基板ＣＴと対向する表面は図示しない配向膜によって覆われている。
That is, the liquid crystal display device includes a transmissive display panel PNL and a backlight BL. The array substrate AR is formed using a first
ここに示したスイッチング素子ＳＷは、トップゲート型の薄膜トランジスタである。スイッチング素子ＳＷの半導体層ＳＣは、第１絶縁基板１０の上に配置されている。この半導体層ＳＣは、例えば、ポリシリコンなどによって形成されている。このような半導体層ＳＣは、第１絶縁膜１１によって覆われている。また、第１絶縁膜１１は、第１絶縁基板１０の上にも配置されている。なお、第１絶縁基板１０と半導体層ＳＣとの間に、絶縁膜としてアンダーコート層を配置しても良い。
The switching element SW shown here is a top-gate thin film transistor. The semiconductor layer SC of the switching element SW is disposed on the first
スイッチング素子ＳＷのゲート電極ＷＧは、第１絶縁膜１１の上に配置され、半導体層ＳＣの直上に位置している。このゲート電極ＷＧは、図示を省略したゲート配線と電気的に接続されている。このようなゲート電極ＷＧは、第２絶縁膜１２によって覆われている。また、第２絶縁膜１２は、第１絶縁膜１１の上にも配置されている。
The gate electrode WG of the switching element SW is disposed on the first
スイッチング素子ＳＷのソース電極ＷＳ及びドレイン電極ＷＤは、第２絶縁膜１２の上に配置されている。これらのソース電極ＷＳ及びドレイン電極ＷＤは、それぞれ第１絶縁膜１１及び第２絶縁膜１２を貫通するコンタクトホールを介して半導体層ＳＣにコンタクトしている。ソース電極ＷＳは、ソース配線Ｓと電気的に接続されている。これらのソース電極ＷＳ及びドレイン電極ＷＤは、第３絶縁膜１３によって覆われている。また、第３絶縁膜１３は、第２絶縁膜１２の上にも配置されている。
The source electrode WS and the drain electrode WD of the switching element SW are disposed on the second insulating
画素電極ＰＥは、第３絶縁膜１３の上に配置されている。この画素電極ＰＥは、第３絶縁膜１３を貫通するコンタクトホールを介してドレイン電極ＷＤに電気的に接続されている。この画素電極ＰＥは、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの光透過性を有する酸化物導電材料によって形成されている。このような画素電極ＰＥは、図示しない配向膜によって覆われている。
The pixel electrode PE is disposed on the third insulating
一方、対向基板ＣＴは、ガラス板やプラスチック基板などの光透過性を有する第２絶縁基板３０を用いて形成されている。この対向基板ＣＴは、第２絶縁基板３０のアレイ基板ＡＲに対向する側に、ブラックマトリクス３１などを備えている。このような対向基板ＣＴのアレイ基板ＡＲと対向する表面は図示しない配向膜によって覆われている。
On the other hand, the counter substrate CT is formed using a second insulating
ブラックマトリクス３１は、第２絶縁基板３０の上において、ゲート配線、ソース配線、スイッチング素子ＳＷなどの配線部の直上に位置するように配置されている。このようなブラックマトリクス３１は、例えば、黒色に着色された樹脂材料やクロム（Ｃｒ）などの遮光性の金属材料によって形成されている。
The
上述したようなアレイ基板ＡＲと対向基板ＣＴとは、それぞれの配向膜が向かい合うように配置されている。このとき、アレイ基板ＡＲと対向基板ＣＴとの間には、図示しない柱状スペーサなどにより所定のセルギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、所定のセルギャップが形成された状態で図示しないシール材によって貼り合わせられている。液晶層ＬＱは、アレイ基板ＡＲと対向基板ＣＴとの間に形成されたセルギャップに保持されている。 The array substrate AR and the counter substrate CT as described above are arranged so that the alignment films face each other. At this time, a predetermined cell gap is formed between the array substrate AR and the counter substrate CT by a columnar spacer (not shown). The array substrate AR and the counter substrate CT are bonded together with a sealing material (not shown) in a state where a predetermined cell gap is formed. The liquid crystal layer LQ is held in a cell gap formed between the array substrate AR and the counter substrate CT.
アレイ基板ＡＲの外面、つまり、アレイ基板ＡＲを構成する第１絶縁基板１０の外面には、偏光板を含む第１光学素子ＯＤ１が接着剤などにより貼付されている。また、対向基板ＣＴの外面、つまり、対向基板ＣＴを構成する第２絶縁基板３０の外面には、偏光板を含む第２光学素子ＯＤ２が接着剤などにより貼付されている。
A first optical element OD1 including a polarizing plate is attached to the outer surface of the array substrate AR, that is, the outer surface of the first insulating
バックライトＢＬは、アレイ基板ＡＲの背面側に配置されている。このようなバックライトＢＬとしては、種々の形態が適用可能であり、また、光源として発光ダイオード（ＬＥＤ）を利用したものや冷陰極管（ＣＣＦＬ）を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。 The backlight BL is disposed on the back side of the array substrate AR. As such a backlight BL, various forms can be applied, and any of those using a light emitting diode (LED) or a cold cathode tube (CCFL) as a light source can be applied. Description of the detailed structure is omitted.
図３では、アレイ基板ＡＲに形成される信号配線として、ソース配線Ｓが図示されている。このソース配線Ｓは、ソース電極ＷＳ及びドレイン電極ＷＤと同様に、第２絶縁膜１２の上に配置され、第３絶縁膜１３によって覆われている。
In FIG. 3, a source wiring S is illustrated as a signal wiring formed on the array substrate AR. Similar to the source electrode WS and the drain electrode WD, the source line S is disposed on the second insulating
このようなソース配線Ｓは、少なくとも、下地層Ｍ１、透明層Ｍ２、及び、主配線層Ｍ３を含んでいる。図示した例では、ソース配線Ｓは、３層の積層体によって形成されているが、４層以上の積層体であっても良い。例えば、透明層Ｍ２と主配線層Ｍ３との間に、両者との密着性が良好な密着層が介在していても良い。 Such a source wiring S includes at least a base layer M1, a transparent layer M2, and a main wiring layer M3. In the illustrated example, the source wiring S is formed of a three-layered laminate, but may be a laminate of four or more layers. For example, an adhesive layer having good adhesion between the transparent layer M2 and the main wiring layer M3 may be interposed.
下地層Ｍ１は、第２絶縁膜１２の上に形成されている。この下地層Ｍ１は、可視光領域（例えば、４００ｎｍから８００ｎｍまでの波長範囲）での透過率が０．５以上となるように形成されている。つまり、下地層Ｍ１は、通過する光の半分以上が透過するような半透過層である。
The foundation layer M1 is formed on the second insulating
このような下地層Ｍ１は、信号配線の一部をなすため、導電層であることが望ましいが、絶縁層であっても良い。例えば、この下地層Ｍ１は、例えば、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、もしくは、これらのいずれかを主成分として含む合金ないしはシリサイドによって形成されている。 Such a base layer M1 is preferably a conductive layer in order to form part of the signal wiring, but may be an insulating layer. For example, the base layer M1 is formed of, for example, tungsten (W), molybdenum (Mo), titanium (Ti), or an alloy or silicide containing any of these as a main component.
このような材料によって形成された下地層Ｍ１は、きわめて薄い薄膜である。この膜厚Ｔ１は、下地層Ｍ１を形成する材料が光吸収性を有していても、下地層Ｍ１が半透過層として機能するように設定される。一例として、下地層Ｍ１は、８ｎｍの膜厚Ｔ１のモリブデンによって形成されている。なお、この下地層Ｍ１は、基板上の略全面に形成される第２絶縁膜１２などのような薄膜とは相違し、信号配線のパターンに対応した形状に形成されたものである。
The underlayer M1 formed of such a material is a very thin thin film. The film thickness T1 is set so that the base layer M1 functions as a semi-transmissive layer even if the material forming the base layer M1 has light absorptivity. As an example, the base layer M1 is formed of molybdenum having a film thickness T1 of 8 nm. The underlayer M1 is different from a thin film such as the second insulating
また、第２絶縁膜１２の上に信号配線を形成するに際して、この下地層Ｍ１は、第２絶縁膜１２との相性が良好な材料によって形成されており、第２絶縁膜１２に密着する密着層として機能する。
Further, when the signal wiring is formed on the second insulating
透明層Ｍ２は、下地層Ｍ１の上に積層されている。この透明層Ｍ２は、可視光領域の光を透過可能である。このような透明層Ｍ２は、信号配線の一部をなすため、導電層であることが望ましいが、絶縁層であっても良い。例えば、この透明層Ｍ２は、透明な材料、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの光透過性を有する酸化物導電材料によって形成されている。 The transparent layer M2 is laminated on the base layer M1. The transparent layer M2 can transmit light in the visible light region. Such a transparent layer M2 is preferably a conductive layer in order to form a part of the signal wiring, but may be an insulating layer. For example, the transparent layer M2 is formed of a transparent material, for example, an oxide conductive material having optical transparency such as indium tin oxide (ITO) or indium zinc oxide (IZO).
このような透明層Ｍ２は、下地層Ｍ１の膜厚Ｔ１より厚い膜厚ｄを有している。一例として、透明層Ｍ２は、４０ｎｍの膜厚ｄのＩＴＯによって形成されている。この透明層Ｍ２の膜厚ｄは、透明層Ｍ２を形成する材料の屈折率などによって異なる。本実施形態においては、透明層Ｍ２の膜厚をｄ（ｎｍ）とし、透明層Ｍ２の屈折率をｎとしたとき、積ｎ×ｄが４００より小さい。 Such a transparent layer M2 has a film thickness d thicker than the film thickness T1 of the underlayer M1. As an example, the transparent layer M2 is formed of ITO having a film thickness d of 40 nm. The film thickness d of the transparent layer M2 varies depending on the refractive index of the material forming the transparent layer M2. In the present embodiment, when the film thickness of the transparent layer M2 is d (nm) and the refractive index of the transparent layer M2 is n, the product n × d is smaller than 400.
主配線層Ｍ３は、透明層Ｍ２の上に積層されている。このような主配線層Ｍ３は、信号配線の主要部をなすため、下地層Ｍ１や透明層Ｍ２の材料よりも低抵抗な主配線材料からなる導電層である。すなわち、主配線層Ｍ３は、例えば、アルミニウム（Ａｌ）、銀（Ａｇ）、銅（Ｃｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、クロム（Ｃｒ）もしくは、これらのいずれかを主成分として含む合金によって形成されている。 The main wiring layer M3 is laminated on the transparent layer M2. Such a main wiring layer M3 is a conductive layer made of a main wiring material having a lower resistance than the material of the base layer M1 and the transparent layer M2 in order to form the main part of the signal wiring. That is, the main wiring layer M3 includes, for example, aluminum (Al), silver (Ag), copper (Cu), tungsten (W), molybdenum (Mo), titanium (Ti), tantalum (Ta), chromium (Cr) or , And an alloy containing any of these as a main component.
このような主配線層Ｍ３は、例えば、透明層Ｍ２の膜厚ｄより厚い膜厚Ｔ３を有している。この主配線層Ｍ３の膜厚については、配線抵抗などを考慮して設定される。一例として、この主配線層Ｍ３は、５００ｎｍの膜厚Ｔ３の銀（Ａｇ）によって形成されている。 Such a main wiring layer M3 has a film thickness T3 that is thicker than the film thickness d of the transparent layer M2, for example. The film thickness of the main wiring layer M3 is set in consideration of wiring resistance and the like. As an example, the main wiring layer M3 is formed of silver (Ag) having a film thickness T3 of 500 nm.
なお、図３では図示を省略したが、アレイ基板ＡＲに形成される他の信号配線、例えば、ゲート配線や補助容量線などについても、上記のソース配線Ｓと同様に、少なくとも、下地層Ｍ１、透明層Ｍ２、及び、主配線層Ｍ３を含んだ構成を適用することが可能である。 Although not shown in FIG. 3, other signal wirings formed on the array substrate AR, such as gate wirings and auxiliary capacitance lines, are also provided with at least the base layer M1, A configuration including the transparent layer M2 and the main wiring layer M3 can be applied.
一方で、ソース配線Ｓと同一工程で形成可能なソース電極ＷＳ及びドレイン電極ＷＤについては、主として主配線層Ｍ３と同一材料によって形成されている。これらのソース電極ＷＳ及びドレイン電極ＷＤは、半導体層ＳＣとコンタクトするため、これらを形成する材料によっては半導体層ＳＣとの間で成分の相互拡散が生じ、スイッチング素子ＳＷの性能を劣化させるおそれがある。このため、ソース電極ＷＳ及びドレイン電極ＷＤと半導体層ＳＣとの間には、下地層Ｍ１と同一材料によって形成された拡散防止層が介在していても良い。 On the other hand, the source electrode WS and the drain electrode WD that can be formed in the same process as the source wiring S are mainly formed of the same material as that of the main wiring layer M3. Since the source electrode WS and the drain electrode WD are in contact with the semiconductor layer SC, depending on the material forming them, mutual diffusion of components may occur between the semiconductor layer SC and the performance of the switching element SW may be deteriorated. is there. For this reason, a diffusion prevention layer formed of the same material as that of the base layer M1 may be interposed between the source electrode WS and drain electrode WD and the semiconductor layer SC.
図４は、本実施形態における信号配線での反射低減効果を説明するための図である。図中の左側は、密着層である下地層Ｍ１と、この下地層Ｍ１の上に積層された主配線材料からなる主配線層Ｍ３との２層積層体によって構成された信号配線Ａを示している。図中の右側は、密着層及び半透過層である下地層Ｍ１と、この下地層Ｍ１の上に積層された透明材料からなる透明層Ｍ２と、この透明層Ｍ２の上に積層された主配線材料からなる主配線層Ｍ３との３層積層体によって構成された信号配線Ｂを示している。 FIG. 4 is a diagram for explaining a reflection reduction effect in the signal wiring in the present embodiment. The left side of the figure shows a signal wiring A constituted by a two-layer laminate of a base layer M1 which is an adhesion layer and a main wiring layer M3 made of a main wiring material stacked on the base layer M1. Yes. The right side in the figure is a base layer M1 which is an adhesion layer and a semi-transmissive layer, a transparent layer M2 made of a transparent material stacked on the base layer M1, and a main wiring stacked on the transparent layer M2. The signal wiring B comprised by the 3 layer laminated body with the main wiring layer M3 which consists of material is shown.
信号配線Ａにバックライト光などの光が照射された場合には、その光のほとんどは下地層Ｍ１の底面（あるいは、第２絶縁膜１２と下地層Ｍ１との界面）で裏面側に反射され、一部の光は下地層Ｍ１の中に入射して減衰する。このような信号配線Ａで裏面側に反射された光は、表示上の不具合（黒表示の際の光漏れなど）の原因となりうる。
When the signal wiring A is irradiated with light such as backlight light, most of the light is reflected to the back surface side at the bottom surface of the underlayer M1 (or the interface between the second insulating
これに対して、本実施形態に相当する信号配線Ｂでは、下地層Ｍ１の膜厚Ｔ１が１０ｎｍ前後と極薄いため、信号配線Ｂに向けて照射された光は、下地層Ｍ１を透過し、さらに透明層Ｍ２の中に入射する。透明層Ｍ２の内部に入射した光は、主配線層Ｍ３の底面（あるいは、透明層Ｍ２と主配線層Ｍ３との界面）で反射される。透明層Ｍ２を挟んで対向する下地層Ｍ１及び主配線層Ｍ３は、光学キャビティを形成している。 On the other hand, in the signal wiring B corresponding to the present embodiment, since the film thickness T1 of the base layer M1 is as thin as about 10 nm, the light irradiated toward the signal wiring B passes through the base layer M1, Further, the light enters the transparent layer M2. The light incident on the inside of the transparent layer M2 is reflected on the bottom surface of the main wiring layer M3 (or the interface between the transparent layer M2 and the main wiring layer M3). The base layer M1 and the main wiring layer M3 facing each other with the transparent layer M2 interposed therebetween form an optical cavity.
このため、一旦透明層Ｍ２に入射した光のほとんどは信号配線Ｂの内部に閉じ込められる。すなわち、λ＝２・ｎ・ｄ（但し、ｎは透明層Ｍ２を形成する材料の屈折率であり、ｄは透明層Ｍ２の膜厚である）の関係を満たす波長以外の光は、信号配線Ｂの外側に放射されることがない。 For this reason, most of the light once incident on the transparent layer M2 is confined inside the signal wiring B. That is, light other than the wavelength satisfying the relationship of λ = 2 · n · d (where n is the refractive index of the material forming the transparent layer M2 and d is the film thickness of the transparent layer M2) It is not emitted outside B.
本実施形態では、上記の通り、透明層Ｍ２の膜厚ｄ及び屈折率ｎは、2・n・d＜８００（ｎｍ）の関係、つまり、ｎ・ｄが４００より小さい関係を満たすように設定されている。このため、８００ｎｍより小さい波長の可視光は、信号配線Ｂの内部に入射した後に再び信号配線Ｂの外側に出射することができない。したがって、信号配線Ｂでの反射光を低減することが可能となり、このような反射光に起因した表示上の不具合を抑制することが可能となる。これにより、表示装置の表示品位を改善することが可能となる。 In the present embodiment, as described above, the film thickness d and the refractive index n of the transparent layer M2 are set so as to satisfy the relationship of 2 · n · d <800 (nm), that is, the relationship where n · d is smaller than 400. Has been. For this reason, visible light having a wavelength smaller than 800 nm cannot enter the signal wiring B again after entering the signal wiring B. Therefore, it is possible to reduce the reflected light from the signal wiring B, and it is possible to suppress display defects caused by such reflected light. As a result, the display quality of the display device can be improved.
また、信号配線Ｂでの反射光を低減することが可能となるため、信号配線Ｂ付近での不所望な光抜けを抑制することができ、ブラックマトリクス３１の幅を狭くすることが可能となり、ブラックマトリクス３１で囲まれた透過部の面積（開口率）を向上することが可能となる。
Further, since it is possible to reduce the reflected light at the signal wiring B, it is possible to suppress undesired light leakage near the signal wiring B, and to narrow the width of the
次に、表示装置１の他の例として、有機ＥＬ表示装置について説明する。
Next, an organic EL display device will be described as another example of the
図５は、本実施形態の有機ＥＬ表示装置の構成を概略的に示す断面図である。なお、ここでは、説明に必要な主要部のみを図示している。ここに示した有機ＥＬ表示装置は、図３に示したアレイ基板ＡＲを適用した構成したものである。但し、アレイ基板ＡＲがボトムエミッションタイプの有機ＥＬ素子ＯＬＥＤを備えている点で、図３に示した例とは相違している。なお、図３に示した例と同一構成については同一の参照符号を付して詳細な説明を省略する。 FIG. 5 is a cross-sectional view schematically showing the configuration of the organic EL display device of the present embodiment. Here, only main parts necessary for the description are shown. The organic EL display device shown here is configured by applying the array substrate AR shown in FIG. However, the array substrate AR is different from the example shown in FIG. 3 in that it includes a bottom emission type organic EL element OLED. In addition, about the same structure as the example shown in FIG. 3, the same referential mark is attached | subjected and detailed description is abbreviate | omitted.
すなわち、有機ＥＬ素子ＯＬＥＤは、画素電極ＰＥと、画素電極ＰＥの上に配置された有機発光層ＯＲＧと、有機発光層ＯＲＧの上に配置された対向電極ＣＥとによって構成されている。ボトムエミッションタイプの有機ＥＬ素子ＯＬＥＤは、有機発光層ＯＲＧで発生した光を第１絶縁基板１０の背面側に向けて出射する。
That is, the organic EL element OLED includes a pixel electrode PE, an organic light emitting layer ORG disposed on the pixel electrode PE, and a counter electrode CE disposed on the organic light emitting layer ORG. The bottom emission type organic EL element OLED emits light generated in the organic light emitting layer ORG toward the back side of the first insulating
このような有機ＥＬ表示装置においても、アレイ基板ＡＲは、図示したソース配線Ｓの他に、ゲート配線、電源線などの各種信号配線を備えている。このような信号配線の少なくとも一部は、上記のような下地層Ｍ１、透明層Ｍ２、及び、主配線層Ｍ３を含んでいる。ボトムエミッションタイプの有機ＥＬ素子ＯＬＥＤを備えた構成の場合、アレイ基板ＡＲの裏面、つまり、第１絶縁基板１０の背面が表示面となる。
Also in such an organic EL display device, the array substrate AR includes various signal lines such as a gate line and a power line in addition to the illustrated source line S. At least a part of such signal wiring includes the base layer M1, the transparent layer M2, and the main wiring layer M3 as described above. In the case of the configuration including the bottom emission type organic EL element OLED, the back surface of the array substrate AR, that is, the back surface of the first insulating
このような表示面には外光が入射する。第１絶縁基板１０の上に形成された信号配線が図４のＡで示したような構成である場合、表示面に入射した外光が信号配線Ａで反射され、コントラスト比の低下を招くおそれがある。一方で、本実施形態の信号配線Ｂを適用した場合には、表示面に入射した外光が信号配線Ｂの内部に閉じ込められ、不所望な反射を低減することが可能となる。一般的に、外光の反射を防止するために、表示面に円偏光板が付加されるが、本実施形態の構成によれば、円偏光板などの付加物を必要とすることなく、外光反射を低減することが可能となる。
External light is incident on such a display surface. When the signal wiring formed on the first insulating
図６は、各種形態の信号配線に入射した光の反射率のシミュレーション結果を示す図である。ここでは、信号配線の垂直下方から下地層Ｍ１に向かって入射した可視光領域（４００ｎｍ〜８００ｎｍ）の光の反射率を計算によって示した。 FIG. 6 is a diagram showing simulation results of the reflectance of light incident on various types of signal wirings. Here, the reflectance of the light in the visible light region (400 nm to 800 nm) incident from the vertically lower side of the signal wiring toward the base layer M1 is shown by calculation.
比較例１に相当する（Ａ）においては、下地層Ｍ１としてモリブデン（Ｍｏ）を５０ｎｍの膜厚Ｔ１で形成し、この下地層Ｍ１に積層された主配線層Ｍ３として銀（Ａｇ）を５００ｎｍの膜厚Ｔ３で形成した。下地層Ｍ１に向かって入射した光はほぼ下地層Ｍ１のみで反射され、下地層Ｍ１を形成するモリブデン（Ｍｏ）の反射率になっている。 In (A) corresponding to Comparative Example 1, molybdenum (Mo) is formed as a base layer M1 with a film thickness T1 of 50 nm, and silver (Ag) is formed as a main wiring layer M3 laminated on the base layer M1 with a thickness of 500 nm. The film was formed with a film thickness T3. The light incident toward the base layer M1 is substantially reflected only by the base layer M1, and has a reflectance of molybdenum (Mo) forming the base layer M1.
比較例２に相当する（Ｂ）においては、下地層Ｍ１としてモリブデン（Ｍｏ）を８ｎｍの膜厚Ｔ１で形成し、この下地層Ｍ１に積層された主配線層Ｍ３として銀（Ａｇ）を５００ｎｍの膜厚Ｔ３で形成した。この比較例２では、下地層Ｍ１が半透過層として機能する点で比較例１とは相違している。このため、一部の光が下地層Ｍ１を透過し、主配線層Ｍ３との界面まで到達するため、反射率が変化する。 In (B) corresponding to Comparative Example 2, molybdenum (Mo) is formed as a base layer M1 with a film thickness T1 of 8 nm, and silver (Ag) is formed as a main wiring layer M3 stacked on the base layer M1 with a thickness of 500 nm. The film was formed with a film thickness T3. The comparative example 2 is different from the comparative example 1 in that the base layer M1 functions as a semi-transmissive layer. For this reason, part of the light passes through the base layer M1 and reaches the interface with the main wiring layer M3, so that the reflectance changes.
本実施形態に相当する（Ｃ）においては、下地層Ｍ１としてモリブデン（Ｍｏ）を８ｎｍの膜厚Ｔ１で形成し、この下地層Ｍ１に積層された透明層Ｍ２としてＩＴＯを４０ｎｍの膜厚ｄで形成し、この透明層Ｍ２に積層された主配線層Ｍ３として銀（Ａｇ）を５００ｎｍの膜厚Ｔ３で形成した。 In (C) corresponding to the present embodiment, molybdenum (Mo) is formed as a base layer M1 with a film thickness T1 of 8 nm, and ITO is formed as a transparent layer M2 stacked on the base layer M1 with a film thickness d of 40 nm. Then, silver (Ag) was formed with a film thickness T3 of 500 nm as the main wiring layer M3 laminated on the transparent layer M2.
この本実施形態では、下地層Ｍ１と主配線層Ｍ３との間に透明層Ｍ２が配置された点で比較例２とは相違している。このような構成によれば、下地層Ｍ１を透過した光は透明層Ｍ２に到達し、干渉が発生し可視光領域の反射率が（Ａ）で示した比較例１の構成に比べて１／２以下に低減されることが確認された。 This embodiment is different from Comparative Example 2 in that a transparent layer M2 is disposed between the base layer M1 and the main wiring layer M3. According to such a configuration, the light transmitted through the base layer M1 reaches the transparent layer M2, and interference occurs, so that the reflectance in the visible light region is 1 / compared to the configuration of the comparative example 1 shown in FIG. It was confirmed that it was reduced to 2 or less.
なお、反射率の観点からは、透明層Ｍ２としては屈折率の低い材料によって形成されることが望ましい。例えば、ＳｉＯ２は屈折率がＩＴＯよりも低い。しかしながら、ＳｉＯ２のような絶縁材料を用いると信号配線に容量が形成される。このため、信号配線のインピーダンスが増大するのを防止するために、本実施形態ではＩＴＯを透明膜として用いた。容量が問題とならないＤＣないし低周波に用いる用途では、透明層Ｍ２として、酸化シリコン（ＳｉＯ２）などの絶縁性の膜を用いることも可能である。 From the viewpoint of reflectance, the transparent layer M2 is preferably formed of a material having a low refractive index. For example, SiO 2 has a lower refractive index than ITO. However, when an insulating material such as SiO 2 is used, a capacitance is formed in the signal wiring. For this reason, in order to prevent the impedance of the signal wiring from increasing, in the present embodiment, ITO is used as a transparent film. In applications where the capacitance is not a problem for DC or low frequency, an insulating film such as silicon oxide (SiO 2 ) can be used as the transparent layer M2.
以上説明したように、本実施形態によれば、表示品位を改善することが可能な表示装置及び表示装置用アレイ基板を提供することができる。 As described above, according to the present embodiment, it is possible to provide a display device and a display device array substrate that can improve display quality.
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 In addition, although some embodiment of this invention was described, these embodiment is shown as an example and is not intending limiting the range of invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the spirit of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.
１…表示装置
ＰＮＬ…表示パネル
ＡＲ…アレイ基板 ＣＴ…対向基板
Ｇ…ゲート配線 Ｓ…ソース配線
ＳＷ…スイッチング素子 ＰＥ…画素電極 ＣＥ…対向電極
ＢＬ…バックライト
Ｍ１…下地層 Ｍ２…透明層 Ｍ３…主配線層
ＯＬＥＤ…有機ＥＬ素子 ＯＲＧ…有機発光層
DESCRIPTION OF
Claims (6)
前記絶縁基板の上に配置され可視光領域での透過率が０．５以上の下地層、前記下地層より厚い膜厚を有するとともに前記下地層の上に積層された透明材料からなる透明層、及び、前記透明層の上に積層された主配線材料からなる主配線層の積層体によって形成された信号配線と、を備え、
前記透明層の膜厚をｄ（ｎｍ）とし、前記透明層の屈折率をｎとしたとき、積ｎ×ｄが４００より小さいことを特徴とする表示装置用アレイ基板。 An insulating substrate;
A base layer that is disposed on the insulating substrate and has a transmittance in the visible light region of 0.5 or more, a transparent layer that is thicker than the base layer and is made of a transparent material laminated on the base layer; And a signal wiring formed by a laminate of main wiring layers made of a main wiring material laminated on the transparent layer,
An array substrate for a display device, wherein a product n × d is smaller than 400, where d is a thickness of the transparent layer and n is a refractive index of the transparent layer.
前記アレイ基板に対向配置された対向基板と、
前記アレイ基板と前記対向基板との間に保持された液晶層と、
前記アレイ基板の背面側に配置されたバックライトと、を備え、
前記アレイ基板の前記信号配線において、前記透明層の膜厚をｄ（ｎｍ）とし、前記透明層の屈折率をｎとしたとき、積ｎ×ｄが４００より小さいことを特徴とする表示装置。 An insulating substrate, a base layer disposed on the insulating substrate and having a transmittance in the visible light region of 0.5 or more, a transparent material having a film thickness thicker than the base layer and laminated on the base layer A transparent layer, a signal wiring formed by a laminate of main wiring layers made of a main wiring material laminated on the transparent layer, a switching element electrically connected to the signal wiring, and the switching An array substrate comprising a pixel electrode electrically connected to the element;
A counter substrate disposed opposite to the array substrate;
A liquid crystal layer held between the array substrate and the counter substrate;
A backlight disposed on the back side of the array substrate,
In the signal wiring of the array substrate, the product n × d is smaller than 400, where d (nm) is the film thickness of the transparent layer and n is the refractive index of the transparent layer.
前記アレイ基板に対向配置された対向基板と、を備え、
前記アレイ基板の前記信号配線において、前記透明層の膜厚をｄ（ｎｍ）とし、前記透明層の屈折率をｎとしたとき、積ｎ×ｄが４００より小さいことを特徴とする表示装置。 An insulating substrate, a base layer disposed on the insulating substrate and having a transmittance in the visible light region of 0.5 or more, a transparent material having a film thickness thicker than the base layer and laminated on the base layer A transparent layer, a signal wiring formed by a laminate of main wiring layers made of a main wiring material laminated on the transparent layer, a switching element electrically connected to the signal wiring, and the switching An organic EL element that is electrically connected to the element and emits light toward the back side of the insulating substrate; and an array substrate,
A counter substrate disposed opposite to the array substrate,
In the signal wiring of the array substrate, the product n × d is smaller than 400, where d (nm) is the film thickness of the transparent layer and n is the refractive index of the transparent layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011020535A JP5542710B2 (en) | 2011-02-02 | 2011-02-02 | Array substrate for display device and display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011020535A JP5542710B2 (en) | 2011-02-02 | 2011-02-02 | Array substrate for display device and display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012159767A true JP2012159767A (en) | 2012-08-23 |
| JP5542710B2 JP5542710B2 (en) | 2014-07-09 |
Family
ID=46840322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011020535A Active JP5542710B2 (en) | 2011-02-02 | 2011-02-02 | Array substrate for display device and display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5542710B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019186835A1 (en) * | 2018-03-28 | 2019-10-03 | シャープ株式会社 | Display device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102543167B1 (en) | 2017-09-15 | 2023-06-13 | 삼성디스플레이 주식회사 | Wire substrate, display device including the same, and method of manufacturing wire substrate |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001053283A (en) * | 1999-08-12 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | Semiconductor device and its manufacture |
| JP2001281645A (en) * | 2000-03-29 | 2001-10-10 | Seiko Epson Corp | Optoelectronic device |
| JP2006054163A (en) * | 2004-07-13 | 2006-02-23 | Seiko Epson Corp | Light emitting device and electronic equipment |
| JP2007250804A (en) * | 2006-03-15 | 2007-09-27 | Samsung Electronics Co Ltd | Thin-film transistor substrate and its manufacturing method |
-
2011
- 2011-02-02 JP JP2011020535A patent/JP5542710B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001053283A (en) * | 1999-08-12 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | Semiconductor device and its manufacture |
| JP2001281645A (en) * | 2000-03-29 | 2001-10-10 | Seiko Epson Corp | Optoelectronic device |
| JP2006054163A (en) * | 2004-07-13 | 2006-02-23 | Seiko Epson Corp | Light emitting device and electronic equipment |
| JP2007250804A (en) * | 2006-03-15 | 2007-09-27 | Samsung Electronics Co Ltd | Thin-film transistor substrate and its manufacturing method |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019186835A1 (en) * | 2018-03-28 | 2019-10-03 | シャープ株式会社 | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5542710B2 (en) | 2014-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9397122B2 (en) | Organic lighting emitting display device including light absorbing layer and method for manufacturing same | |
| KR102236129B1 (en) | Thin film transistor array substrate and method for fabricating the same | |
| KR102052686B1 (en) | Flexible display device and manufacturing method thereof | |
| JP2017219669A (en) | Liquid crystal display panel and liquid crystal display including liquid crystal display panel | |
| KR102473310B1 (en) | Display device | |
| KR101107172B1 (en) | Organic light emitting diode display | |
| US9075270B2 (en) | Liquid crystal display device | |
| JP2018031977A (en) | Display device | |
| KR102117299B1 (en) | Display Device | |
| WO2014054569A1 (en) | Semiconductor device and display device | |
| US9470916B2 (en) | Array substrate, method of manufacturing array substrate, and liquid crystal display | |
| JP2011170134A (en) | In-plane switching type liquid crystal display device | |
| KR20160057047A (en) | Display apparatus | |
| JP7160334B2 (en) | Display device | |
| JP2018116227A (en) | Display device | |
| JP6305047B2 (en) | Conductive film structure, semiconductor device using the same, active matrix substrate, touch panel substrate, display device with touch panel, and method of forming wiring or electrode | |
| US20230337511A1 (en) | Display device having repair structure | |
| KR20140107028A (en) | Display Device | |
| JP2009265662A (en) | High-aperture-ratio array substrate, liquid crystal display device, and manufacturing methods thereof | |
| JPWO2016021319A1 (en) | Active matrix substrate, liquid crystal panel, and manufacturing method of active matrix substrate | |
| KR102484136B1 (en) | Display substrate, liquid crystal display comprising the same, and manufacturing method the same | |
| JP5542710B2 (en) | Array substrate for display device and display device | |
| JP2008216607A (en) | Liquid crystal display device | |
| WO2014054558A1 (en) | Semiconductor device and display device | |
| KR20150027683A (en) | Flat panel display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130606 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20130606 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20130705 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140212 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140310 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140408 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140507 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5542710 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |