JP2012156352A - Mounting structure of noise countermeasure electronic component - Google Patents
Mounting structure of noise countermeasure electronic component Download PDFInfo
- Publication number
- JP2012156352A JP2012156352A JP2011015088A JP2011015088A JP2012156352A JP 2012156352 A JP2012156352 A JP 2012156352A JP 2011015088 A JP2011015088 A JP 2011015088A JP 2011015088 A JP2011015088 A JP 2011015088A JP 2012156352 A JP2012156352 A JP 2012156352A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- power supply
- capacitor
- mounting structure
- noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
Description
本発明は、負荷の電源端子を給電回路へ接続する給電経路を備えた回路基板へのノイズ対策電子部品の実装構造に関するものである。 The present invention relates to a mounting structure of a noise countermeasure electronic component on a circuit board having a power supply path for connecting a power supply terminal of a load to a power supply circuit.
電子機器の高性能化および多機能化に伴い、CPU(中央演算処理装置)等のIC(高集積化回路)では、低電圧・大電流による高速駆動化が進んでいる。このため、多層回路基板においては、低電圧・大電流駆動、および安定動作のための回路パターン設計、ノイズ対策が必要となっている。これらの要求に応えるため、従来、ノイズ対策のためには、例えば、低ESL(残留インダクタンス)デカップリングコンデンサをIC周囲へ配置する手法、ICの安定動作のためには、例えば、バイパスコンデンサにより電源配線を低インピーダンス化する手法等がある。 As electronic devices become more sophisticated and multifunctional, ICs (highly integrated circuits) such as CPUs (central processing units) are being driven at high speeds by low voltage and large current. For this reason, in a multilayer circuit board, circuit pattern design and noise countermeasures for low voltage / large current driving and stable operation are required. In order to meet these demands, conventionally, for example, a method of arranging a low ESL (residual inductance) decoupling capacitor around the IC for noise countermeasures, and for a stable operation of the IC, for example, a power supply using a bypass capacitor There are techniques for reducing the impedance of wiring.
前者の低ESLデカップリングコンデンサを用いたノイズ対策技術としては、従来、例えば特許文献1に実施の形態3として開示された多層回路基板がある。この多層回路基板では、ICが負荷とされ、IC電源端子に何れかの層において接続されるIC電源端子用電源パターンが、外部電源が接続される外部電源用電源パターンから空間的に分離して設けられている。IC電源端子用電源パターンと外部電源用電源パターンとは、3端子コンデンサの入出力端子間の貫通内部電極を経由する状態で互いに接続されている。従って、IC電源端子から外部電源用電源パターンに至るには、必ず3端子コンデンサの貫通内部電極を経なければならない。このため、3端子コンデンサが低ESLデカップリングコンデンサとして機能し、IC電源端子に発生する高周波電流ノイズに対するノイズ対策が効果的に行われる。
As a noise countermeasure technique using the former low ESL decoupling capacitor, there is conventionally a multilayer circuit board disclosed in, for example,
また、後者のバイパスコンデンサを用いた低インピーダンス化技術としては、従来、例えば特許文献2に開示された貫通型コンデンサの実装方法がある。この実装方法では、貫通型コンデンサの両導電端子を短絡させる短絡導体が、貫通型コンデンサの側面に別個に設けられる。または、貫通型コンデンサの両導電端子を短絡させる短絡導電路が、貫通型コンデンサが実装される基板の表面に設けられる。貫通型コンデンサは、両導電端子間を内部電極が貫通した3端子コンデンサであり、両導電端子を短絡させる短絡導体または短絡導電路は、等価直列抵抗が貫通内部電極よりも小さくなるように構成されている。従って、このように実装される貫通型コンデンサをICの電源ライン用配線パターンにバイパスコンデンサとして用いた場合には、電源配線が低インピーダンス化して、ICの安定動作が図られる。
In addition, as a technique for lowering impedance using the latter bypass capacitor, there is a conventional through capacitor mounting method disclosed in
しかしながら、3端子コンデンサ等の3端子型ノイズフィルタを用いて行われる上記従来の、特許文献1等に開示されるノイズ対策手法、および特許文献2等に開示される低インピーダンス化手法を同時に実現することは困難である。従って、特許文献1等に開示されるようなデカップリングコンデンサとしての使用態様、または特許文献2等に開示されるようなバイパスコンデンサとしての使用態様のどちらかに重きを置いて、3端子型ノイズフィルタを用いた回路設計をしなければならない。どちらの使用態様に重きを置くかを検討するためには、従来、回路基板の設計段階において、デカップリングコンデンサとしての使用態様に重きを置いたノイズ対策設計による効果と、バイパスコンデンサとしての使用態様に重きを置いた電源配線低インピーダンス化設計による効果とを比較して、確認する必要があった。このため、従来、回路基板の設計段階において、これら各設計による回路基板を複数作製する必要があり、ノイズ対策電子部品を実装する回路基板の設計に多大な時間およびコストがかかっていた。
However, the conventional noise countermeasure technique disclosed in
本発明はこのような課題を解決するためになされたもので、
2端子型抵抗素子または2端子型誘導素子が着脱自在に介挿される、負荷の電源端子を給電回路へ接続する第1の給電経路と、
入出力端子およびグランド端子を有する3端子型ノイズフィルタが入出力端子間で介挿された、第1の給電経路と並列に電源端子を給電回路へ接続する第2の給電経路と
を回路基板に備えて、ノイズ対策電子部品の実装構造を構成した。
The present invention has been made to solve such problems,
A first power supply path for connecting a power supply terminal of a load to a power supply circuit, wherein a two-terminal resistance element or a two-terminal induction element is detachably inserted;
A circuit board includes a second power supply path connecting a power supply terminal to the power supply circuit in parallel with the first power supply path, in which a three-terminal noise filter having an input / output terminal and a ground terminal is interposed between the input / output terminals. In addition, a mounting structure for noise-reducing electronic components was constructed.
本構成によれば、負荷の電源端子を給電回路へ接続する給電経路は、第1の給電経路に2端子型抵抗素子または2端子型誘導素子が介挿された場合には、第1の給電経路と第2の給電経路との2つの経路によって構成される。この場合、負荷の電源端子および給電回路間には、2端子型抵抗素子または2端子型誘導素子と3端子型ノイズフィルタとが並列に介挿され、3端子型ノイズフィルタの入出力端子間に2端子型抵抗素子または2端子型誘導素子が並列接続される。従って、3端子型ノイズフィルタがバイパスコンデンサとして使用され、電源配線が低インピーダンス化されて、負荷の安定動作が図られる。 According to this configuration, the power supply path that connects the power supply terminal of the load to the power supply circuit is the first power supply when a two-terminal resistance element or a two-terminal induction element is inserted in the first power supply path. It is configured by two paths, a path and a second power supply path. In this case, a two-terminal resistive element or a two-terminal inductive element and a three-terminal noise filter are inserted in parallel between the power supply terminal of the load and the power supply circuit, and between the input and output terminals of the three-terminal noise filter. A two-terminal resistive element or a two-terminal inductive element is connected in parallel. Therefore, the three-terminal type noise filter is used as a bypass capacitor, the impedance of the power supply wiring is lowered, and the stable operation of the load is achieved.
一方、負荷の電源端子を給電回路へ接続する給電経路は、第1の給電経路に2端子型抵抗素子または2端子型誘導素子が介挿されない場合には、2端子型抵抗素子または2端子型誘導素子の介挿箇所において第1の給電経路が開いた切断状態となり、第2の給電経路のみの1つの経路によって構成される。この場合、負荷の電源端子および給電回路間には3端子型ノイズフィルタのみが介挿され、給電経路には3端子型ノイズフィルタの入出力端子間のみが単独で介在させられる。従って、3端子型ノイズフィルタがデカップリングコンデンサとして使用され、電源端子に生じる高周波ノイズの除去効果の大きいノイズ対策が図られる。 On the other hand, the power supply path for connecting the power supply terminal of the load to the power supply circuit is a two-terminal resistance element or a two-terminal type when a two-terminal resistance element or a two-terminal induction element is not inserted in the first power supply path. The first power supply path is opened at the place where the inductive element is inserted, and is configured by a single path including only the second power supply path. In this case, only the three-terminal type noise filter is inserted between the power supply terminal of the load and the power supply circuit, and only the input / output terminals of the three-terminal type noise filter are interposed alone in the power supply path. Therefore, a three-terminal type noise filter is used as a decoupling capacitor, and a noise countermeasure with a large effect of removing high frequency noise generated at the power supply terminal can be achieved.
このため、2端子型抵抗素子または2端子型誘導素子の第1の給電経路への着脱により、3端子型ノイズフィルタのバイパスコンデンサとしての使用態様とデカップリングコンデンサとしての使用態様とを簡単に切り換えることが可能になる。よって、どちらの使用態様に重きを置いて回路基板を設計するかの検討は、従来のように複数の回路基板を作製することなく、容易に行えるようになる。この結果、ノイズ対策電子部品を実装する回路基板の設計にかかる時間およびコストを大幅に抑制することが可能なノイズ対策電子部品の実装構造が提供される。 Therefore, the usage mode of the 3-terminal type noise filter as the bypass capacitor and the usage mode as the decoupling capacitor can be easily switched by attaching / detaching the 2-terminal resistance element or the 2-terminal induction element to / from the first power supply path. It becomes possible. Therefore, it becomes possible to easily examine which usage mode should be emphasized and design a circuit board without producing a plurality of circuit boards as in the prior art. As a result, it is possible to provide a mounting structure for a noise countermeasure electronic component that can significantly reduce the time and cost required for designing a circuit board on which the noise countermeasure electronic component is mounted.
また、本発明は、
第1の給電経路が、負荷が実装される回路基板の基板表面に第1の電源ライン用配線パターンとして形成され、2端子型抵抗素子または2端子型誘導素子が負荷に隣接する基板表面に実装され、
第2の給電経路が、回路基板の基板裏面に第2の電源ライン用配線パターンとして形成され、3端子型ノイズフィルタが負荷の実装位置の裏側に位置する基板裏面に実装される
ことを特徴とする。
The present invention also provides:
The first power supply path is formed as a first power line pattern on the circuit board surface on which the load is mounted, and the two-terminal resistance element or the two-terminal induction element is mounted on the substrate surface adjacent to the load. And
The second power supply path is formed as a second power line wiring pattern on the back side of the circuit board, and the three-terminal noise filter is mounted on the back side of the board located behind the load mounting position. To do.
本構成によれば、2端子型抵抗素子または2端子型誘導素子が負荷に隣接する基板表面に実装されるため、負荷と2端子型抵抗素子または2端子型誘導素子との間の物理的距離が短くなり、負荷の電源端子から2端子型抵抗素子または2端子型誘導素子に至る第1の電源ライン用配線パターンによる給電経路が短くなる。また、3端子型ノイズフィルタが負荷の実装位置の裏側に位置する基板裏面に実装されるため、負荷と3端子型ノイズフィルタとの間の物理的距離が短くなり、負荷の電源端子から3端子型ノイズフィルタの入出力端子に至る第2の電源ライン用配線パターンによる給電経路が短くなる。このため、電源端子と2端子型抵抗素子または2端子型誘導素子との間の給電経路によって形成される配線インピーダンス、および電源端子と3端子型ノイズフィルタとの間の給電経路によって形成される配線インピーダンスが小さくなり、電源配線の低インピーダンス化が一層図れると共に、3端子型ノイズフィルタによるノイズ除去効果が一層高まる。 According to this configuration, since the two-terminal resistance element or the two-terminal induction element is mounted on the substrate surface adjacent to the load, the physical distance between the load and the two-terminal resistance element or the two-terminal induction element The power supply path by the first power supply line wiring pattern from the power terminal of the load to the two-terminal resistive element or the two-terminal inductive element is shortened. In addition, since the three-terminal type noise filter is mounted on the back side of the substrate located behind the load mounting position, the physical distance between the load and the three-terminal type noise filter is shortened, and the three terminals from the power supply terminal of the load are reduced. The power supply path by the second power line wiring pattern reaching the input / output terminal of the type noise filter is shortened. For this reason, the wiring impedance formed by the power supply path between the power supply terminal and the two-terminal type resistive element or the two-terminal type inductive element, and the wiring formed by the power supply path between the power supply terminal and the three-terminal type noise filter The impedance is reduced, the impedance of the power supply wiring can be further reduced, and the noise removal effect by the three-terminal noise filter is further enhanced.
また、本発明は、3端子型ノイズフィルタが3端子コンデンサであることを特徴とする。 In the present invention, the three-terminal type noise filter is a three-terminal capacitor.
本構成によれば、3端子型ノイズフィルタの入出力端子間には抵抗素子や誘導素子の無い貫通内部電極のみが存在するため、3端子型ノイズフィルタの入出力端子間のインピーダンスが小さくなる。このため、本構成によっても、電源配線の低インピーダンス化が一層図れると共に、3端子型ノイズフィルタによるノイズ除去効果が一層高まる。 According to this configuration, since there is only a penetrating internal electrode having no resistance element or induction element between the input / output terminals of the three-terminal noise filter, the impedance between the input / output terminals of the three-terminal noise filter is reduced. For this reason, even with this configuration, the impedance of the power supply wiring can be further reduced, and the noise removal effect by the three-terminal noise filter is further enhanced.
本発明によれば、上記のように、ノイズ対策電子部品を実装する回路基板の設計にかかる時間およびコストを大幅に抑制することが可能なノイズ対策電子部品の実装構造が提供される。 According to the present invention, as described above, there is provided a mounting structure for a noise countermeasure electronic component capable of significantly reducing the time and cost required for designing a circuit board on which the noise countermeasure electronic component is mounted.
次に、本発明の一実施の形態によるノイズ対策電子部品の実装構造について説明する。 Next, the mounting structure of the noise countermeasure electronic component according to the embodiment of the present invention will be described.
図1は、ノイズ対策電子部品を2端子型抵抗素子および3端子コンデンサとした場合における、これら部品の一実施の形態による実装構造を概念的に示す断面図である。 FIG. 1 is a cross-sectional view conceptually showing a mounting structure according to an embodiment of these components when the noise countermeasure electronic component is a two-terminal resistance element and a three-terminal capacitor.
多層回路基板の基板表面には、端子配列がBGA(Ball Grid Array)タイプのデジタルIC1が実装されている。多層回路基板は、基板表面の第1層に第1の電源ライン用配線パターン2a、2bが形成され、基板内の第2層にグランドパターン層3が形成されている。さらに、基板裏面の第3層に、第2の電源ライン用配線パターン4a、4bおよびグランド用配線パターン5が形成されている。
A
IC1の電源端子1aは、第1の電源ライン用配線パターン2aに接続されると共に、ICビア6aを経由して、グランドパターン層3に形成されたホール3aを通って第2の電源ライン用配線パターン4aに接続されている。また、IC1のグランド端子1bは、第1の電源ライン用配線パターン2aに接触せずにICビア6bを経由して、グランドパターン層3に接続されている。
The power supply terminal 1a of the IC 1 is connected to the first power supply line wiring pattern 2a, and is also connected to the second power supply line wiring through the IC via 6a and through the hole 3a formed in the
第1の電源ライン用配線パターン2a、2b間には、2端子型抵抗素子7が半田接続によって着脱自在に介挿される。このため、2端子型抵抗素子7の両端子7a、7bと接触する第1の電源ライン用配線パターン2a、2bの接触部分には、半田接続用のランドが形成されている。この2端子型抵抗素子7の基板表面における実装位置は、同図に示すようにIC1に隣接する位置になっている。本実施形態では、2端子型抵抗素子7として、0Ωのショートチップ抵抗が用いられている。
Between the first power supply line wiring patterns 2a and 2b, a two-
また、第2の電源ライン用配線パターン4a、4b間には、3端子型ノイズフィルタである3端子コンデンサ8が、その入出力端子8a、8b間で半田接続によって介挿されている。3端子コンデンサ8のグランド端子8cは半田接続によってグランド用配線パターン5に接続されており、グランド用配線パターン5は部品ビア9によってグランドパターン層3に接続されている。この3端子コンデンサ8の基板裏面における実装位置は、同図に示すように基板表面におけるIC1の実装位置の裏側に位置する。また、入出力端子8bに接続されている第2の電源ライン用配線パターン4bは、グランドパターン層3に形成されたホール3bを通る層間ビア10によって第1の電源ライン用配線パターン2bに接続されている。
A three-
第1の電源ライン用配線パターン2a、2bは、IC1の電源端子1aを2端子型抵抗素子7を介して給電回路へ接続する第1の給電経路を形成し、ICビア6a、第2の電源ライン用配線パターン4a、4b、層間ビア10および第1の電源ライン用配線パターン2bは、第1の給電経路と並列に電源端子1aを3端子コンデンサ8を介して給電回路へ接続する第2の給電経路を形成する。不図示の給電回路は、電池やスイッチングレギュレータなどで構成され、後述するように、第1の給電経路および第2の給電経路の双方を経て、または、第2の給電経路のみを経て、IC1の電源端子1aへ電力を供給する。つまり、IC1は、給電回路の負荷を構成する。
The first power supply line wiring patterns 2a and 2b form a first power supply path for connecting the power supply terminal 1a of the
図2(a)は3端子コンデンサ8の外観斜視図、同図(b)はその内部構成を示す分解斜視図である。
2A is an external perspective view of the three-
3端子コンデンサ8は、積層セラミック・チップ・コンデンサなどであり、直方体状をした誘電体20内を直線状に貫通して設けられた貫通内部電極21を備えている。この貫通内部電極21は、長さ方向の両端が一対の入出力端子8a、8bに接続されている。また、誘電体20内には、貫通内部電極21との間で容量を形成する略十字状のグランド内部電極22が設けられている。このグランド内部電極22は、幅方向の両端がグランド端子8cに接続されている。誘電体20内には、貫通内部電極21およびグランド内部電極22と同様な不図示の貫通内部電極およびグランド内部電極が交互に複数積層されて、複数の容量が形成されている。これら不図示の貫通内部電極およびグランド内部電極も、貫通内部電極21およびグランド内部電極22と同様に、それぞれ、入出力端子8a、8bおよびグランド端子8cに接続されている。
The three-
このような構成において、IC1の電源端子1aを給電回路へ接続する給電経路は、第1の電源ライン用配線パターン2a、2b間に2端子型抵抗素子7が半田接続されて介挿された場合には、第1の給電経路と第2の給電経路との2つの経路によって構成される。第1の給電経路は、第1の電源ライン用配線パターン2a、2端子型抵抗素子7および第1の電源ライン用配線パターン2bを経る経路であり、第2の給電経路は、ICビア6a、第2の電源ライン用配線パターン4a、3端子コンデンサ8の貫通内部電極21、第2の電源ライン用配線パターン4b、層間ビア10および第1の電源ライン用配線パターン2bを経る経路である。
In such a configuration, the power supply path for connecting the power supply terminal 1a of the
この場合、IC1の電源端子1aおよび給電回路間には、2端子型抵抗素子7と3端子コンデンサ8とが並列に介挿され、3端子コンデンサ8の入出力端子8a、8b間に2端子型抵抗素子7が並列接続される。従って、3端子コンデンサ8が非貫通使いになってバイパスコンデンサとして使用され、電源配線が低インピーダンス化されて、IC1の安定動作が図られる。
In this case, a two-terminal
一方、IC1の電源端子1aを給電回路へ接続する給電経路は、第1の電源ライン用配線パターン2a、2b間に2端子型抵抗素子7が介挿されない場合には、2端子型抵抗素子7の介挿箇所において第1の電源ライン用配線パターン2a、2b間が開いた切断状態となり、第2の給電経路のみの1つの経路によって構成される。
On the other hand, the power supply path for connecting the power supply terminal 1a of the
この場合、電源端子1aにつながってノイズが重畳する第2の電源用配線パターン4aと、給電回路に接続される第1の電源用配線パターン2bおよび第2の電源用配線パターン4bとが空間的に分離される。そして、IC1の電源端子1aおよび給電回路間には3端子コンデンサ8のみが介挿され、給電経路には3端子コンデンサ8の入出力端子8a、8b間における貫通内部電極21のみが単独で介在させられる。従って、3端子コンデンサ8が貫通使いになってデカップリングコンデンサとして使用され、ノイズが必ず3端子コンデンサ8を経由し、電源端子1aに生じる高周波ノイズが効果的にグランド端子1bに還流して、ノイズ除去効果の大きいノイズ対策が図られる。このノイズ対策効果は、挿入損失の大きな3端子コンデンサ8を使用すれば、それに見合ったものとなる。
In this case, the second power supply wiring pattern 4a connected to the power supply terminal 1a and superimposed with noise, and the first power supply wiring pattern 2b and the second power supply wiring pattern 4b connected to the power feeding circuit are spatially separated. Separated. Only the three-
このため、本実施形態による実装構造によれば、2端子型抵抗素子7の第1の電源ライン用配線パターン2a、2b間への着脱により、3端子コンデンサ8のバイパスコンデンサとしての使用態様とデカップリングコンデンサとしての使用態様とを簡単に切り換えることが可能になる。よって、どちらの使用態様に重きを置いて回路基板を設計するかの検討は、従来のように複数の回路基板を作製することなく、容易に行えるようになる。この結果、ノイズ対策電子部品を実装する回路基板の設計にかかる時間およびコストを大幅に抑制することが可能なノイズ対策電子部品の実装構造が提供される。
For this reason, according to the mounting structure according to the present embodiment, the use and decoupling of the three-
出願人は、上述したノイズ対策電子部品の実装構造により奏される効果を確認するため、3次元電磁界シミュレーションにより、ICの安定動作のための指標とされる電源インピーダンス、およびノイズ対策効果を定量的に示す量である挿入損失を解析した。 In order to confirm the effect produced by the mounting structure of the above-mentioned noise countermeasure electronic component, the applicant quantitatively quantifies the power source impedance and the noise countermeasure effect, which are indexes for stable operation of the IC, by a three-dimensional electromagnetic field simulation. The insertion loss, which is the indicated amount, was analyzed.
このシミュレーションでは、上述したノイズ対策電子部品の実装構造を図3および図4に示すモデルとして解析した。なお、図3および図4において、図1と同一または相当する部分には同一符号を付してその説明は省略する。 In this simulation, the mounting structure of the above-described noise countermeasure electronic component was analyzed as a model shown in FIGS. 3 and 4, the same reference numerals are given to the same or corresponding parts as in FIG. 1 and the description thereof is omitted.
図3は、第1の電源ライン用配線パターン2a、2b間に2端子型抵抗素子7が介挿された場合におけるノイズ対策電子部品の実装構造Aのモデル、図4は、第1の電源ライン用配線パターン2a、2b間に2端子型抵抗素子7が介挿されない場合におけるノイズ対策電子部品の実装構造Bのモデルを示す。これら各図の分図(a)はモデルの分解斜視図、分図(b)は分図(a)に示すモデルの第1層のパターン、分図(c)は分図(a)に示すモデルの第2層のパターン、分図(d)は分図(a)に示すモデルの第3層のパターンを示す平面図である。
FIG. 3 shows a model of the mounting structure A of the noise countermeasure electronic component when the two-
図3に示す実装構造Aのモデルでは、2端子型抵抗素子7を配線パターンとして表現している。図3に示す実装構造Aのモデルと図4に示す実装構造Bのモデルとは、この2端子型抵抗素子7が、実装構造Aのモデルでは図3(a)、(b)に示すように有るのに対し、実装構造Bのモデルでは図4(a)、(b)に示すように無い点のみが相違する。
In the model of the mounting structure A shown in FIG. 3, the two-
また、各モデルでは、解析用に第1および第2の2つのポート31および32が設けられている。第1のポート31は、図3(a)、(b)および図4(a)、(b)に示すように、電源端子1aに接続されるICビア6aおよびグランド端子1bに接続されるICビア6b間に設けられ、IC1の電源端子1aおよびグランド端子1b間のインピーダンスと見立てられている。この第1のポート31によるインピーダンスは50[Ω]と見立てている。また、第2のポート32は、図3(a)および図4(a)に示すように、給電回路につながる第1の配線用電源パターン2bおよびグランドパターン層3間に設けられ、給電回路の電源パターンおよびグランドパターン間のインピーダンスと見立てられている。
In each model, the first and
このような各モデルを用いて、第1のポート31から給電回路側を見込んだインピーダンス(電源インピーダンス)を解析すると共に、第1のポート31および第2のポート32間の挿入損失を解析した。
Using each of these models, the impedance (power supply impedance) expected from the power supply circuit side from the
図5に示すグラフは、電源インピーダンスのシミュレーション解析結果を示し、横軸は信号周波数[MHz]、縦軸はインピーダンス[Ω]を示す。また、実線で示す特性線41aは、図3に示す実装構造Aのモデルにおける電源インピーダンスのシミュレーション解析結果、点線で示す特性線42aは、図4に示す実装構造Bのモデルにおける電源インピーダンスのシミュレーション解析結果を表す。 The graph shown in FIG. 5 shows the simulation analysis result of the power supply impedance, the horizontal axis shows the signal frequency [MHz], and the vertical axis shows the impedance [Ω]. In addition, a characteristic line 41a indicated by a solid line is a simulation analysis result of the power supply impedance in the model of the mounting structure A shown in FIG. 3, and a characteristic line 42a indicated by a dotted line is a simulation analysis of the power supply impedance in the model of the mounting structure B shown in FIG. Represents the result.
同グラフに示されるように、特性線41aで表される実装構造Aのモデルは特性線42aで表される実装構造Bのモデルに比べて電源インピーダンスが低くなっており、実装構造AはよりIC1の安定動作が期待できる構造であることが理解される。 As shown in the graph, the power supply impedance of the model of the mounting structure A represented by the characteristic line 41a is lower than that of the model of the mounting structure B represented by the characteristic line 42a. It is understood that this is a structure in which stable operation can be expected.
また、図6に示すグラフは、挿入損失のシミュレーション解析結果を示し、横軸は信号周波数[MHz]、縦軸は挿入損失[dB]を示す。また、実線で示す特性線41bは、図3に示す実装構造Aのモデルにおける挿入損失のシミュレーション解析結果、点線で示す特性線42bは、図4に示す実装構造Bのモデルにおける挿入損失のシミュレーション解析結果を表す。 The graph shown in FIG. 6 shows the simulation analysis result of the insertion loss, the horizontal axis shows the signal frequency [MHz], and the vertical axis shows the insertion loss [dB]. Further, a characteristic line 41b shown by a solid line is a simulation analysis result of the insertion loss in the model of the mounting structure A shown in FIG. 3, and a characteristic line 42b shown by a dotted line is a simulation analysis of the insertion loss in the model of the mounting structure B shown in FIG. Represents the result.
同グラフに示されるように、特性線42bで表される実装構造Bのモデルは特性線41bで表される実装構造Aのモデルに比べて挿入損失が大きくなっており、実装構造Bはノイズ対策効果がより大きい構造であることが理解される。 As shown in the graph, the mounting structure B model represented by the characteristic line 42b has a larger insertion loss than the model of the mounting structure A represented by the characteristic line 41b. It is understood that the structure is more effective.
また、上述した本実施形態による実装構造によれば、2端子型抵抗素子7がIC1に隣接する基板表面に実装されるため、IC1と2端子型抵抗素子7との間の物理的距離が短くなり、IC1の電源端子1aから2端子型抵抗素子7に至る第1の電源用配線パターン2aによる給電経路が短くなる。また、3端子コンデンサ8がIC1の実装位置の裏側に位置する基板裏面に実装されるため、IC1と3端子コンデンサ8との間の物理的距離が短くなり、IC1の電源端子1aから3端子コンデンサ8の入出力端子8aに至る、ICビア6aおよび第2の電源用配線パターン4aによる給電経路が短くなる。このため、電源端子1aと2端子型抵抗素子7との間の給電経路によって形成される配線インピーダンス、および電源端子1aと3端子コンデンサ8との間の給電経路によって形成される配線インピーダンスが小さくなり、電源配線の低インピーダンス化が一層図れると共に、3端子コンデンサ8によるノイズ除去効果が一層高まる。
Further, according to the mounting structure according to the present embodiment described above, since the two-
また、上述した本実施形態による実装構造では、3端子コンデンサ8を3端子型ノイズフィルタとして用い、3端子コンデンサ8の入出力端子8a、8b間には抵抗素子や誘導素子の無い貫通内部電極21のみが存在するため、3端子コンデンサ8の入出力端子8a、8b間のインピーダンスが小さくなる。このため、電源配線の低インピーダンス化が一層図れると共に、3端子コンデンサ8によるノイズ除去効果が一層高まる。
Further, in the mounting structure according to the present embodiment described above, the three-
なお、上記実施形態では、第1の電源ライン用配線パターン2a、2b間に2端子型抵抗素子7を介挿した場合について説明したが、フェライトビーズ等の2端子型誘導素子を介挿するように構成してもよい。どのような2端子型素子を用いるかは、必要に応じて適宜選択される。
In the above embodiment, the case where the two-
また、上記実施形態では、第2の電源ライン用配線パターン4a、4b間に3端子型ノイズフィルタとして3端子コンデンサ8を介挿した場合について説明した。しかし、入出力端子間に誘導素子、グランド端子との間に容量素子を有する3端子型のLCフィルタや、入出力端子間に抵抗素子、グランド端子との間に容量素子を有する3端子型のRCフィルタなどの3端子型ノイズフィルタを、第2の電源ライン用配線パターン4a、4b間に介挿するように構成してもよい。どのような3端子型ノイズフィルタを用いるかも、必要に応じて適宜選択される。
In the above-described embodiment, the case where the three-
本実施形態によるノイズ対策電子部品の実装構造は、高い周波数で信号伝送が行われる高周波用電子回路などの回路基板設計時に電源ノイズ対策として用いられ、より適切なノイズ対策電子部品の実装構造が迅速かつ低コストで得られるようになる。 The mounting structure of the noise countermeasure electronic component according to the present embodiment is used as a power noise countermeasure when designing a circuit board such as a high frequency electronic circuit in which signal transmission is performed at a high frequency. In addition, it can be obtained at low cost.
1…IC(負荷)
1a…電源端子
1b…グランド端子
2a、2b…第1の電源用配線パターン
3…グランドパターン層
3a、3b…ホール
4a、4b…第2の電源用配線パターン
5…グランド用配線パターン
6a、6b…ICビア
7…2端子型抵抗素子
7a、7b…2端子型抵抗素子7の端子
8…3端子コンデンサ
8a、8b…3端子コンデンサ8の入出力端子
8c…3端子コンデンサ8のグランド端子
9…部品ビア
10…層間ビア
1 ... IC (load)
DESCRIPTION OF SYMBOLS 1a ... Power supply terminal 1b ... Ground terminal 2a, 2b ... 1st power
Claims (3)
入出力端子およびグランド端子を有する3端子型ノイズフィルタが前記入出力端子間で介挿された、前記第1の給電経路と並列に前記電源端子を前記給電回路へ接続する第2の給電経路と
を回路基板に備えて構成されるノイズ対策電子部品の実装構造。 A first power supply path for connecting a power supply terminal of a load to a power supply circuit, wherein a two-terminal resistance element or a two-terminal induction element is detachably inserted;
A second power supply path for connecting the power supply terminal to the power supply circuit in parallel with the first power supply path, wherein a three-terminal noise filter having an input / output terminal and a ground terminal is interposed between the input / output terminals; A mounting structure for noise-reducing electronic components configured with a circuit board.
前記第2の給電経路は、前記回路基板の基板裏面に第2の電源ライン用配線パターンとして形成され、前記3端子型ノイズフィルタは前記負荷の実装位置の裏側に位置する前記基板裏面に実装される
ことを特徴とする請求項1に記載のノイズ対策電子部品の実装構造 The first power supply path is formed as a first power line pattern on the circuit board surface on which the load is mounted, and the two-terminal resistance element or the two-terminal induction element is adjacent to the load. Mounted on the substrate surface,
The second power supply path is formed as a second power line wiring pattern on the back surface of the circuit board, and the three-terminal noise filter is mounted on the back surface of the board located behind the load mounting position. The mounting structure of the noise-reducing electronic component according to claim 1
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011015088A JP2012156352A (en) | 2011-01-27 | 2011-01-27 | Mounting structure of noise countermeasure electronic component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011015088A JP2012156352A (en) | 2011-01-27 | 2011-01-27 | Mounting structure of noise countermeasure electronic component |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012156352A true JP2012156352A (en) | 2012-08-16 |
Family
ID=46837759
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011015088A Pending JP2012156352A (en) | 2011-01-27 | 2011-01-27 | Mounting structure of noise countermeasure electronic component |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012156352A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018137440A (en) * | 2017-02-21 | 2018-08-30 | ラピスセミコンダクタ株式会社 | Substrate circuit device and printed wiring board |
-
2011
- 2011-01-27 JP JP2011015088A patent/JP2012156352A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018137440A (en) * | 2017-02-21 | 2018-08-30 | ラピスセミコンダクタ株式会社 | Substrate circuit device and printed wiring board |
JP7133319B2 (en) | 2017-02-21 | 2022-09-08 | ラピスセミコンダクタ株式会社 | Substrate circuit devices and printed wiring boards |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3988651B2 (en) | Multilayer capacitors, wiring boards, decoupling circuits, and high-frequency circuits | |
JP5655937B2 (en) | High frequency module | |
US9107323B2 (en) | Band-pass filter module and module substrate | |
JP2022174322A (en) | Multilayer ceramic electronic component and board having the same | |
US6754064B2 (en) | Mounting structure for two-terminal capacitor and three-terminal capacitor | |
US9119318B2 (en) | Multilayer substrate module | |
KR101422950B1 (en) | Series inductor array comprising one coil and filter comprising the same | |
JP6483976B2 (en) | Laminated electronic components | |
JP2012186251A (en) | Three-terminal capacitor, and mounting structure of the same | |
CN219164535U (en) | Filter circuit and power supply device including the same | |
US20160322951A1 (en) | Noise filter | |
KR20160057644A (en) | Composite electronic component and board for mounting the same | |
JP5402830B2 (en) | Multilayer wiring board | |
JP2010238755A (en) | Land structure | |
US20120200372A1 (en) | Filter Having Electrical Circuit Arrangement with Concentrated Elements in Multi-layer Substrates | |
US8027170B2 (en) | Substrate and electronic device using the same | |
CN102970814B (en) | Printed circuit board | |
WO2018142611A1 (en) | Noise filter | |
JPH05335866A (en) | High frequency filter | |
JP2012156352A (en) | Mounting structure of noise countermeasure electronic component | |
US8848386B2 (en) | Electronic circuit | |
US11252813B2 (en) | Multilayer circuit board filter | |
KR100669963B1 (en) | Multilayer PCB and the manufacturing method thereof | |
JP6015260B2 (en) | Power supply circuit and power supply module | |
JP2013115053A (en) | Mounting structure of noise countermeasure electronic component on circuit board |