JP2012155760A - Storage device and information processor - Google Patents

Storage device and information processor Download PDF

Info

Publication number
JP2012155760A
JP2012155760A JP2012109312A JP2012109312A JP2012155760A JP 2012155760 A JP2012155760 A JP 2012155760A JP 2012109312 A JP2012109312 A JP 2012109312A JP 2012109312 A JP2012109312 A JP 2012109312A JP 2012155760 A JP2012155760 A JP 2012155760A
Authority
JP
Japan
Prior art keywords
temperature sensor
substrate
temperature
memories
information processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012109312A
Other languages
Japanese (ja)
Other versions
JP5498529B2 (en
Inventor
Toshio Tsukazawa
寿夫 塚澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012109312A priority Critical patent/JP5498529B2/en
Publication of JP2012155760A publication Critical patent/JP2012155760A/en
Application granted granted Critical
Publication of JP5498529B2 publication Critical patent/JP5498529B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Memory System (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a storage device and an information processor capable of measuring a temperature of the area of a substrate where the temperature is comparatively high.SOLUTION: An SSD (storage device) 10 which is a storage device electrically connectable to a host device 8 comprises: a substrate 100; a plurality of memories 104 which is provided on the substrate 100; a temperature sensor 101 which is provided in the vicinity of one of the plurality of memories 104; and a control part (memory controller) 103 which is provided in the vicinity of the temperature sensor 101 of the substrate 100 and used for obtaining temperature information detected by the temperature sensor 101. The temperature sensor 101 is provided at the center of the substrate 100, and the control part 103 and memories 104 are provided around the temperature sensor 101.

Description

本発明は、記憶装置及び情報処理装置に関する。   The present invention relates to a storage device and an information processing device.

従来、メモリチップ、温度センサ及び温度検出回路を備えたメモリモジュールが知られている(例えば、特許文献1参照)。   Conventionally, a memory module including a memory chip, a temperature sensor, and a temperature detection circuit is known (see, for example, Patent Document 1).

このメモリモジュールは、基板上に実装されたメモリチップと、メモリチップの温度を測定する温度センサと、温度センサにより測定された温度と予め設定された設定温度とを比較する温度検出回路とを備える。したがって、メモリモジュールは、温度センサによりメモリチップの温度を測定し、その測定した温度が設定温度を超えているか否かを温度検出回路により検出することができる。   The memory module includes a memory chip mounted on a substrate, a temperature sensor that measures the temperature of the memory chip, and a temperature detection circuit that compares the temperature measured by the temperature sensor with a preset set temperature. . Therefore, the memory module can measure the temperature of the memory chip with the temperature sensor, and can detect whether the measured temperature exceeds the set temperature with the temperature detection circuit.

特開2007−257062号公報JP 2007-257062 A

しかし、従来のメモリモジュールによると、温度センサによる温度の測定対象はメモリチップであるため、基板上にメモリチップの他に更に熱源となる部品やメモリチップが実装された領域よりも高温となる領域が存在する場合には、そのような部品や領域を含めて温度センサによる温度の測定対象とするができないという問題がある。   However, according to the conventional memory module, the temperature measurement target of the temperature sensor is the memory chip, so that the area that is higher in temperature than the area where the memory chip is mounted on the substrate in addition to the memory chip. Is present, there is a problem that it is not possible to measure the temperature by the temperature sensor including such parts and regions.

従って、本発明の目的は、基板の比較的高温になる領域の温度を測定することができる記憶装置及び情報処理装置を提供することにある。   Therefore, an object of the present invention is to provide a storage device and an information processing device that can measure the temperature of a relatively high temperature region of a substrate.

本発明は、上記目的を達成するため、筐体に収容される記憶装置であって、前記筐体に収容され、CPUが実装された第2基板に、電気的に接続される第1基板と、前記第1基板上に設けられた複数のメモリと、前記複数のメモリのうち1つのメモリの近傍に設けられた温度センサと、前記第1基板の前記温度センサの近傍に設けられ、前記温度センサにより検出された温度情報を取得するメモリコントローラと、を備え、前記温度センサは、前記第1基板の中央部分に設けられ、前記メモリコントローラ及び前記1つのメモリは前記温度センサの周囲に設けられた記憶装置を提供する。   In order to achieve the above object, the present invention provides a storage device housed in a housing, the first substrate being housed in the housing and electrically connected to the second substrate on which the CPU is mounted. A plurality of memories provided on the first substrate; a temperature sensor provided in the vicinity of one of the plurality of memories; and a temperature sensor provided in the vicinity of the temperature sensor on the first substrate. A memory controller that acquires temperature information detected by the sensor, wherein the temperature sensor is provided in a central portion of the first substrate, and the memory controller and the one memory are provided around the temperature sensor. A storage device is provided.

また、本発明は、上記目的を達成するため、情報処理装置本体と、前記情報処理装置本体内に外気を吸入し装置内部を冷却する冷却ファンと、前記情報処理装置本体内に設けられ、筐体に収容され、CPUが実装された第2基板に、電気的に接続される第1基板と、前記第1基板上に設けられた複数のメモリと、前記複数のメモリのうち1つのメモリの近傍に設けられた温度センサと、前記第1基板の前記温度センサの近傍に設けられ、前記温度センサにより検出された温度情報を取得するメモリコントローラと、を備え、前記温度センサは、前記第1基板の中央部分に設けられ、前記メモリコントローラ及び前記1つのメモリは前記温度センサの周囲に設けられるとともに、前記メモリコントローラは前記冷却ファンにより吸入される外気に対して上流側に配置され、前記温度センサが下流側に配置される記憶装置とを有する情報処理装置を提供する。   In order to achieve the above object, the present invention provides an information processing apparatus main body, a cooling fan that sucks outside air into the information processing apparatus main body and cools the inside of the apparatus, and the information processing apparatus main body. A first substrate electrically connected to a second substrate housed in the body and mounted with a CPU; a plurality of memories provided on the first substrate; and a memory of one of the plurality of memories A temperature controller provided in the vicinity, and a memory controller provided in the vicinity of the temperature sensor on the first substrate and acquiring temperature information detected by the temperature sensor, wherein the temperature sensor includes the first sensor The memory controller and the one memory are provided around the temperature sensor, and the memory controller is outside air sucked by the cooling fan. It arranged upstream for the temperature sensor to provide an information processing apparatus and a storage device disposed on the downstream side.

本発明によれば、基板の比較的高温になる領域の温度を測定することができる。   According to the present invention, it is possible to measure the temperature of a region where the substrate is relatively hot.

本発明の第1の実施の形態に係る情報処理装置の外観を示す概略図である。It is the schematic which shows the external appearance of the information processing apparatus which concerns on the 1st Embodiment of this invention. 情報処理装置の本体の内部を示す平面図である。It is a top view which shows the inside of the main body of information processing apparatus. 情報処理装置の本体の内部を示す底面図である。It is a bottom view which shows the inside of the main body of information processing apparatus. 情報処理装置の概略構成を示すブロック図である。It is a block diagram which shows schematic structure of an information processing apparatus. SSDの外観の一例を示す斜視図である。It is a perspective view which shows an example of the external appearance of SSD. SSDの概略構成を示すブロック図である。It is a block diagram which shows schematic structure of SSD. (a)は、本発明の第2の実施の形態に係るSSDの外観を示す概略図、(b)は、SSDの平面図、(c)は、SSDの底面図である。(A) is the schematic which shows the external appearance of SSD which concerns on the 2nd Embodiment of this invention, (b) is a top view of SSD, (c) is a bottom view of SSD.

以下に、本発明の情報処理装置の実施の形態を、図面を参照して詳細に説明する。   Embodiments of an information processing apparatus according to the present invention will be described below in detail with reference to the drawings.

[第1の実施の形態]
(情報処理装置の構成)
図1は、本発明の第1の実施の形態に係る情報処理装置の外観を示す概略図である。この情報処理装置1は、本体2と、本体2に取り付けられた表示ユニット3とから構成されている。
[First Embodiment]
(Configuration of information processing device)
FIG. 1 is a schematic diagram showing the appearance of the information processing apparatus according to the first embodiment of the present invention. The information processing apparatus 1 includes a main body 2 and a display unit 3 attached to the main body 2.

本体2は、箱状の筐体4を有し、その筐体4は、上壁4a、周壁4b及び下壁4cを備える。筐体4の上壁4aは、情報処理装置1を操作するユーザに近い側から順にフロント部40、中央部41及びバック部42を有する。下壁4cは、この情報処理装置1が置かれる設置面に対向する。周壁4bは、前壁4ba、後壁4bb及び左右の側壁4bc,4bdを有する。   The main body 2 has a box-shaped housing 4, and the housing 4 includes an upper wall 4 a, a peripheral wall 4 b, and a lower wall 4 c. The upper wall 4a of the housing 4 includes a front part 40, a central part 41, and a back part 42 in order from the side closer to the user who operates the information processing apparatus 1. The lower wall 4c faces the installation surface on which the information processing apparatus 1 is placed. The peripheral wall 4b has a front wall 4ba, a rear wall 4bb, and left and right side walls 4bc, 4bd.

フロント部40は、ポインティングデバイスであるタッチパッド20と、パームレスト21と、情報処理装置1の各部の動作に連動して点灯するLED22とを備える。   The front unit 40 includes a touch pad 20 that is a pointing device, a palm rest 21, and an LED 22 that lights up in conjunction with the operation of each unit of the information processing apparatus 1.

中央部41は、文字情報等を入力可能なキーボード23aが取り付けられるキーボード載置部23を備える。   The central portion 41 includes a keyboard placement portion 23 to which a keyboard 23a capable of inputting character information and the like is attached.

バック部42は、着脱可能に取り付けられたバッテリパック24と、バッテリパック24の右側に情報処理装置1の電源を投入するための電源スイッチ25と、バッテリパック24の左右に表示ユニット3を回転可能に支持する一対のヒンジ部26a,26bとを備える。   The back portion 42 is detachably attached to the battery pack 24, the power switch 25 for turning on the information processing apparatus 1 on the right side of the battery pack 24, and the display unit 3 can be rotated to the left and right of the battery pack 24. And a pair of hinge portions 26a, 26b to be supported.

筐体4の左の側壁4bcには、筐体4内から外部に対して風Wを排出する排出口29が設けられている。また、右の側壁4bdには、例えば、DVD等の光記憶媒体にデータを読み書き可能なODD(Optical Disc Drive)27と、各種のカード280が出し入れされるカードスロット28とが配置されている。   A discharge port 29 for discharging the wind W from the inside of the housing 4 to the outside is provided in the left side wall 4bc of the housing 4. In addition, on the right side wall 4bd, for example, an ODD (Optical Disc Drive) 27 capable of reading and writing data on an optical storage medium such as a DVD, and a card slot 28 in which various cards 280 are inserted and removed are arranged.

筐体4は、周壁4bの一部及び上壁4aを含む筐体カバーと、周壁4bの一部及び下壁4cを含む筐体ベースとにより形成されている。筐体カバーは、筐体ベースに対して着脱自在に組み合わされ、筐体ベースとの間に収容空間を形成する。この収容空間には、多値型半導体記憶装置又は不揮発性半導体記憶装置としてのSSD(Solid State Drive)10等が収容される。なお、SSD10の詳細は後述する。   The casing 4 is formed by a casing cover including a part of the peripheral wall 4b and the upper wall 4a, and a casing base including a part of the peripheral wall 4b and the lower wall 4c. The housing cover is detachably combined with the housing base to form an accommodation space with the housing base. In this housing space, an SSD (Solid State Drive) 10 or the like as a multilevel semiconductor memory device or a nonvolatile semiconductor memory device is housed. Details of the SSD 10 will be described later.

表示ユニット3は、開口部30aを有するディスプレイハウジング30と、表示画面31aに画像を表示可能なLCD等からなる表示部31とを備える。表示部31はディスプレイハウジング30に収容され、表示画面31aは開口部30aを通じてディスプレイハウジング30の外部に露出している。   The display unit 3 includes a display housing 30 having an opening 30a, and a display unit 31 including an LCD or the like that can display an image on a display screen 31a. The display unit 31 is accommodated in the display housing 30, and the display screen 31a is exposed to the outside of the display housing 30 through the opening 30a.

図2は、本体2の平面図であり、図3は、本体2を下方から見た下面図である。筐体4内のレイアウトを示すために、図2では筐体カバー5を省略し、図3では筐体ベース6を省略している。筐体カバー5及び筐体ベース6には、複数のボス43が設けられている。   2 is a plan view of the main body 2, and FIG. 3 is a bottom view of the main body 2 as viewed from below. In order to show the layout inside the housing 4, the housing cover 5 is omitted in FIG. 2, and the housing base 6 is omitted in FIG. 3. The housing cover 5 and the housing base 6 are provided with a plurality of bosses 43.

筐体4内には、上述のSSD10、バッテリパック24、ODD27及びカードスロット28の他に、メイン回路基板11、拡張モジュール12及びファン13等が収容されている。   In the housing 4, in addition to the SSD 10, the battery pack 24, the ODD 27, and the card slot 28, the main circuit board 11, the expansion module 12, the fan 13, and the like are accommodated.

メイン回路基板11は、複数の電子部品が実装され、それら電子部品が機能することにより所定の動作を行うユニットである。また、メイン回路基板11は、コネクタ110に結合されたケーブル110aを介してSSD10に接続されるとともに、図示しないケーブルを介してバッテリパック24、ODD27、カードスロット28、拡張モジュール12及びファン13等に接続されている。   The main circuit board 11 is a unit on which a plurality of electronic components are mounted and a predetermined operation is performed when the electronic components function. The main circuit board 11 is connected to the SSD 10 via a cable 110a coupled to the connector 110, and is connected to the battery pack 24, the ODD 27, the card slot 28, the expansion module 12, the fan 13, and the like via a cable (not shown). It is connected.

ODD27は、筐体4内に収容されるケース270と、ケース270内に引き出し可能に収容されるとともに光記憶媒体を載せるディスクトレイ271とを有する。   The ODD 27 includes a case 270 accommodated in the housing 4 and a disk tray 271 that is accommodated in the case 270 so as to be drawable and on which an optical storage medium is placed.

カードスロット28は、例えば、PCカードスロットやExpressCard(登録商標)スロット等の規格により形状が定められている。   The shape of the card slot 28 is determined by standards such as a PC card slot and an ExpressCard (registered trademark) slot.

拡張モジュール12は、拡張回路基板120と、拡張回路基板120に設けられたカードソケット121と、カードソケット121に挿入された拡張モジュール基板122とを備える。カードソケット121は、例えば、Mini−PCI等の規格に基づいており、拡張モジュール基板122は、例えば、3G(3rd Generation)モジュール、テレビチューナー、GPSモジュール、及びWimax(登録商標)モジュール等が挙げられる。   The extension module 12 includes an extension circuit board 120, a card socket 121 provided on the extension circuit board 120, and an extension module board 122 inserted into the card socket 121. The card socket 121 is based on, for example, a standard such as Mini-PCI, and the expansion module substrate 122 includes, for example, a 3G (3rd Generation) module, a TV tuner, a GPS module, and a Wimax (registered trademark) module. .

ファン13は、筐体4内を送風に基づいて冷却する冷却部であり、筐体4内の空気を排出口29を介して風Wとして外部に排出する。また、ファン13と排出口29との間にはヒートパイプ130の一端が設けられており、ヒートパイプ130の他端はCPU115に接するように設けられている(図示せず)。ヒートパイプ130は、内部に封入された作動液が加熱部であるCPU115側で蒸発し、蒸気となってパイプ内を移動して低温部である排出口側に移動して凝縮する際に蒸発潜熱を放出する。凝縮した作動液は加熱部に還流する。   The fan 13 is a cooling unit that cools the inside of the housing 4 based on the blown air, and discharges the air in the housing 4 to the outside as the wind W through the discharge port 29. In addition, one end of the heat pipe 130 is provided between the fan 13 and the discharge port 29, and the other end of the heat pipe 130 is provided in contact with the CPU 115 (not shown). The heat pipe 130 evaporates at the side of the CPU 115 that is the heating unit when the working fluid sealed inside is vaporized, moves inside the pipe, moves to the discharge port side that is the low temperature unit, and condenses. Release. The condensed hydraulic fluid returns to the heating unit.

SSD10は、基板100を備え、その基板100が有する面100aには、温度センサ101、コネクタ102及び制御部(メモリコントローラ)103等が実装されている。筐体4内において、SSD10は、ファン13により筐体4内から外部にかけての風Wの上流側に制御部103が位置し、風Wの下流側に温度センサ101が位置するように収容されている。また、SSD10とメイン回路基板11とを電気的に接続するコネクタ102は、筐体4内から外部にかけて流れる風Wに対し、制御部103よりもさらに上流側に配置されている。   The SSD 10 includes a substrate 100, and a temperature sensor 101, a connector 102, a control unit (memory controller) 103, and the like are mounted on a surface 100a of the substrate 100. In the housing 4, the SSD 10 is accommodated by the fan 13 so that the control unit 103 is located on the upstream side of the wind W from the inside of the housing 4 to the outside and the temperature sensor 101 is located on the downstream side of the wind W. Yes. The connector 102 that electrically connects the SSD 10 and the main circuit board 11 is disposed further upstream than the control unit 103 with respect to the wind W flowing from the inside of the housing 4 to the outside.

図4は、情報処理装置の概略構成を示すブロック図である。この情報処理装置1は、上述のSSD10、拡張モジュール12、ファン13、タッチパッド20、キーボード23a、LED22、電源スイッチ25、ODD27、カードスロット28及び表示部31の他に、各部を制御する組込システムであるEC(Embedded Controller)111と、BIOS(Basic Input Output System)112aを格納するフラッシュメモリ112と、LSI(Large Scale Integration)チップであり各種バス及びI/Oコントローラとして機能するサウスブリッジ113と、LSIチップであり後述するCPU(Central Processing Unit)115、GPU(Graphic Processing Unit)116、メインメモリ117及び各種バスとの接続を制御するノースブリッジ114と、各種信号を演算処理するCPU115と、映像信号を演算処理して表示制御するGPU116と、CPU115により読み書きされるメインメモリ117とを有する。   FIG. 4 is a block diagram illustrating a schematic configuration of the information processing apparatus. The information processing apparatus 1 includes an SSD 10, an expansion module 12, a fan 13, a touch pad 20, a keyboard 23 a, an LED 22, a power switch 25, an ODD 27, a card slot 28, and a display unit 31. An EC (Embedded Controller) 111 that is a system, a flash memory 112 that stores a BIOS (Basic Input Output System) 112a, a South Bridge 113 that is an LSI (Large Scale Integration) chip and functions as various buses and an I / O controller, An LSI chip, a CPU (Central Processing Unit) 115, a GPU (Graphic Processing Unit) 116, a main memory 117, and a north bridge 114 for controlling connection to various buses; a CPU 115 for arithmetic processing of various signals; Perform signal processing and display control A GPU 116, and a main memory 117 to be read or written by the CPU 115.

なお、EC111、フラッシュメモリ112、サウスブリッジ113、ノースブリッジ114、CPU115、GPU116及びメインメモリ(主記憶装置)117は、メイン回路基板11に実装された電子部品である。   The EC 111, the flash memory 112, the south bridge 113, the north bridge 114, the CPU 115, the GPU 116, and the main memory (main storage device) 117 are electronic components mounted on the main circuit board 11.

(SSDの構成)
図5は、SSDの外観の一例を示す斜視図である。このSSD10は、面100a〜100fを有する基板100を備え、基板100の面100aにそれぞれ実装された温度センサ101、コネクタ102、制御部103、8つのNANDメモリ104A〜104H及びDRAM105を備える。NANDメモリ104A〜104Hは同一の形状を有する。このSSD10は、データやプログラムを記憶し、電源を供給しなくても記録が消えない外部記憶装置である。従来のハードディスクドライブのような磁気ディスクやヘッド等の駆動機構を持たないが、基板100上に実装される8つのNANDメモリ104A〜104Hの記憶領域に、OS(Operating System)等のプログラム、ユーザやソフトウエアの実行に基づいて作成されたデータ等を従来のハードディスクドライブと同様に読み書き可能に長期的に保存でき、情報処理装置1の起動ドライブとして動作することのできる不揮発性半導体メモリからなるドライブである。
(SSD configuration)
FIG. 5 is a perspective view showing an example of the appearance of the SSD. The SSD 10 includes a substrate 100 having surfaces 100a to 100f, and includes a temperature sensor 101, a connector 102, a control unit 103, eight NAND memories 104A to 104H, and a DRAM 105 mounted on the surface 100a of the substrate 100, respectively. NAND memories 104A to 104H have the same shape. The SSD 10 is an external storage device that stores data and programs and does not erase the recording without supplying power. Although it does not have a drive mechanism such as a magnetic disk or head like a conventional hard disk drive, the storage area of the eight NAND memories 104A to 104H mounted on the substrate 100 has a program such as an OS (Operating System), a user, A drive composed of a nonvolatile semiconductor memory that can store data and the like created based on the execution of software in a readable and writable manner for a long time like a conventional hard disk drive and can operate as a startup drive of the information processing apparatus 1 is there.

NANDメモリ104A〜104Hは、例えば、NANDメモリ104Aに示すように、長辺104aおよび短辺104bからなる外形をそれぞれ有する。NANDメモリ104A〜104Dは、基板100の右側面に沿って長辺104aが互いに隣接するように実装されている。また、NANDメモリ104E〜104Hは、長辺104aと短辺104bとが互いに隣接するように組み合わされて基板100に実装されている。   For example, as shown in the NAND memory 104A, each of the NAND memories 104A to 104H has an outer shape composed of a long side 104a and a short side 104b. The NAND memories 104A to 104D are mounted along the right side surface of the substrate 100 so that the long sides 104a are adjacent to each other. The NAND memories 104E to 104H are mounted on the substrate 100 in such a manner that the long side 104a and the short side 104b are combined so as to be adjacent to each other.

温度センサ101は、NANDメモリ104Hの長辺と制御部103の一辺との間に位置し、これら両辺に隣接して設けられている。また、制御部103の温度センサ101が設けられる側とは反対側に、SSD10を外部と接続するためのコネクタ102が設けられている。   The temperature sensor 101 is located between the long side of the NAND memory 104H and one side of the control unit 103, and is provided adjacent to both sides. Further, a connector 102 for connecting the SSD 10 to the outside is provided on the side opposite to the side where the temperature sensor 101 of the control unit 103 is provided.

図6は、SSDの概略構成を示すブロック図である。制御部103は、温度センサ101、コネクタ102、8つのNANDメモリ104A〜104H、DRAM105、及び電源回路106にそれぞれ接続されている。また、制御部103は、コネクタ102を介してホスト装置8に接続され、必要に応じて外部装置9に接続される。   FIG. 6 is a block diagram showing a schematic configuration of the SSD. The control unit 103 is connected to the temperature sensor 101, the connector 102, the eight NAND memories 104A to 104H, the DRAM 105, and the power supply circuit 106, respectively. The control unit 103 is connected to the host device 8 via the connector 102, and is connected to the external device 9 as necessary.

電源7は、バッテリパック24又は図示しないACアダプタであり、例えば、DC3.3Vがコネクタ102を介して電源回路106に供給される。また、電源7は、情報処理装置1全体に対して電力を供給する。   The power source 7 is a battery pack 24 or an AC adapter (not shown). For example, DC 3.3 V is supplied to the power circuit 106 via the connector 102. The power source 7 supplies power to the entire information processing apparatus 1.

ホスト装置8は、本実施の形態ではメイン回路基板11であり、メイン回路基板11に実装されたサウスブリッジ113と制御部103との間が接続されている。サウスブリッジ113と制御部103との間は、例えば、シリアルATA等の規格に基づいてデータの送受信が行われる。   The host device 8 is the main circuit board 11 in the present embodiment, and the south bridge 113 mounted on the main circuit board 11 and the control unit 103 are connected. Data transmission / reception is performed between the south bridge 113 and the control unit 103 based on a standard such as serial ATA.

外部装置9は、情報処理装置1とは異なる他の情報処理装置である。外部装置9は、情報処理装置1から取り外されたSSD10に対して、例えば、RS−232C等の規格に基づいて制御部103に接続され、NANDメモリ104A〜104Hに記憶されたデータを読み出す機能を有する。   The external device 9 is another information processing device different from the information processing device 1. The external device 9 is connected to the control unit 103 based on a standard such as RS-232C, for example, with respect to the SSD 10 removed from the information processing device 1, and has a function of reading data stored in the NAND memories 104A to 104H. Have.

(SSDの各部の構成)
基板100は、例えば、1.8インチタイプ又は2.5インチタイプのHDD(Hard disk drive)と同等の外形サイズを有する。なお、本実施の形態では、1.8インチタイプと同等である。また、基板100を筐体4に固定するための複数の貫通穴100gを有する。
(Configuration of each part of SSD)
The substrate 100 has an outer size equivalent to, for example, a 1.8 inch type or 2.5 inch type HDD (Hard disk drive). In this embodiment, it is equivalent to the 1.8 inch type. In addition, a plurality of through holes 100 g for fixing the substrate 100 to the housing 4 are provided.

温度センサ101は、基板100上において、ともに熱源となる制御部103とNANDメモリ104A〜104Hとの間に設けられている。図5の例では、温度センサ101は、制御部103とNANDメモリ104A〜104Hによって囲まれるように基板の中央付近に設けられ、その位置における温度を測定する。温度センサ101により測定された測定温度は、温度情報として制御部103に送られる。なお、本実施の形態では、半導体のPN接合部の電圧が温度により変化する特性を利用した半導体温度センサを用いたが、例えば、サーミスタ等の他の方式による温度センサを用いてもよい。   The temperature sensor 101 is provided on the substrate 100 between the control unit 103 serving as a heat source and the NAND memories 104A to 104H. In the example of FIG. 5, the temperature sensor 101 is provided near the center of the substrate so as to be surrounded by the control unit 103 and the NAND memories 104A to 104H, and measures the temperature at that position. The measured temperature measured by the temperature sensor 101 is sent to the control unit 103 as temperature information. In this embodiment, the semiconductor temperature sensor using the characteristic that the voltage at the PN junction of the semiconductor changes with temperature is used. However, for example, a temperature sensor using another method such as a thermistor may be used.

上記の位置に設けられた温度センサ101による測定温度は、SSD10が動作中の場合は、例えば、50℃〜60℃であり、基板100の他の領域に比較して10℃程度高い。   When the SSD 10 is operating, the temperature measured by the temperature sensor 101 provided at the above position is, for example, 50 ° C. to 60 ° C., which is about 10 ° C. higher than the other regions of the substrate 100.

制御部103は、NANDメモリ104A〜104Hに対する動作を制御する。具体的には、制御部103は、ホスト装置8としてのメイン回路基板11からの要求に応じて、NANDメモリ104A〜104Hに対するデータの読み書きを制御する。データの転送速度は、例えば、データ読み出し時で100MB/Sec、書き込み時で40MB/Secである。   The control unit 103 controls operations on the NAND memories 104A to 104H. Specifically, the control unit 103 controls reading / writing of data from / to the NAND memories 104 </ b> A to 104 </ b> H in response to a request from the main circuit board 11 as the host device 8. The data transfer rate is, for example, 100 MB / Sec when reading data, and 40 MB / Sec when writing.

また、制御部103は、温度センサ101から温度情報を一定の周期で取得し、その取得した温度情報をその取得した取得日時とともにNANDメモリ104A〜104Hの所定のアドレスに書き込む。   In addition, the control unit 103 acquires temperature information from the temperature sensor 101 at a constant cycle, and writes the acquired temperature information together with the acquired acquisition date and time at predetermined addresses in the NAND memories 104A to 104H.

NANDメモリ104A〜104Hは、長辺と短辺からなる外形を有し、例えば、その厚みは3mmである。NANDメモリ104A〜104Hは、基板100上で非対称な配置に実装されている。すなわち、図5の例では、NANDメモリ104A〜104Hのうち4つのNANDメモリ104A〜104Dは、長辺が略平行になるように揃えた状態で配置され、他の4つのNANDメモリ104E〜104Hは、短辺と長辺とが対向するように組み合わされた状態で配置されている。   The NAND memories 104A to 104H have an outer shape composed of a long side and a short side, and for example, the thickness is 3 mm. The NAND memories 104A to 104H are mounted on the substrate 100 in an asymmetric arrangement. That is, in the example of FIG. 5, four NAND memories 104A to 104D among the NAND memories 104A to 104H are arranged in a state where the long sides are substantially parallel, and the other four NAND memories 104E to 104H are The short side and the long side are arranged so as to face each other.

NANDメモリ104A〜104Hは、1つの記憶容量が、例えば、16GBの不揮発性の半導体メモリであって、例えば、1つのメモリセルに2ビットを記録可能なMLC(Multi Level Cell)−NANDメモリ(多値NANDメモリ)である。MLC−NANDメモリは、SLC(Single Level Cell)−NANDメモリに比較して、一般に書き換え可能回数は劣るが、記憶容量の大容量化は容易である。また、NANDメモリ104A〜104Hは、設置された環境温度によりデータを保持可能な期間が変動する特性を有する。   Each of the NAND memories 104A to 104H is a non-volatile semiconductor memory having a storage capacity of, for example, 16 GB. For example, an MLC (Multi Level Cell) -NAND memory (multi-level cell) capable of recording 2 bits in one memory cell. Value NAND memory). The MLC-NAND memory is generally inferior to the number of rewritable times compared to an SLC (Single Level Cell) -NAND memory, but it is easy to increase the storage capacity. Further, the NAND memories 104A to 104H have a characteristic that a period in which data can be held varies depending on an installed environmental temperature.

NANDメモリ104A〜104Hは、制御部103の制御により書き込まれたデータを記憶するとともに、温度情報及び取得日時を温度履歴として記憶する。   The NAND memories 104A to 104H store data written under the control of the control unit 103, and store temperature information and acquisition date / time as a temperature history.

DRAM105は、制御部103の制御によりNANDメモリ104A〜104Hに対するデータの読み書きが行われる際に一時的にデータが格納されるバッファである。   The DRAM 105 is a buffer in which data is temporarily stored when data is read from and written to the NAND memories 104A to 104H under the control of the control unit 103.

コネクタ102は、シリアルATA等の規格に基づいた形状を有する。なお、制御部103及び電源回路106は、別々のコネクタによりホスト装置8及び電源7にそれぞれ接続されていてもよい。   The connector 102 has a shape based on a standard such as serial ATA. Note that the control unit 103 and the power supply circuit 106 may be connected to the host device 8 and the power supply 7 by separate connectors, respectively.

電源回路106は、電源7から供給されたDC3.3Vを、例えば、DC1.8V、1.2V等に変換するとともに、それら3種類の電圧をSSD10の各部の駆動電圧に合わせて各部に供給する。   The power supply circuit 106 converts DC 3.3V supplied from the power supply 7 into, for example, DC 1.8V, 1.2V, and the like, and supplies these three types of voltages to each unit according to the drive voltage of each unit of the SSD 10. .

(第1の実施の形態の動作)
以下に、本発明の第1の実施の形態に係る情報処理装置の動作について説明する。まず、ユーザが電源スイッチ25を押下すると、その電源スイッチ25の押下を検出したEC111は、電源7から情報処理装置1の各部に電力の供給を開始する。そして、EC111は、BIOS112aに基づいて情報処理装置1の起動を行う。
(Operation of the first embodiment)
The operation of the information processing apparatus according to the first embodiment of the present invention will be described below. First, when the user presses the power switch 25, the EC 111 that detects the pressing of the power switch 25 starts supplying power from the power supply 7 to each unit of the information processing apparatus 1. Then, the EC 111 activates the information processing apparatus 1 based on the BIOS 112a.

次に、情報処理装置1の起動が完了すると、ユーザは表示部31の表示画面31aを視認しながら、タッチパッド20及びキーボード23aを用いて情報処理装置1に対する操作を行う。   Next, when the activation of the information processing apparatus 1 is completed, the user performs an operation on the information processing apparatus 1 using the touch pad 20 and the keyboard 23a while viewing the display screen 31a of the display unit 31.

次に、情報処理装置1は、ユーザによる操作を受け付けると、その操作に応じて所定の動作を行う。例えば、情報処理装置1のCPU15が、SSD10に記憶されたデータを表示部31に表示する操作を受け付けた場合には、CPU115は、SSD10に対してデータの読み出しを命令する。次に、SSD10の制御部103は、NANDメモリ104A〜104Hからデータを読み出し、そのデータをサウスブリッジ113及びノースブリッジ114を介して、GPU116に送る。そして、GPU116は、そのデータを表示部31に画像として表示する。   Next, when the information processing apparatus 1 receives an operation by the user, the information processing apparatus 1 performs a predetermined operation in accordance with the operation. For example, when the CPU 15 of the information processing apparatus 1 accepts an operation for displaying data stored in the SSD 10 on the display unit 31, the CPU 115 instructs the SSD 10 to read data. Next, the control unit 103 of the SSD 10 reads data from the NAND memories 104A to 104H and sends the data to the GPU 116 via the south bridge 113 and the north bridge 114. Then, the GPU 116 displays the data on the display unit 31 as an image.

情報処理装置1が上記のような動作を行っている間、SSD10の温度センサ101は、温度センサ101が設けられた位置における温度を測定する。   While the information processing apparatus 1 performs the above operation, the temperature sensor 101 of the SSD 10 measures the temperature at the position where the temperature sensor 101 is provided.

そして、制御部103は、温度センサ101による測定温度を一定の周期で温度情報として取得し、その取得した温度情報を取得日時とともに、NANDメモリ104A〜104Hの所定のアドレスに温度履歴として記憶する。   And the control part 103 acquires the temperature measured by the temperature sensor 101 as temperature information with a fixed period, and memorize | stores the acquired temperature information as a temperature history in the predetermined address of NAND memory 104A-104H with acquisition date.

その後、ユーザが、情報処理装置1に対してNANDメモリ104A〜104Hに記憶された温度履歴を表示するように指示した場合には、制御部103は、その温度履歴を読み出して、その読み出した温度履歴をGPU116を介して表示部31に表示する。   Thereafter, when the user instructs the information processing apparatus 1 to display the temperature history stored in the NAND memories 104A to 104H, the control unit 103 reads the temperature history and reads the read temperature temperature. The history is displayed on the display unit 31 via the GPU 116.

また、SSD10が筐体4から取り外された場合には、その取り外されたSSD10に対して外部装置9が接続される。そして、外部装置9から制御部103に対して温度履歴の読み出しを命令するコマンドを送ると、制御部103は、NANDメモリ104A〜104Hに記憶された温度履歴を読み出して、外部装置9に送信する。そして、外部装置9は温度履歴を受信すると、その温度履歴を外部装置9が有する表示部に表示する。   Further, when the SSD 10 is removed from the housing 4, the external device 9 is connected to the removed SSD 10. When the external device 9 sends a command to the control unit 103 to read the temperature history, the control unit 103 reads the temperature history stored in the NAND memories 104A to 104H and transmits the temperature history to the external device 9. . When the external device 9 receives the temperature history, the external device 9 displays the temperature history on the display unit of the external device 9.

上記した本発明の第1の実施の形態によると、温度センサ101を制御部103とNANDメモリ104Hとの間に設けたため、基板100の他の領域に比較して高温になる領域の温度を測定することができる。   According to the first embodiment of the present invention described above, since the temperature sensor 101 is provided between the control unit 103 and the NAND memory 104H, the temperature of the region where the temperature is higher than the other regions of the substrate 100 is measured. can do.

また、複数のNANDメモリ104A〜104Hを基板100上で長辺104aと短辺104bとを組み合わせて実装したため、制御部103、DRAM105等の他の電子部品を基板100上に効率よく配置することができる。   Further, since the plurality of NAND memories 104A to 104H are mounted on the substrate 100 in combination with the long side 104a and the short side 104b, other electronic components such as the control unit 103 and the DRAM 105 can be efficiently arranged on the substrate 100. it can.

また、温度センサを制御部103と複数のNANDメモリ104A〜104Hとに囲まれた位置に設けたため、基板100上に複数の温度センサを配置する必要がなく、製造コストを低減することができる。   Further, since the temperature sensor is provided at a position surrounded by the control unit 103 and the plurality of NAND memories 104A to 104H, it is not necessary to arrange the plurality of temperature sensors on the substrate 100, and the manufacturing cost can be reduced.

また、SSD100の制御部103をファン13による風Wの上流側に位置し、温度センサ101を下流側に位置することにより、風Wにより冷却された制御部103よりも高温となる可能性が高い位置の温度を計測することができる。   Further, since the control unit 103 of the SSD 100 is positioned on the upstream side of the wind W by the fan 13 and the temperature sensor 101 is positioned on the downstream side, there is a high possibility that the temperature is higher than that of the control unit 103 cooled by the wind W. The temperature at the position can be measured.

また、NANDメモリ104A〜104Hに温度履歴を記憶することにより、SSD10が使用された状況での環境温度を時系列的に確認することができる。なお、温度履歴は、制御部103による読み出しだけでなく、例えば、SSD10の温度を低下させる処理を行うにあたってサウスブリッジ113による読み出しも可能である。   Further, by storing the temperature history in the NAND memories 104A to 104H, it is possible to check the environmental temperature in a time series in a situation where the SSD 10 is used. Note that the temperature history can be read not only by the control unit 103 but also by the south bridge 113 when performing a process of reducing the temperature of the SSD 10, for example.

[第2の実施の形態]
図7(a)は、本発明の第2の実施の形態に係るSSDの外観を示す概略図である。第1の実施の形態に係るSSD10は、面100aにNANDメモリが実装されていたのに対し、このSSD10は、図7(a)に例示するように、面100a,100bの両方にNANDメモリが実装されている。
[Second Embodiment]
FIG. 7A is a schematic diagram showing the appearance of an SSD according to the second embodiment of the present invention. In the SSD 10 according to the first embodiment, the NAND memory is mounted on the surface 100a. However, as illustrated in FIG. 7A, the SSD 10 includes the NAND memory on both the surfaces 100a and 100b. Has been implemented.

すなわち、SSD10は、図7(b)の平面図に例示するように、面100aに温度センサ101、コネクタ102、制御部103、8つのNANDメモリ104A〜104H及びDRAM105Aを備える。また、SSD10は、図7(c)の底面図に例示するように、面100bに更に8つのNANDメモリ104I〜104P及びDRAM105Bを備える。なお、各部の構成は第1の実施の形態と同様のため、説明を省略する。   That is, as illustrated in the plan view of FIG. 7B, the SSD 10 includes a temperature sensor 101, a connector 102, a control unit 103, eight NAND memories 104A to 104H, and a DRAM 105A on a surface 100a. Further, as illustrated in the bottom view of FIG. 7C, the SSD 10 further includes eight NAND memories 104I to 104P and a DRAM 105B on the surface 100b. Note that the configuration of each unit is the same as that of the first embodiment, and thus the description thereof is omitted.

面100aに設けられたNANDメモリ104A〜104Hと、面100bに設けられたNANDメモリ104I〜104Pは、基板100の長辺方向に対して左右対称に配置されている。なお、NANDメモリ104I〜104Pは、基板100の短辺方向に対して左右対称に配置されていてもよい。また、面100aと面100bとで180度回転した状態で配置してもよい。   The NAND memories 104A to 104H provided on the surface 100a and the NAND memories 104I to 104P provided on the surface 100b are arranged symmetrically with respect to the long side direction of the substrate 100. The NAND memories 104I to 104P may be arranged symmetrically with respect to the short side direction of the substrate 100. Moreover, you may arrange | position in the state rotated 180 degree | times with the surface 100a and the surface 100b.

上記した本発明の第2の実施の形態によると、SSD10の両面にNANDメモリ104A〜104Pを実装したため、基板100の占有面積当たりの記憶容量を増加することができる。   According to the above-described second embodiment of the present invention, since the NAND memories 104A to 104P are mounted on both sides of the SSD 10, the storage capacity per occupied area of the substrate 100 can be increased.

また、SSD10両面にNANDメモリを左右対称に配置することにより、SSD10全体における温度分布を均等にし、環境温度によるSSD10のデータ保持期間の短縮を抑制することができる。   Also, by arranging the NAND memories symmetrically on both sides of the SSD 10, the temperature distribution in the entire SSD 10 can be made uniform, and the shortening of the data retention period of the SSD 10 due to the environmental temperature can be suppressed.

[他の実施の形態]
なお、本発明は、上記実施の形態に限定されず、本発明の技術思想を逸脱あるいは変更しない範囲内で種々な変形が可能である。
[Other embodiments]
The present invention is not limited to the above-described embodiment, and various modifications can be made without departing from or changing the technical idea of the present invention.

1…情報処理装置、2…本体、3…表示ユニット、4…筐体、4a…上壁、4b…周壁、4ba…前壁、4bb…後壁、4bc,4bd…側壁、4c…下壁、5…カバー、6…筐体ベース、7…電源、8…ホスト装置、9…外部装置、10…SSD、11…メイン回路基板、12…拡張モジュール、13…ファン、20…タッチパッド、21…パームレスト、22…LED、23…キーボード載置部、23a…キーボード、24…バッテリパック、25…電源スイッチ、26a,26b…ヒンジ部、27…ODD、28…カードスロット、29…排出口、30…ディスプレイハウジング、30a…開口部、31…表示部、31a…表示画面、40…フロント部、41…中央部、42…バック部、43…ボス、100…基板、100a〜100f…面、100g…貫通穴、101…温度センサ、102…コネクタ、103…制御部、104A〜104P…NANDメモリ、104a…長辺、104b…短辺、105,105A,105B…DRAM、106…電源回路、110…コネクタ、110a…ケーブル、111…EC、112…フラッシュメモリ、112a…BIOS、113…サウスブリッジ、114…ノースブリッジ、115…CPU、116…GPU、117…メインメモリ、120…拡張回路基板、121…カードソケット、122…拡張モジュール基板、130…ヒートパイプ、270…ケース、271…ディスクトレイ、280…カード DESCRIPTION OF SYMBOLS 1 ... Information processing apparatus, 2 ... Main body, 3 ... Display unit, 4 ... Housing, 4a ... Upper wall, 4b ... Peripheral wall, 4ba ... Front wall, 4bb ... Rear wall, 4bc, 4bd ... Side wall, 4c ... Lower wall, DESCRIPTION OF SYMBOLS 5 ... Cover, 6 ... Housing base, 7 ... Power supply, 8 ... Host device, 9 ... External device, 10 ... SSD, 11 ... Main circuit board, 12 ... Expansion module, 13 ... Fan, 20 ... Touchpad, 21 ... Palm rest, 22 ... LED, 23 ... Keyboard placement portion, 23a ... Keyboard, 24 ... Battery pack, 25 ... Power switch, 26a, 26b ... Hinge portion, 27 ... ODD, 28 ... Card slot, 29 ... Discharge port, 30 ... Display housing, 30a ... opening, 31 ... display part, 31a ... display screen, 40 ... front part, 41 ... center part, 42 ... back part, 43 ... boss, 100 ... substrate, 100a-100 ... surface, 100g ... through hole, 101 ... temperature sensor, 102 ... connector, 103 ... control unit, 104A to 104P ... NAND memory, 104a ... long side, 104b ... short side, 105, 105A, 105B ... DRAM, 106 ... power supply Circuit, 110 ... Connector, 110a ... Cable, 111 ... EC, 112 ... Flash memory, 112a ... BIOS, 113 ... South bridge, 114 ... North bridge, 115 ... CPU, 116 ... GPU, 117 ... Main memory, 120 ... Expansion circuit Substrate 121, card socket 122, expansion module substrate 130, heat pipe, 270, case, 271 ... disc tray, 280 ... card

Claims (5)

筐体に収容される記憶装置であって、
前記筐体に収容され、CPUが実装された第2基板に、電気的に接続される第1基板と、
前記第1基板上に設けられた複数のメモリと、
前記複数のメモリのうち1つのメモリの近傍に設けられた温度センサと、
前記第1基板の前記温度センサの近傍に設けられ、前記温度センサにより検出された温度情報を取得するメモリコントローラと、を備え、
前記温度センサは、前記第1基板の中央部分に設けられ、前記メモリコントローラ及び前記1つのメモリは前記温度センサの周囲に設けられた記憶装置。
A storage device housed in a housing,
A first board that is housed in the housing and electrically connected to a second board on which the CPU is mounted;
A plurality of memories provided on the first substrate;
A temperature sensor provided in the vicinity of one of the plurality of memories;
A memory controller provided in the vicinity of the temperature sensor on the first substrate and acquiring temperature information detected by the temperature sensor;
The temperature sensor is provided in a central portion of the first substrate, and the memory controller and the one memory are storage devices provided around the temperature sensor.
前記ホスト装置と接続するためのコネクタであって、
前記メモリコントローラに対して前記温度センサが設けられる側とは反対側の前記第1基板上に設けられたコネクタを更に含む請求項1に記載の記憶装置。
A connector for connecting to the host device,
The storage device according to claim 1, further comprising a connector provided on the first substrate on a side opposite to a side on which the temperature sensor is provided with respect to the memory controller.
前記メモリコントローラは、前記温度センサと前記コネクタとの間に設けられた請求項2に記載の記憶装置。   The storage device according to claim 2, wherein the memory controller is provided between the temperature sensor and the connector. 前記複数のメモリは、複数の多値NANDメモリであって、短辺と長辺とが対向するように組み合わされた状態で配置されている請求項1乃至3のいずれか1項に記載の記憶装置。   4. The storage according to claim 1, wherein the plurality of memories are a plurality of multi-level NAND memories, and are arranged in a state where the short sides and the long sides are combined so as to face each other. apparatus. 情報処理装置本体と、
前記情報処理装置本体内に外気を吸入し装置内部を冷却する冷却ファンと、
前記情報処理装置本体内に設けられ、筐体に収容され、CPUが実装された第2基板に、電気的に接続される第1基板と、前記第1基板上に設けられた複数のメモリと、前記複数のメモリのうち1つのメモリの近傍に設けられた温度センサと、前記第1基板の前記温度センサの近傍に設けられ、前記温度センサにより検出された温度情報を取得するメモリコントローラと、を備え、前記温度センサは、前記第1基板の中央部分に設けられ、前記メモリコントローラ及び前記1つのメモリは前記温度センサの周囲に設けられるとともに、前記メモリコントローラは前記冷却ファンにより吸入される外気に対して上流側に配置され、前記温度センサが下流側に配置される記憶装置とを有する情報処理装置。
An information processing apparatus main body;
A cooling fan for sucking outside air into the information processing apparatus body and cooling the inside of the apparatus;
A first board that is provided in the information processing apparatus body, is housed in a housing, and is electrically connected to a second board on which a CPU is mounted; and a plurality of memories provided on the first board; A temperature sensor provided in the vicinity of one of the plurality of memories, a memory controller provided in the vicinity of the temperature sensor on the first substrate, and acquiring temperature information detected by the temperature sensor; The temperature sensor is provided in a central portion of the first substrate, the memory controller and the one memory are provided around the temperature sensor, and the memory controller is sucked out by the cooling fan. An information processing apparatus including a storage device disposed upstream of the storage device and the temperature sensor disposed downstream.
JP2012109312A 2012-05-11 2012-05-11 Storage device and information processing apparatus Active JP5498529B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012109312A JP5498529B2 (en) 2012-05-11 2012-05-11 Storage device and information processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012109312A JP5498529B2 (en) 2012-05-11 2012-05-11 Storage device and information processing apparatus

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011253524A Division JP4996768B2 (en) 2011-11-21 2011-11-21 Storage device and SSD

Publications (2)

Publication Number Publication Date
JP2012155760A true JP2012155760A (en) 2012-08-16
JP5498529B2 JP5498529B2 (en) 2014-05-21

Family

ID=46837349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012109312A Active JP5498529B2 (en) 2012-05-11 2012-05-11 Storage device and information processing apparatus

Country Status (1)

Country Link
JP (1) JP5498529B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014136157A1 (en) * 2013-03-04 2014-09-12 株式会社デンソー Electronic device for vehicle

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62214584A (en) * 1986-03-14 1987-09-21 Nec Corp Memory array selection system
JPS63229758A (en) * 1987-03-19 1988-09-26 Nippon Denso Co Ltd Semiconductor device
JPS6447077A (en) * 1987-08-18 1989-02-21 Tdk Corp Protective circuit for power mos field-effect transistor
JPH04169915A (en) * 1990-11-02 1992-06-17 Hitachi Ltd Semiconductor integrated circuit
JPH06250799A (en) * 1993-02-26 1994-09-09 Toshiba Corp Semiconductor disk device and computer system using the same
JPH10255467A (en) * 1996-12-23 1998-09-25 Lsi Logic Corp Memory system including on-chip temperature sensor to adjust refresh speed of dram array
JP2002163895A (en) * 2000-08-18 2002-06-07 Trw Automot Electronics & Components Gmbh & Co Kg Device and method for safe operation of flush memory at high temperature
JP2003023349A (en) * 2001-07-05 2003-01-24 Toshiba Corp Method and system for controlling buffer capability of semiconductor and semiconductor device
JP2006209525A (en) * 2005-01-28 2006-08-10 Matsushita Electric Ind Co Ltd Memory system
JP2007257062A (en) * 2006-03-20 2007-10-04 Pro Saido Kk Memory module with function of detecting memory error and function of detecting temperature of memory chip
JP2007304919A (en) * 2006-05-12 2007-11-22 Akiyoshi Shiina Memory module maintenance device

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62214584A (en) * 1986-03-14 1987-09-21 Nec Corp Memory array selection system
JPS63229758A (en) * 1987-03-19 1988-09-26 Nippon Denso Co Ltd Semiconductor device
JPS6447077A (en) * 1987-08-18 1989-02-21 Tdk Corp Protective circuit for power mos field-effect transistor
JPH04169915A (en) * 1990-11-02 1992-06-17 Hitachi Ltd Semiconductor integrated circuit
JPH06250799A (en) * 1993-02-26 1994-09-09 Toshiba Corp Semiconductor disk device and computer system using the same
JPH10255467A (en) * 1996-12-23 1998-09-25 Lsi Logic Corp Memory system including on-chip temperature sensor to adjust refresh speed of dram array
JP2002163895A (en) * 2000-08-18 2002-06-07 Trw Automot Electronics & Components Gmbh & Co Kg Device and method for safe operation of flush memory at high temperature
JP2003023349A (en) * 2001-07-05 2003-01-24 Toshiba Corp Method and system for controlling buffer capability of semiconductor and semiconductor device
JP2006209525A (en) * 2005-01-28 2006-08-10 Matsushita Electric Ind Co Ltd Memory system
JP2007257062A (en) * 2006-03-20 2007-10-04 Pro Saido Kk Memory module with function of detecting memory error and function of detecting temperature of memory chip
JP2007304919A (en) * 2006-05-12 2007-11-22 Akiyoshi Shiina Memory module maintenance device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014136157A1 (en) * 2013-03-04 2014-09-12 株式会社デンソー Electronic device for vehicle
JP2014170837A (en) * 2013-03-04 2014-09-18 Denso Corp Electronic component for vehicle
US9591786B2 (en) 2013-03-04 2017-03-07 Denso Corporation Electronic device for vehicle

Also Published As

Publication number Publication date
JP5498529B2 (en) 2014-05-21

Similar Documents

Publication Publication Date Title
JP4372189B2 (en) Information processing apparatus and nonvolatile semiconductor memory drive
CN102360240B (en) Information processing apparatus and semiconductor storage device
JP4679656B2 (en) Information processing apparatus and nonvolatile semiconductor memory drive
JP4691183B2 (en) Multilevel semiconductor memory device and information processing device
JP4987962B2 (en) Information processing apparatus and nonvolatile semiconductor memory drive
JP2010517120A (en) Information processing apparatus, storage medium drive, and firmware update method
JP4886846B2 (en) Information processing apparatus and nonvolatile semiconductor memory drive
JP4875208B2 (en) Information processing device
JP5498529B2 (en) Storage device and information processing apparatus
US20090228666A1 (en) Information processing apparatus and storage drive
JP4996768B2 (en) Storage device and SSD
US10678473B2 (en) Storage device and server device
JP2010287242A (en) Nonvolatile semiconductor memory drive
JP4875148B2 (en) Information processing apparatus and storage media drive
JP2010511208A (en) Information processing apparatus and nonvolatile semiconductor memory drive
JP2010518463A (en) Information processing apparatus and nonvolatile semiconductor memory drive
US20050246493A1 (en) Detachable programmable memory card for a computer controlled instrument with an indicator on the memory card displaying that a predetermined level of the card memory has been used
WO2009107283A1 (en) Information processing apparatus and nonvolatile semiconductor memory drive

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131029

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140307

R151 Written notification of patent or utility model registration

Ref document number: 5498529

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313121

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350