JP2012151202A - Semiconductor integrated circuit device - Google Patents
Semiconductor integrated circuit device Download PDFInfo
- Publication number
- JP2012151202A JP2012151202A JP2011007576A JP2011007576A JP2012151202A JP 2012151202 A JP2012151202 A JP 2012151202A JP 2011007576 A JP2011007576 A JP 2011007576A JP 2011007576 A JP2011007576 A JP 2011007576A JP 2012151202 A JP2012151202 A JP 2012151202A
- Authority
- JP
- Japan
- Prior art keywords
- input
- integrated circuit
- semiconductor integrated
- circuit device
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
本発明は、半導体集積回路装置における過電圧保護技術に関し、特に、二次電池の充電制御などに用いられる半導体集積回路装置における過電圧保護に有効な技術に関する。 The present invention relates to an overvoltage protection technique in a semiconductor integrated circuit device, and more particularly to a technique effective for overvoltage protection in a semiconductor integrated circuit device used for charging control of a secondary battery.
近年、ノート型パーソナルコンピュータや携帯電話などの電子機器には、リチウムイオン電池などの二次電池が広く用いられている。この二次電池には、充電制御用の半導体集積回路装置が設けられており、該半導体集積回路装置によって、過充電や過放電などの危険を回避しながら二次電池に最適な充放電が行われるように制御されている。そして、これら二次電池、および充電制御用の半導体集積回路装置などによってバッテリパックが構成されている。 In recent years, secondary batteries such as lithium ion batteries are widely used in electronic devices such as notebook personal computers and mobile phones. The secondary battery is provided with a semiconductor integrated circuit device for charge control, and the semiconductor integrated circuit device performs optimal charge / discharge for the secondary battery while avoiding dangers such as overcharge and overdischarge. It is controlled to be A battery pack is constituted by these secondary batteries and a semiconductor integrated circuit device for charge control.
また、充電制御用の半導体集積回路装置には、充電器(たとえば、パーソナルコンピュータの場合にはパーソナルコンピュータ本体)との通信を行う通信端子が設けられている。充電器側との通信は、たとえば、I2C(Inter Integrated Circuit)などのシリアル通信によって行われており、該充電器は、シリアル通信によって取得した情報によって二次電池の充電状態などを管理している。 The semiconductor integrated circuit device for charge control is provided with a communication terminal for communicating with a charger (for example, a personal computer main body in the case of a personal computer). Communication with the charger side is performed by, for example, serial communication such as I2C (Inter Integrated Circuit), and the charger manages the state of charge of the secondary battery and the like based on information acquired by serial communication. .
一般に、上記した通信端子には、ESD(ElectroStatic Discharge)や半導体集積回路装置のピン間ショートなどによって耐圧規格以上の電圧が印加された際に、充電制御用の半導体集積回路装置の内部素子を保護する保護素子が接続されている。 Generally, the above-mentioned communication terminals protect internal elements of a semiconductor integrated circuit device for charge control when a voltage exceeding the withstand voltage standard is applied due to ESD (ElectroStatic Discharge) or a short circuit between pins of the semiconductor integrated circuit device. A protective element is connected.
この保護素子は、たとえば、ツェナーダイオードなどであり、外付け部品として半導体集積回路装置の通信端子に接続されている。ツェナーダイオードは、たとえば、充電制御用の半導体集積回路装置を搭載するプリント配線基板上に実装されている。通信端子の保護素子の他の例としては、たとえば、バリスタ、容量などが挙げられる。 This protection element is, for example, a Zener diode or the like, and is connected to the communication terminal of the semiconductor integrated circuit device as an external component. The Zener diode is mounted on a printed wiring board on which a semiconductor integrated circuit device for charge control is mounted, for example. Other examples of the communication terminal protection element include a varistor and a capacitor.
なお、この種の半導体集積回路装置における過電圧保護技術としては、たとえば、信号端子と負電源端子との間にツェナーダイオードを接続し、正・負過電圧から半導体集積回路装置を保護するものが知られている(特許文献1参照)。 As an overvoltage protection technique in this type of semiconductor integrated circuit device, for example, a Zener diode is connected between a signal terminal and a negative power supply terminal to protect the semiconductor integrated circuit device from positive and negative overvoltages. (See Patent Document 1).
ところが、上記のような半導体集積回路装置における過電圧保護技術では、次のような問題点があることが本発明者により見い出された。 However, the present inventors have found that the overvoltage protection technology in the semiconductor integrated circuit device as described above has the following problems.
すなわち、過電圧保護素子として設けられるツェナーダイオードは、前述したように外付け部品のために部品サイズが大きく、実装面積も大きくなってしまう。そのため、充電制御用の半導体集積回路装置を搭載するプリント配線基板のサイズが大きくなってしまい、バッテリパックの小型化が困難となってしまうという問題がある。 That is, the Zener diode provided as an overvoltage protection element has a large component size and a large mounting area because of external components as described above. Therefore, there is a problem that the size of the printed wiring board on which the semiconductor integrated circuit device for charge control is mounted becomes large, and it is difficult to reduce the size of the battery pack.
さらに、外付け部品のツェナーダイオードは、部品サイズが大きいばかりでなく、高価な部品でもあり、バッテリパックのコスト低減の妨げとなってしまうという問題がある。 Further, the Zener diode as an external component is not only a large component size but also an expensive component, and there is a problem that the cost reduction of the battery pack is hindered.
上記した課題を解決する技術としては、たとえば、ツェナーダイオードを半導体集積回路装置内(半導体チップ上)に形成するということが考えられる。しかしながら、過電圧保護素子として十分な電流容量のツェナーダイオードを半導体チップ上に形成した場合、該ツェナーダイオードの素子サイズが非常に大きくなり、現実的ではない。 As a technique for solving the above-described problem, for example, it is conceivable to form a Zener diode in a semiconductor integrated circuit device (on a semiconductor chip). However, when a Zener diode having a sufficient current capacity as an overvoltage protection element is formed on a semiconductor chip, the element size of the Zener diode becomes very large, which is not realistic.
さらに、半導体チップ上に形成するツェナーダイオードのサイズを抑えるために、該ツェナーダイオードに流れる電流を制限する電流制限用抵抗を半導体チップに形成することも考えられる。 Further, in order to suppress the size of the Zener diode formed on the semiconductor chip, it may be considered to form a current limiting resistor for limiting the current flowing through the Zener diode on the semiconductor chip.
しかしながら、I2C通信を行うデータバスには、仕様上、プルアップ抵抗が必要であり、この場合、電流制限用抵抗によって外付けのプルアップ抵抗との分圧によって、通信端子から’Lo’信号が出力できず、通信ができなくなる恐れが生じてしまう。 However, a data bus that performs I2C communication requires a pull-up resistor due to specifications. In this case, a “Lo” signal is output from the communication terminal by voltage division with an external pull-up resistor by a current limiting resistor. There is a possibility that communication cannot be performed because the data cannot be output.
本発明の目的は、外付け、あるいは半導体チップ上に形成される過電圧保護素子などを不要としながら、耐ノイズ性を大幅に向上させることのできる技術を提供することにある。 An object of the present invention is to provide a technique capable of greatly improving noise resistance while eliminating the need for an external voltage protection element or an overvoltage protection element formed on a semiconductor chip.
本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。 The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。 Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.
本発明は、第1の耐圧を有する半導体素子から構成された第1の回路ブロックと、該第1の耐圧よりも高い耐圧を有する半導体素子から構成された第2の回路ブロックとを有し、該第2の回路ブロックは、第1の回路ブロックと外部端子との間に接続された入出力回路よりなるものである。 The present invention includes a first circuit block configured from a semiconductor element having a first breakdown voltage, and a second circuit block configured from a semiconductor element having a breakdown voltage higher than the first breakdown voltage. The second circuit block comprises an input / output circuit connected between the first circuit block and an external terminal.
また、本発明は、第1の回路ブロックが、外部端子を介して外部との通信を制御する通信制御ブロックよりなるものである。 In the present invention, the first circuit block includes a communication control block that controls communication with the outside via an external terminal.
さらに、本発明は、第1の回路ブロックが、I2Cによるシリアル通信の通信を制御する通信制御ブロックよりなるものである。 Further, in the present invention, the first circuit block includes a communication control block for controlling serial communication by I2C.
さらに、本願のその他の発明の概要を簡単に示す。 Furthermore, the outline | summary of the other invention of this application is shown briefly.
本発明は、第1の半導体チップと、第2の半導体チップとを有し、これら第1、および第2の半導体チップを1つのパッケージに搭載した構成からなる半導体集積回路装置であって、第1の半導体チップは、第1の耐圧を有する半導体素子から構成された第1の回路ブロックを有し、第2の半導体チップは、第1の耐圧よりも高い耐圧を有する半導体素子から構成された第2の回路ブロックを有し、第2の回路ブロックは、第1の回路ブロックと外部端子との間に接続された入出力回路よりなるものである。 The present invention is a semiconductor integrated circuit device having a first semiconductor chip and a second semiconductor chip, the first and second semiconductor chips being mounted in one package, One semiconductor chip has a first circuit block composed of a semiconductor element having a first breakdown voltage, and the second semiconductor chip is composed of a semiconductor element having a breakdown voltage higher than the first breakdown voltage. The second circuit block includes an input / output circuit connected between the first circuit block and an external terminal.
また、本発明は、第1の半導体チップが、第1の耐圧を有する半導体素子から構成され、第1の回路ブロックに接続される入出力回路からなる第3の回路ブロックを有するものである。 Further, according to the present invention, the first semiconductor chip includes a third circuit block including an input / output circuit configured from a semiconductor element having a first breakdown voltage and connected to the first circuit block.
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。 Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.
(1)半導体集積回路装置を大型化することなく、低コストにより該半導体集積回路装置の耐ノイズ性、特に静電気耐力を向上させることができる。 (1) Without increasing the size of the semiconductor integrated circuit device, it is possible to improve the noise resistance, particularly the electrostatic strength, of the semiconductor integrated circuit device at low cost.
(2)上記(1)により、半導体集積回路装置の信頼性を向上させることができる。 (2) According to the above (1), the reliability of the semiconductor integrated circuit device can be improved.
(3)該半導体集積回路装置を用いて構成されるモジュール基板の簡略化、小型化、ならびに低コスト化に貢献できるとともに、当該モジュール基板の基板設計、基板レイアウトの自由度を向上させることができる。 (3) It is possible to contribute to simplification, miniaturization, and cost reduction of a module substrate configured using the semiconductor integrated circuit device, and it is possible to improve the degree of freedom of substrate design and substrate layout of the module substrate. .
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof will be omitted.
(実施の形態1)
図1は、本発明の一実施の形態によるバッテリパックにおける構成の一例を示す説明図、図2は、本発明者が検討した一般的なバッテリパックにおける構成の一例を示す説明図、図3は 図1のMCUに設けられたI2Cインタフェースの接続構成の一例を示した説明図、図4は、図1のMCUに設けられた入出力バッファ、およびアナログフロントエンドに設けられた入出力バッファの回路構成の一例を示す説明図、図5は、図4のアナログフロントエンドに設けられた入出力バッファを構成するトランジスタTの説明図、図6は、図1のバッテリパックに設けられた半導体集積回路装置4における端子配置の一例を示した説明図である。
(Embodiment 1)
FIG. 1 is an explanatory diagram showing an example of a configuration of a battery pack according to an embodiment of the present invention, FIG. 2 is an explanatory diagram showing an example of a configuration of a general battery pack examined by the present inventors, and FIG. FIG. 4 is an explanatory diagram showing an example of a connection configuration of an I2C interface provided in the MCU of FIG. 1, and FIG. 4 is a circuit of an input / output buffer provided in the MCU of FIG. 1 and an input / output buffer provided in the analog front end. FIG. 5 is an explanatory diagram showing an example of the configuration, FIG. 5 is an explanatory diagram of a transistor T constituting an input / output buffer provided in the analog front end of FIG. 4, and FIG. 6 is a semiconductor integrated circuit provided in the battery pack of FIG. FIG. 6 is an explanatory diagram showing an example of terminal arrangement in the
〈発明の概要〉
本発明の第1の概要は、第1の半導体チップ(MCU10)と、第2の半導体チップ(アナログフロントエンド11)とを有し、前記第1、および前記第2の半導体チップを1つのパッケージに搭載した構成からなる半導体集積回路装置である。
<Summary of invention>
A first outline of the present invention includes a first semiconductor chip (MCU10) and a second semiconductor chip (analog front end 11), and the first and second semiconductor chips are packaged in one package. This is a semiconductor integrated circuit device having a configuration mounted on the board.
この半導体集積回路装置において、前記第1の半導体チップは、第1の耐圧を有する半導体素子(低耐圧素子)から構成された第1の回路ブロック(I2C制御ブロック12)を有し、前記第2の半導体チップは、前記第1の耐圧よりも高い耐圧を有する半導体素子(高耐圧素子)から構成された第2の回路ブロック(入出力バッファ13)を有する。 In the semiconductor integrated circuit device, the first semiconductor chip includes a first circuit block (I2C control block 12) configured by a semiconductor element (low breakdown voltage element) having a first breakdown voltage, and the second semiconductor chip. The semiconductor chip has a second circuit block (input / output buffer 13) composed of a semiconductor element (high voltage element) having a breakdown voltage higher than the first breakdown voltage.
そして、前記第2の回路ブロックは、前記第1の回路ブロックと外部端子との間に接続された入出力回路からなる。 The second circuit block includes an input / output circuit connected between the first circuit block and an external terminal.
以下、上記した概要に基づいて、実施の形態を詳細に説明する。 Hereinafter, the embodiment will be described in detail based on the above-described outline.
本実施の形態1において、バッテリパック1は、たとえば、ノート型パーソナルコンピュータや携帯電話などの電子機器の電源に用いられる。バッテリパック1は、図1に示すように、バッテリ2、およびバッテリ監視モジュール3から構成されている。
In the first embodiment, the battery pack 1 is used, for example, as a power source for electronic devices such as notebook personal computers and mobile phones. As illustrated in FIG. 1, the battery pack 1 includes a battery 2 and a
バッテリ2は、たとえば、4個のリチウムイオン二次電池セル(1つのセルの最高電圧は、たとえば、4.2V程度)が直列接続された電池組から構成されている。バッテリ監視モジュール3は、半導体集積回路装置4、スイッチ部5,6、抵抗8,9,およびヒューズ9aから構成されている。これら半導体集積回路装置4、スイッチ部5,6、ならびに抵抗8,9は、プリント配線板などからなる実装基板(図示せず)に実装されている。
The battery 2 is composed of, for example, a battery set in which four lithium ion secondary battery cells (the maximum voltage of one cell is about 4.2 V, for example) are connected in series. The
半導体集積回路装置4は、バッテリ2における過充電、過放電、および過電流などの各種監視やバッテリ保護などを行う電池電圧制御用ICであり、MCU(Micro-Control Unit)10、およびアナログフロントエンド11から構成されている。
The semiconductor integrated
MCU10とアナログフロントエンド11とは、個別の半導体チップに形成されており、半導体集積回路装置4は、これら2つの半導体チップ(MCU10の半導体チップとアナログフロントエンド11の半導体チップ)を1つのパッケージに搭載したシステムインパッケージ(SiP)からなる。
The
バッテリパック1には、正(+)側電極部1a、負(−)側電極部1b、およびシリアル通信端子SDA,SCLがそれぞれ設けられている、そして、これら正(+)側電極部1a、負(−)側電極部1b、およびシリアル通信端子SDA,SCLは、I2C通信を行うデータバスを介してノート型パーソナルコンピュータなどのバッテリ2を充電する充電器などに接続される。
The battery pack 1 is provided with a positive (+) side electrode portion 1a, a negative (−)
ここで、通常、正(+)側電極部1a、負(−)側電極部1b、およびシリアル通信端子SDA,SCLは、コネクタ素子を介してパーソナルコンピュータなどの電子機器に接続される。コネクタ素子は上述の実装基板に設けられており、当該コネクタ素子、実装基板、実装基板上に構成されるバッテリ監視モジュール3よってモジュール基板が構成される。
Here, normally, the positive (+) side electrode portion 1a, the negative (−)
スイッチ部5は、NチャネルMOS(Metal Oxide Semiconductor)のトランジスタ5a、ボディダイオード5b、および抵抗5cから構成されており、スイッチ部6は、NチャネルMOSのトランジスタ6a、ボディダイオード6b、および抵抗6cから構成されている。
The
トランジスタ5aの一方の接続部(ソース側)には、正(+)側電極部1aが接続されており、該トランジスタ5aの他方の接続部(ドレイン側)には、トランジスタ6aの一方の接続部(ドレイン側)がそれぞれ接続されている。
A positive (+) side electrode portion 1a is connected to one connection portion (source side) of the
また、トランジスタ5aによってボディダイオード5bが構成される。ボディダイオード5bは、トランジスタ5aのソース側をアノード、ドレイン側をカソードとしたダイオードとして機能する。
Further, the
トランジスタ5aのソース側には、抵抗5cの一方の接続部が接続されており、トランジスタ5aのゲートは、抵抗5cの他方の接続部、および半導体集積回路装置4の制御端子DFoutにそれぞれ接続されている。
One connection portion of the
この制御端子DFoutは、半導体集積回路装置4の外部ピンとして設けられているものであり、制御端子DFoutは半導体集積回路装置4のパッケージ内部に設けられた半導体チップ、アナログフロントエンド11の所定パッドに接続されている。
The control terminal DFout is provided as an external pin of the semiconductor integrated
トランジスタ6aの一方の接続部(ドレイン側)には、トランジスタ5aの他方の接続部(ドレイン側)が接続されており、該トランジスタ6aの他方の接続部(ソース側)には、ヒューズ9aの一方の接続部が接続されている。
One connection portion (drain side) of the transistor 6a is connected to the other connection portion (drain side) of the
また、トランジスタ6aによってボディダイオード6bが構成される。ボディダイオード6bは、トランジスタ6aのソース側をアノード、ドレイン側をカソードとしたダイオードとして機能する。
Further, the
トランジスタ6aのソース側には、抵抗6cの一方の接続部が接続されており、トランジスタ6aのゲートは、抵抗6cの他方の接続部、および半導体集積回路装置4の制御端子CFoutにそれぞれ接続されている。
One connection portion of the
この制御端子CFoutは、半導体集積回路装置4の外部ピンとして設けられているものであり、制御端子CFoutは半導体集積回路装置4のパッケージ内部に項けられた半導体チップ、アナログフロントエンド11の所定パッドに接続されている。
The control terminal CFout is provided as an external pin of the semiconductor integrated
また、この例では、トランジスタ5aとトランジスタ6aとの接続部は、半導体集積回路装置4に設けられた電源端子VCCに接続されている。アナログフロントエンド11には、電源端子VCCを介して動作電圧が供給されている。トランジスタ5aとトランジスタ6aとの接続部と電源端子VCCとの間には、保護用のダイオードが接続される場合もある。
In this example, the connection portion between the
トランジスタ6aのソース側には、ヒューズ9aを介してバッテリ2の正(+)側端子に接続されている。また、正(+)側電極部1aには、抵抗8の一方の接続部が接続されており、該抵抗8の他方の接続部は、半導体集積回路装置4に設けられた入力端子VIN12を介してアナログフロントエンド11に接続されている。
The source side of the transistor 6a is connected to the positive (+) side terminal of the battery 2 via the
さらに、負(−)側電極部1bとバッテリ2の負(−)側端子との間には、抵抗9が接続されている。抵抗9の両端部は、半導体集積回路装置4に設けられた電流端子I1,I2を介してMCU10に接続されている。
Further, a resistor 9 is connected between the negative (−)
MCU10は、抵抗9に流れる電流の電圧降下を測定することで間接的に電流値を測定し、その測定結果から該バッテリ2に流れる電流値を検出してバッテリ2の保護(過電流、短絡保護)、およびバッテリ2の残量管理などを行う。
The
また、半導体集積回路装置4には、電圧端子VBAT,VIN1〜VIN4,GNDがそれぞれ設けられている。電圧端子VBATは、バッテリ2の正側電極に接続されており、電圧端子GNDは、バッテリ2の負側電極に接続されている。
The semiconductor integrated
また、電圧端子VIN1〜VIN4は、バッテリ2を構成する4つのリチウムイオン二次電池セルにおける正側電極、および負側電極にそれぞれ接続されている。アナログフロントエンド11には、電圧端子VBAT,VIN1〜VIN4,GNDを介して4つのリチウムイオン二次電池セルにおける各々の電圧、およびバッテリ2全体の電圧がそれぞれ入力される。
The voltage terminals VIN <b> 1 to VIN <b> 4 are respectively connected to the positive side electrode and the negative side electrode in the four lithium ion secondary battery cells constituting the battery 2. Each voltage in the four lithium ion secondary battery cells and the voltage of the entire battery 2 are input to the analog
アナログフロントエンド11は、MCU10からの命令に応じて、個々のリチウムイオン二次電池セルの電圧をある倍率(たとえば、0.3倍程度)によって増幅し、グランドGND(基準電位)基準のアナログデータとしてMCU10に出力する。
The analog
MCU10は、アナログフロントエンド11から出力されたアナログデータに基づいてバッテリ2の電池電圧を算出する。MCU10は、バッテリ2の電池電圧を検出する機能の他に、前述したように、バッテリ2の充放電電流や温度などを検出する機能を有しており、これらの検出結果に基づいてバッテリ2が過充電状態か否か、あるいは過放電状態であるかなどを判断する。
The
MCU10は、判定した判定結果をアナログフロントエンド11に出力する。これらMCU10とアナログフロントエンド11とにおける通信は、たとえば、シリアル通信などによって行われている。
The
アナログフロントエンド11は、入力された判定結果に基づいて、スイッチ部5,6に制御信号を出力して動作制御を行い、バッテリ2を所定の電圧範囲内に制御する。
Based on the input determination result, the analog
たとえば、バッテリ2を充電する際には、トランジスタ6aをON(導通)し、その他のトランジスタ5aがOFF(非導通)となるように制御端子DFout,CFoutを介して制御信号を出力する。それにより、バッテリ2は、ボディダイオード5b、トランジスタ6aを介して充電される。
For example, when the battery 2 is charged, the control signal is output via the control terminals DFout and CFout so that the transistor 6a is turned on (conductive) and the
また、バッテリ2を放電する際には、アナログフロントエンド11がトランジスタ5aをONし、その他のトランジスタ6aがOFFとなるように制御端子DFout,CFoutを介して制御信号を出力する。これにより、バッテリ2は、ボディダイオード6b、トランジスタ5aを介して放電される。
When the battery 2 is discharged, the analog
ここで、アナログフロントエンド11は、高耐圧素子と低耐圧素子とを有する。高耐圧素子は、バッテリ2や充電器が接続されるI/O(Input/Output)部、上述の制御端子CFout,DFoutの出力部などに用いられる半導体素子であり、たとえば、耐圧35V程度の耐圧を有する。
Here, the analog
また、低耐圧素子は、高耐圧素子よりも低い耐圧の半導体素子であり、たとえば、5V程度の耐圧を有する。低耐圧素子は、たとえば、アナログフロントエンド11の制御用に設けられたロジック回路部や、MCU10とパッケージ内で接続され、MCU10とのシリアル通信に用いられるアナログフロントエンド11のI/O部などに用いられる。
The low breakdown voltage element is a semiconductor element having a lower breakdown voltage than the high breakdown voltage element, and has a breakdown voltage of, for example, about 5V. The low withstand voltage element is, for example, in a logic circuit section provided for controlling the analog
一方、MCU10は、アナログフロントエンド11に設けられた電源端子VREG1,VREG2を介して動作電圧となる電源電圧(たとえば、3V程度)が供給されており、すべての半導体素子が5V程度の耐圧を有する低耐圧素子から構成されている。
On the other hand, the
また、MCU10には、I2C制御ブロック12が設けられている。I2C制御ブロック12は、双方向2線バスを用いたI2Cなどのシリアル通信によって充電器との通信を制御する回路ブロックである。そして、充電器は、充電制御用の半導体集積回路装置と通信を行うことにより、二次電池の充電状態などを管理している。
The
また、アナログフロントエンド11には、リセット端子RESETOUTが設けられており、該リセット端子RESETOUTから出力されるリセット信号に基づいて、MCU10がリセットされる。リセット信号は、たとえば、アナログフロントエンド11からMCU10に供給される電源電圧(電源端子VREG1、若しくは、電源端子VREG2)が所定のリセット検出電圧(たとえば2V程度)以下になった時に出力される。
The analog
さらに、アナログフロントエンド11には、I2C制御ブロック12における入出力バッファ13が設けられている、この入出力バッファ13は、I2C制御ブロック12におけるインタフェースとなる回路ブロックである。
Further, the analog
入出力バッファ13は、入力バッファ14,16,および出力バッファ15,17から構成されている。入力バッファ14の入力部、および出力バッファ15の出力部は、アナログフロントエンド11に設けられたシリアル通信ピンSCLaに接続されている。
The input /
このシリアル通信ピンSCLaは、半導体集積回路装置4に設けられたシリアル通信ピンSCL1に接続されており、該シリアル通信ピンSCL1は、バッテリパック1におけるシリアル通信端子SCLに接続されている。ここで、シリアル通信ピンSCL1とシリアル通信端子SCLとの間、シリアル通信端子SDAとシリアル通信ピンSDA1との間には、保護用の抵抗R1,R2がそれぞれ必要となる場合がある。
The serial communication pin SCLa is connected to a serial communication pin SCL1 provided in the semiconductor integrated
また、入力バッファ16の入力部、および出力バッファ17の出力部は、アナログフロントエンド11に設けられたシリアル通信ピンSDAaに接続されている。シリアル通信ピンSDAaは、半導体集積回路装置4設けられたシリアル通信ピンSDA1に接続されている。そして、シリアル通信ピンSDA1は、バッテリパック1におけるシリアル通信端子SDAに接続されている。
The input unit of the
入力バッファ14の出力部は、アナログフロントエンド11に設けられたシリアル通信ピンSCLoutに接続されており、出力バッファ15の入力部は、アナログフロントエンド11に設けられたシリアル通信ピンSCLinに接続されている。
An output part of the
入力バッファ16の出力部は、アナログフロントエンド11に設けられたシリアル通信ピンSDAoutに接続されており、出力バッファ17の入力部は、アナログフロントエンド11に設けられたシリアル通信ピンSDAinに接続されている。
An output part of the
また、MCU10には、シリアル通信パッドSCLout1,SCLin1,SDAout1,SDAin1がそれぞれ設けられており、これらシリアル通信パッドSCLout1,SCLin1,SDAout1,SDAin1は、I2C制御ブロック12にそれぞれ接続されている。
The
また、シリアル通信パッドSCLout1,SCLin1,SDAout1,SDAin1は、アナログフロントエンド11におけるシリアル通信パッドSCLout,SCLin,SDAout,SDAinにそれぞれ接続されている。そして、入出力バッファ13を構成する入力バッファ14,16、および出力バッファ15,17は、高耐圧素子から構成されている。
The serial communication pads SCLout1, SCLin1, SDAout1, and SDAin1 are connected to the serial communication pads SCLout, SCLin, SDAout, and SDAin in the analog
このように、I2C制御ブロック12における入出力バッファ13を高耐圧素子によって構成することによって、入出力バッファ13、およびI2C制御ブロック12などを、ESDや半導体集積回路装置4のピン間ショート、外部高圧ピンとのショートなどによる異常電圧の印加による素子破壊などから保護することができる。
In this way, by configuring the input /
ここで、本発明者が検討した一般的なバッテリパック100の構成について、図2を用いて説明する。
Here, the configuration of a
バッテリパック100は、図2に示すように、バッテリ101、およびバッテリ監視モジュール102から構成されている。また、バッテリ監視モジュール102は、半導体集積回路装置103、スイッチ部104,105、抵抗107,108、およびヒューズ109からなる図1と同様の構成に、ツェナーダイオード110,111が設けられており、これらがプリント配線基板などの実装基板(図示せず)上に実装されている。
As shown in FIG. 2, the
バッテリパック100には、正(+)側電極部100a、負(−)側電極部100b、およびシリアル通信端子SDA,SCLがそれぞれ設けられている。これら正(+)側電極部100a、負(−)側電極部100b、およびシリアル通信端子SDA,SCLは、ノート型パーソナルコンピュータなどのバッテリ101を充電する充電器などが接続される。
The
半導体集積回路装置103は、MCU112、およびアナログフロントエンド113からなる。これら半導体集積回路装置103、スイッチ部104,105、抵抗107,108、およびヒューズ109における接続構成については、図1のバッテリパック1と同様であるので説明は省略する。
The semiconductor integrated
さらに、MCU112には、I2Cインタフェース(図示せず)、および入出力バッファ(図示せず)がそれぞれ設けられている。そして、I2Cインタフェースは、入出力バッファを介してバッテリパック100に設けられたシリアル通信端子SCL,SDAにそれぞれ接続されている。
Further, the
ここで、図1と異なるところは、入出力バッファがMCU112に設けられている点である。前述したように、MCU112は、すべて低耐圧素子(たとえば、耐圧5V程度)によって構成されており、入出力バッファを構成する半導体素子も低耐圧素子で構成されている。
Here, what is different from FIG. 1 is that an input / output buffer is provided in the
ESDや半導体集積回路装置103のピン間ショート、バッテリ監視モジュール102のコネクタと外部高圧ピンとのショート(たとえば、シリアル通信端子SCL、あるいはシリアル通信端子SDAがバッテリ101の電池電圧が入力される端子などと接触)などによって耐圧規格以上の電圧などのノイズが印加されると入出力バッファ、あるいはI2Cインタフェースなどが破壊される。
ESD or short circuit between pins of the semiconductor integrated
バッテリの充電時などにおいて、入出力バッファなどのIC内部素子が破壊されてしまうと充電器や電子機器との通信ができなくなり、バッテリへの充電や電子機器への放電ができなくなって、バッテリパックの故障につながるとともに、バッテリパックの信頼性が大きく損なわれてしまうことになる。それを防止するために、過電圧保護素子として外付けされたツェナーダイオード110,111と抵抗R100,R101が、半導体集積回路装置103のシリアル通信端子SCL,SDAにそれぞれ設けられている。
If the IC internal elements such as the input / output buffer are destroyed when charging the battery, it becomes impossible to communicate with the charger or electronic device, and the battery cannot be charged or discharged to the electronic device. As a result, the reliability of the battery pack is greatly impaired. In order to prevent this,
抵抗R100の一方の接続部には、シリアル通信端子SCLが接続されており、該抵抗R100の他方の接続部には、ツェナーダイオード110のカソードが接続されている。ツェナーダイオード110のアノードには、負(−)側電極部100bが接続されている。
The serial communication terminal SCL is connected to one connection portion of the resistor R100, and the cathode of the
また、抵抗R101の一方の接続部には、シリアル通信端子SDAが接続されており、該抵抗R101の他方の接続部には、ツェナーダイオード111のカソードが接続されている。このツェナーダイオード111のアノードには、負(−)側電極部100bが接続されている。
The serial communication terminal SDA is connected to one connection portion of the resistor R101, and the cathode of the
さらに、ツェナーダイオード110、111のアノードの接続先は、バッテリパックの負側電極でもよく、ツェナーダイオードに替えて、予後用のバリスタや容量が用いられる場合もある。
Further, the anode of the
これらツェナーダイオード110,111によって、シリアル通信端子SCL、あるいはシリアル通信端子SDAに耐圧電圧以上のノイズなどが印加されても、ツェナー電圧によってクランプされ、耐圧電圧以上の電圧がシリアル通信端子SCL、あるいはシリアル通信端子SDA(MCU112におけるI2Cインタフェースと接続される入出力バッファ)に印加されることを防止している。
Even if noise higher than the withstand voltage is applied to the serial communication terminal SCL or the serial communication terminal SDA by the
しかしながら、過電圧保護素子であるツェナーダイオード110,111は、課題でも述べたように、部品面積が大きく、かつ高価であるので、バッテリパック100の低コスト化、および小型化の妨げとなってしまう。
However, as described in the problem, the
特に、半導体集積回路装置103、スイッチ部104,105、抵抗107,108、およびツェナーダイオード110,111を搭載して構成されるモジュール基板の小型化の妨げとなってしまう。モジュール基板はバッテリパック100の内部に、電池と共に設けられるものであるが、モジュール基盤の大きさがバッテリパックの大きさを決定する要因となる場合がある。
In particular, miniaturization of a module substrate configured by mounting the semiconductor integrated
たとえばリチウムイオン電池の場合、円筒型、角型のものが多く用いられている。このうち特に円筒型は規格によって大きさが一律に決定されるものもある。その場合、基板モジュールの大きさや一方の辺の長さ(特に短辺の長さ)は電池の大きさによって上限を設定されることがある。 For example, in the case of a lithium ion battery, a cylindrical type and a rectangular type are often used. Among these, in particular, there is a cylindrical type whose size is uniformly determined by the standard. In that case, the upper limit of the size of the board module and the length of one side (particularly the length of the short side) may be set depending on the size of the battery.
一方、図1に示したバッテリパック1では、入出力バッファ13をアナログフロントエンド11の高耐圧素子によって構成することにより、入出力バッファ13それ自体の耐圧を上げることができるので、ツェナーダイオード110,111を不要としながらESDなどノイズによる入出力バッファ13の破壊などを防止することができる。
On the other hand, in the battery pack 1 shown in FIG. 1, the input /
さらに、図2のツェナーダイオード110,111を不要とすることができるので、バッテリパック1を低コスト化することができるとともに、実装面積も低減することができる。また、モジュール基板の設計の自由度を向上させることができる。
Furthermore, since the
図3は、MCU10におけるI2C制御ブロック12と入出力バッファ18との接続構成の一例を示した説明図である。
FIG. 3 is an explanatory diagram showing an example of a connection configuration between the
MCU10には、低耐圧素子によって構成された入出力バッファ18が設けられている。入出力バッファ18は、入力バッファ19,21、および出力バッファ20,22から構成されている。
The
入力バッファ19の入力部、および出力バッファ20の出力部には、MCU10に設けられたシリアル通信パッドSCL’がそれぞれ接続されており、入力バッファ21の入力部、ならびに出力バッファ22の出力部には、MCU10に設けられたシリアル通信パッドSDA’がそれぞれ接続されている。
A serial communication pad SCL ′ provided in the
また、入力バッファ19の出力部、出力バッファ20の入力部、入力バッファ21の出力部、および出力バッファ22の入力部は、I2C制御ブロック12と接続されている。
The output unit of the
さらに、入力バッファ19の出力部はシリアル通信パッドSDAin1に、出力バッファ20の入力部はシリアル通信パッドSDAout1に、入力バッファ21の出力部はシリアル通信パッドSCLin1に、および出力バッファ22の入力部はシリアル通信パッドSCLout1にそれぞれ接続されている。
Further, the output part of the
MCU10に設けられたシリアル通信パッドSCL’,SDA’は、たとえば、MCU10単独でのウエハテストなどにおいて使用されるテスト専用のパッドであり、ウエハテスト時にアナログフロントエンド11がない状態であっても、シリアル通信パッドSCL’,SDA’,および入出力バッファ18を用いることにより、MCU10単体においてI2C制御ブロック12のテストを行うことができる。
The serial communication pads SCL ′ and SDA ′ provided in the
図4は、MCU10に設けられた入出力バッファ18の入力バッファ19と出力バッファ20、およびアナログフロントエンド11に設けられた入出力バッファ13における入力バッファ14と出力バッファ15の回路構成の一例を示す説明図である。
FIG. 4 shows an example of the circuit configuration of the
入力バッファ19は、トランジスタ23〜29、インバータ30、スイッチ31,および抵抗32,33から構成されている。トランジスタ23,24,28は、PチャネルMOSからなり、トランジスタ25,26,27,29は、NチャネルMOSからなる。
The
抵抗32,33の一方の接続部には、シリアル通信パッドSCL’がそれぞれ接続されており、該抵抗33の他方の接続部には、グランド(基準電位)が接続されている。
A serial communication pad SCL ′ is connected to one connection portion of the
また、シリアル通信パッドSCL’には、ノイズ保護素子となるダイオードD1が接続されている。同様に、MCU10のシリアル通信ピンSCLout1,SCLin1、およびアナログフロントエンド11のシリアル通信パッドSCLa,SCLout,SCLinにおいても、ノイズ保護素子となるダイオードD2〜D6がそれぞれ接続されている。
Further, a diode D1 serving as a noise protection element is connected to the serial communication pad SCL ′. Similarly, diodes D2 to D6 serving as noise protection elements are connected to the serial communication pins SCLout1 and SCLin1 of the
図4において、ダイオードD1〜D6(ESD保護素子)はNチャネルMOSトランジスタのボディダイオードで構成されているが、ESD保護素子としてIC上に構成される保護用のダイオードが用いられることもある。また、NチャネルMOSトランジスタとダイオード素子とが併用される場合もあり、抵抗などを用いてそれらの特性が調整される場合もある。 In FIG. 4, the diodes D1 to D6 (ESD protection elements) are constituted by body diodes of N-channel MOS transistors, but protection diodes configured on the IC may be used as ESD protection elements. In addition, an N-channel MOS transistor and a diode element may be used together, and their characteristics may be adjusted using a resistor or the like.
ESD保護素子は、通常、半導体集積回路装置のほぼ全てのパッドに設けられるものであり、低耐圧用と高耐圧用のものが使い分けられることが多い。つまり、低耐圧信号の入出力用のPADには低耐圧用のESD保護素子、高耐圧信号の入出力用のPADには高耐圧用のESD保護素子が用いられる。 The ESD protection element is usually provided on almost all pads of the semiconductor integrated circuit device, and a low breakdown voltage and a high breakdown voltage are often used separately. That is, a low withstand voltage ESD protection element is used for a low withstand voltage signal input / output PAD, and a high withstand voltage ESD protection element is used for a high withstand voltage signal input / output PAD.
トランジスタ28とトランジスタ29とは、電源電圧とグランドとの間に直列接続されたインバータ構成となっており、該トランジスタ28,29のゲートには、抵抗32の他方の接続部が接続されている。ここでいう電源電圧は、アナログフロントエンド11からMCU10に供給された電源電圧であって、たとえば電源端子VREG1の電圧(たとえば1.5V)、電源端子VREG2の電圧(たとえば3V)である。
The
トランジスタ28とトランジスタ29との接続部(インバータの出力部)には、スイッチ31の一方の接続部が接続されており、該スイッチ31の他方の接続部には、トランジスタ27の一方の接続部(ドレイン側)が接続されている。
One connection portion of the
スイッチ31の制御端子(図示せず)には、MCU10の制御ブロックなどから出力される制御信号が入力されるように接続されており、スイッチ31をON/OFFすることにより、トランジスタ27,28,29によって構成されるインバータのしきい値電圧を制御する。
A control terminal (not shown) of the
I2C等、通信信号の入力しきい値には、複数の規格が存在する場合がある。複数の電子機器との通信を可能とするため、入力しきい値の切り替え機能が設けられていることが多い。 There may be a plurality of standards for input thresholds of communication signals such as I2C. In order to enable communication with a plurality of electronic devices, an input threshold value switching function is often provided.
このトランジスタ27の他方の接続部(ソース側)には、グランドが接続されており、該トランジスタ27のゲートには、トランジスタ28,29のゲート(インバータの入力部)が接続されている。
The other connection portion (source side) of the
トランジスタ23〜26は、電源電圧とグランドとの間に直列接続されたトライステートインバータ構成となっている。トランジスタ23,26のゲートには、トランジスタ28とトランジスタ29との接続部、およびスイッチ31の一方の接続部がそれぞれ接続されている。
The
トランジスタ24のゲート、ならびにインバータ30の入力部には、ウエハテスト時などにMCU10の制御ブロックなどから出力されるテスト切り替え制御信号が入力されるように接続されている。また、インバータ30の出力部には、トランジスタ25のゲートが接続されている。
The gate of the
そして、トランジスタ24とトランジスタ25との接続部(トライステートインバータの出力部)は、I2C制御ブロック12の入力端子に接続されているとともに、シリアル通信ピンSCLout1に接続されている。
A connection portion (output portion of the tristate inverter) between the
続いて、出力バッファ20は、トランジスタ34〜42、およびインバータ30aから構成されている。トランジスタ34,35,38,40は、PチャネルMOSからなり、トランジスタ36,37,39,41,42は、NチャネルMOSからなる。
Subsequently, the
トランジスタ34〜37は、電源電圧とグランドとの間に直列接続されたトライステートインバータ構成となっている。トランジスタ34,37のゲート(トライステートインバータの入力部)は、I2C制御ブロック12の出力端子、ならびにシリアル通信パッドSCLin1にそれぞれ接続されている。シリアル通信パッドSCLin1は、アナログフロントエンド11に設けられたシリアル通信ピンSCLinに接続されている。
The
また、トランジスタ35のゲート、およびインバータ30aの入力部は、ウエハテスト時などにMCU10の制御ブロックなどから出力されるテスト切り替え制御信号が入力されるように接続されている。インバータ30aの入出力部には、トランジスタ36のゲートが接続されている。
Further, the gate of the
トランジスタ38とトランジスタ39とは、電源電圧とグランドとの間に直列接続されたインバータ構成となっており、トランジスタ40とトランジスタ41とにおいても、電源電圧とグランドとの間に直列接続されたインバータ構成となっている。
The
トランジスタ35とトランジスタ36との接続部(トライステートインバータの出力部)には、トランジスタ38,39のゲート(インバータの入力部)がそれぞれ接続されている。
The gates of the
トランジスタ38とトランジスタ39との接続部(インバータの出力部)には、トランジスタ40,41のゲート(インバータの入力部)がそれぞれ接続されている。トランジスタ40とトランジスタ41との接続部(インバータの出力部)には、トランジスタ42のゲートが接続されている。
The gates of the
また、Nchオープンドレイン出力素子としてのトランジスタ42の一方の接続部には、シリアル通信パッドSCL’が接続されており、該トランジスタ42の他方の接続部には、グランドが接続されている。
A serial communication pad SCL 'is connected to one connection portion of the
一方、アナログフロントエンド11の入出力バッファ13において、入力バッファ14は、トランジスタ43〜47、スイッチ48、および抵抗49,50から構成されている。トランジスタ43,45はPチャネルMOSからなり、トランジスタ44,46,47はNチャネルMOSからなる。ここで、少なくともトランジスタ45,46,47は、高耐圧素子によって構成されている。
On the other hand, in the input /
抵抗50の一方の接続部、および抵抗49の一方の接続部には、シリアル通信パッドSCLaが接続されており、抵抗50の他方の接続部には、グランドが接続されている。抵抗49の他方の接続部には、トランジスタ45,46により構成されたインバータの入力部が接続されている。このシリアル通信パッドSCLaには、ノイズ保護素子となるダイオードD4が接続されている。
The serial communication pad SCLa is connected to one connection portion of the
トランジスタ45,46により構成されたインバータの出力部には、スイッチ48の一方の接続部、およびトランジスタ43,44により構成されたインバータの入力部がそれぞれ接続されている。
One connection portion of the
トランジスタ43〜47は、AFE低電源電圧とグランドとの間に直列接続されたインバータを構成している。ここでいうAFE低電源電圧は、たとえば、アナログフロントエンド11内部に設けられてMCU10に電源を供給するレギュレータの出力電圧(たとえばVREG2)である。
The
また、アナログフロントエンド11には、AFE高電源電圧(たとえばバッテリ2の正側電圧)で動作するブロックも存在する。一般的に、AFE高電源電圧で動作する回路ブロックには高耐圧素子が用いられ、AFE低電源電圧で動作するブロックには低耐圧素子が用いられる。アナログフロントエンド11は高耐圧部と低耐圧部とを有して複数の電源電圧によって動作するように構成される。
The analog
スイッチ48の他方の接続部には、トランジスタ47の一方の接続部が接続されている。トランジスタ47の他方の接続部には、グランドが接続されており、該トランジスタ47のゲートには、トランジスタ45,46により構成されたインバータの入力部が接続されている。
One connection portion of the
スイッチ48の制御端子(図示せず)には、MCU10から出力されたシリアル信号によって書き換え可能なアナログフロントエンド11内部レジスタの出力端子が接続されており、スイッチ31と同様に、スイッチ48をON/OFFすることにより、トランジスタ45,46によって構成されるインバータのしきい値電圧を制御する。
The control terminal (not shown) of the
I2C等、通信信号の入力しきい値には、複数の規格が存在する場合がある。複数の電子機器との通信を可能とするため、入力しきい値の切り替え機能が設けられていることが多い。 There may be a plurality of standards for input thresholds of communication signals such as I2C. In order to enable communication with a plurality of electronic devices, an input threshold value switching function is often provided.
そして、トランジスタ43,44により構成されたインバータの出力部には、シリアル通信パッドSCLoutが接続されている。このシリアル通信パッドSCLoutは、アナログフロントエンド11に設けられており、MCU10のシリアル通信パッドSCLout1にインナワイヤを介して接続されて、I2C制御ブロック12の入力端子に接続されている。
A serial communication pad SCLout is connected to the output part of the inverter constituted by the
また、出力バッファ15は、トランジスタ51〜55から構成されている。トランジスタ51,53は、PチャネルMOSからなり、トランジスタ52,54,55はNチャネルMOSからなる。このうち、少なくともトランジスタ55は、高耐圧素子によって構成されている。また、トランジスタ53,54においても、高耐圧素子によって構成される場合が多い。
The
トランジスタ51,52により構成されたインバータの入力部には、シリアル通信パッドSCLinが接続されており、該シリアル通信パッドSCLinは、アナログフロントエンド11に設けられ、MCU10のシリアル通信パッドSCLin1とインナワイヤを介して接続されて、IC2制御ブロック12の出力端子に接続されている。
A serial communication pad SCLin is connected to the input part of the inverter constituted by the
また、トランジスタ51,52により構成されたインバータの出力部には、トランジスタ53,54によって構成されたインバータの入力部が接続されている。
The output part of the inverter constituted by the
トランジスタ53,54によって構成されたインバータの出力部には、NOD(Nchオープンドレイン)としてのトランジスタ55のゲートが接続されている。このトランジスタ55の一方の接続部には、シリアル通信パッドSCLaが接続されており、該トランジスタの他方の接続部には、グランド(GND)が接続されている。
The gate of the
このようにしてMCU10におけるI2C制御ブロック12の入出力バッファがアナログフロントエンド11の入出力バッファ13を介して通信端子SCL,SDAから出力されることになる。これにより、本来低耐圧素子で構成されていた通信端子SCL、SDAの入出力バッファが高耐圧素子で構成されることになり、通信端子の耐圧が向上される。
In this way, the input / output buffer of the
ここで、ウエハテスト時における入力バッファ19、および出力バッファ20の動作について説明する。
Here, operations of the
この場合、ウエハテスト時にMCU10の図示しない制御ブロック(たとえば、CPU部、メモリ部、ロジック部などから構成されて、プログラムに応じて動作するもの)から、Lo信号のテスト切り替え制御信号が入力バッファ19、および出力バッファ20に出力される。
In this case, a test switching control signal for the Lo signal is input from the control block (not shown) of the MCU 10 (for example, a CPU unit, a memory unit, a logic unit, etc., which operates according to a program) during the wafer test. And output to the
このテスト切り替え制御信号を受けて、トランジスタ24,35のゲートにはLo信号がそれぞれ入力され、トランジスタ25,36のゲートには、インバータ30,30aによって反転されたHi信号がそれぞれ入力される。
In response to the test switching control signal, the Lo signal is input to the gates of the
これによって、トライステートインバータ(トランジスタ23〜26、およびトランジスタ34〜37)が動作することになり、入力バッファ19、および出力バッファ20がバッファとして機能し、シリアル通信パッドSCL’を介してのウエハテストが可能となる。
As a result, the tristate inverters (
また、ウエハテスト時以外の場合には、MCU10の制御ブロックは、Hi信号のテスト切り替え制御信号を入力バッファ19、および出力バッファ20にそれぞれ出力する。これにより、トランジスタ24,25,35,36がそれぞれOFFとなり、インバータの出力がハイインピーダンスになるため、入力バッファ、および出力バッファとしての機能は停止することになる。
When the wafer test is not performed, the control block of the
なお、図4では、入力バッファ19、出力バッファ20、入力バッファ14、および出力バッファ15の回路構成の一例について説明したが、入力バッファ21、出力バッファ22、入力バッファ16、および出力バッファ17の回路構成についても図4と同様であるので説明は省略する。
In FIG. 4, an example of the circuit configuration of the
図5は、入出力バッファ13を構成する高耐圧素子からなるNチャネルMOSトランジスタTの上面図、およびその断面図である。
FIG. 5 is a top view of an N-channel MOS transistor T made of a high breakdown voltage element constituting the input /
トランジスタTは、図5の上方の左側から右側にかけて、バックゲートB1、ソースS、ゲートG、ドレインD、およびバックゲートB2がレイアウトされている。 The transistor T has a back gate B1, a source S, a gate G, a drain D, and a back gate B2 laid out from the upper left side to the right side in FIG.
また、図5の下方に示すトランジスタTにおいて、たとえば、P型の半導体基板56の上方には、P−WELL57が形成されている。このP−WELL57の上部には、左から右にかけて、バックゲートB1として機能するP型半導体領域58、ソースSとして機能するN型半導体領域59がそれぞれ形成されており、P−WELL57を挟んでドレインDとして機能するN型半導体領域60、ならびにバックゲートB2として機能するP型半導体領域61がそれぞれ形成されている。
In the transistor T shown in the lower part of FIG. 5, for example, a P-
P型半導体領域58の外側上部には、絶縁膜62が形成されており、該P型半導体領域58のバックゲート側、およびソース側上部には、絶縁膜63が形成されている。そして、絶縁膜62と絶縁膜63とに挟まれるように、バックゲートB1として機能するP型半導体領域64が形成されている。
An insulating film 62 is formed on the outer upper portion of the P-
N型半導体領域59のゲート側上部には、絶縁膜65が形成されており、絶縁膜63と絶縁膜65とに挟まれるようにソースSとして機能するN型半導体領域66が形成されている。P型半導体領域64は、P型半導体領域58よりも不純物濃度が高い領域である。N型半導体領域66は、N型半導体領域59よりも不純物濃度が高い領域である。
An insulating
また、N型半導体領域60のゲート側上部には、絶縁膜67が形成されており、該N型半導体領域60のドレイン側からバックゲート側の上部には、絶縁膜68が形成されている。P型半導体領域61の右外側上部には、絶縁膜69が形成されている。
In addition, an insulating
N型半導体領域60の上部に形成された絶縁膜67と絶縁膜68と間には、ドレインDとして機能するN型半導体領域70が形成されており、P型半導体領域61の上部には、絶縁膜68と絶縁膜69とに挟まれるように、バックゲートB2として機能するP型半導体領域71が形成されている。N型半導体領域70は、N型半導体領域60よりも不純物濃度が高い領域であり、P型半導体領域71は、P型半導体領域61よりも不純物濃度が高い領域である。
An N-
ここで、絶縁膜62,63,65,67,68,69は、たとえば、二酸化シリコン(SiO2)などからなり、隣接する他の素子を電気的に分離する素子分離を行うLOCOS(Local Oxidation of Silicon)法により形成されている。
Here, the insulating
P型半導体領域64、N型半導体領域66、N型半導体領域70、およびP型半導体領域71は、アルミニウムなどからビア72〜75をそれぞれ介して、任意の配線層におけるメタル配線76〜79にそれぞれ接続されている。また、絶縁膜65から絶縁膜67にかけての上方には、ゲート酸化膜としての絶縁膜を介してゲートGが形成されている。
The P-
ここで、低耐圧素子によって構成されたトランジスタでは、該トランジスタのソース−ドレイン間にブレイクダウン電圧を超える高電圧が印加された場合、ソース−ドレイン間にNP接合が形成されてしまい、大きな電流が流れ、トランジスタの素子破壊などが発生してしまう恐れがある。 Here, in a transistor constituted by a low breakdown voltage element, when a high voltage exceeding the breakdown voltage is applied between the source and the drain of the transistor, an NP junction is formed between the source and the drain, and a large current is generated. There is a risk that the transistor will be destroyed.
一方、図5に示したように、トランジスタTを高耐圧素子により構成することによって、たとえば、該トランジスタTのソースS−ドレインD間に高電圧が印加されても、ソースS−ドレインD間に形成されるNP接合経路に、絶縁膜67によってゲートオフセット部が構成され、逆接合部に発生する電界の集中を緩和するとともに、ゲートオフセット部に生じる寄生抵抗成分によって大電流が流れることが抑制され、その結果、トランジスタTの耐圧が上がることになる。
On the other hand, as shown in FIG. 5, by configuring the transistor T with a high breakdown voltage element, for example, even when a high voltage is applied between the source S and the drain D of the transistor T, A gate offset portion is formed by the insulating
図6は、半導体集積回路装置4における高耐圧端子と低耐圧端子との端子配置の一例を示した説明図である。
FIG. 6 is an explanatory view showing an example of the terminal arrangement of the high breakdown voltage terminals and the low breakdown voltage terminals in the semiconductor integrated
高耐圧端子は、アナログフロントエンド11における高耐圧素子(たとえば、耐圧35V程度の耐圧)を用いて構成された回路ブロックに接続される外部端子であり、図1においては、たとえば、入力端子VIN12、制御端子CFout,DFout、電源端子VCC,電圧端子VBAT,VIN1〜VIN4,GNDなどの端子である。
The high withstand voltage terminal is an external terminal connected to a circuit block configured using a high withstand voltage element (for example, withstand voltage of about 35V) in the analog
また、低耐圧端子は、MCU10、およびアナログフロントエンド11における低耐圧素子(たとえば、耐圧7V程度の耐圧)を用いて構成された回路ブロックに接続される外部端子である。
The low withstand voltage terminal is an external terminal connected to a circuit block configured using low withstand voltage elements (for example, withstand voltage of about 7 V) in the
図6において、半導体集積回路装置4の左側の上方から下方にかけては、低耐圧端子である外部端子L1〜L6(網掛けで示している端子)が設けられており、該外部端子L6の下方には、どこにも接続されていないノンコネクト端子である外部端子NC1を挟んで高耐圧端子である外部端子H1〜H5が設けられている。
In FIG. 6, external terminals L <b> 1 to L <b> 6 (terminals indicated by shading) which are low withstand voltage terminals are provided from the upper left side to the lower side of the semiconductor integrated
また、半導体集積回路装置4の右側の上方から下方にかけては、低耐圧端子である外部端子L7〜L11(網掛けで示している端子)が設けられており、該外部端子L11の下方には、どこにも接続されていないノンコネクト端子である外部端子NC2を挟んで外部端子であるシリアル通信ピンSCL1,SDA1が設けられている。
Further, external terminals L7 to L11 (terminals indicated by shading) which are low withstand voltage terminals are provided from the upper right side to the lower side of the semiconductor integrated
外部端子NC1,NC2を挟んで低耐圧端子と高耐圧端子とを配置するのは、低耐圧端子と高耐圧端子とのショートなどを防止するためである。また、外部端子NC1,NC2に替えて、グランド(GND)ピンなどを配置してもよい。 The reason why the low withstand voltage terminal and the high withstand voltage terminal are arranged across the external terminals NC1 and NC2 is to prevent a short circuit between the low withstand voltage terminal and the high withstand voltage terminal. Further, a ground (GND) pin or the like may be arranged in place of the external terminals NC1 and NC2.
そして、シリアル通信ピンSDA1の下方には、高耐圧端子である外部端子H7〜H10が設けられている。このように、シリアル通信ピンSCL1,SDA1は、I2Cなどのシリアル通信用の端子であるので、本来ならば、低耐圧端子に配列されるものであるが、入出力バッファ13を高耐圧素子によって構成することにより、高耐圧端子側に配置することもでき、端子配置の自由度を高めることができる。
External terminals H7 to H10, which are high withstand voltage terminals, are provided below the serial communication pin SDA1. As described above, since the serial communication pins SCL1 and SDA1 are terminals for serial communication such as I2C, they are originally arranged at low withstand voltage terminals, but the input /
それにより、本実施の形態1によれば、入出力バッファ13などをノイズなどから保護するツェナーダイオードを不要とすることできるので、信頼性を損なうことなく、部品コストを削減することができる。
As a result, according to the first embodiment, the Zener diode that protects the input /
また、ツェナーダイオードが不要となることにより、バッテリ監視モジュール3の小型化を実現することができる。
Further, since the Zener diode is not necessary, the
(実施の形態2)
図7は、本発明の実施の形態2によるバッテリパックに設けられた半導体集積回路装置の構成の一例を示す説明図である。
(Embodiment 2)
FIG. 7 is an explanatory diagram showing an example of the configuration of the semiconductor integrated circuit device provided in the battery pack according to the second embodiment of the present invention.
〈発明の概要〉
本発明の第2の概要は、第1の耐圧を有する半導体素子から構成された第1の回路ブロック(I2C制御ブロック12)と、前記第1の耐圧よりも高い耐圧を有する半導体素子から構成された第2の回路ブロック(入出力バッファ13)とを有し、前記第2の回路ブロックは、前記第1の回路ブロックと外部端子との間に接続された入出力回路よりなるものである。
<Summary of invention>
The second outline of the present invention is composed of a first circuit block (I2C control block 12) composed of a semiconductor element having a first breakdown voltage and a semiconductor element having a breakdown voltage higher than the first breakdown voltage. A second circuit block (input / output buffer 13), and the second circuit block comprises an input / output circuit connected between the first circuit block and an external terminal.
前記実施の形態1では、半導体集積回路装置4が2つの半導体チップからなるSIPとしたが、本実施の形態2においては、半導体集積回路装置4が、図7に示すように、MCU10、ならびにアナログフロントエンド11を1つの半導体チップ80に搭載した構成としている。
In the first embodiment, the semiconductor integrated
半導体チップ80において、アナログフロントエンド11には、I2C制御ブロック12に接続される入出力バッファ13が形成されている。入出力バッファ13は、前記実施の形態1と同様に高耐圧素子を用いて構成されている。
In the
半導体集積回路装置4は、たとえば、TSOP(Thin Small Outline Package)パッケージなどからなり、ダイパッド81の主面中央部に、半導体チップ80が搭載されている。半導体チップ80の長辺側の対向する2辺の周辺部には、複数のチップ電極(フレーム)80aが形成されている。
The semiconductor integrated
また、ダイパッド81の長辺側の周辺部には、複数のボンディング電極(パッド)81aが形成されている。そして、これらチップ電極(フレーム)80aとボンディング電極(パッド)81aとは、金ワイヤなどからなるボンディングワイヤ82によってそれぞれボンディングされている。
In addition, a plurality of bonding electrodes (pads) 81 a are formed on the periphery of the long side of the
また、半導体チップ80をBGA(Ball Grid Array)パッケージに搭載することも可能である。この場合、チップ上に形成される酸化膜を介した配線層によってチップ電極(フレーム)80aと接続されたはんだバンプが、半導体チップ80上面に形成される。
It is also possible to mount the
半導体チップ80をBGAパッケージに搭載することによって、半導体チップ80のチップサイズをほぼ同等の大きさの半導体回路装置を構成できるようになる。
By mounting the
それにより、本実施の形態2においても、ツェナーダイオードなどの外付け部品を不要とすることができるので、信頼性を損なうことなく、部品コストを削減することができる。 Thereby, also in the second embodiment, since an external component such as a Zener diode can be eliminated, the component cost can be reduced without impairing the reliability.
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。 As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.
たとえば、前記実施の形態1,2においては、I2C制御ブロック12に接続される入出力バッファ13を高耐圧素子で構成したが、該入出力バッファ13以外に、たとえば、外付けのツェナーダイオードなどの保護素子が必要となる入出力バッファなどにも適用することができる。
For example, in the first and second embodiments, the input /
たとえば、バッテリパックによっては、充電器が接続されていることを示す充電器接続検出信号がMCUに入力されるものがあり、このような信号が入力される入出力バッファなどをアナログフロントエンドの高耐圧素子によって構成するようにしてもよい。 For example, in some battery packs, a charger connection detection signal indicating that a charger is connected is input to the MCU. An input / output buffer or the like to which such a signal is input is connected to the analog front end. You may make it comprise with a proof pressure element.
本発明は、半導体集積回路装置におけるESDなどによるノイズ耐性の向上化技術に適している。 The present invention is suitable for a technique for improving noise resistance due to ESD or the like in a semiconductor integrated circuit device.
1 バッテリパック
1a 正(+)側電極部
1b 負(−)側電極部
2 バッテリ
3 バッテリ監視モジュール
4 半導体集積回路装置
4a 半導体集積回路装置
5 スイッチ部
5a トランジスタ
5b ボディダイオード
5c 抵抗
6 スイッチ部
6a トランジスタ
6b ボディダイオード
6c 抵抗
7 スイッチ部
7a トランジスタ
7b ダイオード
7c 抵抗
8 抵抗
9 抵抗
9a ヒューズ
10 MCU
10a アナログフロントエンド部
11 アナログフロントエンド
12 I2C制御ブロック
13 入出力バッファ
14 入力バッファ
15 出力バッファ
16 入力バッファ
17 出力バッファ
18 入出力バッファ
19 入力バッファ
20 出力バッファ
21 入力バッファ
22 出力バッファ
23〜29 トランジスタ
30 インバータ
30a インバータ
31 スイッチ
32 抵抗
33 抵抗
34〜47 トランジスタ
48 スイッチ
49 抵抗
50 抵抗
51〜55 トランジスタ
56 半導体基板
57 P−WELL
58 P型半導体領域
59 N型半導体領域
60 N型半導体領域
61 P型半導体領域
62 絶縁膜
63 絶縁膜
64 P型半導体領域
65 絶縁膜
66 N型半導体領域
67〜69 絶縁膜
70 N型半導体領域
71 P型半導体領域
72〜75 ビア
76〜79 メタル配線
80 半導体チップ
80a チップ電極
81 ダイパッド
81a ボンディング電極
82 ボンディングワイヤ
100 バッテリパック
100a 正(+)側電極部
100b 負(−)側電極部
101 バッテリ
102 バッテリ監視モジュール
103 半導体集積回路装置
104,105 スイッチ部
107 抵抗
108 抵抗
109 ヒューズ
110 ツェナーダイオード
111 ツェナーダイオード
112 MCU
113 アナログフロントエンド
T トランジスタ
D1〜D6 ダイオード
R1,R2 抵抗
R100,R101 抵抗
DESCRIPTION OF SYMBOLS 1 Battery pack 1a Positive (+)
10a Analog
58 P-type semiconductor region 59 N-type semiconductor region 60 N-type semiconductor region 61 P-type semiconductor region 62 Insulating
113 Analog front end T Transistors D1-D6 Diodes R1, R2 Resistors R100, R101 Resistors
Claims (7)
前記第1の耐圧よりも高い耐圧を有する半導体素子から構成された第2の回路ブロックとを有し、
前記第2の回路ブロックは、
前記第1の回路ブロックと外部端子との間に接続された入出力回路よりなることを特徴とする半導体集積回路装置。 A first circuit block composed of a semiconductor element having a first breakdown voltage;
A second circuit block composed of a semiconductor element having a breakdown voltage higher than the first breakdown voltage,
The second circuit block includes:
A semiconductor integrated circuit device comprising an input / output circuit connected between the first circuit block and an external terminal.
前記第1の回路ブロックは、
前記外部端子を介して外部との通信を制御する通信制御ブロックよりなることを特徴とする半導体集積回路装置。 The semiconductor integrated circuit device according to claim 1.
The first circuit block includes:
A semiconductor integrated circuit device comprising a communication control block for controlling communication with the outside via the external terminal.
前記第1の回路ブロックは、
I2Cによるシリアル通信の通信を制御する通信制御ブロックよりなることを特徴とする半導体集積回路装置。 The semiconductor integrated circuit device according to claim 2.
The first circuit block includes:
A semiconductor integrated circuit device comprising a communication control block for controlling serial communication by I2C.
前記第1の半導体チップは、
第1の耐圧を有する半導体素子から構成された第1の回路ブロックを有し、
前記第2の半導体チップは、
前記第1の耐圧よりも高い耐圧を有する半導体素子から構成された第2の回路ブロックを有し、
前記第2の回路ブロックは、
前記第1の回路ブロックと外部端子との間に接続された入出力回路よりなることを特徴とする半導体集積回路装置。 A semiconductor integrated circuit device comprising a first semiconductor chip and a second semiconductor chip, wherein the first and second semiconductor chips are mounted in one package,
The first semiconductor chip is:
A first circuit block composed of a semiconductor element having a first breakdown voltage;
The second semiconductor chip is
A second circuit block composed of a semiconductor element having a breakdown voltage higher than the first breakdown voltage;
The second circuit block includes:
A semiconductor integrated circuit device comprising an input / output circuit connected between the first circuit block and an external terminal.
前記第1の回路ブロックは、
前記外部端子を介して外部との通信を制御する通信制御ブロックよりなることを特徴とする半導体集積回路装置。 The semiconductor integrated circuit device according to claim 4.
The first circuit block includes:
A semiconductor integrated circuit device comprising a communication control block for controlling communication with the outside via the external terminal.
前記第1の回路ブロックは、
I2Cによるシリアル通信の通信を制御する通信制御ブロックよりなることを特徴とする半導体集積回路装置。 The semiconductor integrated circuit device according to claim 5.
The first circuit block includes:
A semiconductor integrated circuit device comprising a communication control block for controlling serial communication by I2C.
前記第1の半導体チップは、
前記第1の耐圧を有する半導体素子から構成され、前記第1の回路ブロックに接続される入出力回路からなる第3の回路ブロックを有することを特徴とする半導体集積回路装置。 The semiconductor integrated circuit device according to any one of claims 4 to 6,
The first semiconductor chip is:
A semiconductor integrated circuit device comprising a third circuit block comprising an input / output circuit connected to the first circuit block, the semiconductor integrated circuit device comprising a semiconductor element having the first breakdown voltage.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011007576A JP2012151202A (en) | 2011-01-18 | 2011-01-18 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011007576A JP2012151202A (en) | 2011-01-18 | 2011-01-18 | Semiconductor integrated circuit device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012151202A true JP2012151202A (en) | 2012-08-09 |
Family
ID=46793209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011007576A Pending JP2012151202A (en) | 2011-01-18 | 2011-01-18 | Semiconductor integrated circuit device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012151202A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113474886A (en) * | 2019-09-25 | 2021-10-01 | 富士电机株式会社 | Semiconductor device with a plurality of semiconductor chips |
WO2024021695A1 (en) * | 2022-07-25 | 2024-02-01 | 圣邦微电子(北京)股份有限公司 | Power management integrated circuit |
-
2011
- 2011-01-18 JP JP2011007576A patent/JP2012151202A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113474886A (en) * | 2019-09-25 | 2021-10-01 | 富士电机株式会社 | Semiconductor device with a plurality of semiconductor chips |
US12094960B2 (en) | 2019-09-25 | 2024-09-17 | Fuji Electric Co., Ltd. | Semiconductor device and system |
WO2024021695A1 (en) * | 2022-07-25 | 2024-02-01 | 圣邦微电子(北京)股份有限公司 | Power management integrated circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106410887B (en) | Multi-chip, battery protection device and battery pack | |
JP3773506B2 (en) | Semiconductor integrated circuit device | |
US8675323B2 (en) | Method of manufacturing a package | |
US11719756B2 (en) | Battery monitoring system and semiconductor device | |
US6828842B2 (en) | Semiconductor integrated circuit device | |
CN107732329B (en) | Battery protection device | |
JP3901671B2 (en) | Semiconductor integrated circuit device | |
KR100564979B1 (en) | Semiconductor integrated device and method for designing the same | |
JP2004282058A (en) | Semiconductor integrated circuit device and method of designing the same | |
US9647647B2 (en) | Semiconductor device | |
EP3249417B1 (en) | Sensing and detection of esd and other transient overstress events | |
US8427840B2 (en) | Multi-chip module | |
KR101097464B1 (en) | Semiconductor integrated circuit | |
US20140218831A1 (en) | Semiconductor integrated circuit device | |
US7759950B2 (en) | Electronic component device testing apparatus | |
JP2012151202A (en) | Semiconductor integrated circuit device | |
CN106992172A (en) | ESD protects integrated circuit and esd detection circuit | |
JP2017004609A (en) | Battery protection integrated circuit, battery protection device and battery pack | |
TWI505602B (en) | Chip for charging/discharging battery and protection circuit for protecting battery from damage due to over-charge/over-discharge. | |
US7248450B1 (en) | Pad cell with multiple signal paths | |
CN115148261A (en) | Memory device | |
JP2004063754A (en) | Semiconductor integrated circuit device | |
JPH07321283A (en) | Semiconductor integrated circuit and semiconductor device |