JP2012146340A - Electronic device and storage method - Google Patents
Electronic device and storage method Download PDFInfo
- Publication number
- JP2012146340A JP2012146340A JP2012106234A JP2012106234A JP2012146340A JP 2012146340 A JP2012146340 A JP 2012146340A JP 2012106234 A JP2012106234 A JP 2012106234A JP 2012106234 A JP2012106234 A JP 2012106234A JP 2012146340 A JP2012146340 A JP 2012146340A
- Authority
- JP
- Japan
- Prior art keywords
- data
- block
- flash memory
- storage
- blocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
本発明は、アプリケーションによる処理に必要な運用データを読み書き可能なフラッシュメモリと、このフラッシュメモリへの前記運用データの読み書きを管理するメモリドライバと、前記メモリドライバを介して前記運用データにアクセスしてアプリケーションを実行する制御部とを備える電子機器および記憶方法に関する。 The present invention provides a flash memory that can read and write operational data necessary for processing by an application, a memory driver that manages the reading and writing of the operational data to the flash memory, and the operational data accessed via the memory driver. The present invention relates to an electronic device including a control unit that executes an application and a storage method.
これまで、アプリケーションによる処理に必要な運用データを保存するフラッシュメモリに対して、効率よくデータの書き込みを行うことができる電子機器として、前記フラッシュメモリは、セクタ単位毎にデータをアクセスする複数のデータユニットと、該データユニットに記憶されているデータのエントリ情報を記憶するデータ管理ユニットとを備えた構成とし、さらに、メモリドライバを介して前記フラッシュメモリにアクセスする制御部は、前記フラッシュメモリ上のデータユニットのいずれかにデータを書き込む場合に、前記データ管理ユニットに記憶されているエントリ情報を参照して得られる各データユニットの空きサイズに基づいて、該データを書き込むデータユニットを選択してデータの書き込みを行うようにしたものが提案されている（例えば、特許文献１参照）。 Until now, as an electronic device that can efficiently write data to a flash memory that stores operation data necessary for processing by an application, the flash memory has a plurality of data that access data for each sector. And a data management unit for storing entry information of data stored in the data unit, and a controller that accesses the flash memory via a memory driver is provided on the flash memory. When writing data to any of the data units, the data unit to which the data is written is selected based on the free size of each data unit obtained by referring to the entry information stored in the data management unit. The one that was to write Are plan (e.g., see Patent Document 1).
また、フラッシュメモリを使用する電子機器では、データのリード・ライト回数が特定のセクタ等に偏ってデバイス寿命の低下を招くことが無いように、データのリード・ライト回数を全セクタに均等化するウエアレベリングが必要になる。 Also, in electronic devices that use flash memory, the number of data reads / writes is equalized to all sectors so that the number of data reads / writes does not deviate to a specific sector, etc. Wear leveling is required.
そこで、上記特許文献１では、前記フラッシュメモリ内には予めスペアユニットを設定しておき、前記制御部は、前記データ管理ユニットと前記データユニットとのそれぞれの消去回数のうち最大消去回数と最小消去回数を求め、最大消去回数と最小消去回数との差が所定のしきい値を超えている場合に、最小消去回数のデータユニットまたはデータ管理ユニットの有効セクタ等を前記スペアユニットにコピーし、コピー元のデータユニット内またはデータ管理ユニット内を消去して、新たなスペアユニットとするウエアレベリングを実行することを提案している。 Therefore, in Patent Document 1, a spare unit is set in advance in the flash memory, and the control unit determines the maximum erase count and the minimum erase count among the erase counts of the data management unit and the data unit. When the difference between the maximum erase count and the minimum erase count exceeds a predetermined threshold value, the data sector of the minimum erase count or the valid sector of the data management unit is copied to the spare unit and copied. It has been proposed to execute wear leveling by erasing the original data unit or the data management unit as a new spare unit.
ところが、上記特許文献１に示されたフラッシュメモリの運用法は、同一アドレスにビット‘０’を上書き可能な機能を備えた高機能なフラッシュメモリでないと実現できない。換言すれば、同一アドレスにビット‘０’を上書きできない低コストのフラッシュメモリを搭載する電子機器では、特許文献１のような運用ができず、高機能なフラッシュメモリに変更しなければならないために、コストアップを招くという問題が生じた。 However, the operation method of the flash memory disclosed in Patent Document 1 cannot be realized unless it is a high-function flash memory having a function capable of overwriting the bit “0” at the same address. In other words, an electronic device equipped with a low-cost flash memory that cannot overwrite bit “0” at the same address cannot be operated as in Patent Document 1, and must be changed to a high-function flash memory. The problem of incurring cost increases occurred.
また、ウエアレベリングの実行のために、制御部は、フラッシュメモリ上の全てのデータユニット及びデータ管理ユニットにおけるデータ消去回数を記録し、更に、最大消去回数と最小消去回数との差が所定のしきい値を超えるか否かを評価する演算処理が頻繁に必要となり、ウエアレベリングのために制御部への負担が大きくなって、処理の遅延が生じる虞もあった。 In order to execute wear leveling, the control unit records the number of times data is erased in all data units and data management units on the flash memory, and the difference between the maximum number of erases and the minimum number of erases is predetermined. Arithmetic processing for evaluating whether or not the threshold value is exceeded is frequently required, and the burden on the control unit increases due to wear leveling, which may cause processing delay.
また、一般的に、ＲＡＭ（ランダム・アクセス・メモリ）と比較してフラッシュメモリは動作速度が遅いため、アプリケーションの実行時に、その都度、フラッシュメモリ上の運用データにアクセスする運用法では、処理の高速化が難しいという問題が生じると同時
に、フラッシュメモリへのアクセス頻度の増加によりフラッシュメモリの寿命が低下するという問題も生じた。
In general, flash memory operates at a slower speed than RAM (random access memory). Therefore, in the operation method of accessing operation data on the flash memory each time an application is executed, the processing method is At the same time, there is a problem that it is difficult to increase the speed, and at the same time, there is a problem that the life of the flash memory is reduced due to an increase in the frequency of access to the flash memory.
そこで、本発明の目的は上記課題を解消することに係り、同一アドレスにビット‘０’を上書きできない低コストのフラッシュメモリを搭載する電子機器であっても、フラッシュメモリに対して効率よくデータの書き込みを行うことができ、低コストのフラッシュメモリの使用によるコスト低減を図ることができ、更には、制御部に負担をかけずにフラッシュメモリへのウエアレベリングを実行でき、かつ、アプリケーション実行に伴うフラッシュメモリへのアクセス頻度を下げて、処理の高速化や、フラッシュメモリの寿命延長を図ることもできる電子機器を提供することである。 Therefore, an object of the present invention is to solve the above-described problem, and even in an electronic device equipped with a low-cost flash memory that cannot overwrite bit “0” at the same address, data can be efficiently stored in the flash memory. It is possible to perform writing, and it is possible to reduce the cost by using a low-cost flash memory. Further, it is possible to execute wear leveling to the flash memory without imposing a burden on the control unit, and to accompany application execution. An object of the present invention is to provide an electronic device capable of reducing the frequency of access to the flash memory to increase the processing speed and extend the life of the flash memory.
本発明に係る電子機器は、運用データを読み書き可能な記憶手段であるフラッシュメモリ及びＲＡＭと、これらの各記憶手段への前記運用データの読み書きを管理するメモリドライバと、前記メモリドライバを介して前記記憶手段の運用データにアクセスし、前記運用データを、データサイズが前記フラッシュメモリ上でのデータの読み書きの最小単位となる記憶ブロックサイズ以下となるｎ個のデータブロックに分割し、分割した各データブロックに、マップ番号を割り付け、ＲＡＭ上の更新されたデータブロックを前記フラッシュメモリに書き込む制御部と、備え、前記制御部は、前記ｎ個のデータブロックのマップ番号を書き換え候補番号に設定して、該書き換え候補番号をマップ番号として持つ記憶ブロックがフラッシュメモリ上に複数存在するか否かを判定する候補ブロック判定処理を実施し、前記候補ブロック判定処理で、書き換え候補番号に一致するマップ番号の記憶ブロックが前記フラッシュメモリ上に複数存在すると判定された時には、該当する複数個の記憶ブロックの内から、更新日時が最も古い記憶ブロックを書き込みブロックに決定して、該記憶ブロックにＲＡＭ上の該当データブロックを書き込むことを特徴とする。 The electronic apparatus according to the present invention includes a flash memory and a RAM that are storage means capable of reading and writing operation data, a memory driver that manages reading and writing of the operation data to and from each of the storage means, and the memory driver via the memory driver. The operation data of the storage means is accessed, and the operation data is divided into n data blocks whose data size is equal to or smaller than the storage block size that is the minimum unit for reading and writing data on the flash memory, and each divided data A control unit that assigns a map number to the block and writes an updated data block in the RAM to the flash memory, and the control unit sets the map number of the n data blocks as a rewrite candidate number. A storage block having the rewrite candidate number as a map number is stored on the flash memory. When the candidate block determination process for determining whether or not the number exists, and when it is determined in the candidate block determination process that there are a plurality of storage blocks having a map number matching the rewrite candidate number in the flash memory, Among the plurality of storage blocks, the storage block having the oldest update date is determined as a write block, and the corresponding data block on the RAM is written to the storage block.
本発明に係るデータの記憶方法は、運用データを読み書き可能な記憶手段であるフラッシュメモリ及びＲＡＭと、これらの各記憶手段への前記運用データの読み書きを管理するメモリドライバと、前記メモリドライバを介して前記記憶手段の運用データにアクセスし、ＲＡＭ上の更新された後記データブロックを前記フラッシュメモリに書き込む制御部と、を備える電子機器におけるデータの記憶方法であって、前記運用データを、データサイズが前記フラッシュメモリ上でのデータの読み書きの最小単位となる記憶ブロックサイズ以下となるｎ個のデータブロックに分割するステップと、分割した各データブロックに、マップ番号を割り付けるステップと、前記ｎ個のデータブロックのマップ番号を書き換え候補番号に設定して、該書き換え候補番号をマップ番号として持つ記憶ブロックがフラッシュメモリ上に複数存在するか否かを判定する候補ブロック判定処理を実施するステップと、前記候補ブロック判定処理で、書き換え候補番号に一致するマップ番号の記憶ブロックが前記フラッシュメモリ上に複数存在すると判定された時には、該当する複数個の記憶ブロックの内から、更新日時が最も古い記憶ブロックを書き込みブロックに決定して、該記憶ブロックにＲＡＭ上の該当データブロックを書き込むステップと、を備えるデータの記憶方法。 A data storage method according to the present invention includes a flash memory and a RAM, which are storage means capable of reading and writing operation data, a memory driver that manages reading and writing of the operation data to and from each storage means, and the memory driver. A storage unit for accessing the operation data of the storage means and writing an updated postscript data block on the RAM to the flash memory. Is divided into n data blocks having a storage block size equal to or smaller than the minimum unit for reading and writing data on the flash memory, a step of assigning a map number to each of the divided data blocks, Set the map number of the data block as the rewrite candidate number, and A step of executing candidate block determination processing for determining whether or not there are a plurality of storage blocks having candidate numbers as map numbers in the flash memory, and storing map numbers that match the rewrite candidate numbers in the candidate block determination processing When it is determined that there are a plurality of blocks on the flash memory, the storage block with the oldest update date is determined as a writing block from the corresponding storage blocks, and the corresponding data on the RAM is stored in the storage block. And a step of writing a block.
本発明に係る電子機器では、フラッシュメモリへのデータの書き込みは、フラッシュメモリを構成している記憶ブロック単位で単純にデータの消去・書き込みを行うだけで良いため、同一アドレスにビット‘０’を上書きできない低コストのフラッシュメモリを搭載する電子機器であっても、フラッシュメモリに対して効率よくデータの書き込みを行うことができ、低コストのフラッシュメモリの使用によるコスト低減を図ることができる。 In the electronic device according to the present invention, data can be written to the flash memory simply by erasing and writing the data in units of storage blocks constituting the flash memory. Therefore, the bit “0” is set to the same address. Even an electronic device equipped with a low-cost flash memory that cannot be overwritten can efficiently write data to the flash memory, and the cost can be reduced by using the low-cost flash memory.
以下、本発明に係る電子機器の好適な実施の形態について、図面を参照して詳細に説明する。 DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, preferred embodiments of an electronic device according to the invention will be described in detail with reference to the drawings.
図１は本発明に係る電子機器の一実施の形態の概略構成を示すブロック図、図２は図１に示した電子機器に搭載されるフラッシュメモリの構成説明図、図３は図２に示したフラッシュメモリの各記憶ブロックへのデータ書き込み方法を示すフローチャート、図４は図３に示したデータ書き込み方法でフラッシュメモリ上の各記憶ブロックのデータが更新される態様の説明図である。 FIG. 1 is a block diagram showing a schematic configuration of an embodiment of an electronic device according to the present invention, FIG. 2 is a diagram for explaining the configuration of a flash memory mounted on the electronic device shown in FIG. 1, and FIG. 3 is shown in FIG. FIG. 4 is an explanatory diagram of a mode in which data in each storage block on the flash memory is updated by the data writing method shown in FIG. 3.
この一実施の形態の電子機器１は、メールの送受信機能やメモ機能などを有した多機能型の携帯電話機であって、図１に示すように、通話やその他のアプリケーションによる処理に必要な運用データ３（図２参照）を読み書き可能な記憶手段であるフラッシュメモリ５及びＲＡＭ（ランダム・アクセス・メモリ）６と、アプリケーションプログラムやその他の固定データを記憶したＲＯＭ（リード・オンリー・メモリ）７と、記憶手段５，６への運用データ３の読み書きやＲＯＭ７からのデータの読み出しを管理するメモリドライバ９と、メモリドライバ９を介して各記憶手段５，６の運用データ３にアクセスしてアプリケーションを実行する制御部１１と、この制御部１１と各記憶手段５〜７との間のデータ通路、あるいは制御部１１と後述の無線部１９との間のデータ通路となるデータバス１２と、アプリケーションの処理状況等を表示する液晶ディスプレイによる表示部１３と、運用データ３の入力やアプリケーションへの処理命令を入力するための各種の入力キーを備えたキー操作部１５と、音声の入出力を行うマイク／スピーカ１７と、アプリケーションの処理に応じてデータを無線通信により送受信する無線部１９と、を備えた構成とされている。 The electronic device 1 according to the embodiment is a multi-function mobile phone having a mail transmission / reception function, a memo function, and the like. As shown in FIG. Flash memory 5 and RAM (Random Access Memory) 6 which are storage means capable of reading and writing data 3 (see FIG. 2); ROM (Read Only Memory) 7 storing application programs and other fixed data; A memory driver 9 that manages the reading / writing of the operation data 3 to / from the storage means 5 and 6 and the reading of the data from the ROM 7, and accesses the operation data 3 of each storage means 5 and 6 via the memory driver 9 to The control unit 11 to be executed, the data path between the control unit 11 and each storage means 5 to 7, or the control unit 11 and the rear A data bus 12 serving as a data path to and from the wireless unit 19, a display unit 13 by a liquid crystal display for displaying the processing status of the application, and various types for inputting operation data 3 and processing commands to the application The key operation unit 15 includes input keys, a microphone / speaker 17 that inputs and outputs audio, and a wireless unit 19 that transmits and receives data by wireless communication according to application processing. .
本実施の形態の場合、運用データ３は、図４（ａ）に示すように、電話による通話処理時の音量やネゴシエーションなどに対する設定値を規定の順序で書き込んだデータ列である設定値データ２１と、電話による通話処理に必要な電話帳データを書き込んだ電話帳データ２３と、メール機能を使ったＳＭＳ（ショートメッセージサービス）用の設定データを書き込んだデータ列であるＳＭＳデータ２５とから構成されている。 In the case of the present embodiment, as shown in FIG. 4A, the operation data 3 is set value data 21 which is a data string in which setting values for volume, negotiation, etc. at the time of telephone call processing are written in a prescribed order. Phone book data 23 in which phone book data necessary for telephone call processing is written, and SMS data 25 which is a data string in which setting data for SMS (short message service) using the mail function is written. ing.
この運用データ３において、設定値データ２１のデータサイズは３ｋバイト、電話帳データ２３のデータサイズは７ｋバイト、ＳＭＳデータ２５のデータサイズは６ｋバイトであり、運用データ３を連続するデータ列で表示するなら、１６ｋバイトサイズのデータマップで表示される。 In this operational data 3, the data size of the setting value data 21 is 3 kbytes, the data size of the telephone book data 23 is 7 kbytes, the data size of the SMS data 25 is 6 kbytes, and the operational data 3 is displayed as a continuous data string. If so, it is displayed in a 16 kbyte data map.
本実施の形態では、フラッシュメモリ５には、データの読み書きの最小単位となるブロックサイズが８ｋバイトの記憶ブロックを複数備えた構成のものが使用されている。 In the present embodiment, the flash memory 5 is configured to have a plurality of storage blocks having a block size of 8 kbytes, which is the minimum unit for reading and writing data.
本実施の形態では、運用データ３は、データサイズがフラッシュメモリ５のブロックサイズ以下となる設定値データ２１，電話帳データ２３，ＳＭＳデータ２５の３個のデータブロック（データマップ）に分割して、データブロック単位で取り扱う。また、分割した各データブロックの先頭には、マップ番号Ｍｉ及びフラッシュ更新カウンタ値Ｆｉの２つのフラグ値を割り付けてデータブロック相互を識別可能に構成する。 In the present embodiment, the operation data 3 is divided into three data blocks (data map) of setting value data 21, telephone book data 23, and SMS data 25 whose data size is equal to or smaller than the block size of the flash memory 5. , Handled in units of data blocks. In addition, two flag values of a map number Mi and a flash update counter value Fi are assigned to the head of each divided data block so that the data blocks can be distinguished from each other.
フラッシュメモリ５は、図２に示すように、運用データ３の分割数３に相応する３個の
記憶ブロック３１，３２，３３に、スペア用の２個の記憶ブロック３４，３５を追加した、合計５個の記憶ブロック３１，３２，３３，３４，３５を有するものを使用している。
As shown in FIG. 2, the flash memory 5 has a total of two storage blocks 34, 35 added to three storage blocks 31, 32, 33 corresponding to the division number 3 of the operation data 3. The one having five storage blocks 31, 32, 33, 34, and 35 is used.
各記憶ブロック３１，３２，３３，３４，３５は、前述したようにデータサイズが８ｋバイトの記憶ブロックで、図２は、運用データ３を構成する３個のデータブロック２１，２３，２５が、３個の記憶ブロックに書き込まれた状態を示している。 Each of the storage blocks 31, 32, 33, 34, and 35 is a storage block having a data size of 8 kbytes as described above. FIG. 2 shows three data blocks 21, 23, and 25 that constitute the operational data 3. A state in which data is written in three storage blocks is shown.
各ブロックデータ２１，２３，２５に付与するマップ番号Ｍｉ及びフラッシュ更新カウンタ値Ｆｉの２つのフラグ値は、それぞれ８バイトで表示されるデータで、フラッシュメモリ５の８ｋバイトの記憶ブロックに書き込む際には、８ｋバイトの記憶ブロックの先頭の１６バイトに書き込まれる。従って、運用データ３の分割された各データ２１，２３，２５は、フラッシュメモリ５の８ｋバイトの記憶ブロックに書き込まれる時には、記憶ブロック先頭から１６バイトオフセットした位置から書き込まれる。 The two flag values of the map number Mi and the flash update counter value Fi given to each block data 21, 23, 25 are data displayed in 8 bytes, respectively, and are written when writing to the 8 kbyte storage block of the flash memory 5. Is written in the first 16 bytes of the 8 kbyte storage block. Accordingly, when the divided data 21, 23, 25 of the operational data 3 are written in the 8 kbyte storage block of the flash memory 5, they are written from the position offset by 16 bytes from the head of the storage block.
マップ番号Ｍｉは、分割されたデータ種を示すもので、本実施の形態の場合は、運用データ３を３つのデータに分割したことから、設定値データ２１のマップ番号Ｍｉは１（＝０００１ｈ）に、電話帳データ２３のマップ番号Ｍｉは２（＝０００２ｈ）に、ＳＭＳデータ２５のマップ番号Ｍｉは３（＝０００３ｈ）に設定される。 The map number Mi indicates the divided data type. In the present embodiment, since the operation data 3 is divided into three data, the map number Mi of the set value data 21 is 1 (= 0001h). Further, the map number Mi of the phone book data 23 is set to 2 (= 0002h), and the map number Mi of the SMS data 25 is set to 3 (= 0003h).
フラッシュ更新カウンタ値Ｆｉは、８バイトを使った計数値で、０００１ｈから始まり、データが更新されるたびにカウンタ値を１インクリメントした値になり、ＦＦＦＦｈまで到達すると、次は、初期値である０００１ｈに戻される。 The flash update counter value Fi is a count value using 8 bytes, starts from 0001h, becomes a value obtained by incrementing the counter value by 1 every time data is updated, and when it reaches FFFFh, the next is the initial value 0001h. Returned to
本実施の形態の電子機器１では、機器の電源投入時には、フラッシュメモリ５から各データブロック２１，２３，２５の最新データをＲＡＭ６に読み込み、以後のアプリケーション処理時の運用データ３の読み書きはＲＡＭ６上に展開されている各データブロック２１，２３，２５に対して実行する。 In the electronic device 1 of the present embodiment, when the device is turned on, the latest data of each data block 21, 23, 25 is read from the flash memory 5 into the RAM 6, and the operation data 3 is read / written on the RAM 6 during the subsequent application processing. This is executed for each data block 21, 23, 25 developed in the above.
データブロック２１，２３，２５を読み込むＲＡＭ６には、各データブロック毎に、アプリケーションからのアクセスによるデータ更新の有無を識別可能にするＲＡＭ更新カウンタが準備される。ＲＡＭ更新カウンタは、フラッシュメモリ５の各記憶ブロックに付けるフラッシュ更新カウンタ値Ｆｉと同様に例えば８バイトを使った計数値で示し、電源投入でフラッシュメモリ５からＲＡＭ６にコピーされた各設定値データ２１，２３，２５の初期状態では、いずれもＲＡＭ更新カウンタ値は、００００ｈから始まる。そして、各データブロック毎に、１バイトの書き込みが発生する都度、カウンタ値を１インクリメントした値になり、ＦＦＦＦｈまで到達すると、次は、初期値である００００ｈに戻される。 In the RAM 6 for reading the data blocks 21, 23, and 25, a RAM update counter that makes it possible to identify the presence or absence of data update due to access from an application is prepared for each data block. The RAM update counter is indicated by a count value using, for example, 8 bytes like the flash update counter value Fi attached to each storage block of the flash memory 5, and each set value data 21 copied from the flash memory 5 to the RAM 6 when the power is turned on. , 23, 25, the RAM update counter value starts from 0000h. For each data block, every time 1 byte is written, the counter value is incremented by 1. When the value reaches FFFFh, the initial value is reset to 0000h.
一方、電子機器１において、電源投入された後は、例えば電源オフ時、又は電池の消尽時、又は電話モードの待機状態時に、ＲＡＭ６上の更新されたデータブロックをフラッシュメモリ５に書き込む。 On the other hand, after the power is turned on in the electronic device 1, the updated data block on the RAM 6 is written into the flash memory 5 when the power is turned off, the battery is exhausted, or the telephone mode is in a standby state, for example.
ＲＡＭ６上の更新されたデータブロックは、ＲＡＭ更新カウンタ値が００００ｈ以外の値となっていることで判別され、ひとつのデータブロックを書き込むときで、ＲＡＭ更新カウンタ値が００００ｈ以外のものが複数存在していた場合には、ＲＡＭ更新カウンタ値が最大のものがフラッシュメモリ５に書き込まれる。フラッシュメモリ５への書き込みが終了したデータブロックは、ＲＡＭ更新カウンタ値が００００ｈに戻される。 The updated data block on the RAM 6 is determined by the RAM update counter value being a value other than 0000h, and when a single data block is written, there are a plurality of RAM update counter values other than 0000h. If so, the one with the largest RAM update counter value is written into the flash memory 5. The RAM update counter value of the data block that has been written to the flash memory 5 is returned to 0000h.
本実施の形態の電子機器１では、ＲＡＭ６上の更新されたデータブロックをフラッシュメモリ５に書き込む処理は、図３に示す手順で実行される。 In the electronic device 1 according to the present embodiment, the process of writing the updated data block on the RAM 6 to the flash memory 5 is executed according to the procedure shown in FIG.
即ち、電源オフ時、又は電池の消尽時、又は電話モードの待機状態時などのデータ更新するタイミングが訪れると、制御部１１がメモリドライバ９に更新するデータブロックのマップ番号を通知する（ステップＳ１０１）。これにより、一連の、データ更新処理が開始される。 That is, when the data update timing such as when the power is turned off, when the battery is exhausted, or in the telephone mode standby state comes, the control unit 11 notifies the memory driver 9 of the map number of the data block to be updated (step S101). ). Thereby, a series of data update processing is started.
更新するデータブロックのマップ番号が通知されたメモリドライバ９は、まず、フラッシュメモリ５上のデータが記録されている全ての記憶ブロックのマップ番号Ｍｉとフラッシュ更新カウンタ値Ｆｉを取得する（ステップＳ１１１）。次に、取得した記憶ブロックの情報から、マップ番号Ｍｉ及びフラッシュ更新カウンタ値Ｆｉが記録されていないスペア用の記憶ブロック（未使用状態の記憶ブロック）が残存しているか否かを判定する（ステップＳ１１２）。 The memory driver 9 notified of the map number of the data block to be updated first acquires the map number Mi and the flash update counter value Fi of all the storage blocks in which the data on the flash memory 5 are recorded (step S111). . Next, it is determined from the acquired storage block information whether or not a spare storage block (unused storage block) in which the map number Mi and the flash update counter value Fi are not recorded remains (Step S1). S112).
例えば、フラッシュメモリ５上で記憶ブロック使用状況が図４（ａ）の状態にあって、ステップＳ１１２の判定処理で未使用状態の記憶ブロックが有ると判定された時には、ステップＳ１１３に移行して、その未使用記憶ブロックの一つを、更新データを書き込む記憶ブロックに決定する。 For example, when the storage block usage status is in the state of FIG. 4A on the flash memory 5 and it is determined in the determination process in step S112 that there is an unused storage block, the process proceeds to step S113. One of the unused storage blocks is determined as a storage block to which update data is written.
上記ステップＳ１１１〜Ｓ１１３までの流れは、ＲＡＭ６上の更新されたデータブロックをフラッシュメモリ５に書き込むデータ更新の際には、フラッシュメモリ５上の未使用の記憶ブロックを優先して、書き込みブロックに選定することを意味している。 In the flow from the above steps S111 to S113, when updating the data block in which the updated data block on the RAM 6 is written to the flash memory 5, the unused storage block on the flash memory 5 is preferentially selected as the write block. Is meant to do.
ステップＳ１１３により書き込みブロックが決定されたら、ステップＳ１２１に移行する。 If a writing block is determined by step S113, it will transfer to step S121.
一方、フラッシュメモリ５上でブロック使用状況が図４（ｂ）の状態にあって、ステップＳ１１２の判定処理で未使用状態の記憶ブロックが無いと判定された時には、ステップＳ１１４に進む。 On the other hand, when the block usage status is in the state of FIG. 4B on the flash memory 5 and it is determined in the determination process in step S112 that there is no unused storage block, the process proceeds to step S114.
このステップＳ１１４では、運用データ３を分割した３個のデータブロック２１，２３，２５をマップ番号順に並べた時に更新すべきデータブロックの次の順位に位置するデータブロックのマップ番号を書き換え候補番号に設定する。 In this step S114, the map number of the data block positioned next to the data block to be updated when the three data blocks 21, 23, 25 obtained by dividing the operational data 3 are arranged in the map number order is used as the rewrite candidate number. Set.
このステップＳ１１４のおける処理を具体例で説明する。 The process in step S114 will be described using a specific example.
図４（ｂ）に示すフラッシュメモリ５の使用状況で、ステップＳ１０１で通知された更新データのマップ番号が１であったとする。 Assume that the map number of the update data notified in step S101 is 1 in the usage status of the flash memory 5 shown in FIG.
本実施の形態の場合、マップ番号は、１，２，３の３種類で、ステップＳ１０１で通知された更新データはマップ番号１が付与されている設定値データ２１であり、更新すべきデータブロック２１の次の順位に位置するデータブロック２２のマップ番号は２である。 In the case of the present embodiment, there are three types of map numbers 1, 2, and 3, and the update data notified in step S101 is the set value data 21 to which map number 1 is assigned, and the data block to be updated The map number of the data block 22 located in the next rank of 21 is 2.
そこで、ステップＳ１１４では、書き換え候補番号として‘２’が設定される。 Therefore, in step S114, '2' is set as the rewrite candidate number.
換言すると、運用データ３を分割した複数個のデータブロックに、連続番号でマップ番号が付与される場合は、ステップＳ１０１で通知されたマップ番号値に＋１した番号が、ステップＳ１１４で設定する書き換え候補番号となる。 In other words, when a map number is assigned to a plurality of data blocks obtained by dividing the operational data 3, a number obtained by adding 1 to the map number value notified in step S101 is a rewriting candidate set in step S114. Number.
ステップＳ１１４において書き換え候補番号が設定されたら、ステップＳ１１５に移行して、その書き換え候補番号をマップ番号として持つ記憶ブロックがフラッシュメモリ５上に複数存在するか否かを判定する候補ブロック判定処理を実施する。 If a rewrite candidate number is set in step S114, the process proceeds to step S115, and candidate block determination processing is performed to determine whether or not there are a plurality of storage blocks having the rewrite candidate number as a map number on the flash memory 5. To do.
具体例で説明すると、次のようになる。 A specific example will be described as follows.
図４（ｂ）に示すフラッシュメモリ５の使用状況で、ステップＳ１０１で通知された更新データのマップ番号が‘１’で、ステップＳ１１４では書き換え候補番号として‘２’が設定された場合で説明する。 In the usage situation of the flash memory 5 shown in FIG. 4B, the case where the update data map number notified in step S101 is “1” and “2” is set as the rewrite candidate number in step S114 will be described. .
図４（ｂ）に示したフラッシュメモリ５の使用状況で、書き換え候補番号の‘２’をマップ番号として持つ記憶ブロックは、フラッシュメモリ５上の記憶ブロック３２，３４，３５の３つである。従って、この場合は、ステップＳ１１５では、‘該当する複数の記憶ブロックが有る’と判定することになる。 In the usage state of the flash memory 5 shown in FIG. 4B, there are three storage blocks 32, 34, and 35 on the flash memory 5 having the rewrite candidate number “2” as a map number. Therefore, in this case, in step S115, it is determined that “there are a plurality of corresponding storage blocks”.
もう一つ、別の例を挙げて、説明する。 I will explain another example.
図４（ｂ）に示すフラッシュメモリ５の使用状況で、ステップＳ１０１で通知された更
新データのマップ番号が‘２’で、ステップＳ１１４では書き換え候補番号として‘３’が設定された場合で説明する。
In the usage situation of the flash memory 5 shown in FIG. 4B, the case is described where the map number of the update data notified in step S101 is “2” and “3” is set as the rewrite candidate number in step S114. .
図４（ｂ）に示したフラッシュメモリ５の使用状況で、書き換え候補番号の‘３’をマップ番号として持つ記憶ブロックは、フラッシュメモリ５上の記憶ブロック３３の１つだけである。従って、この場合は、ステップＳ１１５では、‘該当する複数の記憶ブロックが無い’と判定することになる。 In the usage state of the flash memory 5 shown in FIG. 4B, only one storage block 33 on the flash memory 5 has the rewrite candidate number “3” as the map number. Therefore, in this case, in step S115, it is determined that “there are no corresponding storage blocks”.
ステップＳ１１５で‘該当する複数の記憶ブロックが無い’と判定したときには、次のステップＳ１１６に進んで、それまでの書き換え候補番号に＋１して、書き換え候補番号を次の順位のマップ番号１に更新して、ステップＳ１１５に戻る。 When it is determined in step S115 that “there are no corresponding storage blocks”, the process proceeds to the next step S116, and the rewrite candidate number is incremented by 1 and the rewrite candidate number is updated to map number 1 of the next rank. Then, the process returns to step S115.
書き換え候補番号は、１，２，３の３つのマップ番号値の並び順を順に移行するため、それまでの書き換え候補番号が３の場合、更新すると、１に戻る。 Since the rewrite candidate number sequentially shifts the arrangement order of the three map number values 1, 2, and 3, when the rewrite candidate number so far is 3, when it is updated, it returns to 1.
ステップＳ１１６で書き換え候補番号が‘１’に更新されて、ステップＳ１１５に戻ると、図４（ｂ）に示したフラッシュメモリ５の使用状況で、書き換え候補番号の‘１’をマップ番号として持つ記憶ブロックは、フラッシュメモリ５上の記憶ブロック３１の１つだけである。従って、この場合も、ステップＳ１１５では、‘該当する複数の記憶ブロックが無い’と判定し、ステップＳ１１６に移行する。ステップＳ１１６では、書き換え候補番号が‘２’に更新されて、ステップＳ１１５に戻ると、図４（ｂ）に示したフラッシュメモリ５の使用状況で、書き換え候補番号の‘２’をマップ番号として持つ記憶ブロックは、フラッシュメモリ５上の記憶ブロック３２，３４，３５の３つである。従って、この場合は、ステップＳ１１５では‘該当する複数の記憶ブロックが有る’と判定して、次のステップＳ１１７に進む。 When the rewrite candidate number is updated to “1” in step S116 and the process returns to step S115, the storage having the rewrite candidate number “1” as the map number in the usage state of the flash memory 5 shown in FIG. 4B. There is only one block of the storage block 31 on the flash memory 5. Therefore, also in this case, in step S115, it is determined that “there are no corresponding storage blocks”, and the process proceeds to step S116. In step S116, the rewrite candidate number is updated to “2”. When the process returns to step S115, the rewrite candidate number “2” is held as the map number in the usage state of the flash memory 5 shown in FIG. The storage blocks are three storage blocks 32, 34, and 35 on the flash memory 5. Accordingly, in this case, in step S115, it is determined that “there are a plurality of corresponding storage blocks”, and the process proceeds to the next step S117.
即ち、本実施の形態の処理では、ステップＳ１１５の候補ブロック判定処理で該当する複数個の記憶ブロックが存在しないと判定された時には、書き換え候補番号にマップ番号が一致する複数個の記憶ブロックが存在すると判定されるまで、書き換え候補番号を次の順位のマップ番号に更新するステップＳ１１６と、候補ブロック判定処理を実施するステップＳ１１５とが繰り返されることになる。 That is, in the process of the present embodiment, when it is determined in the candidate block determination process in step S115 that there are no corresponding storage blocks, there are a plurality of storage blocks whose map numbers match the rewrite candidate numbers. Until it is determined, step S116 for updating the rewrite candidate number to the map number of the next rank and step S115 for executing the candidate block determination process are repeated.
ステップＳ１１７では、該当する同一マップ番号の複数個の記憶ブロックの内、更新日時が最も古い記憶ブロックを書き込みブロックに決定する。 In step S117, among the plurality of storage blocks having the same map number, the storage block with the oldest update date is determined as the writing block.
具体的には、書き換え候補番号が２で、ステップＳ１１５において記憶ブロック３２，３４，３５の３つが該当記憶ブロックであると判定されて、ステップＳ１１７に進んだ場合、これらの３つの記憶ブロックの内、フラッシュ更新カウンタ値Ｆｉの一番小さい記憶ブロック３２を、更新データを書き込むブロックに決定して、次のステップＳ１１８に進む。 Specifically, when the rewrite candidate number is 2 and it is determined in step S115 that three storage blocks 32, 34, and 35 are the corresponding storage blocks and the process proceeds to step S117, among these three storage blocks. The storage block 32 having the smallest flash update counter value Fi is determined as a block in which update data is written, and the process proceeds to the next step S118.
ステップＳ１１８ではステップＳ１１７で決定された記憶ブロックに対してデータの消去を行い、次のステップＳ１２１では、図４（ｃ）の記憶ブロック３２あるいは図４（ｄ）の記憶ブロック３２に示すように、該当するフラッシュメモリ５の記憶ブロックに対して、ステップＳ１０１で通知されたＲＡＭ６上のデータブロックをコピーする。 In step S118, data is erased from the storage block determined in step S117. In the next step S121, as shown in the storage block 32 of FIG. 4C or the storage block 32 of FIG. The data block on the RAM 6 notified in step S101 is copied to the corresponding storage block of the flash memory 5.
次いで、フラッシュメモリ５上に存在する同一マップ番号の記憶ブロックの中で最新の記憶ブロックとなるように、フラッシュ更新カウンタ値Ｆｉを更新し（ステップＳ１２３）、マップ番号Ｍｉを書き込み（ステップＳ１２４）、必要が有れば、後処理を実施して（ステップＳ１２５）、一連の処理が終了する。 Next, the flash update counter value Fi is updated (step S123) and the map number Mi is written (step S124) so that it becomes the latest storage block among the storage blocks of the same map number existing on the flash memory 5. If necessary, post-processing is performed (step S125), and a series of processing ends.
ステップＳ１２５で実施する後処理とは、フラッシュメモリ５へのデータ更新で、データを更新した記憶ブロックのフラッシュ更新カウンタ値Ｆｉが初期値に更新される場合は、更新した記憶ブロックと同一のマップ番号を持つ他の記憶ブロックのデータを消去する処理である。 The post-processing executed in step S125 is the same map number as the updated storage block when the flash update counter value Fi of the storage block whose data has been updated is updated to the initial value in the data update to the flash memory 5. Is a process of erasing data in another storage block having.
以上に説明した一実施の形態の電子機器１では、フラッシュメモリ５へのデータの書き込みは、フラッシュメモリ５を構成している記憶ブロック単位で単純にデータの消去・書き込みを行うだけで良いため、同一アドレスにビット‘０’を上書きできない低コストのフラッシュメモリを搭載する電子機器１であっても、フラッシュメモリ５に対して効率よくデータの書き込みを行うことができ、低コストのフラッシュメモリ５の使用によるコスト低減を図ることができる。 In the electronic device 1 according to the embodiment described above, data can be written into the flash memory 5 simply by erasing and writing data in units of storage blocks constituting the flash memory 5. Even in an electronic device 1 equipped with a low-cost flash memory that cannot overwrite bit “0” at the same address, data can be efficiently written to the flash memory 5. Cost reduction due to use can be achieved.
また、通常、アプリケーション実行時における運用データ３へのアクセスは、機器の電源投入時にフラッシュメモリ５からＲＡＭ６にコピーされた運用データ３に対して行うため、アプリケーション実行に伴うフラッシュメモリ５へのアクセス頻度を下げて、処理の高速化や、フラッシュメモリ５の寿命延長を図ることもできる。 In addition, since the operation data 3 is normally accessed when the application is executed with respect to the operation data 3 copied from the flash memory 5 to the RAM 6 when the device is turned on, the frequency of access to the flash memory 5 associated with the execution of the application The processing speed can be increased and the life of the flash memory 5 can be extended.
また、本実施の形態の電子機器１では、フラッシュメモリ５として、運用データ３を構成する３つのデータ記憶ブロック２１，２３，２５に相応する３個の記憶ブロック３１，３２，３３に、スペア用の２個の記憶ブロック３４，３５を追加した、合計５個の記憶ブロックを有するものを使用しており、ＲＡＭ６上の更新されたデータブロックをフラッシュメモリ５に書き込むデータ更新の際には、図３のステップＳ１１１〜Ｓ１１３にも示したように、未使用の記憶ブロックを優先して、書き込みブロックに選定する。 Further, in the electronic device 1 of the present embodiment, as the flash memory 5, three storage blocks 31, 32, 33 corresponding to the three data storage blocks 21, 23, 25 constituting the operation data 3 are used as spares. The two storage blocks 34 and 35 are added, and a storage block having a total of five storage blocks is used. When updating data to write the updated data block on the RAM 6 to the flash memory 5, As shown in Steps S111 to S113 in FIG. 3, an unused storage block is preferentially selected as a writing block.
そのため、フラッシュメモリ５の各記憶ブロック３１〜３５へのデータのリード・ライト回数が、スペア用の記憶ブロックの存在比率に相応して緩和され、スペア用の記憶ブロックへのデータの読み書き分が、フラッシュメモリ５の各記憶ブロックへのデータのリード・ライト回数を均等化するウエアレベリングとしての効力を発揮するため、フラッシュメモリ５の寿命延長を図ることができる。 Therefore, the number of data reads / writes to the storage blocks 31 to 35 of the flash memory 5 is alleviated according to the ratio of the spare storage blocks, and the amount of data read / written to the spare storage blocks is Since the effect of the wear leveling that equalizes the number of times data is read / written to each storage block of the flash memory 5 is exhibited, the life of the flash memory 5 can be extended.
また、本実施の形態の電子機器１では、ＲＡＭ６上の更新されたデータブロックをフラッシュメモリ５に書き込むデータ更新の際に、フラッシュメモリ５上に未使用の記憶ブロックが存在していない時には、図３のステップＳ１１４〜Ｓ１１６にも示したように、３個のデータブロック２１，２３，２５をマップ番号順に並べた時に更新すべきデータブロックの次の順位に位置するデータブロックのマップ番号を書き換え候補番号に設定して、該書き換え候補番号をマップ番号として持つ記憶ブロックがフラッシュメモリ５上に複数存在するか否かを判定する候補ブロック判定処理を実施し、もしも、その候補ブロック判定処理で該当する複数個の記憶ブロックが存在しないと判定された時には、書き換え候補番号にマップ番号が一致する複数個の記憶ブロックが存在すると判定されるまで、書き換え候補番号を次の順位のマップ番号に更新して同様の判定処理を繰り返す。 Further, in the electronic apparatus 1 of the present embodiment, when data is updated by writing the updated data block on the RAM 6 to the flash memory 5, when there is no unused storage block on the flash memory 5, As shown in Steps S114 to S116 of FIG. 3, when the three data blocks 21, 23, and 25 are arranged in the order of map numbers, the map number of the data block located at the next rank of the data block to be updated is rewritten as a candidate. A candidate block determination process for determining whether or not there are a plurality of storage blocks having the rewrite candidate number as a map number in the flash memory 5 is performed. When it is determined that a plurality of storage blocks do not exist, a map whose map number matches the rewrite candidate number. Until number of storage blocks is determined to be present, and repeats the same determination processing updates the rewrite candidate number to the map number of the next rank.
そして、図３のステップＳ１１７〜Ｓ１２１に示すように、候補ブロック判定処理で、書き換え候補番号に一致するマップ番号の記憶ブロックが複数存在すると判定された時には、該当する複数個の記憶ブロックの内、更新日時が最も古い記憶ブロックを書き込みブロックに決定して、その記憶ブロックにＲＡＭ６上で該当データブロックを書き込む。 Then, as shown in steps S117 to S121 of FIG. 3, when it is determined in the candidate block determination process that there are a plurality of storage blocks having a map number matching the rewrite candidate number, among the corresponding storage blocks, The storage block with the oldest update date / time is determined as the write block, and the corresponding data block is written in the storage block on the RAM 6.
そのため、データ更新されるフラッシュメモリ５上の記憶ブロックは、更新すべきデータブロックのマップ番号と異なるマップ番号を持ち、且つ、前回の更新時がより古いものが優先されることになり、フラッシュメモリ５の各記憶ブロックへのデータのリード・ライト回数を均等化するウエアレベリングを効率良く実施することが可能になり、フラッシュメモリ５の寿命延長を図ることができる。 For this reason, the storage block on the flash memory 5 in which data is updated has a map number different from the map number of the data block to be updated, and the one having the older update time is given priority. Thus, it is possible to efficiently implement wear leveling that equalizes the number of times data is read and written to each storage block, and the life of the flash memory 5 can be extended.
また、データ更新するフラッシュメモリ５上の記憶ブロックの決定処理は、更新すべきデータブロックのマップ番号をインクリメントして生成される書き換え候補番号に一致するマップ番号の記憶ブロックが複数存在するか否かを調べ、存在している場合にその複数個の記憶ブロックの中からデータ更新日時が一番古い記憶ブロックを選択するもので、記
憶ブロックの決定のための制御処理（演算処理）としては、マップ番号の照合と、フラッシュ更新カウンタ値の比較だけで良く、簡単に実現できる。従って、制御部１１に負担をかけずにフラッシュメモリ５へのウエアレベリングを実行でき、処理の高速化や、フラッシュメモリ５の寿命延長を図ることができる。
In addition, the determination process of the storage block on the flash memory 5 for updating data is performed by checking whether or not there are a plurality of storage blocks having a map number matching the rewrite candidate number generated by incrementing the map number of the data block to be updated. If there is a memory block, the storage block with the oldest data update date / time is selected from the plurality of storage blocks, and the control processing (arithmetic processing) for determining the storage block is a map. It can be realized simply by comparing the number and comparing the flash update counter value. Accordingly, wear leveling to the flash memory 5 can be executed without imposing a burden on the control unit 11, and the processing speed can be increased and the life of the flash memory 5 can be extended.
また、本実施の形態の電子機器１では、図３にステップＳ１２５に示すように、一連の処理の最後に後処理が設定されていて、フラッシュメモリ５へのデータ更新で、データを更新した記憶ブロックのフラッシュ更新カウンタ値が初期値に更新される場合は、更新した記憶ブロックと同一のマップ番号を持つ他の記憶ブロックのデータを消去する。 Further, in the electronic device 1 of the present embodiment, as shown in step S125 in FIG. 3, post-processing is set at the end of a series of processing, and data is updated by updating the data in the flash memory 5. When the flash update counter value of the block is updated to the initial value, the data in another storage block having the same map number as the updated storage block is erased.
例えば、フラッシュメモリ５上の記憶ブロックに書き込まれるフラッシュ更新カウンタ値が、０００１ｈ〜ＦＦＦＦｈまでの変数で、前回のカウンタ値がＦＦＦＦｈであった場合に、次の更新時のカウンタ値は初期値である０００１ｈに戻すが、カウンタ値０００１ｈを書き込んだ時には、同じマップ番号で、それ以外のカウンタ値が書き込まれている全ての記憶ブロックは、データを消去して、スペア用の記憶ブロック扱いにする。これにより、フラッシュ更新カウンタ値の大小と、更新時の新旧との相関が崩れることを防止でき、フラッシュメモリ５へのデータの読み書きの信頼性を向上させることができる。 For example, when the flash update counter value written in the storage block on the flash memory 5 is a variable from 0001h to FFFFh and the previous counter value is FFFFh, the counter value at the next update is an initial value. However, when the counter value 0001h is written, all the storage blocks having the same map number and other counter values are erased and treated as spare storage blocks. Thereby, it is possible to prevent the correlation between the magnitude of the flash update counter value and the old and new at the time of update from being lost, and to improve the reliability of reading and writing data to the flash memory 5.
なお、本発明に係る電子機器は、上記実施の形態に示した携帯電話機に限らない。本発明は、例えば、モバイルパソコン、ノート型パソコン、デジタルカメラなどを始めとして、アプリケーションによる処理に必要な運用データを読み書き可能な記憶手段としてフラッシュメモリを具備した構成をなす各種の電子機器に応用可能である。 Note that the electronic device according to the present invention is not limited to the mobile phone described in the above embodiment. The present invention can be applied to, for example, mobile electronic devices such as mobile personal computers, notebook personal computers, digital cameras, and the like, and various electronic devices that have a flash memory as a storage means that can read and write operational data necessary for processing by applications. It is.
また、アプリケーションによる処理に必要な運用データの分割数は、上記実施の形態に限定するものではなく、運用データのデータサイズや、フラッシュメモリのブロックサイズなどから適宜に設計変更することができる。 Further, the number of divisions of operational data necessary for processing by an application is not limited to the above embodiment, and the design can be appropriately changed from the data size of operational data, the block size of the flash memory, and the like.
また、フラッシュメモリに装備するブロックサイズや記憶ブロック数、スペア用の記憶ブロックの数量等も、運用データの分割数や分割された各データブロックのデータサイズに応じて、適宜に設計変更することが可能である。 In addition, the block size and the number of storage blocks equipped in the flash memory, the number of spare storage blocks, etc. can be appropriately changed according to the number of divisions of operation data and the data size of each divided data block. Is possible.
１ 電子機器
３ 運用データ
５ フラッシュメモリ（記憶手段）
６ ＲＡＭ（ランダム・アクセス・メモリ）（記憶手段）
７ ＲＯＭ（リード・オンリー・メモリ）
９ メモリドライバ
１１ 制御部
１２ データバス
１３ 表示部
１５ キー操作部
１７ マイク／スピーカ
１９ 無線部
２１，２３，２５ データブロック
３１〜３５ 記憶ブロック
Ｍｉ マップ番号（フラグ値）
Ｆｉ フラッシュ更新カウンタ値（フラグ値）
1 Electronic equipment 3 Operation data 5 Flash memory (storage means)
6 RAM (Random Access Memory) (memory means)
7 ROM (Read Only Memory)
DESCRIPTION OF SYMBOLS 9 Memory driver 11 Control part 12 Data bus 13 Display part 15 Key operation part 17 Microphone / speaker 19 Radio | wireless part 21,23,25 Data block 31-35 Storage block Mi Map number (flag value)
Fi flash update counter value (flag value)
Claims (2)
前記制御部は、
前記ｎ個のデータブロックのマップ番号を書き換え候補番号に設定して、該書き換え候補番号をマップ番号として持つ記憶ブロックがフラッシュメモリ上に複数存在するか否かを判定する候補ブロック判定処理を実施し、
前記候補ブロック判定処理で、書き換え候補番号に一致するマップ番号の記憶ブロックが前記フラッシュメモリ上に複数存在すると判定された時には、該当する複数個の記憶ブロックの内から、更新日時が最も古い記憶ブロックを書き込みブロックに決定して、該記憶ブロックにＲＡＭ上の該当データブロックを書き込む
ことを特徴とする電子機器。 Flash memory and RAM that are storage means that can read and write operation data, a memory driver that manages reading and writing of the operation data to and from each of these storage means, and access to the operation data of the storage means via the memory driver , Dividing the operational data into n data blocks whose data size is equal to or smaller than a storage block size that is a minimum unit for reading and writing data on the flash memory, and assigning a map number to each divided data block; A controller that writes the updated data block on the RAM to the flash memory, and
The controller is
A candidate block determination process is performed in which the map number of the n data blocks is set as a rewrite candidate number, and it is determined whether or not there are a plurality of storage blocks having the rewrite candidate number as a map number on the flash memory. ,
When it is determined in the candidate block determination process that there are a plurality of storage blocks having a map number matching the rewrite candidate number in the flash memory, the storage block with the oldest update date and time is selected from the corresponding storage blocks. Is determined as a writing block, and the corresponding data block on the RAM is written to the storage block.
前記運用データを、データサイズが前記フラッシュメモリ上でのデータの読み書きの最小単位となる記憶ブロックサイズ以下となるｎ個のデータブロックに分割するステップと、
分割した各データブロックに、マップ番号を割り付けるステップと、
前記ｎ個のデータブロックのマップ番号を書き換え候補番号に設定して、該書き換え候補番号をマップ番号として持つ記憶ブロックがフラッシュメモリ上に複数存在するか否かを判定する候補ブロック判定処理を実施するステップと、
前記候補ブロック判定処理で、書き換え候補番号に一致するマップ番号の記憶ブロックが前記フラッシュメモリ上に複数存在すると判定された時には、該当する複数個の記憶ブロックの内から、更新日時が最も古い記憶ブロックを書き込みブロックに決定して、該記憶ブロックにＲＡＭ上の該当データブロックを書き込むステップと、
を備えるデータの記憶方法。 Flash memory and RAM that are storage means that can read and write operation data, a memory driver that manages reading and writing of the operation data to and from each of these storage means, and access to the operation data of the storage means via the memory driver A method of storing data in an electronic device comprising: a control unit that writes an updated postscript data block on a RAM to the flash memory,
Dividing the operational data into n data blocks having a data size equal to or smaller than a storage block size that is a minimum unit for reading and writing data on the flash memory;
Assigning a map number to each divided data block;
A candidate block determination process is performed in which the map number of the n data blocks is set as a rewrite candidate number, and it is determined whether or not a plurality of storage blocks having the rewrite candidate number as a map number exist in the flash memory. Steps,
When it is determined in the candidate block determination process that there are a plurality of storage blocks having a map number matching the rewrite candidate number in the flash memory, the storage block with the oldest update date and time is selected from the corresponding storage blocks. And writing the corresponding data block on the RAM to the storage block;
A data storage method comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012106234A JP2012146340A (en) | 2012-05-07 | 2012-05-07 | Electronic device and storage method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012106234A JP2012146340A (en) | 2012-05-07 | 2012-05-07 | Electronic device and storage method |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006353494A Division JP2008165446A (en) | 2006-12-27 | 2006-12-27 | Electronic device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012146340A true JP2012146340A (en) | 2012-08-02 |
Family
ID=46789780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012106234A Pending JP2012146340A (en) | 2012-05-07 | 2012-05-07 | Electronic device and storage method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2012146340A (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11110300A (en) * | 1997-09-30 | 1999-04-23 | Sony Corp | External storage device and device and method for data processing |
| JP2006018594A (en) * | 2004-07-01 | 2006-01-19 | Mitsubishi Electric Corp | Information processor |
-
2012
- 2012-05-07 JP JP2012106234A patent/JP2012146340A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11110300A (en) * | 1997-09-30 | 1999-04-23 | Sony Corp | External storage device and device and method for data processing |
| JP2006018594A (en) * | 2004-07-01 | 2006-01-19 | Mitsubishi Electric Corp | Information processor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9612957B2 (en) | Read disturb and data retention handling for NAND devices | |
| US8572309B2 (en) | Apparatus and method to protect metadata against unexpected power down | |
| US20060069849A1 (en) | Methods and apparatus to update information in a memory | |
| US20120278532A1 (en) | Dynamically configurable embedded flash memory for electronic devices | |
| US8621169B2 (en) | Method for address space layout randomization in execute-in-place code | |
| JP2008192154A (en) | Memory mapping method and memory mapping system | |
| US20150261683A1 (en) | Cache memory control in electronic device | |
| US8615624B2 (en) | Methods, apparatuses, and computer program products for enhancing memory erase functionality | |
| US20200233610A1 (en) | Data storage device and method for accessing logical-to-physical mapping table thereof | |
| US8433843B2 (en) | Method for protecting sensitive data on a storage device having wear leveling | |
| JP2015001909A (en) | Information processor, control circuit, control program, and control method | |
| CN111158607A (en) | Data erasing and writing operation processing method and system, electronic equipment and storage medium | |
| US9971549B2 (en) | Method of operating a memory device | |
| WO2024055612A1 (en) | Data storage method and apparatus for flash memory, and terminal device and storage medium | |
| JP2012155561A (en) | Information processor and writing control method | |
| US11231873B2 (en) | Apparatus and method for assigning velocities to write data | |
| JP2012221025A (en) | Backup notification system for data held by flash memory, and method and program for the same | |
| CN112181275A (en) | Data processor and data processing method | |
| JP5983512B2 (en) | Writing device | |
| JP2012146340A (en) | Electronic device and storage method | |
| US11307795B2 (en) | Electronic processing devices and memory control methods thereof | |
| JP2008165446A (en) | Electronic device | |
| JP2010122771A5 (en) | ||
| CN112035378A (en) | Method and system for quickly writing data into FLASH FLASH memory | |
| JP2009134672A (en) | Memory management method and portable terminal equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120530 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130828 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130910 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140204 |