JP2012142480A - Magnetic tunnel junction element, method of manufacturing the same and mram - Google Patents

Magnetic tunnel junction element, method of manufacturing the same and mram Download PDF

Info

Publication number
JP2012142480A
JP2012142480A JP2011000419A JP2011000419A JP2012142480A JP 2012142480 A JP2012142480 A JP 2012142480A JP 2011000419 A JP2011000419 A JP 2011000419A JP 2011000419 A JP2011000419 A JP 2011000419A JP 2012142480 A JP2012142480 A JP 2012142480A
Authority
JP
Japan
Prior art keywords
layer
magnetization free
magnetization
free layer
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011000419A
Other languages
Japanese (ja)
Other versions
JP5609652B2 (en
Inventor
Eimin Ri
永▲民▼ 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2011000419A priority Critical patent/JP5609652B2/en
Publication of JP2012142480A publication Critical patent/JP2012142480A/en
Application granted granted Critical
Publication of JP5609652B2 publication Critical patent/JP5609652B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Magnetic Films (AREA)
  • Hall/Mr Elements (AREA)
  • Measuring Magnetic Variables (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Magnetic Heads (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a magnetic tunnel junction element that is hardly affected by deposit generated at the side of a laminate structure.SOLUTION: A buffer layer formed of conductive material having a different etching characteristic from a lower electrode is disposed on a partial area of the lower electrode formed on a substrate. A first magnetization free layer formed of amorphous ferromagnetic material is disposed on the buffer layer. A second magnetization free layer formed of crystallized ferromagnetic material is disposed on the first magnetization free layer, and a tunnel barrier layer is disposed on the second magnetization free layer. A magnetization fixing layer whose magnetization direction is fixed is disposed on the tunnel barrier layer, and an upper electrode layer is disposed on the magnetization fixing layer.

Description

本発明は、MRAM(磁気ランダムアクセスメモリ)や磁気ヘッド等に用いられる磁気トンネル接合素子(MTJ素子)及びその製造方法に関する。   The present invention relates to a magnetic tunnel junction element (MTJ element) used for an MRAM (magnetic random access memory), a magnetic head, and the like, and a method for manufacturing the same.

MTJ素子は、磁化方向が変化する磁化自由層、トンネルバリア層、磁化方向が固定された磁化固定層、及び磁化固定層に交換結合して磁化方向を固定させる反強磁性層が積層された構造を有する。この積層構造をパターニングする際に、異方性ドライエッチングが適用される。さらに、パターニングされた積層構造の側面に付着した導電性の付着物を除去するために、等方性ドライエッチングが適用される。   The MTJ element has a structure in which a magnetization free layer in which the magnetization direction changes, a tunnel barrier layer, a magnetization fixed layer in which the magnetization direction is fixed, and an antiferromagnetic layer in which the magnetization direction is fixed by exchange coupling with the magnetization fixed layer are stacked. Have Anisotropic dry etching is applied when patterning this laminated structure. Further, isotropic dry etching is applied to remove conductive deposits attached to the side surfaces of the patterned laminated structure.

磁化自由層にCoFeTaを用いることにより、スピン注入効率を高め、書込みに要する電流を低減させたスピン注入型MRAMが公知である。   A spin injection type MRAM in which the spin injection efficiency is increased and the current required for writing is reduced by using CoFeTa for the magnetization free layer is known.

特開2006−165030号公報JP 2006-165030 A 特開2007−48790号公報JP 2007-48790 A

MTJ素子の積層構造をパターニングした後、積層構造の側方に導電性の付着物が生成されると、リーク電流が増加してしまう。この付着物をエッチングで除去することが困難な場合がある。積層構造の側方に生成された付着物の影響を受けにくい磁気トンネル接合素子及びその製造方法が求められている。   If conductive deposits are generated on the side of the stacked structure after patterning the stacked structure of the MTJ element, the leakage current increases. It may be difficult to remove this deposit by etching. There is a need for a magnetic tunnel junction element that is less susceptible to the deposits produced on the side of the laminated structure and a method for manufacturing the same.

本発明の一観点によると、
基板上に形成された下部電極と、
前記下部電極の一部の領域の上に配置され、前記下部電極とはエッチング特性が異なる導電材料で形成されたバッファ層と、
前記バッファ層の上に配置され、アモルファスの強磁性材料で形成された第1磁化自由層と、
前記第1磁化自由層の上に配置され、結晶化した強磁性材料で形成された第2磁化自由層と、
前記第2磁化自由層の上に配置されたトンネルバリア層と、
前記トンネルバリア層の上に配置され、磁化方向が固定された磁化固定層と
前記磁化固定層の上に形成された上部電極層と
を有する磁気トンネル接合素子が提供される。
According to one aspect of the invention,
A lower electrode formed on the substrate;
A buffer layer disposed on a partial region of the lower electrode and formed of a conductive material having etching characteristics different from those of the lower electrode;
A first magnetization free layer disposed on the buffer layer and formed of an amorphous ferromagnetic material;
A second magnetization free layer disposed on the first magnetization free layer and formed of a crystallized ferromagnetic material;
A tunnel barrier layer disposed on the second magnetization free layer;
Provided is a magnetic tunnel junction element having a magnetization fixed layer disposed on the tunnel barrier layer and having a magnetization direction fixed, and an upper electrode layer formed on the magnetization fixed layer.

本発明の他の観点によると、
基板上に下部電極層を形成する工程と、
前記下部電極層の上に、前記下部電極とはエッチング特性が異なる導電材料で形成されたバッファ層を形成する工程と、
前記バッファ層の上に、アモルファスの強磁性材料からなる第1磁化自由層を形成する工程と、
前記第1磁化自由層の上に、該第1磁化自由層とは異なるアモルファスの強磁性材料からなる第2磁化自由層を形成する工程と、
前記第2磁化自由層の上に、トンネルバリア層を形成する工程と、
前記トンネルバリア層の上に、磁化方向が固定された磁化固定層を形成する工程と、
前記磁化固定層を形成した後、熱処理を行い、前記第2磁化自由層を結晶化するが、前記第1磁化自由層はアモルファスの状態を維持させる工程と、
前記磁化固定層の上に、マスクパターンを形成する工程と、
前記マスクパターンをエッチングマスクとして、前記磁化固定層から前記バッファ層まで反応性イオンエッチング法を用いてエッチングし、前記下部電極層の上面を露出させる工程と
を有する磁気トンネル接合素子の製造方法が提供される。
According to another aspect of the invention,
Forming a lower electrode layer on the substrate;
Forming a buffer layer formed of a conductive material having etching characteristics different from those of the lower electrode on the lower electrode layer;
Forming a first magnetization free layer made of an amorphous ferromagnetic material on the buffer layer;
Forming a second magnetization free layer made of an amorphous ferromagnetic material different from the first magnetization free layer on the first magnetization free layer;
Forming a tunnel barrier layer on the second magnetization free layer;
Forming a magnetization fixed layer having a magnetization direction fixed on the tunnel barrier layer;
Forming the magnetization fixed layer, and performing a heat treatment to crystallize the second magnetization free layer, the first magnetization free layer maintaining an amorphous state;
Forming a mask pattern on the magnetization fixed layer;
There is provided a method for manufacturing a magnetic tunnel junction element, comprising: using the mask pattern as an etching mask, etching using a reactive ion etching method from the magnetization fixed layer to the buffer layer, and exposing an upper surface of the lower electrode layer Is done.

バッファ層を配置することにより、下部電極からトンネルバリア層までの高さを高くすることができる。これにより、磁気トンネル接合素子の特性が、プロセス中に下部電極の上に堆積する付着物の影響を受け難くなる。磁化自由層を、第1磁化自由層と第2磁化自由層との2層構造にすることにより、磁化自由層とトンネルバリア層との界面の品質低下を抑制することができる。   By disposing the buffer layer, the height from the lower electrode to the tunnel barrier layer can be increased. This makes the characteristics of the magnetic tunnel junction element less susceptible to the deposits deposited on the lower electrode during the process. By making the magnetization free layer into a two-layer structure of the first magnetization free layer and the second magnetization free layer, it is possible to suppress deterioration in quality at the interface between the magnetization free layer and the tunnel barrier layer.

実施例1による磁気トンネル接合素子の断面図である。1 is a cross-sectional view of a magnetic tunnel junction element according to Example 1. FIG. 実施例1による磁気トンネル接合素子の、製造途中段階の断面図である。FIG. 3 is a cross-sectional view of the magnetic tunnel junction device according to Example 1 in the middle of manufacturing. 実施例1による磁気トンネル接合素子の、製造途中段階の断面図である。FIG. 3 is a cross-sectional view of the magnetic tunnel junction device according to Example 1 in the middle of manufacturing. 実施例1による磁気トンネル接合素子の、製造途中段階の断面図である。FIG. 3 is a cross-sectional view of the magnetic tunnel junction device according to Example 1 in the middle of manufacturing. 下部電極の材料が異なる種々の磁気トンネル接合素子の磁化自由層の厚さとMR比との関係を示すグラフである。It is a graph which shows the relationship between the thickness of the magnetization free layer of various magnetic tunnel junction elements from which the material of a lower electrode differs, and MR ratio. (4A)及び(4B)は、それぞれ下部電極にTa及びRuを使用した場合の、MTJ積層構造の概略断面図である。(4A) and (4B) are schematic cross-sectional views of the MTJ laminated structure when Ta and Ru are used for the lower electrode, respectively. (5A)は、第2磁化自由層の厚さとMR比との関係を示すグラフであり、(5B)は、第1磁化自由層の厚さとMR比との関係を示すグラフである。(5A) is a graph showing the relationship between the thickness of the second magnetization free layer and the MR ratio, and (5B) is a graph showing the relationship between the thickness of the first magnetization free layer and the MR ratio. 実施例2によるMRAMの等価回路図である。6 is an equivalent circuit diagram of an MRAM according to Embodiment 2. FIG. 実施例2によるMRAMの、製造途中段階の断面図である。6 is a cross-sectional view of an MRAM according to Example 2 in the middle of manufacturing. FIG. 実施例3によるMRAMの断面図である。6 is a cross-sectional view of an MRAM according to Embodiment 3. FIG. (9A)及び(9B)は、それぞれ実施例4による磁気ヘッドの浮上面の正面図、及び磁気ヘッドの断面図である。FIGS. 9A and 9B are a front view and a cross-sectional view, respectively, of the air bearing surface of the magnetic head according to the fourth embodiment.

[実施例1]
図1に、実施例1によるMTJ素子の断面図を示す。基板10の一部の領域の上に、下部電極11が形成されている。下部電極11には、例えばTaが用いられ、その厚さは、例えば5nm〜50nmの範囲内である。下部電極11は結晶化しておらず、アモルファス状態である。下部電極11の一部の領域の上に、バッファ層12が形成されている。バッファ層12には、例えばRu、Pt、Cr等が用いられ、その厚さは、例えば3nm〜15nmの範囲内である。バッファ層12は結晶化している。
[Example 1]
FIG. 1 shows a cross-sectional view of an MTJ element according to the first embodiment. A lower electrode 11 is formed on a partial region of the substrate 10. For example, Ta is used for the lower electrode 11, and the thickness thereof is in the range of 5 nm to 50 nm, for example. The lower electrode 11 is not crystallized and is in an amorphous state. A buffer layer 12 is formed on a partial region of the lower electrode 11. For example, Ru, Pt, Cr, or the like is used for the buffer layer 12, and the thickness thereof is, for example, in the range of 3 nm to 15 nm. The buffer layer 12 is crystallized.

バッファ層12の上に、MTJ積層構造15が配置されている。MTJ積層構造15は、磁化自由層16、トンネルバリア層20、磁化固定層21、及び反強磁性層27がこの順番に堆積した積層構造を有する。   An MTJ multilayer structure 15 is disposed on the buffer layer 12. The MTJ multilayer structure 15 has a multilayer structure in which a magnetization free layer 16, a tunnel barrier layer 20, a magnetization fixed layer 21, and an antiferromagnetic layer 27 are deposited in this order.

磁化自由層16は、第1磁化自由層17と、その上に形成された第2磁化自由層18とを含む。第1磁化自由層17は、例えばアモルファス状態のCoFeBTaで形成され、その厚さは0.8nm〜2.5nmの範囲内である。第2磁化自由層18は、例えば結晶化したCoFeBで形成され、その厚さは0.4nm〜1.0nmの範囲内である。なお、第2磁化自由層18は、成膜直後はアモルファスであるが、その後の熱処理プロセスで結晶化する。磁化自由層16の磁化方向は、スピン偏極した電子の注入や、外部磁場の印加によって容易に変化する。   The magnetization free layer 16 includes a first magnetization free layer 17 and a second magnetization free layer 18 formed thereon. The first magnetization free layer 17 is made of, for example, amorphous CoFeBTa, and has a thickness in the range of 0.8 nm to 2.5 nm. The second magnetization free layer 18 is formed of, for example, crystallized CoFeB, and the thickness thereof is in the range of 0.4 nm to 1.0 nm. The second magnetization free layer 18 is amorphous immediately after film formation, but crystallizes in a subsequent heat treatment process. The magnetization direction of the magnetization free layer 16 is easily changed by injection of spin-polarized electrons or application of an external magnetic field.

トンネルバリア層20は、例えばMgOで形成され、その厚さは0.8nm〜1.1nmの範囲内である。MgOは体心立方格子構造を有し、トンネルバリア層20を形成するMgOは、(001)配向している。   The tunnel barrier layer 20 is made of, for example, MgO and has a thickness in the range of 0.8 nm to 1.1 nm. MgO has a body-centered cubic lattice structure, and MgO forming the tunnel barrier layer 20 is (001) -oriented.

磁化固定層21は、第1磁化固定層22、第2磁化固定層23、スペーサ層24、及び第3磁化固定層25がこの順番に堆積した積層構造を有する。第1磁化固定層22は、例えばCoFeBで形成され、その厚さは1.5nm〜2.5nmの範囲内である。第2磁化固定層23は、例えばCoFeで形成され、その厚さは0.5nm以下である。スペーサ層24は、例えばRuで形成され、その厚さは0.75nm〜1.5nmの範囲内である。第3磁化固定層25は、たとえばCoFeで形成され、その厚さは1.5nm〜2.5nmの範囲内である。磁化固定層21は、スペーサ層24を介して、上下の磁化固定層が反強磁性交換結合する積層フェリ構造を有する。   The magnetization fixed layer 21 has a stacked structure in which a first magnetization fixed layer 22, a second magnetization fixed layer 23, a spacer layer 24, and a third magnetization fixed layer 25 are deposited in this order. The first magnetization fixed layer 22 is made of, for example, CoFeB and has a thickness in the range of 1.5 nm to 2.5 nm. The second magnetization fixed layer 23 is made of, for example, CoFe and has a thickness of 0.5 nm or less. The spacer layer 24 is made of, for example, Ru and has a thickness in the range of 0.75 nm to 1.5 nm. The third magnetization fixed layer 25 is made of, for example, CoFe and has a thickness in the range of 1.5 nm to 2.5 nm. The magnetization fixed layer 21 has a laminated ferrimagnetic structure in which the upper and lower magnetization fixed layers are antiferromagnetic exchange coupled via the spacer layer 24.

反強磁性層27は、例えばIrMnで形成され、その厚さは7nm〜10nmの範囲内である。なお、反強磁性層27は、IrMn以外の反強磁性材料、例えばPtMn等で形成してもよい。反強磁性層27にPtMnを用いる場合には、その厚さを、10nm〜20nmの範囲内とする。反強磁性層27は、第3磁化固定層25と交換結合し、第3磁化固定層25の磁化方向を固定する。   The antiferromagnetic layer 27 is made of, for example, IrMn and has a thickness in the range of 7 nm to 10 nm. The antiferromagnetic layer 27 may be formed of an antiferromagnetic material other than IrMn, such as PtMn. When PtMn is used for the antiferromagnetic layer 27, the thickness thereof is set in the range of 10 nm to 20 nm. The antiferromagnetic layer 27 is exchange-coupled with the third magnetization fixed layer 25 and fixes the magnetization direction of the third magnetization fixed layer 25.

MTJ積層構造15の上に、上部電極31及び接続層32が、この順番に積層されている。上部電極31は、例えばRuで形成され、その厚さは3nm〜10nmである。接続層32は、例えばTaで形成され、その厚さは30nm〜80nmである。   On the MTJ laminated structure 15, the upper electrode 31 and the connection layer 32 are laminated in this order. The upper electrode 31 is made of, for example, Ru and has a thickness of 3 nm to 10 nm. The connection layer 32 is made of, for example, Ta and has a thickness of 30 nm to 80 nm.

バッファ層12の側方の下部電極11の上に、酸化物層40が形成されている。酸化物層40は、下部電極11の酸化物で形成される。酸化物層40の上面は、トンネルバリア層20の底面よりも低い。   An oxide layer 40 is formed on the lower electrode 11 on the side of the buffer layer 12. The oxide layer 40 is formed of the oxide of the lower electrode 11. The top surface of the oxide layer 40 is lower than the bottom surface of the tunnel barrier layer 20.

図2A〜図2Fを参照して、実施例1によるMTJ素子の製造方法について説明する。   With reference to FIGS. 2A to 2F, a method for manufacturing an MTJ element according to Example 1 will be described.

図2Aに示すように、基板10の上に、下部電極11から接続層32までの各層を、スパッタリングにより形成する。成膜時に、第1磁化自由層17及び第2磁化自由層18は、アモルファス状態である。接続層32を形成した後、磁場中で熱処理を行うことにより、第2磁化自由層18を結晶化させる。この熱処理は、例えば下記の条件で行われる。
・圧力 1×10−5Pa以下
・磁場の大きさ 1T
・磁場の向き 面内方向
・温度 350℃
・熱処理時間 2時間
・昇温及び降温時間 1時間
図2Bに示すように、この熱処理により、MgOからなるトンネルバリア層20と第2磁化自由層18との界面から、第2磁化自由層18内に向かって結晶化が進む。これにより、第2磁化自由層18が結晶化される。本明細書において、この熱処理を、「結晶化熱処理」ということとする。
As shown in FIG. 2A, each layer from the lower electrode 11 to the connection layer 32 is formed on the substrate 10 by sputtering. At the time of film formation, the first magnetization free layer 17 and the second magnetization free layer 18 are in an amorphous state. After the connection layer 32 is formed, the second magnetization free layer 18 is crystallized by performing heat treatment in a magnetic field. This heat treatment is performed, for example, under the following conditions.
Pressure 1 × 10 −5 Pa or less ・ Magnetic field 1T
・ Direction of magnetic field In-plane direction ・ Temperature 350 ℃
-Heat treatment time 2 hours-Temperature rise and temperature drop time 1 hour As shown in FIG. 2B, this heat treatment causes the inside of the second magnetization free layer 18 from the interface between the tunnel barrier layer 20 made of MgO and the second magnetization free layer 18. Crystallization proceeds toward. Thereby, the second magnetization free layer 18 is crystallized. In this specification, this heat treatment is referred to as “crystallization heat treatment”.

第1磁化自由層17のCoFeBTaは、CoFeBよりも結晶化しにくい。第1磁化自由層17の下のRuからなるバッファ層12は結晶化しているが、バッファ層12と第1磁化自由層17との界面から、第1磁化自由層17内に向かう結晶化は生じない。このため、第1磁化自由層17は、結晶化熱処理後もアモルファス状態のままである。第2磁化自由層18とバッファ層12との間に、アモルファス状態の第1磁化自由層17が挿入されているため、第2磁化自由層18が結晶化されるときに、バッファ層12の結晶構造の影響を受けることはない。   CoFeBTa of the first magnetization free layer 17 is less likely to crystallize than CoFeB. Although the buffer layer 12 made of Ru under the first magnetization free layer 17 is crystallized, crystallization from the interface between the buffer layer 12 and the first magnetization free layer 17 into the first magnetization free layer 17 occurs. Absent. For this reason, the first magnetization free layer 17 remains in an amorphous state even after the crystallization heat treatment. Since the amorphous first magnetization free layer 17 is inserted between the second magnetization free layer 18 and the buffer layer 12, the crystal of the buffer layer 12 is crystallized when the second magnetization free layer 18 is crystallized. It is not affected by the structure.

図2Cに示すように、MTJ積層構造を配置すべき領域に接続層32を残すように、接続層32をパターニングする。接続層32のパターニングには、例えばエッチングマスクとして酸化シリコン膜を用い、エッチングガスとしてClガスを用いる。接続層32をパターニングした後、エッチングマスクとして使用した酸化シリコン膜は除去する。パターニングされた接続層32の平面形状は、例えば長方形または楕円形である。 As shown in FIG. 2C, the connection layer 32 is patterned so that the connection layer 32 is left in the region where the MTJ stacked structure is to be disposed. For patterning the connection layer 32, for example, a silicon oxide film is used as an etching mask, and a Cl 2 gas is used as an etching gas. After the connection layer 32 is patterned, the silicon oxide film used as an etching mask is removed. The planar shape of the patterned connection layer 32 is, for example, a rectangle or an ellipse.

図2Dに示すように、接続層32をエッチングマスクとして用い、上部電極31からバッファ層12までの各層をエッチングする。このエッチングには、COとNHとの混合ガスを用いた反応性イオンエッチングが適用される。COとNHとの流量比は、例えば1:10とし、エッチングチャンバ内の圧力は、例えば10Paとする。なお、エッチングガスとしてメタノールガスを用いることもできる。 As shown in FIG. 2D, each layer from the upper electrode 31 to the buffer layer 12 is etched using the connection layer 32 as an etching mask. For this etching, reactive ion etching using a mixed gas of CO and NH 3 is applied. The flow rate ratio between CO and NH 3 is, for example, 1:10, and the pressure in the etching chamber is, for example, 10 Pa. Note that methanol gas can also be used as an etching gas.

Taからなる下部電極11が露出すると、下部電極11の表面が酸化され、タンタル酸化物層40が形成される。タンタル酸化物層40がエッチングストッパとして作用するため、下部電極11はエッチングされない。下部電極11が酸化されると、その体積が膨張するため、タンタル酸化物層40の上面が、初期の下部電極11の上面よりも高くなる。ただし、タンタル酸化物層40の上面が、トンネルバリア層20の底面までは達しないように、バッファ層12の膜厚が設定されている。   When the lower electrode 11 made of Ta is exposed, the surface of the lower electrode 11 is oxidized, and the tantalum oxide layer 40 is formed. Since the tantalum oxide layer 40 acts as an etching stopper, the lower electrode 11 is not etched. When the lower electrode 11 is oxidized, its volume expands, so that the upper surface of the tantalum oxide layer 40 becomes higher than the upper surface of the initial lower electrode 11. However, the thickness of the buffer layer 12 is set so that the top surface of the tantalum oxide layer 40 does not reach the bottom surface of the tunnel barrier layer 20.

ここまでの工程で、バッファ層12、磁化自由層16、トンネルバリア層20、磁化固定層21、反強磁性層27、上部電極31、及び接続層32を含む積層構造体41が形成される。   The stacked structure 41 including the buffer layer 12, the magnetization free layer 16, the tunnel barrier layer 20, the magnetization fixed layer 21, the antiferromagnetic layer 27, the upper electrode 31, and the connection layer 32 is formed through the steps so far.

図2Eに示すように、積層構造体41及び酸化物層40の上にフォトレジスト膜を形成し、このフォトレジスト膜をパターニングすることにより、レジストパターン43を形成する。レジストパターン43は、積層構造体41、及びその周囲の酸化物層40を覆う。   As shown in FIG. 2E, a photoresist film is formed on the laminated structure 41 and the oxide layer 40, and the photoresist film is patterned to form a resist pattern 43. The resist pattern 43 covers the stacked structure 41 and the surrounding oxide layer 40.

図2Fに示すように、レジストパターン43をエッチングマスクとして、酸化物層40及び下部電極11をエッチングする。このエッチングには、例えばエッチングガスとしてClを用いた反応性イオンエッチングが適用される。エッチング後、レジストパターン43を除去する。ここまでの工程で、図1に示したMTJ素子が形成される。 As shown in FIG. 2F, the oxide layer 40 and the lower electrode 11 are etched using the resist pattern 43 as an etching mask. For this etching, for example, reactive ion etching using Cl 2 as an etching gas is applied. After the etching, the resist pattern 43 is removed. Through the steps so far, the MTJ element shown in FIG. 1 is formed.

以下、バッファ層12を配置することの効果について説明する。磁化自由層16を厚くすると、磁化を反転させるべき強磁性材料の体積が大きくなるため、書込みに必要な電流の閾値が大きくなってしまう。所望の書込み電流の閾値から、磁化自由層16の厚さの上限値が決定される。バッファ層12を配置しない場合には、下部電極11の上面からトンネルバリア層20の底面までの高さが、磁化自由層16の厚さの上限値により制限される。   Hereinafter, the effect of disposing the buffer layer 12 will be described. When the magnetization free layer 16 is thickened, the volume of the ferromagnetic material whose magnetization is to be reversed increases, so that the current threshold necessary for writing increases. From the threshold value of the desired write current, the upper limit value of the thickness of the magnetization free layer 16 is determined. When the buffer layer 12 is not disposed, the height from the upper surface of the lower electrode 11 to the bottom surface of the tunnel barrier layer 20 is limited by the upper limit value of the thickness of the magnetization free layer 16.

酸化物層40は、酸化前の下部電極11の上面を基準として、下方及び上方に成長する。酸化物層40の厚さは、図2Dに示した反応性イオンエッチングの条件に依存する。通常のエッチング条件では、酸化物層40の、上方に成長した部分の厚さを、磁化自由層16の厚さの上限値よりも薄くすることが困難である。このため、酸化物層40がトンネルバリア層20まで達してしまう。Taの酸化物は導電性を有するため、酸化物層40がトンネルバリア層20に接触すると、リーク電流が増加してしまう。   The oxide layer 40 grows downward and upward with reference to the upper surface of the lower electrode 11 before oxidation. The thickness of the oxide layer 40 depends on the reactive ion etching conditions shown in FIG. 2D. Under normal etching conditions, it is difficult to make the thickness of the portion of the oxide layer 40 grown upward less than the upper limit of the thickness of the magnetization free layer 16. For this reason, the oxide layer 40 reaches the tunnel barrier layer 20. Since the oxide of Ta has conductivity, when the oxide layer 40 comes into contact with the tunnel barrier layer 20, the leakage current increases.

実施例1では、下部電極11と磁化自由層16との間にバッファ層12を挿入しているため、トンネルバリア層20の底面を、酸化物層40の上面より高くすることができる。また、バッファ層12は強磁性材料ではないため、バッファ層12を厚くしても、書込みに必要な電流の閾値は上昇しない。   In Example 1, since the buffer layer 12 is inserted between the lower electrode 11 and the magnetization free layer 16, the bottom surface of the tunnel barrier layer 20 can be made higher than the upper surface of the oxide layer 40. Further, since the buffer layer 12 is not a ferromagnetic material, even if the buffer layer 12 is thickened, the threshold value of the current required for writing does not increase.

次に、磁化自由層16を2層構造にすることの効果について説明する。   Next, the effect of making the magnetization free layer 16 a two-layer structure will be described.

図3に、種々のMTJ素子のMR比の測定結果を示す。作製したMTJ素子は、下部電極11、磁化自由層16、トンネルバリア層20、及び磁化固定層21を含む。磁化自由層16は、CoFeB層の1層のみとした。トンネルバリア層20には、MgOを用いた。磁化固定層21の構造は、図1に示した実施例1の磁化固定層21の構造と同一である。下部電極11の材料として、Ta、Ru、Cr、Pt、及びTiを用いた5種類の試料を作製した。   FIG. 3 shows the measurement results of the MR ratio of various MTJ elements. The manufactured MTJ element includes a lower electrode 11, a magnetization free layer 16, a tunnel barrier layer 20, and a magnetization fixed layer 21. The magnetization free layer 16 is only one CoFeB layer. MgO was used for the tunnel barrier layer 20. The structure of the magnetization fixed layer 21 is the same as the structure of the magnetization fixed layer 21 of the first embodiment shown in FIG. Five types of samples using Ta, Ru, Cr, Pt, and Ti as the material of the lower electrode 11 were produced.

図3の横軸は、磁化自由層16の膜厚を、単位「nm」で表し、縦軸はMR比を単位「%」で表す。図4の曲線に付した元素記号は、下部電極11の材料を示す。下部電極11にTaを用いると、他の材料を用いた場合に比べて大きなMR比が得られている。   The horizontal axis in FIG. 3 represents the thickness of the magnetization free layer 16 in the unit “nm”, and the vertical axis represents the MR ratio in the unit “%”. The element symbol attached to the curve in FIG. 4 indicates the material of the lower electrode 11. When Ta is used for the lower electrode 11, a larger MR ratio is obtained compared to the case where other materials are used.

図4A及び図4Bを参照して、下部電極11の材料によってMR比が変動する理由について説明する。図4A及び図4Bは、MTJ積層構造の概略断面図であり、結晶化熱処理時の結晶成長の方向を矢印で示す。図4Aに示すように、下部電極11にTaを用いた場合には、磁化自由層18内において、トンネルバリア層20から下方に結晶化が進む。下部電極11を形成しているTaはアモルファス状態であるため、下部電極11のTaは、結晶の成長核にならない。このため、下部電極11からは、ほとんど結晶化が進まない。   The reason why the MR ratio varies depending on the material of the lower electrode 11 will be described with reference to FIGS. 4A and 4B. 4A and 4B are schematic cross-sectional views of the MTJ stacked structure, and the direction of crystal growth during the crystallization heat treatment is indicated by arrows. As shown in FIG. 4A, when Ta is used for the lower electrode 11, crystallization proceeds downward from the tunnel barrier layer 20 in the magnetization free layer 18. Since Ta forming the lower electrode 11 is in an amorphous state, Ta in the lower electrode 11 does not become a crystal growth nucleus. For this reason, crystallization hardly proceeds from the lower electrode 11.

図4Bに示すように、下部電極11にRuを用いた場合には、下部電極11が結晶化している。結晶化熱処理時に、磁化自由層18内において、下部電極11から上方に進む結晶化が支配的になる。結晶化したRuを成長核として結晶成長が進むと、CoFeBが(110)配向してしまう。また、トンネルバリア層20と磁化自由層18との界面の品質が低下する。このため、MR比が小さくなってしまうと考えられる。下部電極11にCr、Pt、Ti等を用いた場合にも、同様に、トンネルバリア層20と磁化自由層18との界面の品質が低下していると考えられる。   As shown in FIG. 4B, when Ru is used for the lower electrode 11, the lower electrode 11 is crystallized. During the crystallization heat treatment, crystallization proceeding upward from the lower electrode 11 becomes dominant in the magnetization free layer 18. When crystal growth proceeds using crystallized Ru as a growth nucleus, CoFeB is (110) oriented. Further, the quality of the interface between the tunnel barrier layer 20 and the magnetization free layer 18 is degraded. For this reason, it is thought that MR ratio will become small. Similarly, when Cr, Pt, Ti, or the like is used for the lower electrode 11, it is considered that the quality of the interface between the tunnel barrier layer 20 and the magnetization free layer 18 is lowered.

実施例1の場合には、バッファ層12としてRuを用いているため、バッファ層12の上にCoFeBの第2磁化自由層18を直接堆積させると、図4Bの場合と同様に、第2磁化自由層18とトンネルバリア層20との界面の品質が低下してしまう。実施例1では、バッファ層12と第2磁化自由層18との間に、CoFeBTaの第1磁化自由層17が挿入されている。CoFeBTaは、CoFeBよりも結晶化し難い。このため、バッファ層12から上方に結晶化が進むことはなく、結晶化熱処理後も、第1磁化自由層17はアモルファス状態のままである。   In the case of Example 1, since Ru is used as the buffer layer 12, if the second magnetization free layer 18 of CoFeB is directly deposited on the buffer layer 12, the second magnetization is the same as in the case of FIG. 4B. The quality of the interface between the free layer 18 and the tunnel barrier layer 20 is degraded. In the first embodiment, a first magnetization free layer 17 of CoFeBTa is inserted between the buffer layer 12 and the second magnetization free layer 18. CoFeBTa is harder to crystallize than CoFeB. Therefore, crystallization does not proceed upward from the buffer layer 12, and the first magnetization free layer 17 remains in an amorphous state even after the crystallization heat treatment.

第1磁化自由層17が結晶化しないため、第2磁化自由層18内において、第1磁化自由層17から結晶化が進むことはない。従って、トンネルバリア層20から第2磁化自由層18内に結晶化が進む。これにより、第2磁化自由層18とトンネルバリア層20との界面の品質の低下を防止することができる。   Since the first magnetization free layer 17 is not crystallized, crystallization does not proceed from the first magnetization free layer 17 in the second magnetization free layer 18. Accordingly, crystallization proceeds from the tunnel barrier layer 20 into the second magnetization free layer 18. Thereby, it is possible to prevent the quality of the interface between the second magnetization free layer 18 and the tunnel barrier layer 20 from being deteriorated.

さらに、CoFeBTaは磁性を持ちながら、その飽和磁化量Msは、CoFeBの飽和磁化量よりも小さい。書込み電流の閾値は、磁化自由層16の飽和磁化量と体積との積に依存する。磁化自由層16を2層構造にすれば、磁化自由層16をCoFeBの単層構造とする場合に比べて、書込み電流の閾値を一定に維持したまま、磁化自由層16を厚くすることができる。逆に、磁化自由層の厚さが等しい場合には、磁化自由層16を2層構造にすることにより、書込み電流の閾値を低減させることができる。第1磁化自由層18を第2磁化自由層17より厚くすることにより、上述の効果が顕著に現れる。   Furthermore, while CoFeBTa has magnetism, its saturation magnetization Ms is smaller than the saturation magnetization of CoFeB. The threshold value of the write current depends on the product of the saturation magnetization amount and the volume of the magnetization free layer 16. If the magnetization free layer 16 has a two-layer structure, the magnetization free layer 16 can be made thicker while maintaining the write current threshold constant as compared with the case where the magnetization free layer 16 has a single layer structure of CoFeB. . Conversely, when the thickness of the magnetization free layer is equal, the threshold value of the write current can be reduced by making the magnetization free layer 16 have a two-layer structure. By making the first magnetization free layer 18 thicker than the second magnetization free layer 17, the above-described effect appears remarkably.

図5A及び図5Bに、実施例1によるMTJ素子の積層構造を持つ試料のMR比の測定結果を示す。第1磁化自由層17の強磁性材料として、(Co0.42Fe0.420.160.66Ta0.34を用い、第2磁化自由層18の強磁性材料として、Co0.42Fe0.420.16を用いた。MR比の測定には、CIPT(Current−In−Plane−Tunneling)法を用いた。 5A and 5B show the measurement results of the MR ratio of the sample having the multilayer structure of the MTJ element according to Example 1. FIG. As the ferromagnetic material of the first magnetization free layer 17, (Co 0.42 Fe 0.42 B 0.16 ) 0.66 Ta 0.34 is used, and as the ferromagnetic material of the second magnetization free layer 18, Co 0 .42 Fe 0.42 B 0.16 was used. For the measurement of MR ratio, CIPT (Current-In-Plane-Tunneling) method was used.

図5Aの横軸は、第2磁化自由層18の厚さを、単位「nm」で表し、縦軸はMR比を単位「%」で表す。丸記号及び三角記号は、それぞれ第1磁化自由層17の厚さを1.0nm及び1.2nmにした試料の測定結果を示す。   The horizontal axis of FIG. 5A represents the thickness of the second magnetization free layer 18 in the unit “nm”, and the vertical axis represents the MR ratio in the unit “%”. A circle symbol and a triangle symbol indicate measurement results of a sample in which the thickness of the first magnetization free layer 17 is 1.0 nm and 1.2 nm, respectively.

第2磁化自由層18の膜厚が0.5nm以上の試料では、110%以上のMR比が得られているのに対し、膜厚が0.4nmの試料のMR比は、100%以下である。100%よりも大きなMR比を得るために、第2磁化自由層18の厚さを0.5nm以上にすることが好ましい。   An MR ratio of 110% or more is obtained in a sample with a thickness of the second magnetization free layer 18 of 0.5 nm or more, whereas an MR ratio of a sample with a thickness of 0.4 nm is 100% or less. is there. In order to obtain an MR ratio larger than 100%, the thickness of the second magnetization free layer 18 is preferably 0.5 nm or more.

図5Bの横軸は、第1磁化自由層17の厚さを、単位「nm」で表し、縦軸はMR比を単位「%」で表す。丸記号、三角記号、及び四角記号は、それぞれ第2磁化自由層18の厚さを0.7nm、0.6nm、0.5nmとした試料の測定結果を示す。   The horizontal axis of FIG. 5B represents the thickness of the first magnetization free layer 17 in the unit “nm”, and the vertical axis represents the MR ratio in the unit “%”. A circle symbol, a triangle symbol, and a square symbol indicate measurement results of a sample in which the thickness of the second magnetization free layer 18 is 0.7 nm, 0.6 nm, and 0.5 nm, respectively.

第1磁化自由層17の膜厚の変化に対して、MR比の変化は緩やかであり、第1磁化自由層17の膜厚の好適な範囲が広いことがわかる。一例として、第1磁化自由層17の膜厚が0.6nm〜1.4nmの範囲内で、100%以上のMR比が得られることが確認された。なお、第1磁化自由層17のTaの含有量を44原子%とした試料を作製し、MR比を測定したところ、100%以上のMR比が得られることが確認された。   It can be seen that the change in the MR ratio is gradual with respect to the change in the thickness of the first magnetization free layer 17, and the preferred range of the thickness of the first magnetization free layer 17 is wide. As an example, it was confirmed that an MR ratio of 100% or more was obtained when the thickness of the first magnetization free layer 17 was in the range of 0.6 nm to 1.4 nm. A sample having a Ta content of 44 atomic% in the first magnetization free layer 17 was prepared and the MR ratio was measured, and it was confirmed that an MR ratio of 100% or more was obtained.

上記実施例1では、第1磁化自由層17をCoFeBTaで形成し、第2磁化自由層18をCoFeBで形成した。その他に、第1磁化自由層17に、Fe、B、及びTaを含む強磁性材料を用いることが可能である。また、第2磁化自由層18に、Fe及びBを含み、Taを含まない強磁性材料を用いてもよい。第1磁化自由層17及び第2磁化自由層18に、さらにCoまたはNiを含有させてもよい。Feの含有量は、10原子%以上にすることが好ましい。Bの含有量は、15原子%〜22原子%の範囲内にすることが好ましい。   In Example 1 described above, the first magnetization free layer 17 was formed of CoFeBTa, and the second magnetization free layer 18 was formed of CoFeB. In addition, a ferromagnetic material containing Fe, B, and Ta can be used for the first magnetization free layer 17. Further, the second magnetization free layer 18 may be made of a ferromagnetic material containing Fe and B and not containing Ta. The first magnetization free layer 17 and the second magnetization free layer 18 may further contain Co or Ni. The Fe content is preferably 10 atomic% or more. The B content is preferably in the range of 15 atomic% to 22 atomic%.

第1磁化自由層17の結晶化を防止し、アモルファス状態を維持するために、Taの含有量を30原子%以上にすることが好ましい。Taの含有量が多くなり過ぎると、第2磁化自由層18と第1磁化自由層17とを、同一のエッチングガス、すなわちCOとNHとの混合ガスを用いて、連続的にエッチングすることが困難になる。第1磁化自由層17を、第2磁化自由層18のエッチングガスと同一のエッチングガスでエッチングするために、Taの含有量を50原子%以下にすることが好ましい。 In order to prevent crystallization of the first magnetization free layer 17 and maintain an amorphous state, the Ta content is preferably set to 30 atomic% or more. When the Ta content is too high, the second magnetization free layer 18 and the first magnetization free layer 17 are continuously etched using the same etching gas, that is, a mixed gas of CO and NH 3. Becomes difficult. In order to etch the first magnetization free layer 17 with the same etching gas as the etching gas for the second magnetization free layer 18, the content of Ta is preferably set to 50 atomic% or less.

なお、第1磁化自由層17に含有されるTaに代えて、Wを用いてもよい。Wを含有させても、第1磁化自由層17が第2磁化自由層18よりも結晶化し難くなる。   Note that W may be used in place of Ta contained in the first magnetization free layer 17. Even if W is contained, the first magnetization free layer 17 is less likely to be crystallized than the second magnetization free layer 18.

また、上記実施例1では、トンネルバリア層20に、体心立方格子(bcc)構造で(001)配向したMgOを用いた。MgO以外に、トンネルバリア層20として、結晶化熱処理時に、第2磁化自由層18内の結晶化の成長核になり得る他の絶縁材料を用いてもよい。例えば、bcc構造を有し、(001)配向したMgZnOを用いてもよいし、スピネル型結晶構造を有するMgAlOを用いてもよい。   In Example 1, MgO having (001) orientation with a body-centered cubic lattice (bcc) structure was used for the tunnel barrier layer 20. In addition to MgO, other insulating materials that can become crystallization growth nuclei in the second magnetization free layer 18 may be used as the tunnel barrier layer 20 during the crystallization heat treatment. For example, MgZnO having a bcc structure and (001) orientation may be used, or MgAlO having a spinel crystal structure may be used.

また、上記実施例1では、下部電極11にTaを用いたが、その他の導電材料、例えばHf、TiN等を用いてもよい。下部電極11は、バッファ層12のエッチング条件において、エッチングストッパとして作用する。   In the first embodiment, Ta is used for the lower electrode 11. However, other conductive materials such as Hf and TiN may be used. The lower electrode 11 functions as an etching stopper under the etching conditions of the buffer layer 12.

[実施例2]
図6に、実施例2によるスピントルク注入型MRAM(STT−MRAM)の等価回路図を示す。複数のワード線53が、図6の縦方向に延在し、複数のビット線65が図6の横方向に延在する。ワード線53とビット線65との交差箇所に対応して、メモリセルが配置される。メモリセルは、MOSトランジスタ52とMTJ素子60とを含む。MOSトランジスタ52のゲート電極が、対応するワード線53に接続される。MOSトランジスタ52の一方の電流端子が接地され、他方の電流端子が、MTJ素子60を介して、対応するビット線65に接続される。
[Example 2]
FIG. 6 shows an equivalent circuit diagram of a spin torque injection type MRAM (STT-MRAM) according to the second embodiment. A plurality of word lines 53 extend in the vertical direction of FIG. 6, and a plurality of bit lines 65 extend in the horizontal direction of FIG. Corresponding to the intersection of the word line 53 and the bit line 65, a memory cell is arranged. The memory cell includes a MOS transistor 52 and an MTJ element 60. The gate electrode of MOS transistor 52 is connected to corresponding word line 53. One current terminal of the MOS transistor 52 is grounded, and the other current terminal is connected to the corresponding bit line 65 via the MTJ element 60.

図7A〜図7Cを参照して、実施例2によるスピントルク注入型MRAM(STT−MRAM)の製造方法について説明する。図7A〜図7Cにおいては、1つのメモリセルに対応する部分の断面図を示している。   A method for manufacturing a spin torque injection type MRAM (STT-MRAM) according to the second embodiment will be described with reference to FIGS. 7A to 7C. 7A to 7C are cross-sectional views of a portion corresponding to one memory cell.

図7Aに示すように、シリコン等の半導体基板50の表層部に素子分離絶縁膜51を形成し、活性領域を画定する。この活性領域に、MOSトランジスタ52を形成する。MOSトランジスタ52のゲート電極がワード線53(図6)を兼ねる。半導体基板50及びMOSトランジスタ52の上に、酸化シリコン等からなる層間絶縁膜55を、例えば化学気相成長(CVD)により堆積させる。堆積後、化学機械研磨(CMP)により、層間絶縁膜55の表面を平坦化する。   As shown in FIG. 7A, an element isolation insulating film 51 is formed on a surface layer portion of a semiconductor substrate 50 such as silicon to define an active region. In this active region, a MOS transistor 52 is formed. The gate electrode of the MOS transistor 52 also serves as the word line 53 (FIG. 6). An interlayer insulating film 55 made of silicon oxide or the like is deposited on the semiconductor substrate 50 and the MOS transistor 52 by, for example, chemical vapor deposition (CVD). After deposition, the surface of the interlayer insulating film 55 is planarized by chemical mechanical polishing (CMP).

層間絶縁膜55にビアホールを形成し、このビアホール内をタングステン等の導電プラグ56で埋め込む。なお、バリアメタルとして、例えばTiNが用いられる。導電プラグ56は、MOSトランジスタ52の一方の不純物拡散領域に接続される。   A via hole is formed in the interlayer insulating film 55, and the via hole is filled with a conductive plug 56 such as tungsten. For example, TiN is used as the barrier metal. The conductive plug 56 is connected to one impurity diffusion region of the MOS transistor 52.

層間絶縁膜55の上に、導電プラグ56に接続されたグランド配線57を形成する。層間絶縁膜55及びグランド配線57の上に、酸化シリコン等からなる層間絶縁膜58を、例えばCVDにより堆積させる。堆積後、CMPにより、層間絶縁膜58の表面を平坦化する。   A ground wiring 57 connected to the conductive plug 56 is formed on the interlayer insulating film 55. An interlayer insulating film 58 made of silicon oxide or the like is deposited on the interlayer insulating film 55 and the ground wiring 57 by, for example, CVD. After deposition, the surface of the interlayer insulating film 58 is planarized by CMP.

図7Bに示すように、層間絶縁膜55、58にビアホールを形成し、このビアホール内を、タングステン等の導電プラグ59で埋め込む。なお、バリアメタルとして、例えばTiNが用いられる。導電プラグ59は、MOSトランジスタ52の他方の不純物拡散領域に接続される。   As shown in FIG. 7B, via holes are formed in the interlayer insulating films 55 and 58, and the via holes are filled with a conductive plug 59 such as tungsten. For example, TiN is used as the barrier metal. Conductive plug 59 is connected to the other impurity diffusion region of MOS transistor 52.

層間絶縁膜58の上に、MTJ素子60を形成する。MTJ素子60は、図1に示した実施例1の下部電極11から接続層32までの積層構造と同一の積層構造を有する。MTJ素子60は、実施例1と同じ方法で作製される。下部電極11は、導電プラグ59に接続される。   An MTJ element 60 is formed on the interlayer insulating film 58. The MTJ element 60 has the same stacked structure as the stacked structure from the lower electrode 11 to the connection layer 32 of the first embodiment shown in FIG. The MTJ element 60 is manufactured by the same method as in the first embodiment. The lower electrode 11 is connected to the conductive plug 59.

図7Cに示すように、MTJ素子60及び層間絶縁膜59の上に、酸化シリコン等からなる層間絶縁膜63を、例えばCVDにより堆積させる。その後、CMPにより、層間絶縁膜63の表面を平坦化する。MTJ素子60と重なる位置にビアホールを形成し、このビアホール内を、導電プラグ64で埋め込む。導電プラグ64には、例えばアルミニウム(Al)が用いられる。   As shown in FIG. 7C, an interlayer insulating film 63 made of silicon oxide or the like is deposited on the MTJ element 60 and the interlayer insulating film 59 by, for example, CVD. Thereafter, the surface of the interlayer insulating film 63 is planarized by CMP. A via hole is formed at a position overlapping with the MTJ element 60, and the via hole is filled with a conductive plug 64. For example, aluminum (Al) is used for the conductive plug 64.

層間絶縁膜63の上に、ビット線65を形成する。ビット線65は、例えば、厚さ10nmのTi層、厚さ30nmのNiFe層、及び厚さ600nmのAl層がこの順番に堆積した3層構造を有する。ビット線65は、導電プラグ64に接続される。   A bit line 65 is formed on the interlayer insulating film 63. For example, the bit line 65 has a three-layer structure in which a Ti layer having a thickness of 10 nm, a NiFe layer having a thickness of 30 nm, and an Al layer having a thickness of 600 nm are sequentially deposited. The bit line 65 is connected to the conductive plug 64.

ビット線65及び層間絶縁膜63の上に、必要に応じて上層の配線層及び電極パッドを形成する。   An upper wiring layer and electrode pads are formed on the bit line 65 and the interlayer insulating film 63 as necessary.

MTJ素子60を構成するバッファ層12から接続層32(図1)までの平面形状を、80nm×170nmの長方形としたSTT−MRAMを製造し、書込み電流の閾値、及びリテンションを測定した。第1磁化自由層17及び第2磁化自由層18の厚さは、それぞれ1nm及び0.6nmとした。比較のために、磁化自由層16を、CoFeBからなる厚さ1.3nmの単層で構成した比較例による試料を作製した。   An STT-MRAM in which the planar shape from the buffer layer 12 constituting the MTJ element 60 to the connection layer 32 (FIG. 1) was a rectangle of 80 nm × 170 nm was manufactured, and the write current threshold and the retention were measured. The thicknesses of the first magnetization free layer 17 and the second magnetization free layer 18 were 1 nm and 0.6 nm, respectively. For comparison, a sample according to a comparative example in which the magnetization free layer 16 is formed of a single layer made of CoFeB and having a thickness of 1.3 nm was manufactured.

書込み電流の閾値は、パルス幅100nsの電流パルスを用いて測定した。リテンションは、100msの電流パルスで300回繰り返し測定し、書き込み電流のばらつきからフィッティングする方法で見積もった。   The threshold value of the write current was measured using a current pulse having a pulse width of 100 ns. Retention was estimated by a method in which measurement was repeated 300 times with a 100 ms current pulse and fitting was performed based on variations in write current.

実施例1の構造を持つ試料の書込み電流の閾値は0.5mAであった。これに対し、比較例の試料の書込み電流の閾値は0.9mAであった。実施例1の構造を採用することにより、書込み電流の閾値を低減させることができる。また、実施例1の構造を持つ試料のリテンションは44であった。これに対し、比較例による試料のリテンションは36であった。実施例1の構造を採用することにより、リテンションが改善されていることがわかる。   The threshold value of the write current of the sample having the structure of Example 1 was 0.5 mA. On the other hand, the write current threshold of the sample of the comparative example was 0.9 mA. By adopting the structure of the first embodiment, the threshold value of the write current can be reduced. Further, the retention of the sample having the structure of Example 1 was 44. In contrast, the retention of the sample according to the comparative example was 36. It can be seen that the retention is improved by adopting the structure of the first embodiment.

[実施例3]
図8に、実施例3によるMRAMの断面図を示す。以下の説明では、図7Cに示した実施例2のMRAMとの相違点について説明し、同一の構成については説明を省略する。実施例2のMRAMは、STT−MTJ素子を用いている。これに対し、実施例3のMRAMは、配線書込み型のMTJ素子を用いている。
[Example 3]
FIG. 8 shows a cross-sectional view of the MRAM according to the third embodiment. In the following description, differences from the MRAM according to the second embodiment illustrated in FIG. 7C will be described, and description of the same configuration will be omitted. The MRAM of the second embodiment uses an STT-MTJ element. On the other hand, the MRAM of the third embodiment uses a wiring write type MTJ element.

MTJ素子60の下方に、書込みワード線67が配置されている。書込みワード線67は、ビット線65と交差する方向に延在する。書込みワード線67を流れる電流と、ビット線65を流れる電流とによって発生する合成磁場により、磁化自由層16の磁化方向が制御される。   A write word line 67 is disposed below the MTJ element 60. The write word line 67 extends in a direction crossing the bit line 65. The magnetization direction of the magnetization free layer 16 is controlled by the combined magnetic field generated by the current flowing through the write word line 67 and the current flowing through the bit line 65.

MTJ素子60には、実施例1によるMTJ素子と同一の積層構造を有するものが用いられる。このため、高いMR比を得ることができる。   As the MTJ element 60, one having the same stacked structure as that of the MTJ element according to the first embodiment is used. For this reason, a high MR ratio can be obtained.

[実施例4]
図9Aに、実施例4による磁気ヘッドの浮上面(媒体に対向する面)の正面図を示す。浮上面をxy面とし、トレーリング方向をx軸、トラック幅方向をy軸、浮上面に垂直な方向をz軸とするxyz直交座標系を定義する。図9Bに、磁気ヘッドのzx面に平行な断面図を示す。
[Example 4]
FIG. 9A is a front view of the air bearing surface (surface facing the medium) of the magnetic head according to the fourth embodiment. An xyz orthogonal coordinate system is defined in which the air bearing surface is the xy plane, the trailing direction is the x axis, the track width direction is the y axis, and the direction perpendicular to the air bearing surface is the z axis. FIG. 9B shows a cross-sectional view parallel to the zx plane of the magnetic head.

アルミニウムチタンカーバイド等からなる基板100の上に、読取素子部105及び記録素子部115がこの順番に積層されている。読取素子部105は、下部磁気シールド層101、読取素子102、上部磁気シールド層103を含む。記録素子部115は、主磁極110、主磁極補助層111、補助磁極112、接続部114を含む。主磁極110、主磁極補助層111、補助磁極112、及び接続部114が、磁気記録時に発生する磁場の磁路の一部を構成する。この磁路と鎖交するように、記録用コイル113が配置されている。   On the substrate 100 made of aluminum titanium carbide or the like, the reading element unit 105 and the recording element unit 115 are laminated in this order. The read element unit 105 includes a lower magnetic shield layer 101, a read element 102, and an upper magnetic shield layer 103. The recording element unit 115 includes a main magnetic pole 110, a main magnetic pole auxiliary layer 111, an auxiliary magnetic pole 112, and a connection part 114. The main magnetic pole 110, the main magnetic pole auxiliary layer 111, the auxiliary magnetic pole 112, and the connection portion 114 constitute a part of a magnetic path of a magnetic field generated during magnetic recording. A recording coil 113 is arranged so as to link with the magnetic path.

読取素子102には、実施例1によるMTJ素子が用いられる。これにより、高いMR比を得ることができる。   For the reading element 102, the MTJ element according to the first embodiment is used. Thereby, a high MR ratio can be obtained.

以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。   Although the present invention has been described with reference to the embodiments, the present invention is not limited thereto. It will be apparent to those skilled in the art that various modifications, improvements, combinations, and the like can be made.

10 基板
11 下部電極
12 バッファ層
15 MTJ積層構造
16 磁化自由層
17 第1磁化自由層
18 第2磁化自由層
20 トンネルバリア層
21 磁化固定層
22 第1磁化固定層
23 第2磁化固定層
24 スペーサ層
25 第3磁化固定層
27 反強磁性層
31 上部電極
32 接続層
40 酸化物層
41 積層構造体
43 レジストパターン
50 半導体基板
51 素子分離絶縁膜
52 MOSトランジスタ
53 ワード線
55 層間絶縁膜
56 導電プラグ
57 グランド配線
58 層間絶縁膜
59 導電プラグ
60 MTJ素子
63 層間絶縁膜
64 導電プラグ
65 ビット線
67 書込みワード線
100 基板
101 下部シールド膜
102 読取素子
103 上部シールド膜
105 読取素子部
110 主磁極
111 主磁極補助層
112 補助磁極
113 記録用コイル
114 接続部
115 記録素子部
DESCRIPTION OF SYMBOLS 10 Substrate 11 Lower electrode 12 Buffer layer 15 MTJ laminated structure 16 Magnetization free layer 17 First magnetization free layer 18 Second magnetization free layer 20 Tunnel barrier layer 21 Magnetization fixed layer 22 First magnetization fixed layer 23 Second magnetization fixed layer 24 Spacer Layer 25 Third magnetization fixed layer 27 Antiferromagnetic layer 31 Upper electrode 32 Connection layer 40 Oxide layer 41 Laminated structure 43 Resist pattern 50 Semiconductor substrate 51 Element isolation insulating film 52 MOS transistor 53 Word line 55 Interlayer insulating film 56 Conductive plug 57 Ground wiring 58 Interlayer insulating film 59 Conductive plug 60 MTJ element 63 Interlayer insulating film 64 Conductive plug 65 Bit line 67 Write word line 100 Substrate 101 Lower shield film 102 Read element 103 Upper shield film 105 Read element section 110 Main magnetic pole 111 Main magnetic pole Auxiliary layer 112 Auxiliary magnetic pole 113 Recording coil 14 connection portion 115 recording element unit

Claims (7)

基板上に形成された下部電極と、
前記下部電極の一部の領域の上に配置され、前記下部電極とはエッチング特性が異なる導電材料で形成されたバッファ層と、
前記バッファ層の上に配置され、アモルファスの強磁性材料で形成された第1磁化自由層と、
前記第1磁化自由層の上に配置され、結晶化した強磁性材料で形成された第2磁化自由層と、
前記第2磁化自由層の上に配置されたトンネルバリア層と、
前記トンネルバリア層の上に配置され、磁化方向が固定された磁化固定層と
前記磁化固定層の上に形成された上部電極と
を有する磁気トンネル接合素子。
A lower electrode formed on the substrate;
A buffer layer disposed on a partial region of the lower electrode and formed of a conductive material having etching characteristics different from those of the lower electrode;
A first magnetization free layer disposed on the buffer layer and formed of an amorphous ferromagnetic material;
A second magnetization free layer disposed on the first magnetization free layer and formed of a crystallized ferromagnetic material;
A tunnel barrier layer disposed on the second magnetization free layer;
A magnetic tunnel junction element having a magnetization fixed layer disposed on the tunnel barrier layer and having a magnetization direction fixed, and an upper electrode formed on the magnetization fixed layer.
前記第1磁化自由層は、Fe、B、及びTaを含み、
前記第2磁化自由層は、Fe、及びBを含み、Taを含まない請求項1に記載の磁気トンネル接合素子。
The first magnetization free layer includes Fe, B, and Ta,
2. The magnetic tunnel junction device according to claim 1, wherein the second magnetization free layer contains Fe and B and does not contain Ta.
前記第1磁化自由層のTa含有量は、30原子%よりも多く、かつ50原子%よりも少ない請求項2に記載の磁気トンネル接合素子。   The magnetic tunnel junction element according to claim 2, wherein the Ta content of the first magnetization free layer is more than 30 atomic% and less than 50 atomic%. 前記バッファ層は、Ru、Pt、Crからなる群より選択された少なくとも1つの元素を含む請求項1乃至3のいずれか1項に記載の磁気トンネル接合素子。   4. The magnetic tunnel junction device according to claim 1, wherein the buffer layer includes at least one element selected from the group consisting of Ru, Pt, and Cr. 5. 前記バッファ層の厚さは、3nm〜15nmの範囲内であり、前記第1磁化自由層の厚さは、0.8nm〜2.5nmの範囲内であり、前記第2磁化自由層の厚さは、0.4nm〜1nmの範囲内である請求項1乃至4のいずれか1項に記載の磁気トンネル接合素子。   The buffer layer has a thickness in a range of 3 nm to 15 nm, the first magnetization free layer has a thickness in a range of 0.8 nm to 2.5 nm, and the second magnetization free layer has a thickness. 5 is in the range of 0.4 nm to 1 nm. 5. The magnetic tunnel junction element according to claim 1. 基板上に下部電極層を形成する工程と、
前記下部電極層の上に、前記下部電極とはエッチング特性が異なる導電材料で形成されたバッファ層を形成する工程と、
前記バッファ層の上に、アモルファスの強磁性材料からなる第1磁化自由層を形成する工程と、
前記第1磁化自由層の上に、該第1磁化自由層とは異なるアモルファスの強磁性材料からなる第2磁化自由層を形成する工程と、
前記第2磁化自由層の上に、トンネルバリア層を形成する工程と、
前記トンネルバリア層の上に、磁化方向が固定された磁化固定層を形成する工程と、
前記磁化固定層を形成した後、熱処理を行い、前記第2磁化自由層を結晶化するが、前記第1磁化自由層はアモルファスの状態を維持させる工程と、
前記磁化固定層の上に、マスクパターンを形成する工程と、
前記マスクパターンをエッチングマスクとして、前記磁化固定層から前記バッファ層まで反応性イオンエッチング法を用いてエッチングし、前記下部電極層の上面を露出させる工程と
を有する磁気トンネル接合素子の製造方法。
Forming a lower electrode layer on the substrate;
Forming a buffer layer formed of a conductive material having etching characteristics different from those of the lower electrode on the lower electrode layer;
Forming a first magnetization free layer made of an amorphous ferromagnetic material on the buffer layer;
Forming a second magnetization free layer made of an amorphous ferromagnetic material different from the first magnetization free layer on the first magnetization free layer;
Forming a tunnel barrier layer on the second magnetization free layer;
Forming a magnetization fixed layer having a magnetization direction fixed on the tunnel barrier layer;
Forming the magnetization fixed layer, and performing a heat treatment to crystallize the second magnetization free layer, the first magnetization free layer maintaining an amorphous state;
Forming a mask pattern on the magnetization fixed layer;
Etching from the magnetization fixed layer to the buffer layer using a reactive ion etching method using the mask pattern as an etching mask to expose the upper surface of the lower electrode layer.
第1の方向に延在する複数のワード線と、
前記ワード線を交差する方向に延在する複数のビット線と、
前記ワード線と前記ビット線との交差箇所に対応して配置されたメモリセルと
を有し、
前記メモリセルは、
一方の電流端子が接地され、ゲート電極が、対応するワード線に接続されたMOSトランジスタと、
一方の電極が前記MOSトランジスタの他方の電流端子に接続され、他方の電極が、対応するビット線に接続されたMTJ素子と
を含む、
前記MTJ素子は、
基板上に形成された下部電極と、
前記下部電極の一部の領域の上に配置され、前記下部電極とはエッチング特性が異なる導電材料で形成されたバッファ層と、
前記バッファ層の上に配置され、アモルファスの強磁性材料で形成された第1磁化自由層と、
前記第1磁化自由層の上に配置され、結晶化した強磁性材料で形成された第2磁化自由層と、
前記第2磁化自由層の上に配置されたトンネルバリア層と、
前記トンネルバリア層の上に配置され、磁化方向が固定された磁化固定層と
前記磁化固定層の上に形成された上部電極層と
を含むMRAM。
A plurality of word lines extending in a first direction;
A plurality of bit lines extending in a direction intersecting the word lines;
Memory cells arranged corresponding to the intersections of the word lines and the bit lines;
The memory cell is
A MOS transistor having one current terminal grounded and a gate electrode connected to a corresponding word line;
One electrode is connected to the other current terminal of the MOS transistor, and the other electrode includes an MTJ element connected to a corresponding bit line,
The MTJ element is
A lower electrode formed on the substrate;
A buffer layer disposed on a partial region of the lower electrode and formed of a conductive material having etching characteristics different from those of the lower electrode;
A first magnetization free layer disposed on the buffer layer and formed of an amorphous ferromagnetic material;
A second magnetization free layer disposed on the first magnetization free layer and formed of a crystallized ferromagnetic material;
A tunnel barrier layer disposed on the second magnetization free layer;
An MRAM comprising a magnetization fixed layer disposed on the tunnel barrier layer and having a magnetization direction fixed, and an upper electrode layer formed on the magnetization fixed layer.
JP2011000419A 2011-01-05 2011-01-05 Magnetic tunnel junction element, manufacturing method thereof, and MRAM Expired - Fee Related JP5609652B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011000419A JP5609652B2 (en) 2011-01-05 2011-01-05 Magnetic tunnel junction element, manufacturing method thereof, and MRAM

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011000419A JP5609652B2 (en) 2011-01-05 2011-01-05 Magnetic tunnel junction element, manufacturing method thereof, and MRAM

Publications (2)

Publication Number Publication Date
JP2012142480A true JP2012142480A (en) 2012-07-26
JP5609652B2 JP5609652B2 (en) 2014-10-22

Family

ID=46678442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011000419A Expired - Fee Related JP5609652B2 (en) 2011-01-05 2011-01-05 Magnetic tunnel junction element, manufacturing method thereof, and MRAM

Country Status (1)

Country Link
JP (1) JP5609652B2 (en)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012204432A (en) * 2011-03-24 2012-10-22 Toshiba Corp Magnetic random access memory and manufacturing method thereof
CN104218035A (en) * 2013-05-31 2014-12-17 华中科技大学 Magnetic tunnel junction unit and spinning electronic device
KR20150043891A (en) * 2013-10-15 2015-04-23 삼성전자주식회사 Method of fabricating a semiconductor device and the device
US9444033B2 (en) 2013-09-09 2016-09-13 Samsung Electronics Co., Ltd. Magnetic memory device and method of manufacturing the same
JPWO2015008718A1 (en) * 2013-07-19 2017-03-02 コニカミノルタ株式会社 Magnetic sensor and manufacturing method thereof
JP2017513232A (en) * 2014-04-09 2017-05-25 マイクロン テクノロジー, インク. Memory cell, semiconductor structure, semiconductor device and manufacturing method thereof
JP2017533419A (en) * 2014-10-03 2017-11-09 クロッカス・テクノロジー・ソシエテ・アノニム Self-referenced MRAM cell and magnetic field sensor having the self-referenced MRAM cell
US10014466B2 (en) 2013-09-18 2018-07-03 Micron Technology, Inc. Semiconductor devices with magnetic and attracter materials and methods of fabrication
WO2018125244A1 (en) * 2016-12-30 2018-07-05 Intel Corporation Perpendicular magnetic tunnel junction (pmtj) devices having thermally resistive layers
US10020446B2 (en) 2013-09-13 2018-07-10 Micron Technology, Inc. Methods of forming magnetic memory cells and semiconductor devices
US10134978B2 (en) 2014-12-02 2018-11-20 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10347689B2 (en) 2014-10-16 2019-07-09 Micron Technology, Inc. Magnetic devices with magnetic and getter regions and methods of formation
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243627A (en) * 1999-02-22 2000-09-08 Alps Electric Co Ltd Soft magnetic film, magnetoresistance effect element using the same and manufacture thereof
JP2007027493A (en) * 2005-07-19 2007-02-01 Nec Corp Magnetoresistive element and its manufacturing method
JP2009081216A (en) * 2007-09-25 2009-04-16 Toshiba Corp Magnetoresistance effect element and magnetic random access memory using the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243627A (en) * 1999-02-22 2000-09-08 Alps Electric Co Ltd Soft magnetic film, magnetoresistance effect element using the same and manufacture thereof
JP2007027493A (en) * 2005-07-19 2007-02-01 Nec Corp Magnetoresistive element and its manufacturing method
JP2009081216A (en) * 2007-09-25 2009-04-16 Toshiba Corp Magnetoresistance effect element and magnetic random access memory using the same

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012204432A (en) * 2011-03-24 2012-10-22 Toshiba Corp Magnetic random access memory and manufacturing method thereof
CN104218035A (en) * 2013-05-31 2014-12-17 华中科技大学 Magnetic tunnel junction unit and spinning electronic device
JPWO2015008718A1 (en) * 2013-07-19 2017-03-02 コニカミノルタ株式会社 Magnetic sensor and manufacturing method thereof
US9444033B2 (en) 2013-09-09 2016-09-13 Samsung Electronics Co., Ltd. Magnetic memory device and method of manufacturing the same
US10290799B2 (en) 2013-09-13 2019-05-14 Micron Technology, Inc. Magnetic memory cells and semiconductor devices
US11211554B2 (en) 2013-09-13 2021-12-28 Micron Technology, Inc. Electronic systems including magnetic regions
US10020446B2 (en) 2013-09-13 2018-07-10 Micron Technology, Inc. Methods of forming magnetic memory cells and semiconductor devices
US10014466B2 (en) 2013-09-18 2018-07-03 Micron Technology, Inc. Semiconductor devices with magnetic and attracter materials and methods of fabrication
US10396278B2 (en) 2013-09-18 2019-08-27 Micron Technology, Inc. Electronic devices with magnetic and attractor materials and methods of fabrication
KR20150043891A (en) * 2013-10-15 2015-04-23 삼성전자주식회사 Method of fabricating a semiconductor device and the device
KR102127778B1 (en) * 2013-10-15 2020-06-29 삼성전자주식회사 Method of fabricating a semiconductor device and the device
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
JP2017513232A (en) * 2014-04-09 2017-05-25 マイクロン テクノロジー, インク. Memory cell, semiconductor structure, semiconductor device and manufacturing method thereof
US10026889B2 (en) 2014-04-09 2018-07-17 Micron Technology, Inc. Semiconductor structures and devices and methods of forming semiconductor structures and magnetic memory cells
US10505104B2 (en) 2014-04-09 2019-12-10 Micron Technology, Inc. Electronic devices including magnetic cell core structures
US11251363B2 (en) 2014-04-09 2022-02-15 Micron Technology, Inc. Methods of forming electronic devices
JP2017533419A (en) * 2014-10-03 2017-11-09 クロッカス・テクノロジー・ソシエテ・アノニム Self-referenced MRAM cell and magnetic field sensor having the self-referenced MRAM cell
US10347689B2 (en) 2014-10-16 2019-07-09 Micron Technology, Inc. Magnetic devices with magnetic and getter regions and methods of formation
US10355044B2 (en) 2014-10-16 2019-07-16 Micron Technology, Inc. Magnetic memory cells, semiconductor devices, and methods of formation
US10680036B2 (en) 2014-10-16 2020-06-09 Micron Technology, Inc. Magnetic devices with magnetic and getter regions
US10134978B2 (en) 2014-12-02 2018-11-20 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
WO2018125244A1 (en) * 2016-12-30 2018-07-05 Intel Corporation Perpendicular magnetic tunnel junction (pmtj) devices having thermally resistive layers

Also Published As

Publication number Publication date
JP5609652B2 (en) 2014-10-22

Similar Documents

Publication Publication Date Title
JP5609652B2 (en) Magnetic tunnel junction element, manufacturing method thereof, and MRAM
JP5104090B2 (en) Memory element and memory
JP5214691B2 (en) Magnetic memory and manufacturing method thereof
JP6316474B1 (en) Magnetic memory
JP5451977B2 (en) Magnetic tunnel junction element, method of forming the same, and magnetic random access memory
KR102099879B1 (en) Magnetic device
US20150333254A1 (en) Reduction of Barrier Resistance X Area (RA) Product and Protection of Perpendicular Magnetic Anisotropy (PMA) for Magnetic Device Applications
JP5542831B2 (en) Magnetic memory
JP2004266252A (en) Magnetic tunnel junction structure and method of manufacturing the same
KR20080060143A (en) Storage element and memory
JP2010103224A (en) Magneto-resistance element and magnetic memory
JP2006005356A (en) Magnetic tunnel junction element and method of forming the same, magnetic memory structure and tunnel magnetoresistance effect type reproducing head
KR20080084590A (en) Memory device and memory
JP2006019743A (en) Magnetic memory structure, tunnel magneto-resistance effect type reproducing head, and their manufacturing method
JP2010114143A (en) Semiconductor memory device, and method of manufacturing the same
KR20170037716A (en) Magnetic memory device and method for manufacturing the same
JP4987830B2 (en) Magnetic memory
JP2007305882A (en) Memory element and memory
JP2016181598A (en) Semiconductor device and manufacturing method of the same
JP2008153527A (en) Storage element and memory
JP5691604B2 (en) Magnetic tunnel junction device and magnetic random access memory
JP5665711B2 (en) Spin transistor and memory
JP2005203702A (en) Magnetoresistice effect element and magnetic memory device
JP5732894B2 (en) Magnetic tunnel junction device and magnetic random access memory
JP2012074716A (en) Storage element and memory

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140805

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140818

R150 Certificate of patent or registration of utility model

Ref document number: 5609652

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees