JP2012142415A - Magnetic device and method of manufacturing the same - Google Patents

Magnetic device and method of manufacturing the same Download PDF

Info

Publication number
JP2012142415A
JP2012142415A JP2010293770A JP2010293770A JP2012142415A JP 2012142415 A JP2012142415 A JP 2012142415A JP 2010293770 A JP2010293770 A JP 2010293770A JP 2010293770 A JP2010293770 A JP 2010293770A JP 2012142415 A JP2012142415 A JP 2012142415A
Authority
JP
Japan
Prior art keywords
layer
tunnel junction
magnetic tunnel
lower electrode
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010293770A
Other languages
Japanese (ja)
Other versions
JP5644493B2 (en
Inventor
Masaaki Nakabayashi
正明 中林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2010293770A priority Critical patent/JP5644493B2/en
Publication of JP2012142415A publication Critical patent/JP2012142415A/en
Application granted granted Critical
Publication of JP5644493B2 publication Critical patent/JP5644493B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent deterioration of a magnetic device due to damage introduced by a magnetic tunnel junction.SOLUTION: The magnetic device comprises a lower electrode 28 provided with a recess 26 in the upper surface, a magnetic tunnel junction layer 30 formed on the inner surface of the recess in the lower electrode and on the lower electrode on the outside of the recess, and including a tunnel barrier layer and a magnetization fixed layer and a magnetization free layer sandwiching a tunnel barrier layer vertically, and an upper electrode 40 formed on the magnetic tunnel junction layer so as not to reach the side surface of the magnetic tunnel junction layer.

Description

本発明は、磁気デバイスに関し、特に磁気トンネル接合を含む磁気デバイスおよびその製造方法に関する。   The present invention relates to a magnetic device, and more particularly to a magnetic device including a magnetic tunnel junction and a manufacturing method thereof.

例えば、不揮発性メモリの一種であるMRAM(Magnetic Random Access Memory)は、磁気トンネル接合(MTJ:Magnetic Tunnel Junction)素子を備えている。磁気トンネル接合素子は、非磁性材料のトンネルバリア層を強磁性材料の磁化固定層と磁化自由層が挟む構造を含んでいる。磁化固定層は、反強磁性層とピン層とを含み、反強磁性層により、ピン層の磁化は反転し難い。一方、磁化自由層の磁化は反転し易い。このため、例えばスピン注入法等を用い磁化自由層の磁化を反転させることができる。磁化自由層と磁化固定層との磁化が平行な場合、磁気トンネル接合素子の抵抗値は小さくなる。磁化自由層と磁化固定層との磁化が反平行な場合、磁気トンネル接合素子の抵抗値は高くなる。このように、磁化自由層の磁化方向に応じ、例えばデータを不揮発的に記憶することができる。   For example, an MRAM (Magnetic Random Access Memory) which is a kind of nonvolatile memory includes a magnetic tunnel junction (MTJ) element. The magnetic tunnel junction element includes a structure in which a tunnel barrier layer made of a nonmagnetic material is sandwiched between a magnetization fixed layer and a magnetization free layer made of a ferromagnetic material. The magnetization fixed layer includes an antiferromagnetic layer and a pinned layer, and the magnetization of the pinned layer is not easily reversed by the antiferromagnetic layer. On the other hand, the magnetization of the magnetization free layer is easily reversed. For this reason, for example, the magnetization of the magnetization free layer can be reversed using a spin injection method or the like. When the magnetizations of the magnetization free layer and the magnetization fixed layer are parallel, the resistance value of the magnetic tunnel junction element becomes small. When the magnetizations of the magnetization free layer and the magnetization fixed layer are antiparallel, the resistance value of the magnetic tunnel junction element increases. Thus, for example, data can be stored in a nonvolatile manner according to the magnetization direction of the magnetization free layer.

例えば、磁化自由層を形成する。磁化自由層を被覆し、かつ磁化自由層を底面で露出するビアホールが形成された層間絶縁膜を形成する。層間絶縁膜のビアホール内にトンネルバリア層と磁化固定層を形成する方法が知られている。この方法によれば、磁化固定層の加工の際に磁化自由層が露出されないため、磁化自由層へのダメージが低減できる。   For example, a magnetization free layer is formed. An interlayer insulating film is formed which covers the magnetization free layer and is formed with a via hole exposing the magnetization free layer at the bottom surface. A method of forming a tunnel barrier layer and a magnetization fixed layer in a via hole of an interlayer insulating film is known. According to this method, since the magnetization free layer is not exposed when the magnetization fixed layer is processed, damage to the magnetization free layer can be reduced.

例えば、磁化自由層の側面にサイドウォール絶縁膜を形成する。サイドウォール絶縁膜を用い、トンネルバリア層および磁化固定層をエッチングする方方が知られている。この方法によれば、トンネルバリア層への反応性生物の付着を防止できる。   For example, a sidewall insulating film is formed on the side surface of the magnetization free layer. A method of etching a tunnel barrier layer and a magnetization fixed layer using a sidewall insulating film is known. According to this method, adhesion of reactive organisms to the tunnel barrier layer can be prevented.

特開2008−226919号公報JP 2008-226919 A 特開2007−214229号公報JP 2007-214229 A 特開2004−214600号公報JP 2004-214600 A

以上のように、磁気トンネル接合素子に導入されるダメージの少ない構造が求められている。しかしながら、例示した方法によれば、磁気トンネル接合層の端面と磁気トンネル接合素子として動作する領域との距離を確保し難い。よって、磁気トンネル接合層、例えばトンネルバリア層に導入されるダメージによる磁気デバイスの劣化を抑制することが難しい。本磁気デバイスおよびその製造方法は、磁気トンネル接合層、例えばトンネルバリア層に導入されるダメージによる磁気デバイスの劣化を抑制することを目的とする。   As described above, there is a demand for a structure with less damage introduced into the magnetic tunnel junction element. However, according to the exemplified method, it is difficult to ensure the distance between the end face of the magnetic tunnel junction layer and the region operating as the magnetic tunnel junction element. Therefore, it is difficult to suppress deterioration of the magnetic device due to damage introduced into the magnetic tunnel junction layer, for example, the tunnel barrier layer. An object of the present magnetic device and its manufacturing method is to suppress deterioration of the magnetic device due to damage introduced into a magnetic tunnel junction layer, for example, a tunnel barrier layer.

例えば、上面に凹部を備える下部電極と、前記下部電極の前記凹部の内面と前記凹部外の前記下部電極上とに形成され、トンネルバリア層と前記トンネルバリア層を上下に挟む磁化固定層および磁化自由層とを含む磁気トンネル接合層と、前記磁気トンネル接合層上に、前記磁気トンネル接合層の側面に達しないように形成された上部電極と、を具備することを特徴とする磁気デバイスを用いる。   For example, a lower electrode having a concave portion on the upper surface, an inner surface of the concave portion of the lower electrode, and the lower electrode outside the concave portion, and a magnetization barrier layer and a magnetization that sandwich the tunnel barrier layer and the tunnel barrier layer vertically A magnetic device comprising: a magnetic tunnel junction layer including a free layer; and an upper electrode formed on the magnetic tunnel junction layer so as not to reach a side surface of the magnetic tunnel junction layer. .

例えば、前記下部電極の凹部の内面と前記凹部外の前記下部電極上とにトンネルバリア層と前記トンネルバリア層を上下に挟む磁化固定層および磁化自由層とを含む磁気トンネル接合層を形成する工程と、前記磁気トンネル接合層上に上部電極を形成する工程と、前記上部電極の上面を、前記凹部から離間した領域において前記磁気トンネル接合層の上面が露出するように研磨する工程と、前記上部電極が前記磁気トンネル接合層の側面に達しないように、前記磁気トンネル接合層および下部電極をエッチングする工程と、含むことを特徴とする磁気デバイスの製造方法を用いる。   For example, a step of forming a magnetic tunnel junction layer including a tunnel barrier layer and a magnetization fixed layer and a magnetization free layer sandwiching the tunnel barrier layer vertically on the inner surface of the recess of the lower electrode and on the lower electrode outside the recess And a step of forming an upper electrode on the magnetic tunnel junction layer; a step of polishing an upper surface of the upper electrode so that an upper surface of the magnetic tunnel junction layer is exposed in a region separated from the recess; and And a step of etching the magnetic tunnel junction layer and the lower electrode so that the electrode does not reach the side surface of the magnetic tunnel junction layer.

本磁気デバイスおよびその製造方法によれば、磁気トンネル接合層、例えばトンネルバリア層に導入されるダメージによる磁気デバイスの劣化を抑制することができる。   According to the present magnetic device and the manufacturing method thereof, it is possible to suppress deterioration of the magnetic device due to damage introduced into the magnetic tunnel junction layer, for example, the tunnel barrier layer.

図1は、比較例に係るMRAMセルの断面図である。FIG. 1 is a cross-sectional view of an MRAM cell according to a comparative example. 図2は、MRAMセルの回路模式図である。FIG. 2 is a circuit schematic diagram of the MRAM cell. 図3は、比較例の磁気トンネル接合部の断面図である。FIG. 3 is a cross-sectional view of a magnetic tunnel junction of a comparative example. 図4は、比較例における磁気トンネル接合素子の面積に対する抵抗値を示す図である。FIG. 4 is a diagram showing a resistance value with respect to the area of the magnetic tunnel junction element in the comparative example. 図5は、上部電極と下部電極とが短絡状態のサンプルの断面模式図である。FIG. 5 is a schematic cross-sectional view of a sample in which the upper electrode and the lower electrode are short-circuited. 図6は、上部電極と磁気トンネル接合層とをオーバーエッチングしたサンプルの面積に対する抵抗値を示す図である。FIG. 6 is a diagram showing a resistance value with respect to an area of a sample obtained by over-etching the upper electrode and the magnetic tunnel junction layer. 図7は、上部電極と磁気トンネル接合層とをオーバーエッチングした場合のサンプルの断面模式図である。FIG. 7 is a schematic cross-sectional view of a sample when the upper electrode and the magnetic tunnel junction layer are over-etched. 図8は、実施例1に係るMRAMセルの断面図である。FIG. 8 is a cross-sectional view of the MRAM cell according to the first embodiment. 図9は、実施例1の磁気トンネル接合部の断面図である。FIG. 9 is a cross-sectional view of the magnetic tunnel junction of Example 1. 図10(a)から図10(d)は、実施例1の磁気トンネル接合部の製造方法を示す断面図(その1)である。FIG. 10A to FIG. 10D are cross-sectional views (part 1) showing the method for manufacturing the magnetic tunnel junction part of the first embodiment. 図11(a)から図11(c)は、実施例1の磁気トンネル接合部の製造方法を示す断面図(その2)である。FIG. 11A to FIG. 11C are cross-sectional views (part 2) illustrating the method for manufacturing the magnetic tunnel junction part of the first embodiment. 図12は、図11(b)におけるカバー膜を透視した上面図である。FIG. 12 is a top view of the cover film in FIG. 図13は、実施例1における磁気トンネル接合素子の面積に対する抵抗値を示すである。FIG. 13 is a graph showing resistance values with respect to the area of the magnetic tunnel junction element in Example 1. 図14は、実施例2の磁気トンネル接合素子の断面図である。FIG. 14 is a cross-sectional view of the magnetic tunnel junction element of Example 2.

まず、磁気トンネル接合層に導入されるダメージを説明するために比較例について説明する。図1は、比較例に係るMRAMセルの断面図である。シリコン半導体基板10にはトランジスタTrが形成されている。トランジスタTrは、ゲート電極12、ソース領域13、およびドレイン領域14を備えている。ゲート電極12は、ゲート絶縁膜を介し半導体基板10(または、半導体基板内の拡散領域)上に形成されている。ゲート電極12は、ワード線WLとしても機能する。   First, a comparative example will be described in order to explain damage introduced into the magnetic tunnel junction layer. FIG. 1 is a cross-sectional view of an MRAM cell according to a comparative example. A transistor Tr is formed on the silicon semiconductor substrate 10. The transistor Tr includes a gate electrode 12, a source region 13, and a drain region 14. The gate electrode 12 is formed on the semiconductor substrate 10 (or a diffusion region in the semiconductor substrate) via a gate insulating film. The gate electrode 12 also functions as the word line WL.

ゲート電極12の両側の半導体基板10内に、半導体基板10とは反対の導電型を備えるソース領域13およびドレイン領域が形成されている。半導体基板10上には、層間絶縁膜を貫通するプラグ金属層15、配線層16が積層されている。なお、図1においては、層間絶縁膜は図示していない。ソース領域13は、プラグ金属層15および配線層16を介し配線層16により形成されるソース線SLに接続されている。ドレイン領域14は、プラグ金属層15および配線層16を1または複数介し、磁気トンネル接合部50の一方に接続されている。磁気トンネル接合部50の他方は、配線層16から形成されたビット線BLに接続されている。MRAMを含むチップには、同じ配線層16等を用いロジック回路が形成されていてもよい。   A source region 13 and a drain region having a conductivity type opposite to that of the semiconductor substrate 10 are formed in the semiconductor substrate 10 on both sides of the gate electrode 12. On the semiconductor substrate 10, a plug metal layer 15 and a wiring layer 16 penetrating the interlayer insulating film are laminated. In FIG. 1, the interlayer insulating film is not shown. The source region 13 is connected to the source line SL formed by the wiring layer 16 via the plug metal layer 15 and the wiring layer 16. The drain region 14 is connected to one of the magnetic tunnel junctions 50 via one or more plug metal layers 15 and wiring layers 16. The other of the magnetic tunnel junctions 50 is connected to a bit line BL formed from the wiring layer 16. A logic circuit may be formed on the chip including the MRAM using the same wiring layer 16 or the like.

図2は、MRAMセルの回路模式図である。トランジスタTrのソースがソース線SLに接続されている。トランジスタTrのゲートがワード線WLに接続されている。トランジスタTrのドレインが磁気トンネル接合部50を介しビット線BLに接続されている。   FIG. 2 is a circuit schematic diagram of the MRAM cell. The source of the transistor Tr is connected to the source line SL. The gate of the transistor Tr is connected to the word line WL. The drain of the transistor Tr is connected to the bit line BL via the magnetic tunnel junction 50.

図3は、比較例の磁気トンネル接合部の断面図である。例えば、酸化シリコン膜等の絶縁膜20内を上下に貫通する銅等のプラグ金属層22が形成されている。絶縁膜20上にプラグ金属層22に電気的に接続する下部電極28が形成されている。下部電極28上に、磁化固定層32、トンネルバリア層34および磁化自由層36を含む磁気トンネル接合層30が形成されている。磁気トンネル接合層30上に上部電極40が形成されている。   FIG. 3 is a cross-sectional view of a magnetic tunnel junction of a comparative example. For example, a plug metal layer 22 made of copper or the like that penetrates the insulating film 20 such as a silicon oxide film vertically is formed. A lower electrode 28 electrically connected to the plug metal layer 22 is formed on the insulating film 20. A magnetic tunnel junction layer 30 including a magnetization fixed layer 32, a tunnel barrier layer 34, and a magnetization free layer 36 is formed on the lower electrode 28. An upper electrode 40 is formed on the magnetic tunnel junction layer 30.

下部電極28の形成条件は以下である。
層構造: 下からTa膜、Ru膜、NiFe膜、Ta膜
成膜装置:スパッタリング
膜厚: Ta膜 5nm、Ru膜 50nm、NiFe膜 5nm、Ta膜 10nm
直流印加パワー:1kW
スパッタガス: Ar
ガス流量: 15sccm
ガス圧力: 0.02Pa以下
基板加熱: なし
The formation conditions of the lower electrode 28 are as follows.
Layer structure: Ta film, Ru film, NiFe film, Ta film from below Film forming device: Sputtering Film thickness: Ta film 5 nm, Ru film 50 nm, NiFe film 5 nm, Ta film 10 nm
DC applied power: 1kW
Sputtering gas: Ar
Gas flow rate: 15sccm
Gas pressure: 0.02 Pa or less Substrate heating: None

下部電極28を形成した後、下部電極28をエッチングする。   After the lower electrode 28 is formed, the lower electrode 28 is etched.

磁化固定層32の形成条件は以下である。
層構造: 下からPtMn膜(強反磁性層)、CoFe膜、Ru膜、CoFeB膜
成膜装置:スパッタリング
膜厚: PtMn膜 15nm、CoFe膜 2.5nm、Ru膜 0.68nm、CoFeB膜 2.2nm
直流印加パワー:PtMn膜は200W、他の膜は400W
スパッタガス:Ar
ガス流量: 20sccm
ガス圧力: 0.02Pa以下
基板加熱: なし
The formation conditions of the magnetization fixed layer 32 are as follows.
Layer structure: PtMn film (strong diamagnetic layer), CoFe film, Ru film, CoFeB film from below Film forming device: Sputtering film thickness: PtMn film 15 nm, CoFe film 2.5 nm, Ru film 0.68 nm, CoFeB film 2nm
DC applied power: 200 W for PtMn film, 400 W for other films
Sputtering gas: Ar
Gas flow rate: 20sccm
Gas pressure: 0.02 Pa or less Substrate heating: None

トンネルバリア層34の形成条件は以下である。
層構造: MgO膜
成膜装置:スパッタリング
膜厚: 1.2nm
直流印加パワー:200W
スパッタガス:Ar
ガス流量: 30sccm
ガス圧力: 0.5Pa以下
基板加熱: なし
The conditions for forming the tunnel barrier layer 34 are as follows.
Layer structure: MgO film Film forming device: Sputtering Film thickness: 1.2 nm
DC applied power: 200W
Sputtering gas: Ar
Gas flow rate: 30sccm
Gas pressure: 0.5 Pa or less Substrate heating: None

磁化自由層36の形成条件は以下である。
層構造: CoFeB膜
成膜装置:スパッタリング
膜厚: CoFeB膜 1.5nm
直流印加パワー:250W
スパッタガス:Ar
ガス流量: 15sccm
ガス圧力: 0.02Pa以下
基板加熱: なし
The conditions for forming the magnetization free layer 36 are as follows.
Layer structure: CoFeB film Film forming device: Sputtering Film thickness: CoFeB film 1.5 nm
DC applied power: 250W
Sputtering gas: Ar
Gas flow rate: 15sccm
Gas pressure: 0.02 Pa or less Substrate heating: None

上部電極40の形成条件は以下である。
層構造: 下からRu膜、Ta膜
成膜装置:スパッタリング
膜厚: Ru膜 10nm、Ta膜 30nm
直流印加パワー:200W
スパッタガス:Ar
ガス流量: 15sccm
ガス圧力: 0.02Pa以下
基板加熱: なし
The formation conditions of the upper electrode 40 are as follows.
Layer structure: Ru film, Ta film from bottom Film forming device: Sputtering Film thickness: Ru film 10 nm, Ta film 30 nm
DC applied power: 200W
Sputtering gas: Ar
Gas flow rate: 15sccm
Gas pressure: 0.02 Pa or less Substrate heating: None

上部電極40を形成した後、上部電極40および磁気トンネル接合層30をエッチングする。
上部電極40および磁気トンネル接合層30のエッチング条件は以下である。
マスク: フォトレジスト
エッチング装置: RIE(Reactive Ion Etching)法
エッチングガス: メタノール
オーバーエッチング量: 120〜150%
基板加熱: なし
After the upper electrode 40 is formed, the upper electrode 40 and the magnetic tunnel junction layer 30 are etched.
The etching conditions for the upper electrode 40 and the magnetic tunnel junction layer 30 are as follows.
Mask: Photoresist Etching equipment: RIE (Reactive Ion Etching) method Etching gas: Methanol Overetching amount: 120-150%
Substrate heating: None

カバー膜42として、窒化シリコン膜を下部電極28、磁気トンネル接合層30および上部電極40を覆うように形成する。
カバー膜42の形成条件は以下である。
成膜方法:熱CVD(Chemical Vapor Deposition)法
膜厚 :30nm
ガス: NH(100sccm)、SiH(250sccm)
ガス圧力:0.5Pa
基板温度:250℃
As the cover film 42, a silicon nitride film is formed so as to cover the lower electrode 28, the magnetic tunnel junction layer 30, and the upper electrode 40.
The conditions for forming the cover film 42 are as follows.
Film formation method: Thermal CVD (Chemical Vapor Deposition) method Film thickness: 30 nm
Gas: NH 3 (100 sccm), SiH 4 (250 sccm)
Gas pressure: 0.5Pa
Substrate temperature: 250 ° C

カバー膜42上に酸化シリコン膜等の絶縁膜46を形成する、絶縁膜46を上下に貫通するプラグ金属層48を形成する。プラグ金属層22および48は、図1のプラグ金属層15に対応する。   An insulating film 46 such as a silicon oxide film is formed on the cover film 42, and a plug metal layer 48 penetrating the insulating film 46 vertically is formed. Plug metal layers 22 and 48 correspond to plug metal layer 15 of FIG.

図4は、比較例における磁気トンネル接合素子の面積に対する抵抗値を示す図である。抵抗値Raは磁気トンネル接合素子が高抵抗状態(磁化固定層と磁化自由層とが反対方向に磁化した状態)の抵抗値である。磁気トンネル接合素子の幅W=60nm、80nmおよび100nmに対し、それぞれ長さL=100nm、120nm、および140nmの9種類のサンプルを作製した。図4のように、W=60nmのサンプルでは、抵抗値Raが小さくなっている。これは、上部電極40と下部電極28とが短絡状態であることを示している。   FIG. 4 is a diagram showing a resistance value with respect to the area of the magnetic tunnel junction element in the comparative example. The resistance value Ra is a resistance value when the magnetic tunnel junction element is in a high resistance state (a state where the magnetization fixed layer and the magnetization free layer are magnetized in opposite directions). Nine types of samples with lengths L = 100 nm, 120 nm, and 140 nm were prepared for the width W = 60 nm, 80 nm, and 100 nm of the magnetic tunnel junction element, respectively. As shown in FIG. 4, in the sample with W = 60 nm, the resistance value Ra is small. This indicates that the upper electrode 40 and the lower electrode 28 are short-circuited.

図5は、上部電極40と下部電極28とが短絡状態のサンプルの断面模式図である。図5のように、微細化にともない、磁気トンネル接合層30の側壁に、上部電極40および磁気トンネル接合層30のエッチング生成物52が付着していると考えられる。エッチング生成物は、例えばアンモニア過酸化水素(APM)または硝酸過酸化水素(SPM)等のウェットエッチングにより除去することが可能である。しかしながら、トンネルバリア層34がMgO(酸化マグネシウム)のように潮解性を有する場合、ウエット処理が難しい。   FIG. 5 is a schematic cross-sectional view of a sample in which the upper electrode 40 and the lower electrode 28 are short-circuited. As shown in FIG. 5, it is considered that the etching product 52 of the upper electrode 40 and the magnetic tunnel junction layer 30 is attached to the side wall of the magnetic tunnel junction layer 30 with the miniaturization. Etching products can be removed by wet etching, such as ammonia hydrogen peroxide (APM) or nitrate hydrogen peroxide (SPM). However, when the tunnel barrier layer 34 has deliquescence properties such as MgO (magnesium oxide), the wet treatment is difficult.

そこで、上部電極40と磁気トンネル接合層30とをオーバーエッチングすることが考えられる。オーバーエッチング量を増やしたところ、200%のオーバーエッチング量において、幅W=60nmのサンプルにおける短絡がなくなった。オーバーエッチング量が200%未満では幅W=60nmのサンプルにおける短絡は改善されなかった。   Therefore, it is conceivable to over-etch the upper electrode 40 and the magnetic tunnel junction layer 30. When the amount of overetching was increased, short-circuiting in a sample having a width W = 60 nm disappeared at an overetching amount of 200%. When the over-etching amount was less than 200%, the short circuit in the sample having the width W = 60 nm was not improved.

図6は、上部電極40と磁気トンネル接合層30とをオーバーエッチングしたサンプルの面積に対する抵抗値を示す図である。図6においては、上部電極40と磁気トンネル接合層30とを200%オーバーエッチングした。その他のエッチング条件は、図4のサンプルと同じである。図6のように、幅W=60nmのサンプルの抵抗値Raは大きくなった。これは、オーバーエッチングによりエッチング生成物がエッチングされたものと考えられる。しかし、抵抗値Raが安定していない。   FIG. 6 is a diagram illustrating a resistance value with respect to an area of a sample in which the upper electrode 40 and the magnetic tunnel junction layer 30 are over-etched. In FIG. 6, the upper electrode 40 and the magnetic tunnel junction layer 30 are over-etched by 200%. Other etching conditions are the same as those of the sample of FIG. As shown in FIG. 6, the resistance value Ra of the sample having the width W = 60 nm was increased. This is considered that the etching product was etched by over-etching. However, the resistance value Ra is not stable.

図7は、上部電極40と磁気トンネル接合層30とをオーバーエッチングした際のサンプルの断面模式図である。オーバーエッチングにより、エッチング生成物が除去されるものの、磁気トンネル接合層30の例えばトンネルバリア層34がエッチングガスに曝され侵食されている(符号54)。このように、トンネルバリア層34がダメージを受けることにより、抵抗値Raが高くなり、かつばらついてしまう。   FIG. 7 is a schematic cross-sectional view of a sample when the upper electrode 40 and the magnetic tunnel junction layer 30 are over-etched. Although the etching product is removed by overetching, for example, the tunnel barrier layer 34 of the magnetic tunnel junction layer 30 is exposed to the etching gas and is eroded (reference numeral 54). As described above, the tunnel barrier layer 34 is damaged, so that the resistance value Ra becomes high and varies.

以上のように、比較例においては、磁気トンネル接合層30、例えばトンネルバリア層34に導入されるダメージによる磁気デバイスの劣化を抑制することが難しいという課題がある。なお、エッチングに起因したエッチング生成物52および磁気トンネル接合層30に導入されるダメージは、比較例で例示した上部電極40、磁気トンネル接合層30の材料およびエッチング条件に依存せず生じ得る課題である。例示した先行技術においても、トンネルバリア層34と磁気トンネル接合素子との間隔を確保できないため、上記課題を解決することは難しい。以下、上記課題を解決するための実施例について説明する。   As described above, the comparative example has a problem that it is difficult to suppress deterioration of the magnetic device due to damage introduced into the magnetic tunnel junction layer 30, for example, the tunnel barrier layer 34. The damage introduced into the etching product 52 and the magnetic tunnel junction layer 30 resulting from the etching is a problem that can occur regardless of the material and etching conditions of the upper electrode 40 and the magnetic tunnel junction layer 30 exemplified in the comparative example. is there. Even in the prior art illustrated, it is difficult to solve the above problem because the distance between the tunnel barrier layer 34 and the magnetic tunnel junction element cannot be secured. Hereinafter, examples for solving the above-described problems will be described.

図8は、実施例1に係るMRAMセルの断面図である。プラグ金属層15の直上に磁気トンネル接合部50が形成され、磁気トンネル接合部50の直上にプラグ金属層15が形成されている。その他の構成は比較例の図1および図2と同じであり説明を省略する。   FIG. 8 is a cross-sectional view of the MRAM cell according to the first embodiment. A magnetic tunnel junction 50 is formed immediately above the plug metal layer 15, and the plug metal layer 15 is formed immediately above the magnetic tunnel junction 50. Other configurations are the same as those in FIGS. 1 and 2 of the comparative example, and a description thereof will be omitted.

図9は、実施例1の磁気トンネル接合部50の断面図である。絶縁膜20を貫通するプラグ金属層22が形成されている。絶縁膜20上に下地層24が形成されている。下地層24のプラグ金属層22上には凹部26が形成されている。下地層24に形成された凹部26の内面と下地層24上とに下部電極28が形成されている。下地層24の凹部内に下部電極28の凹部が形成されている。下部電極28の凹部の内面と凹部外の下部電極28上とに磁気トンネル接合層30が形成されている。磁気トンネル接合層30は、トンネルバリア層34とトンネルバリア層34を上下挟む磁化固定層32および磁化自由層36とを含む。下部電極28の凹部内に磁気トンネル接合層30の凹部が形成されている。図9においては、トンネルバリア層34の下に磁化固定層32が形成され、トンネルバリア層34の上に磁化自由層36が形成されている。トンネルバリア層34の下に磁化自由層36が形成され、トンネルバリア層34の上に磁化固定層32が形成されていてもよい。   FIG. 9 is a cross-sectional view of the magnetic tunnel junction 50 of the first embodiment. A plug metal layer 22 penetrating the insulating film 20 is formed. A base layer 24 is formed on the insulating film 20. A recess 26 is formed on the plug metal layer 22 of the base layer 24. A lower electrode 28 is formed on the inner surface of the recess 26 formed on the foundation layer 24 and on the foundation layer 24. A recess of the lower electrode 28 is formed in the recess of the base layer 24. A magnetic tunnel junction layer 30 is formed on the inner surface of the recess of the lower electrode 28 and on the lower electrode 28 outside the recess. The magnetic tunnel junction layer 30 includes a tunnel barrier layer 34, a magnetization fixed layer 32 and a magnetization free layer 36 sandwiching the tunnel barrier layer 34 up and down. A recess of the magnetic tunnel junction layer 30 is formed in the recess of the lower electrode 28. In FIG. 9, the magnetization fixed layer 32 is formed below the tunnel barrier layer 34, and the magnetization free layer 36 is formed on the tunnel barrier layer 34. The magnetization free layer 36 may be formed under the tunnel barrier layer 34, and the magnetization fixed layer 32 may be formed over the tunnel barrier layer 34.

磁気トンネル接合層30の凹部の内面と凹部外の磁気トンネル接合層30上とに、磁気トンネル接合層30の側面に露出しないように形成された上部電極40が形成されている。上部電極40および磁気トンネル接合層30の上面は平坦化されている。上部電極40および磁気トンネル接合層30の上面にカバー膜42が形成されている。下部電極28および磁気トンネル接合層30の側面は、カバー膜42の側面により画定されている。例えば、カバー膜42の側面、磁気トンネル接合層30の側面および下部電極の側面は同一平面を形成している。なお、各側面は、材料の違いに起因するサイドエッチングによりカバー膜42の側面より内側または外側に位置していてもよい。カバー膜42を覆う絶縁膜46が形成されている。絶縁膜46およびカバー膜42を貫通し、上部電極40に達するプラグ金属層48が形成されている。   An upper electrode 40 formed so as not to be exposed to the side surface of the magnetic tunnel junction layer 30 is formed on the inner surface of the concave portion of the magnetic tunnel junction layer 30 and on the magnetic tunnel junction layer 30 outside the concave portion. The upper surfaces of the upper electrode 40 and the magnetic tunnel junction layer 30 are planarized. A cover film 42 is formed on the upper surfaces of the upper electrode 40 and the magnetic tunnel junction layer 30. Side surfaces of the lower electrode 28 and the magnetic tunnel junction layer 30 are defined by side surfaces of the cover film 42. For example, the side surface of the cover film 42, the side surface of the magnetic tunnel junction layer 30, and the side surface of the lower electrode form the same plane. In addition, each side surface may be located inside or outside the side surface of the cover film 42 by side etching due to a difference in material. An insulating film 46 that covers the cover film 42 is formed. A plug metal layer 48 that penetrates the insulating film 46 and the cover film 42 and reaches the upper electrode 40 is formed.

図10(a)から図11(d)は、実施例1の磁気トンネル接合部の製造方法を示す断面図である。図10(a)のように、酸化シリコン膜により絶縁膜20を形成する。絶縁膜20は、例えば低誘電率を有する絶縁膜でもよい。絶縁膜20を貫通するプラグ金属層22を銅を用い形成する。プラグ金属層22は、例えばタングステン等の金属でもよい。CVD法を用い絶縁膜20およびプラグ金属層22上に酸化シリコン膜により下地層24を形成する。下地膜24は、例えば低誘電率を有する絶縁膜でもよい。図10(b)のように、下地層24を上下に貫通する凹部26を形成する。凹部26の下面はプラグ金属層22に接している。凹部26の深さは、例えば下地層24の表面にCMP法を用い研磨する際の処理時間により制御することができる。実施例1においては、凹部26の深さは、凹部の底部と側壁に対して被覆性を確保することができる深さを選択する。一般的には、短辺の長さの3倍以内とする。例えば後述する図13においては、磁気トンネル接合素子の面積と凹部の深さとの関係は以下である。
面積が60nm×100〜140nmのとき凹部の深さは180nmである。
面積が80nm×100〜140nmのとき凹部の深さは240nmである
面積が100nm×100〜140nmのとき凹部の深さ300nmである。
FIG. 10A to FIG. 11D are cross-sectional views showing a method for manufacturing the magnetic tunnel junction part of the first embodiment. As shown in FIG. 10A, the insulating film 20 is formed from a silicon oxide film. The insulating film 20 may be an insulating film having a low dielectric constant, for example. A plug metal layer 22 penetrating the insulating film 20 is formed using copper. The plug metal layer 22 may be a metal such as tungsten, for example. A base layer 24 is formed of a silicon oxide film on the insulating film 20 and the plug metal layer 22 using the CVD method. For example, the base film 24 may be an insulating film having a low dielectric constant. As shown in FIG. 10B, a recess 26 that penetrates the base layer 24 vertically is formed. The lower surface of the recess 26 is in contact with the plug metal layer 22. The depth of the recess 26 can be controlled by, for example, the processing time when polishing the surface of the base layer 24 using the CMP method. In the first embodiment, the depth of the recess 26 is selected to be a depth that can ensure coverage with respect to the bottom and side walls of the recess. Generally, it is within 3 times the length of the short side. For example, in FIG. 13 described later, the relationship between the area of the magnetic tunnel junction element and the depth of the recess is as follows.
When the area is 60 nm × 100 to 140 nm, the depth of the recess is 180 nm.
When the area is 80 nm × 100 to 140 nm, the depth of the recess is 240 nm. When the area is 100 nm × 100 to 140 nm, the depth of the recess is 300 nm.

図10(c)のように、下地層24の凹部26内面および下地層24上に下部電極28を形成する。下部電極28の形成条件は、図3と同じである。   As shown in FIG. 10C, the lower electrode 28 is formed on the inner surface of the recess 26 of the base layer 24 and on the base layer 24. The formation conditions of the lower electrode 28 are the same as those in FIG.

なお、下部電極28の形成条件として以下の範囲を用いることもできる。
層構造: 下からRu膜、Ta膜
膜厚: Ru膜 5〜15nm、Ta膜 10〜40nm
下部電極28の形成は他の条件または他の金属を用いてもよい。
The following ranges can also be used as the formation conditions of the lower electrode 28.
Layer structure: Ru film, Ta film from below Film thickness: Ru film 5-15 nm, Ta film 10-40 nm
The formation of the lower electrode 28 may use other conditions or other metals.

凹部26における下部電極28の内面と下部電極28上とに磁気トンネル接合層30を形成する。磁気トンネル接合層30は、トンネルバリア層34とトンネルバリア層34を挟む磁化固定層32および磁化自由層36とを含む。磁化固定層32、トンネルバリア層34および磁化自由層36の形成条件は、図3と同じである。   A magnetic tunnel junction layer 30 is formed on the inner surface of the lower electrode 28 in the recess 26 and on the lower electrode 28. The magnetic tunnel junction layer 30 includes a tunnel barrier layer 34, a magnetization fixed layer 32 and a magnetization free layer 36 sandwiching the tunnel barrier layer 34. The formation conditions of the magnetization fixed layer 32, the tunnel barrier layer 34, and the magnetization free layer 36 are the same as those in FIG.

なお、磁化固定層32の形成条件は以下の範囲とすることもできる。
膜厚: PtMn膜 5〜20nm、CoFe膜 1.5〜3.5nm、Ru膜 0.5〜1.0nm、CoFeB膜 1.0〜3.0nm
直流印加パワー:200〜800W
ガス流量: 15〜30sccm
The formation condition of the magnetization fixed layer 32 can also be in the following range.
Film thickness: PtMn film 5-20 nm, CoFe film 1.5-3.5 nm, Ru film 0.5-1.0 nm, CoFeB film 1.0-3.0 nm
DC applied power: 200-800W
Gas flow rate: 15-30sccm

トンネルバリア層34の形成条件は以下の範囲とすることもできる。
膜厚: 0.5〜1.5nm
ガス流量:30sccm
The formation conditions of the tunnel barrier layer 34 can also be in the following ranges.
Film thickness: 0.5-1.5nm
Gas flow rate: 30sccm

磁化自由層36の形成条件は以下の範囲とすることもできる。
膜厚: CoFeB膜 1.0〜2.0nm
直流印加パワー:200〜300W
ガス流量: 15〜30sccm
磁化固定層32および磁化自由層36の形成は他の条件または他の強磁性体を用いてもよい。トンネルバリア層34の形成は他の条件または他の非磁性体を用いてもよい。
The formation conditions of the magnetization free layer 36 can also be in the following ranges.
Film thickness: CoFeB film 1.0-2.0 nm
DC applied power: 200-300W
Gas flow rate: 15-30sccm
The formation of the magnetization fixed layer 32 and the magnetization free layer 36 may use other conditions or other ferromagnetic materials. The tunnel barrier layer 34 may be formed under other conditions or other nonmagnetic materials.

凹部26における磁気トンネル接合層30の内面と磁気トンネル接合層30上とに上部電極40を形成する。上部電極40の形成条件は、図3と同じである。   An upper electrode 40 is formed on the inner surface of the magnetic tunnel junction layer 30 in the recess 26 and on the magnetic tunnel junction layer 30. The formation conditions of the upper electrode 40 are the same as those in FIG.

なお、上部電極40の形成条件は以下の範囲とすることもできる。
層構造: 下からTa膜、Ru膜、Ta膜
膜厚: Ta膜 80nm、Ru膜 10nm、Ta膜 1nm
直流印加パワー:200〜1000W
ガス流量: 10〜30sccm
上部電極40の形成は他の条件または他の金属を用いてもよい。
The formation conditions of the upper electrode 40 can also be in the following ranges.
Layer structure: Ta film, Ru film, Ta film from bottom Thickness: Ta film 80 nm, Ru film 10 nm, Ta film 1 nm
DC applied power: 200-1000W
Gas flow rate: 10-30sccm
The formation of the upper electrode 40 may use other conditions or other metals.

下部電極28から上部電極40までの工程において表面モフォロジーが悪化すると特性が劣化する。よって、下部電極28から上部電極40までの工程は、大気に曝すことなく行なうことが好ましい。   If the surface morphology deteriorates in the process from the lower electrode 28 to the upper electrode 40, the characteristics deteriorate. Therefore, the process from the lower electrode 28 to the upper electrode 40 is preferably performed without being exposed to the atmosphere.

図10(d)のように、CMP(Chemical Mechanical Polishing)法を用い、上部電極40の上面を、凹部26から離間した領域において磁気トンネル接合層30の上面が露出するように研磨する。例えば、上部電極40を、磁気トンネル接合層30の上面が露出するまで研磨する。このとき、上から見ると、上部電極40の上面の領域は下地層24の凹部26の領域を含み、かつ上部電極40の外側に磁気トンネル接合層30が露出している。   As shown in FIG. 10D, the upper surface of the upper electrode 40 is polished using a CMP (Chemical Mechanical Polishing) method so that the upper surface of the magnetic tunnel junction layer 30 is exposed in a region separated from the recess 26. For example, the upper electrode 40 is polished until the upper surface of the magnetic tunnel junction layer 30 is exposed. At this time, when viewed from above, the region of the upper surface of the upper electrode 40 includes the region of the recess 26 of the base layer 24, and the magnetic tunnel junction layer 30 is exposed outside the upper electrode 40.

図11(a)のように、カバー膜42として、窒化シリコン膜を用い下部電極28、磁気トンネル接合層30および上部電極40を覆うように形成する。カバー膜42の形成方法は図3と同じである。   As shown in FIG. 11A, the cover film 42 is formed using a silicon nitride film so as to cover the lower electrode 28, the magnetic tunnel junction layer 30, and the upper electrode 40. The method for forming the cover film 42 is the same as in FIG.

なお、カバー膜42の形成条件は以下の範囲とすることができる。
膜厚: 10〜30nm
ガス: NH(50〜100sccm)、SiH(250sccm)
ガス圧力:0.1〜1.0Pa
カバー膜42の形成は、他の条件または窒化シリコン膜以外の絶縁膜を用いてもよい。
The formation conditions of the cover film 42 can be in the following ranges.
Film thickness: 10-30nm
Gas: NH 3 (50~100sccm), SiH 4 (250sccm)
Gas pressure: 0.1-1.0 Pa
The cover film 42 may be formed using other conditions or an insulating film other than the silicon nitride film.

図11(b)を参照し、カバー膜42上にマスクを形成し、マスクを用いカバー膜42、磁気トンネル接合層30および下部電極28をエッチングする。   Referring to FIG. 11B, a mask is formed on cover film 42, and cover film 42, magnetic tunnel junction layer 30, and lower electrode 28 are etched using the mask.

カバー膜42、磁気トンネル接合層30および下部電極28のエッチング条件は以下である。
マスク: フォトレジスト
エッチング装置: RIE法
エッチングガス: メタノール
オーバーエッチング量: 120〜150%
基板加熱: なし
なお、マスクとしては、窒化チタンまたは酸化シリコン等のハードマスクを用いてもよい。
The etching conditions for the cover film 42, the magnetic tunnel junction layer 30, and the lower electrode 28 are as follows.
Mask: Photoresist Etching equipment: RIE Etching gas: Methanol Over etching amount: 120-150%
Substrate heating: None Note that a hard mask such as titanium nitride or silicon oxide may be used as the mask.

このとき。磁気トンネル接合層30および下部電極28の側面はカバー膜42の側面44により画定される。また、側面44には、上部電極40は露出していない。図12は、図11(b)におけるカバー膜を透視した上面図である。図12のように、カバー膜42の磁気トンネル接合層30の側面44から上部電極40は離間している。   At this time. The side surfaces of the magnetic tunnel junction layer 30 and the lower electrode 28 are defined by the side surfaces 44 of the cover film 42. Further, the upper electrode 40 is not exposed on the side surface 44. FIG. 12 is a top view of the cover film in FIG. As shown in FIG. 12, the upper electrode 40 is separated from the side surface 44 of the magnetic tunnel junction layer 30 of the cover film 42.

図11(c)のように、下部電極28、磁気トンネル接合層30、上部電極40およびカバー膜42を覆うように酸化シリコン膜を用い絶縁膜46を形成する。絶縁膜46は、例えば低k絶縁膜等の絶縁膜でもよい。絶縁膜46およびカバー膜42を貫通し上部電極40に電気的に接続するプラグ金属層48を形成する。以上により、実施例1に係る磁気トンネル接合部が完成する。   As shown in FIG. 11C, an insulating film 46 is formed using a silicon oxide film so as to cover the lower electrode 28, the magnetic tunnel junction layer 30, the upper electrode 40 and the cover film 42. The insulating film 46 may be an insulating film such as a low-k insulating film. A plug metal layer 48 that penetrates the insulating film 46 and the cover film 42 and is electrically connected to the upper electrode 40 is formed. Thus, the magnetic tunnel junction part according to Example 1 is completed.

図13は、実施例1における磁気トンネル接合素子の面積に対する抵抗値を示すである。白丸は実施例1を、黒丸は比較例(図6と同じ)を示している。実施例1において、磁気トンネル接合素子の面積は、下地層24の凹部26の面積を示している。磁気トンネル接合素子の幅W=60nmに対し、それぞれ長さL=100nm、120nmおよび140nmの3種類のサンプルを作製した。図13のように、実施例1においては、抵抗値Raが安定している。これは、例えば、カバー膜42から下部電極28までの側面44にエッチング生成物が付着しても、上部電極40は、エッチング生成物から離れているため、エッチング生成物を介したリーク電流が生じにくいためである。さらに、磁気トンネル接合層30をオーバーエッチングすることにより、トンネルバリア層34にダメージが導入される。または、エッチング生成物をウェットエッチングで除去することにより、トンネルバリア層34がエッチングされる。こうした場合も、図12のように、側面44から上部電極40が離間しているため、トンネルバリア層34に導入されるダメージ等が磁気トンネル接合素子の特性に影響することを抑制できるためである。   FIG. 13 is a graph showing resistance values with respect to the area of the magnetic tunnel junction element in Example 1. White circles indicate Example 1, and black circles indicate a comparative example (same as FIG. 6). In Example 1, the area of the magnetic tunnel junction element indicates the area of the recess 26 of the underlayer 24. Three types of samples having lengths L = 100 nm, 120 nm, and 140 nm were prepared for the width W = 60 nm of the magnetic tunnel junction element. As shown in FIG. 13, in Example 1, the resistance value Ra is stable. This is because, for example, even if an etching product adheres to the side surface 44 from the cover film 42 to the lower electrode 28, the upper electrode 40 is separated from the etching product, so that a leak current is generated via the etching product. This is because it is difficult. Furthermore, damage is introduced into the tunnel barrier layer 34 by over-etching the magnetic tunnel junction layer 30. Alternatively, the tunnel barrier layer 34 is etched by removing the etching product by wet etching. In such a case as well, since the upper electrode 40 is separated from the side surface 44 as shown in FIG. 12, it is possible to suppress the damage introduced into the tunnel barrier layer 34 from affecting the characteristics of the magnetic tunnel junction element. .

実施例1によれば、下地層24に凹部26を形成されている。凹部26に下部電極28、磁気トンネル接合層30および上部電極40を形成する。磁気トンネル接合層30の側面に上部電極40が達しないように形成する。これにより、磁気トンネル接合層30の側面と上部電極40で画定される磁気トンネル接合素子との距離を確保することができる。よって、例えばトンネルバリア層34のダメージや欠損に起因した接合抵抗の不安定性を解消できる。このように、磁気トンネル接合層30に導入されるダメージによる磁気デバイスの劣化を抑制することができる。   According to the first embodiment, the recess 26 is formed in the base layer 24. A lower electrode 28, a magnetic tunnel junction layer 30, and an upper electrode 40 are formed in the recess 26. The upper electrode 40 is formed so as not to reach the side surface of the magnetic tunnel junction layer 30. Thereby, the distance between the side surface of the magnetic tunnel junction layer 30 and the magnetic tunnel junction element defined by the upper electrode 40 can be secured. Therefore, the instability of the junction resistance due to, for example, damage or loss of the tunnel barrier layer 34 can be eliminated. Thus, the deterioration of the magnetic device due to the damage introduced into the magnetic tunnel junction layer 30 can be suppressed.

また、下地層24の凹部26下面を絶縁膜20を上下に貫通するプラグ金属層22の上面とすることにより、チップ面積の縮小化が可能となる。   Further, by making the lower surface of the recess 26 of the base layer 24 the upper surface of the plug metal layer 22 that penetrates the insulating film 20 vertically, the chip area can be reduced.

実施例1では、下地層24を絶縁膜としたが、例えば下地層24は金属でもよい。例えば、プラグ金属層22を下地膜とし、プラグ金属層22の上面に凹部を形成してもよい。   In the first embodiment, the base layer 24 is an insulating film, but the base layer 24 may be a metal, for example. For example, the plug metal layer 22 may be used as a base film, and a recess may be formed on the upper surface of the plug metal layer 22.

さらに、上部電極40と磁気トンネル接合層30との上面を平坦とすることで、図10(d)および図12のように、上部電極40を磁気トンネル接合層30の側面に達しないようにすることができる。   Further, the upper surfaces of the upper electrode 40 and the magnetic tunnel junction layer 30 are flattened so that the upper electrode 40 does not reach the side surface of the magnetic tunnel junction layer 30 as shown in FIGS. be able to.

さらに、図9のように、カバー膜42が上部電極40と磁気トンネル接合層30との上に形成されている。上部電極40はカバー膜42の側面と磁気トンネル接合層30の側面との間に露出していない。これにより、磁気トンネル接合層30の側面と磁気トンネル接合素子との距離を確保することができる。   Further, as shown in FIG. 9, a cover film 42 is formed on the upper electrode 40 and the magnetic tunnel junction layer 30. The upper electrode 40 is not exposed between the side surface of the cover film 42 and the side surface of the magnetic tunnel junction layer 30. Thereby, the distance between the side surface of the magnetic tunnel junction layer 30 and the magnetic tunnel junction element can be secured.

さらに、図9のように、下部電極28および磁気トンネル接合層30の側面がカバー膜42の側面44により画定されている。これにより、上部電極40を磁気トンネル接合層30から露出しないようにすることができる。   Further, as shown in FIG. 9, the side surfaces of the lower electrode 28 and the magnetic tunnel junction layer 30 are defined by the side surfaces 44 of the cover film 42. Thereby, the upper electrode 40 can be prevented from being exposed from the magnetic tunnel junction layer 30.

実施例2は、下地層24を備えず、下部電極28が凹部26を備える例である。図14は、実施例2の磁気トンネル接合素子の断面図である。図14のように、下部電極28は、上面に凹部26を備えている。磁気トンネル接合層30は、下部電極28の凹部内に形成された磁気トンネル接合層30の内面と凹部26外の下部電極28上とに形成されている。上部電極40は、下部電極28の凹部内に形成された磁気トンネル接合層30の内面と凹部26外の磁気トンネル接合層30上とに形成されている。上部電極40は、磁気トンネル接合層30の側面に達しないように形成されている。例えば、上部電極40の上面は、磁気トンネル接合層30の側面より内側に設けられている。   Example 2 is an example in which the underlying electrode 24 is not provided and the lower electrode 28 is provided with the recess 26. FIG. 14 is a cross-sectional view of the magnetic tunnel junction element of Example 2. As shown in FIG. 14, the lower electrode 28 includes a recess 26 on the upper surface. The magnetic tunnel junction layer 30 is formed on the inner surface of the magnetic tunnel junction layer 30 formed in the recess of the lower electrode 28 and on the lower electrode 28 outside the recess 26. The upper electrode 40 is formed on the inner surface of the magnetic tunnel junction layer 30 formed in the recess of the lower electrode 28 and on the magnetic tunnel junction layer 30 outside the recess 26. The upper electrode 40 is formed so as not to reach the side surface of the magnetic tunnel junction layer 30. For example, the upper surface of the upper electrode 40 is provided inside the side surface of the magnetic tunnel junction layer 30.

実施例2の構造であっても、磁気トンネル接合層30と上部電極40との距離を確保できる。このため、磁気トンネル接合層30のダメージ、例えば、トンネルバリア層34のダメージや欠損に起因した接合抵抗の不安定性を解消できる。   Even in the structure of the second embodiment, the distance between the magnetic tunnel junction layer 30 and the upper electrode 40 can be secured. For this reason, the instability of the junction resistance due to the damage of the magnetic tunnel junction layer 30, for example, the damage or deficiency of the tunnel barrier layer 34 can be eliminated.

なお、下部電極28に形成された凹部26は、実施例2のように、上部が下部より大きくなるような順テーパ構造でもよい。これにより、上部電極40を磁気トンネル接合層30の凹部内に埋め込むことが容易となる。   Note that the recess 26 formed in the lower electrode 28 may have a forward taper structure in which the upper portion is larger than the lower portion as in the second embodiment. This facilitates embedding the upper electrode 40 in the recess of the magnetic tunnel junction layer 30.

実施例1および実施例2において、トンネルバリア層34は、酸化マグネシウム以外の材料でもよい。例えば酸化アルミニウムでもよい。しかしながら酸化マグネシウムのように潮解性の材料を用いた場合、特に、図5のエッチング生成物を除去し難い。よって、トンネルバリア層34が酸化マグネシウムの場合に、実施例1または2を適用することが好ましい。   In Example 1 and Example 2, the tunnel barrier layer 34 may be made of a material other than magnesium oxide. For example, aluminum oxide may be used. However, when a deliquescent material such as magnesium oxide is used, it is particularly difficult to remove the etching product of FIG. Therefore, it is preferable to apply Example 1 or 2 when the tunnel barrier layer 34 is made of magnesium oxide.

磁気デバイスの例としてMRAMの例を説明したが、MRAM以外のデバイスに用いてもよい。   Although the example of MRAM was demonstrated as an example of a magnetic device, you may use for devices other than MRAM.

以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。   Although the embodiments of the present invention have been described in detail above, the present invention is not limited to such specific embodiments, and various modifications and changes can be made within the scope of the gist of the present invention described in the claims. It can be changed.

実施例1および2を含む実施形態に関し、さらに以下の付記を開示する。
付記1:上面に凹部を備える下部電極と、前記下部電極の前記凹部の内面と前記凹部外の前記下部電極上とに形成され、トンネルバリア層と前記トンネルバリア層を上下に挟む磁化固定層および磁化自由層とを含む磁気トンネル接合層と、前記磁気トンネル接合層上に、前記磁気トンネル接合層の側面に達しないように形成された上部電極と、を具備することを特徴とする磁気デバイス。
付記2:前記上部電極と磁気トンネル接合層との上に形成されたカバー膜を具備し、前記上部電極は前記カバー膜の側面と前記磁気トンネル接合層の側面との間に露出していないことを特徴とする付記1記載の磁気デバイス。
付記3:前記下部電極および前記磁気トンネル接合層の側面は、前記カバー膜の側面により画定されていることを特徴とする付記1または2記載の磁気デバイス。
付記4:凹部が形成された下地層を具備し、前記下部電極は、前記下地層の凹部の内面と前記下地層上とに形成され、前記下地層の凹部内に前記下部電極の凹部が形成されていることを特徴とする付記1から3のいずれか一項記載の磁気デバイス。
付記5:絶縁膜と、前記絶縁膜を上下に貫通するプラグ金属層とを具備し、前記下地層は前記絶縁膜上に形成され、前記下地層の前記凹部の下面は前記プラグ金属層の上面であることを特徴とする付記4に記載の磁気デバイス。
付記6:前記上部電極と前記磁気トンネル接合層との上面は平坦であることを特徴とする付記1から5のいずれか一項記載の磁気デバイス。
付記7:前記トンネルバリア層は酸化マグネシウムを含むことを特徴とする付記1から6のいずれか一項記載の磁気デバイス。
付記8:前記磁気デバイスは、MRAMであることを特徴とする付記1から7のいずれか一項記載の磁気デバイス。
付記9:前記下部電極の凹部の内面と前記凹部外の前記下部電極上とにトンネルバリア層と前記トンネルバリア層を上下に挟む磁化固定層および磁化自由層とを含む磁気トンネル接合層を形成する工程と、前記磁気トンネル接合層上に上部電極を形成する工程と、前記上部電極の上面を、前記凹部から離間した領域において前記磁気トンネル接合層の上面が露出するように研磨する工程と、前記上部電極が前記磁気トンネル接合層の側面に達しないように、前記磁気トンネル接合層および下部電極をエッチングする工程と、を含むことを特徴とする磁気デバイスの製造方法。
Regarding the embodiment including Examples 1 and 2, the following additional notes are disclosed.
APPENDIX 1: A lower electrode having a concave portion on the upper surface, an inner surface of the concave portion of the lower electrode and the lower electrode outside the concave portion, and a magnetization fixed layer sandwiching the tunnel barrier layer and the tunnel barrier layer vertically A magnetic device comprising: a magnetic tunnel junction layer including a magnetization free layer; and an upper electrode formed on the magnetic tunnel junction layer so as not to reach a side surface of the magnetic tunnel junction layer.
Appendix 2: A cover film is formed on the upper electrode and the magnetic tunnel junction layer, and the upper electrode is not exposed between the side surface of the cover film and the side surface of the magnetic tunnel junction layer. The magnetic device according to appendix 1, wherein:
(Supplementary note 3) The magnetic device according to Supplementary note 1 or 2, wherein side surfaces of the lower electrode and the magnetic tunnel junction layer are defined by a side surface of the cover film.
(Supplementary Note 4) A lower layer is formed on the inner surface of the recess of the base layer and on the base layer, and the recess of the lower electrode is formed in the recess of the base layer. The magnetic device according to any one of appendices 1 to 3, wherein the magnetic device is formed.
Appendix 5: An insulating film and a plug metal layer vertically penetrating the insulating film, the underlayer being formed on the insulating film, and a lower surface of the recess of the underlayer being an upper surface of the plug metal layer The magnetic device as set forth in Appendix 4, wherein:
Supplementary Note 6: The magnetic device according to any one of Supplementary notes 1 to 5, wherein upper surfaces of the upper electrode and the magnetic tunnel junction layer are flat.
APPENDIX 7: The magnetic device according to any one of appendices 1 to 6, wherein the tunnel barrier layer includes magnesium oxide.
APPENDIX 8: The magnetic device according to any one of appendices 1 to 7, wherein the magnetic device is an MRAM.
Supplementary Note 9: A magnetic tunnel junction layer including a tunnel barrier layer, a magnetization fixed layer and a magnetization free layer sandwiching the tunnel barrier layer vertically is formed on the inner surface of the recess of the lower electrode and on the lower electrode outside the recess. Polishing the upper surface of the upper electrode so that the upper surface of the magnetic tunnel junction layer is exposed in a region spaced from the recess; and And a step of etching the magnetic tunnel junction layer and the lower electrode so that the upper electrode does not reach the side surface of the magnetic tunnel junction layer.

20 絶縁膜
22 プラグ金属層
24 下地層
26 凹部
28 下部電極
30 磁気トンネル接合層
32 磁化固定層
34 トンネルバリア層34
36 磁化自由層
40 上部電極
42 カバー膜
20 Insulating Film 22 Plug Metal Layer 24 Underlayer 26 Recess 28 Lower Electrode 30 Magnetic Tunnel Junction Layer 32 Magnetization Fixed Layer 34 Tunnel Barrier Layer 34
36 Magnetization free layer 40 Upper electrode 42 Cover film

Claims (6)

上面に凹部を備える下部電極と、
前記下部電極の前記凹部の内面と前記凹部外の前記下部電極上とに形成され、トンネルバリア層と前記トンネルバリア層を上下に挟む磁化固定層および磁化自由層とを含む磁気トンネル接合層と、
前記磁気トンネル接合層上に、前記磁気トンネル接合層の側面に達しないように形成された上部電極と、
を具備することを特徴とする磁気デバイス。
A lower electrode having a recess on the upper surface;
A magnetic tunnel junction layer formed on the inner surface of the concave portion of the lower electrode and on the lower electrode outside the concave portion, and including a tunnel barrier layer and a magnetization fixed layer and a magnetization free layer sandwiching the tunnel barrier layer vertically;
An upper electrode formed on the magnetic tunnel junction layer so as not to reach a side surface of the magnetic tunnel junction layer;
A magnetic device comprising:
前記上部電極と磁気トンネル接合層との上に形成されたカバー膜を具備し、
前記上部電極は前記カバー膜の側面と前記磁気トンネル接合層の側面との間に露出していないことを特徴とする請求項1記載の磁気デバイス。
Comprising a cover film formed on the upper electrode and the magnetic tunnel junction layer;
2. The magnetic device according to claim 1, wherein the upper electrode is not exposed between a side surface of the cover film and a side surface of the magnetic tunnel junction layer.
前記下部電極および前記磁気トンネル接合層の側面は、前記カバー膜の側面により画定されていることを特徴とする請求項1または2記載の磁気デバイス。   The magnetic device according to claim 1, wherein side surfaces of the lower electrode and the magnetic tunnel junction layer are defined by side surfaces of the cover film. 凹部が形成された下地層を具備し、
前記下部電極は、前記下地層の凹部の内面と前記下地層上とに形成され、前記下地層の凹部内に前記下部電極の凹部が形成されていることを特徴とする請求項1から3のいずれか一項記載の磁気デバイス。
Comprising a base layer with a recess,
The said lower electrode is formed in the inner surface of the recessed part of the said base layer, and the said base layer, The recessed part of the said lower electrode is formed in the recessed part of the said base layer, The Claim 1 to 3 characterized by the above-mentioned. The magnetic device according to any one of claims.
絶縁膜と、前記絶縁膜を上下に貫通するプラグ金属層とを具備し、
前記下地層は前記絶縁膜上に形成され、前記下地層の前記凹部の下面は前記プラグ金属層の上面であることを特徴とする請求項1から4のいずれか一項に記載の磁気デバイス。
Comprising an insulating film and a plug metal layer vertically penetrating the insulating film;
5. The magnetic device according to claim 1, wherein the underlayer is formed on the insulating film, and a lower surface of the concave portion of the underlayer is an upper surface of the plug metal layer.
上面に凹部を備える下部電極を形成する工程と、
前記下部電極の凹部の内面と前記凹部外の前記下部電極上とにトンネルバリア層と前記トンネルバリア層を上下に挟む磁化固定層および磁化自由層とを含む磁気トンネル接合層を形成する工程と、
前記磁気トンネル接合層上に上部電極を形成する工程と、
前記上部電極の上面を、前記凹部から離間した領域において前記磁気トンネル接合層の上面が露出するように研磨する工程と、
前記上部電極が前記磁気トンネル接合層の側面に達しないように、前記磁気トンネル接合層および下部電極をエッチングする工程と、
を含むことを特徴とする磁気デバイスの製造方法。
Forming a lower electrode having a recess on the upper surface;
Forming a magnetic tunnel junction layer including a tunnel barrier layer and a magnetization fixed layer and a magnetization free layer sandwiching the tunnel barrier layer above and below the inner surface of the recess of the lower electrode and on the lower electrode outside the recess;
Forming an upper electrode on the magnetic tunnel junction layer;
Polishing the upper surface of the upper electrode so that the upper surface of the magnetic tunnel junction layer is exposed in a region spaced from the recess;
Etching the magnetic tunnel junction layer and the lower electrode so that the upper electrode does not reach the side surface of the magnetic tunnel junction layer;
A method for manufacturing a magnetic device, comprising:
JP2010293770A 2010-12-28 2010-12-28 Magnetic device and manufacturing method thereof Expired - Fee Related JP5644493B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010293770A JP5644493B2 (en) 2010-12-28 2010-12-28 Magnetic device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010293770A JP5644493B2 (en) 2010-12-28 2010-12-28 Magnetic device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2012142415A true JP2012142415A (en) 2012-07-26
JP5644493B2 JP5644493B2 (en) 2014-12-24

Family

ID=46678403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010293770A Expired - Fee Related JP5644493B2 (en) 2010-12-28 2010-12-28 Magnetic device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5644493B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017084916A (en) * 2015-10-27 2017-05-18 株式会社日立ハイテクノロジーズ Device manufacturing method and plasma processing method

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1019909A (en) * 1996-07-04 1998-01-23 Canon Inc Manufacture of magnetoresistive element and magnetoresistive element, manufacture of probe utilizing the element and probe, and magnetic microscope utilizing the probe
JP2002123916A (en) * 2000-09-21 2002-04-26 Fujitsu Ltd Magnetic recording/reading device and its manufacturing method
WO2008090696A1 (en) * 2007-01-22 2008-07-31 Nec Corporation Magnetoresistive element and magnetic storage device
JP2009094104A (en) * 2007-10-03 2009-04-30 Toshiba Corp Magnetoresistive element
JP2010016384A (en) * 2008-07-03 2010-01-21 Hynix Semiconductor Inc Magnetic tunnel junction apparatus, memory cell equipped with the same, and production method thereof
JP2010080649A (en) * 2008-09-25 2010-04-08 Toshiba Corp Magnetic memory

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1019909A (en) * 1996-07-04 1998-01-23 Canon Inc Manufacture of magnetoresistive element and magnetoresistive element, manufacture of probe utilizing the element and probe, and magnetic microscope utilizing the probe
JP2002123916A (en) * 2000-09-21 2002-04-26 Fujitsu Ltd Magnetic recording/reading device and its manufacturing method
WO2008090696A1 (en) * 2007-01-22 2008-07-31 Nec Corporation Magnetoresistive element and magnetic storage device
JP2009094104A (en) * 2007-10-03 2009-04-30 Toshiba Corp Magnetoresistive element
JP2010016384A (en) * 2008-07-03 2010-01-21 Hynix Semiconductor Inc Magnetic tunnel junction apparatus, memory cell equipped with the same, and production method thereof
JP2010080649A (en) * 2008-09-25 2010-04-08 Toshiba Corp Magnetic memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017084916A (en) * 2015-10-27 2017-05-18 株式会社日立ハイテクノロジーズ Device manufacturing method and plasma processing method

Also Published As

Publication number Publication date
JP5644493B2 (en) 2014-12-24

Similar Documents

Publication Publication Date Title
CN105845821B (en) Autoregistration magnetic random access memory (MRAM) structure that technique damage minimizes
US9947863B2 (en) Structure and method to reduce shorting in STT-MRAM device
JP5601181B2 (en) Magnetoresistive element and manufacturing method thereof
US11665911B2 (en) Method of forming memory cell
US7271010B2 (en) Nonvolatile magnetic memory device and manufacturing method thereof
KR20160031832A (en) Magnetic memory device
JP2013524515A (en) Manufacture of magnetic tunnel junction memory elements
JP5107128B2 (en) Manufacturing method of semiconductor device
JP2011249590A (en) Magnetic random access memory using magnetic tunnel junction element, and method for manufacturing the same
CN112310144A (en) Semiconductor structure and manufacturing method thereof
JP2006060207A (en) Etching solution and method of forming magnetic memory device utilizing it
US8421138B2 (en) Magnetic tunneling junction device with recessed magnetic free layer
JP2010016148A (en) Magnetic resistance effect element and method of manufacturing the same
CN104218150A (en) Forming method of magnetic random access memory unit
CN109994600B (en) Method for manufacturing magnetic random access memory
JP5644493B2 (en) Magnetic device and manufacturing method thereof
WO2022252918A1 (en) Magnetic tunnel junction device with air gap
JP5652199B2 (en) Magnetic device and manufacturing method thereof
US11895927B2 (en) Semiconductor memory device and fabrication method thereof
CN111816763B (en) Preparation method of magnetic tunnel junction memory array unit and peripheral circuit thereof
JP4899377B2 (en) Method for manufacturing nonvolatile magnetic memory device
TW202133329A (en) Integrated circuit and methods of forming the same
CN112864310A (en) Semiconductor structure and forming method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141007

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141020

R150 Certificate of patent or registration of utility model

Ref document number: 5644493

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees