JP2012142387A - Test device, stage device, and testing method - Google Patents

Test device, stage device, and testing method Download PDF

Info

Publication number
JP2012142387A
JP2012142387A JP2010293414A JP2010293414A JP2012142387A JP 2012142387 A JP2012142387 A JP 2012142387A JP 2010293414 A JP2010293414 A JP 2010293414A JP 2010293414 A JP2010293414 A JP 2010293414A JP 2012142387 A JP2012142387 A JP 2012142387A
Authority
JP
Japan
Prior art keywords
wafer
devices
stage
fluid
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010293414A
Other languages
Japanese (ja)
Inventor
Shige Ogasa
樹 織笠
Masahiko Akutsu
正彦 阿久津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2010293414A priority Critical patent/JP2012142387A/en
Publication of JP2012142387A publication Critical patent/JP2012142387A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To test a semiconductor device having electrodes on both sides in the state of a wafer.SOLUTION: The test device for testing a plurality of devices formed on a wafer and having an upper electrode on the upper surface of the wafer and a lower electrode on the lower surface thereof comprises: a stage on which the wafer is mounted; a plurality of stretchable lower terminals provided in a plurality of openings that are provided to face the lower electrodes of the plurality of devices in the stage and come into contact with the lower electrodes; a plurality of upper terminals which come into contact with the upper electrodes of the plurality of devices; and a test unit which tests the plurality of devices by applying a voltage thereto via the upper terminals and lower terminals. The lower terminals contract as the wafer abuts against the stage.

Description

本発明は、試験装置、ステージ装置、および試験方法に関する。   The present invention relates to a test apparatus, a stage apparatus, and a test method.

半導体基板の主表面と裏面の双方に電極を有する半導体デバイスが知られている。このような半導体デバイスの一例として、高電圧・大電流をスイッチングするパワー半導体素子として用いられる絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴと称す）、ＳｉＣ（シリコンカーバイト）バイポーラトランジスタ等がある。（例えば、特許文献１および２参照）。
特許文献１ 特開２０１０−４００３号公報
特許文献２ 特開２００８−１７７２７４号公報 A semiconductor device having electrodes on both the main surface and the back surface of a semiconductor substrate is known. As an example of such a semiconductor device, there are an insulated gate bipolar transistor (hereinafter referred to as IGBT), a SiC (silicon carbide) bipolar transistor and the like used as a power semiconductor element that switches high voltage and large current. (For example, refer to Patent Documents 1 and 2).
Patent Document 1 Japanese Patent Application Laid-Open No. 2010-4003 Patent Document 2 Japanese Patent Application Laid-Open No. 2008-177274

半導体デバイスは半導体製造プロセスによりウエハ上に多数個が一括して形成され、ウエハから切り出され、例えば複数個をモジュールとしてパッケージングされて製品として出荷される。半導体デバイスは、出荷までに製造不良品をスクリーニングするための試験を経る。費用、労力、資源の利用効率といった観点から、切り出し前のウエハの状態で、多数の半導体デバイスを一括して試験することが重要である。   A large number of semiconductor devices are collectively formed on a wafer by a semiconductor manufacturing process, cut out from the wafer, and packaged as a module, for example, and shipped as a product. A semiconductor device undergoes a test for screening defective products before shipment. From the viewpoints of cost, labor, and resource utilization efficiency, it is important to test a large number of semiconductor devices in a lump in a wafer state before cutting.

上記課題を解決するために、本発明の第１の態様においては、ウエハに形成され、ウエハの上面側の上側電極およびウエハの下面側の下側電極をそれぞれ有する複数のデバイスを試験する試験装置であって、ウエハが載置されるステージ部と、ステージ部における複数のデバイスのそれぞれの下側電極に対向して設けられた複数の開口内に設けられ、複数のデバイスが有する複数の下側電極と接触する伸縮可能な複数の下側端子と、複数のデバイスが有する複数の上側電極と接触する複数の上側端子と、上側端子および下側端子を介して複数のデバイスのそれぞれに電圧を印加して、複数のデバイスのそれぞれを試験する試験部と、を備える試験装置を提供する。   In order to solve the above-described problems, in the first aspect of the present invention, a test apparatus for testing a plurality of devices formed on a wafer and each having an upper electrode on the upper surface side of the wafer and a lower electrode on the lower surface side of the wafer. And a plurality of lower sides of a plurality of devices provided in a plurality of openings provided on the stage unit on which the wafer is placed and the lower electrodes of each of the plurality of devices in the stage unit. Apply voltage to each of multiple devices via multiple upper and lower terminals that can contact the electrodes, multiple upper terminals that contact multiple upper electrodes of multiple devices, and upper and lower terminals And a test unit that tests each of the plurality of devices.

本発明の第２の態様においては、ウエハに形成され、ウエハの上面側の上側電極およびウエハの下面側の下側電極をそれぞれ有する複数のデバイスを載置するステージ装置であって、ウエハが載置されるステージ部と、ステージ部における複数のデバイスのそれぞれの下側電極に対向して設けられた複数の開口内に設けられ、複数のデバイスが有する複数の下側電極と接触する伸縮可能な複数の下側端子と、複数のデバイスが有する複数の上側電極と接触する複数の上側端子と、を備え、複数の下側端子のそれぞれは、ウエハがステージ部に押し当てられるのに伴って収縮するステージ装置を提供する。   According to a second aspect of the present invention, there is provided a stage apparatus for mounting a plurality of devices formed on a wafer and each having an upper electrode on the upper surface side of the wafer and a lower electrode on the lower surface side of the wafer. The stage part to be placed and the extendable part that is provided in a plurality of openings provided to face the lower electrodes of each of the plurality of devices in the stage part and is in contact with the plurality of lower electrodes of the plurality of devices A plurality of lower terminals and a plurality of upper terminals in contact with a plurality of upper electrodes of a plurality of devices, and each of the plurality of lower terminals contracts as the wafer is pressed against the stage portion. A stage apparatus is provided.

本発明の第３の態様においては、ウエハに形成され、ウエハの上面側の上側電極およびウエハの下面側の下側電極をそれぞれ有する複数のデバイスを試験する試験方法であって、ウエハをステージ部に載置し、ウエハをステージ部に押し当てることにより、ステージ部における複数のデバイスのそれぞれの下側電極に対向して設けられた複数の開口内に設けられ、複数のデバイスが有する複数の下側電極と接触する伸縮可能な複数の下側端子と下側電極とを接触させ、複数の上側端子を複数のデバイスが有する複数の上側電極と接触させ、複数の上側端子および複数の下側端子を介して複数のデバイスのそれぞれに電圧を印加して、複数のデバイスのそれぞれを試験する試験方法を提供する。   In a third aspect of the present invention, there is provided a test method for testing a plurality of devices formed on a wafer, each having an upper electrode on the upper surface side of the wafer and a lower electrode on the lower surface side of the wafer, wherein the wafer is a stage unit. Is placed in the plurality of openings provided in the stage portion so as to be opposed to the lower electrodes of the plurality of devices in the stage portion. A plurality of expandable lower terminals that contact the side electrode and the lower electrode are brought into contact, a plurality of upper terminals are brought into contact with a plurality of upper electrodes of a plurality of devices, a plurality of upper terminals and a plurality of lower terminals A test method is provided for testing each of the plurality of devices by applying a voltage to each of the plurality of devices.

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。   It should be noted that the above summary of the invention does not enumerate all the necessary features of the present invention. In addition, a sub-combination of these feature groups can also be an invention.

本実施形態における試験装置１０００を、当該試験装置１０００を用いて試験される被試験デバイスが形成されたウエハ１０とともに示す。A test apparatus 1000 in this embodiment is shown together with a wafer 10 on which a device under test to be tested using the test apparatus 1000 is formed. 本実施形態の試験装置１０００において、ステージ部１６０に載置されたウエハ１０の上側電極１４および下側電極１２に対し、それぞれ上側端子１７５および下側端子１６５によって接触する構造を、ステージ部１６０および上側接続部１７０とともに示す。In the test apparatus 1000 of the present embodiment, a structure in which the upper terminal 175 and the lower terminal 165 are in contact with the upper electrode 14 and the lower electrode 12 of the wafer 10 placed on the stage unit 160, respectively. Shown with upper connection 170. 下側端子１６５の側面図である。4 is a side view of a lower terminal 165. FIG. 図３ＡにおけるＡ−Ａ'で示した切断面における断面図である。It is sectional drawing in the cut surface shown by AA 'in FIG. 3A. 下側端子１６５の構造の他の例を、ステージ部１６０に設けられた開口とともに示す。Another example of the structure of the lower terminal 165 is shown together with an opening provided in the stage unit 160. 下側端子１６５の構造の更に他の例を、ステージ部１６０に設けられた開口とともに示す。Still another example of the structure of the lower terminal 165 is shown together with an opening provided in the stage unit 160. 本実施形態における温度制御部１８０によりウエハ１０の温度を制御するフローチャートを示す。6 is a flowchart for controlling the temperature of the wafer 10 by the temperature control unit 180 in the present embodiment.

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。   Hereinafter, the present invention will be described through embodiments of the invention, but the following embodiments do not limit the invention according to the claims. In addition, not all the combinations of features described in the embodiments are essential for the solving means of the invention.

図１は、本実施形態における試験装置１０００を、当該試験装置１０００を用いて試験される被試験デバイスが形成されたウエハ１０とともに示す。試験装置１０００は、メインフレーム１００、テストヘッド１３０、マザーボード１５０、上側接続部１７０、および温度制御部１８０を有する。   FIG. 1 shows a test apparatus 1000 according to the present embodiment together with a wafer 10 on which a device under test to be tested using the test apparatus 1000 is formed. The test apparatus 1000 includes a main frame 100, a test head 130, a motherboard 150, an upper connection unit 170, and a temperature control unit 180.

ウエハ１０には複数の被試験デバイスが形成され、それぞれの被試験デバイスは、その上面側に上側電極を有し、下面側に下側電極を有する。ウエハ１０は、マザーボード１５０が備えるステージ部１６０に載置される。ウエハ１０は、下面がステージ部に面するようにステージ部１６０に載置される。ウエハ１０に形成される被試験デバイスは、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、ＳｉＣ（シリコンカーバイト）バイポーラトランジスタ等であってよい。   A plurality of devices under test are formed on the wafer 10, and each device under test has an upper electrode on the upper surface side and a lower electrode on the lower surface side. The wafer 10 is placed on the stage unit 160 included in the mother board 150. Wafer 10 is placed on stage unit 160 such that the lower surface faces the stage unit. The device under test formed on the wafer 10 may be an insulated gate bipolar transistor (IGBT), a SiC (silicon carbide) bipolar transistor, or the like.

メインフレーム１００は、試験装置１０００の各部に制御信号を供給し被試験デバイスの試験を制御する制御部、試験装置１０００の各部に動作電源電圧を供給する電源部、テストプログラムを実行しテスト結果の表示／記憶を行う操作端末を構成するワークステーション等を備える。メインフレーム１０は、ケーブルによりテストヘッド１３０に接続され、生成した制御信号をテストヘッド１３０に供給するとともに、試験結果をテストヘッドから受け取る。   The main frame 100 supplies a control signal to each part of the test apparatus 1000 to control the test of the device under test, a power supply part that supplies an operating power supply voltage to each part of the test apparatus 1000, executes a test program, A workstation constituting an operation terminal that performs display / storage is provided. The main frame 10 is connected to the test head 130 by a cable, and supplies the generated control signal to the test head 130 and receives the test result from the test head.

テストヘッド１３０は、１又は複数の試験部１３５、テストヘッド側基板１３８、コネクタ１４０、およびコネクタ１４２を備える。テストヘッド１３０がメインフレーム１００から受け取った制御信号は、それぞれの試験部１３５に分配される。試験部１３５は、制御信号に基づき試験信号を発生し、テストヘッド側基板１３８、コネクタ１４０、コネクタ１４２、及びマザーボード１５０を介して、ウエハ１０に形成された被試験デバイスに供給する。また、それぞれの試験部１３５は、供給した試験信号に応じて被試験デバイスが出力する出力信号を、テストヘッド側基板１３８、コネクタ１４０、コネクタ１４２、及びマザーボード１５０を介して受け取る。また、それぞれの試験部１３５は、ケーブルを介して試験結果をメインフレーム１０に送信する。   The test head 130 includes one or a plurality of test units 135, a test head side substrate 138, a connector 140, and a connector 142. A control signal received from the main frame 100 by the test head 130 is distributed to each test unit 135. The test unit 135 generates a test signal based on the control signal, and supplies the test signal to a device under test formed on the wafer 10 via the test head side substrate 138, the connector 140, the connector 142, and the mother board 150. Each test unit 135 receives an output signal output from the device under test according to the supplied test signal via the test head side substrate 138, the connector 140, the connector 142, and the motherboard 150. Each test unit 135 transmits a test result to the main frame 10 via a cable.

テストヘッド側基板１３８は、テストヘッド１３０の内部に面して１又は複数のコネクタ１４０を備え、マザーボード１５０に面して１又は複数のコネクタ１４２を備える。コネクタ１４０は、試験部１３５に対応付けて設けられ、それぞれのコネクタ１４０は対応する試験部１３５と接続される。コネクタ１４２は、テストヘッド側基板１３８のマザーボードと対面する面に、マザーボード１５０が備えるコネクタと対応する位置に配置される。テストヘッド側基板１３８は、試験部１３５が発生する試験信号および被試験デバイスの出力信号を、試験部１３５とマザーボード１５０との間で伝達すべく、コネクタ１４０とコネクタ１４２とを相互に接続する配線を備える。   The test head side substrate 138 includes one or more connectors 140 facing the inside of the test head 130, and includes one or more connectors 142 facing the mother board 150. The connectors 140 are provided in association with the test units 135, and each connector 140 is connected to the corresponding test unit 135. The connector 142 is disposed on the surface of the test head side substrate 138 facing the motherboard at a position corresponding to the connector provided on the motherboard 150. The test head side substrate 138 is a wiring that interconnects the connector 140 and the connector 142 to transmit the test signal generated by the test unit 135 and the output signal of the device under test between the test unit 135 and the mother board 150. Is provided.

マザーボード１５０は、マザーボード下面基板１５２、同軸ケーブル１５４、ステージ部１６０、および下側端子１６５を備える。マザーボード下面基板１５２は、テストヘッド側基板１３８が備えるコネクタ１４２と嵌合するコネクタ（不図示）を備え、試験部１３５が発生する試験信号を受け取るとともに、ウエハ１０に形成された複数の被試験デバイスの出力信号を試験部１３５に供給する。同軸ケーブル１５４は、マザーボード下面基板１５２は、試験信号および被試験デバイスの出力信号を伝達すべく、マザーボード下面基板１５２とステージ部１６０とを接続する。なお、本実施形態ではマザーボード１５０が、テストヘッド１３０の上に位置する例を用いて説明したが、マザーボード１５０の配置は任意であり、テストヘッド１３０の上でなくてもよい。   The motherboard 150 includes a motherboard lower surface substrate 152, a coaxial cable 154, a stage unit 160, and a lower terminal 165. The motherboard lower surface substrate 152 includes a connector (not shown) that fits with the connector 142 included in the test head side substrate 138, receives a test signal generated by the test unit 135, and a plurality of devices under test formed on the wafer 10. Are output to the test unit 135. The coaxial cable 154 connects the motherboard lower surface substrate 152 and the stage unit 160 so that the motherboard lower surface substrate 152 transmits a test signal and an output signal of the device under test. In the present embodiment, the motherboard 150 is described using an example in which the motherboard 150 is positioned on the test head 130. However, the arrangement of the motherboard 150 is arbitrary and may not be on the test head 130.

ステージ部１６０は、マザーボード１５０の上面に設けられ、被試験デバイスが形成されたウエハ１０を載置する。ステージ部１６０は、複数の被試験デバイスのそれぞれの下側電極１２に対向して設けられた複数の開口を有する。開口は貫通口であっても非貫通口であってもよい。それぞれの開口内に、対向する被試験デバイスが有する下側電極１２と接触する下側端子１６５が設けられる。下側端子１６５は伸縮可能であってよい。下側端子１６５が伸縮可能であると、ウエハ１０におけるステージ部１６０に対向する面が平坦でない場合であっても、下側電極１２との電気的接触を確保することができる。また、ウエハ１０をステージ部１６０と密着させることができるので、ウエハ１０を効率的に冷却できる。ステージ部１６０は、下側端子１６５を介して、試験信号および被試験デバイスの少なくとも一部を被試験デバイスとの間で授受する。   The stage unit 160 is provided on the upper surface of the mother board 150 and places the wafer 10 on which the device under test is formed. The stage unit 160 has a plurality of openings provided to face the lower electrodes 12 of the plurality of devices under test. The opening may be a through hole or a non-through hole. In each opening, there is provided a lower terminal 165 that comes into contact with the lower electrode 12 of the opposing device under test. The lower terminal 165 may be extendable. If the lower terminal 165 can be expanded and contracted, electrical contact with the lower electrode 12 can be ensured even when the surface of the wafer 10 facing the stage portion 160 is not flat. Further, since the wafer 10 can be brought into close contact with the stage unit 160, the wafer 10 can be efficiently cooled. The stage unit 160 transmits and receives a test signal and at least a part of the device under test via the lower terminal 165 to and from the device under test.

ステージ部１６０は、試験信号および被試験デバイスの出力信号の少なくとも一部を、上側接続部１７０との間で授受する。ステージ部１６０が下側端子１６５を介して被試験デバイスと授受する信号と、ステージ部１６０が上側接続部１７０との間で授受する信号とは、排他的であってもよいし、一部または全てが重複してもよい。   The stage unit 160 exchanges at least part of the test signal and the output signal of the device under test with the upper connection unit 170. The signal exchanged between the stage unit 160 and the device under test via the lower terminal 165 and the signal exchanged between the stage unit 160 and the upper connection unit 170 may be exclusive, or a part or All may overlap.

上側接続部１７０は、ステージ部１６０の上に、ウエハ１０を覆うように載置される。上側接続部１７０は、被試験複数のデバイスが有する複数の上側電極１４と接触する複数の上側端子１７５を備え、各上側端子を介して上側電極に試験信号を供給し、または上側電極から被試験デバイスの出力信号を受け取る。上側端子１７５のそれぞれは、上側接続部１７０の本体からウエハ１０に向けて延伸するプローブであってよい。上側端子１７５として用いられるプローブは弾性を有してよく、複数の上側電極１４の間の高低差をプローブの弾性によって吸収し、上側電極１４と上側端子１７５との接触を確実なものとしてよい。プローブは、ステージ部１６０および同軸ケーブル１５４を介して試験部１３５に接続されてもよく、ケーブル及びテストヘッド側基板を介して試験部１３５に接続されてもよい。   The upper connection portion 170 is placed on the stage portion 160 so as to cover the wafer 10. The upper connecting portion 170 includes a plurality of upper terminals 175 that are in contact with the plurality of upper electrodes 14 of the plurality of devices under test, and supplies a test signal to the upper electrode via each upper terminal, or from the upper electrode to the device under test. Receive the output signal of the device. Each of the upper terminals 175 may be a probe extending from the main body of the upper connection portion 170 toward the wafer 10. The probe used as the upper terminal 175 may have elasticity, and the height difference between the plurality of upper electrodes 14 may be absorbed by the elasticity of the probe, and the contact between the upper electrode 14 and the upper terminal 175 may be ensured. The probe may be connected to the test unit 135 via the stage unit 160 and the coaxial cable 154, or may be connected to the test unit 135 via the cable and the test head side substrate.

上側端子１７５のそれぞれは、プローブに代えて、異方性導電体の基板であってよく、当該異方性導電体の基板をウエハ１０に密着させることにより電気的接続を取ってよい。   Each of the upper terminals 175 may be a substrate of an anisotropic conductor instead of the probe, and electrical connection may be established by bringing the substrate of the anisotropic conductor into close contact with the wafer 10.

以上のような構成により、試験部１３５は、上側端子１７５および下側端子１６５を介して複数の被試験デバイスのそれぞれに電圧を印加して、複数の被試験デバイスのそれぞれを試験する。このように、本実施形態の試験装置によれば、両面に電極を有する半導体デバイスをウエハの状態で試験することができる。   With the configuration as described above, the test unit 135 applies a voltage to each of the plurality of devices under test via the upper terminal 175 and the lower terminal 165 to test each of the plurality of devices under test. Thus, according to the test apparatus of the present embodiment, a semiconductor device having electrodes on both sides can be tested in a wafer state.

温度制御部１８０は、ウエハ１０に形成された被試験デバイスの温度が目標温度となるよう、ウエハの温度を制御する。温度制御部１８０は、流体供給部１８２、および混合比制御部１８８を備える。流体供給部１８２は、２種類の温度の流体を混合比制御部１８８に供給する。混合比制御部１８８は、供給される流体の混合比を制御して目標温度の流体とし、ステージ部１６０に流してウエハ１０の温度を制御する。温度制御部１８０は、ステージ部１６０とウエハ１０との接触面を介してウエハ１０の温度を制御する。   The temperature controller 180 controls the temperature of the wafer so that the temperature of the device under test formed on the wafer 10 becomes the target temperature. The temperature control unit 180 includes a fluid supply unit 182 and a mixing ratio control unit 188. The fluid supply unit 182 supplies fluids having two kinds of temperatures to the mixing ratio control unit 188. The mixing ratio control unit 188 controls the temperature of the wafer 10 by controlling the mixing ratio of the supplied fluid to obtain a fluid having a target temperature and flowing it to the stage unit 160. The temperature control unit 180 controls the temperature of the wafer 10 through the contact surface between the stage unit 160 and the wafer 10.

混合比制御部１８８は、ステージ部１６０の近傍に設けられてよく、ステージ部１６０に内蔵されてもよい。混合比制御部１８８がステージ部１６０内に設けることにより、混合後の配管でステージ部１６０内を循環させる流体の温度が目標温度からずれることを防ぐことができる。他の例として、混合比制御部１８８は、流体供給部１８２内に設けられてもよい。このような構成によれば、流体供給部１８２とテストヘッドを接続する配管の数を減らすことができる。   The mixing ratio control unit 188 may be provided in the vicinity of the stage unit 160 or may be built in the stage unit 160. By providing the mixing ratio control unit 188 in the stage unit 160, it is possible to prevent the temperature of the fluid circulating in the stage unit 160 from being mixed with the pipe after mixing from deviating from the target temperature. As another example, the mixing ratio control unit 188 may be provided in the fluid supply unit 182. According to such a configuration, the number of pipes connecting the fluid supply unit 182 and the test head can be reduced.

温度制御部１８０の詳細な実施形態については、特許文献特表２０１０−５３５４１７号公報を参照されたい。温度制御部１８０は、他の例として、ペルチェ素子、ヒートシンク、ヒータ又はこれらの組み合わせであってよい。   For a detailed embodiment of the temperature control unit 180, refer to Japanese Patent Application Publication No. 2010-535417. As another example, the temperature control unit 180 may be a Peltier element, a heat sink, a heater, or a combination thereof.

流体供給部１８２は、第１流体供給部１８４と第２流体供給部１８６を備える。第１流体供給部１８４は、目標温度よりも低温である第１温度の第１流体を、供給配管を通じて混合比制御部１８８に供給し、帰還配管を経由して混合比制御部１８８から流体を回収する。第１流体供給部１８４は、回収した流体の温度を第１温度に加熱又は冷却し、再び混合比制御部１８８に供給する。   The fluid supply unit 182 includes a first fluid supply unit 184 and a second fluid supply unit 186. The first fluid supply unit 184 supplies the first fluid having the first temperature lower than the target temperature to the mixing ratio control unit 188 through the supply pipe, and supplies the fluid from the mixing ratio control unit 188 through the return pipe. to recover. The first fluid supply unit 184 heats or cools the temperature of the recovered fluid to the first temperature, and supplies the fluid to the mixing ratio control unit 188 again.

第２流体供給部１８６は、目標温度と同温度または目標温度よりも高温である第２温度の第２流体を、供給配管を通じて混合比制御部１８８に供給し、帰還配管を経由して混合比制御部１８８から流体を回収する。第２流体供給部１８６は、回収した流体の温度を第２温度に加熱又は冷却し、再び混合比制御部１８８に供給する。   The second fluid supply unit 186 supplies the second fluid having the second temperature that is the same temperature as the target temperature or higher than the target temperature to the mixture ratio control unit 188 through the supply pipe, and mixes the mixture ratio via the return pipe. The fluid is recovered from the control unit 188. The second fluid supply unit 186 heats or cools the recovered fluid temperature to the second temperature, and supplies the fluid to the mixing ratio control unit 188 again.

温度制御部１８０の変形例として、混合比制御部１８８から回収した流体を第３の温度に再加熱した第３流体を蓄え、混合比制御部１８８の制御に応じて、第３流体を供給・循環させてもよい。   As a modification of the temperature control unit 180, the third fluid obtained by reheating the fluid recovered from the mixing ratio control unit 188 to the third temperature is stored, and the third fluid is supplied according to the control of the mixing ratio control unit 188. It may be circulated.

混合比制御部１８８は、第１流体及び第２流体のそれぞれの流量を調節するバルブと、ステージ部１６０におけるウエハ１０と接触する部位の温度を測定する温度形とを備え、測定温度とメインフレーム１００からの命令とに基づき第１流体及び第２流体のそれぞれの流量を調節する。例えば、混合比制御部１８８は、第１流体の流入量を制御することにより第１流体および第２流体の混合比を制御してよい。混合比制御部１８８は、第１流体と第２流体とを混合させて目標温度とした流体をステージ部１６０内に循環させて、ウエハ１０の温度が目標温度となるように制御する。   The mixing ratio control unit 188 includes a valve that adjusts the flow rates of the first fluid and the second fluid, and a temperature shape that measures the temperature of the portion of the stage unit 160 that contacts the wafer 10. Based on the command from 100, the flow rates of the first fluid and the second fluid are adjusted. For example, the mixing ratio control unit 188 may control the mixing ratio of the first fluid and the second fluid by controlling the inflow amount of the first fluid. The mixing ratio control unit 188 controls the temperature of the wafer 10 to be the target temperature by circulating the fluid having the target temperature by mixing the first fluid and the second fluid in the stage unit 160.

混合比制御部１８８には、第１流体供給部１８４から供給される流体を流す供給配管、第１流体供給部１８４へ流体を戻すための帰還配管、第２流体供給部１８６から供給される流体を流す供給配管、および第２流体供給部１８６へ流体を戻すための帰還配管が接続される。また、混合比制御部１８８は、混合した流体をステージ部１６０内に張り巡らせた配管に循環させ、ステージ部１６０全体をウエハ１０に対するヒートシンクとして作用させてウエハ１０の温度を制御する。このような構成により、両面に電極が設けられたウエハ１０を試験する場合であっても、ウエハ１０の温度を目標温度に保つことができる。   The mixing ratio control unit 188 includes a supply pipe through which the fluid supplied from the first fluid supply unit 184 flows, a return pipe for returning the fluid to the first fluid supply unit 184, and a fluid supplied from the second fluid supply unit 186. And a return pipe for returning the fluid to the second fluid supply unit 186 are connected. In addition, the mixing ratio control unit 188 circulates the mixed fluid through a pipe extending around the stage unit 160, and controls the temperature of the wafer 10 by causing the entire stage unit 160 to act as a heat sink for the wafer 10. With such a configuration, the temperature of the wafer 10 can be maintained at the target temperature even when the wafer 10 having electrodes provided on both sides is tested.

ステージ部１６０の上面における開口以外の部分には、載置されるウエハ１０との間の熱抵抗を低減させる部材が配置されてもよい。載置されるウエハ１０との間の熱抵抗を低減させる部材は、例えば非導電性かつ高熱伝導率のペースト、シート等であってよい。   A member for reducing the thermal resistance between the stage 10 and the wafer 10 to be placed may be disposed in a portion other than the opening on the upper surface of the stage unit 160. The member that reduces the thermal resistance between the mounted wafer 10 and the like may be, for example, a non-conductive and high thermal conductivity paste, sheet, or the like.

図２は、本実施形態の試験装置１０００において、ステージ部１６０に載置されたウエハ１０の上側電極１４および下側電極１２に対し、それぞれ上側端子１７５および下側端子１６５によって接触する構造を、ステージ部１６０および上側接続部１７０とともに示す。ステージ部１６０は、ウエハ１０に形成された被試験デバイスの下側電極１２に対向して設けられた複数の開口を有する。複数の開口のそれぞれは、下側端子１６５を収容する。下側端子１６５は収縮可能に構成され、非収縮状態において、下側端子１６５の先端がステージ部１６０の上面より突出し、最も収縮状態において、下側端子１６５の先端がステージ部１６０の上面と同一平面或いは上面より退行した位置となるように配置される。下側端子１６５のそれぞれは、ウエハ１０がステージ部１６０に押し当てられるのに伴って収縮する。   FIG. 2 shows a structure in which the upper terminal 175 and the lower terminal 165 are in contact with the upper electrode 14 and the lower electrode 12 of the wafer 10 placed on the stage unit 160 in the test apparatus 1000 of the present embodiment, respectively. It is shown with the stage part 160 and the upper side connection part 170. FIG. The stage unit 160 has a plurality of openings provided to face the lower electrode 12 of the device under test formed on the wafer 10. Each of the plurality of openings accommodates the lower terminal 165. The lower terminal 165 is configured to be contractible, and in the non-contracted state, the tip of the lower terminal 165 protrudes from the upper surface of the stage portion 160, and in the most contracted state, the tip of the lower terminal 165 is the same as the upper surface of the stage portion 160. It arrange | positions so that it may become a position retreated from a plane or an upper surface. Each of the lower terminals 165 contracts as the wafer 10 is pressed against the stage unit 160.

図３Ａおよび図３Ｂは、本実施形態における下側端子１６５の構造の一例を示す。図３Ａは、下側端子１６５の側面図であり、図３Ｂは、図３ＡにおけるＡ−Ａ'で示した切断面における断面図である。複数の下側端子１６５のそれぞれは、固定部１６６、可動部１６７、および付勢部１６８を有する。固定部１６６は、ステージ部１６０に固定される。可動部１６７は、固定部１６６に対して下側端子１６５の伸縮方向に移動可能に係合される。付勢部１６８は、可動部１６７をウエハ１０側へと付勢する。付勢部１６８は、係合された固定部１６６および可動部１６７の間に設けられた空洞内に設けられたバネ（コイルスプリング）により構成される。当該バネは、一端が空洞内において固定部１６６に接し、他端が空洞内において可動部１６７に接するように配置される。このような下側端子１６５の構成により、下側端子１６５を収縮可能とすることができ、ウエハ１０におけるステージ部１６０に対向する面が平坦出ない場合であても、下側電極１２との電気的接触を確保することができる。他の例として、付勢部１６８は、空気圧または流体圧により可動部１６７を付勢してよい。   3A and 3B show an example of the structure of the lower terminal 165 in the present embodiment. 3A is a side view of the lower terminal 165, and FIG. 3B is a cross-sectional view taken along the line AA ′ in FIG. 3A. Each of the plurality of lower terminals 165 includes a fixed portion 166, a movable portion 167, and an urging portion 168. The fixing unit 166 is fixed to the stage unit 160. The movable portion 167 is engaged with the fixed portion 166 so as to be movable in the expansion / contraction direction of the lower terminal 165. The urging unit 168 urges the movable unit 167 toward the wafer 10 side. The urging portion 168 includes a spring (coil spring) provided in a cavity provided between the fixed portion 166 and the movable portion 167 engaged with each other. The spring is disposed so that one end is in contact with the fixed portion 166 in the cavity and the other end is in contact with the movable portion 167 in the cavity. With such a configuration of the lower terminal 165, the lower terminal 165 can be contracted, and even when the surface of the wafer 10 that faces the stage unit 160 is not flat, the electrical connection with the lower electrode 12 can be achieved. Contact can be ensured. As another example, the urging unit 168 may urge the movable unit 167 by air pressure or fluid pressure.

図４は、下側端子１６５の構造の他の例を、ステージ部１６０に設けられた開口とともに示す。本例の下側端子１６５は、開口内にカンチレバーとして設けられる。下側端子１６５の先端は、ウエハ１０がステージ部１６０に載置されない状態においては、ステージ部１６０の上面より突出している。そして、ウエハ１０がステージ部１６０に押し当てられるのに伴って変位または変形しつつ被試験デバイスの下側電極１２と接触する。下側端子１６５をカンチレバーとして設けると、コイルスプリングを用いる方式より一端子あたりの電流容量を大きくすることができる。   FIG. 4 shows another example of the structure of the lower terminal 165 together with an opening provided in the stage unit 160. The lower terminal 165 of this example is provided as a cantilever in the opening. The tip of the lower terminal 165 protrudes from the upper surface of the stage unit 160 when the wafer 10 is not placed on the stage unit 160. Then, the wafer 10 comes into contact with the lower electrode 12 of the device under test while being displaced or deformed as it is pressed against the stage unit 160. When the lower terminal 165 is provided as a cantilever, the current capacity per terminal can be increased as compared with a method using a coil spring.

図５は、下側端子１６５の構造の更に他の例を、ステージ部１６０に設けられた開口とともに示す。本例の下側端子１６５は、開口内に針として設けられる。下側端子１６５の先端は、ステージ部１６０の上面よりわずかに突出して設けられる。そして、ウエハ１０がステージ部１６０に押し当てられるのに伴って被試験デバイスの下側電極１２と接触する。下側端子１６５は、ウエハ１０がステージ部１６０に押し当てられるのに伴って変位または変形してよい。下側端子１６５の突出量は、接触により被試験デバイスを損傷させないように調整される。下側端子１６５を針として設けると、コイルスプリングを用いる方式より一端子あたりの電流容量を大きくすることができる。   FIG. 5 shows still another example of the structure of the lower terminal 165 together with an opening provided in the stage unit 160. The lower terminal 165 of this example is provided as a needle in the opening. The tip of the lower terminal 165 is provided so as to slightly protrude from the upper surface of the stage unit 160. Then, as the wafer 10 is pressed against the stage unit 160, it comes into contact with the lower electrode 12 of the device under test. The lower terminal 165 may be displaced or deformed as the wafer 10 is pressed against the stage unit 160. The protruding amount of the lower terminal 165 is adjusted so as not to damage the device under test by contact. When the lower terminal 165 is provided as a needle, the current capacity per terminal can be increased as compared with a method using a coil spring.

図６は、本実施形態における温度制御部１８０によりウエハ１０の温度を制御するフローチャートを示す。ステップＳ４０２において、目標温度が設定される。目標温度は、被試験デバイスが形成されたウエハ１０の設定温度または温度範囲であってよい。他の例として、目標温度は、ステージ部１６０におけるウエハ１０と接触する部位の温度であってよい。   FIG. 6 shows a flowchart for controlling the temperature of the wafer 10 by the temperature controller 180 in this embodiment. In step S402, a target temperature is set. The target temperature may be a set temperature or a temperature range of the wafer 10 on which the device under test is formed. As another example, the target temperature may be a temperature of a part in contact with the wafer 10 in the stage unit 160.

次に、ウエハ１０及び／又はステージ部１６０の温度を測定し（ステップＳ４０４）、測定温度度と目標温度とを比較する（ステップＳ４０６）。測定温度と目標温度とが一致する場合、混合比制御部１８８は現在の流量を維持してステップＳ４０４に戻り、後進された温度データを取得する。   Next, the temperature of the wafer 10 and / or the stage unit 160 is measured (step S404), and the measured temperature is compared with the target temperature (step S406). If the measured temperature matches the target temperature, the mixture ratio control unit 188 maintains the current flow rate, returns to step S404, and acquires backward temperature data.

ステップＳ４０６において、測定温度が目標温度より低いときは、ステップＳ４１２に進み、第１流体の流量を減少させ、及び／又は第２流体の流量を増加させる。これにより、ヒートシンクとして作用するステージ部１６０の温度を上昇させる。一方、測定温度が目標温度より高いときは、ステップＳ４１０に進み、第１流体の流量を増加させ、及び／又は第２流体の流量を減少させる。これにより、ヒートシンクとして作用するステージ部１６０の温度を下降させる。いずれの場合も、流量調節後にステップＳ４０４に戻り、更新された温度データを取得し、必要に応じて以上のステップを繰り返す。   In step S406, when the measured temperature is lower than the target temperature, the process proceeds to step S412 to decrease the flow rate of the first fluid and / or increase the flow rate of the second fluid. Thereby, the temperature of the stage part 160 which acts as a heat sink is raised. On the other hand, when the measured temperature is higher than the target temperature, the process proceeds to step S410 to increase the flow rate of the first fluid and / or decrease the flow rate of the second fluid. Thereby, the temperature of the stage part 160 which acts as a heat sink is lowered. In either case, the flow returns to step S404 after adjusting the flow rate, and the updated temperature data is acquired, and the above steps are repeated as necessary.

以上のような制御により、温度制御部１８０は、ウエハ１０の温度を目標温度に維持することができる。   Through the control as described above, the temperature control unit 180 can maintain the temperature of the wafer 10 at the target temperature.

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。   As mentioned above, although this invention was demonstrated using embodiment, the technical scope of this invention is not limited to the range as described in the said embodiment. It will be apparent to those skilled in the art that various modifications or improvements can be added to the above-described embodiment. It is apparent from the scope of the claims that the embodiments added with such changes or improvements can be included in the technical scope of the present invention.

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。   The order of execution of each process such as operations, procedures, steps, and stages in the apparatus, system, program, and method shown in the claims, the description, and the drawings is particularly “before” or “prior to”. It should be noted that the output can be realized in any order unless the output of the previous process is used in the subsequent process. Regarding the operation flow in the claims, the description, and the drawings, even if it is described using “first”, “next”, etc. for convenience, it means that it is essential to carry out in this order. It is not a thing.

１０ ウエハ
１２ 下側電極
１４ 上側電極
１００ メインフレーム
１３０ テストヘッド
１３５ 試験部
１３８ テストヘッド側基板
１４０ コネクタ
１４２ コネクタ
１５０ マザーボード
１５２ マザーボード下面基板
１５４ 同軸ケーブル
１６０ ステージ部
１６５ 下側端子
１７０ 上側接続部
１７５ 上側端子
１８０ 温度制御部
１８２ 流体供給部
１８４ 第１流体供給部
１８６ 第２流体供給部
１８８ 混合比制御部 DESCRIPTION OF SYMBOLS 10 Wafer 12 Lower electrode 14 Upper electrode 100 Main frame 130 Test head 135 Test part 138 Test head side board 140 Connector 142 Connector 150 Mother board 152 Motherboard lower surface board 154 Coaxial cable 160 Stage part 165 Lower terminal 170 Upper connection part 175 Upper terminal 180 Temperature control unit 182 Fluid supply unit 184 First fluid supply unit 186 Second fluid supply unit 188 Mixing ratio control unit

Claims (9)

ウエハに形成され、前記ウエハの上面側の上側電極および前記ウエハの下面側の下側電極をそれぞれ有する複数のデバイスを試験する試験装置であって、
前記ウエハが載置されるステージ部と、
前記ステージ部における前記複数のデバイスのそれぞれの前記下側電極に対向して設けられた複数の開口内に設けられ、前記複数のデバイスが有する複数の前記下側電極と接触する伸縮可能な複数の下側端子と、
前記複数のデバイスが有する複数の前記上側電極と接触する複数の上側端子と、
前記複数の上側端子および前記複数の下側端子を介して前記複数のデバイスのそれぞれに電圧を印加して、前記複数のデバイスのそれぞれを試験する試験部と、
を備える
試験装置。 A test apparatus for testing a plurality of devices formed on a wafer and each having an upper electrode on the upper surface side of the wafer and a lower electrode on the lower surface side of the wafer,
A stage unit on which the wafer is placed;
A plurality of extendable contacts that are provided in a plurality of openings provided to face the lower electrodes of the plurality of devices in the stage portion, and that are in contact with the plurality of lower electrodes of the plurality of devices. A lower terminal,
A plurality of upper terminals in contact with the plurality of upper electrodes of the plurality of devices;
A test unit for testing each of the plurality of devices by applying a voltage to each of the plurality of devices via the plurality of upper terminals and the plurality of lower terminals;
A testing apparatus comprising: 前記ステージ部における前記ウエハとの接触面を介して前記ウエハの温度を制御する温度制御部を更に備える請求項１に記載の試験装置。   The test apparatus according to claim 1, further comprising a temperature control unit configured to control a temperature of the wafer via a contact surface with the wafer in the stage unit. 前記温度制御部は、温度の異なる複数の流体の混合比を制御して目標温度の流体とし、前記ステージ部に混合した流体を流して前記ウエハの温度を制御する請求項２に記載の試験装置。   The test apparatus according to claim 2, wherein the temperature control unit controls a mixing ratio of a plurality of fluids having different temperatures to obtain a target temperature fluid, and controls the temperature of the wafer by flowing the mixed fluid to the stage unit. . 前記温度制御部は、
第１温度の第１流体を供給する第１流体供給部と、
前記第１温度より高い第２温度の第２流体を供給する第２流体供給部と、
前記第１流体の流入量を制御することにより前記第１流体および前記第２流体の混合比を制御する混合比制御部と、
を有する請求項３に記載の試験装置。 The temperature controller is
A first fluid supply section for supplying a first fluid at a first temperature;
A second fluid supply section for supplying a second fluid having a second temperature higher than the first temperature;
A mixing ratio control unit that controls a mixing ratio of the first fluid and the second fluid by controlling an inflow amount of the first fluid;
The test apparatus according to claim 3, comprising: 前記複数の下側端子のそれぞれは、前記ウエハが前記ステージ部に押し当てられるのに伴って収縮する請求項１から４のいずれか１項に記載の試験装置。   5. The test apparatus according to claim 1, wherein each of the plurality of lower terminals contracts as the wafer is pressed against the stage unit. 6. 前記複数の下側端子のそれぞれは、
前記ステージ部に固定される固定部と、
前記固定部に対して下側端子の伸縮方向に移動可能に係合される可動部と、
前記可動部を前記ウエハ側へと付勢する付勢部と、
を有する請求項５に記載の試験装置。 Each of the plurality of lower terminals is
A fixing part fixed to the stage part;
A movable part engaged with the fixed part so as to be movable in the expansion / contraction direction of the lower terminal;
An urging portion for urging the movable portion toward the wafer;
The test apparatus according to claim 5, comprising: 前記付勢部は、係合された前記固定部および前記可動部の間に設けられた空洞内に設けられ、一端が前記空洞内において前記固定部に接し、他端が前記空洞内において前記可動部に接するバネを含む請求項６に記載の試験装置。   The urging portion is provided in a cavity provided between the engaged fixed portion and the movable portion, and one end is in contact with the fixed portion in the cavity, and the other end is movable in the cavity. The test apparatus according to claim 6, comprising a spring in contact with the part. ウエハに形成され、前記ウエハの上面側の上側電極および前記ウエハの下面側の下側電極をそれぞれ有する複数のデバイスを載置するステージ装置であって、
前記ウエハが載置されるステージ部と、
前記ステージ部における前記複数のデバイスのそれぞれの前記下側電極に対向して設けられた複数の開口内に設けられ、前記複数のデバイスが有する複数の前記下側電極と接触する伸縮可能な複数の下側端子と、
前記複数のデバイスが有する複数の前記上側電極と接触する複数の上側端子と、
を備える
ステージ装置。 A stage apparatus for mounting a plurality of devices formed on a wafer and each having an upper electrode on the upper surface side of the wafer and a lower electrode on the lower surface side of the wafer,
A stage unit on which the wafer is placed;
A plurality of extendable contacts that are provided in a plurality of openings provided to face the lower electrodes of the plurality of devices in the stage portion, and that are in contact with the plurality of lower electrodes of the plurality of devices. A lower terminal,
A plurality of upper terminals in contact with the plurality of upper electrodes of the plurality of devices;
A stage apparatus. ウエハに形成され、前記ウエハの上面側の上側電極および前記ウエハの下面側の下側電極をそれぞれ有する複数のデバイスを試験する試験方法であって、
前記ウエハをステージ部に載置し、
前記ステージ部における前記複数のデバイスのそれぞれの前記下側電極に対向して設けられた複数の開口内に設けられ、前記複数のデバイスが有する複数の前記下側電極と接触する複数の下側端子と前記下側電極とを接触させ、
複数の上側端子を前記複数のデバイスが有する複数の前記上側電極と接触させ、
前記複数の上側端子および前記複数の下側端子を介して前記複数のデバイスのそれぞれに電圧を印加して、前記複数のデバイスのそれぞれを試験する試験方法。 A test method for testing a plurality of devices formed on a wafer and each having an upper electrode on the upper surface side of the wafer and a lower electrode on the lower surface side of the wafer,
Place the wafer on the stage,
A plurality of lower terminals provided in a plurality of openings provided to face the lower electrodes of each of the plurality of devices in the stage portion, and in contact with the plurality of lower electrodes included in the plurality of devices. And the lower electrode in contact with each other,
Bringing a plurality of upper terminals into contact with the plurality of upper electrodes of the plurality of devices;
A test method for testing each of the plurality of devices by applying a voltage to each of the plurality of devices via the plurality of upper terminals and the plurality of lower terminals.
JP2010293414A 2010-12-28 2010-12-28 Test device, stage device, and testing method Pending JP2012142387A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010293414A JP2012142387A (en) 2010-12-28 2010-12-28 Test device, stage device, and testing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010293414A JP2012142387A (en) 2010-12-28 2010-12-28 Test device, stage device, and testing method

Publications (1)

Publication Number Publication Date
JP2012142387A true JP2012142387A (en) 2012-07-26

Family

ID=46678381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010293414A Pending JP2012142387A (en) 2010-12-28 2010-12-28 Test device, stage device, and testing method

Country Status (1)

Country Link
JP (1) JP2012142387A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014157123A1 (en) * 2013-03-25 2014-10-02 東京エレクトロン株式会社 Substrate testing apparatus and substrate temperature adjustment method
JP2022080072A (en) * 2020-11-17 2022-05-27 ハイソル株式会社 Wafer chuck and prober device
JP2023511495A (en) * 2019-12-18 2023-03-20 フォームファクター， インコーポレイテッド Double-sided probe system with thermal control system and associated method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249695A (en) * 2010-05-31 2011-12-08 Micronics Japan Co Ltd Semiconductor device testing equipment, testing method using the same, and coaxial probe needle unit used for the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249695A (en) * 2010-05-31 2011-12-08 Micronics Japan Co Ltd Semiconductor device testing equipment, testing method using the same, and coaxial probe needle unit used for the same

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014157123A1 (en) * 2013-03-25 2014-10-02 東京エレクトロン株式会社 Substrate testing apparatus and substrate temperature adjustment method
JP2014209536A (en) * 2013-03-25 2014-11-06 東京エレクトロン株式会社 Substrate inspection device and substrate temperature adjustment method
CN105103281A (en) * 2013-03-25 2015-11-25 东京毅力科创株式会社 Substrate testing apparatus and substrate temperature adjustment method
US20160109508A1 (en) * 2013-03-25 2016-04-21 Tokyo Electron Limited Heat treatment apparatus and heat treatment method
EP2980837A4 (en) * 2013-03-25 2017-01-04 Tokyo Electron Limited Substrate testing apparatus and substrate temperature adjustment method
US9885747B2 (en) 2013-03-25 2018-02-06 Tokyo Electron Limited Substrate inspection apparatus and substrate temperature control method
KR101831038B1 (en) * 2013-03-25 2018-04-04 도쿄엘렉트론가부시키가이샤 Substrate testing apparatus and substrate temperature adjustment method
TWI620944B (en) * 2013-03-25 2018-04-11 Tokyo Electron Ltd Substrate inspection device and substrate temperature adjustment method
JP2023511495A (en) * 2019-12-18 2023-03-20 フォームファクター， インコーポレイテッド Double-sided probe system with thermal control system and associated method
JP7474330B2 (en) 2019-12-18 2024-04-24 フォームファクター， インコーポレイテッド DOUBLE-SIDED PROBE SYSTEM HAVING THERMAL CONTROL SYSTEM AND ASSOCIATED METHODS - Patent application
JP2022080072A (en) * 2020-11-17 2022-05-27 ハイソル株式会社 Wafer chuck and prober device

Similar Documents

Publication Publication Date Title
US10718808B2 (en) Electronics tester with current amplification
KR102213726B1 (en) A probe card assembly for testing electronic devices
US7843202B2 (en) Apparatus for testing devices
KR102161329B1 (en) Package on package thermal forcing device
US6468098B1 (en) Electrical contactor especially wafer level contactor using fluid pressure
JP5466018B2 (en) Reinforcement assembly for device testing
TW201140105A (en) Test device and connection device
US9804223B2 (en) Systems and methods for conforming test tooling to integrated circuit device with heater socket
CN101540454B (en) Electronic component connecting apparatus, electronic unit and electronic apparatus
KR101532998B1 (en) Electric Connecting Apparatus
KR20120063576A (en) Pushing apparatus for testing a semiconductor device and test handler including the same
JP2012142387A (en) Test device, stage device, and testing method
KR101265974B1 (en) Probe device and testing system
CN101315410A (en) Pre-burning test device of semiconductor component
JP2014169964A (en) Method of manufacturing semiconductor device
CN101788576A (en) The electrical test electrical test method of device and electronic installation
JP2008277831A (en) Probing apparatus and operation method therefor
TWM611776U (en) An automated test system using bridge connection
US9007080B2 (en) Systems and methods for conforming device testers to integrated circuit device profiles with feedback temperature control
WO2011030379A1 (en) Conductive member, connecting member, testing apparatus and method for repairing connecting member
US20130169302A1 (en) System and adapter for testing packaged integrated circuit chips
US8749260B2 (en) Test wafer unit and test system
CN112816847B (en) High-power semiconductor device electrifying heating performance testing device
JP2007129090A (en) Wafer test system, prober, wafer test method and probe card
KR20150112425A (en) Test socket for semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130329

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140522

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140722