JP2012124333A - Semiconductor device and manufacturing method of semiconductor device - Google Patents

Semiconductor device and manufacturing method of semiconductor device Download PDF

Info

Publication number
JP2012124333A
JP2012124333A JP2010273972A JP2010273972A JP2012124333A JP 2012124333 A JP2012124333 A JP 2012124333A JP 2010273972 A JP2010273972 A JP 2010273972A JP 2010273972 A JP2010273972 A JP 2010273972A JP 2012124333 A JP2012124333 A JP 2012124333A
Authority
JP
Japan
Prior art keywords
substrate
solder resist
semiconductor chip
semiconductor device
conductive particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010273972A
Other languages
Japanese (ja)
Inventor
Takuya Sugiyama
拓也 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2010273972A priority Critical patent/JP2012124333A/en
Publication of JP2012124333A publication Critical patent/JP2012124333A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device with high connection reliability and to provide a manufacturing method of the semiconductor device.SOLUTION: A semiconductor device 10 comprises a substrate 11 of which electrode pads 12 are formed on one surface, and a semiconductor chip 15 of which bumps 16 are formed on one surface. The semiconductor chip 15 is mounted on the substrate 11 such that the one surface of the semiconductor chip 15 faces the one surface of the substrate 11. A solder resist 13 is formed on the one surface of the substrate 11 so as to cover at least the electrode pads 12, and conductive particles 14 are dispersed in the solder resist 13. The bumps 16 of the semiconductor chip 15 are electrically connected to the electrode pads 12 of the substrate 11 via the conductive particles 14.

Description

本発明は、半導体チップを能動素子形成面を下向きにして基板に実装するフリップチップ接続技術を用いた半導体装置、および半導体装置の製造方法に関するものであり、特に、半導体チップと基板間の接続信頼性を向上させる技術に関するものである。   The present invention relates to a semiconductor device using a flip-chip connection technique for mounting a semiconductor chip on a substrate with an active element formation surface facing down, and a method for manufacturing the semiconductor device, and more particularly to connection reliability between the semiconductor chip and the substrate. It is related with the technique which improves property.

電子機器の急速な発達に伴い、半導体素子は、これまで以上に高機能・多機能化が進んでいる。しかし、高機能・多機能化によって、半導体素子の入出力端子数は増加し、また、半導体素子を高速動作させるための配線長は短縮化が求められる。そこで、このような半導体素子の要件を満たすために開発された接続工法として、フリップチップ方式がある。フリップチップ方式は、電極パッドを半導体素子の配線面の全面に設けることができるため、多ピン化に適している。また、フリップチップ方式は、ワイヤボンディングなどの半導体素子接続工法と比較して、引き出し線を必要としないため、配線長の短縮化が可能となっている。   With the rapid development of electronic devices, semiconductor elements are becoming more highly functional and multifunctional than ever. However, the number of input / output terminals of the semiconductor element is increased due to high functionality / multifunction, and the wiring length for operating the semiconductor element at high speed is required to be shortened. Therefore, a flip chip method is known as a connection method developed to satisfy the requirements of such semiconductor elements. The flip chip method is suitable for increasing the number of pins because the electrode pad can be provided on the entire wiring surface of the semiconductor element. Further, the flip-chip method does not require a lead wire as compared with a semiconductor element connection method such as wire bonding, and thus the wiring length can be shortened.

図１１（ａ）〜（ｃ）に、フリップチップ方式を用いた半導体装置１００の製造工程を示す。半導体装置１００は、半導体チップ１０４がフリップチップ接続によって基板１０１に実装された構成を有するものである。   11A to 11C show a manufacturing process of the semiconductor device 100 using the flip chip method. The semiconductor device 100 has a configuration in which a semiconductor chip 104 is mounted on a substrate 101 by flip chip connection.

まず、図１１（ａ）に示すように、基板１０１を準備する。基板１０１の表面には、複数の配線および複数の電極パッドにより構成される配線パターンと、ソルダーレジスト１０３とが形成されている。ここで、図１１に示す１０２は、半導体チップ１０４と接続するための電極パッドである。ソルダーレジスト１０３は、配線を覆い、かつ、電極パッド１０２を露出するように、基板１０１の表面に形成されている。   First, as shown in FIG. 11A, a substrate 101 is prepared. On the surface of the substrate 101, a wiring pattern including a plurality of wirings and a plurality of electrode pads and a solder resist 103 are formed. Here, 102 shown in FIG. 11 is an electrode pad for connecting to the semiconductor chip 104. The solder resist 103 is formed on the surface of the substrate 101 so as to cover the wiring and expose the electrode pad 102.

続いて、図１１（ｂ）に示すように、基板１０１に半導体チップ１０４を電気的に接続する。具体的には、まず、基板１０１の電極パッド１０２、すなわち半導体チップ１０４のバンプ１０５を接続する部位に、導電ペースト（図示せず）を塗布する。導電ペーストは、導電粒子が分散されたペースト状の樹脂である。そして、バンプ１０５を電極パッド１０２に位置合わせして、バンプ１０５を電極パッド１０２の上に置く。半導体チップ１０４は、能動素子が形成された面に、電気信号を入出力するための電極パッド（図示せず）が複数形成されるとともに、各電極パッド上にバンプ１０５がそれぞれ形成されている。その後、基板１０１と半導体チップ１０４とを加熱圧着して、導電ペーストを硬化させる。これにより、半導体チップ１０４のバンプ１０５を、導電粒子を介して基板１０１の電極パッド１０２に電気的に接続することができる。   Subsequently, as illustrated in FIG. 11B, the semiconductor chip 104 is electrically connected to the substrate 101. Specifically, first, a conductive paste (not shown) is applied to a portion where the electrode pad 102 of the substrate 101, that is, the bump 105 of the semiconductor chip 104 is connected. The conductive paste is a paste-like resin in which conductive particles are dispersed. Then, the bump 105 is aligned with the electrode pad 102 and the bump 105 is placed on the electrode pad 102. In the semiconductor chip 104, a plurality of electrode pads (not shown) for inputting / outputting electric signals are formed on the surface on which active elements are formed, and bumps 105 are formed on the respective electrode pads. Thereafter, the substrate 101 and the semiconductor chip 104 are thermocompression bonded to cure the conductive paste. Thereby, the bump 105 of the semiconductor chip 104 can be electrically connected to the electrode pad 102 of the substrate 101 through the conductive particles.

続いて、図１１（ｃ）に示すように、アンダーフィル樹脂１０６を形成する。具体的には、液状のアンダーフィル用樹脂を、半導体チップ１０４と基板１０１との空隙に注入する。このとき、液状のアンダーフィル用樹脂を、上記空隙を充填し、露出していた基板１０１の電極パッド１０２を覆う程度に注入する。そして、注入した液状のアンダーフィル用樹脂を加熱硬化させる。これにより、アンダーフィル樹脂１０６を形成することができる。   Subsequently, as shown in FIG. 11C, an underfill resin 106 is formed. Specifically, a liquid underfill resin is injected into the gap between the semiconductor chip 104 and the substrate 101. At this time, a liquid underfill resin is injected so as to fill the gap and cover the exposed electrode pads 102 of the substrate 101. Then, the injected liquid underfill resin is heated and cured. Thereby, the underfill resin 106 can be formed.

このようにして、半導体チップ１０４を基板１０１に実装することができる。半導体装置１００は、実装面積が半導体チップの面積とほぼ等しく、ワイヤボンディングなどの半導体素子接続工法を用いた場合と比較して非常に小さいため、高密度実装が可能である。   In this manner, the semiconductor chip 104 can be mounted on the substrate 101. Since the mounting area of the semiconductor device 100 is almost equal to the area of the semiconductor chip and is very small as compared with the case where a semiconductor element connection method such as wire bonding is used, high-density mounting is possible.

一方、生産性向上を目的として、アンダーフィル樹脂形成工程を削減する方法が提案されている（例えば、特許文献１参照）。この方法は、半導体チップを実装する前に、導電粒子を含有した樹脂を基板の半導体チップ実装領域に塗布しておき、その後、半導体チップを実装することで、電極間の接続と樹脂充填とを同時に行うというものである。   On the other hand, for the purpose of improving productivity, a method of reducing the underfill resin forming process has been proposed (for example, see Patent Document 1). In this method, before mounting the semiconductor chip, a resin containing conductive particles is applied to the semiconductor chip mounting region of the substrate, and then the connection between the electrodes and the resin filling are performed by mounting the semiconductor chip. It is to do at the same time.

図１２（ａ）〜（ｄ）に、特許文献１に記載の半導体装置の製造工程を示す。図１２（ａ）〜（ｄ）は、半導体チップ２０７のバンプ２０９と配線基板２０１の電極パッド２０２との接続部分付近を拡大して示している。   12A to 12D show a manufacturing process of the semiconductor device described in Patent Document 1. FIG. 12A to 12D are enlarged views showing the vicinity of the connection portion between the bump 209 of the semiconductor chip 207 and the electrode pad 202 of the wiring board 201. FIG.

まず、図１２（ａ）に示すように、配線基板２０１の電極パッド２０２上に、樹脂２０４に導電粒子２０５を添加してなる導電性ペースト２０６を塗布する。なお、導電性ペースト２０６に替えて、樹脂に導電粒子を添加してなる導電性フィルムを貼り付けてもよい。配線基板２０１の電極パッド２０２の周りには、すり鉢状形状のソルダーレジスト２０３が形成されている。導電性ペースト２０６の塗布後、導電粒子２０５は、重力の影響で沈殿し、電極パッド２０２上とソルダーレジスト２０３の平坦部上とに堆積する。   First, as shown in FIG. 12A, a conductive paste 206 obtained by adding conductive particles 205 to a resin 204 is applied on the electrode pads 202 of the wiring board 201. Instead of the conductive paste 206, a conductive film obtained by adding conductive particles to a resin may be attached. A mortar-shaped solder resist 203 is formed around the electrode pads 202 of the wiring board 201. After the application of the conductive paste 206, the conductive particles 205 are precipitated under the influence of gravity and are deposited on the electrode pad 202 and the flat portion of the solder resist 203.

続いて、図１２（ｂ）に示すように、配線基板２０１に、基板平面方向に振動を加える。これにより、ソルダーレジスト２０３の平坦部上にあった導電粒子２０５が、ソルダーレジスト２０３のすり鉢状部に落ち込み、図１２（ｃ）に示すように、電極パッド２０２上およびその近傍に集合する。   Subsequently, as shown in FIG. 12B, vibration is applied to the wiring substrate 201 in the substrate plane direction. As a result, the conductive particles 205 on the flat portion of the solder resist 203 fall into the mortar-shaped portion of the solder resist 203 and gather on and near the electrode pad 202 as shown in FIG.

続いて、図１２（ｄ）に示すように、半導体チップ２０７の電極２０８上に形成されたバンプ２０９を、配線基板２０１の電極パッド２０２に位置合わせして、バンプ２０９を電極パッド２０２上に置いた状態で加熱圧着することにより、樹脂２０４を硬化させる。このとき、導電粒子２０５は、加熱圧着によりバンプ２０９と電極パッド２０２とに挟み込まれて両者に接触しているので、両者の導通を得ることが可能となっている。   Subsequently, as shown in FIG. 12D, the bump 209 formed on the electrode 208 of the semiconductor chip 207 is aligned with the electrode pad 202 of the wiring substrate 201, and the bump 209 is placed on the electrode pad 202. In this state, the resin 204 is hardened by thermocompression bonding. At this time, since the conductive particles 205 are sandwiched between the bumps 209 and the electrode pads 202 by thermocompression bonding, both can be electrically connected.

こうして作製した半導体装置では、電極パッド２０２上およびその近傍に導電粒子２０５を集合させることで、バンプ２０９と電極パッド２０２との間に確実に導電粒子２０５を挟み込ませて、安定した導通を得ている。これにより、半導体チップ２０７と配線基板２０１との間の電気的接続を確保している。   In the semiconductor device thus manufactured, the conductive particles 205 are gathered on the electrode pad 202 and in the vicinity thereof, so that the conductive particles 205 are surely sandwiched between the bump 209 and the electrode pad 202 to obtain stable conduction. Yes. Thereby, the electrical connection between the semiconductor chip 207 and the wiring board 201 is ensured.

特開２００７−２８１２６９号公報（２００７年１０月２５日公開）JP 2007-281269 A (released on October 25, 2007)

しかしながら、フリップチップ方式を用いた半導体装置において、上述した従来の接続方法は接続信頼性が低いという問題点を有している。   However, in the semiconductor device using the flip chip method, the conventional connection method described above has a problem that connection reliability is low.

つまりは、半導体チップを実装する前の基板（配線基板）の電極パッドは露出しているため、基板の保管時および搬送途中において、電極パッドへの汚染が生じることがある。また、電極パッドとソルダーレジストとの段差によって、電極パッドに異物が付着し易くなっている。この結果、付着した異物や汚染によって接続後の電気的接続不良が発生しており、接続信頼性を低下させている。このことは、特に、多出力およびファインピッチ化が進んだ半導体装置において顕著に現われている。   In other words, since the electrode pads on the substrate (wiring substrate) before mounting the semiconductor chip are exposed, the electrode pads may be contaminated during storage and transportation of the substrate. Further, foreign matters are likely to adhere to the electrode pad due to the step between the electrode pad and the solder resist. As a result, an electrical connection failure after connection is caused by the attached foreign matter or contamination, and the connection reliability is lowered. This is particularly apparent in semiconductor devices that have advanced multiple outputs and fine pitches.

また、基板の電極パッドが、従来一般的である、表面に錫めっき処理が施された銅により構成されている場合、接合後、時の経過につれ、銅と錫と間の相互拡散が進む。このため、電極パッドとバンプ間の接合性が低下する。相互拡散を抑制するためには、半導体装置の保管環境および保管期間を管理する必要があり、制約条件が増えるという問題を招く。   Moreover, when the electrode pad of a board | substrate is comprised with the copper by which the tin plating process was performed to the surface which is common conventionally, after joining, interdiffusion between copper and tin advances as time passes. For this reason, the bondability between the electrode pad and the bump is lowered. In order to suppress the mutual diffusion, it is necessary to manage the storage environment and storage period of the semiconductor device, which causes a problem that the constraint condition increases.

本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、接続信頼性の高い半導体装置、および半導体装置の製造方法を提供することにある。   The present invention has been made in view of the above-described conventional problems, and an object thereof is to provide a semiconductor device having high connection reliability and a method for manufacturing the semiconductor device.

本発明の半導体装置は、上記課題を解決するために、電極パッドが一方の面に形成された基板と、バンプが一方の面に形成された半導体チップとを備え、上記半導体チップの一方の面が上記基板の一方の面に対向する向きで、上記半導体チップが上記基板に実装されている半導体装置であって、上記基板の一方の面には、少なくとも上記電極パッドを覆うように、ソルダーレジストが形成され、上記ソルダーレジストには、導電粒子が分散され、上記半導体チップのバンプは、上記導電粒子を介して上記基板の電極パッドと電気的に接続されていることを特徴としている。   In order to solve the above problems, a semiconductor device of the present invention includes a substrate having electrode pads formed on one surface and a semiconductor chip having bumps formed on one surface, and one surface of the semiconductor chip. Is a semiconductor device in which the semiconductor chip is mounted on the substrate in a direction facing one surface of the substrate, and a solder resist is provided on one surface of the substrate so as to cover at least the electrode pad In the solder resist, conductive particles are dispersed, and the bumps of the semiconductor chip are electrically connected to the electrode pads of the substrate through the conductive particles.

上記の構成によれば、基板の電極パッドは、ソルダーレジストに覆われているので露出しない。これにより、半導体チップを実装する前の段階において、基板の保管時および搬送途中における、電極パッドへの汚染を防止することが可能となる。また、従来存在していた電極パッドとソルダーレジストとの段差が解消することにより、異物付着を減少することが可能となる。   According to said structure, since the electrode pad of a board | substrate is covered with the soldering resist, it is not exposed. This makes it possible to prevent the electrode pads from being contaminated during the storage and transport of the substrate before the semiconductor chip is mounted. In addition, since the step between the existing electrode pad and the solder resist is eliminated, adhesion of foreign matter can be reduced.

また、半導体チップのバンプは、ソルダーレジスト中の導電粒子を介して基板の電極パッドと電気的に接続されているので、基板の電極パッドの表面への、接合のためのめっき処理（例えば、電極パッドが銅の場合、錫めっき処理）が不要となる。よって、接合後の時の経過による電極パッドとめっき部との相互拡散を気にする必要がなく、半導体装置の保管環境および保管期間を緩和することが可能となる。   Moreover, since the bumps of the semiconductor chip are electrically connected to the electrode pads of the substrate through the conductive particles in the solder resist, a plating process (for example, electrodes) for bonding to the surface of the electrode pads of the substrate is performed. When the pad is made of copper, the tin plating process) is not necessary. Therefore, there is no need to worry about the mutual diffusion between the electrode pad and the plated portion due to the passage of time after bonding, and the storage environment and storage period of the semiconductor device can be relaxed.

したがって、接続信頼性の高い半導体装置を提供することが可能となる。   Therefore, it is possible to provide a semiconductor device with high connection reliability.

また、本発明の半導体装置は、電極パッドが一方の面に形成された基板と、バンプが一方の面に形成された半導体チップとを備え、上記半導体チップの一方の面が上記基板の一方の面に対向する向きで、上記半導体チップが上記基板に実装されている半導体装置であって、上記基板の一方の面には、少なくとも上記電極パッドを覆うように、ソルダーレジストが形成され、上記ソルダーレジストの表面には、導電粒子が塗布され、上記半導体チップのバンプは、上記導電粒子を介して上記基板の電極パッドと電気的に接続されている構成とすることもできる。   The semiconductor device of the present invention includes a substrate having electrode pads formed on one surface and a semiconductor chip having bumps formed on one surface, and one surface of the semiconductor chip is one of the substrates. A semiconductor device in which the semiconductor chip is mounted on the substrate in a direction facing the surface, and a solder resist is formed on one surface of the substrate so as to cover at least the electrode pad, and the solder Conductive particles may be applied to the surface of the resist, and the bumps of the semiconductor chip may be electrically connected to the electrode pads of the substrate via the conductive particles.

また、本発明の半導体装置では、上記ソルダーレジストは、熱硬化型、紫外線硬化型、または光感光型の絶縁性樹脂により構成されていることが好ましい。   In the semiconductor device of the present invention, the solder resist is preferably made of a thermosetting, ultraviolet curable, or photosensitive insulating resin.

また、本発明の半導体装置では、上記導電粒子は、金属でめっきされたプラスチック粒子、または、金属粒子により構成されていることが好ましい。   In the semiconductor device of the present invention, the conductive particles are preferably composed of plastic particles plated with metal or metal particles.

また、本発明の半導体装置では、上記ソルダーレジストの厚みは、上記導電粒子の粒径と等しい、または、上記導電粒子の粒径よりも大きいことが好ましい。上記ソルダーレジストの厚みは、１０μｍ〜５０μｍであり、上記導電粒子の粒径は、１μｍ〜１０μｍであるとすることができる。   In the semiconductor device of the present invention, it is preferable that the thickness of the solder resist is equal to or larger than the particle diameter of the conductive particles. The solder resist may have a thickness of 10 μm to 50 μm, and the conductive particles may have a particle size of 1 μm to 10 μm.

また、本発明の半導体装置では、上記ソルダーレジストの厚みは、上記導電粒子の粒径よりも小さいことが好ましい。   In the semiconductor device of the present invention, the thickness of the solder resist is preferably smaller than the particle size of the conductive particles.

また、本発明の半導体装置では、上記半導体チップは、発光素子を有していることが好ましい。   In the semiconductor device of the present invention, the semiconductor chip preferably has a light emitting element.

本発明の半導体装置の製造方法は、上記課題を解決するために、電極パッドが一方の面に形成された基板と、バンプが一方の面に形成された半導体チップとを備え、上記半導体チップの一方の面が上記基板の一方の面に対向する向きで、上記半導体チップが上記基板に実装されている半導体装置の製造方法であって、上記基板の一方の面に、少なくとも上記電極パッドを覆うように、導電粒子が分散されたソルダーレジストを形成する工程と、上記半導体チップのバンプを上記基板の電極パッドに位置を合わせて、該バンプを上記ソルダーレジストの上に置いた後、上記半導体チップと上記基板とを加熱圧着し、上記半導体チップのバンプを、上記導電粒子を介して上記基板の電極パッドと電気的に接続する工程とを含むことを特徴としている。   In order to solve the above problems, a method of manufacturing a semiconductor device according to the present invention includes a substrate on which electrode pads are formed on one surface, and a semiconductor chip on which bumps are formed on one surface. A method for manufacturing a semiconductor device, wherein one surface of the substrate is mounted on the substrate with one surface facing the one surface of the substrate, wherein at least the electrode pad is covered on one surface of the substrate. As described above, the step of forming a solder resist in which conductive particles are dispersed, the bump of the semiconductor chip is aligned with the electrode pad of the substrate, and the bump is placed on the solder resist, and then the semiconductor chip And the substrate is thermocompression-bonded, and the step of electrically connecting the bumps of the semiconductor chip to the electrode pads of the substrate via the conductive particles is included. .

上記の構成によれば、基板の電極パッドは、ソルダーレジストに覆われているので露出しない。これにより、半導体チップを実装する前の段階において、基板の保管時および搬送途中における、電極パッドへの汚染を防止することが可能となる。また、従来存在していた電極パッドとソルダーレジストとの段差が解消することにより、異物付着を減少することが可能となる。   According to said structure, since the electrode pad of a board | substrate is covered with the soldering resist, it is not exposed. This makes it possible to prevent the electrode pads from being contaminated during the storage and transport of the substrate before the semiconductor chip is mounted. In addition, since the step between the existing electrode pad and the solder resist is eliminated, adhesion of foreign matter can be reduced.

また、半導体チップのバンプは、ソルダーレジスト中の導電粒子を介して基板の電極パッドと電気的に接続するので、基板の電極パッドの表面への、接合のためのめっき処理（例えば、電極パッドが銅の場合、錫めっき処理）が不要となる。よって、接合後の時の経過による電極パッドとめっき部との相互拡散を気にする必要がなく、半導体装置の保管環境および保管期間を緩和することが可能となる。   Moreover, since the bumps of the semiconductor chip are electrically connected to the electrode pads of the substrate through the conductive particles in the solder resist, a plating process for bonding to the surface of the electrode pads of the substrate (for example, electrode pads In the case of copper, tin plating) is not necessary. Therefore, there is no need to worry about the mutual diffusion between the electrode pad and the plated portion due to the passage of time after bonding, and the storage environment and storage period of the semiconductor device can be relaxed.

したがって、接続信頼性の高い半導体装置の製造方法を提供することが可能となる。   Therefore, it is possible to provide a method for manufacturing a semiconductor device with high connection reliability.

また、本発明の半導体装置の製造方法は、電極パッドが一方の面に形成された基板と、バンプが一方の面に形成された半導体チップとを備え、上記半導体チップの一方の面が上記基板の一方の面に対向する向きで、上記半導体チップが上記基板に実装されている半導体装置の製造方法であって、上記基板の一方の面に、少なくとも上記電極パッドを覆うように、ソルダーレジストを形成する工程と、上記ソルダーレジストの表面に、導電粒子を塗布する工程と、上記半導体チップのバンプを上記基板の電極パッドに位置を合わせて、該バンプを上記導電粒子が塗布されたソルダーレジストの上に置いた後、上記半導体チップと上記基板とを加熱圧着し、上記半導体チップのバンプを、上記導電粒子を介して上記基板の電極パッドと電気的に接続する工程とを含む方法とすることもできる。   The method for manufacturing a semiconductor device of the present invention includes a substrate having electrode pads formed on one surface and a semiconductor chip having bumps formed on one surface, and the one surface of the semiconductor chip is the substrate. A method of manufacturing a semiconductor device in which the semiconductor chip is mounted on the substrate in a direction facing one surface of the substrate, wherein a solder resist is applied to one surface of the substrate so as to cover at least the electrode pad. A step of forming conductive particles on the surface of the solder resist; a step of aligning the bumps of the semiconductor chip with the electrode pads of the substrate; and the solder resist coated with the conductive particles. Then, the semiconductor chip and the substrate are thermocompression bonded, and the bumps of the semiconductor chip are electrically connected to the electrode pads of the substrate through the conductive particles. It may be a method comprising the steps of.

以上のように、本発明の半導体装置は、基板の一方の面には、少なくとも電極パッドを覆うように、ソルダーレジストが形成され、上記ソルダーレジストには、導電粒子が分散され、半導体チップのバンプは、上記導電粒子を介して上記基板の電極パッドと電気的に接続されている構成を有する。また、本発明の半導体装置は、基板の一方の面には、少なくとも電極パッドを覆うように、ソルダーレジストが形成され、上記ソルダーレジストの表面には、導電粒子が塗布され、半導体チップのバンプは、上記導電粒子を介して上記基板の電極パッドと電気的に接続されている構成を有する。それゆえ、接続信頼性の高い半導体装置を提供することができるという効果を奏する。   As described above, in the semiconductor device of the present invention, the solder resist is formed on one surface of the substrate so as to cover at least the electrode pads, and the conductive particles are dispersed in the solder resist, so that the bumps of the semiconductor chip are formed. Is electrically connected to the electrode pads of the substrate through the conductive particles. Further, in the semiconductor device of the present invention, a solder resist is formed on one surface of the substrate so as to cover at least the electrode pad, conductive particles are applied to the surface of the solder resist, and the bumps of the semiconductor chip are And electrically connected to the electrode pads of the substrate through the conductive particles. Therefore, it is possible to provide a semiconductor device with high connection reliability.

本発明の半導体装置の製造方法は、基板の一方の面に、少なくとも電極パッドを覆うように、導電粒子が分散されたソルダーレジストを形成する工程と、半導体チップのバンプを上記基板の電極パッドに位置を合わせて、該バンプを上記ソルダーレジストの上に置いた後、上記半導体チップと上記基板とを加熱圧着し、上記半導体チップのバンプを、上記導電粒子を介して上記基板の電極パッドと電気的に接続する工程とを含む方法を有する。また、本発明の半導体装置の製造方法は、基板の一方の面に、少なくとも電極パッドを覆うように、ソルダーレジストを形成する工程と、上記ソルダーレジストの表面に、導電粒子を塗布する工程と、半導体チップのバンプを上記基板の電極パッドに位置を合わせて、該バンプを上記導電粒子が塗布されたソルダーレジストの上に置いた後、上記半導体チップと上記基板とを加熱圧着し、上記半導体チップのバンプを、上記導電粒子を介して上記基板の電極パッドと電気的に接続する工程とを含む方法を有する。それゆえ、接続信頼性の高い半導体装置の製造方法を提供することができるという効果を奏する。   The method of manufacturing a semiconductor device according to the present invention includes a step of forming a solder resist in which conductive particles are dispersed so as to cover at least the electrode pad on one surface of the substrate, and the bumps of the semiconductor chip as electrode pads of the substrate. After aligning the positions and placing the bumps on the solder resist, the semiconductor chip and the substrate are thermocompression bonded, and the bumps of the semiconductor chip are electrically connected to the electrode pads of the substrate via the conductive particles. Connecting the two. Further, in the method for manufacturing a semiconductor device of the present invention, a step of forming a solder resist so as to cover at least the electrode pad on one surface of the substrate, a step of applying conductive particles on the surface of the solder resist, After aligning the bumps of the semiconductor chip with the electrode pads of the substrate and placing the bumps on the solder resist coated with the conductive particles, the semiconductor chip and the substrate are thermocompression bonded, and the semiconductor chip Electrically connecting the bumps to the electrode pads of the substrate through the conductive particles. Therefore, it is possible to provide a method for manufacturing a semiconductor device with high connection reliability.

本発明における半導体装置の実施の一形態を示す断面図である。It is sectional drawing which shows one Embodiment of the semiconductor device in this invention. （ａ）〜（ｄ）は、図１の半導体装置の製造工程を示す断面図である。(A)-(d) is sectional drawing which shows the manufacturing process of the semiconductor device of FIG. 図１の半導体装置の製造工程における実装工程の流れを示すフローチャートである。2 is a flowchart showing a flow of a mounting process in the manufacturing process of the semiconductor device of FIG. 図１の半導体装置の製造工程の大きな流れを示すフローチャートである。2 is a flowchart showing a large flow of a manufacturing process of the semiconductor device of FIG. 図１の半導体装置の実装工程完了後の構成を示す平面図である。FIG. 2 is a plan view showing a configuration after the mounting process of the semiconductor device of FIG. 1 is completed. 図１の半導体装置におけるソルダーレジストの構成を示す平面図である。It is a top view which shows the structure of the soldering resist in the semiconductor device of FIG. 上記ソルダーレジストの他の構成例を示す平面図である。It is a top view which shows the other structural example of the said soldering resist. 本発明における半導体装置の他の実施の形態を示す断面図である。It is sectional drawing which shows other embodiment of the semiconductor device in this invention. 図８の半導体装置における、半導体チップ実装前のソルダーレジストの構成を示す断面図である。FIG. 9 is a cross-sectional view illustrating a configuration of a solder resist before mounting a semiconductor chip in the semiconductor device of FIG. 8. 本発明における半導体装置のさらに他の実施の形態を示す断面図である。It is sectional drawing which shows other embodiment of the semiconductor device in this invention. （ａ）〜（ｃ）は、従来の半導体装置の製造工程を示す断面図である。(A)-(c) is sectional drawing which shows the manufacturing process of the conventional semiconductor device. （ａ）〜（ｄ）は、従来の他の半導体装置の製造工程を示す断面図である。(A)-(d) is sectional drawing which shows the manufacturing process of the other conventional semiconductor device.

〔実施の形態１〕
本発明の一実施形態について図面に基づいて説明すれば以下の通りである。本実施形態では、例えば液晶モニターの表示装置にＩＣドライバとして搭載される、ＣＯＦ（Chip on Film）と呼ばれる半導体装置について説明する。 [Embodiment 1]
An embodiment of the present invention will be described below with reference to the drawings. In the present embodiment, a semiconductor device called COF (Chip on Film) mounted as an IC driver on a display device of a liquid crystal monitor, for example, will be described.

図１は、本実施の形態の半導体装置１０の一構成例を示す断面図である。図１に示すように、半導体装置１０は、基板１１、半導体チップ１５、およびアンダーフィル樹脂１７を備えている。   FIG. 1 is a cross-sectional view illustrating a configuration example of the semiconductor device 10 according to the present embodiment. As shown in FIG. 1, the semiconductor device 10 includes a substrate 11, a semiconductor chip 15, and an underfill resin 17.

基板１１は、絶縁性の樹脂フィルムを基材としたフレキシブル基板である。基板１１の一方の面（以下、表面とする）には、複数の配線および複数の電極パッドにより構成された配線パターンが形成されている。樹脂フィルムは、例えばポリイミド樹脂により構成されている。樹脂フィルムの厚みは、例えば０．０３４ｍｍである。配線パターンは、例えば銅により構成されている。配線パターンの厚みは、例えば０．００８ｍｍである。   The substrate 11 is a flexible substrate using an insulating resin film as a base material. On one surface (hereinafter referred to as the front surface) of the substrate 11, a wiring pattern including a plurality of wirings and a plurality of electrode pads is formed. The resin film is made of, for example, a polyimide resin. The thickness of the resin film is, for example, 0.034 mm. The wiring pattern is made of, for example, copper. The thickness of the wiring pattern is, for example, 0.008 mm.

なお、配線パターンは、複数の配線および複数の電極パッドにより構成されているが、それらは複数に限るものではない。ここで、図１に示す１２は、半導体チップ１５を接続するための電極パッドである。電極パッド１２は、半導体チップ１５の入出力端子の数、すなわちバンプ１６の数に合わせて複数設けられているとともに、バンプ１６のレイアウトに合わせて配置されている。   The wiring pattern is composed of a plurality of wirings and a plurality of electrode pads, but these are not limited to a plurality. Here, 12 shown in FIG. 1 is an electrode pad for connecting the semiconductor chip 15. A plurality of electrode pads 12 are provided according to the number of input / output terminals of the semiconductor chip 15, that is, the number of bumps 16, and are arranged according to the layout of the bumps 16.

基板１１の表面全域には、配線パターンを覆うように、ソルダーレジスト１３が形成されている。ソルダーレジスト１３には、その内部に、導電粒子１４が分散されている。ソルダーレジスト１３としては、例えば、熱硬化型、紫外線硬化型、または光感光型の絶縁性樹脂を用いることができる。ソルダーレジスト１３の厚みは、例えば１０μｍ〜５０μｍである。導電粒子１４としては、例えば、金などの金属でめっきされたプラスチック粒子、または、ニッケル粒子などの金属粒子を用いることができる。導電粒子１４の粒径は、例えば１μｍ〜１０μｍである。   A solder resist 13 is formed on the entire surface of the substrate 11 so as to cover the wiring pattern. In the solder resist 13, conductive particles 14 are dispersed. As the solder resist 13, for example, a thermosetting, ultraviolet curable, or photosensitive insulating resin can be used. The thickness of the solder resist 13 is, for example, 10 μm to 50 μm. As the conductive particles 14, for example, plastic particles plated with a metal such as gold, or metal particles such as nickel particles can be used. The particle size of the conductive particles 14 is, for example, 1 μm to 10 μm.

半導体チップ１５は、ダイシングにより個片に切り出されたベアチップであり、フリップチップ方式に対応している。半導体チップ１５の一方の面であって、能動素子が形成された面（以下、表面とする）には、電気信号を入出力するための電極パッド（図示せず）が複数形成されるとともに、各電極パッド上にバンプ１６がそれぞれ形成されている。なお、半導体チップ１５には、機能に応じて、能動素子以外に抵抗やコンデンサが形成されていてもよい。   The semiconductor chip 15 is a bare chip cut into individual pieces by dicing, and corresponds to a flip chip method. A plurality of electrode pads (not shown) for inputting / outputting electrical signals are formed on one surface of the semiconductor chip 15 where an active element is formed (hereinafter referred to as a surface). A bump 16 is formed on each electrode pad. The semiconductor chip 15 may be formed with a resistor or a capacitor in addition to the active element depending on the function.

半導体チップ１５は、その表面が基板１１の表面に対向する向きで、基板１１の表面に実装されている。より厳密には、半導体チップ１５は、基板１１の表面に、ソルダーレジスト１３の上から実装されている。バンプ１６と電極パッド１２とは、その両者に挟まれた（接触した）導電粒子１４を介して、電気的に接続されている。   The semiconductor chip 15 is mounted on the surface of the substrate 11 with the surface facing the surface of the substrate 11. More precisely, the semiconductor chip 15 is mounted on the surface of the substrate 11 from above the solder resist 13. The bumps 16 and the electrode pads 12 are electrically connected via conductive particles 14 sandwiched (contacted) between them.

アンダーフィル樹脂１７は、半導体チップ１５とソルダーレジスト１３との間の空隙を充填し、かつ、半導体チップ１５の周囲に残存するように形成されている。アンダーフィル樹脂１７としては、例えば、エポキシ系樹脂およびシリコーン系樹脂などの絶縁性樹脂を用いることができる。アンダーフィル樹脂１７は、半導体チップ１５と基板１１との熱膨張係数の差に起因する接続部の破壊を防ぐために、すなわち接合箇所の補強を目的に形成されている。   The underfill resin 17 is formed so as to fill a gap between the semiconductor chip 15 and the solder resist 13 and remain around the semiconductor chip 15. As the underfill resin 17, for example, an insulating resin such as an epoxy resin and a silicone resin can be used. The underfill resin 17 is formed for the purpose of preventing the connection portion from being broken due to the difference in thermal expansion coefficient between the semiconductor chip 15 and the substrate 11, that is, for the purpose of reinforcing the joint portion.

＜製造方法＞
次に、上記構成を有する半導体装置１０の製造方法について説明する。 <Manufacturing method>
Next, a method for manufacturing the semiconductor device 10 having the above configuration will be described.

図４は、半導体装置１０の製造工程の大きな流れを示すフローチャートである。半導体装置１０は、図４に示すように、実装工程（ステップＳ２１）、検査工程（ステップＳ２２）、および切断工程（ステップＳ２３）を経て完成する。以下では、最初に、注目すべき工程である実装工程について具体的に説明し、その後、残りの工程について説明する。   FIG. 4 is a flowchart showing a large flow of the manufacturing process of the semiconductor device 10. As shown in FIG. 4, the semiconductor device 10 is completed through a mounting process (step S21), an inspection process (step S22), and a cutting process (step S23). In the following, first, a mounting process that is a notable process will be specifically described, and then the remaining processes will be described.

なお、半導体装置１０は、後述の図５に示すような、長尺テープに連続的に形成された形態で実装工程および検査工程が行われ、切断工程にて打ち抜きにより個片化される。すなわち、実装工程および検査工程では複数個が連続して処理され、最後の切断工程にて個々の形態となる。但し、実装工程の説明においては、説明の便宜上、ある１つの半導体装置１０に着目して説明および図示する。   The semiconductor device 10 is subjected to a mounting process and an inspection process in a form continuously formed on a long tape as shown in FIG. 5 described later, and is separated into pieces by punching in a cutting process. That is, in the mounting process and the inspection process, a plurality of parts are processed in succession, and individual forms are obtained in the final cutting process. However, in the explanation of the mounting process, for convenience of explanation, explanation and illustration will be given with a focus on one semiconductor device 10.

（１）実装工程
図２（ａ）〜（ｄ）は、半導体装置１０の実装工程における構成を示す断面図である。図３は、半導体装置１０の実装工程の流れを示すフローチャートである。 (1) Mounting Process FIGS. 2A to 2D are cross-sectional views showing the configuration of the semiconductor device 10 in the mounting process. FIG. 3 is a flowchart showing the flow of the mounting process of the semiconductor device 10.

まず、図２（ａ）に示すように、配線パターンが形成された基板１１を準備する（図３のステップＳ１１）。なお、予め出来上がっていた基板１１を準備することに限らず、この時点で、基板１１に配線パターンを形成してもよい。例えば、市販の銅張りポリイミド基板（ポリイミド厚：０．０３４ｍｍ、銅箔厚：０．００８ｍｍ）をエッチング法により処理し、電気的な配線パターンを形成することができる。   First, as shown in FIG. 2A, a substrate 11 on which a wiring pattern is formed is prepared (step S11 in FIG. 3). In addition, not only preparing the board | substrate 11 completed in advance, you may form a wiring pattern in the board | substrate 11 at this time. For example, a commercially available copper-clad polyimide substrate (polyimide thickness: 0.034 mm, copper foil thickness: 0.008 mm) can be processed by an etching method to form an electrical wiring pattern.

続いて、図２（ｂ）に示すように、基板１１の表面に、導電粒子１４が分散されたソルダーレジスト１３を形成する（図３のステップＳ１２）。具体的には、予め、例えば熱硬化型の液状の絶縁性樹脂に、導電粒子１４を充填し、十分に分散させておく（以下、ソルダーレジスト液と呼ぶ）。そして、まず、基板１１の表面に、例えば１０μｍ〜５０μｍ厚のソルダーレジスト用マスク（図示せず）を重ねる。その後、ソルダーレジスト液を、ソルダーレジスト用マスクの上から印刷し、所定の温度で所定の時間加熱することによって硬化させる。これにより、基板１１の表面に、配線パターンを覆うように、導電粒子１４が分散されたソルダーレジスト１３を形成することができる。   Subsequently, as shown in FIG. 2B, a solder resist 13 in which the conductive particles 14 are dispersed is formed on the surface of the substrate 11 (step S12 in FIG. 3). Specifically, for example, the conductive particles 14 are filled in a thermosetting liquid insulating resin in advance and sufficiently dispersed (hereinafter referred to as a solder resist solution). First, a solder resist mask (not shown) having a thickness of 10 μm to 50 μm, for example, is overlaid on the surface of the substrate 11. Thereafter, the solder resist liquid is printed from above the solder resist mask and cured by heating at a predetermined temperature for a predetermined time. Thereby, the solder resist 13 in which the conductive particles 14 are dispersed can be formed on the surface of the substrate 11 so as to cover the wiring pattern.

なお、ソルダーレジスト用マスクは、長尺テープに複数個設けられる半導体装置で共通して用いるものであり、複数個の半導体装置に対し一括して重ねる。また、基板１１の表面全域にソルダーレジスト１３を塗布する場合でも、後の検査工程で使用する、各半導体装置間に形成されたテスト用パッドを開口するために、マスクを使用している。   Note that the solder resist mask is used in common by a plurality of semiconductor devices provided on a long tape, and is superposed on a plurality of semiconductor devices in a lump. Further, even when the solder resist 13 is applied to the entire surface of the substrate 11, a mask is used to open test pads formed between the semiconductor devices, which are used in a later inspection process.

続いて、図２（ｃ）に示すように、基板１１に半導体チップ１５を電気的に接続する（図３のステップＳ１３）。具体的には、まず、バンプ１６が形成された半導体チップ１５を、フリップチップボンダーなどの実装機を用いて、ソルダーレジスト１３の上に置く。このとき、半導体チップ１５の表面が基板１１の表面に対向する向きで、バンプ１６を電極パッド１２に位置を合わせて、バンプ１６をソルダーレジスト１３の上に置く。そして、基板１１と半導体チップ１５とを加熱圧着する。この加熱圧着は、例えば、接合温度が２８０℃〜３４０℃、接合圧力が１００ｇｆ〜１５０ｇｆの条件で行う。加熱圧着によって、バンプ１６がソルダーレジスト１３に埋まり、バンプ１６の下方付近に存在していたソルダーレジスト１３中の導電粒子１４が移動、変形し、バンプ１６と電極パッド１２とに挟み込まれて、両者に接触する。これにより、半導体チップ１５のバンプ１６を、導電粒子１４を介して、基板１１の電極パッド１２に電気的に接続することができる。   Subsequently, as shown in FIG. 2C, the semiconductor chip 15 is electrically connected to the substrate 11 (step S13 in FIG. 3). Specifically, first, the semiconductor chip 15 on which the bumps 16 are formed is placed on the solder resist 13 using a mounting machine such as a flip chip bonder. At this time, the bumps 16 are placed on the solder resist 13 with the bumps 16 aligned with the electrode pads 12 with the surface of the semiconductor chip 15 facing the surface of the substrate 11. Then, the substrate 11 and the semiconductor chip 15 are thermocompression bonded. This thermocompression bonding is performed, for example, under the conditions of a bonding temperature of 280 ° C. to 340 ° C. and a bonding pressure of 100 gf to 150 gf. The bumps 16 are buried in the solder resist 13 by thermocompression bonding, and the conductive particles 14 in the solder resist 13 existing near the lower portion of the bumps 16 are moved and deformed, and are sandwiched between the bumps 16 and the electrode pads 12. To touch. Thereby, the bumps 16 of the semiconductor chip 15 can be electrically connected to the electrode pads 12 of the substrate 11 through the conductive particles 14.

続いて、図２（ｄ）に示すように、アンダーフィル樹脂１７を形成する（図３のステップＳ１４）。具体的には、例えば液状のエポキシ系樹脂（以下、アンダーフィル液と呼ぶ）を、半導体チップ１５とソルダーレジスト１３との空隙に注入する。このとき、アンダーフィル液を、上記空隙を充填し、半導体チップ１５の周囲に残存する程度に注入する。そして、注入したアンダーフィル液を、所定の温度で所定の時間加熱することによって硬化させる。これにより、アンダーフィル樹脂１７を形成することができる。   Subsequently, as shown in FIG. 2D, an underfill resin 17 is formed (step S14 in FIG. 3). Specifically, for example, a liquid epoxy resin (hereinafter referred to as an underfill liquid) is injected into the gap between the semiconductor chip 15 and the solder resist 13. At this time, the underfill liquid is injected to such an extent that the gap is filled and remains around the semiconductor chip 15. The injected underfill liquid is cured by heating at a predetermined temperature for a predetermined time. Thereby, the underfill resin 17 can be formed.

このようにして、半導体チップ１５を基板１１に実装することができる。図５は、半導体チップ実装後の半導体装置１０の様子を示している。図５に示すように、半導体装置１０は、長尺テープに、所定の間隔をあけて繰り返し組み立てられている。各半導体装置１０間には、外部と接続可能なテスト用パッド１８が形成されている。テスト用パッド１８は、半導体装置１０の配線パターンと電気的に接続されている。長尺テープの幅方向の両端には、連続した穴が加工されたスプロケット部１９が設けられている。この穴は、スプロケットホールと呼ばれ、搬送用の穴として利用される。   In this way, the semiconductor chip 15 can be mounted on the substrate 11. FIG. 5 shows a state of the semiconductor device 10 after the semiconductor chip is mounted. As shown in FIG. 5, the semiconductor device 10 is repeatedly assembled on a long tape at a predetermined interval. Between each semiconductor device 10, a test pad 18 that can be connected to the outside is formed. The test pad 18 is electrically connected to the wiring pattern of the semiconductor device 10. At both ends in the width direction of the long tape, sprocket portions 19 in which continuous holes are processed are provided. This hole is called a sprocket hole and is used as a hole for conveyance.

（２）検査工程
半導体チップ１５を基板１１に実装した後、最終の良否確認として、半導体装置１０の機能テストを実施する。具体的には、テスタのピンをテスト用パッド１８に当て、半導体装置１０に電気信号を供給し、半導体装置１０内の各種信号を採取することで、半導体装置１０の良否を判定する。 (2) Inspection Step After the semiconductor chip 15 is mounted on the substrate 11, a function test of the semiconductor device 10 is performed as a final pass / fail confirmation. Specifically, the quality of the semiconductor device 10 is determined by applying a tester pin to the test pad 18, supplying an electrical signal to the semiconductor device 10, and collecting various signals in the semiconductor device 10.

（３）切断工程
機能テストを実施した後、「良」と判定した半導体装置１０を、金型を用いて打ち抜く（切り離す）。長尺テープのうち、製品として必要な領域は半導体装置１０となる部分のみであり、残存した部分であるテスト用パッド１８およびスプロケット部１９は廃棄する。こうして、半導体装置１０を完成することができる。個片化することにより、図６に示すように、基板１１の表面全域に、ソルダーレジスト１３が形成された状態となる（図６の斜線部：ソルダーレジスト１３の形成領域）。 (3) Cutting process After performing the function test, the semiconductor device 10 determined to be “good” is punched (separated) using a mold. Of the long tape, the area necessary for the product is only the part that becomes the semiconductor device 10, and the remaining test pad 18 and sprocket part 19 are discarded. Thus, the semiconductor device 10 can be completed. By dividing into pieces, as shown in FIG. 6, the solder resist 13 is formed over the entire surface of the substrate 11 (shaded area in FIG. 6: formation region of the solder resist 13).

＜まとめ＞
以上のように、半導体装置１０は、半導体チップ１５が基板１１にフリップチップ接続された構成であって、基板１１の表面には、電極パッド１２を覆うように、ソルダーレジスト１３が形成され、ソルダーレジスト１３には、導電粒子１４が分散され、半導体チップ１５のバンプ１６は、導電粒子１４を介して、基板１１の電極パッド１２と電気的に接続されている構成である。 <Summary>
As described above, the semiconductor device 10 has a configuration in which the semiconductor chip 15 is flip-chip connected to the substrate 11, and the solder resist 13 is formed on the surface of the substrate 11 so as to cover the electrode pads 12. Conductive particles 14 are dispersed in the resist 13, and the bumps 16 of the semiconductor chip 15 are electrically connected to the electrode pads 12 of the substrate 11 through the conductive particles 14.

また、半導体装置１０の製造方法は、半導体チップ１５を基板１１にフリップチップ接続する工程において、基板１１の表面に、電極パッド１２を覆うように、導電粒子１４が分散されたソルダーレジスト１３を形成する工程と、半導体チップ１５のバンプ１６を基板１１の電極パッド１２に位置を合わせて、該バンプ１６をソルダーレジスト１３の上に置いた後、半導体チップ１５と基板１１とを加熱圧着し、半導体チップ１５のバンプ１６を、導電粒子１４を介して基板１１の電極パッド１２と電気的に接続する工程とを含む方法である。   In the method of manufacturing the semiconductor device 10, the solder resist 13 in which the conductive particles 14 are dispersed is formed on the surface of the substrate 11 so as to cover the electrode pads 12 in the step of flip-chip connecting the semiconductor chip 15 to the substrate 11. Aligning the bumps 16 of the semiconductor chip 15 with the electrode pads 12 of the substrate 11 and placing the bumps 16 on the solder resist 13, the semiconductor chip 15 and the substrate 11 are thermocompression bonded, and the semiconductor A step of electrically connecting the bumps 16 of the chip 15 to the electrode pads 12 of the substrate 11 through the conductive particles 14.

それゆえ、基板１１の電極パッド１２は、ソルダーレジスト１３に覆われているので露出しない。これにより、半導体チップ１５を実装する前の段階において、基板１１の保管時および搬送途中における、電極パッド１２への汚染を防止することが可能となる。また、従来存在していた電極パッドとソルダーレジストとの段差が解消することにより、異物付着を減少することが可能となる。   Therefore, the electrode pad 12 of the substrate 11 is not exposed because it is covered with the solder resist 13. As a result, it is possible to prevent the electrode pad 12 from being contaminated during storage and transportation of the substrate 11 before the semiconductor chip 15 is mounted. In addition, since the step between the existing electrode pad and the solder resist is eliminated, adhesion of foreign matter can be reduced.

また、半導体チップ１５のバンプ１６は、ソルダーレジスト１３中の導電粒子１４を介して基板１１の電極パッド１２と電気的に接続されているので、基板１１の電極パッド１２の表面への、接合のためのめっき処理（例えば、電極パッドが銅の場合、錫めっき処理）が不要となる。よって、接合後の時の経過による電極パッドとめっき部との相互拡散を気にする必要がなく、半導体装置１０の保管環境および保管期間を緩和することが可能となる。   Further, since the bumps 16 of the semiconductor chip 15 are electrically connected to the electrode pads 12 of the substrate 11 via the conductive particles 14 in the solder resist 13, bonding to the surface of the electrode pads 12 of the substrate 11 is performed. Plating process (for example, when the electrode pad is copper, tin plating process) is not required. Therefore, there is no need to worry about the mutual diffusion between the electrode pad and the plated portion due to the passage of time after bonding, and the storage environment and storage period of the semiconductor device 10 can be relaxed.

したがって、接続信頼性の高い半導体装置１０およびその製造方法を提供することが可能となる。   Therefore, it is possible to provide the semiconductor device 10 with high connection reliability and the manufacturing method thereof.

なお、半導体装置１０では、導電粒子１４の粒径をバンプ１６間ピッチの１／２以下にすることと、導電粒子１４の充填密度制御とによって、導電粒子１４によるバンプ１６間のショートを防止することができる。   In the semiconductor device 10, shorting between the bumps 16 due to the conductive particles 14 is prevented by setting the particle size of the conductive particles 14 to ½ or less of the pitch between the bumps 16 and controlling the packing density of the conductive particles 14. be able to.

また、半導体チップ１５−基板１１間の加熱圧着時、加熱温度を２８０℃〜３８０℃、加熱圧力を１００ｇｆ〜２００ｇｆとすることで、バンプ１６−電極パッド１２間の領域に確実に導電粒子１４を介在させ、かつ、バンプ１６間を確実に絶縁することができる。   Moreover, at the time of the thermocompression bonding between the semiconductor chip 15 and the substrate 11, the heating temperature is set to 280 ° C. to 380 ° C. and the heating pressure is set to 100 gf to 200 gf so In addition, the bumps 16 can be reliably insulated.

＜ソルダーレジストの塗布領域＞
ソルダーレジスト１３の塗布領域は、上述のように基板１１の表面全域に限るものではなく、基板１１の表面における部分的な領域とすることができる。つまりは、ソルダーレジスト１３は、配線パターンを被覆すればよく、少なくとも配線パターンの形成領域に形成されていればよい。 <Solder resist application area>
The application region of the solder resist 13 is not limited to the entire surface of the substrate 11 as described above, and can be a partial region on the surface of the substrate 11. That is, the solder resist 13 only needs to cover the wiring pattern, and may be formed at least in the wiring pattern formation region.

ソルダーレジスト１３を部分的に形成した場合の一例を、図７に示す。図７に示すソルダーレジスト１３は、スリット１３ａを有している。スリット１３ａは、ソルダーレジスト１３の非塗布領域であり、基板１１の表面が露出している。なお、スリット１３ａにより露出している基板１１の表面には、配線パターンを形成していない。スリット１３ａは、平面視長方形の基板１１の表面において、各短辺に、半導体チップ１５と並ぶようにそれぞれ配置されている。   An example when the solder resist 13 is partially formed is shown in FIG. The solder resist 13 shown in FIG. 7 has a slit 13a. The slit 13a is a non-application area of the solder resist 13, and the surface of the substrate 11 is exposed. In addition, the wiring pattern is not formed in the surface of the board | substrate 11 exposed by the slit 13a. The slits 13 a are respectively arranged on the short side of the surface of the substrate 11 that is rectangular in plan view so as to be aligned with the semiconductor chip 15.

液晶モニターの表示装置などでは、ＣＯＦ（半導体装置）は折り曲げた状態で搭載される。例えば、ＣＯＦは、９０度折り曲げた状態で表示装置に組み込まれる。それゆえ、スリット１３ａを形成することにより、半導体装置の剛性を落として、折り曲げを容易にすることが可能となり、ユーザでの使い勝手を向上することができる。   In a display device of a liquid crystal monitor, a COF (semiconductor device) is mounted in a bent state. For example, the COF is incorporated into the display device in a state where it is bent 90 degrees. Therefore, by forming the slit 13a, it is possible to reduce the rigidity of the semiconductor device and facilitate the bending, thereby improving the usability for the user.

また、上述の半導体装置１０の製造方法によれば、２種以上の半導体装置１０の開発において、ソルダーレジスト用マスクを共用化することができ、マスクにかかる費用を低減することができる。例えば、機能が異なる半導体チップ１５を備え、配線パターンが異なる２つの半導体装置１０であっても、両者の外形サイズが同じで、両者ともにソルダーレジスト１３を表面全域に形成する場合は、ソルダーレジスト用マスクを共用化することが可能となり、必要なマスクは１枚のみとなる。また、ソルダーレジスト１３を部分的に形成する場合であっても、半導体装置１０の外形サイズが同じであれば、マスクを共用化することができる。   Moreover, according to the manufacturing method of the semiconductor device 10 described above, in the development of two or more types of semiconductor devices 10, a solder resist mask can be shared, and the cost for the mask can be reduced. For example, even in the case of two semiconductor devices 10 having semiconductor chips 15 having different functions and different wiring patterns, both of them have the same outer size, and both are formed with solder resist 13 over the entire surface. It becomes possible to share the mask, and only one mask is required. Even if the solder resist 13 is partially formed, the mask can be shared if the outer size of the semiconductor device 10 is the same.

〔実施の形態２〕
本発明の他の実施の形態について図面に基づいて説明すれば、以下の通りである。なお、本実施の形態において説明すること以外の構成は、前記実施の形態１と同じである。また、説明の便宜上、前記実施の形態１の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。 [Embodiment 2]
The following will describe another embodiment of the present invention with reference to the drawings. Configurations other than those described in the present embodiment are the same as those in the first embodiment. For convenience of explanation, members having the same functions as those shown in the drawings of the first embodiment are given the same reference numerals, and explanation thereof is omitted.

図８は、本実施の形態の半導体装置２０の一構成例を示す断面図である。本実施の形態の半導体装置２０は、前記実施の形態１の半導体装置１０と比較して、ソルダーレジストの構成が異なっている。つまりは、図８に示すように、半導体装置２０は、半導体装置１０の構成のうちソルダーレジスト１３を除いた構成に加えて、ソルダーレジスト２１および導電粒子２２を備えている。   FIG. 8 is a cross-sectional view showing a configuration example of the semiconductor device 20 according to the present embodiment. The semiconductor device 20 of the present embodiment differs from the semiconductor device 10 of the first embodiment in the configuration of the solder resist. That is, as shown in FIG. 8, the semiconductor device 20 includes a solder resist 21 and conductive particles 22 in addition to the configuration excluding the solder resist 13 in the configuration of the semiconductor device 10.

ソルダーレジスト２１は、基板１１の表面全域に、配線パターンを覆うように形成されている。ソルダーレジスト２１は、導電粒子を含有していない。ソルダーレジスト２１としては、例えば、熱硬化型、紫外線硬化型、または光感光型の絶縁性樹脂を用いることができる。ソルダーレジスト２１の厚みは、導電粒子２２の粒径よりも小さい。   The solder resist 21 is formed over the entire surface of the substrate 11 so as to cover the wiring pattern. The solder resist 21 does not contain conductive particles. As the solder resist 21, for example, a thermosetting, ultraviolet curable, or photosensitive insulating resin can be used. The thickness of the solder resist 21 is smaller than the particle size of the conductive particles 22.

導電粒子２２は、ソルダーレジスト２１の表面全域に塗布されている。導電粒子２２としては、例えば、金でめっきされたプラスチック粒子、または、ニッケル粒子などの金属粒子を用いることができる。   The conductive particles 22 are applied to the entire surface of the solder resist 21. As the conductive particles 22, for example, plastic particles plated with gold or metal particles such as nickel particles can be used.

上記構成を有する半導体装置２０の製造方法は、前記実施の形態１の半導体装置１０の製造方法と比較して、実装工程でのソルダーレジスト１３の形成工程（図３のステップＳ１２）が異なる。   The manufacturing method of the semiconductor device 20 having the above configuration is different from the manufacturing method of the semiconductor device 10 of the first embodiment in the formation process of the solder resist 13 in the mounting process (step S12 in FIG. 3).

半導体装置２０では、配線パターンが形成された基板１１を準備した後、図９に示すように、基板１１の表面に、ソルダーレジスト２１、導電粒子２２を順番に形成する。具体的には、まず、基板１１の表面に、ソルダーレジスト用マスク（図示せず）を重ねる。そして、例えば熱硬化型の液状の絶縁性樹脂を、ソルダーレジスト用マスクの上から印刷し、所定の温度で所定の時間加熱することによって硬化させる。これにより、基板１１の表面に、配線パターンを覆うように、ソルダーレジスト２１を形成する。その後、ソルダーレジスト２１の表面全域に、導電粒子２２を塗布する。   In the semiconductor device 20, after preparing the substrate 11 on which the wiring pattern is formed, a solder resist 21 and conductive particles 22 are sequentially formed on the surface of the substrate 11 as shown in FIG. 9. Specifically, first, a solder resist mask (not shown) is overlaid on the surface of the substrate 11. Then, for example, a thermosetting liquid insulating resin is printed on the solder resist mask and cured by heating at a predetermined temperature for a predetermined time. As a result, the solder resist 21 is formed on the surface of the substrate 11 so as to cover the wiring pattern. Thereafter, the conductive particles 22 are applied to the entire surface of the solder resist 21.

このように、ソルダーレジスト２１の表面に導電粒子２２を形成した場合であっても、図３のステップＳ１３で説明したように、半導体チップ１５と基板１１とを加熱圧着することによって、半導体チップ１５のバンプ１６を、導電粒子１４を介して、基板１１の電極パッド１２に電気的に接続することができる。   As described above, even when the conductive particles 22 are formed on the surface of the solder resist 21, as described in step S13 of FIG. The bumps 16 can be electrically connected to the electrode pads 12 of the substrate 11 through the conductive particles 14.

半導体装置２０は、半導体チップ１５が基板１１にフリップチップ接続された構成であって、基板１１の表面には、電極パッド１２を覆うように、ソルダーレジスト２１が形成され、ソルダーレジスト２１の表面には、導電粒子２２が塗布され、半導体チップ１５のバンプ１６は、導電粒子２２を介して、基板１１の電極パッド１２と電気的に接続されている構成である。   The semiconductor device 20 has a configuration in which the semiconductor chip 15 is flip-chip connected to the substrate 11, and a solder resist 21 is formed on the surface of the substrate 11 so as to cover the electrode pads 12. The conductive particles 22 are applied, and the bumps 16 of the semiconductor chip 15 are electrically connected to the electrode pads 12 of the substrate 11 via the conductive particles 22.

また、半導体装置２０の製造方法は、半導体チップ１５を基板１１にフリップチップ接続する工程において、基板１１の表面に、電極パッド１２を覆うように、ソルダーレジスト２１を形成する工程と、ソルダーレジスト２１の表面に、導電粒子２２を塗布する工程と、半導体チップ１５のバンプ１６を基板１１の電極パッド１２に位置を合わせて、該バンプ１６を導電粒子２２が塗布されたソルダーレジスト２１の上に置いた後、半導体チップ１５と基板１１とを加熱圧着し、半導体チップ１５のバンプ１６を、導電粒子２２を介して基板１１の電極パッド１２と電気的に接続する工程とを含む方法である。   The method for manufacturing the semiconductor device 20 includes a step of forming a solder resist 21 on the surface of the substrate 11 so as to cover the electrode pads 12 in the step of flip-chip connecting the semiconductor chip 15 to the substrate 11, and the solder resist 21. The step of applying the conductive particles 22 on the surface of the semiconductor chip 15 and the bumps 16 of the semiconductor chip 15 are aligned with the electrode pads 12 of the substrate 11, and the bumps 16 are placed on the solder resist 21 coated with the conductive particles 22. Then, the semiconductor chip 15 and the substrate 11 are heated and pressure-bonded, and the bumps 16 of the semiconductor chip 15 are electrically connected to the electrode pads 12 of the substrate 11 through the conductive particles 22.

それゆえ、前記実施の形態１の半導体装置１０と同様に、接続信頼性の高い半導体装置２０およびその製造方法を提供することが可能となる。   Therefore, similarly to the semiconductor device 10 of the first embodiment, it is possible to provide the semiconductor device 20 with high connection reliability and the manufacturing method thereof.

なお、半導体装置２０では、導電粒子２２は、少なくとも、バンプ１６と電極パッド１２との間に介在するように塗布すればよい。   In the semiconductor device 20, the conductive particles 22 may be applied at least so as to be interposed between the bumps 16 and the electrode pads 12.

半導体装置２０は、ソルダーレジストを、導電粒子の粒径よりも小さい値で、薄く均一に形成する場合に適した構造となっている。つまりは、ソルダーレジストの厚みが導電粒子の粒径よりも大きい場合、および、等しい場合は、ソルダーレジスト中に導電粒子を混ぜることが望ましく、ソルダーレジストの厚みが導電粒子の粒径よりも小さい場合は、ソルダーレジストの表面に導電粒子を塗布する構成となる。   The semiconductor device 20 has a structure suitable for forming a solder resist thinly and uniformly with a value smaller than the particle size of the conductive particles. In other words, when the thickness of the solder resist is larger than the particle size of the conductive particles, and when they are equal, it is desirable to mix the conductive particles in the solder resist, and when the thickness of the solder resist is smaller than the particle size of the conductive particles Is configured to apply conductive particles to the surface of the solder resist.

〔実施の形態３〕
本発明の他の実施の形態について図面に基づいて説明すれば、以下の通りである。なお、本実施の形態において説明すること以外の構成は、前記実施の形態１，２と同じである。また、説明の便宜上、前記実施の形態１，２の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。 [Embodiment 3]
The following will describe another embodiment of the present invention with reference to the drawings. Configurations other than those described in the present embodiment are the same as those in the first and second embodiments. For convenience of explanation, members having the same functions as those shown in the drawings of Embodiments 1 and 2 are given the same reference numerals, and descriptions thereof are omitted.

本実施の形態では、半導体装置の他の例として、発光装置について説明する。   In this embodiment, a light-emitting device will be described as another example of a semiconductor device.

図１０は、本実施の形態の発光装置３０の一構成例を示す断面図である。図１０に示すように、発光装置３０は、基板１１、ＬＥＤチップ３４（半導体チップ）、および封止樹脂３５を備えている。   FIG. 10 is a cross-sectional view illustrating a configuration example of the light emitting device 30 according to the present embodiment. As shown in FIG. 10, the light emitting device 30 includes a substrate 11, an LED chip 34 (semiconductor chip), and a sealing resin 35.

基板１１の表面には、配線パターンが形成されている。また、基板１１の表面全域には、配線パターンを覆うように、導電粒子１４が分散されたソルダーレジスト１３が形成されている。ここで、電極パッド１２は、ＬＥＤチップ３４を接続するための電極パッドである。電極パッド１２は、ＬＥＤチップ３４の入出力端子の数、すなわちバンプ３２の数に合わせて複数設けられているとともに、バンプ３２のレイアウトに合わせて配置されている。   A wiring pattern is formed on the surface of the substrate 11. A solder resist 13 in which conductive particles 14 are dispersed is formed on the entire surface of the substrate 11 so as to cover the wiring pattern. Here, the electrode pad 12 is an electrode pad for connecting the LED chip 34. A plurality of electrode pads 12 are provided according to the number of input / output terminals of the LED chip 34, that is, the number of bumps 32, and are arranged according to the layout of the bumps 32.

ＬＥＤチップ３４は、サファイアガラス３３と、サファイアガラス３３上に形成されたＬＥＤ素子３１（発光素子）とにより構成されている。ＬＥＤチップ３４は、フリップチップ方式に対応している。ＬＥＤ素子３１の一方の面であって、能動素子が形成された面（以下、ＬＥＤチップ３４の表面とする）には、電気信号を入出力するための電極パッド（図示せず）が複数形成されるとともに、各電極パッド上にバンプ３２がそれぞれ形成されている。ＬＥＤ素子３１の他方の面には、サファイアガラス３３が設けられている。   The LED chip 34 includes a sapphire glass 33 and an LED element 31 (light emitting element) formed on the sapphire glass 33. The LED chip 34 corresponds to a flip chip method. A plurality of electrode pads (not shown) for inputting and outputting electrical signals are formed on one surface of the LED element 31 on which an active element is formed (hereinafter referred to as the surface of the LED chip 34). In addition, bumps 32 are formed on the respective electrode pads. A sapphire glass 33 is provided on the other surface of the LED element 31.

ＬＥＤチップ３４は、その表面が基板１１の表面に対向する向きで、基板１１の表面に実装されている。より厳密には、ＬＥＤチップ３４は、基板１１の表面に、ソルダーレジスト１３の上から実装されている。バンプ３２と電極パッド１２とは、その両者に挟まれた（接触した）導電粒子１４を介して、電気的に接続されている。   The LED chip 34 is mounted on the surface of the substrate 11 with the surface facing the surface of the substrate 11. More precisely, the LED chip 34 is mounted on the surface of the substrate 11 from above the solder resist 13. The bump 32 and the electrode pad 12 are electrically connected via the conductive particles 14 sandwiched (contacted) between them.

封止樹脂３５は、基板１１の表面に、ＬＥＤチップ３４を封止するように形成されている。封止樹脂３５は、半球型の形状を有している。封止樹脂３５の内部には、蛍光体が分散されている。封止樹脂３５としては、例えば、エポキシ系樹脂およびシリコーン系樹脂などの絶縁性樹脂を用いることができる。蛍光体は、ＬＥＤチップ３４の発光色と組み合わせて、所望の色の発光を得るように選択することができる。封止樹脂３５は、接合箇所の補強、および、サファイアガラス３３の保護を目的に形成されている。   The sealing resin 35 is formed on the surface of the substrate 11 so as to seal the LED chip 34. The sealing resin 35 has a hemispherical shape. A phosphor is dispersed inside the sealing resin 35. As the sealing resin 35, for example, an insulating resin such as an epoxy resin and a silicone resin can be used. The phosphor can be selected in combination with the emission color of the LED chip 34 to obtain the desired color emission. The sealing resin 35 is formed for the purpose of reinforcing the joining portion and protecting the sapphire glass 33.

上記構成を有する発光装置３０の製造方法は、前記実施の形態１の半導体装置１０の製造方法と比較して、実装工程における、半導体チップ１５の接続工程（図３のステップＳ１３）、および、アンダーフィル樹脂１７の形成工程（図３のステップＳ１４）が異なる。   Compared with the manufacturing method of the semiconductor device 10 of the first embodiment, the manufacturing method of the light emitting device 30 having the above-described configuration is a step of connecting the semiconductor chip 15 in the mounting process (step S13 in FIG. 3), and under The forming process of the fill resin 17 (step S14 in FIG. 3) is different.

発光装置３０では、ソルダーレジスト１３を形成した後、基板１１にＬＥＤチップ３４を接続する。具体的には、まず、バンプ３２が形成されたＬＥＤチップ３４を、フリップチップボンダーなどの実装機を用いて、ソルダーレジスト１３の上に置く。このとき、ＬＥＤチップ３４の表面が基板１１の表面に対向する向きで、バンプ３２を電極パッド１２に位置合わせして、バンプ１６をソルダーレジスト１３の上に置く。そして、基板１１とＬＥＤチップ３４とを加熱圧着する。この加熱圧着は、例えば、接合温度が２８０℃〜３４０℃、接合圧力が１００ｇｆ〜１５０ｇｆの条件で行う。加熱圧着によって、バンプ３２がソルダーレジスト１３に埋まり、バンプ３２の下方付近に存在していたソルダーレジスト１３中の導電粒子１４が移動、変形し、バンプ３２と電極パッド１２とに挟み込まれて、両者に接触する。これにより、ＬＥＤチップ３４のバンプ３２を、導電粒子１４を介して、基板１１の電極パッド１２に電気的に接続することができる。   In the light emitting device 30, after the solder resist 13 is formed, the LED chip 34 is connected to the substrate 11. Specifically, first, the LED chip 34 on which the bumps 32 are formed is placed on the solder resist 13 using a mounting machine such as a flip chip bonder. At this time, the bumps 32 are aligned with the electrode pads 12 so that the surface of the LED chip 34 faces the surface of the substrate 11, and the bumps 16 are placed on the solder resist 13. Then, the substrate 11 and the LED chip 34 are thermocompression bonded. This thermocompression bonding is performed, for example, under the conditions of a bonding temperature of 280 ° C. to 340 ° C. and a bonding pressure of 100 gf to 150 gf. The bump 32 is buried in the solder resist 13 by thermocompression bonding, and the conductive particles 14 in the solder resist 13 existing near the lower portion of the bump 32 are moved and deformed. To touch. Thereby, the bumps 32 of the LED chip 34 can be electrically connected to the electrode pads 12 of the substrate 11 via the conductive particles 14.

続いて、封止樹脂３５を形成する。具体的には、予め、例えば液状のエポキシ系樹脂に、蛍光体を充填し、十分に分散させておく（以下、蛍光体含有樹脂液と呼ぶ）。そして、まず、封止樹脂形成領域が開口したダムシートなどを、ソルダーレジスト１３の上に貼り付ける。そして、ディスペンサーなどを用いて、蛍光体含有樹脂液をダムシートの開口部に注入する。その後、注入した蛍光体含有樹脂液を、所定の温度で所定の時間加熱することによって硬化させる。これにより、封止樹脂３５を形成することができる。   Subsequently, a sealing resin 35 is formed. Specifically, for example, a liquid epoxy resin is filled with a phosphor in advance and sufficiently dispersed (hereinafter referred to as a phosphor-containing resin liquid). First, a dam sheet or the like having an opening in the sealing resin formation region is pasted on the solder resist 13. Then, using a dispenser or the like, the phosphor-containing resin liquid is injected into the opening of the dam sheet. Thereafter, the injected phosphor-containing resin liquid is cured by heating at a predetermined temperature for a predetermined time. Thereby, the sealing resin 35 can be formed.

このようにして、ＬＥＤチップ３４を基板１１に実装することができる。上記の構成および製造方法によれば、前記実施の形態１の半導体装置１０と同様に、接続信頼性の高い発光装置３０およびその製造方法を提供することが可能となる。   In this way, the LED chip 34 can be mounted on the substrate 11. According to said structure and manufacturing method, it becomes possible to provide the light-emitting device 30 with high connection reliability, and its manufacturing method similarly to the semiconductor device 10 of the said Embodiment 1. FIG.

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。   The present invention is not limited to the above-described embodiments, and various modifications are possible within the scope shown in the claims, and embodiments obtained by appropriately combining technical means disclosed in different embodiments. Is also included in the technical scope of the present invention.

本発明は、フリップチップ方式を用いた半導体装置に関する分野に好適に用いることができるだけでなく、半導体装置の製造方法に関する分野に好適に用いることができ、さらには、半導体装置を備える電子機器、例えば、半導体装置としての液晶ドライバを備える液晶表示装置や、半導体装置としての発光装置を備える表示装置などの分野にも広く用いることができる。   The present invention can be suitably used not only in the field related to a semiconductor device using a flip-chip method but also suitably in the field related to a method for manufacturing a semiconductor device, and further, an electronic device including the semiconductor device, for example, The present invention can also be widely used in fields such as a liquid crystal display device including a liquid crystal driver as a semiconductor device and a display device including a light emitting device as a semiconductor device.

１０ 半導体装置
１１ 基板
１２ 電極パッド
１３ ソルダーレジスト
１３ａ スリット
１４ 導電粒子
１５ 半導体チップ
１６ バンプ
１７ アンダーフィル樹脂
２０ 半導体装置
２１ ソルダーレジスト
２２ 導電粒子
３０ 発光装置（半導体装置）
３１ ＬＥＤ素子（発光素子）
３２ バンプ
３３ サファイアガラス
３４ ＬＥＤチップ（半導体チップ）
３５ 封止樹脂
DESCRIPTION OF SYMBOLS 10 Semiconductor device 11 Substrate 12 Electrode pad 13 Solder resist 13a Slit 14 Conductive particle 15 Semiconductor chip 16 Bump 17 Underfill resin 20 Semiconductor device 21 Solder resist 22 Conductive particle 30 Light emitting device (semiconductor device)
31 LED element (light emitting element)
32 Bump 33 Sapphire glass 34 LED chip (semiconductor chip)
35 Sealing resin

Claims (10)

電極パッドが一方の面に形成された基板と、バンプが一方の面に形成された半導体チップとを備え、上記半導体チップの一方の面が上記基板の一方の面に対向する向きで、上記半導体チップが上記基板に実装されている半導体装置であって、
上記基板の一方の面には、少なくとも上記電極パッドを覆うように、ソルダーレジストが形成され、
上記ソルダーレジストには、導電粒子が分散され、
上記半導体チップのバンプは、上記導電粒子を介して上記基板の電極パッドと電気的に接続されていることを特徴とする半導体装置。 A substrate having electrode pads formed on one surface and a semiconductor chip having bumps formed on one surface, wherein the semiconductor chip is oriented in a direction in which one surface of the semiconductor chip faces one surface of the substrate; A semiconductor device in which a chip is mounted on the substrate,
A solder resist is formed on one surface of the substrate so as to cover at least the electrode pad,
In the solder resist, conductive particles are dispersed,
The semiconductor device, wherein the bump of the semiconductor chip is electrically connected to the electrode pad of the substrate through the conductive particles. 電極パッドが一方の面に形成された基板と、バンプが一方の面に形成された半導体チップとを備え、上記半導体チップの一方の面が上記基板の一方の面に対向する向きで、上記半導体チップが上記基板に実装されている半導体装置であって、
上記基板の一方の面には、少なくとも上記電極パッドを覆うように、ソルダーレジストが形成され、
上記ソルダーレジストの表面には、導電粒子が塗布され、
上記半導体チップのバンプは、上記導電粒子を介して上記基板の電極パッドと電気的に接続されていることを特徴とする半導体装置。 A substrate having electrode pads formed on one surface and a semiconductor chip having bumps formed on one surface, wherein the semiconductor chip is oriented in a direction in which one surface of the semiconductor chip faces one surface of the substrate; A semiconductor device in which a chip is mounted on the substrate,
A solder resist is formed on one surface of the substrate so as to cover at least the electrode pad,
Conductive particles are applied to the surface of the solder resist,
The semiconductor device, wherein the bump of the semiconductor chip is electrically connected to the electrode pad of the substrate through the conductive particles. 上記ソルダーレジストは、熱硬化型、紫外線硬化型、または光感光型の絶縁性樹脂により構成されていることを特徴とする請求項１または２に記載の半導体装置。   3. The semiconductor device according to claim 1, wherein the solder resist is made of a thermosetting, ultraviolet curable, or photosensitive insulating resin. 上記導電粒子は、金属でめっきされたプラスチック粒子、または、金属粒子により構成されていることを特徴とする請求項１または２に記載の半導体装置。   3. The semiconductor device according to claim 1, wherein the conductive particles are made of plastic particles plated with metal or metal particles. 4. 上記ソルダーレジストの厚みは、上記導電粒子の粒径と等しい、または、上記導電粒子の粒径よりも大きいことを特徴とする請求項１に記載の半導体装置。   The semiconductor device according to claim 1, wherein a thickness of the solder resist is equal to or larger than a particle size of the conductive particles. 上記ソルダーレジストの厚みは、１０μｍ〜５０μｍであり、
上記導電粒子の粒径は、１μｍ〜１０μｍであることを特徴とする請求項５に記載の半導体装置。 The solder resist has a thickness of 10 μm to 50 μm,
The semiconductor device according to claim 5, wherein a particle diameter of the conductive particles is 1 μm to 10 μm. 上記ソルダーレジストの厚みは、上記導電粒子の粒径よりも小さいことを特徴とする請求項２に記載の半導体装置。   The semiconductor device according to claim 2, wherein a thickness of the solder resist is smaller than a particle size of the conductive particles. 上記半導体チップは、発光素子を有していることを特徴とする請求項１〜７のいずれか１項に記載の半導体装置。   The semiconductor device according to claim 1, wherein the semiconductor chip includes a light emitting element. 電極パッドが一方の面に形成された基板と、バンプが一方の面に形成された半導体チップとを備え、上記半導体チップの一方の面が上記基板の一方の面に対向する向きで、上記半導体チップが上記基板に実装されている半導体装置の製造方法であって、
上記基板の一方の面に、少なくとも上記電極パッドを覆うように、導電粒子が分散されたソルダーレジストを形成する工程と、
上記半導体チップのバンプを上記基板の電極パッドに位置を合わせて、該バンプを上記ソルダーレジストの上に置いた後、上記半導体チップと上記基板とを加熱圧着し、上記半導体チップのバンプを、上記導電粒子を介して上記基板の電極パッドと電気的に接続する工程とを含むことを特徴とする半導体装置の製造方法。 A substrate having electrode pads formed on one surface and a semiconductor chip having bumps formed on one surface, wherein the semiconductor chip is oriented in a direction in which one surface of the semiconductor chip faces one surface of the substrate; A method of manufacturing a semiconductor device in which a chip is mounted on the substrate,
Forming a solder resist in which conductive particles are dispersed so as to cover at least the electrode pad on one surface of the substrate;
The bumps of the semiconductor chip are aligned with the electrode pads of the substrate, and the bumps are placed on the solder resist, and then the semiconductor chip and the substrate are thermocompression bonded, and the bumps of the semiconductor chip are And a step of electrically connecting the electrode pads of the substrate through conductive particles. 電極パッドが一方の面に形成された基板と、バンプが一方の面に形成された半導体チップとを備え、上記半導体チップの一方の面が上記基板の一方の面に対向する向きで、上記半導体チップが上記基板に実装されている半導体装置の製造方法であって、
上記基板の一方の面に、少なくとも上記電極パッドを覆うように、ソルダーレジストを形成する工程と、
上記ソルダーレジストの表面に、導電粒子を塗布する工程と、
上記半導体チップのバンプを上記基板の電極パッドに位置を合わせて、該バンプを上記導電粒子が塗布されたソルダーレジストの上に置いた後、上記半導体チップと上記基板とを加熱圧着し、上記半導体チップのバンプを、上記導電粒子を介して上記基板の電極パッドと電気的に接続する工程とを含むことを特徴とする半導体装置の製造方法。
A substrate having electrode pads formed on one surface and a semiconductor chip having bumps formed on one surface, wherein the semiconductor chip is oriented in a direction in which one surface of the semiconductor chip faces one surface of the substrate; A method of manufacturing a semiconductor device in which a chip is mounted on the substrate,
Forming a solder resist on one surface of the substrate so as to cover at least the electrode pad;
A step of applying conductive particles to the surface of the solder resist;
The semiconductor chip bumps are aligned with the electrode pads of the substrate, and the bumps are placed on a solder resist coated with the conductive particles. Then, the semiconductor chip and the substrate are thermocompression-bonded, and the semiconductor And a step of electrically connecting a bump of the chip to an electrode pad of the substrate through the conductive particles.
JP2010273972A 2010-12-08 2010-12-08 Semiconductor device and manufacturing method of semiconductor device Pending JP2012124333A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010273972A JP2012124333A (en) 2010-12-08 2010-12-08 Semiconductor device and manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010273972A JP2012124333A (en) 2010-12-08 2010-12-08 Semiconductor device and manufacturing method of semiconductor device

Publications (1)

Publication Number Publication Date
JP2012124333A true JP2012124333A (en) 2012-06-28

Family

ID=46505478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010273972A Pending JP2012124333A (en) 2010-12-08 2010-12-08 Semiconductor device and manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP2012124333A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109257872A (en) * 2018-10-23 2019-01-22 广东晶科电子股份有限公司 A kind of Mini LED module and preparation method thereof
CN110024113A (en) * 2016-11-30 2019-07-16 深圳修远电子科技有限公司 Integrated circuit package structure and method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110024113A (en) * 2016-11-30 2019-07-16 深圳修远电子科技有限公司 Integrated circuit package structure and method
CN110024113B (en) * 2016-11-30 2023-11-24 深圳修远电子科技有限公司 Integrated circuit packaging structure and method
CN109257872A (en) * 2018-10-23 2019-01-22 广东晶科电子股份有限公司 A kind of Mini LED module and preparation method thereof
CN109257872B (en) * 2018-10-23 2024-03-26 广东晶科电子股份有限公司 Mini LED module and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
JP4199588B2 (en) Wiring circuit board manufacturing method and semiconductor integrated circuit device manufacturing method using the wiring circuit board
JP2595909B2 (en) Semiconductor device
TWI277187B (en) Semiconductor device and manufacturing method for the same
JP5421863B2 (en) Manufacturing method of semiconductor package
JPWO2007043639A1 (en) Printed wiring board and method for manufacturing printed wiring board
WO1998033212A1 (en) Film carrier tape, semiconductor assembly, semiconductor device, manufacturing method therefor, mounting board, and electronic equipment
US20090258460A1 (en) Manufacturing method of semiconductor device
WO2009104599A1 (en) Electronic apparatus, mounting board laminated body and method of manufacturing electronic apparatus and mounting board laminated body
US20120176751A1 (en) Electronic component module and manufacturing method therefor
JP2003007902A (en) Electronic component mounting substrate and mounting structure
US8179686B2 (en) Mounted structural body and method of manufacturing the same
JP3559554B2 (en) Semiconductor device and manufacturing method thereof
JP2012124333A (en) Semiconductor device and manufacturing method of semiconductor device
JP2008218758A (en) Electronic circuit mounting structure
JP2008147463A (en) Ic chip mounting package
JP2007110095A (en) Substrate with built-in electronic component and method for manufacturing same
JP4708090B2 (en) Semiconductor device and manufacturing method thereof
US10818518B2 (en) Method for manufacturing module component
JPH11135567A (en) Anisotropic conductive film and manufacture of semiconductor device
TW200929468A (en) Soldering substrate, electrocial soldering structure and method for soldering same
JP4561969B2 (en) Semiconductor device
JP4591715B2 (en) Manufacturing method of semiconductor device
JP4566915B2 (en) Semiconductor device mounting body and method of manufacturing semiconductor device mounting body
JP7425704B2 (en) Semiconductor device manufacturing method and semiconductor device