JP2012114293A - Semiconductor film deposition apparatus and semiconductor film deposition method - Google Patents
Semiconductor film deposition apparatus and semiconductor film deposition method Download PDFInfo
- Publication number
- JP2012114293A JP2012114293A JP2010262771A JP2010262771A JP2012114293A JP 2012114293 A JP2012114293 A JP 2012114293A JP 2010262771 A JP2010262771 A JP 2010262771A JP 2010262771 A JP2010262771 A JP 2010262771A JP 2012114293 A JP2012114293 A JP 2012114293A
- Authority
- JP
- Japan
- Prior art keywords
- film
- film forming
- forming chamber
- chamber
- trap plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
- Chemical Vapour Deposition (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Description
本発明は、半導体膜製造装置および半導体膜製造方法に関し、特に、薄膜太陽電池の光電気変換層(半導体層)の製造に好適な半導体膜製造装置および半導体膜製造方法に関するものである。 The present invention relates to a semiconductor film manufacturing apparatus and a semiconductor film manufacturing method, and more particularly to a semiconductor film manufacturing apparatus and a semiconductor film manufacturing method suitable for manufacturing a photoelectric conversion layer (semiconductor layer) of a thin film solar cell.
従来から薄膜太陽電池では、太陽光スペクトルを幅広く有効利用すべく、バンドギャップの異なる材料からなる複数の光電気変換層(半導体層)を透光性絶縁基板上に積層したタンデム構造がとられている。特にシリコン系の薄膜太陽電池の場合、半導体層としてアモルファスシリコンセルと微結晶シリコンセルとを積層した構造が採られることが多い。ここで、各セルはp型半導体膜、i型半導体膜、n型半導体膜を順次積層した3層構造となっており、I型半導体膜は発電層、P型半導体膜およびN型半導体膜は内蔵電界を形成するための層である。 Conventionally, a thin film solar cell has a tandem structure in which a plurality of photoelectric conversion layers (semiconductor layers) made of materials with different band gaps are stacked on a light-transmitting insulating substrate in order to effectively use the solar spectrum widely. Yes. In particular, in the case of a silicon-based thin film solar cell, a structure in which an amorphous silicon cell and a microcrystalline silicon cell are stacked is often employed as a semiconductor layer. Here, each cell has a three-layer structure in which a p-type semiconductor film, an i-type semiconductor film, and an n-type semiconductor film are sequentially stacked. The I-type semiconductor film is a power generation layer, the P-type semiconductor film, and the N-type semiconductor film are This is a layer for forming a built-in electric field.
例えば微結晶シリコン太陽電池セルでは、発電層のi型微結晶半導体膜として膜厚1μm以上の厚膜が適用される。これは、微結晶半導体の吸収係数がアモルファスシリコンに比べて低く、必要な発電電流を得るのに十分な膜厚を必要とするためである。一般に、このような厚膜の半導体膜を形成した場合、製膜装置における製膜室の内壁面やシャワーヘッド表面に余分な膜(残渣膜)が多量に製膜される。これら残渣膜が剥がれると多数のパーティクルを発生し、製膜室内の広い範囲まで飛散する。このようなパーティクルが製膜室と搬送室との間のトランスファーゲートまで到達し、例えばゲートバルブのOリング表面に付着した場合には、ゲートバルブの開閉部に噛みこんで内部リークを引き起こす恐れがある。 For example, in a microcrystalline silicon solar battery cell, a thick film having a thickness of 1 μm or more is applied as the i-type microcrystalline semiconductor film of the power generation layer. This is because the absorption coefficient of the microcrystalline semiconductor is lower than that of amorphous silicon, and a film thickness sufficient to obtain a necessary generated current is required. In general, when such a thick semiconductor film is formed, a large amount of excess film (residual film) is formed on the inner wall surface of the film forming chamber or the surface of the shower head in the film forming apparatus. When these residue films are peeled off, a large number of particles are generated and scattered over a wide area in the film forming chamber. If such particles reach the transfer gate between the film forming chamber and the transfer chamber and adhere to the O-ring surface of the gate valve, for example, they may bite into the open / close portion of the gate valve and cause internal leakage. is there.
このような内部リークを起こした場合は、製膜プロセス中に製膜室内に供給される原料ガスがゲートバルブ方向に引かれて片流れし、作製される膜で膜厚および膜質において面内不均一性を起こすことが懸念される。薄膜太陽電池の場合、半導体層、特に発電層の面内不均一性は、モジュール化した際の発電効率の低下に直結するため回避する必要がある。 When such an internal leak occurs, the source gas supplied into the film forming chamber is drawn in the direction of the gate valve during the film forming process and flows in one direction. There is concern about causing sex. In the case of a thin film solar cell, in-plane non-uniformity of a semiconductor layer, particularly a power generation layer, is directly related to a decrease in power generation efficiency when modularized, and thus must be avoided.
また、上記のようにOリング表面に一旦付着したパーティクルは製膜室内のクリーニングでも除去することができない。このため、Oリング表面を修復するには、装置を停止させてゲートバルブのメンテナンスを行うしかない。したがって、このような内部リークが頻発すると、装置のダウンタイムが増大し、生産性の低下を招くことになる。 Further, the particles once adhering to the O-ring surface as described above cannot be removed even by cleaning the film forming chamber. For this reason, the only way to repair the O-ring surface is to stop the apparatus and perform maintenance of the gate valve. Therefore, if such internal leaks occur frequently, the downtime of the apparatus increases and productivity is reduced.
このため、従来の半導体膜の製膜装置では、ゲートバルブ内部に定期的に不活性ガスを噴射する配管が設けられており、ゲートバルブの開閉部にパーティクルが付着するのを抑制するような構成が採られている(例えば、特許文献1参照)。 For this reason, in a conventional semiconductor film deposition apparatus, a pipe for periodically injecting an inert gas is provided inside the gate valve, and a configuration that suppresses adhesion of particles to the opening and closing part of the gate valve. (For example, refer to Patent Document 1).
しかしながら、特許文献1の技術のようにゲートバルブの開閉部に不活性ガスを噴射する方法を採った場合には、パーティクルが舞い上がって製膜室内に入り込み、作製した膜表面上に付着して膜物性を悪化させる恐れがあった。
However, when the method of injecting an inert gas to the opening / closing part of the gate valve as in the technique of
また、薄膜太陽電池は通常、一辺の長さが1メートル以上のガラス基板上に作製される。このため、特許文献1の技術ではCVD装置のゲートバルブの開閉部の横幅寸法も1メートル以上となり、不活性ガスを噴射すべきエリア(Oリング表面)が膨大になり、パーティクル付着の抑制が不完全になるという問題もあった。
Moreover, a thin film solar cell is normally produced on the glass substrate whose one side length is 1 meter or more. For this reason, in the technique of
また、ゲートバルブのOリング表面にパーティクルが付着して内部リークを起こした場合には。Oリング交換の作業が発生する。この交換の作業頻度が増加すると装置の停止期間が増大し、生産性が悪くなるといった問題もあった。 In addition, when particles adhere to the O-ring surface of the gate valve and cause internal leaks. O-ring replacement work occurs. If the frequency of replacement increases, there is also a problem that the period during which the apparatus is stopped increases and productivity deteriorates.
本発明は、上記に鑑みてなされたものであって、製膜室内で発生したパーティクルに起因した製膜室における内部リークの発生が防止され、良好な面内均一性を長期間、安定して実現可能な半導体膜製造装置および半導体膜製造方法を得ることを目的とする。 The present invention has been made in view of the above, and the occurrence of internal leakage in the film forming chamber due to particles generated in the film forming chamber is prevented, and good in-plane uniformity can be stably maintained over a long period of time. An object is to obtain a feasible semiconductor film manufacturing apparatus and semiconductor film manufacturing method.
上述した課題を解決し、目的を達成するために、本発明にかかる半導体膜製造装置は、被製膜面が水平且つ上向きとなるように被処理基板が保持され、前記被製膜面の上部から前記被製膜面に向けて原料ガスを供給した状態で前記原料ガスのプラズマを発生させて前記プラズマにより前記原料ガスを分解して前記被製膜面に堆積させることで薄膜の製膜が行われる排気可能とされた製膜室と、前記製膜室の一側壁部に設けられて前記製膜室へ前記被処理基板を搬入し且つ搬出するための搬入出ゲートと、前記搬入出ゲートを介して前記製膜室と接続されて前記製膜室へ前記被処理基板を搬入し且つ搬出するための減圧可能な搬送室と、前記一側壁部の前記搬送室側の側面における前記搬入出ゲートの周縁部の全周にシール材を挟んだ状態で前記搬入出ゲートを塞いで前記製膜室を密閉可能な開閉自在のゲートバルブと、前記搬入出ゲートに配置されて前記製膜室内で発生したパーティクルを捕捉するためのトラップ板と、を備える。 In order to solve the above-described problems and achieve the object, a semiconductor film manufacturing apparatus according to the present invention holds a substrate to be processed so that a film-forming surface is horizontal and upward, and an upper portion of the film-forming surface. A thin film is formed by generating a plasma of the raw material gas in a state in which the raw material gas is supplied toward the surface of the film to be deposited, decomposing the raw material gas by the plasma, and depositing it on the surface of the film to be formed A film-forming chamber that can be evacuated, a carry-in / out gate that is provided on one side wall of the film-forming chamber and carries the substrate into and out of the film-forming chamber, and the carry-in / out gate A transfer chamber that is connected to the film formation chamber via the substrate and is capable of depressurizing the substrate to be transferred into and out of the film formation chamber, and the loading / unloading on the side surface of the one side wall portion on the transfer chamber side. Front with sealant sandwiched around the entire periphery of the gate It comprises a gate valve capable sealable opening and closing the deposition chamber blocks the unloading gate, and a trap plate for trapping particles generated by the film-forming chamber is disposed on the unloading gate.
本発明によれば、製膜室内で発生したパーティクルに起因した製膜室における内部リークの発生を防止して、良好な面内均一性を有する半導体膜を長期間、安定して実現できる、という効果を奏する。 According to the present invention, a semiconductor film having good in-plane uniformity can be stably realized for a long period of time by preventing the occurrence of internal leak in the film forming chamber due to particles generated in the film forming chamber. There is an effect.
以下に、本発明にかかる半導体膜製造装置および半導体膜製造方法の実施の形態を図面に基づいて詳細に説明する。なお、本発明は以下の記述に限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。また、以下に示す図面においては、理解の容易のため、各部材の縮尺が実際とは異なる場合がある。 Embodiments of a semiconductor film manufacturing apparatus and a semiconductor film manufacturing method according to the present invention will be described below in detail with reference to the drawings. In addition, this invention is not limited to the following description, In the range which does not deviate from the summary of this invention, it can change suitably. In the drawings shown below, the scale of each member may be different from the actual scale for easy understanding.
実施の形態1.
図1は、本発明の実施の形態1にかかる半導体膜製造装置であるプラズマCVD装置の構造を模式的に示す断面図である。図1では、実施の形態1にかかるプラズマCVD装置による微結晶シリコン膜の製膜終了時に製膜室内で飛散するパーティクルをパーティクルトラップ板が捕捉している状態を示している。実施の形態1にかかるプラズマCVD装置は、薄膜太陽電池セル(微結晶シリコンセル)のi型微結晶シリコン膜(発電層)の形成に用いることが可能である。以下では、本実施の形態にかかるプラズマCVD装置により微結晶シリコン膜を形成する場合について説明する。
FIG. 1 is a cross-sectional view schematically showing the structure of a plasma CVD apparatus which is a semiconductor film manufacturing apparatus according to
図1に示すように、製膜室5の内部には、被処理基板である透光性絶縁基板2(以下、基板2と呼ぶ)を保持する保持部材である基板ステージ1が設置されている。基板ステージ1は、接地されている。基板ステージ1上には、基板2が、被製膜面が水平且つ上向きとなるように保持される。
As shown in FIG. 1, a
また、製膜室5の上面部には、基板ステージ1に対向して、原料ガスを基板ステージ1の上部領域に分散供給するためのシャワーヘッド4が設けられている。該シャワーヘッド4には、製膜室5内にシラン(SiH4)、水素(H2)等の原料ガスを送り込むための原料ガス供給管7が接続されている。原料ガス供給管7は、図示しない例えばガスボンベ等のガス供給源に接続されている。製膜室5内への原料ガスの供給量は、原料ガス供給管7に取り付けられたバルブ7aにより調整可能である。
In addition, a
また、シャワーヘッド4には、製膜室5内のクリーニングを行うためのクリーニングガスを製膜室5に供給するためのクリーニングガス供給管26が接続されている。クリーニングガス供給管26は、図示しない例えばガスボンベ等のガス供給源に接続されている。製膜室5内へのクリーニングガスの供給量は、クリーニングガス供給管26に取り付けられたバルブ26aにより調整可能である。また、製膜室5は、排気管19を介して排気部(図示せず)に接続されており、該排気部により製膜室5内を真空引き可能とされている。
The
また、シャワーヘッド4は、原料ガスのプラズマを発生させるための高周波電極を兼ねている。そして、シャワーヘッド4には、該シャワーヘッド4に高周波電力を印加する電源17が接続されている。電源17からシャワーヘッド4に高周波電力を印加することにより、シャワーヘッド4と基板ステージ1との間に高周波電力が印加されて基板2とシャワーヘッド4との間にプラズマが生成される。シャワーヘッド4から分散された原料ガスはプラズマで分解されて製膜前駆体が生成され、これが基板2上に堆積して基板2の上面に微結晶シリコン膜3が成長する。
The
製膜室5の一側面部には、製膜室5へ基板2を搬入し且つ搬出するための開口部として搬入出ゲートであるトランスファーゲート15が設けられている。また、開閉自在とされたゲートバルブ10が、トランスファーゲート15を覆って配置される。ゲートバルブ10は、製膜室5の側面のトランスファーゲート15の周縁部の全周に配されたシール材であるOリング11を介してトランスファーゲート15を覆って製膜室5の側壁部に押しつけられることにより製膜室5を密閉する。
A
また、トランスファーゲート15を挟んで隣接する領域には、ゲートバルブ10を介して製膜室5と接続され、製膜室5へ基板2を搬入し且つ搬出するための搬送室20が設けられている。搬送室20は、図示しない排気手段により任意の圧力に減圧可能とされている。
Further, in a region adjacent to the
製膜終了後、基板ステージ1の上に設置された基板2の上には微結晶シリコン膜3が形成されており、シャワーヘッド4と製膜室の内壁5aの表面には多量の残渣膜6が付着している。そして、製膜終了後に原料ガス供給管7からのガス供給を終了して製膜室5内を排気管19を介して排気部により真空引きした際、製膜室5内の圧力の急激な変化に伴い、残渣膜6の表面から大量のパーティクル8が発生し、製膜室5内の広い範囲に飛散する。
After film formation, a
そこで、実施の形態1にかかるプラズマCVD装置では、製膜室5の一側面に配置されたゲートバルブ10と製膜室5との間のトランスファーゲート15の位置にパーティクルトラップ板9が設けられている。このパーティクルトラップ板9により、製膜室5内からゲートバルブ10の方向に飛散したパーティクルを捕捉することができる。これにより、パーティクル8がゲートバルブ10と製膜室5の一側面との間に配置されたOリング11の表面に付着するのを防止できる。
Therefore, in the plasma CVD apparatus according to the first embodiment, the
ここで、パーティクルトラップ板9の縦横寸法は、トランスファーゲート15の縦横寸法よりも大きく設定されており、パーティクル8がパーティクルトラップ板9とトランスファーゲート15との隙間をすり抜けることがないようになっている。また、パーティクルトラップ板9は、穴径が0.2μm以下の貫通穴が無数に設けられたスポンジ状もしくはメッシュ状の構造となっており、より多数のパーティクル8を内部に捕捉することが可能な構成となっている。
Here, the vertical and horizontal dimensions of the
つぎに、実施の形態1にかかるプラズマCVD装置による微結晶シリコン膜の製膜処理における一連の動作の詳細について図2〜図6を用いて説明する。図2は、実施の形態1にかかるプラズマCVD装置による微結晶シリコン膜の製膜処理のプロセスフローを示すフローチャートである。図3は、実施の形態1にかかるプラズマCVD装置による微結晶シリコン膜のする際の製膜室5内部の様子を説明する図であり、基板2を製膜室5内に搬入して基板ステージ1上に保持する際の断面構造を示す図である。図4は、実施の形態1にかかるプラズマCVD装置による微結晶シリコン膜のする際の製膜室5内部の様子を説明する図であり、微結晶シリコン膜を製膜している最中の断面構造を示す図である。図5は、実施の形態1にかかるプラズマCVD装置による微結晶シリコン膜のする際の製膜室5内部の様子を説明する図であり、微結晶シリコン膜の製膜プロセスが終了した直後の断面構造を示す図である。図6は、実施の形態1にかかるプラズマCVD装置による微結晶シリコン膜のする際の製膜室5内部の様子を説明する図であり、微結晶シリコン膜の製膜が終了して基板2を製膜室5から搬出する際の断面構造を示す図である。
Next, details of a series of operations in the film forming process of the microcrystalline silicon film by the plasma CVD apparatus according to the first embodiment will be described with reference to FIGS. FIG. 2 is a flowchart showing a process flow of the film forming process of the microcrystalline silicon film by the plasma CVD apparatus according to the first embodiment. FIG. 3 is a diagram for explaining the inside of the
微結晶シリコン膜の製膜処理を行う際には、まずゲートバルブ10が開かれ(ステップS10)、基板2が基板搬送アーム12により搬送室20から製膜室5に導入されて基板ステージ1の上に保持される(ステップS20、図3)。この間、パーティクルトラップ板9は製膜室5とは別にトランスファーゲート15に併設されたトラップ板収納室13に収められるため、基板2の搬送の動作を妨げない。すなわち、パーティクルトラップ板9には該パーティクルトラップ板9の駆動機構である伸縮アーム14が取り付けられており、この伸縮アーム14を駆動させることによりパーティクルトラップ板9をトラップ板収納室13に移動させることが可能な構成となっている。
When performing the film forming process of the microcrystalline silicon film, first, the
基板2が製膜室5に導入されて基板ステージ1の上に保持されると、ゲートバルブ10が閉められる(ステップS30)。そして、伸縮アーム14が伸びて、トラップ板収納室13に収められたパーティクルトラップ板9が、ゲートバルブ10と製膜室5との間のトランスファーゲート15を塞ぐ位置まで運ばれる(ステップS40)。その後、排気部(図示せず)により排気管19を介して製膜室5内の排気を行い、製膜室5内を真空状態または減圧状態にする。つぎに、原料ガス供給管7により製膜室5内にシラン(SiH4)、水素(H2)等の原料ガス16が送りこまれ、該原料ガス16がシャワーヘッド4を介して基板ステージ1の上部領域に分散供給される。原料ガス16の供給量は、原料ガス供給管7に取り付けられたバルブ7aにより調整される。
When the
そして、上記のような状態において電源17によりシャワーヘッド4に高周波電力を印加してシャワーヘッド4と基板ステージ1との間に電界が発生させると、プラズマ発生領域、すなわち基板2とシャワーヘッド4とが対向する領域において原料ガス16が励起されてプラズマ18が発生し、原料ガス16はプラズマ18により分解される。これにより製膜前駆体が生成され、この製膜前駆体が基板2上に堆積して微結晶シリコン膜3が成長する(ステップS50、図4)。
When a high frequency power is applied to the
ここで、微結晶シリコン膜3は、製膜室の内壁5aやシャワーヘッド4の表面にも大量に付着する。これらの膜が製膜中に剥がれるとパーティクル8になり、ガス排気の流れに乗ってトランスファーゲート15の近傍まで飛来する。しかしながら、実施の形態1にかかるプラズマCVD装置では、ゲートバルブ10と製膜室5との間のトランスファーゲート15を塞ぐ位置にパーティクルトラップ板9が設けられており、飛来したパーティクル8は全てここで捕捉され、ゲートバルブ10まで到達することはない。
Here, the
そして、製膜処理が終了して原料ガス16の供給が停止されると、製膜室5内は十分に真空引きされる(ステップS60)。その後、基板2を搬送室20に搬出するためにゲートバルブ10が開かれる(ステップS70、図5)。ゲートバルブ10が開かれたタイミングで、製膜室5と搬送室20との圧力差に起因して、製膜室5内においてパーティクル8の飛散が生じる。特に、搬送室20の方が製膜室5よりも低圧である場合は、飛散したパーティクル8はトランスファーゲート15の方向に引き寄せられる。ここでも、実施の形態1にかかるプラズマCVD装置では、パーティクルトラップ板9によりパーティクル8はほぼ全て捕捉され、ゲートバルブ10の近傍まで到達することはない。
When the film forming process is completed and the supply of the
その後、伸縮アーム14が縮んでパーティクルトラップ板9がトラップ板収納室13に収納され(ステップS80、図6)、基板搬送アーム12が伸びてきて基板ステージ1上の基板2を搬送室20に搬出する(ステップS90、図6)。このとき、パーティクルトラップ板9はトラップ板収納室13に収納されているため、基板2を運び出す際に、パーティクルトラップ板9が基板2や基板搬送アーム12に干渉することはない。
Thereafter, the
また、製膜終了後に基板2を製膜室5から搬出した後には、パーティクルトラップ板9がトラップ板収納室13に収納された状態で、製膜室5の内部のクリーニングが可能である。クリーニングを行う場合は、製膜室5の内部にクリーニングガス供給管26からシャワーヘッド4を介してクリーニングガスが導入される。そして、電源17からシャワーヘッド4に高周波電力が印加されて、クリーニングガスプラズマが発生する。製膜室5内のパーティクル8は、クリーニングガスプラズマと反応して全て消失する。
Further, after the
図7は、実施の形態1にかかるプラズマCVD装置と従来のプラズマCVD装置とにより微結晶シリコン膜を各々120枚連続で製膜した場合の製膜枚数と微結晶シリコン膜の膜厚の面内分布との関係を示す特性図である。なお、本実施の形態における面内分布は、面内での膜厚の最大値(Max)と最小値(Min)で、計算式:[(Max−Min)/(Max+Min)]×100によりパーセントで定義している。 FIG. 7 shows the in-plane relationship between the number of deposited films and the thickness of the microcrystalline silicon film when 120 microcrystalline silicon films are continuously formed by the plasma CVD apparatus according to the first embodiment and the conventional plasma CVD apparatus. It is a characteristic view which shows the relationship with distribution. The in-plane distribution in the present embodiment is the maximum value (Max) and the minimum value (Min) of the film thickness in the plane, and it is a percentage by the calculation formula: [(Max−Min) / (Max + Min)] × 100. Defined in
ここでは基板として縦横寸法が1.1m×1.4mのガラス基板を用い、目標膜厚1μmとして製膜を行って、基板面内の100箇所の膜厚をエリプソメトリで測定した。図7では、実施の形態1にかかるプラズマCVD装置により形成した微結晶シリコン膜(実施例1)の面内分布値を△印で示し、従来のプラズマCVD装置により形成した微結晶シリコン膜(比較例)の面内分布値を黒丸印で示している。 Here, a glass substrate having a vertical and horizontal dimension of 1.1 m × 1.4 m was used as a substrate, film formation was performed with a target film thickness of 1 μm, and film thicknesses at 100 locations within the substrate surface were measured by ellipsometry. In FIG. 7, the in-plane distribution value of the microcrystalline silicon film (Example 1) formed by the plasma CVD apparatus according to the first embodiment is indicated by Δ, and the microcrystalline silicon film formed by the conventional plasma CVD apparatus (comparison) The in-plane distribution values in Example) are indicated by black circles.
図7から、従来のプラズマCVD装置による製膜(比較例)では40枚目以降から面内分布値が単調増加を開始し、120枚目で±45%となり、面内分布を維持できていないことが分かる。一方、実施の形態1のプラズマCVD装置による製膜(実施例1)では、製膜開始から80枚目までは面内分布値は殆ど変化せず、120枚目でも±23%の面内分布を維持できていることが分かる。なお、図7では膜厚に関する面内分布の挙動を示しているが、半導体の膜質(結晶率、結晶配向性、膜中水素量等)の面内分布に関しても同様の挙動が確認されている。 From FIG. 7, in the film formation by the conventional plasma CVD apparatus (comparative example), the in-plane distribution value starts monotonically increasing from the 40th sheet onward and becomes ± 45% at the 120th sheet, and the in-plane distribution cannot be maintained. I understand that. On the other hand, in the film formation by the plasma CVD apparatus of the first embodiment (Example 1), the in-plane distribution value hardly changes from the start of film formation to the 80th sheet, and the in-plane distribution of ± 23% even at the 120th sheet. It can be seen that Although FIG. 7 shows the behavior of the in-plane distribution with respect to the film thickness, the same behavior is confirmed with respect to the in-plane distribution of the semiconductor film quality (crystal ratio, crystal orientation, amount of hydrogen in the film, etc.). .
図8は、従来のプラズマCVD装置で作製した微結晶シリコン膜の膜厚の面内分布を示す図である。図9は、実施の形態1にかかるプラズマCVD装置で作製した微結晶シリコン膜の膜厚の面内分布を示す図である。図8および図9は、それぞれ図7に示した120枚中の80枚目に作製した微結晶シリコン膜の膜厚の面内分布を示している。 FIG. 8 is a diagram showing an in-plane distribution of the film thickness of a microcrystalline silicon film manufactured by a conventional plasma CVD apparatus. FIG. 9 is a diagram showing an in-plane distribution of the film thickness of the microcrystalline silicon film manufactured by the plasma CVD apparatus according to the first embodiment. 8 and 9 show the in-plane distribution of the film thickness of the microcrystalline silicon film produced in the 80th of 120 sheets shown in FIG. 7, respectively.
図8に示すように、従来のプラズマCVD装置により作製した微結晶シリコン膜は、基板の左側で極端に膜厚が厚くなっており、製膜中に原料ガスがこの方向に片流れしていると考えられる。これに対して、実施の形態1にかかるプラズマCVD装置で作製した微結晶シリコン膜は、図9に示すように膜厚の大きな偏りは見られず、良好な面内分布が得られていることが分かる。 As shown in FIG. 8, the microcrystalline silicon film produced by a conventional plasma CVD apparatus has an extremely thick film on the left side of the substrate, and the source gas flows in this direction during film formation. Conceivable. On the other hand, the microcrystalline silicon film manufactured by the plasma CVD apparatus according to the first embodiment does not show a large deviation in film thickness as shown in FIG. 9, and has a good in-plane distribution. I understand.
上述したように、実施の形態1にかかるプラズマCVD装置は、ゲートバルブ10と製膜室5の間に製膜室5内で発生したパーティクル8を捕捉するためのパーティクルトラップ板9を備えている。この構成によれば、製膜中および製膜終了後の真空引き時に製膜室5内で飛散したパーティクル8を捕捉してパーティクル8の製膜室5外への飛散を防止することができ、飛散したパーティクル8がゲートバルブ10のOリング11の表面に付着することを防止できる。これにより、製膜室5と搬送室20との間のゲートバルブ10へのパーティクル8の噛み込みが抑制され、製膜中に製膜室5内に供給された原料ガス16が搬送室20の方向に片流れすることが防止され、ゲートバルブ10での内部リークの発生頻度が低減される。このため、長期間の連続製膜を実施しても膜厚と膜質の面内均一性が良好な半導体膜を安定して形成することができる。
As described above, the plasma CVD apparatus according to the first embodiment includes the
また、パーティクルトラップ板9の大きさは特に制限されず、メータ規模の大面積ガラス基板上に半導体膜を基板面内で均一に作製することが可能となる。また、Oリング11表面へのパーティクル8の付着が防止されるため、Oリング11交換の作業頻度が低減される。これにより、プラズマCVD装置の稼働時間を従来よりも長くできることから、生産性を大きく向上させることが可能となる。
The size of the
また、実施の形態1にかかるプラズマCVD装置は、パーティクルトラップ板9は駆動機構として伸縮アーム14を備えており、基板2を搬送室20と製膜室5との間で搬送する際には、基板搬送に干渉しない位置に設けられたトラップ板収納室13に収納される。
これにより、基板2を搬送室20と製膜室5の間で移動させる際、パーティクルトラップ板9と基板2との干渉を防止することができる。
Further, in the plasma CVD apparatus according to the first embodiment, the
Thereby, when the
したがって、実施の形態1によれば、製膜室5内で発生したパーティクル8に起因した製膜室5における内部リークの発生を防止して、膜厚と膜質との面内均一性の良好な半導体膜を長期間、安定して実現できる。
Therefore, according to the first embodiment, the occurrence of internal leak in the
また、実施の形態1にかかるプラズマCVD装置で微結晶シリコン膜を形成して薄膜太陽電池を作製した場合、薄膜太陽電池の量産で一般に使用される大面積ガラス基板(1.1×1.4メートル)上においても、良好な発電効率を良好な面内分布で実現できることが見込まれる。 Further, when a thin film solar cell is manufactured by forming a microcrystalline silicon film with the plasma CVD apparatus according to the first embodiment, a large area glass substrate (1.1 × 1.4) generally used in mass production of thin film solar cells. It is expected that good power generation efficiency can be realized with a good in-plane distribution.
実施の形態2.
図10は、実施の形態2にかかるプラズマCVD装置の構造を模式的に示す断面図である。図10では、実施の形態1にかかるプラズマCVD装置による微結晶シリコン膜の製膜終了時に、製膜室5内およびパーティクルトラップ板9をクリーニングする状態を示している。実施の形態2にかかるプラズマCVD装置は、基本的に実施の形態1にかかるプラズマCVD装置と同じ構成を有し、ここでは、実施の形態1で示したように製膜中および製膜終了後に製膜室5内で飛散したパーティクル8はパーティクルトラップ板9でほぼ完全に捕捉されている。
FIG. 10 is a cross-sectional view schematically showing the structure of the plasma CVD apparatus according to the second embodiment. FIG. 10 shows a state in which the inside of the
そして、実施の形態2にかかるプラズマCVD装置は、トラップ板収納室13に対して、シャワーヘッド21とクリーニングガス供給管22と電源23とが設けられており、製膜室5内とは別にトラップ板収納室13にクリーニングガスプラズマ24を発生させることが可能な構成となっている。パーティクルトラップ板9で捕捉されたパーティクル8は、クリーニングガスプラズマ24と反応して全て消失する。これにより、パーティクルトラップ板9のクリーニングを行うことができる。
The plasma CVD apparatus according to the second embodiment is provided with a
なお、上記のパーティクルトラップ板9のクリーニングは、製膜室5内のクリーニング処理と同時に実施することで、トラップ板収納室13に供給したクリーニングガス25は製膜室5を介して装置外に排気される。このように、実施の形態2にかかるプラズマCVD装置では、製膜毎にパーティクルトラップ板9をクリーニング可能な構成となっており、捕捉したパーティクル8がパーティクルトラップ板9から脱離してゲートバルブ10のOリング11の表面等に付着することが抑制される。
The cleaning of the
つぎに、実施の形態2にかかるプラズマCVD装置による微結晶シリコン膜の製膜処理における一連の動作について図11を用いて説明する。図11は、実施の形態2にかかるプラズマCVD装置による微結晶シリコン膜の製膜処理のプロセスフローを示すフローチャートである。図11のプロセスフローでは、図2に示した実施の形態1にかかるプラズマCVD装置によるプロセスフローに対して、クリーニングに関する項目が追加されている。ここでは、ステップ10〜ステップ90の説明は省略する。
Next, a series of operations in the process of forming a microcrystalline silicon film by the plasma CVD apparatus according to the second embodiment will be described with reference to FIG. FIG. 11 is a flowchart illustrating a process flow of a microcrystalline silicon film forming process performed by the plasma CVD apparatus according to the second embodiment. In the process flow of FIG. 11, items regarding cleaning are added to the process flow of the plasma CVD apparatus according to the first embodiment shown in FIG. Here, description of
製膜終了後に基板2を製膜室5から搬出した後、パーティクルトラップ板9がトラップ板収納室13に収納された状態で、トラップ板収納室13の内部にクリーニングガス供給管22からシャワーヘッド21を介してクリーニングガス25が導入され、製膜室5の内部にクリーニングガス供給管26からシャワーヘッド4を介してクリーニングガス27が導入される(ステップS100)。そして、トラップ板収納室13では電源23からシャワーヘッド21に高周波電力が印加されて、クリーニングガスプラズマ24が発生する(ステップS110)。パーティクルトラップ板9で捕捉されたパーティクル8は、クリーニングガスプラズマと反応して全て消失する。また、製膜室5では、電源17からシャワーヘッド4に高周波電力が印加されて、クリーニングガスプラズマ28が発生する(ステップS110)。製膜室5内のパーティクル8は、クリーニングガスプラズマと反応して全て消失する。
After the film formation is completed, the
図12は、実施の形態3にかかるプラズマCVD装置により微結晶シリコン膜を各々120枚連続で製膜した場合の製膜枚数と微結晶シリコン膜の膜厚の面内分布との関係を示す特性図である。なお、面内分布は、図7の場合と同様に、面内での膜厚の最大値(Max)と最小値(Min)で、計算式:[(Max−Min)/(Max+Min)]×100によりパーセントで定義している。また、実施の形態1にかかるプラズマCVD装置と従来のプラズマCVD装置で連続製膜した微結晶シリコン膜の膜厚面内分布値も図12に併せて示す。 FIG. 12 is a characteristic showing the relationship between the number of deposited microcrystalline silicon films and the in-plane distribution of the thickness of the microcrystalline silicon film when 120 microcrystalline silicon films are continuously formed by the plasma CVD apparatus according to the third embodiment. FIG. As in the case of FIG. 7, the in-plane distribution is the maximum value (Max) and the minimum value (Min) of the film thickness in the plane, and the calculation formula: [(Max−Min) / (Max + Min)] × 100 is defined as a percentage. In addition, FIG. 12 also shows in-plane distribution values of the microcrystalline silicon film formed continuously by the plasma CVD apparatus according to the first embodiment and the conventional plasma CVD apparatus.
ここでも、図7の場合と同様に、基板として縦横寸法が1.1m×1.4mのガラス基板を用い、目標膜厚1μmとして製膜を行って、基板面内の100箇所の膜厚をエリプソメトリで測定した。図12では、実施の形態1にかかるプラズマCVD装置により形成した微結晶シリコン膜(実施例1)の面内分布値を△印で示し、実施の形態2にかかるプラズマCVD装置により製膜した微結晶シリコン膜(実施例2)の膜厚の面内分布を黒四角印で示し、従来のプラズマCVD装置により形成した微結晶シリコン膜(比較例)の面内分布値を黒丸印で各々示している。 Here, similarly to the case of FIG. 7, a glass substrate having a vertical and horizontal dimension of 1.1 m × 1.4 m is used as a substrate, film formation is performed with a target film thickness of 1 μm, and film thicknesses at 100 locations in the substrate surface are set. Measured by ellipsometry. In FIG. 12, the in-plane distribution value of the microcrystalline silicon film (Example 1) formed by the plasma CVD apparatus according to the first embodiment is indicated by Δ, and the fine film formed by the plasma CVD apparatus according to the second embodiment is shown. The in-plane distribution of the film thickness of the crystalline silicon film (Example 2) is indicated by black square marks, and the in-plane distribution value of the microcrystalline silicon film (comparative example) formed by the conventional plasma CVD apparatus is indicated by black circle marks. Yes.
図12から、従来のプラズマCVD装置による製膜(比較例)では40枚目以降から面内分布値が単調増加を開始し、120枚目で±45%となり、面内分布を維持できていないことが分かる。一方、実施の形態2のプラズマCVD装置による製膜(実施例2)では、製膜開始から120枚目までの間で面内分布値は殆ど増加せず、±13−16%でほぼ一定となっていること分かる。これは、従来のプラズマCVD装置および実施の形態1のプラズマCVD装置で連続製膜を行った際の膜厚面内分布値よりも低く、より良好な面内分布値が、より多くの連続製膜処理に対して得られていることを示している。すなわち、実施の形態2のプラズマCVD装置を使用することで、トランスファーゲート15におけるゲートバルブ10のOリング11交換の作業頻度が大きく低減される。これにより、プラズマCVD装置の稼働時間を従来よりも長くできることから、生産性を大きく向上させることが可能となる。
From FIG. 12, in the film formation by the conventional plasma CVD apparatus (comparative example), the in-plane distribution value starts monotonically increasing from the 40th sheet onward, and becomes ± 45% at the 120th sheet, and the in-plane distribution cannot be maintained. I understand that. On the other hand, in the film formation by the plasma CVD apparatus of the second embodiment (Example 2), the in-plane distribution value hardly increases between the start of film formation and the 120th sheet, and is substantially constant at ± 13-16%. I understand that This is lower than the film thickness in-plane distribution value when continuous film formation is performed by the conventional plasma CVD apparatus and the plasma CVD apparatus of the first embodiment, and a better in-plane distribution value has a larger continuous production value. It shows that it is obtained for membrane treatment. That is, by using the plasma CVD apparatus of the second embodiment, the work frequency of exchanging the O-
なお、図12では膜厚に関する面内分布の挙動を例として示したが、半導体の膜質(結晶化率、結晶配向性、膜中水素量等)の面内分布に関しても同様の挙動が確認されている。 In FIG. 12, the behavior of the in-plane distribution with respect to the film thickness is shown as an example. However, the same behavior is confirmed for the in-plane distribution of the semiconductor film quality (crystallization rate, crystal orientation, amount of hydrogen in the film, etc.). ing.
上述したように、実施の形態2にかかるプラズマCVD装置は、ゲートバルブ10と製膜室5の間に製膜室5内で発生したパーティクル8を捕捉するためのパーティクルトラップ板9を備えている。この構成によれば、製膜中および製膜終了後の真空引き時に製膜室5内で飛散したパーティクル8を捕捉してパーティクル8の製膜室5外への飛散を防止することができ、飛散したパーティクル8がゲートバルブ10のOリング11の表面に付着することを防止できる。これにより、製膜室5と搬送室20との間のゲートバルブ10へのパーティクル8の噛み込みが抑制され、製膜中に製膜室5内に供給された原料ガス16が搬送室20の方向に片流れすることが防止され、ゲートバルブ10での内部リークの発生頻度が低減される。このため、長期間の連続製膜を実施しても膜厚と膜質の面内均一性が良好な半導体膜を安定して形成することができる。また、パーティクルトラップ板9の大きさは特に制限されず、メータ規模の大面積ガラス基板上に半導体膜を基板面内で均一に作製することが可能となる。
As described above, the plasma CVD apparatus according to the second embodiment includes the
また、実施の形態2にかかるプラズマCVD装置は、トラップ板収納室13でも製膜室5とは個別にクリーニングガスプラズマを発生させることが可能であるため、パーティクルトラップ板9を定期的にクリーニングすることが可能となり、捕捉したパーティクル8を定期的に消失させることができる。これにより、一旦捕捉したパーティクル8がパーティクルトラップ板9から脱離して製膜室5内に再飛散することを防止できる。
Further, since the plasma CVD apparatus according to the second embodiment can generate the cleaning gas plasma in the trap
そして、パーティクルトラップ板9が常時清浄な状態となり、高いパーティクル捕捉率を維持することができ、ゲートバルブ10へのパーティクル8の噛み込みが防止されて内部リークの発生を抑制できる。その結果、長期の連続製膜を実施しても、良好な膜厚、膜質の面内均一性を安定に実現することが可能となる。また、ゲートバルブ10のメンテナンスサイクルの長期化を図ることが可能となり、プラズマCVD装置のダウンタイムが低減して生産性が向上する。
Then, the
したがって、実施の形態2によれば、製膜室5内で発生したパーティクル8に起因した製膜室5における内部リークの発生を防止して、膜厚と膜質との面内均一性の良好な半導体膜を長期間、安定して実現できる。
Therefore, according to the second embodiment, the occurrence of internal leakage in the
また、実施の形態2にかかるプラズマCVD装置で微結晶シリコン膜を形成して薄膜太陽電池を作製した場合、薄膜太陽電池の量産で一般に使用される大面積ガラス基板(1.1×1.4メートル)上においても、良好な発電効率を良好な面内分布で実現できることが見込まれる。 Further, when a thin film solar cell is manufactured by forming a microcrystalline silicon film with the plasma CVD apparatus according to the second embodiment, a large area glass substrate (1.1 × 1.4) generally used in mass production of thin film solar cells. It is expected that good power generation efficiency can be realized with a good in-plane distribution.
実施の形態3.
図13は、実施の形態3にかかるプラズマCVD装置の構造を模式的に示す断面図である。図13では、実施の形態1にかかるプラズマCVD装置による微結晶シリコン膜の製膜終了時に、製膜室5内およびパーティクルトラップ板9をクリーニングする状態を示している。実施の形態3にかかるプラズマCVD装置は、基本的に実施の形態1にかかるプラズマCVD装置と同じ構成を有し、ここでは、実施の形態1で示したように製膜中および製膜終了後に製膜室5内で飛散したパーティクル8はパーティクルトラップ板9でほぼ完全に捕捉されている。
FIG. 13 is a sectional view schematically showing the structure of the plasma CVD apparatus according to the third embodiment. FIG. 13 shows a state in which the inside of the
そして、実施の形態3にかかるプラズマCVD装置は、トラップ板収納室13に対して、クリーニングガスラジカル源28が接続されており、トラップ板収納室13内でプラズマを発生させることなくパーティクルトラップ板9をクリーニングすることができる構成となっている。すなわち、クリーニングガスラジカル源28から供給されたクリーニングガスラジカル29はシャワーヘッド21を介してトラップ板収納室13内に拡散され、パーティクルトラップ板9で捕捉したパーティクル8と反応して消失する。
In the plasma CVD apparatus according to the third embodiment, a cleaning gas
なお、上記のパーティクルトラップ板9のクリーニングは、製膜室5内のクリーニング処理と同時に実施することで、トラップ板収納室13に供給したクリーニングガスラジカル29は製膜室5を介して装置外に排気される。このように、実施の形態3にかかるプラズマCVD装置では、製膜毎にパーティクルトラップ板9をクリーニング可能な構成となっており、捕捉したパーティクル8がパーティクルトラップ板9から脱離してゲートバルブ10のOリング11の表面等に付着することが抑制される。
The cleaning of the
実施の形態3にかかるプラズマCVD装置による微結晶シリコン膜の製膜処理における一連の動作は、基本的に実施の形態2にかかるプラズマCVD装置による微結晶シリコン膜の製膜処理のプロセスと同じである。実施の形態3にかかるプラズマCVD装置による微結晶シリコン膜の製膜処理が実施の形態2にかかるプラズマCVD装置による微結晶シリコン膜の製膜処理とことなる点は、図11のプロセスフローのステップS100およびステップS110においてクリーニングガス25の代わりにクリーニングガスラジカル29をクリーニングガスラジカル源28からシャワーヘッド21を介してトラップ板収納室13内に導入することである。そして、クリーニングガスラジカル29がパーティクルトラップ板9で捕捉したパーティクル8と反応して消失することにより、パーティクルトラップ板9をクリーニングすることができる。
A series of operations in the film forming process of the microcrystalline silicon film by the plasma CVD apparatus according to the third embodiment is basically the same as the process of forming the microcrystalline silicon film by the plasma CVD apparatus according to the second embodiment. is there. The process of forming the microcrystalline silicon film by the plasma CVD apparatus according to the third embodiment is different from the process of forming the microcrystalline silicon film by the plasma CVD apparatus according to the second embodiment. In S100 and S110, instead of the cleaning
上述したように、実施の形態3にかかるプラズマCVD装置は、ゲートバルブ10と製膜室5の間に製膜室5内で発生したパーティクル8を捕捉するためのパーティクルトラップ板9を備えている。この構成によれば、製膜中および製膜終了後の真空引き時に製膜室5内で飛散したパーティクル8を捕捉してパーティクル8の製膜室5外への飛散を防止することができ、飛散したパーティクル8がゲートバルブ10のOリング11の表面に付着することを防止できる。これにより、製膜室5と搬送室20との間のゲートバルブ10へのパーティクル8の噛み込みが抑制され、製膜中に製膜室5内に供給された原料ガス16が搬送室20の方向に片流れすることが防止され、ゲートバルブ10での内部リークの発生頻度が低減される。このため、長期間の連続製膜を実施しても膜厚と膜質の面内均一性が良好な半導体膜を安定して形成することができる。また、パーティクルトラップ板9の大きさは特に制限されず、メータ規模の大面積ガラス基板上に半導体膜を基板面内で均一に作製することが可能となる。
As described above, the plasma CVD apparatus according to the third embodiment includes the
また、実施の形態3にかかるプラズマCVD装置は、トラップ板収納室13にクリーニングガスラジカル29を直接供給することが可能であるため、パーティクルトラップ板9を定期的にクリーニングすることができ、捕捉したパーティクル8を定期的に消失させることができる。これにより、一旦捕捉したパーティクル8がパーティクルトラップ板9から脱離して製膜室5内に再飛散することを防止できる。
Further, since the plasma CVD apparatus according to the third embodiment can directly supply the cleaning gas radical 29 to the trap
そして、パーティクルトラップ板9が常時清浄な状態となり、高いパーティクル捕捉率を維持することができ、ゲートバルブ10へのパーティクル8の噛み込みが防止されて内部リークの発生を抑制できる。その結果、長期の連続製膜を実施しても、良好な膜厚、膜質の面内均一性を安定に実現することが可能となる。また、ゲートバルブ10のメンテナンスサイクルの長期化を図ることが可能となり、プラズマCVD装置のダウンタイムが低減して生産性が向上する。
Then, the
したがって、実施の形態3によれば、製膜室5内で発生したパーティクル8に起因した製膜室5における内部リークの発生を防止して、膜厚と膜質との面内均一性の良好な半導体膜を長期間、安定して実現できる。
Therefore, according to the third embodiment, the occurrence of internal leak in the
また、実施の形態3にかかるプラズマCVD装置で微結晶シリコン膜を形成して薄膜太陽電池を作製した場合、薄膜太陽電池の量産で一般に使用される大面積ガラス基板(1.1×1.4メートル)上においても、良好な発電効率を良好な面内分布で実現できることが見込まれる。 Further, when a thin film solar cell is manufactured by forming a microcrystalline silicon film with the plasma CVD apparatus according to the third embodiment, a large-area glass substrate (1.1 × 1.4) generally used in mass production of thin film solar cells. It is expected that good power generation efficiency can be realized with a good in-plane distribution.
以上のように、本発明にかかる半導体膜製造装置は、良好な面内均一性を長期間、安定して実現する場合に有用であり、特に、薄膜太陽電池の光電気変換層(半導体層)の製造に適している。 As described above, the semiconductor film manufacturing apparatus according to the present invention is useful for stably realizing good in-plane uniformity for a long period of time, and in particular, the photoelectric conversion layer (semiconductor layer) of a thin film solar cell. Suitable for manufacturing.
1 基板ステージ
2 透光性絶縁基板(基板)
3 微結晶シリコン膜
4 シャワーヘッド
5 製膜室
5a 製膜室の内壁
6 残渣膜
7 原料ガス供給管
7a バルブ
8 パーティクル
9 パーティクルトラップ板
10 ゲートバルブ
11 Oリング
12 基板搬送アーム
13 トラップ板収納室
14 伸縮アーム
15 トランスファーゲート
16 原料ガス
17 電源
18 プラズマ
19 排気管
20 搬送室
21 シャワーヘッド
22 クリーニングガス供給管
23 電源
24 クリーニングガスプラズマ
25 クリーニングガス
26 クリーニングガス供給管
26a バルブ
27 クリーニングガス
28 クリーニングガスラジカル源
29 クリーニングガスラジカル
1
3
Claims (11)
前記製膜室の一側壁部に設けられて前記製膜室へ前記被処理基板を搬入し且つ搬出するための搬入出ゲートと、
前記搬入出ゲートを介して前記製膜室と接続されて前記製膜室へ前記被処理基板を搬入し且つ搬出するための減圧可能な搬送室と、
前記一側壁部の前記搬送室側の側面における前記搬入出ゲートの周縁部の全周にシール材を挟んだ状態で前記搬入出ゲートを塞いで前記製膜室を密閉可能な開閉自在のゲートバルブと、
前記搬入出ゲートに配置されて前記製膜室内で発生したパーティクルを捕捉するためのトラップ板と、
を備えることを特徴とする半導体膜製造装置。 The substrate to be processed is held so that the film formation surface is horizontal and upward, and the source gas plasma is generated in a state where the material gas is supplied from the upper part of the film formation surface toward the film formation surface. A film forming chamber in which the raw material gas is decomposed by the plasma and deposited on the film forming surface, and a thin film can be formed;
A loading / unloading gate for loading and unloading the substrate to be processed into the deposition chamber provided on one side wall of the deposition chamber;
A depressurized transfer chamber connected to the film forming chamber via the load / unload gate for loading and unloading the substrate to be processed into the film forming chamber;
An openable / closable gate valve capable of sealing the film forming chamber by closing the carry-in / out gate with a sealant sandwiched around the entire periphery of the peripheral portion of the carry-in / out gate on the side surface of the one side wall portion on the transfer chamber side. When,
A trap plate for capturing particles generated in the film forming chamber disposed at the carry-in / out gate;
A semiconductor film manufacturing apparatus comprising:
を特徴とする請求項1に記載の半導体膜製造装置。 A trap plate moving means for moving the trap plate to a position that does not interfere with the substrate transport when the substrate to be processed is carried into or out of the film forming chamber;
The semiconductor film manufacturing apparatus according to claim 1.
を特徴とする請求項2に記載の半導体膜製造装置。 A trap plate storage chamber provided on the one side wall portion for storing the trap plate;
The semiconductor film manufacturing apparatus according to claim 2.
を特徴とする請求項3に記載の半導体膜製造装置。 Moving and storing the trap plate into the trap plate storage chamber when the substrate is carried into the film forming chamber from the transfer chamber and when being transferred from the film forming chamber to the transfer chamber;
The semiconductor film manufacturing apparatus according to claim 3.
を特徴とする請求項3または4に記載の半導体膜製造装置。 Cleaning gas introduction means for introducing cleaning gas into the trap plate storage chamber, and plasma generation means for generating plasma of the cleaning gas in the trap plate storage chamber,
The semiconductor film manufacturing apparatus according to claim 3 or 4, wherein
を特徴とする請求項3または4に記載の半導体膜製造装置。 A cleaning gas radical introducing means for introducing cleaning gas radicals into the trap plate storage chamber;
The semiconductor film manufacturing apparatus according to claim 3 or 4, wherein
前記被処理基板を前記製膜室の一側壁部に設けられた搬入出ゲートから前記製膜室内に搬入して保持する第1工程と、
前記一側壁部の前記製膜室の外側の側面における前記搬入出ゲートの周縁部の全周にシール材を挟んだ状態で前記搬入出ゲートを前記製膜室の外側からゲートバルブにより塞いで密閉する第2工程と、
前記製膜室内で発生したパーティクルを捕捉するためのトラップ板を前記搬入出ゲートに配置する第3工程と、
前記製膜室内においてCVD法により被処理基板上に半導体膜を製膜する第4工程と、
を含むことを特徴とする半導体膜製造方法。 A semiconductor film manufacturing method for forming a semiconductor film on a substrate to be processed held in a film forming chamber capable of being evacuated by a plasma CVD method,
A first step of carrying the substrate to be processed into a film forming chamber from a loading / unloading gate provided on one side wall of the film forming chamber;
The loading / unloading gate is closed from the outside of the film forming chamber with a gate valve in a state where a sealant is sandwiched around the entire periphery of the peripheral edge of the loading / unloading gate on the outer side surface of the film forming chamber on the one side wall portion. A second step of
A third step of arranging a trap plate for capturing particles generated in the film forming chamber at the loading / unloading gate;
A fourth step of forming a semiconductor film on a substrate to be processed by a CVD method in the film forming chamber;
A method for manufacturing a semiconductor film, comprising:
前記半導体膜の製膜後に前記製膜室内を排気する第5工程と、
前記ゲートバルブを開ける第6工程と、
を有することを特徴とする請求項7に記載の半導体膜製造方法。 After the fourth step,
A fifth step of evacuating the deposition chamber after deposition of the semiconductor film;
A sixth step of opening the gate valve;
The method of manufacturing a semiconductor film according to claim 7, comprising:
前記トラップ板を前記一側壁部に設けられて前記トラップ板を収納するトラップ板収納室に移動させる第7工程と、
前記被処理基板を前記製膜室から搬出する第8工程と、
を有することを特徴とする請求項8に記載の半導体膜製造方法。 After the sixth step,
A seventh step of moving the trap plate to a trap plate storage chamber that is provided on the one side wall portion and stores the trap plate;
An eighth step of carrying out the substrate to be processed from the film forming chamber;
The method of manufacturing a semiconductor film according to claim 8, comprising:
前記製膜室内にクリーニングガスを流して前記製膜室内のクリーニングを行うとともに前記トラップ板収納室にクリーニングガスのプラズマを発生させて、前記トラップ板を前記プラズマに曝すことにより前記トラップ板に付着した前記パーティクルを除去する第9工程を有すること、
を特徴とする請求項9に記載の半導体膜製造方法。 After the eighth step,
A cleaning gas is flowed into the film forming chamber to clean the film forming chamber, and a cleaning gas plasma is generated in the trap plate storage chamber, so that the trap plate is attached to the trap plate by exposing it to the plasma. Having a ninth step of removing the particles;
The method of manufacturing a semiconductor film according to claim 9.
前記製膜室内にクリーニングガスを流して前記製膜室内のクリーニングを行うとともに前記トラップ板収納室にクリーニングガスのラジカルを導入して、前記トラップ板を前記ラジカルに曝すことにより前記トラップ板に付着した前記パーティクルを除去する第10工程を有すること、
を特徴とする請求項9に記載の半導体膜製造方法。 After the eighth step,
A cleaning gas is flowed into the film forming chamber to clean the film forming chamber, and radicals of the cleaning gas are introduced into the trap plate storage chamber so that the trap plate is attached to the trap plate by exposing the trap plate to the radicals. Having a tenth step of removing the particles;
The method of manufacturing a semiconductor film according to claim 9.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010262771A JP2012114293A (en) | 2010-11-25 | 2010-11-25 | Semiconductor film deposition apparatus and semiconductor film deposition method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010262771A JP2012114293A (en) | 2010-11-25 | 2010-11-25 | Semiconductor film deposition apparatus and semiconductor film deposition method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012114293A true JP2012114293A (en) | 2012-06-14 |
Family
ID=46498171
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010262771A Pending JP2012114293A (en) | 2010-11-25 | 2010-11-25 | Semiconductor film deposition apparatus and semiconductor film deposition method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012114293A (en) |
-
2010
- 2010-11-25 JP JP2010262771A patent/JP2012114293A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8389389B2 (en) | Semiconductor layer manufacturing method, semiconductor layer manufacturing apparatus, and semiconductor device manufactured using such method and apparatus | |
JP2714247B2 (en) | Method and apparatus for continuously forming large-area functional deposited film by microwave plasma CVD | |
US5714010A (en) | Process for continuously forming a large area functional deposited film by a microwave PCVD method and an apparatus suitable for practicing the same | |
US20100029038A1 (en) | Manufacturing method of solar cell and manufacturing apparatus of solar cell | |
JP2009071280A (en) | Plasma cvd apparatus, method for manufacturing microcrystalline semiconductor layer, and method for manufacturing thin film transistor | |
JPH1180964A (en) | Deposited film forming device by plasma cvd method | |
JP2810532B2 (en) | Method and apparatus for forming deposited film | |
JP2722114B2 (en) | Method and apparatus for continuously forming large-area functional deposition film by microwave plasma CVD | |
WO2013015017A1 (en) | Method for manufacturing silicon-containing film | |
JP2012114293A (en) | Semiconductor film deposition apparatus and semiconductor film deposition method | |
WO2012121040A1 (en) | Method for manufacturing functional film | |
KR101457290B1 (en) | Ald system with dual purging line | |
JPH1041237A (en) | Film forming equipment and solar battery | |
JP4416569B2 (en) | Deposited film forming method and deposited film forming apparatus | |
JP2011199156A (en) | Plasma cleaning method of vacuum chamber and plasma cvd film-deposition device | |
JP2001226776A (en) | Thin film deposition system by plasma discharge and method of manufacturing shower electrode for the system | |
WO2011148924A1 (en) | Film forming device | |
JPH06204138A (en) | Thin film forming method and thin film forming equipment and semiconductor element | |
JP2011127188A (en) | Cvd film deposition apparatus | |
JP2018026594A (en) | Plasma cvd device and plasma cvd method | |
JP2018019107A (en) | Plasma cvd system, crystal silicon-based solar battery, and plasma cvd method for manufacturing the same | |
WO2013121538A1 (en) | Semiconductor film manufacturing apparatus, semiconductor device manufacturing method, and semiconductor device | |
JP2010283092A (en) | Plasma cvd device | |
JP2011096962A (en) | Method of manufacturing and apparatus of manufacturing thin-film solar cell | |
JP2012216718A (en) | Cleaning method of cvd apparatus |