JP2012114246A - Manufacturing methods of thin-film transistor and electrode substrate for display device - Google Patents

Manufacturing methods of thin-film transistor and electrode substrate for display device Download PDF

Info

Publication number
JP2012114246A
JP2012114246A JP2010262031A JP2010262031A JP2012114246A JP 2012114246 A JP2012114246 A JP 2012114246A JP 2010262031 A JP2010262031 A JP 2010262031A JP 2010262031 A JP2010262031 A JP 2010262031A JP 2012114246 A JP2012114246 A JP 2012114246A
Authority
JP
Japan
Prior art keywords
forming
layer
insulating film
electrode
step
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010262031A
Other languages
Japanese (ja)
Inventor
Hideo Kawano
英郎 川野
Original Assignee
Lg Display Co Ltd
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lg Display Co Ltd, エルジー ディスプレイ カンパニー リミテッド filed Critical Lg Display Co Ltd
Priority to JP2010262031A priority Critical patent/JP2012114246A/en
Publication of JP2012114246A publication Critical patent/JP2012114246A/en
Application status is Pending legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method capable of mass-producing self-aligned TAOS TFTs of bottom-contact structure without large-scaled facility investment and securing of an installation location of a film forming device, and also to provide a manufacturing method of an electrode substrate for a display device which uses this TAOS TFT.SOLUTION: A manufacturing method of a thin-film transistor comprises: a step of irradiating a first TAOS layer 16 and a second TAOS layer 17 formed on a gate electrode 12, a source electrode 14, and a drain electrode 15 with nitrogen plasma; a step of annealing the first TAOS layer 16 and the second TAOS layer 17 in a nitrogen atmosphere; a step of forming an island-shaped insulating film 18, which is a resin insulating film, on the first TAOS layer 16 and the second TAOS layer 17 by exposure from a glass substrate 11 side which uses the gate electrode 12 as a mask; and a step of irradiating the whole surface of the glass substrate 11 with plasma from the island-shaped insulating film 18 side using the island-shaped insulating film 18 as a mask.

Description

この発明は、透明アモルファス酸化物半導体(TAOS:Transparent Amorphous Oxide Semiconductor)を用いた薄膜トランジスタ(TFT:Thin Film Transistor)、およびこの薄膜トランジスタ(TFT)を用いた表示装置用電極基板の製造方法に関する。 This invention is a transparent amorphous oxide semiconductor (TAOS: Transparent Amorphous Oxide Semiconductor) thin film transistor using (TFT: Thin Film Transistor), and a method of manufacturing a display device electrode substrate by using the thin film transistor (TFT).

従来から、薄膜トランジスタ(TFT)として、B/C型と呼ばれるボトムゲートかつトップコンタクト構造のものが広く用いられている。 Conventionally, as a thin film transistor (TFT), it has been widely used as a bottom-gate and top-contact structure called a B / C type. また、近年、TFTの半導体層として、透明アモルファス酸化物半導体(TAOS)を用いるものが提案されている(例えば、特許文献1参照)。 In recent years, as a semiconductor layer of the TFT, those using a transparent amorphous oxide semiconductor (TAOS) has been proposed (e.g., see Patent Document 1). ここで、TAOSをTFTに用いるに際して、半導体層を従来のアモルファスシリコン(a−Si:amorphous Silicon)からTAOSに置き換えることを念頭に開発が進められている。 Here, when using a TAOS the TFT, the conventional amorphous silicon semiconductor layer (a-Si: amorphous Silicon) developed in mind to replace the TAOS from is underway.

特開2000−150900号公報 JP 2000-150900 JP

しかしながら、従来技術には、以下のような課題がある。 However, the conventional art has the following problems.
従来のトップコンタクト構造のTFTにおいて、半導体層としてTAOSを用いる場合には、ソース電極およびドレイン電極となる金属層がTAOS層の直上に位置することとなる。 In TFT of a conventional top contact structure, in the case of using a TAOS as semiconductor layer, so that the metal layer serving as a source electrode and a drain electrode are located directly above the TAOS layer. また、TAOS材料の中で製品化が有力視されるIGZO(In、GaおよびZnを含む酸化物)は、酸やアルカリに対する耐薬液性が低く、プラズマダメージを受けやすい。 Further, (oxide containing In, Ga and Zn) IGZO the commercialization is promising in the TAOS material has low chemical resistance to acids and alkalis, susceptible to plasma damage.

そのため、ソース電極およびドレイン電極のパターニングに際して、耐薬液性が低いTAOSは、プロセスダメージを受けやすい。 Therefore, when patterning the source electrode and the drain electrode, TAOS low chemical resistance is susceptible to process damage. すなわち、プロセスに対するマージンが小さいので、TFT特性の低下や歩留まりの低下を生じやすい。 That is, since the margin for process is less susceptible to degradation and a decrease in yield of the TFT characteristics. そこで、TAOSを用いたTFT(TAOS TFT)は、ソース電極およびドレイン電極がパターニングされた後に、TAOS層が形成されるボトムコンタクト構造とすることが望ましい。 Therefore, TFT (TAOS TFT) using TAOS, after the source electrode and the drain electrode is patterned, it is desirable that the bottom contact structure TAOS layer is formed.

また、従来のa−Siを用いたTFT(a−Si TFT)は、合わせズレによるTFTの寄生容量の変動を抑制するために、合わせズレによる影響が小さくなるよう、「U」字形状に構成されている。 Further, TFT using a conventional a-Si (a-Si TFT), in order to suppress fluctuations in the parasitic capacitance of the TFT by misalignment, as the influence of misalignment is reduced, configured to "U" shape It is. しかしながら、TAOS TFTは、a−Si TFTの10倍以上の移動度を有するので、「U」字形状にすると、TFTのサイズが要求値を超えることとなる。 However, TAOS TFT is because it has a 10 times or more of the mobility of a-Si TFT, when a "U" shape, so that the size of the TFT exceeds the required value.

もし、TFTが要求サイズよりも大きくなると、TFTの寄生容量による画質への影響が急激に大きくなるので、TFTを「U」字形状にすることはできない。 If the TFT is larger than the requested size, the influence on the image quality due to the parasitic capacitance of the TFT is rapidly increased, it can not be in the "U" shape of the TFT. そのため、TAOS TFTは、合わせズレによる寄生容量の変動が生じやすいストレート形状をとらざるを得ず、必然的に従来のa−Si TFTよりも合わせズレによる画質の低下が生じやすい。 Therefore, TAOS TFT is combined variation of parasitic capacitance inevitably take prone straight shape due to the deviation, deterioration of the image quality is likely to occur due to misalignment than necessarily conventional a-Si TFT.

さらに、従来のトップコンタクト構造のTFTにTAOSを用いた場合には、ソース電極およびドレイン電極をゲートに対して位置合わせすることにより、合わせズレマージンの分だけTFTの寄生容量が大きくなり、かつ合わせズレに応じて表示画面内の寄生容量の大きさが不均一となる。 Furthermore, in the case of using the TAOS the TFT of the conventional top-contact structure, by aligning the source electrode and the drain electrode to the gate, the parasitic capacitance of the amount corresponding TFT of misalignment margin is increased, and combined the size of the parasitic capacitance of the display screen becomes uneven depending on the deviation.

ここで、液晶表示装置において、開口率や画質を向上させるために、TFTの寄生容量を低減する方法として、紫外線による裏面露光を用いたi/s型のセルフアライン(自己整合型)TFTがある。 Here, in the liquid crystal display device, in order to improve the aperture ratio and image quality, as a method for reducing the parasitic capacitance of the TFT, there are i / s-type self-aligned (self-aligned) TFT using backside exposure to ultraviolet . そのため、寄生容量を低減して開口率や画質を向上させるために、TAOS TFTは、セルフアラインとすることが望ましい。 Therefore, to reduce the parasitic capacitance in order to improve the aperture ratio and image quality, TAOS TFT, it is desirable that the self-alignment.

しかしながら、TAOS TFTをボトムコンタクト構造とした場合には、ソース電極およびドレイン電極となる金属層が遮光性を有するので、TFTをセルフアラインとすることができない。 However, when the TAOS TFT and a bottom contact structure, the metal layer to be a source electrode and a drain electrode having a light shielding property, it can not be self-aligned with TFT. また、TAOS TFTを裏面露光によるセルフアラインとした場合には、ソース電極およびドレイン電極となる金属層をゲート電極と重なるように配置することができない。 Further, when the self-alignment by back exposure the TAOS TFT can not place a metal layer to be the source electrode and the drain electrode so as to overlap with the gate electrode.

つまり、TAOS TFTにおいて、ボトムコンタクト構造と裏面露光によるセルフアラインとは、ソース電極およびドレイン電極となる金属層が遮光性を有するので、互いに整合せず、実現することができない。 That is, in TAOS TFT, and is self-aligned by the bottom contact structure and the back surface exposure, the metal layer serving as a source electrode and a drain electrode because it has a light blocking effect, not aligned with each other, can not be realized. そこで、ボトムコンタクト構造で、かつセルフアラインのTAOS TFTを得るために、以下のような方法が考えられる。 Therefore, a bottom contact structure, and in order to obtain a TAOS TFT self-aligned can be considered the following method.

すなわち、まず、基板上にゲート電極を形成し、ゲート電極上にゲート絶縁膜を形成し、ゲート絶縁膜上に、ゲート電極と重ならないようにソース電極およびドレイン電極をそれぞれ形成し、ゲート電極、ソース電極およびドレイン電極上に、ゲート電極を跨いでソース電極とドレイン電極とを繋ぐようにTAOS層を形成する。 That is, first, the gate electrode is formed on a substrate, forming a gate insulating film on the gate electrode, over the gate insulating film, a source electrode and a drain electrode so as not to overlap with the gate electrode is formed, respectively, the gate electrodes, a source electrode and a drain electrode, across the gate electrode to form a TAOS layer so as to connect the source electrode and the drain electrode.

続いて、TAOS層上に、ゲート電極をマスクとした基板側からの露光により島状絶縁膜を形成し、基板の全面に、島状絶縁膜をマスクとして、島状絶縁膜側からプラズマを照射する。 Subsequently, on the TAOS layer, irradiation islands insulating film is formed by exposure of the gate electrode from the mask and the substrate, the entire surface of the substrate, as a mask island insulating film, the plasma from the island-shaped insulating film side to. これにより、TAOS層のプラズマが照射された領域(島状絶縁膜によってマスクされていない領域)が低抵抗化され、TAOS層がソース領域、ドレイン領域およびチャネル領域に区分される。 Thus, the region where plasma TAOS layer is irradiated (the region not masked by the island-shaped insulating film) is low resistance, TAOS layer is divided into the source region, drain region and channel region. そのため、ボトムコンタクト構造で、かつセルフアラインのTAOS TFTが得られる。 Therefore, the bottom contact structure, and TAOS TFT self-aligned can be obtained.

このとき、島状絶縁膜の材料として、従来からチャネル保護膜として用いられてきた酸化シリコン系または窒化シリコン系のSiNx、SiOxまたはSiOxNyが考えられる。 At this time, as the material of the island-shaped insulating film, a conventional silicon oxide has been used as a channel protective film-based or silicon nitride SiNx, SiOx or SiOxNy is considered. なお、酸化シリコン系または窒化シリコン系のSiNx、SiOxまたはSiOxNyを島状絶縁膜の材料として用いる場合には、成膜装置としてCVDやスパッタが用いられる。 In the case of using SiNx of silicon oxide or silicon nitride, a SiOx or SiOxNy as a material of the island-like insulating film, CVD or sputtering is used as the film forming apparatus.

そのため、従来のa−Si TFTのLCD(Liquid Crystal Display)製造ラインにおいて、スループットを下げることなく島状絶縁膜を有するTAOS TFTを量産するためには、CVDやスパッタを追加するための大掛かりな設備投資や成膜装置の設置場所の確保が必要となる。 Therefore, in the conventional a-Si TFT of an LCD (Liquid Crystal Display) production line, in order to mass-produce TAOS TFT having an island-shaped insulating film without lowering the throughput, large-scale equipment for adding CVD or sputtering ensure the installation location of the investment and the film-forming apparatus is required. そこで、設備投資等の問題を解消するために、島状絶縁膜の材料として、塗布成膜可能な樹脂製材料を用いることが望ましい。 In order to solve problems such as capital investment, as the material of the island-like insulating film, it is desirable to use a coating that can be formed resinous material.

ここで、樹脂絶縁膜のポストベーク温度は、材料によって異なるものの、およそ150〜250℃の範囲にある。 Here, the post-baking temperature of the resin insulating film, although different depending on the material, in the range of approximately 150 to 250 ° C.. この温度は、TAOS層の抵抗値をチャネル領域にふさわしい値にするために実行されるアニールの温度よりも遙かに低い。 This temperature is much lower than the temperature of annealing is performed to values ​​appropriate resistance value to the channel region of the TAOS layer. 例えばTAOS層がIGZOである場合、アニール温度は、300℃程度以上の温度となる。 For example, if TAOS layer is IGZO, the annealing temperature is a least about 300 ° C. temperature. そのため、TAOS層のアニールを実行した後に、樹脂絶縁膜である島状絶縁膜を成膜する必要がある。 Therefore, after performing the annealing of the TAOS layer, it is necessary to form the island-shaped insulating film is a resin insulating film.

しかしながら、アニール後のTAOS層を再び樹脂絶縁膜のポストベーク温度まで加熱すると、TAOS層の抵抗値が2桁程度低下する。 However, heating the TAOS layer after annealing again to the post-baking temperature of the resin insulating film, the resistance value of the TAOS layer decreases approximately two orders of magnitude. そのため、製造されたTAOS TFTがノーマリーオン(normally−ON)となるデプレション(depletion)モードとなり、電荷保持型のLCDの画素TFTとして用いることができないという問題がある。 Therefore, TAOS TFT produced becomes depletion (depletion) mode in which a normally-on (normally-ON), it is impossible to use as a charge retentive of LCD pixel TFT.

この発明は、上記のような課題を解決するためになされたものであり、ボトムコンタクト構造で、かつセルフアラインのTAOS TFTを、大掛かりな設備投資や成膜装置の設置場所の確保を要することなく量産することができる製造方法、およびこのTAOS TFTを用いた表示装置用電極基板の製造方法を得ることを目的とする。 The present invention has been made to solve the above problems, a bottom contact structure, and a TAOS TFT self-aligned, without requiring a secure location of the large-scale capital investment and the film-forming apparatus manufacturing method capable of mass production, and an object of the present invention to provide a method of manufacturing a display device electrode substrate using the TAOS TFT.

この発明に係るTFTの製造方法は、基板上にゲート電極を形成するステップと、ゲート電極上にゲート絶縁膜を形成するステップと、ゲート絶縁膜上に、ゲート電極と重ならないようにソース電極およびドレイン電極をそれぞれ形成するステップと、ゲート電極、ソース電極およびドレイン電極上に、ゲート電極を跨いでソース電極とドレイン電極とを繋ぐように透明アモルファス酸化物半導体層を形成するステップと、透明アモルファス酸化物半導体層に窒素プラズマを照射するステップと、透明アモルファス酸化物半導体層を窒素雰囲気中でアニールするステップと、透明アモルファス酸化物半導体層上に、ゲート電極をマスクとした基板側からの露光により樹脂絶縁膜である島状絶縁膜を形成するステップと、基板の全面に、島状絶 Method of manufacturing a TFT according to the present invention includes the steps of forming a gate electrode on a substrate, forming a gate insulating film on the gate electrode, over the gate insulating film, a source electrode and so as not to overlap with the gate electrode forming a drain electrode, respectively, the gate electrode, over the source electrode and the drain electrode, and forming a transparent amorphous oxide semiconductor layer so as to connect the source electrode and the drain electrode across the gate electrode, a transparent amorphous oxide a step of irradiating the nitrogen plasma sEMICONDUCTOR layer, and annealing the transparent amorphous oxide semiconductor layer in a nitrogen atmosphere, on a transparent amorphous oxide semiconductor layer, the resin upon exposure of the gate electrode from the mask and the substrate side forming an island-shaped insulating film is an insulating film, on the entire surface of the substrate, islands absolute 膜をマスクとして、島状絶縁膜側からプラズマを照射するステップと、を備えたものである。 The film as a mask, those having a step of irradiating the plasma from the island-shaped insulating film side.

この発明に係るTFTの製造方法によれば、透明アモルファス酸化物半導体層を形成した後、透明アモルファス酸化物半導体層に窒素プラズマを照射し、続いて透明アモルファス酸化物半導体層を窒素雰囲気中でアニールしている。 According to the manufacturing method of the TFT according to the present invention, after forming the transparent amorphous oxide semiconductor layer, the nitrogen plasma was irradiated to the transparent amorphous oxide semiconductor layer, followed by annealing the transparent amorphous oxide semiconductor layer in a nitrogen atmosphere doing. これにより、透明アモルファス酸化物半導体層の抵抗値が上昇し、アニール後の透明アモルファス酸化物半導体層を再び島状絶縁膜のポストベーク温度まで加熱した場合に、透明アモルファス酸化物半導体層の抵抗値をチャネル領域にふさわしい値にすることができる。 Accordingly, the resistance value increases transparent amorphous oxide semiconductor layer, when the transparent amorphous oxide semiconductor layer after annealing were heated again to a post-baking temperature of the island insulation film, the resistance value of the transparent amorphous oxide semiconductor layer the can be appropriate values ​​in the channel region.
そのため、ボトムコンタクト構造で、かつセルフアラインのTAOS TFTを、大掛かりな設備投資や成膜装置の設置場所の確保を要することなく量産することができる製造方法、およびこのTAOS TFTを用いた表示装置用電極基板の製造方法を得ることができる。 Therefore, the bottom contact structure, and a TAOS TFT self-aligned, a manufacturing method that can be mass-produced without requiring a secure location of the large-scale capital investment and film forming apparatus, and a display apparatus using the TAOS TFT method of manufacturing an electrode substrate can be obtained.

この発明の実施の形態1に係るTAOS TFTの構成を示す断面図である。 It is a sectional view showing a structure of a TAOS TFT according to the first embodiment of the present invention. この発明の実施の形態1に係るTAOS TFTのTAOS層の抵抗値を示す説明図である。 Is an explanatory diagram showing the resistance value of the TAOS layer of TAOS TFT according to the first embodiment of the present invention.

以下、この発明に係るTFTおよび表示装置用電極基板の好適な実施の形態につき図面を用いて説明するが、各図において同一、または相当する部分については、同一符号を付して説明する。 Hereinafter, it will be explained with reference to the accompanying drawings preferred embodiments of the TFT and the display device electrode substrate according to the present invention, the same or corresponding parts in each figure are denoted by the same reference numerals.

実施の形態1. The first embodiment.
図1は、この発明の実施の形態1に係るTAOS TFT10の構成を示す断面図である。 Figure 1 is a sectional view showing a configuration of a TAOS TFT 10 according to the first embodiment of the present invention. 図1において、TAOS TFT10は、ガラス基板11と、ゲート電極12と、ゲート絶縁膜13と、ソース電極14と、ドレイン電極15と、第1TAOS層16(透明アモルファス酸化物半導体層)と、第2TAOS層17(透明アモルファス酸化物半導体層)と、島状絶縁膜18と、樹脂絶縁膜19とを備えている。 In Figure 1, TAOS TFT 10 includes a glass substrate 11, a gate electrode 12, a gate insulating film 13, a source electrode 14, a drain electrode 15, and the 1TAOS layer 16 (transparent amorphous oxide semiconductor layer), the 2TAOS layer 17 (the transparent amorphous oxide semiconductor layer), an island-shaped insulating film 18, and a resin insulating film 19.

ゲート電極12は、ガラス基板11上に形成されている。 The gate electrode 12 is formed on the glass substrate 11. なお、基板は、ガラス基板11に限定されず、透明で、かつ絶縁性を有していればよい。 The substrate is not limited to the glass substrate 11, it may have a transparent and insulating. ゲート絶縁膜13は、ゲート電極12上に形成されている。 The gate insulating film 13 is formed on the gate electrode 12. ソース電極14およびドレイン電極15は、ゲート絶縁膜13上に、ゲート電極12と重ならないようにそれぞれ形成されている。 The source electrode 14 and drain electrode 15, on the gate insulating film 13, are formed so as not to overlap with the gate electrode 12.

第1TAOS層16は、ゲート電極12、ソース電極14およびドレイン電極15上に、ゲート電極12を跨いでソース電極14とドレイン電極15とを繋ぐように形成されたTAOS層である。 The 1TAOS layer 16, gate electrode 12, on the source electrode 14 and drain electrode 15, a TAOS layer formed so as to connect the source electrode 14 and drain electrode 15 across the gate electrode 12. ここで、第1TAOS層16および第2TAOS層17は、材料として、上述したIn、GaおよびZnを含む酸化物であるIGZOを用いている。 Here, the 1TAOS layer 16 and the 2TAOS layer 17, as a material, the above-mentioned In, is used IGZO an oxide containing Ga and Zn.

第2TAOS層17は、第1TAOS層16に積層して連続的に形成され、かつゲート電極12、ソース電極14およびドレイン電極15上に、ゲート電極12を跨いでソース電極14とドレイン電極15とを繋ぐように形成されたTAOS層である。 The 2TAOS layer 17 is laminated to the 1TAOS layer 16 are continuously formed, and the gate electrode 12, on the source electrode 14 and drain electrode 15, a source electrode 14 and drain electrode 15 across the gate electrode 12 it is a TAOS layer formed so as to connect. ここで、第2TAOS層17は、第1TAOS層16とは異なる成膜条件(後述する)によって形成され、第1TAOS層16および第2TAOS層17は、積層構造を構成している。 Here, the 2TAOS layer 17, the first 1TAOS layer 16 is formed by different film forming conditions (described below), the 1TAOS layer 16 and the 2TAOS layer 17 constitute a laminated structure.

島状絶縁膜18は、第2TAOS層17上に、ゲート電極12をマスクとしたガラス基板11側からの露光(裏面露光)により形成された絶縁膜である。 Island shaped insulating layer 18, on the 2TAOS layer 17, an insulating film formed by exposure (back exposure) of the gate electrode 12 from the glass substrate 11 side as a mask. 樹脂絶縁膜19は、第2TAOS層17および島状絶縁膜18上に形成されている。 Resin insulator 19 is formed over the 2TAOS layer 17 and the island-shaped insulating film 18.

ここで、第1TAOS層16および第2TAOS層17の、島状絶縁膜18と重ならない領域の抵抗値は、後述するプラズマ処理により、島状絶縁膜18と重なる領域の抵抗値よりも低抵抗化されている。 Here, the first 1TAOS layer 16 and the 2TAOS layer 17, the resistance value of the region which does not overlap with the island-shaped insulating film 18, the later-described plasma treatment, low-resistance than the resistance value of the region overlapping with the island-shaped insulating film 18 It is. 具体的には、第1TAOS層16は、ソースとして機能するソース領域16a、ドレインとして機能するドレイン領域16bおよびチャネル領域16cを含む。 Specifically, the 1TAOS layer 16 includes a source region 16a which functions as a source, a drain region 16b and a channel region 16c functions as a drain.

なお、第2TAOS層17は、後述するように、O 2の含有量が大きいので、プラズマ処理によってもなお絶縁性を有し、ソース領域16aを保護するソース保護領域17a、ドレイン領域16bを保護するドレイン保護領域17bおよびチャネル領域16cを保護するチャネル保護領域17cを含む。 Note that the 2TAOS layer 17, as described later, since the content of O 2 is greater, still has an insulating property by a plasma treatment, source protection region 17a for protecting the source region 16a, to protect the drain region 16b including a channel protective region 17c for protecting the drain protective region 17b and a channel region 16c.

このとき、第1TAOS層16および第2TAOS層17のチャネル領域16cおよびチャネル保護領域17cは、後述するように、ゲート電極12に対してセルフアラインとなり、ソース領域16aおよびソース保護領域17aとドレイン領域16bおよびドレイン保護領域17bとの間に形成されている。 In this case, the channel region 16c and the channel protective region 17c of the 1TAOS layer 16 and the 2TAOS layer 17, as described below, it is self-aligned to the gate electrode 12, a source region 16a and a source protection region 17a and drain region 16b and it is formed between the drain protection region 17b.

なお、TAOS TFT10を用いた表示装置用電極基板は、TAOS TFT10に加えて、ガラス基板11上に形成された複数本の走査信号線(図示せず)と、絶縁膜(図示せず)を介して複数本の走査信号線と交差するように形成された複数本の表示信号線(図示せず)と、複数の走査信号線と複数の表示信号線との各交差領域に形成された複数のTAOS TFT10と電気的に接続された複数の表示画素電極(図示せず)とをさらに備えて構成される。 The electrode substrate for a display device using the TAOS TFT 10, in addition to the TAOS TFT 10, through which is formed on the glass substrate 11 a plurality of scanning signal lines (not shown), an insulating film (not shown) a plurality of display signal lines which are formed so as to intersect the plurality of scanning signal lines Te (not shown), a plurality of which are formed on respective intersections of a plurality of scanning signal lines and a plurality of display signal lines TAOS TFT 10 (not shown) electrically connected to a plurality of display pixel electrodes and further includes configured with.

また、この表示装置用電極基板において、ゲート電極12は、走査信号線の一部または延在部から構成され、ソース電極14およびドレイン電極15は、表示信号線と同一工程によって形成されている。 Further, in the electrode substrate for the display device, the gate electrode 12 is formed of a part of the scanning signal line or the extension unit, the source electrode 14 and drain electrode 15 is formed by the display signal lines and the same step.

続いて、TAOS TFT10の製造方法を、手順に沿って説明する。 Subsequently, a manufacturing method of TAOS TFT 10, will be described along the steps.
まず、ガラス基板11上にゲート電極12を形成する。 First, a gate electrode 12 on the glass substrate 11. ここで、ゲート電極12は、例えばスパッタリングによって形成された金属層をパターニングすることによって形成される。 Here, the gate electrode 12 is formed by patterning a metal layer formed, for example by sputtering. 続いて、ゲート電極12上に、ゲート絶縁膜13を形成する。 Subsequently, on the gate electrode 12, a gate insulating film 13. ここで、ゲート絶縁膜13は、例えばCVDによって形成される。 Here, the gate insulating film 13 is formed, for example, by CVD.

次に、ゲート絶縁膜13上に、ゲート電極12と重ならないようにソース電極14およびドレイン電極15を形成する。 Next, on the gate insulating film 13, a source electrode 14 and the drain electrode 15 so as not to overlap with the gate electrode 12. ここで、ソース電極14およびドレイン電極15は、例えばスパッタリングによって形成された金属層をパターニングすることによって形成される。 Here, the source electrode 14 and drain electrode 15 is formed by patterning a metal layer formed, for example by sputtering.

続いて、ゲート電極12、ソース電極14およびドレイン電極15上に、ゲート電極12を跨いでソース電極14とドレイン電極15とを繋ぐように、第1TAOS層16を形成する。 Subsequently, the gate electrode 12, on the source electrode 14 and drain electrode 15, so as to connect the source electrode 14 and drain electrode 15 across the gate electrode 12, to form the first 1TAOS layer 16. ここで、第1TAOS層16は、少なくともArおよびO 2を含む混合ガスを用いて、スパッタリングにより形成される。 Here, the 1TAOS layer 16, using a mixed gas containing at least Ar and O 2, is formed by sputtering.

次に、第1TAOS層16に積層して連続的に、かつゲート電極12、ソース電極14およびドレイン電極15上に、ゲート電極12を跨いでソース電極14とドレイン電極15とを繋ぐように、第2TAOS層17を形成する。 Then, continuously laminated to the 1TAOS layer 16, and gate electrode 12, on the source electrode 14 and drain electrode 15, so as to connect the source electrode 14 and drain electrode 15 across the gate electrode 12, the to form a 2TAOS layer 17. ここで、第2TAOS層17は、少なくともArおよびO 2を含む混合ガスを用いて、スパッタリングにより形成される。 Here, the 2TAOS layer 17, using a mixed gas containing at least Ar and O 2, is formed by sputtering.

このとき、第1TAOS層16は、例えば混合ガスの流量に対するO 2の流量比1%で成膜され、第2TAOS層17は、例えば混合ガスの流量に対するO 2の流量比33%で成膜される。 At this time, the 1TAOS layer 16 may be deposited at a flow ratio of 1% O 2 to the flow rate of the mixed gas, the 2TAOS layer 17 is deposited at a flow ratio of 33% of O 2 to the flow rate of, for example, mixed gas that.

続いて、第1TAOS層16および第2TAOS層17に窒素(N 2 )プラズマを照射する。 Subsequently, irradiation with nitrogen (N 2) plasma to a 1TAOS layer 16 and the 2TAOS layer 17. このとき、窒素プラズマの照射条件は、例えば背圧=20Pa、Power=100W、N 2流量=50sccm、照射時間=60sとする。 At this time, the irradiation conditions of the nitrogen plasma, for example, back pressure = 20 Pa, and Power = 100W, N 2 flow rate = 50 sccm, irradiation time = 60s. なお、窒素プラズマの照射条件は、このものに限定されず、異なる条件であってもよい。 The irradiation conditions of the nitrogen plasma is not limited to this one, or may be different conditions.

次に、第1TAOS層16および第2TAOS層17を窒素(N 2 )雰囲気中で(N 2を流しながら)アニールする。 Next, a second 1TAOS layer 16 and the 2TAOS layer 17 (under a stream of N 2) in a nitrogen (N 2) atmosphere annealing. このとき、窒素アニール条件は、温度=350℃、N 2流量=5l/m、アニール時間=3hとする。 At this time, the nitrogen annealing conditions, the temperature = 350 ° C., N 2 flow rate = 5l / m, annealing time = to 3h. なお、窒素アニール条件は、このものに限定されず、異なる条件であってもよい。 Incidentally, nitrogen annealing conditions are not limited to this one, or may be different conditions.

ここで、第1TAOS層16および第2TAOS層17に対する窒素プラズマ照射および窒素アニールは、後述する島状絶縁膜18のポストベークによって、第1TAOS層16および第2TAOS層17の抵抗値が2桁程度低下することを補償するために、第1TAOS層16および第2TAOS層17の抵抗値を2桁程度上昇させることを目的として実行されるものである。 Wherein the nitrogen plasma irradiation and nitrogen annealing for the first 1TAOS layer 16 and the 2TAOS layer 17, the post-baking of the island-like insulating film 18 to be described later, the resistance value of the 1TAOS layer 16 and the 2TAOS layer 17 is reduced by about two orders of magnitude to compensate for that, and is performed for the purpose of causing the resistance value of the 1TAOS layer 16 and the 2TAOS layer 17 is increased by about two orders of magnitude.

一般に、TAOS層の抵抗率はキャリア密度によって決まり、キャリア密度は酸素空孔密度によって決まる。 In general, the resistivity of the TAOS layer is determined by the carrier density, the carrier density is determined by the oxygen vacancy density. ここで、TAOS層はイオン性結晶なので、アニールの熱による酸素の離脱と、熱酸化による酸素の取り込みとのバランスによって酸素空孔密度が決まる。 Here, TAOS layer because ionic crystal, oxygen and withdrawal of by the annealing heat, oxygen vacancy density is determined by the balance between oxygen uptake by thermal oxidation.

そのため、TAOS層の抵抗値を大きくするためには、イオン結合よりも結合力の強い共有結合をする窒素をTAOS層中に取り込ませることが効果的である。 Therefore, in order to increase the resistance of the TAOS layer, it is effective to incorporate a nitrogen strong covalent bonding force than the ionic bond to the TAOS layer. また、実験により、窒素アニールだけではTAOS層の抵抗値の上昇量が小さく、窒素アニール前にTAOS層に窒素プラズマを照射することで、TAOS層の抵抗値をより上昇させることができることを発見した。 Also, experiments, only nitrogen annealing has a small amount of increase of the resistance value of the TAOS layer, by irradiating the nitrogen plasma TAOS layer before nitrogen annealing was found that it is possible to increase further the resistance of the TAOS layer .

続いて、第2TAOS層17上に、ゲート電極12をマスクとしたガラス基板11側からの露光(裏面露光)により、島状絶縁膜18を形成する。 Subsequently, on the 2TAOS layer 17, the exposure of the gate electrode 12 from the glass substrate 11 side as a mask (back exposure) to form island-shaped insulating film 18. ここで、島状絶縁膜18の材料として、塗布成膜可能な樹脂製材料が用いられる。 Here, as the material of the island-like insulating film 18, film coating can be a resin material is used. なお、島状絶縁膜18は、塗布成膜後に150〜250℃でポストベークされる。 Incidentally, the island-shaped insulating film 18 is post-baked at 150 to 250 ° C. after coating film formation.

次に、ガラス基板11の全面に、島状絶縁膜18をマスクとして、島状絶縁膜18側からプラズマを照射する。 Then, irradiating the entire surface of the glass substrate 11, an island-shaped insulating film 18 as a mask, the plasma from the island-shaped insulating film 18 side. このとき、O 2 、N 2 、CF 4 、CHF 3 、Arのうち、少なくとも1つを含むガスを電離させたプラズマがガラス基板11に照射される。 In this case, O 2, N 2, CF 4, CHF 3, among Ar, plasma which is ionized gas containing at least one is irradiated to the glass substrate 11. ここで、第1TAOS層16および第2TAOS層17にプラズマが照射されると、TAOS層(IGZO)中の酸素原子が叩き出されて酸素空孔が増加し、性質が導体側に近付く。 Here, the plasma to the 1TAOS layer 16 and the 2TAOS layer 17 is irradiated, oxygen vacancies increases knocked oxygen atoms in TAOS layer (IGZO), properties closer to the conductor side.

これにより、第1TAOS層16および第2TAOS層17のソース領域16aおよびソース保護領域17aとドレイン領域16bおよびドレイン保護領域17bとが低抵抗化され、ソース領域16aおよびドレイン領域16bが電極として使用できる程度の導電率となる。 Thus, a source region 16a and a source protection region 17a and drain region 16b and the drain protective region 17b of the 1TAOS layer 16 and the 2TAOS layer 17 is low resistance, the degree to which the source region 16a and drain region 16b can be used as an electrode the conductivity. 続いて、第2TAOS層17および島状絶縁膜18上に、樹脂製材料により、樹脂絶縁膜19を形成する。 Subsequently, on the 2TAOS layer 17 and the island-shaped insulating film 18, the resin material to form a resin insulating film 19.

なお、TAOS TFT10を用いた表示装置用電極基板の製造方法は、TAOS TFT10の製造方法に加えて、以下の手順を備えている。 The manufacturing method for a display electrode substrate using TAOS TFT 10, in addition to the manufacturing method of the TAOS TFT 10, and includes the following steps. すなわち、ガラス基板11上に複数本の走査信号線(図示せず)を形成する手順と、絶縁膜(図示せず)を介して複数本の走査信号線と交差するように複数本の表示信号線(図示せず)を形成する手順と、複数の走査信号線と複数の表示信号線との各交差領域に形成された複数のTAOS TFT10と電気的に接続されるように複数の表示画素電極(図示せず)を形成する手順とをさらに備えている。 That is, procedures and an insulating film (not shown) a plurality of display signals so as to intersect the plurality of scanning signal lines via to form a plurality of scanning signal lines (not shown) on a glass substrate 11 lines and procedure for forming a (not shown), a plurality of display pixel electrodes to be connected more TAOS TFT 10 electrically formed in each intersection region of a plurality of scanning signal lines and a plurality of display signal lines further comprising a procedure for forming a (not shown).

また、この表示装置用電極基板の製造方法において、ゲート電極12は、複数本の走査信号線を形成する手順において同時に形成され、ソース電極14およびドレイン電極15は、複数本の表示信号線を形成する手順においてそれぞれ同時に形成される。 In the method for manufacturing the display device electrode substrate, a gate electrode 12, the procedure for forming a plurality of scanning signal lines are simultaneously formed, the source electrode 14 and drain electrode 15, forming a plurality of display signal lines each of which is formed at the same time in the procedure for.

ここで、TAOS TFT10の第1TAOS層16における窒素プラズマ照射および窒素アニール後の抵抗値を、図2に示す。 Here, the resistance value after nitrogen plasma irradiation and nitrogen annealing in the 1TAOS layer 16 of TAOS TFT 10, shown in FIG. 図2において、左から2番目の点(N 2プラズマ)が窒素プラズマ照射後の抵抗値を示し、3番目の点(350℃/3H with N 2 )が窒素アニール後の抵抗値を示している。 2, the second point from the left (N 2 plasma) indicates the resistance value after nitrogen plasma irradiation, the third point (350 ℃ / 3H with N 2 ) indicates the resistance value after nitrogen annealing .

図2より、窒素プラズマ照射および窒素アニール後の第1TAOS層16の抵抗値が、窒素プラズマ照射および窒素アニール前と比較して、2桁程度上昇していることが分かる。 From FIG. 2, the resistance value of the 1TAOS layer 16 after nitrogen plasma irradiation and nitrogen annealing, as compared with the prior nitrogen plasma irradiation and nitrogen annealing, it is found to be elevated by about two orders of magnitude. なお、窒素プラズマ照射により抵抗値が一旦下がるが、窒素プラズマ照射を実行せずに窒素アニールを実行した場合よりも、窒素アニール後の抵抗値が高くなる。 Although the resistance value once decreased by the nitrogen plasma exposure, than when running nitrogen annealing without performing nitrogen plasma irradiation, the resistance value after the nitrogen annealing becomes higher.

上述したように、この実施の形態1では、装置価格が高額なため、スループットを律速する原因となりやすいCVDやスパッタを用いることなく、塗布成膜可能な樹脂絶縁膜を島状絶縁膜18として用いることが可能である。 As described above, in the first embodiment, since device price is high, without using a prone CVD or sputtering responsible for the rate-limiting throughput, using a coating film-formable resin insulating film as an island-shaped insulating film 18 It is possible. この結果、従来のa−Si TFTのLCD製造ラインにおいて、a−Si TFTの製造工程にない島状絶縁膜18の形成工程を有するTAOS TFTの量産を、CVDやスパッタを追加導入するための大掛かりな設備投資を伴うことなく容易に行うことができる。 As a result, in the LCD manufacturing line of a conventional a-Si TFT, a-Si mass production of TAOS TFT having a step of forming the TFT manufacturing process without an island-shaped insulating film 18, a large-scale for additionally injecting CVD or sputtering it can be carried out easily without the do not capital investment.

以上のように、実施の形態1に係るTFTによれば、透明アモルファス酸化物半導体層を形成した後、透明アモルファス酸化物半導体層に窒素プラズマを照射し、続いて透明アモルファス酸化物半導体層を窒素雰囲気中でアニールしている。 As described above, according to the TFT according to the first embodiment, after forming the transparent amorphous oxide semiconductor layer, the nitrogen plasma was irradiated to the transparent amorphous oxide semiconductor layer, followed by nitrogen transparent amorphous oxide semiconductor layer It is annealed in the atmosphere. これにより、透明アモルファス酸化物半導体層の抵抗値が上昇し、アニール後の透明アモルファス酸化物半導体層を再び島状絶縁膜のポストベーク温度まで加熱した場合に、透明アモルファス酸化物半導体層の抵抗値をチャネル領域にふさわしい値にすることができる。 Accordingly, the resistance value increases transparent amorphous oxide semiconductor layer, when the transparent amorphous oxide semiconductor layer after annealing were heated again to a post-baking temperature of the island insulation film, the resistance value of the transparent amorphous oxide semiconductor layer the can be appropriate values ​​in the channel region.
そのため、ボトムコンタクト構造で、かつセルフアラインのTAOS TFTを、大掛かりな設備投資や成膜装置の設置場所の確保を要することなく量産することができる製造方法、およびこのTAOS TFTを用いた表示装置用電極基板の製造方法を得ることができる。 Therefore, the bottom contact structure, and a TAOS TFT self-aligned, a manufacturing method that can be mass-produced without requiring a secure location of the large-scale capital investment and film forming apparatus, and a display apparatus using the TAOS TFT method of manufacturing an electrode substrate can be obtained.

11 ガラス基板、12 ゲート電極、13 ゲート絶縁膜、14 ソース電極、15 ドレイン電極、16 第1TAOS層、16a ソース領域、16b ドレイン領域、16c チャネル領域、17 第2TAOS層、17a ソース保護領域、17b ドレイン保護領域、17c チャネル保護領域、18 島状絶縁膜、19 樹脂絶縁膜。 11 glass substrate, 12 gate electrode, 13 a gate insulating film, 14 source electrode, 15 drain electrode, 16 first 1TAOS layer, 16a a source region, 16b drain region, 16c channel region, 17 second 2TAOS layer, 17a source protection region, 17b drain protected area, 17c channel protective region 18 island-shaped insulating film, 19 a resin insulating film.

Claims (5)

  1. 基板上にゲート電極を形成するステップと、 Forming a gate electrode on a substrate,
    前記ゲート電極上にゲート絶縁膜を形成するステップと、 Forming a gate insulating film on the gate electrode,
    前記ゲート絶縁膜上に、前記ゲート電極と重ならないようにソース電極およびドレイン電極をそれぞれ形成するステップと、 On the gate insulating film, and forming respectively the source electrode and the drain electrode so as not to overlap with the gate electrode,
    前記ゲート電極、前記ソース電極および前記ドレイン電極上に、前記ゲート電極を跨いで前記ソース電極と前記ドレイン電極とを繋ぐように透明アモルファス酸化物半導体層を形成するステップと、 A step of the gate electrode, the source electrode and the drain electrode is formed over a transparent amorphous oxide semiconductor layer so as to connect with the drain electrode and the source electrode across the gate electrode,
    前記透明アモルファス酸化物半導体層に窒素プラズマを照射するステップと、 A step of irradiating the nitrogen plasma in the transparent amorphous oxide semiconductor layer,
    前記透明アモルファス酸化物半導体層を窒素雰囲気中でアニールするステップと、 And annealing the transparent amorphous oxide semiconductor layer in a nitrogen atmosphere,
    前記透明アモルファス酸化物半導体層上に、前記ゲート電極をマスクとした前記基板側からの露光により樹脂絶縁膜である島状絶縁膜を形成するステップと、 And forming the transparent amorphous oxide semiconductor layer, island-shaped insulating film is a resin insulating film by exposure from the substrate side in which the gate electrode as a mask,
    前記基板の全面に、前記島状絶縁膜をマスクとして、前記島状絶縁膜側からプラズマを照射するステップと、 The entire surface of the substrate, a step of irradiating a masking the island insulating film, a plasma from the island shaped insulating film side,
    を備えたことを特徴とする薄膜トランジスタの製造方法。 Method for manufacturing a thin film transistor comprising the.
  2. 前記透明アモルファス酸化物半導体層を形成するステップは、 The step of forming the transparent amorphous oxide semiconductor layer,
    成膜条件の互いに異なる2つ以上の透明アモルファス酸化物半導体層を連続的に成膜して積層構造を形成するステップを含む ことを特徴とする請求項1に記載の薄膜トランジスタの製造方法。 Method of manufacturing a thin film transistor according to claim 1, characterized in that it comprises a step of forming a continuously formed to the laminated structure two or more different transparent amorphous oxide semiconductor layer each other deposition conditions.
  3. 前記透明アモルファス酸化物半導体層を形成するステップは、 The step of forming the transparent amorphous oxide semiconductor layer,
    少なくともArおよびO 2を含む混合ガスを用いて、スパッタリングにより透明アモルファス酸化物半導体層を成膜するステップであり、 Using a mixed gas containing at least Ar and O 2, a step of forming a transparent amorphous oxide semiconductor layer by sputtering,
    前記積層構造の最下層の成膜時には、前記混合ガスの流量に対するO 2の流量比を5%以下とし、 Wherein when the bottom layer of the film forming the laminated structure, the flow ratio of O 2 to the flow rate of the mixed gas is 5% or less,
    前記積層構造の最上層の成膜時には、前記混合ガスの流量に対するO 2の流量比を20%以上とする ことを特徴とする請求項2に記載の薄膜トランジスタの製造方法。 Wherein when the top layer of the formation of the laminated structure, method of manufacturing a thin film transistor according to claim 2, characterized in that the flow ratio of O 2 to the flow rate of the mixed gas of 20% or more.
  4. 前記プラズマを照射するステップは、 The step of irradiating the plasma,
    2 、N 2 、CF 4 、CHF 3 、Arのうち、少なくとも1つを含むガスを電離させたプラズマを照射する ことを特徴とする請求項1から請求項3までの何れか1項に記載の薄膜トランジスタの製造方法。 O 2, N 2, CF 4 , CHF 3, among Ar, according to any one of up to claims 1 to 3, characterized in that irradiating the plasma which is ionized gas containing at least one the method of manufacturing a thin film transistor.
  5. 請求項1から請求項4までの何れか1項に記載の薄膜トランジスタの製造方法を用いた表示装置用電極基板の製造方法であって、 A method of manufacturing a display device electrode substrate using the method of manufacturing a thin film transistor according to any one of claims 1 to 4,
    透明な絶縁性の前記基板上に複数本の走査信号線を形成するステップと、 Forming a plurality of scanning signal lines on a transparent insulating said substrate,
    絶縁膜を介して前記複数本の走査信号線と交差するように複数本の表示信号線を形成するステップと、 Forming a plurality of display signal lines so as to intersect the plurality of scanning signal lines via the insulating film,
    前記複数の走査信号線と前記複数の表示信号線との各交差領域に形成された複数の前記薄膜トランジスタと電気的に接続されるように複数の表示画素電極を形成するステップと、をさらに備え、 Further comprising the steps of: forming a plurality of display pixel electrodes to be connected plurality of the thin film transistor and electrically formed in each intersection region between the plurality of display signal lines and the plurality of scanning signal lines,
    前記ゲート電極を形成するステップと、前記複数本の走査信号線を形成するステップとは、同一ステップであり、 Wherein forming a gate electrode, and forming a plurality of scanning signal lines are the same step,
    前記ソース電極およびドレイン電極をそれぞれ形成するステップと、前記複数本の表示信号線を形成するステップとは、同一ステップである ことを特徴とする表示装置用電極基板の製造方法。 Step a, the a step of forming a plurality of display signal lines, a manufacturing method of an electrode substrate for a display device, characterized in that the same step of forming respectively the source and drain electrodes.
JP2010262031A 2010-11-25 2010-11-25 Manufacturing methods of thin-film transistor and electrode substrate for display device Pending JP2012114246A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010262031A JP2012114246A (en) 2010-11-25 2010-11-25 Manufacturing methods of thin-film transistor and electrode substrate for display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010262031A JP2012114246A (en) 2010-11-25 2010-11-25 Manufacturing methods of thin-film transistor and electrode substrate for display device
KR1020110112547A KR101888430B1 (en) 2010-11-25 2011-10-31 Method for Manufacturing Thin Film Transistor and Electrode Substrate Used in Display Device

Publications (1)

Publication Number Publication Date
JP2012114246A true JP2012114246A (en) 2012-06-14

Family

ID=46498134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010262031A Pending JP2012114246A (en) 2010-11-25 2010-11-25 Manufacturing methods of thin-film transistor and electrode substrate for display device

Country Status (2)

Country Link
JP (1) JP2012114246A (en)
KR (1) KR101888430B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220816A (en) * 2006-02-15 2007-08-30 Casio Comput Co Ltd Thin-film transistor and manufacturing method thereof
JP2008040343A (en) * 2006-08-09 2008-02-21 Nec Corp Thin film transistor array, method for manufacturing the same, and liquid crystal display device
JP2009099953A (en) * 2007-09-26 2009-05-07 Canon Inc Method of manufacturing field effect transistor
US20090142887A1 (en) * 2007-12-03 2009-06-04 Samsung Electronics Co., Ltd. Methods of manufacturing an oxide semiconductor thin film transistor
JP2010153842A (en) * 2008-11-28 2010-07-08 Semiconductor Energy Lab Co Ltd Semiconductor device and method of manufacturing the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101840936B (en) * 2009-02-13 2014-10-08 株式会社半导体能源研究所 A semiconductor device and a manufacturing method of a transistor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220816A (en) * 2006-02-15 2007-08-30 Casio Comput Co Ltd Thin-film transistor and manufacturing method thereof
JP2008040343A (en) * 2006-08-09 2008-02-21 Nec Corp Thin film transistor array, method for manufacturing the same, and liquid crystal display device
JP2009099953A (en) * 2007-09-26 2009-05-07 Canon Inc Method of manufacturing field effect transistor
US20090142887A1 (en) * 2007-12-03 2009-06-04 Samsung Electronics Co., Ltd. Methods of manufacturing an oxide semiconductor thin film transistor
JP2010153842A (en) * 2008-11-28 2010-07-08 Semiconductor Energy Lab Co Ltd Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
KR20120056766A (en) 2012-06-04
KR101888430B1 (en) 2018-08-16

Similar Documents

Publication Publication Date Title
JP5731621B2 (en) Display device
KR101345376B1 (en) Fabrication method of ZnO family Thin film transistor
US6088071A (en) Auxiliary capacitor for a liquid crystal display device
CN103064222B (en) The liquid crystal display device
KR100238510B1 (en) Thin film transistor with edge inclined gates and liquid crystal display device furnished with the same
JP3939140B2 (en) The liquid crystal display device
JP5815796B2 (en) The liquid crystal display device
KR101489652B1 (en) Thin film transistor array substrate and method of fabricating the same
KR101681483B1 (en) Thin film transistor array substrate and method of manufacturing the same
KR101621635B1 (en) Array substrate and manufacturing method thereof and display device
US20070215942A1 (en) Thin film transistor device with high symmetry
JP2009272427A (en) Thin-film transistor and method of manufacturing the same
KR20110133251A (en) Thin film transistor array panel and manufacturing method of the same
JP5840723B2 (en) A method for manufacturing a semiconductor device
EP2876676B1 (en) Manufacturing method of array substrate and array substrate and display device
KR100843506B1 (en) Semiconductor device and manufacturing method thereof
KR20080068240A (en) Method of manufacturing thin film transistor substrate
CN1291452C (en) Polysilicon crystallization method, thin film transistor and manufacture method of liquid crystal display thereof
KR20130136063A (en) Thin film transistor, thin film transistor array panel including the same and manufacturing method thereof
US8604477B2 (en) Pixel structure and manufacturing method thereof
US7927931B2 (en) Liquid crystal display device and fabricating method thereof
JP2002176003A (en) Method for doping semiconductor layer, method for manufacturing thin film semiconductor element and thin film semiconductor element
CN1265430C (en) Low-temp. polycrystalline silicon film transistor and its polycrystalline silicon layer making method
CN101540342A (en) Thin film transistor and display device
JP2003037270A (en) Thin film transistor and manufacturing method therefor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140527

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140827

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150120