JP2012110438A

JP2012110438A - Pachinko game machine

Info

Publication number: JP2012110438A
Application number: JP2010260498A
Authority: JP
Inventors: Takashi Oshima; 高志大島; Toyoo Kumada; 豊臣熊田; Yusuke Nakamura; 裕介中村
Original assignee: Kyoraku Sangyo Co Ltd
Current assignee: Kyoraku Sangyo Co Ltd
Priority date: 2010-11-22
Filing date: 2010-11-22
Publication date: 2012-06-14
Anticipated expiration: 2030-11-22
Also published as: JP5285047B2

Abstract

PROBLEM TO BE SOLVED: To recycle a printed board when changing a liquid crystal display.SOLUTION: A generation unit 600 generates a clock frequency on the basis of a prescribed reference frequency oscillated by an oscillator 317. An output unit 610 outputs the clock frequency generated by the generation unit 600 to a VDP 312. An acquisition unit 601 acquires setting information for setting a dot clock frequency as a reference of image display timing in the VDP 312. A setting unit 602 sets one dot clock frequency according to resolution of the liquid crystal display from among a plurality of predetermined dot clock frequencies, based on the setting information acquired by the acquisition unit 601. A dot clock generation unit 603 generates a dot clock frequency set by the setting unit 602.

Description

この発明は、画像表示部を備えたぱちんこ遊技機に関する。 The present invention relates to a pachinko gaming machine provided with an image display unit.

従来、遊技盤の遊技領域に打ち出した遊技球が特定の始動口に入賞すると、主制御部の制御により、始動入賞したタイミングにて乱数を取得し、当該乱数が予め定められた当たり乱数と一致する場合に、特別遊技である当たりを示す図柄にて特別図柄を停止させて、当たり遊技状態に移行させるようにしたぱちんこ遊技機が広く使用されている。このようなぱちんこ遊技機には、主制御部による当たり乱数の判定（以下「当たり判定」という）の結果を受けて、画像表示部等を用いて演出をおこなう演出制御部が設けられている。 Conventionally, when a game ball launched into the game area of the game board wins a specific start opening, a random number is acquired at the start winning timing under the control of the main control unit, and the random number matches a predetermined hit random number In this case, pachinko gaming machines are widely used in which a special symbol is stopped at a symbol indicating a special game and the game is shifted to a winning game state. Such a pachinko gaming machine is provided with an effect control unit that performs an effect using an image display unit or the like in response to a result of determination of a hit random number (hereinafter referred to as “hit determination”) by the main control unit.

演出制御部は、特別図柄の変動に対応させて、例えばリーチ演出など様々な演出をおこなう。リーチ演出は、例えば３つの演出図柄を用いた場合、有効ライン上に同一または関連性のある演出図柄を２つ揃えた後に、残りの１つの演出図柄のみを変動させて、当たりに対する期待感を高める演出である。当たりの場合には、残りの１つの演出図柄を、停止中の他の演出図柄と同一または関連性のあるもので停止させる。ハズレの場合には、残りの１つの演出図柄を、停止中の他の演出図柄と同一ではないもの、または関連性のないもので停止させる。 The production control unit performs various productions such as reach production, for example, in response to changes in special symbols. For example, in the case of using 3 productions, the reach production is made up of two productions that are the same or related on the active line, and then only the remaining production design is changed to give a sense of expectation for winning. It is a production that enhances. In the case of winning, the remaining one effect symbol is stopped with the same or related effect as the other effect symbols that are stopped. In the case of losing, the remaining one effect symbol is stopped with something that is not the same as the other effect symbols that are stopped or that is not related.

演出制御部は、画像表示部から画像を表示させたり、スピーカから音声を出力させたりして演出をおこなう。画像表示部としては、近年のぱちんこ遊技機では１０インチ以上の大型液晶表示器が採用されている。また、解像度は、６４０×４８０ドットであるＶＧＡ（ＶｉｄｅｏＧｒａｐｈｉｃｓＡｒｒａｙ）のものや、８００×６００ドットであるＳＶＧＡ（ＳｕｐｅｒＶｉｄｅｏＧｒａｐｈｉｃｓＡｒｒａｙ）のものなどが用いられている（例えば、特許文献１参照）。 The effect control unit performs an effect by displaying an image from the image display unit or outputting sound from a speaker. As an image display unit, a large-sized liquid crystal display of 10 inches or more is adopted in recent pachinko gaming machines. In addition, a resolution of 640 × 480 dot VGA (Video Graphics Array) or 800 × 600 dot SVGA (Super Video Graphics Array) is used (see, for example, Patent Document 1). .

特開平１１−２８２４３０号公報Japanese Patent Laid-Open No. 11-282430

しかしながら、上述した従来技術は、新機種を製造するにあたり、解像度の異なる画像表示部を用いる場合、画像表示部における画像表示動作タイミングの基準となるドットクロック周波数が異なるため、使用する画像表示部毎に、ドットクロック周波数の異なる発振器を備えたプリント基板をそれぞれ用意する必要があるといった問題があった。したがって、画像表示部を変更する場合には、演出制御部のプリント基板をも変更することになり、プリント基板を製造するためのコストが嵩むばかりでなく、不要なプリント基板を廃棄処分することとなり、環境問題の観点からも好ましくないといった問題があった。 However, according to the above-described prior art, when using an image display unit having a different resolution in manufacturing a new model, the dot clock frequency that is a reference for the image display operation timing in the image display unit is different. In addition, there is a problem that it is necessary to prepare printed circuit boards each having an oscillator having a different dot clock frequency. Therefore, when the image display unit is changed, the printed circuit board of the production control unit is also changed, which not only increases the cost for manufacturing the printed circuit board, but also discards unnecessary printed circuit boards. There is a problem that it is not preferable from the viewpoint of environmental problems.

本発明は、上述した従来技術による問題点を解消するため、演出制御部のプリント基板を再利用することができるぱちんこ遊技機を提供することを目的とする。 An object of the present invention is to provide a pachinko gaming machine capable of reusing a printed circuit board of an effect control unit in order to solve the above-described problems caused by the prior art.

上述した課題を解決し、目的を達成するため、本発明は以下の構成を採用した。括弧内の参照符号は、本発明の理解を容易にするために実施形態との対応関係を示したものであって、本発明の範囲を何ら限定するものではない。本発明にかかるぱちんこ遊技機（１００）は、遊技盤に取り付けられる画像表示部（１０４）と、前記画像表示部（１０４）に表示させる画像の処理をおこなう画像処理部（３１２）と、発振器（３１７）から発振される所定の基準周波数を基に、クロック周波数を生成する生成手段（６００）と、前記生成手段（６００）によって生成されたクロック周波数を前記画像処理部（３１２）へ出力する出力手段（６１０）と、を備え、前記生成手段（６００）は、前記画像処理部（３１２）における画像表示タイミングの基準となるドットクロック周波数を設定するための設定情報を取得する取得手段（６０１）と、前記取得手段（６０１）によって取得された前記設定情報に基づいて、予め定められる複数のドットクロック周波数の中から、前記遊技盤に取り付けられた画像表示部（１０４）の解像度に応じた一のドットクロック周波数を設定する設定手段（６０２）と、前記設定手段（６０２）によって設定された前記ドットクロック周波数を生成するドットクロック生成手段（６０３）と、を備えることを特徴とする。 In order to solve the above-described problems and achieve the object, the present invention employs the following configuration. Reference numerals in parentheses indicate correspondence with the embodiments in order to facilitate understanding of the present invention, and do not limit the scope of the present invention. A pachinko gaming machine (100) according to the present invention includes an image display unit (104) attached to a game board, an image processing unit (312) for processing an image displayed on the image display unit (104), an oscillator ( 317) generating means (600) for generating a clock frequency based on a predetermined reference frequency, and an output for outputting the clock frequency generated by the generating means (600) to the image processing section (312). Means (610), and the generating means (600) obtains setting information for setting a dot clock frequency to be a reference of image display timing in the image processing unit (312). And based on the setting information acquired by the acquisition means (601), a plurality of dot clock frequencies determined in advance, Setting means (602) for setting one dot clock frequency according to the resolution of the image display unit (104) attached to the game board, and generating the dot clock frequency set by the setting means (602) Dot clock generation means (603).

上記の発明において、音声処理をおこなう音声処理部（３２０）をさらに備え、前記生成手段（６００）は、発振器（３１７）から発振される一の基準周波数を基に、前記画像処理における基準信号となる画像用基準クロック周波数と、前記音声処理における基準信号となる音声用基準クロック周波数とを生成する基準クロック生成手段（６０４）をさらに有し、前記出力手段（６１０）は、前記基準クロック生成手段（６０４）によって生成された前記画像用基準クロック周波数と前記ドットクロック生成手段（６０３）によって生成された前記ドットクロック周波数とを前記画像処理部（３１２）へ出力するとともに、前記基準クロック生成手段（６０４）によって生成された前記音声用基準クロック周波数を前記音声処理部（３２０）へ出力することを特徴とする。 In the above invention, the audio processing unit (320) that performs audio processing is further provided, and the generation unit (600) is configured to generate a reference signal in the image processing based on one reference frequency oscillated from the oscillator (317). And a reference clock generating means (604) for generating a reference clock frequency for the image and a reference clock frequency for the sound that becomes a reference signal in the sound processing, and the output means (610) includes the reference clock generating means. The image reference clock frequency generated by (604) and the dot clock frequency generated by the dot clock generation means (603) are output to the image processing section (312), and the reference clock generation means ( 604) is used as the audio processing unit (320). And outputs.

上記の発明において、前記設定手段（６０２）は、リセット時には、前記取得手段（６０１）によって取得された前記設定情報に基づいて、その都度、前記画像表示部（１０４）の解像度に応じた一のドットクロック周波数を設定することを特徴とする。 In the above invention, at the time of reset, the setting means (602) is based on the setting information acquired by the acquisition means (601), and each time according to the resolution of the image display unit (104). A dot clock frequency is set.

本発明によれば、予め定められる複数のドットクロック周波数の中から、画像表示部の解像度に応じた一のドットクロック周波数を生成するようにしたので、画像表示部を変更する場合であってもプリント基板を再利用することができ、これにより、製造コストを抑えることができるとともに、不要な廃棄を抑え環境保全に貢献することができるという効果を奏する。 According to the present invention, since one dot clock frequency corresponding to the resolution of the image display unit is generated from a plurality of predetermined dot clock frequencies, even when the image display unit is changed. The printed circuit board can be reused, which can reduce the manufacturing cost, and can suppress unnecessary disposal and contribute to environmental conservation.

ぱちんこ遊技機の一例を示す正面図である。It is a front view which shows an example of a pachinko gaming machine. ぱちんこ遊技機の制御部の内部構成を示すブロック図である。It is a block diagram which shows the internal structure of the control part of a pachinko game machine. 演出制御部の詳細な構成を示す説明図である。It is explanatory drawing which shows the detailed structure of an effect control part. クロック周波数の詳細を示す説明図である。It is explanatory drawing which shows the detail of a clock frequency. ドットクロック設定表の一例を示す説明図である。It is explanatory drawing which shows an example of a dot clock setting table | surface. 本実施の形態にかかるぱちんこ遊技機の機能的構成を示すブロック図である。It is a block diagram which shows the functional structure of the pachinko game machine concerning this Embodiment. クロック周波数の生成手順を示したブロック図である。It is the block diagram which showed the production | generation procedure of the clock frequency. 端子の設定と出力するクロック周波数の関係を示した説明図である。It is explanatory drawing which showed the relationship between the setting of a terminal, and the clock frequency to output.

以下に添付図面を参照して、この発明にかかる、ぱちんこ遊技機の好適な実施の形態を詳細に説明する。 Exemplary embodiments of a pachinko gaming machine according to the present invention will be explained below in detail with reference to the accompanying drawings.

（実施の形態）
（ぱちんこ遊技機の基本構成）
まず、実施の形態にかかるぱちんこ遊技機の基本構成について説明する。図１は、ぱちんこ遊技機の一例を示す正面図である。図１に示すように、ぱちんこ遊技機１００は、遊技盤１０１を備えている。遊技盤１０１の下部位置には、発射部が配置されている。発射部の駆動によって発射された遊技球は、レール１０２ａ，１０２ｂ間を上昇して遊技盤１０１の上部位置に達した後、遊技領域１０３内を落下する。 (Embodiment)
(Basic configuration of pachinko machine)
First, the basic configuration of the pachinko gaming machine according to the embodiment will be described. FIG. 1 is a front view showing an example of a pachinko gaming machine. As shown in FIG. 1, the pachinko gaming machine 100 includes a game board 101. A launcher is disposed at a lower position of the game board 101. The game ball launched by driving the launching unit rises between the rails 102 a and 102 b and reaches the upper position of the game board 101, and then falls within the game area 103.

遊技領域１０３には、複数の釘が設けられており、この釘によって遊技球は不特定な方向に向けて落下する。遊技盤１０１の略中央部分には、画像表示部１０４が配置されている。画像表示部１０４としては液晶表示器（ＬＣＤ）などが用いられる。画像表示部１０４の下方には、第１始動口１０５が配設されており、画像表示部１０４の右側には第２始動口１０６が配設されている。第１始動口１０５および第２始動口１０６は、始動入賞させるための入賞口である。 A plurality of nails are provided in the game area 103, and the game balls fall in an unspecified direction by the nails. An image display unit 104 is disposed at a substantially central portion of the game board 101. As the image display unit 104, a liquid crystal display (LCD) or the like is used. A first start port 105 is disposed below the image display unit 104, and a second start port 106 is disposed on the right side of the image display unit 104. The first start port 105 and the second start port 106 are winning ports for starting and winning.

第２始動口１０６の近傍には、電動チューリップ１０７が設けられている。電動チューリップ１０７は、遊技球を第２始動口１０６へ入賞しにくくさせる閉状態（閉口された状態）と、閉状態よりも入賞しやすくさせる開状態（開口された状態）とをとる。これらの状態の制御は、電動チューリップ１０７が備えるソレノイドによっておこなわれる。 An electric tulip 107 is provided in the vicinity of the second start port 106. The electric tulip 107 takes a closed state (closed state) that makes it difficult to win the game ball to the second starting port 106 and an open state (opened state) that makes it easier to win than the closed state. Control of these states is performed by a solenoid provided in the electric tulip 107.

電動チューリップ１０７は、第２始動口１０６の上方に配設されたゲート１０８を遊技球が通過したことによりおこなわれる普通図柄抽選の抽選結果に基づいて開口する。電動チューリップ１０７は、電チューサポート機能が付加される遊技状態において、開放時間が長くなり、第２始動口１０６に遊技球をより導きやすくする。電チューサポート機能が付加される遊技状態は、確変長当たりなど特定の特別遊技（大当たり遊技）の終了後に設定される遊技状態である。 The electric tulip 107 opens based on the lottery result of the normal symbol lottery performed when the game ball passes through the gate 108 disposed above the second starting port 106. The electric tulip 107 has a longer opening time in the gaming state to which the electric chew support function is added, and makes it easier to guide the gaming ball to the second starting port 106. The gaming state to which the electric Chu support function is added is a gaming state that is set after the end of a specific special game (a jackpot game) such as a probability variation length.

本実施の形態にかかるぱちんこ遊技機１００は、通常の遊技状態において遊技者は左打ちをして第１始動口１０５を狙って遊技する一方、電チューサポート機能が付加される遊技状態や大当たり遊技状態において遊技者は右打ちをして第２始動口１０６を狙って遊技するタイプの遊技機である。 In the pachinko gaming machine 100 according to the present embodiment, in a normal gaming state, the player hits the left and aims at the first starting port 105, while the gaming state or jackpot game to which an electric chew support function is added. In this state, the player is a type of gaming machine that makes a right turn and plays with the aim of the second starting port 106.

具体的には、遊技者が左打ちをすると、打ち出された遊技球は、矢印１３０に示すように遊技領域１０３の左側を流下する。一方、遊技者が右打ちをすると、打ち出された遊技球は、矢印１４０に示すように遊技領域１０３の右側を流下する。なお、右打ちにより第２始動口１０６に入賞しなかった遊技球は、第２始動口１０６の下方の固定役物１４１などが干渉することにより、第１始動口１０５へはほとんど入賞しないようになっている。 Specifically, when the player strikes left, the launched game ball flows down the left side of the game area 103 as indicated by an arrow 130. On the other hand, when the player hits the right, the launched game ball flows down the right side of the game area 103 as indicated by an arrow 140. It should be noted that game balls that have not won the second starting opening 106 by right-handing are hardly won at the first starting opening 105 due to interference by the fixed accessory 141 or the like below the second starting opening 106. It has become.

第２始動口１０６の下方には、大入賞口１０９が設けられている。大入賞口１０９は、大当たり遊技状態となったときに開放され、遊技球の入賞により所定個数（例えば１５個）の賞球を払い出すための入賞口である。 A big prize opening 109 is provided below the second start opening 106. The big winning opening 109 is a winning opening that is opened when a big hit gaming state is reached and for paying out a predetermined number (for example, 15) of winning balls by winning a game ball.

画像表示部１０４の側部や下方などには普通入賞口１１０が配設されている。普通入賞口１１０は、遊技球の入賞により所定個数（例えば１０個）の賞球を払い出すための入賞口である。遊技領域１０３の最下部には、いずれの入賞口にも入賞しなかった遊技球を回収する回収口１１１が設けられている。 A normal winning opening 110 is provided on the side of the image display unit 104 or below. The normal winning opening 110 is a winning opening for paying out a predetermined number (for example, 10) of winning balls by winning a game ball. At the bottom of the game area 103, there is provided a collection port 111 for collecting game balls that have not won any winning ports.

遊技盤１０１の右下部分には、特別図柄が表示される特別図柄表示部１１２が配置されている。特別図柄表示部１１２は、第１特別図柄（以下「特図１」という）が表示される特図１表示部と、第２特別図柄（以下「特図２」という）が表示される特図２表示部とを有する。 In the lower right part of the game board 101, a special symbol display unit 112 for displaying special symbols is arranged. The special symbol display unit 112 displays a special symbol 1 display unit for displaying a first special symbol (hereinafter referred to as “special symbol 1”) and a special symbol for displaying a second special symbol (hereinafter referred to as “special symbol 2”). 2 display units.

遊技球が第１始動口１０５へ入賞すると、特別遊技の判定（以下「当たり判定」という）がおこなわれる。特図１表示部には、特図１が変動表示されるとともに、当たり判定の判定結果を表す図柄にて停止表示される。遊技球が第２始動口１０６へ入賞すると当たり判定がおこなわれる。特図２表示部には、特図２が変動表示されるとともに、当たり判定の判定結果を表す図柄にて停止表示される。 When the game ball wins the first start opening 105, a special game determination (hereinafter referred to as “hit determination”) is performed. In the special figure 1 display section, special figure 1 is displayed in a variable manner, and is stopped and displayed with a symbol representing the determination result of the hit determination. When the game ball wins the second starting port 106, a winning determination is made. In the special figure 2 display section, the special figure 2 is variably displayed, and is stopped and displayed in a pattern representing the determination result of the hit determination.

また、遊技盤１０１の右下部分には、普通図柄が表示される普通図柄表示部１１３が配置されている。普通図柄は、普通図柄抽選の抽選結果を表す図柄である。普通図柄抽選は、上述したように電動チューリップ１０７を開状態とするか否かの抽選である。例えば、特別図柄表示部１１２および普通図柄表示部１１３としては７セグメントディスプレイが用いられる。 In addition, a normal symbol display portion 113 for displaying normal symbols is arranged in the lower right portion of the game board 101. The normal symbol is a symbol representing the lottery result of the normal symbol lottery. The normal symbol lottery is a lottery for determining whether or not to open the electric tulip 107 as described above. For example, a 7-segment display is used as the special symbol display unit 112 and the normal symbol display unit 113.

特別図柄表示部１１２および普通図柄表示部１１３の左側には、特別図柄または普通図柄に対する保留球数を表示する保留球表示部１１４が配置されている。保留球は、特別図柄または普通図柄の変動中に入賞した遊技球が保留状態として記憶されたものである。以下の説明において、第１始動口１０５への入賞による保留球を特１保留球といい、第２始動口１０６への入賞による保留球を特２保留球という。保留球表示部１１４としては、例えばＬＥＤが用いられる。この保留球表示部１１４としてのＬＥＤは複数配置され、点灯または消灯によって保留球数を表す。 On the left side of the special symbol display unit 112 and the normal symbol display unit 113, a reserved ball display unit 114 that displays the number of reserved balls for the special symbol or the normal symbol is arranged. The reserved ball is a game ball that is won during the change of the special symbol or the normal symbol, and is stored as a held state. In the following description, the reserved ball due to winning at the first starting port 105 is referred to as a special 1 reserved ball, and the reserved ball due to winning at the second starting port 106 is referred to as a special 2 reserved ball. As the reserved ball display unit 114, for example, an LED is used. A plurality of LEDs serving as the holding ball display unit 114 are arranged, and the number of holding balls is indicated by turning on or off.

遊技盤１０１の遊技領域１０３の外周部分には、枠部材１１５が設けられている。枠部材１１５における遊技領域１０３の上側および下側となる２辺には、演出ライト部１１６が設けられている。演出ライト部１１６は、それぞれ複数のランプを有する。演出ライト部１１６は、不図示のモータによって、光の照射方向を上下方向に変更するように駆動され、ぱちんこ遊技機１００の正面にいる遊技者を照射する。 A frame member 115 is provided on the outer peripheral portion of the game area 103 of the game board 101. On the two sides on the upper side and the lower side of the game area 103 in the frame member 115, an effect light unit 116 is provided. Each effect light unit 116 has a plurality of lamps. The effect light unit 116 is driven by a motor (not shown) so as to change the light irradiation direction up and down, and irradiates a player who is in front of the pachinko gaming machine 100.

枠部材１１５の下部位置には、操作ハンドル１１７が配置されている。操作ハンドル１１７は、発射部を駆動させて遊技球を発射させる発射指示部材１１８を備えている。発射指示部材１１８は、操作ハンドル１１７の外周部において、遊技者から見て右回りに回転可能に設けられている。発射部は、発射指示部材１１８が遊技者によって直接操作されている場合に、遊技球を発射させる。 An operation handle 117 is disposed at a lower position of the frame member 115. The operation handle 117 includes a firing instruction member 118 that drives the launching unit to launch a game ball. The firing instruction member 118 is provided on the outer peripheral portion of the operation handle 117 so as to be rotated clockwise as viewed from the player. The launching unit launches a game ball when the firing instruction member 118 is directly operated by a player.

枠部材１１５において、遊技領域１０３の下側となる辺には、遊技者による操作を受け付ける演出ボタン１１９が設けられている。また、枠部材１１５において、演出ボタン１１９の隣には、十字キー１２０が設けられている。さらに、枠部材１１５には、音声を出力するスピーカが組み込まれている。 In the frame member 115, an effect button 119 for receiving an operation by the player is provided on the lower side of the game area 103. In the frame member 115, a cross key 120 is provided next to the effect button 119. Furthermore, the frame member 115 incorporates a speaker that outputs sound.

（ぱちんこ遊技機の制御部の内部構成）
次に、図２を用いて、ぱちんこ遊技機１００の制御部の内部構成について説明する。図２は、ぱちんこ遊技機１００の制御部の内部構成を示すブロック図である。図２に示すように、ぱちんこ遊技機１００の制御部２００は、遊技の進行を制御する主制御部２０１と、演出内容を制御する演出制御部２０２と、賞球の払い出しを制御する賞球制御部２０３とを備えている。以下にそれぞれの制御部の構成について詳細に説明する。 (Internal configuration of control unit of pachinko machine)
Next, the internal configuration of the control unit of the pachinko gaming machine 100 will be described with reference to FIG. FIG. 2 is a block diagram showing an internal configuration of the control unit of the pachinko gaming machine 100. As shown in FIG. As shown in FIG. 2, the control unit 200 of the pachinko gaming machine 100 includes a main control unit 201 that controls the progress of the game, an effect control unit 202 that controls the contents of the effect, and a prize ball control that controls the payout of prize balls. Part 203. The configuration of each control unit will be described in detail below.

（１．主制御部）
主制御部２０１は、ＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）２１１と、ＲＯＭ（ＲｅａｄＯｎｌｙＭｅｍｏｒｙ）２１２と、ＲＡＭ（ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）２１３と、不図示の入出力インタフェース（Ｉ／Ｆ）などを備えて構成される。 (1. Main control unit)
The main control unit 201 includes a CPU (Central Processing Unit) 211, a ROM (Read Only Memory) 212, a RAM (Random Access Memory) 213, an input / output interface (I / F) (not shown), and the like. The

主制御部２０１は、ＣＰＵ２１１がＲＡＭ２１３をワークエリアとして使用しながら、ＲＯＭ２１２に記憶された各種プログラムを実行することによって、ぱちんこ遊技機１００の遊技の進行を制御するように機能する。具体的には、主制御部２０１は、当たり判定、普通図柄判定、遊技状態の設定などをおこない、遊技の進行を制御する。主制御部２０１は、主制御基板によって実現される。 The main control unit 201 functions to control the progress of the game of the pachinko gaming machine 100 by executing various programs stored in the ROM 212 while the CPU 211 uses the RAM 213 as a work area. Specifically, the main control unit 201 performs a hit determination, a normal symbol determination, a game state setting, and the like, and controls the progress of the game. The main control unit 201 is realized by a main control board.

ＣＰＵ２１１は、予めＲＯＭ２１２に記憶された各種プログラムに基づき、遊技内容の進行に伴う基本処理を実行する。ＲＯＭ２１２には、当たり判定プログラム、特図変動プログラム、大入賞口制御プログラム、遊技状態設定プログラム、などが記憶されている。 The CPU 211 executes basic processing as the game content progresses based on various programs stored in the ROM 212 in advance. The ROM 212 stores a winning determination program, a special figure variation program, a special prize opening control program, a game state setting program, and the like.

当たり判定プログラムは、始動口ＳＷ２２１，２２２によって検出された遊技球に対して、特別遊技の判定である当たり判定をおこなうプログラムである。特図変動プログラムは、当たり判定結果に応じて、特別図柄の変動開始から変動停止までの変動態様を示した所定の変動パターンを用いて特別図柄を変動停止させるプログラムである。 The hit determination program is a program that performs a hit determination that is a determination of a special game for the game balls detected by the start ports SW221 and 222. The special symbol variation program is a program that causes the special symbol to be stopped by using a predetermined variation pattern indicating a variation mode from the variation start to the variation stop of the special symbol according to the hit determination result.

大入賞口制御プログラムは、当たり時に、所定の開放時間を１ラウンドとして、例えば１５ラウンド、大入賞口１０９を開放させるプログラムである。遊技状態設定プログラムは、当たりの種類に応じて、当たり終了後の遊技状態を、低確率遊技状態または高確率遊技状態に設定するとともに、電チューサポート機能が付加される遊技状態、または電チューサポート機能が付加されない遊技状態を設定するプログラムである。高確率遊技状態は、低確率遊技状態に比べて、１０倍程度大当たりが発生しやすい遊技状態である。電チューサポート機能は、普通図柄の変動時間を短くするとともに、電動チューリップ１０７の開放時間を長くする機能である。 The special winning opening control program is a program for opening the special winning opening 109 for 15 rounds, for example, with a predetermined opening time as one round. The gaming state setting program sets the gaming state after the winning is set to a low probability gaming state or a high probability gaming state according to the type of winning, and a gaming state to which an electric chew support function is added, or electric chew support This is a program for setting a gaming state to which no function is added. The high probability gaming state is a gaming state in which a jackpot is likely to occur about 10 times as compared to the low probability gaming state. The electric chew support function is a function of shortening the normal symbol variation time and lengthening the opening time of the electric tulip 107.

また、主制御部２０１には、遊技球を検出する各種スイッチ（ＳＷ）、大入賞口１０９などの電動役物を開閉動作させるためのソレノイド、上記の特図１表示部１１２ａ、特図２表示部１１２ｂ、普通図柄表示部１１３、保留球表示部１１４などが接続される。 In addition, the main control unit 201 includes various switches (SW) for detecting a game ball, a solenoid for opening and closing an electric accessory such as a special prize opening 109, the above-described special figure 1 display unit 112a, and special figure 2 display. The unit 112b, the normal symbol display unit 113, the reserved ball display unit 114, and the like are connected.

具体的に、上記の各種ＳＷとしては、第１始動口１０５へ入賞した遊技球を検出する第１始動口ＳＷ２２１と、第２始動口１０６へ入賞した遊技球を検出する第２始動口ＳＷ２２２と、ゲート１０８を通過した遊技球を検出するゲートＳＷ２２３と、大入賞口１０９へ入賞した遊技球を検出する大入賞口ＳＷ２２４と、普通入賞口１１０へ入賞した遊技球を検出する普通入賞口ＳＷ２２５とが主制御部２０１に接続される。それぞれのＳＷ（２２１〜２２５）による検出結果は主制御部２０１へ入力される。これらのＳＷには、近接スイッチなどが用いられる。 Specifically, the various SWs described above include a first start port SW221 that detects a game ball won in the first start port 105, and a second start port SW222 that detects a game ball won in the second start port 106. , A gate SW 223 that detects a game ball that has passed through the gate 108, a big winning opening SW 224 that detects a gaming ball that has won a prize winning opening 109, and a normal winning opening SW 225 that detects a gaming ball that has won a winning prize 110 Is connected to the main control unit 201. The detection results by the respective SWs (221 to 225) are input to the main control unit 201. A proximity switch or the like is used for these SWs.

また、上記のソレノイドとしては、電動チューリップ１０７を開閉動作させる電動チューリップソレノイド２３１と、大入賞口１０９を開閉動作させる大入賞口ソレノイド２３２とが主制御部２０１に接続される。主制御部２０１は、それぞれのソレノイド（２３１，２３２）に対する駆動を制御する。 Further, as the solenoid, an electric tulip solenoid 231 that opens and closes the electric tulip 107 and a big prize opening solenoid 232 that opens and closes the big prize opening 109 are connected to the main control unit 201. The main control unit 201 controls driving of the solenoids (231 and 232).

さらに、主制御部２０１は、演出制御部２０２および賞球制御部２０３にも接続され、それぞれの制御部に対して各種コマンドを出力する。例えば、主制御部２０１は、演出制御部２０２に対しては変動開始コマンド、変動停止コマンドなどのコマンドを出力する。また、主制御部２０１は、賞球制御部２０３に対しては賞球コマンドを出力する。 Further, the main control unit 201 is also connected to the effect control unit 202 and the prize ball control unit 203, and outputs various commands to the respective control units. For example, the main control unit 201 outputs commands such as a change start command and a change stop command to the effect control unit 202. Further, the main control unit 201 outputs a prize ball command to the prize ball control unit 203.

（２．演出制御部）
演出制御部２０２は、システム制御部２０２ａと、画像制御部２０２ｂと、ランプ制御部２０２ｃとによって構成され、ぱちんこ遊技機１００の演出内容を制御する機能を有する。システム制御部２０２ａは、主制御部２０１から受信した各種コマンドに基づいて演出制御部２０２全体を統括する機能を有している。画像制御部２０２ｂは、システム制御部２０２ａからの指示内容に基づいて画像および音声の制御をおこなう機能を有している。ランプ制御部２０２ｃは、遊技盤１０１および枠部材１１５などに設けられたランプの点灯を制御する機能を有している。 (2. Production control unit)
The production control unit 202 includes a system control unit 202a, an image control unit 202b, and a lamp control unit 202c, and has a function of controlling production contents of the pachinko gaming machine 100. The system control unit 202 a has a function of supervising the entire effect control unit 202 based on various commands received from the main control unit 201. The image control unit 202b has a function of controlling the image and sound based on the instruction content from the system control unit 202a. The lamp control unit 202c has a function of controlling lighting of lamps provided on the game board 101, the frame member 115, and the like.

本実施の形態において、システム制御部２０２ａと、ランプ制御部２０２ｃとは同一のプリント基板（システム制御基板）上に設けられており、画像制御部２０２ｂは独立したプリント基板（画像制御基板）上に設けられている。 In the present embodiment, the system control unit 202a and the lamp control unit 202c are provided on the same printed circuit board (system control board), and the image control unit 202b is provided on an independent printed circuit board (image control board). Is provided.

（２−１．システム制御部）
まず、システム制御部２０２ａの構成について説明する。システム制御部２０２ａは、システムＣＰＵ２４１と、ＲＯＭ２４２と、ＲＡＭ２４３と、リアルタイムクロック（以下「ＲＴＣ」という）２４４と、不図示の入出力インタフェース（Ｉ／Ｆ）などを備えて構成される。 (2-1. System control unit)
First, the configuration of the system control unit 202a will be described. The system control unit 202a includes a system CPU 241, a ROM 242, a RAM 243, a real time clock (hereinafter referred to as “RTC”) 244, an input / output interface (I / F) (not shown), and the like.

システムＣＰＵ２４１は、予めＲＯＭ２４２に記憶された各種プログラムに基づき、演出内容を決定する処理を実行する。ＲＯＭ２４２には、システムＣＰＵ２４１が各種処理を実行するために必要となるプログラムが記憶されている。ＲＡＭ２４３は、システムＣＰＵ２４１のワークエリアとして機能する。システムＣＰＵ２４１が各種プログラムを実行することによりＲＡＭ２４３にセットされたデータは、所定のタイミングにて画像制御部２０２ｂおよびランプ制御部２０２ｃに対して出力される。 The system CPU 241 executes processing for determining the production content based on various programs stored in the ROM 242 in advance. The ROM 242 stores programs necessary for the system CPU 241 to execute various processes. The RAM 243 functions as a work area for the system CPU 241. Data set in the RAM 243 by the system CPU 241 executing various programs is output to the image control unit 202b and the lamp control unit 202c at a predetermined timing.

システム制御部２０２ａは、システムＣＰＵ２４１がＲＡＭ２４３をワークエリアとして使用しながら、ＲＯＭ２４２に記憶された、演出統括プログラムなどのプログラムを実行することによって、演出制御部２０２全体を統括するように機能する。演出統括プログラムは、特別図柄の変動に対応させて、演出図柄を用いたリーチ演出などの変動演出や、客待ち状態中の客待ち演出を統括するプログラムである。 The system control unit 202a functions to control the entire production control unit 202 by executing a program such as the production control program stored in the ROM 242 while the system CPU 241 uses the RAM 243 as a work area. The production supervision program is a program that supervises fluctuation production such as reach production using production symbols and customer waiting production in the customer waiting state in correspondence with the fluctuation of special symbols.

ＲＴＣ２４４は、実時間を計時出力する。ＲＴＣ２４４は、ぱちんこ遊技機１００の電源が遮断されているときもバックアップ電源（不図示）により計時動作を継続する。また、システム制御部２０２ａには、演出ボタン１１９が接続されており、遊技者から演出ボタン１１９が操作（押下）された旨を示すデータが入力される。また、システム制御部２０２ａには、十字キー１２０が接続されており、遊技者によって選択されたキーに対応するデータが入力される。 The RTC 244 counts and outputs real time. The RTC 244 continues timing operation by a backup power source (not shown) even when the power of the pachinko gaming machine 100 is cut off. In addition, an effect button 119 is connected to the system control unit 202a, and data indicating that the effect button 119 is operated (pressed) from the player is input. In addition, a cross key 120 is connected to the system control unit 202a, and data corresponding to the key selected by the player is input.

（２−２．画像制御部）
次に、画像制御部２０２ｂの構成について説明する。画像制御部２０２ｂは、画像ＣＰＵ２５１と、ＲＯＭ２５２と、ＲＡＭ２５３と、不図示の入出力インタフェース（Ｉ／Ｆ）などを備えて構成される。 (2-2. Image control unit)
Next, the configuration of the image control unit 202b will be described. The image control unit 202b includes an image CPU 251, a ROM 252, a RAM 253, an input / output interface (I / F) (not shown), and the like.

画像ＣＰＵ２５１は、画像や音声の生成および出力処理を実行する。ＲＯＭ２５２には、画像や音声の生成および出力処理のためのプログラムや、背景画像・図柄画像・キャラクタ画像・予告画像など各種画像データや各種音声データなどが記憶されている。ＲＡＭ２５３は、画像ＣＰＵ２５１のワークエリアとして機能し、画像表示部１０４に表示させる画像データやスピーカ２５４から出力させる音声データが一時的に格納される。 The image CPU 251 executes image and sound generation and output processing. The ROM 252 stores programs for generating and outputting images and sounds, various image data such as background images, design images, character images, and warning images, various sound data, and the like. The RAM 253 functions as a work area for the image CPU 251 and temporarily stores image data to be displayed on the image display unit 104 and audio data to be output from the speaker 254.

すなわち、画像制御部２０２ｂは、画像ＣＰＵ２５１がＲＡＭ２５３をワークエリアとして使用しながら、ＲＯＭ２５２に記憶された画像制御プログラムや音声制御プログラムなどの各種プログラムを実行することによって、システム制御部２０２ａからの指示に基づいて画像および音声の制御をおこなうように機能する。 That is, the image control unit 202b executes various programs such as an image control program and a sound control program stored in the ROM 252 while the image CPU 251 uses the RAM 253 as a work area, thereby receiving an instruction from the system control unit 202a. It functions to control the image and sound based on it.

例えば、画像ＣＰＵ２５１は、システム制御部２０２ａから指示された指示内容に基づいて、背景画像表示処理、演出図柄変動／停止表示処理、キャラクタ画像表示処理など各種画像処理と、音声を出力させる音声処理を実行する。このときには、画像ＣＰＵ２５１は、処理に必要な画像データおよび音声データをＲＯＭ２５２から読み出してＲＡＭ２５３に書き込む。 For example, the image CPU 251 performs various image processes such as a background image display process, an effect symbol variation / stop display process, a character image display process, and a sound process for outputting sound based on the instruction content instructed from the system control unit 202a. Execute. At this time, the image CPU 251 reads image data and audio data necessary for processing from the ROM 252 and writes them in the RAM 253.

ＲＡＭ２５３に書き込まれた背景画像や演出図柄画像などの画像データは、画像制御部２０２ｂに接続された画像表示部１０４に対して出力され、画像表示部１０４の表示画面上において重畳表示される。また、ＲＡＭ２５３に書き込まれた音声データは、システム制御部２０２ａを介してスピーカ２５４に対して出力され、音声データに基づく音声がスピーカ２５４から出力される。 Image data such as a background image and effect design image written in the RAM 253 is output to the image display unit 104 connected to the image control unit 202b, and is superimposed and displayed on the display screen of the image display unit 104. The audio data written in the RAM 253 is output to the speaker 254 via the system control unit 202a, and audio based on the audio data is output from the speaker 254.

（２−３．ランプ制御部）
次に、ランプ制御部２０２ｃの構成について説明する。ランプ制御部２０２ｃは、ランプ制御ＣＰＵ２６１と、ＲＯＭ２６２と、ＲＡＭ２６３と、不図示の入出力インタフェース（Ｉ／Ｆ）などを備えて構成される。ランプ制御ＣＰＵ２６１は、ランプを点灯させる処理などを実行する。ＲＯＭ２６２には、各種プログラム、当該処理に必要となるランプ点灯に用いる制御データなどが記憶されている。ＲＡＭ２６３は、ランプ制御ＣＰＵ２６１のワークエリアとして機能する。 (2-3. Lamp control unit)
Next, the configuration of the lamp control unit 202c will be described. The lamp control unit 202c includes a lamp control CPU 261, a ROM 262, a RAM 263, an input / output interface (I / F) (not shown), and the like. The lamp control CPU 261 executes processing for lighting the lamp and the like. The ROM 262 stores various programs, control data used for lamp lighting necessary for the processing, and the like. The RAM 263 functions as a work area for the lamp control CPU 261.

ランプ制御部２０２ｃは、演出ライト部１１６と、盤ランプ２６４と、演出役物２６５と、枠ランプ２６６とに接続され、点灯制御するデータや動作制御するデータを出力する。これにより、ランプ制御部２０２ｃは、遊技盤１０１および枠部材１１５などに設けられたランプの点灯、演出役物２６５の動作を制御するように機能する。 The lamp control unit 202c is connected to the effect light unit 116, the panel lamp 264, the effect actor 265, and the frame lamp 266, and outputs data for lighting control and data for operation control. Thereby, the lamp control unit 202c functions to control the lighting of the lamps provided on the game board 101, the frame member 115, and the like, and the operation of the effect actor 265.

（３．賞球制御部）
次に、賞球制御部２０３の構成について説明する。賞球制御部２０３は、ＣＰＵ２８１と、ＲＯＭ２８２と、ＲＡＭ２８３と、不図示の入出力インタフェース（Ｉ／Ｆ）などを備えて構成される。ＣＰＵ２８１は、払い出す賞球を制御する賞球制御処理を実行する。ＲＯＭ２８２には、当該処理に必要となるプログラムなどが記憶されている。ＲＡＭ２８３は、ＣＰＵ２８１のワークエリアとして機能する。 (3. Prize ball control unit)
Next, the configuration of the winning ball control unit 203 will be described. The prize ball control unit 203 includes a CPU 281, a ROM 282, a RAM 283, an input / output interface (I / F) (not shown), and the like. The CPU 281 executes a prize ball control process for controlling a prize ball to be paid out. The ROM 282 stores a program necessary for the processing. The RAM 283 functions as a work area for the CPU 281.

また、賞球制御部２０３は、払出部（払出駆動モータ）２９１と、発射部２９２と、定位置検出ＳＷ２９３と、払出球検出ＳＷ２９４と、球有り検出ＳＷ２９５と、満タン検出ＳＷ２９６と接続される。賞球制御部２０３は、払出部２９１に対して入賞時の賞球数を払い出す制御をおこなう。払出部２９１は、遊技球の貯留部から所定数を払い出すためのモータからなる。具体的には、賞球制御部２０３は、払出部２９１に対して各入賞口に入賞した遊技球に対応した賞球数を払い出す制御をおこなう。 The prize ball control unit 203 is connected to a payout unit (payout drive motor) 291, a launch unit 292, a fixed position detection SW 293, a payout ball detection SW 294, a ball presence detection SW 295, and a full tank detection SW 296. . The prize ball control unit 203 controls the payout unit 291 to pay out the number of prize balls at the time of winning. The payout unit 291 includes a motor for paying out a predetermined number from the game ball storage unit. Specifically, the winning ball control unit 203 controls the paying unit 291 to pay out the number of winning balls corresponding to the game balls won in each winning opening.

また、賞球制御部２０３は、発射部２９２に対する遊技球の発射の操作を検出して遊技球の発射を制御する。発射部２９２は、遊技のための遊技球を発射するものであり、遊技者による遊技操作を検出するセンサと、遊技球を発射させるソレノイド等を備える。賞球制御部２０３は、発射部２９２のセンサにより遊技操作を検出すると、検出された遊技操作に対応してソレノイド等を駆動させて遊技球を間欠的に発射させ、遊技盤１０１の遊技領域１０３に遊技球を送り出す。 In addition, the prize ball control unit 203 detects the operation of launching the game ball with respect to the launch unit 292 and controls the launch of the game ball. The launcher 292 launches a game ball for a game, and includes a sensor that detects a game operation by the player, a solenoid that launches the game ball, and the like. When the prize ball control unit 203 detects a game operation by the sensor of the launch unit 292, the prize ball control unit 203 intermittently fires a game ball by driving a solenoid or the like in response to the detected game operation, thereby playing the game area 103 of the game board 101. A game ball is sent out.

また、この賞球制御部２０３には、払い出す遊技球の状態を検出する各所の検出部が接続され、賞球のための払い出し状態を検出する。これらの検出部としては、定位置検出ＳＷ２９３、払出球検出ＳＷ２９４、球有り検出ＳＷ２９５、満タン検出ＳＷ２９６等がある。例えば、賞球制御部２０３は、賞球制御基板によってその機能を実現する。 The prize ball control unit 203 is connected to various detection units for detecting the state of the game ball to be paid out, and detects the payout state for the prize ball. These detection units include a fixed position detection SW293, a payout ball detection SW294, a ball presence detection SW295, a full tank detection SW296, and the like. For example, the prize ball control unit 203 realizes its function by a prize ball control board.

また、主制御部２０１には、盤用外部情報端子基板２９７が接続されており、主制御部２０１が実行処理した各種情報を外部に出力することができる。賞球制御部２０３についても、枠用外部情報端子基板２９８が接続されており、賞球制御部２０３が実行処理した各種情報を外部に出力することができる。 Further, a board external information terminal board 297 is connected to the main control unit 201, and various information executed by the main control unit 201 can be output to the outside. The prize ball control unit 203 is also connected to the frame external information terminal board 298, and can output various information executed by the prize ball control unit 203 to the outside.

（演出制御部の詳細な構成）
次に、図３を用いて、演出制御部２０２の詳細な構成について説明する。図３は、演出制御部２０２の詳細な構成を示す説明図である。図３において、演出制御部２０２は、システム制御基板３００ａと、画像制御基板３００ｂとからなる。システム制御基板３００ａと、画像制御基板３００ｂとは、インタフェース（以下「Ｉ／Ｆ」と記載する）３１０ａ，３１０ｂを介して、それぞれ接続されている。 (Detailed configuration of production control unit)
Next, a detailed configuration of the effect control unit 202 will be described with reference to FIG. FIG. 3 is an explanatory diagram showing a detailed configuration of the effect control unit 202. In FIG. 3, the effect control unit 202 includes a system control board 300a and an image control board 300b. The system control board 300a and the image control board 300b are connected to each other via interfaces (hereinafter referred to as “I / F”) 310a and 310b.

まず、システム制御基板３００ａから説明する。システムＣＰＵ２４１は、主基板Ｉ／Ｆ３０１に接続され、ＲＯＭ２４２に記憶されている各種プログラムを用いて、主制御部２０１のＣＰＵ２１１から送信されるコマンドに応じた演出内容を選択して、演出制御部２０２全体を統括する。 First, the system control board 300a will be described. The system CPU 241 is connected to the main board I / F 301 and uses various programs stored in the ROM 242 to select effect contents according to the command transmitted from the CPU 211 of the main control unit 201, and the effect control unit 202. Generalize the whole.

また、システムＣＰＵ２４１は、クロック周波数（例えば６ＭＨｚ）を生成する水晶振動子からなる発振器３１１に接続され、クロック周波数を動作基準として動作する。システムＣＰＵ２４１は、アンプ基板Ｉ／Ｆ３０２に接続され、アンプ基板Ｉ／Ｆ３０２を介して、不図示の枠ランプ駆動基板へ、クロック信号やデータのほか制御信号などを出力する。さらに、システムＣＰＵ２４１は、バックライトＩ／Ｆ３０３を介してＬＥＤバックライトドライブ基板３５０に接続され、液晶表示器からなる画像表示部１０４のバックライトの輝度を制御する。 The system CPU 241 is connected to an oscillator 311 made of a crystal resonator that generates a clock frequency (for example, 6 MHz), and operates using the clock frequency as an operation reference. The system CPU 241 is connected to the amplifier board I / F 302 and outputs a control signal and the like in addition to a clock signal and data to the frame lamp driving board (not shown) via the amplifier board I / F 302. Further, the system CPU 241 is connected to the LED backlight drive board 350 via the backlight I / F 303 and controls the luminance of the backlight of the image display unit 104 formed of a liquid crystal display.

システムＣＰＵ２４１は、画像制御基板３００ｂの音源ＤＳＰ（ＤｉｇｉｔａｌＳｉｇｎａｌＰｒｏｃｅｓｓｏｒ）３２０に接続され、音源ＤＳＰ３２０の音声処理を制御することが可能になっている。システムＣＰＵ２４１による音声処理の制御は、例えば、画像制御部２０２ｂの処理負担が大きい演出をおこなう場合や、当たり確定時におこなわれるプレミア音などの発生を一定の割合で管理する場合におこなわれる。 The system CPU 241 is connected to a sound source DSP (Digital Signal Processor) 320 of the image control board 300b, and can control sound processing of the sound source DSP 320. The control of the audio processing by the system CPU 241 is performed, for example, when performing an effect with a large processing load on the image control unit 202b, or when managing the generation of a premier sound or the like performed at the time of hitting determination at a certain rate.

また、システムＣＰＵ２４１は、システムＣＰＵ２４１が決定した演出内容を、ランプ制御ＣＰＵ２６１および画像制御基板３００ｂの画像ＣＰＵ２５１へ送信するように接続されている。なお、システムＣＰＵ２４１は、画像制御基板３００ｂのＶＤＰ（ＶｉｄｅｏＤｉｓｐｌａｙＰｒｏｃｅｓｓｏｒ）３１２に接続され、画像表示部１０４に表示させる画像の表示タイミングに同期させて、音声およびランプを制御するようにしている。 Further, the system CPU 241 is connected so as to transmit the effect contents determined by the system CPU 241 to the lamp control CPU 261 and the image CPU 251 of the image control board 300b. The system CPU 241 is connected to a VDP (Video Display Processor) 312 of the image control board 300b, and controls sound and lamps in synchronization with the display timing of an image displayed on the image display unit 104.

ランプ制御ＣＰＵ２６１は、水晶振動子からなる発振器３０４にて生成されたクロック周波数（例えば６ＭＨｚ）を動作基準にして、ＲＯＭ２６２に記憶されている各種プログラムを実行する。また、ランプ制御ＣＰＵ２６１は、盤面Ｉ／Ｆ３０５に接続され、遊技盤１０１上の盤ランプ２６４の発光を制御する。ランプ制御ＣＰＵ２６１は、アンプ基板Ｉ／Ｆ３０２に接続され、アンプ基板Ｉ／Ｆ３０２を介して、不図示の枠ランプ駆動基板へ、クロック信号やデータのほか制御信号などを出力する。また、システム制御基板３００ａには、電源基板Ｉ／Ｆ３０６が接続され、電源基板Ｉ／Ｆ３０６からシステム制御基板３００ａおよび画像制御基板３００ｂに必要な所定の電源が供給されるようになっている。 The lamp control CPU 261 executes various programs stored in the ROM 262 using the clock frequency (for example, 6 MHz) generated by the oscillator 304 including a crystal resonator as an operation reference. The lamp control CPU 261 is connected to the board surface I / F 305 and controls light emission of the board lamp 264 on the game board 101. The lamp control CPU 261 is connected to the amplifier board I / F 302 and outputs a control signal and the like in addition to a clock signal and data to a frame lamp driving board (not shown) via the amplifier board I / F 302. Further, a power supply board I / F 306 is connected to the system control board 300a, and predetermined power necessary for the system control board 300a and the image control board 300b is supplied from the power supply board I / F 306.

次に、画像制御基板３００ｂについて説明する。画像制御基板３００ｂの画像ＣＰＵ２５１は、ＲＯＭ２５２に記憶されている各種プログラムを用いて、システムＣＰＵ２４１から入力されるコマンドに応じた画像を選択し、選択した画像を画像表示部１０４に表示させる。画像ＣＰＵ２５１は、クロック周波数（例えば１６．６７ＭＨｚ）を生成する水晶振動子からなる発振器３１１に接続され、クロック周波数を動作基準にして動作する。さらに、画像ＣＰＵ２５１は、ＶＤＰ３１２を介して、画質調整ＬＳＩ（ＬａｒｇｅＳｃａｌｅＩｎｔｅｇｒａｔｉｏｎ）３１３および液晶Ｉ／Ｆ３１４に接続され、液晶表示器である画像表示部１０４から画像を出力させる。 Next, the image control board 300b will be described. The image CPU 251 of the image control board 300b uses various programs stored in the ROM 252 to select an image corresponding to a command input from the system CPU 241 and causes the image display unit 104 to display the selected image. The image CPU 251 is connected to an oscillator 311 formed of a crystal resonator that generates a clock frequency (for example, 16.67 MHz), and operates using the clock frequency as an operation reference. Further, the image CPU 251 is connected to an image quality adjustment LSI (Large Scale Integration) 313 and a liquid crystal I / F 314 via the VDP 312, and outputs an image from the image display unit 104 which is a liquid crystal display.

また、画像ＣＰＵ２５１には、音量ＳＷ３１５が接続されている。この音量ＳＷ３１５は、スライドスイッチであり、スイッチの位置によって、例えば４段階のうちいずれか一つを検出し、検出した位置をシステムＣＰＵ２４１および画像ＣＰＵ２５１へ送信する。また、画像ＣＰＵ２５１は、音源ＤＳＰ３２０に接続され、音源ＤＳＰ３２０の音声処理を制御することが可能になっている。画像ＣＰＵ２５１による音声処理の制御は、画像に対して高精度に同期させた音声を出力させる場合におこなわれ、例えば、特定のリーチ演出や、客待ち状態における客待ち演出において、画像表示部１０４に表示させる人物の口の動きと、スピーカ２５４から出力させる音声とを高精度に合致させる場合などにおこなわれ、具体的には、例えばムービー演出のように、表示させる人物の口の動きと、出力させる音声とを高精度に合致させる場合におこなわれる。 In addition, a volume SW 315 is connected to the image CPU 251. The volume SW 315 is a slide switch, and detects, for example, any one of four stages depending on the position of the switch, and transmits the detected position to the system CPU 241 and the image CPU 251. The image CPU 251 is connected to the sound source DSP 320 and can control sound processing of the sound source DSP 320. The control of the audio processing by the image CPU 251 is performed in the case of outputting a highly synchronized sound with respect to the image. For example, in the specific reach effect or the customer waiting effect in the customer waiting state, the image display unit 104 is controlled. This is performed when the movement of the mouth of the person to be displayed and the sound output from the speaker 254 are matched with high accuracy. Specifically, for example, the movement of the mouth of the person to be displayed and the output, such as a movie effect, are output. This is done when matching the voice to be played with high accuracy.

音源ＤＳＰ３２０は、音ＲＯＭ３２１およびＳＤＲＡＭ（ＳｙｎｃｈｒｏｎｏｕｓＤｙｎａｍｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）３２２に接続されている。音ＲＯＭ３２１には、音声の生成および出力処理のためのプログラムや音声データなどが記憶されている。ＳＤＲＡＭ３２２は、スピーカ２５４から出力させる音声データを一時的に格納する。音源ＤＳＰ３２０は、画像ＣＰＵ２５１およびシステムＣＰＵ２４１に対応した不図示のＩ／Ｆが具備され、画像ＣＰＵ２５１またはシステムＣＰＵ２４１の制御によって、アンプ基板Ｉ／Ｆ３０２を介して、スピーカ２５４から音声を出力させる。 The sound source DSP 320 is connected to a sound ROM 321 and an SDRAM (Synchronous Dynamic Random Access Memory) 322. The sound ROM 321 stores a program for generating and outputting sound, sound data, and the like. The SDRAM 322 temporarily stores audio data to be output from the speaker 254. The sound source DSP 320 includes an I / F (not shown) corresponding to the image CPU 251 and the system CPU 241, and outputs sound from the speaker 254 via the amplifier board I / F 302 under the control of the image CPU 251 or the system CPU 241.

マルチクロックジェネレータ（図中「クロックジェネレータ」と記載）３１６は、基準周波数（例えば２２．５７９２ＭＨｚ）を生成する水晶振動子からなる発振器３１７に接続され、この基準周波数を基に、ＶＤＰ３１２用のクロック周波数および音源ＤＳＰ３２０用のクロック周波数を生成する。クロック周波数の詳細については、図４を用いて、以下に説明する。 A multi-clock generator (described as “clock generator” in the figure) 316 is connected to an oscillator 317 made of a crystal resonator that generates a reference frequency (for example, 22.5792 MHz), and based on this reference frequency, a clock frequency for the VDP 312 And a clock frequency for the tone generator DSP 320 is generated. Details of the clock frequency will be described below with reference to FIG.

（クロック周波数の詳細）
図４は、クロック周波数の詳細を示す説明図である。図４において、画像ＣＰＵ２５１は、クロック周波数（例えば１６．６７ＭＨｚ）を生成する発振器３１１に接続され、クロック周波数を動作基準にして動作する。画像ＣＰＵ２５１は、位相同期回路を用いて、発振器３１１によって生成されたクロック周波数を１２逓倍し、すなわち、２００ＭＨｚのクロック周波数にて動作する。 (Details of clock frequency)
FIG. 4 is an explanatory diagram showing details of the clock frequency. In FIG. 4, the image CPU 251 is connected to an oscillator 311 that generates a clock frequency (for example, 16.67 MHz), and operates with the clock frequency as an operation reference. The image CPU 251 uses the phase synchronization circuit to multiply the clock frequency generated by the oscillator 311 by 12, that is, operates at a clock frequency of 200 MHz.

マルチクロックジェネレータ３１６は、ＶＤＰ３１２に用いる、画像表示タイミングの基準となるドットクロック周波数（図中「ＤＯＴＣＬＫ」と記載）と、画像処理の基準となる画像用基準クロック周波数（図中「ＶＤＰＣＬＫ」と記載）とを生成するとともに、音源ＤＳＰ３２０における音声処理の基準となる音声用基準クロック周波数（図中「ＤＳＰＣＬＫ」と記載）を生成する。 The multi-clock generator 316 uses a dot clock frequency (referred to as “DOTCLK” in the figure) used for the VDP 312 as a reference for image display timing and an image reference clock frequency (referred to as “VDPCLK” in the figure) as a reference for image processing. ) And a sound reference clock frequency (denoted as “DSPCLK” in the figure) that is a reference for sound processing in the sound source DSP 320.

画像ＣＰＵ２５１は、マルチクロックジェネレータ３１６に対して、ドットクロック周波数の切替えをおこなうための、設定コマンドを送信する。この設定コマンドは、電源投入時を含むリセット時にその都度送信される。この設定コマンドを受けて、マルチクロックジェネレータ３１６は、図５を用いて後述するドットクロック設定表を用いて、使用する液晶表示器の解像度に応じたドットクロック周波数を設定する。具体的には、ドットクロック周波数は、例えば、１５インチＸＧＡ（ｅＸｔｅｎｄｅｄＧｒａｐｈｉｃｓＡｒｒａｙ）や１２．１インチＷＸＧＡ（ＷｉｄｅＸＧＡ）に応じた値（例えば６２．４９６ＭＨｚ）、または１２．１インチＳＶＧＡ（ＳｕｐｅｒＶｉｄｅｏＧｒａｐｈｉｃｓＡｒｒａｙ）に応じた値（例えば４１．６６４ＭＨｚ）のいずれか一方をとり得るようにしている。 The image CPU 251 transmits a setting command for switching the dot clock frequency to the multi-clock generator 316. This setting command is transmitted each time at reset including power-on. In response to this setting command, the multi-clock generator 316 sets a dot clock frequency according to the resolution of the liquid crystal display to be used, using a dot clock setting table which will be described later with reference to FIG. Specifically, the dot clock frequency is, for example, a value according to 15 inch XGA (eXtended Graphics Array), 12.1 inch WXGA (Wide XGA) (for example, 62.496 MHz), or 12.1 inch SVGA (Super Video). Any one of values (for example, 41.664 MHz) corresponding to (Graphics Array) can be taken.

また、画像用基準クロック周波数としては、位相同期回路を用いて、基準クロック周波数２２．５７９２ＭＨｚよりも１割程度高い２４．９９８４ＭＨｚが生成される。ＶＤＰ３１２は、マルチクロックジェネレータ３１６によって生成されたドットクロック周波数および画像用基準クロック周波数を用いて、画像信号を生成する。ＶＤＰ３１２は、位相同期回路を用いて、画像用基準クロック周波数を８逓倍し、ＶＤＰ３１２の最大動作周波数である２００ＭＨｚに近い１９９．９８７２ＭＨｚにて動作できるようにしている。 Further, as the reference clock frequency for the image, 24.9984 MHz, which is about 10% higher than the reference clock frequency 22.5792 MHz, is generated using the phase synchronization circuit. The VDP 312 generates an image signal using the dot clock frequency and the image reference clock frequency generated by the multi-clock generator 316. The VDP 312 uses a phase synchronization circuit to multiply the image reference clock frequency by 8 so that it can operate at 199.9872 MHz, which is close to the maximum operating frequency of the VDP 312, 200 MHz.

音声用基準クロック周波数は、発振器３１７によって生成された基準周波数と同一の周波数である２２．５７９２ＭＨｚとしている。この音声用基準クロック周波数２２．５７９２ＭＨｚと、画像用基準クロック周波数２４．９９８４ＭＨｚとの関係は、２８：３１という整数比で表すことができる値となっている。これは、マルチクロックジェネレータ３１６が基準クロック周波数を、Ｎ倍または１／Ｍ倍して必要な基準クロック周波数を生成するためである。ＮおよびＭはそれぞれ整数である。音源ＤＳＰ３２０は、位相同期回路を用いて、音声用基準クロック周波数を１３逓倍し、音源ＤＳＰ３２０の最大動作周波数である３００ＭＨｚに近い２９３．５２９６ＭＨｚにて動作できるようにしている。 The audio reference clock frequency is 22.5792 MHz which is the same frequency as the reference frequency generated by the oscillator 317. The relationship between the audio reference clock frequency 22.5792 MHz and the image reference clock frequency 24.994 MHz is a value that can be expressed by an integer ratio of 28:31. This is because the multi-clock generator 316 generates the necessary reference clock frequency by multiplying the reference clock frequency by N or 1 / M. N and M are each an integer. The sound source DSP 320 uses a phase synchronization circuit to multiply the audio reference clock frequency by 13 so that the sound source DSP 320 can operate at 293.5296 MHz, which is close to 300 MHz, which is the maximum operating frequency of the sound source DSP 320.

このように、マルチクロックジェネレータ３１６によって生成される画像用基準クロック周波数２４．９９８４ＭＨｚは、８逓倍にすることでＶＤＰ３１２の最大動作周波数である２００ＭＨｚに近い１９９．９８７２ＭＨｚが得られるとともに、生成される音声用基準クロック周波数２２．５７９２ＭＨｚは、１３逓倍にすることで音源ＤＳＰ３２０の最大動作周波数である３００ＭＨｚに近い２９３．５２９６ＭＨｚが得られる。すなわち、ＶＤＰ３１２および音源ＤＳＰ３２０毎にそれぞれ発振器を設けることなく、単一の発振器３１７を適用することができるようになっている。 As described above, the image reference clock frequency 24.99984 MHz generated by the multi-clock generator 316 is multiplied by 8 to obtain 199.9872 MHz close to the maximum operating frequency of the VDP 312, 200 MHz, and the generated audio By setting the reference clock frequency for 22.5792 MHz to 13 times, 293.5296 MHz close to 300 MHz which is the maximum operating frequency of the sound source DSP 320 is obtained. That is, a single oscillator 317 can be applied without providing an oscillator for each of the VDP 312 and the sound source DSP 320.

（ドットクロック設定表の一例）
次に、図５を用いて、ドットクロック周波数の設定に用いられるドットクロック設定表について説明する。図５は、ドットクロック設定表の一例を示す説明図である。図５において、ドットクロック設定表５００は、「Ｈ（Ｈｉｇｈ）」または「Ｌ（Ｌｏｗ）」を示す論理と、ドットクロック周波数とからなる。画像ＣＰＵ２５１から送信されるコマンドが「Ｈ」を示すコマンドである場合、「Ｈ」が設定され、この場合のドットクロック周波数は、６２．４９６ＭＨｚがセットされる。 (Example of dot clock setting table)
Next, a dot clock setting table used for setting the dot clock frequency will be described with reference to FIG. FIG. 5 is an explanatory diagram showing an example of a dot clock setting table. In FIG. 5, a dot clock setting table 500 includes logic indicating “H (High)” or “L (Low)” and a dot clock frequency. If the command transmitted from the image CPU 251 is a command indicating “H”, “H” is set, and the dot clock frequency in this case is set to 62.496 MHz.

一方、画像ＣＰＵ２５１から送信されるコマンドが「Ｌ」を示すコマンドである場合、「Ｌ」が設定され、この場合のドットクロック周波数は、４１．６６４ＭＨｚがセットされる。なお、本実施の形態において、設定可能なドットクロック周波数は２種類（６２．４９６ＭＨｚまたは４１．６６４ＭＨｚ）であるが、これに限らず、３種類以上とすることも可能である。 On the other hand, when the command transmitted from the image CPU 251 is a command indicating “L”, “L” is set, and the dot clock frequency in this case is set to 41.664 MHz. In this embodiment, there are two types of dot clock frequencies (62.496 MHz or 41.664 MHz) that can be set. However, the present invention is not limited to this, and three or more types can be used.

（ぱちんこ遊技機の機能的構成）
次に、図６を用いて、本実施の形態にかかるぱちんこ遊技機１００の機能的構成について説明する。図６は、本実施の形態にかかるぱちんこ遊技機１００の機能的構成を示すブロック図である。図６において、ぱちんこ遊技機１００は、発振器３１７と、マルチクロックジェネレータ３１６に具備される生成部６００および出力部６１０と、本発明の画像処理部に相当するＶＤＰ３１２と、本発明の音声処理部に相当する音源ＤＳＰ３２０と、を備える。 (Functional configuration of pachinko machine)
Next, the functional configuration of the pachinko gaming machine 100 according to the present embodiment will be described with reference to FIG. FIG. 6 is a block diagram showing a functional configuration of the pachinko gaming machine 100 according to the present embodiment. In FIG. 6, the pachinko gaming machine 100 includes an oscillator 317, a generation unit 600 and an output unit 610 included in the multi-clock generator 316, a VDP 312 corresponding to the image processing unit of the present invention, and an audio processing unit of the present invention. And a corresponding sound source DSP 320.

生成部６００は、発振器３１７から発振される所定の基準周波数を基に、クロック周波数を生成する。出力部６１０は、生成部６００によって生成されたクロック周波数をＶＤＰ３１２へ出力する。生成部６００は、取得部６０１と、設定部６０２と、ドットクロック生成部６０３と、基準クロック生成部６０４とを有している。 The generation unit 600 generates a clock frequency based on a predetermined reference frequency oscillated from the oscillator 317. The output unit 610 outputs the clock frequency generated by the generation unit 600 to the VDP 312. The generation unit 600 includes an acquisition unit 601, a setting unit 602, a dot clock generation unit 603, and a reference clock generation unit 604.

取得部６０１は、ＶＤＰ３１２における画像表示タイミングの基準となるドットクロック周波数を設定するための設定情報を取得する。設定情報は、具体的には、図５に示したドットクロック設定表５００に示した「Ｈ」または「Ｌ」を設定するための設定コマンドに相当する。設定情報は、製造段階において画像表示部の解像度に応じた一のドットクロック周波数に合わせて設定するようプログラムされているものであり、リセット時にはその都度取得されるものとしている。 The acquisition unit 601 acquires setting information for setting a dot clock frequency that is a reference for image display timing in the VDP 312. Specifically, the setting information corresponds to a setting command for setting “H” or “L” shown in the dot clock setting table 500 shown in FIG. The setting information is programmed to be set in accordance with one dot clock frequency corresponding to the resolution of the image display unit in the manufacturing stage, and is acquired at each reset.

設定部６０２は、発振器３１７から発振される所定の基準周波数（２２．５７９２ＭＨｚ）を用い、取得部６０１によって取得された設定情報に基づいて、予め定められる複数のドットクロック周波数（例えば、４１．６６４ＭＨｚまたは６２．４９６ＭＨｚ）の中から、画像表示部１０４の解像度に応じた一のドットクロック周波数を設定する。ドットクロック生成部６０３は、設定部６０２によって設定されたドットクロック周波数を生成する。 The setting unit 602 uses a predetermined reference frequency (22.5792 MHz) oscillated from the oscillator 317 and uses a plurality of dot clock frequencies (for example, 41.664 MHz) determined in advance based on the setting information acquired by the acquisition unit 601. Or 62.496 MHz), one dot clock frequency corresponding to the resolution of the image display unit 104 is set. The dot clock generation unit 603 generates the dot clock frequency set by the setting unit 602.

また、生成部６００は、基準クロック生成部６０４を有している。基準クロック生成部６０４は、発振器３１７から発振される一の基準周波数（２２．５７９２ＭＨｚ）を基に、画像用基準クロック周波数（２４．９９８４ＭＨｚ）と、音声用基準クロック周波数（２２．５７９２ＭＨｚ）とを生成する。 Further, the generation unit 600 includes a reference clock generation unit 604. Based on one reference frequency (22.5792 MHz) oscillated from the oscillator 317, the reference clock generation unit 604 generates an image reference clock frequency (24.99984 MHz) and an audio reference clock frequency (22.5792 MHz). Generate.

出力部６１０は、基準クロック生成部６０４によって生成された画像用基準クロック周波数とドットクロック生成部６０３によって生成されたドットクロック周波数とをＶＤＰ３１２へ出力する。また、出力部６１０は、基準クロック生成部６０４によって生成された音声用基準クロック周波数を音源ＤＳＰ３２０へ出力する。 The output unit 610 outputs the image reference clock frequency generated by the reference clock generation unit 604 and the dot clock frequency generated by the dot clock generation unit 603 to the VDP 312. Further, the output unit 610 outputs the audio reference clock frequency generated by the reference clock generation unit 604 to the sound source DSP 320.

さらに、基準クロック生成部６０４は、ＶＤＰ３１２の最大動作周波数および音源ＤＳＰ３２０の最大動作周波数にそれぞれ対応した基準クロック周波数を生成する。具体的には、基準クロック生成部６０４は、ＶＤＰ３１２の最大動作周波数である２００ＭＨｚに近い１９９．９８７２ＭＨｚの１／８である画像用基準クロック周波数２４．９９８４ＭＨｚを生成する。 Further, the reference clock generation unit 604 generates reference clock frequencies corresponding to the maximum operating frequency of the VDP 312 and the maximum operating frequency of the sound source DSP 320, respectively. Specifically, the reference clock generation unit 604 generates an image reference clock frequency of 24.984 MHz, which is 1/8 of 199.9872 MHz, which is close to 200 MHz, which is the maximum operating frequency of the VDP 312.

また、基準クロック生成部６０４は、音源ＤＳＰ３２０の最大動作周波数である３００ＭＨｚに近い２９３．５２９６ＭＨｚの１／１３である音声用基準クロック周波数２２．５７９２ＭＨｚを生成する。このような構成とすることにより、ＶＤＰ３１２および音源ＤＳＰ３２０毎にそれぞれ発振器を設けることなく、単一の発振器３１７を適用することができるようになっている。 In addition, the reference clock generation unit 604 generates an audio reference clock frequency of 22.5792 MHz, which is 1/13 of 293.5296 MHz, which is close to 300 MHz, which is the maximum operating frequency of the sound source DSP 320. By adopting such a configuration, a single oscillator 317 can be applied without providing an oscillator for each of the VDP 312 and the sound source DSP 320.

さらに、設定部６０２は、電源投入時などのリセット時には、取得部６０１によって取得された設定情報に基づいて、その都度、画像表示部１０４の解像度に応じた一のドットクロック周波数を設定する。これにより、プログラムの暴走やノイズなどによるいわゆるエラーによってドットクロック周波数の設定に誤りが生じた場合であっても、リセットによってその都度、適正なドットクロック周波数に設定し直すことができるようになっている。なお、生成部６００と、出力部６１０とは、マルチクロックジェネレータ３１６によって実現される。 Further, the setting unit 602 sets one dot clock frequency corresponding to the resolution of the image display unit 104 each time based on the setting information acquired by the acquisition unit 601 at the time of resetting such as when the power is turned on. As a result, even if an error occurs in the dot clock frequency setting due to a so-called error due to program runaway or noise, it becomes possible to reset the dot clock frequency to an appropriate value each time by reset. Yes. Note that the generation unit 600 and the output unit 610 are realized by a multi-clock generator 316.

（クロック周波数の生成手順）
次に、図７を用いて、本実施の形態にかかるぱちんこ遊技機１００のクロック周波数の生成手順について説明する。図７は、クロック周波数の生成手順を示したブロック図である。図７において、マルチクロックジェネレータ３１６は、リセット時や製造時に、設定コマンドを取得すると、具体的には、端子Ｓ０における「Ｈ」または「Ｌ」の情報を取得すると、出力すべきドットクロック周波数の設定をおこなう。設定コマンドは、画像ＣＰＵ２５１のポートの設定に基づくものである。 (Clock frequency generation procedure)
Next, the procedure for generating the clock frequency of the pachinko gaming machine 100 according to the present embodiment will be described with reference to FIG. FIG. 7 is a block diagram showing a procedure for generating a clock frequency. In FIG. 7, when the multi-clock generator 316 acquires a setting command at the time of resetting or manufacturing, specifically, when “H” or “L” information is acquired at the terminal S0, the dot clock frequency to be output is determined. Make settings. The setting command is based on the port setting of the image CPU 251.

具体的に補足すると、マルチクロックジェネレータ３１６の第１位相同期回路７０１は、発振器３１７から基準周波数（源発）２２．５７９２ＭＨｚを入力すると、基準周波数２２．５７９２ＭＨｚを１１．０７１４２８逓倍し、すなわち、２４９．９８４ＭＨｚの周波数を生成する。この周波数は、端子Ｓ０が「Ｈ」のときには「１／４」されて６２．４９６ＭＨｚとしてＶＤＰ３１２へ出力される一方、端子Ｓ０が「Ｌ」のときは周波数が「１／６」されて４１．６６４ＭＨｚとしてＶＤＰ３１２へ出力される。 More specifically, when the reference frequency (source) 22.5792 MHz is input from the oscillator 317, the first phase synchronization circuit 701 of the multi-clock generator 316 multiplies the reference frequency 22.5792 MHz by 11.071428, that is, 249. Generate a frequency of 984 MHz. This frequency is “1/4” when the terminal S0 is “H” and is output to the VDP 312 as 62.496 MHz, while the frequency is “1/6” when the terminal S0 is “L”. It is output to VDP 312 as 664 MHz.

また、画像用基準クロック周波数は、発振器３１７から基準周波数２２．５７９２ＭＨｚを入力すると第１位相同期回路７０１によって１１．０７１４２８逓倍された周波数が「１／１０」されて２４．９９８４ＭＨｚとしてＶＤＰ３１２へ出力される。 Further, when the reference frequency of 22.5792 MHz is input from the oscillator 317 as the image reference clock frequency, the frequency multiplied by 11.0714428 by the first phase synchronization circuit 701 is “1/10” and output to the VDP 312 as 24.9984 MHz. The

また、音声用基準クロック周波数は、端子Ｓ１，Ｓ２における「Ｈ」または「Ｌ」の設定によって出力される周波数が決定される。具体的には、マルチクロックジェネレータ３１６の第２位相回路７０２は、発振器３１７から基準周波数２２．５７９２ＭＨｚを入力すると発振器３１７の源発２２．５７９２ＭＨｚを４逓倍し、すなわち、９０．３１６８ＭＨｚの周波数を生成する。 Further, the audio reference clock frequency is determined by the frequency set by “H” or “L” at the terminals S1 and S2. Specifically, when the second phase circuit 702 of the multi-clock generator 316 receives a reference frequency of 22.5792 MHz from the oscillator 317, the second phase circuit 702 multiplies the source 225.7792 MHz of the oscillator 317 by four, that is, generates a frequency of 90.3168 MHz. To do.

端子Ｓ２が「Ｈ」のときは、音源ＤＳＰ３２０への出力がＯＮに設定され、端子Ｓ１が「Ｌ」のときには音源ＤＳＰ３２０への出力がＯＦＦに設定される。第２位相回路７０２によって４逓倍された周波数は、端子Ｓ１が「Ｈ」のときには「１／４」されて２２．５７９２ＭＨｚとして音源ＤＳＰ３２０へ出力される一方、端子Ｓ１が「Ｌ」のときは周波数が「１／８」されて１１．２８９６ＭＨｚとして音源ＤＳＰ３２０へ出力される。 When the terminal S2 is “H”, the output to the sound source DSP 320 is set to ON, and when the terminal S1 is “L”, the output to the sound source DSP 320 is set to OFF. The frequency multiplied by four by the second phase circuit 702 is “1/4” when the terminal S1 is “H”, and is output to the sound source DSP 320 as 22.5792 MHz, while the frequency when the terminal S1 is “L”. Is “1/8” and output to the sound source DSP 320 as 11.2896 MHz.

端子Ｓ１および端子Ｓ２は、あらかじめ「Ｈ」に固定されており、本実施の形態においては「Ｈ」に固定した状態で使用されるものとする。すなわち、音声用基準クロック周波数は基準周波数（２２．５７９２ＭＨｚ）と同じ周波数が生成される。なお、あらかじめ端子の固定を「Ｌ」とすることによって、別の周波数を生成することも可能となっている。 The terminal S1 and the terminal S2 are fixed to “H” in advance, and are used in a state fixed to “H” in the present embodiment. That is, the same frequency as the reference frequency (22.5792 MHz) is generated as the audio reference clock frequency. In addition, it is also possible to generate another frequency by setting the terminal to “L” in advance.

このように、基準周波数が入力された場合、端子Ｓ０の設定によってドットクロック周波数を生成することができるとともに、画像用基準クロック周波数も生成することができるようになっている。また、端子Ｓ１、端子Ｓ２は、あらかじめ「Ｈ」に固定されているため、音声用基準クロック周波数として基準周波数と同じ周波数を生成することができるようになっている。なお、予め端子Ｓ０，Ｓ１の固定を「Ｌ」とすることによって、別の周波数を生成することも可能となっている。 Thus, when the reference frequency is input, the dot clock frequency can be generated by setting the terminal S0, and the image reference clock frequency can also be generated. Further, since the terminals S1 and S2 are fixed to “H” in advance, the same frequency as the reference frequency can be generated as the audio reference clock frequency. Note that another frequency can be generated by setting the terminals S0 and S1 to “L” in advance.

（端子の設定と出力するクロック周波数の関係）
次に、図８を用いて、端子の設定と出力するクロック周波数の関係について説明する。図８は、端子の設定と出力するクロック周波数の関係を示した説明図である。図８において、説明図８００に示すように、端子Ｓ１，Ｓ２が「Ｈ」の場合において、端子Ｓ０の「Ｈ」または「Ｌ」の設定により、ドットクロック周波数が変更できるようになっている。端子Ｓ０の「Ｈ」または「Ｌ」の設定が切り替わっても、画像用基準クロック周波数および音声用基準クロック周波数に変更はない。なお、端子Ｓ１，Ｓ２が「Ｌ」に設定されると、出力される音声用基準クロック周波数の有無または音声用基準クロック周波数の値が変更されるが、本実施の形態において端子Ｓ１，Ｓ２は「Ｈ」に固定されるものとしている。 (Relationship between pin settings and output clock frequency)
Next, the relationship between the terminal setting and the output clock frequency will be described with reference to FIG. FIG. 8 is an explanatory diagram showing the relationship between the terminal setting and the output clock frequency. In FIG. 8, as shown in an explanatory diagram 800, when the terminals S1 and S2 are “H”, the dot clock frequency can be changed by setting “H” or “L” of the terminal S0. Even if the setting of “H” or “L” of the terminal S0 is switched, the image reference clock frequency and the audio reference clock frequency are not changed. When terminals S1 and S2 are set to “L”, the presence or absence of the output audio reference clock frequency or the value of the audio reference clock frequency is changed. In this embodiment, terminals S1 and S2 are It is assumed that it is fixed to “H”.

以上説明したように、本実施の形態によれば、予め定められる複数のドットクロック周波数の中から、画像表示部１０４の解像度に応じた一のドットクロック周波数を生成するようにしたので、画像表示部１０４を変更する場合であっても、発振器３１７を変更する必要がなく、すなわちプリント基板を再利用することができる。これにより、製造コストを抑えることができるとともに、不要な廃棄を抑え環境保全に貢献することができる。 As described above, according to the present embodiment, one dot clock frequency corresponding to the resolution of the image display unit 104 is generated from a plurality of predetermined dot clock frequencies. Even when the unit 104 is changed, it is not necessary to change the oscillator 317, that is, the printed circuit board can be reused. Thereby, while being able to hold down manufacturing cost, unnecessary disposal can be suppressed and it can contribute to environmental conservation.

また、本実施の形態において、設定可能なドットクロック周波数を２種類（６２．４９６ＭＨｚまたは４１．６６４ＭＨｚ）としたが、これに限らず、３種類以上とすることも可能であり、このようにすれば、より多数の画像表示部１０４に適用することができる。 In this embodiment, two types of dot clock frequencies that can be set (62.496 MHz or 41.664 MHz) are used. However, the present invention is not limited to this, and three or more types can be used. For example, the present invention can be applied to a larger number of image display units 104.

また、本実施の形態では、発振器３１７から発振される一の基準周波数を基に、画像用基準クロック周波数と、音声用基準クロック周波数とを生成し、各クロック周波数をＶＤＰ３１２および音源ＤＳＰ３２０へ出力するようにした。これにより、ＶＤＰ３１２および音源ＤＳＰ３２０毎にそれぞれ発振器を設けることなく、単一の発振器３１７を適用することができ、プリント基板を再利用することを可能にしながら、部品数を減らすことができる。 Further, in the present embodiment, an image reference clock frequency and an audio reference clock frequency are generated based on one reference frequency oscillated from the oscillator 317, and each clock frequency is output to the VDP 312 and the sound source DSP 320. I did it. Thus, a single oscillator 317 can be applied without providing an oscillator for each of the VDP 312 and the sound source DSP 320, and the number of components can be reduced while allowing the printed circuit board to be reused.

さらに、本実施の形態では、リセット時には、その都度、画像表示部１０４の解像度に応じた一のドットクロック周波数を設定するようにした。これにより、エラーによってドットクロック周波数の設定に誤りが生じた場合であっても、リセットによってその都度、適正なドットクロック周波数に設定し直すことができる。 Further, in this embodiment, at the time of resetting, one dot clock frequency corresponding to the resolution of the image display unit 104 is set each time. Thereby, even if an error occurs in the setting of the dot clock frequency due to an error, the dot clock frequency can be reset to an appropriate value each time by reset.

１００ぱちんこ遊技機
１０４画像表示部
２０１主制御部
２０２演出制御部
２０２ａシステム制御部
２０２ｂ画像制御部
２０２ｃランプ制御部
２１１ＣＰＵ
２１３ＲＡＭ
２４１システムＣＰＵ
２４２ＲＯＭ
２４３ＲＡＭ
２５１画像ＣＰＵ
３１２ＶＤＰ（画像処理部）
３１６マルチクロックジェネレータ（生成手段、出力手段）
３１７発振器
３２０音源ＤＳＰ（音声処理手段）
６００生成部（生成手段）
６０１取得部（取得手段）
６０２設定部（設定手段）
６０３ドットクロック生成部（ドットクロック生成手段）
６０４基準クロック生成部（基準クロック生成手段）
６１０出力部（出力手段） DESCRIPTION OF SYMBOLS 100 Pachinko gaming machine 104 Image display part 201 Main control part 202 Production control part 202a System control part 202b Image control part 202c Lamp control part 211 CPU
213 RAM
241 System CPU
242 ROM
243 RAM
251 Image CPU
312 VDP (image processing unit)
316 Multi-clock generator (generation means, output means)
317 Oscillator 320 Sound source DSP (voice processing means)
600 Generator (Generator)
601 Acquisition unit (acquisition means)
602 Setting unit (setting unit)
603 dot clock generator (dot clock generator)
604 Reference clock generation unit (reference clock generation means)
610 Output unit (output means)

Claims

An image display unit attached to the game board;
An image processing unit for processing an image to be displayed on the image display unit;
Generating means for generating a clock frequency based on a predetermined reference frequency oscillated from an oscillator;
Output means for outputting the clock frequency generated by the generating means to the image processing unit;
With
The generating means includes
Obtaining means for obtaining setting information for setting a dot clock frequency that is a reference of image display timing in the image processing unit;
A setting for setting one dot clock frequency according to the resolution of the image display unit attached to the game board from among a plurality of predetermined dot clock frequencies based on the setting information acquired by the acquisition means. Means,
Dot clock generation means for generating the dot clock frequency set by the setting means;
A pachinko gaming machine characterized by comprising:

A voice processing unit for performing voice processing;
The generating means includes
Reference clock generating means for generating, based on one reference frequency oscillated from an oscillator, an image reference clock frequency serving as a reference signal in the image processing and an audio reference clock frequency serving as a reference signal in the sound processing. In addition,
The output means outputs the image reference clock frequency generated by the reference clock generation means and the dot clock frequency generated by the dot clock generation means to the image processing unit, and the reference clock generation means 2. The pachinko gaming machine according to claim 1, wherein the reference clock frequency for sound generated by the step is output to the sound processing unit.

2. The setting unit sets one dot clock frequency corresponding to the resolution of the image display unit each time based on the setting information acquired by the acquiring unit at the time of resetting. Or the pachinko game machine of 2.