JP2012103785A - Mounting substrate analysis device, mounting substrate analysis method and mounting substrate analysis program - Google Patents
Mounting substrate analysis device, mounting substrate analysis method and mounting substrate analysis program Download PDFInfo
- Publication number
- JP2012103785A JP2012103785A JP2010249788A JP2010249788A JP2012103785A JP 2012103785 A JP2012103785 A JP 2012103785A JP 2010249788 A JP2010249788 A JP 2010249788A JP 2010249788 A JP2010249788 A JP 2010249788A JP 2012103785 A JP2012103785 A JP 2012103785A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- analysis
- board
- substrate
- storage unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
本発明は,部品を搭載する基板の解析を行う実装基板解析装置,実装基板解析方法および実装基板解析プログラムに関するものである。 The present invention relates to a mounting board analysis apparatus, a mounting board analysis method, and a mounting board analysis program for analyzing a board on which a component is mounted.
電子機器には,半導体パッケージなどの部品を搭載する基板が,搭載されている。以下では,部品を搭載する基板を,実装基板とも呼ぶ。 Electronic devices are equipped with a substrate on which components such as a semiconductor package are mounted. Hereinafter, the board on which the component is mounted is also called a mounting board.
電子機器を開発する際には,その電子機器に搭載する実装基板について,コンピュータを用いたシミュレーションによって,温度サイクルや落下衝撃等の信頼性評価が行われている。信頼性評価のシミュレーションでは,評価の対象となる実装基板の解析用モデルが用いられる。 When developing an electronic device, the reliability of the mounting board mounted on the electronic device, such as a temperature cycle and a drop impact, is evaluated by a simulation using a computer. In the simulation of reliability evaluation, an analysis model of a mounting board to be evaluated is used.
ここで,基板に部品を実装する技術として,リフローと呼ばれる技術がある。リフローは,はんだの粉末にフラックスを加えたはんだペーストを基板上に印刷し,その上に部品を載せてから熱を加えてはんだを溶かすことによって,部品を基板に接合する技術である。 Here, there is a technique called reflow as a technique for mounting components on a board. Reflow is a technology that joins parts to the board by printing a solder paste with flux added to the solder powder, placing the part on the board, and then applying heat to melt the solder.
近年,携帯電話などのポータブル機器は小型化,軽量化が求められており,同時に,機器内部の基板や部品も小型化,薄型化が求められている。薄くなった基板や部品には,異なる材料の積層構造となっているものが多い。例えば,基板には,銅と有機材の樹脂とが交互に重ねられたものなどが用いられる。半導体パッケージなどの部品にも,樹脂封止されたものがある。 In recent years, portable devices such as mobile phones have been required to be smaller and lighter, and at the same time, boards and components inside the device have been required to be smaller and thinner. Many of the thinner substrates and components have a laminated structure of different materials. For example, a substrate in which copper and an organic resin are alternately stacked is used. Some parts such as semiconductor packages are resin-sealed.
樹脂には,様々な種類があり,樹脂ごとに独自の性質がある。例えば,それぞれの樹脂によって,吸湿する,脱湿する,熱によって硬化するなどの性質がある。また,樹脂は,金属よりも熱の影響を受けやすく,例えば熱を加えて変化し,金属と違って温度が下がっても元に戻らないなどの性質がある。このような,樹脂の吸脱湿,反応効果などの影響や,金属と樹脂との熱膨張ミスマッチなどの影響を受けて,リフローの実行時などには,基板や部品に反りが発生しやすい。 There are various types of resins, and each resin has its own properties. For example, each resin has properties such as moisture absorption, dehumidification, and curing by heat. In addition, resin is more susceptible to heat than metal, for example, it changes with the application of heat, and unlike metal, it does not return to its original state even when the temperature drops. Due to such effects as resin adsorption and desorption, reaction effects, and thermal expansion mismatch between the metal and the resin, warping of the substrate and parts is likely to occur during reflow.
リフローの実行時に,基板や部品に反りが発生すると,はんだによる基板と部品との接合部において,はんだのオープン不良やブリッジ不良が発生する可能性が高くなる。はんだのオープン不良は,接合部において,基板と部品とを接合するのに十分な量のはんだが供給されておらず,基板と部品とが未接合となってしまう不良である。はんだのブリッジ不良は,接合部において,基板と部品とを接合するはんだの量が多すぎて,隣の接合部のはんだと繋がってしまう不良である。 If warpage occurs in the substrate or component during reflow, there is a high possibility that a solder open failure or a bridge failure will occur at the joint between the substrate and the component due to solder. The solder open defect is a defect in which a sufficient amount of solder is not supplied at the joint portion to join the substrate and the component, and the substrate and the component are not joined. The solder bridging defect is a defect in which the amount of solder joining the substrate and the component is too large at the joint, and the solder is connected to the solder at the adjacent joint.
上述の信頼性評価のシミュレーションを行う場合には,基板や部品の反りによってはんだの接合不良が発生するような実装基板の解析用モデルに対して,温度サイクルや落下衝撃等の解析を行っても,その結果にほとんど意味はない。そのため,実装基板の信頼性評価を行う前に,リフローの実行によって発生する基板の反りを評価し,基板の反りへの対策を講ずる必要がある。 When performing the above-mentioned simulation of reliability evaluation, even if analysis such as temperature cycle or drop impact is performed on a mounting board analysis model in which solder joint failure occurs due to warpage of the board or parts. , The result has little meaning. For this reason, it is necessary to evaluate the board warpage caused by the reflow and take measures against the board warpage before the reliability evaluation of the mounting board is performed.
基板の反りへの評価方法として,例えば,基板を試作し,モアレ干渉縞反り測定装置で反りを計測する方法がある。計測によって基板の反りが大きい場合には,さらに,ベタ配線層の一部領域の銅を樹脂に変更したり,定尺ミシン目の位置を変更した基板を試作して,再度反りを計測する。このような作業を繰り返すことによって,反り対策が施された基板の試作品が作成される。 As an evaluation method for warping of a substrate, for example, there is a method of making a prototype of a substrate and measuring the warp with a moire interference fringe warpage measuring device. If the warpage of the board is large due to the measurement, the copper in a part of the solid wiring layer is changed to a resin, or a board with the position of the fixed perforation changed, and the warpage is measured again. By repeating such operations, a prototype of the substrate with a warp countermeasure is created.
なお,リフローなどによる基板の反りを,コンピュータを用いてシミュレーションで解析する技術がある。例えば,時間経過に従って変化する樹脂の硬化度を考慮した粘弾性解析により,高精度な反り予測を行う技術が知られている。また,例えば,多層基板において,絶縁体における導体の物性値を変更することにより,より正確な基板の反り解析を行う技術が知られている。 There is a technology for analyzing the warpage of the substrate due to reflow or the like by simulation using a computer. For example, a technique for predicting warpage with high accuracy by viscoelastic analysis in consideration of the degree of cure of a resin that changes over time is known. In addition, for example, in a multilayer substrate, a technique for performing more accurate substrate warpage analysis by changing a physical property value of a conductor in an insulator is known.
上述の基板の試作,反りの計測,反りへの対策を施した基板の作成,再度反りの計測,... を繰り返す従来の対策では,十分に反り対策が施された基板が得られるまでに,数週間程度の時間が必要となる場合がある。また,シミュレーションで基板の反り解析を行う方法でも,基板の反り解析の結果を基板の設計にフィードバックし,再設計された基板に対して再度反り解析を行うことを繰り返す必要があるため,十分に反り対策が施された基板が得られるまでに時間がかかってしまう場合もある。 In the conventional measures that repeat the above-mentioned trial production of a substrate, measurement of warpage, creation of a substrate with countermeasures against warpage, measurement of warpage, and so on ... until a substrate with sufficient countermeasures against warpage is obtained. , It may take several weeks. In addition, even in the method of analyzing the warpage of the substrate by simulation, it is necessary to feed back the result of the warpage analysis of the substrate to the design of the substrate and repeat the warpage analysis on the redesigned substrate. In some cases, it takes time to obtain a substrate with a countermeasure against warping.
近年,携帯電話などの機器の開発サイクルが非常に速くなっており,また同時に開発される機種の数も多くなっている。そのため,開発する機器に搭載する基板の信頼性評価を,短期間で大量にこなしていく必要がある。しかし,基板の反りの評価・対策だけでも数週間程度の時間が必要となることがあり,さらに温度サイクルや落下衝撃等の実装基板の信頼性評価・対策を含めると,数ヶ月程度の時間がかかることもある。 In recent years, the development cycle of devices such as mobile phones has become very fast, and the number of models developed at the same time has increased. For this reason, it is necessary to evaluate the reliability of the boards mounted on the equipment to be developed in a short time. However, it may take several weeks for the board warpage evaluation and countermeasures alone, and if the reliability evaluation and countermeasures for the mounting board such as temperature cycle and drop impact are included, it will take several months. Sometimes it takes.
開示する技術の一側面は,上記の問題の解決を図り,実装基板の反りへの対策に費やす時間を短縮する技術を提供することを目的とする。 An object of one aspect of the disclosed technique is to provide a technique for solving the above-described problem and reducing the time spent for countermeasures against warping of a mounting board.
開示する実装基板解析装置は,部品が搭載された基板の解析用モデルを記憶する解析用モデル記憶部と,解析用モデル記憶部に記憶された解析用モデルに対して,基板と部品との接合部をはんだで接合するリフローのシミュレーションを実行するリフロー解析実行部と,シミュレーション実行後の解析用モデルにおいて,接合部における基板と部品との距離が,所定の範囲内であるかを判定するリフロー解析結果判定部と,接合部における基板と部品との距離が所定の範囲外である場合に,解析用モデル記憶部に記憶された解析用モデルに対して,少なくとも,基板のベタ配線層における一部領域の材料を変更する処理,リフロー実行時に基板の変位を抑える治具を模した剛要素を設定する処理,または基板と部品との接合部のはんだ量を変更し,変更したはんだ量を該接合部に反映する処理のいずれかを実行する基板反り対策処理部と,基板反り対策処理部により実行された処理の結果を示す情報を記憶する反り対策結果記憶部とを備える。 The disclosed mounting board analyzing apparatus includes an analysis model storage unit that stores an analysis model of a board on which a component is mounted, and a substrate and a component bonded to the analysis model stored in the analysis model storage unit. Reflow analysis for executing reflow simulation for joining parts with solder, and reflow analysis for determining whether the distance between the board and the component in the joint is within a specified range in the analysis model after the simulation is executed When the distance between the result determination unit and the board and the component at the joint is outside the predetermined range, at least a part of the solid wiring layer of the board with respect to the analysis model stored in the analysis model storage unit Processing to change the material of the area, processing to set a rigid element that mimics the jig that suppresses the displacement of the board during reflow, or change the amount of solder at the joint between the board and the component A warpage countermeasure processing section that executes any one of the processes for reflecting the changed solder amount to the joint, and a warpage countermeasure result storage section that stores information indicating the result of the processing executed by the board warpage countermeasure processing section. With.
開示する技術によって,実装基板の解析用モデルにおいて,反りの評価・対策を行うことにより,実装基板の反りへの対策に費やす時間を短縮することが可能となる。反り対策が施された実装基板の解析用モデルをそのまま用いて,温度サイクルや落下衝撃等の信頼性評価解析を行うことができるので,信頼性評価解析にかかる時間を概ね数週間程度短縮することができる。 With the disclosed technology, it is possible to reduce the time spent on countermeasures against warping of the mounting board by evaluating and taking countermeasures against warping in the analysis model of the mounting board. The reliability evaluation analysis of temperature cycle and drop impact, etc. can be performed using the analysis model of the mounting board with the countermeasure against warping as it is, so the time required for the reliability evaluation analysis should be reduced by several weeks. Can do.
以下,本実施の形態について,図を用いて説明する。 Hereinafter, the present embodiment will be described with reference to the drawings.
図1は,本実施の形態による実装基板解析装置の構成例を示す図である。 FIG. 1 is a diagram illustrating a configuration example of a mounting board analyzing apparatus according to the present embodiment.
図1に示す実装基板解析装置100は,部品が搭載された基板のモデルを用いた信頼性評価解析などのシミュレーションを行う装置である。以下では,部品が搭載された基板を,実装基板とも呼ぶ。 A mounting board analysis apparatus 100 shown in FIG. 1 is an apparatus that performs simulation such as reliability evaluation analysis using a model of a board on which components are mounted. Hereinafter, the board on which the component is mounted is also referred to as a mounting board.
実装基板解析装置100は,基板配線図データ記憶部110,モデル生成部120,実装基板解析用モデル記憶部130,基板反り解析処理部140,リフロー解析結果記憶部150,信頼性評価解析部160を備える。また,実装基板解析装置100は,基板構成データ記憶部210,部品データ記憶部220,マスクデータ記憶部230,はんだテーブル記憶部240,閾値データ記憶部250,変更可能領域データ記憶部260,治具データ記憶部270を備える。
The mounting board analysis apparatus 100 includes a board wiring diagram
基板配線図データ記憶部110は,基板配線図データを記憶する,コンピュータがアクセス可能な記憶部である。基板配線図データは,ECAD(Electronic Computer Aided Design)で生成された基板の配線データである。ECADは,回路の配線パターンの設計に用いられるCAD(Computer Aided Design )である。
The board wiring diagram
モデル生成部120は,各記憶部に記憶される基板配線図データ,基板構成データ,部品データ,マスクデータなどのデータ,その他設定された情報等に基づいて,実装基板の3次元の解析用モデルを生成する。実装基板の3次元の解析用モデルは,リフローによる反りの解析や,信頼性評価解析などのシミュレーションに使用する。
The
基板構成データ記憶部210は,基板構成データを記憶する,コンピュータがアクセス可能な記憶部である。基板構成データは,基板の層構成や,層ごとの厚さ・材料などの情報を持つ。また,基板構成データは,ベタ配線層にあらかじめ材料が変更されている領域がある場合には,その領域の情報も持つ。
The substrate configuration
部品データ記憶部220は,部品データを記憶する,コンピュータがアクセス可能な記憶部である。部品データは,基板に搭載する半導体パッケージなどの部品に関するデータである。部品データは,部品の形状や構成材料,基板上の搭載位置などの情報を持つ。
The component
マスクデータ記憶部230は,マスクデータを記憶する,コンピュータがアクセス可能な記憶部である。マスクデータは,基板にはんだペーストを印刷する際に使用するマスクに関するデータである。マスクデータは,マスクの厚さ,印刷はんだ径などの情報を持つ。
The mask
はんだテーブル記憶部240は,はんだテーブルを記憶する,コンピュータがアクセス可能な記憶部である。はんだテーブルは,部品に付いたはんだボールの情報,基板に印刷されるはんだペーストの情報,リフロー実行後のはんだバンプの情報などの関係を示すテーブルである。例えば,はんだテーブルを用いることで,部品に含まれるはんだボールの情報や,マスクの厚さ・印刷はんだ径などのマスクの情報から,リフロー実行後のはんだの接合長や体積の情報を得ることができる。また,はんだテーブルを用いることで,はんだ量の変更に応じて必要となるマスクの印刷はんだ径などの情報を得ることができる。
The solder
例えば,モデル生成部120は,基板配線図データ記憶部210に記憶された基板配線図データと,基板構成データ記憶部210に記憶された基板構成データに含まれる層構成や層ごとの厚さなどの情報に基づいて,3次元基板モデルを生成する。3次元基板モデルは,コンピュータ上で解析対象の基板の形状を示す3次元モデルである。
For example, the
また,モデル生成部120は,生成された3次元基板モデルと,部品データ記憶部220に記憶された部品データに含まれる部品の形状や搭載位置などの情報とに基づいて,実装基板モデルを生成する。実装基板モデルは,コンピュータ上で実装基板の形状を示す3次元モデルである。
Further, the
このとき,モデル生成部120は,基板と部品との各接合部について,基板と部品とを接合するはんだを表すはんだビーム要素を生成し,生成されたはんだビーム要素を基板と部品との接合部に配置する。はんだビーム要素は,例えば,接合する基板と部品との間の距離を示すはんだの接合長や,はんだの体積に応じて生成される,柱形のモデルである。はんだビーム要素は,接合する基板と部品との間の距離に応じて,柱の高さ方向に伸縮する。なお,モデル生成部120は,接合部ごとのはんだビーム要素を生成するはんだビーム要素生成部(図示省略)を有する。
At this time, the
ある接合部についてのはんだビーム要素を生成する際には,モデル生成部120は,部品データ記憶部220に記憶された部品データから,該当接合部の部品に付いているはんだボールの情報を取得する。取得するはんだボールの情報は,例えば,該当接合部のはんだボールについてのボール取付径,ボール直径などの情報である。また,モデル生成部120は,マスクデータ記憶部230に記憶されたマスクデータから,該当接合部にはんだペーストを印刷するマスクの情報を取得する。取得するマスクの情報は,例えば,該当接合部のマスクについてのマスク厚さ,印刷はんだ径,マスク開口率などの情報である。
When generating a solder beam element for a certain joint, the
モデル生成部120は,取得されたはんだボールの情報とマスクの情報とに基づいて,はんだビーム要素を生成する。例えば,モデル生成部120は,取得されたはんだボールの情報とマスクの情報とで,はんだテーブル記憶部240に記憶されたはんだテーブルを参照し,実装後のはんだの体積や接合長の情報を得る。また,例えば,モデル生成部120は,取得されたはんだボールの情報とマスクの情報とを,所定の計算式に代入し,実装後のはんだの体積や接合長の情報を得る。
The
モデル生成部120は,得られたはんだの接合長をその高さとし,得られたはんだの体積をその体積とするはんだビーム要素を生成する。本実施の形態では,はんだビーム要素は,円柱形であるものとする。モデル生成部120は,一方の円の面が接合部の基板側に接するように,他方の円の面が接合部の部品側に接するように,生成された円柱形のはんだビームを配置する。
The
さらに,モデル生成部120は,実装基板モデルを構成する基板や各部品に対する材料定義や,設定された積分点の数に応じた有限要素メッシュ分割を行い,実装基板解析用モデルを生成する。実装基板解析用モデルは,実装基板の3次元の解析用モデルである。生成された実装基板解析用モデルは,実装基板解析用モデル記憶部130に記憶される。なお,基板における層ごとの材料の情報は,基板構成データ記憶部210に記憶された基板構成データに含まれている。また,部品の構成材料の情報は,部品データ記憶部220に記憶された部品データに含まれている。
Further, the
実装基板解析用モデル記憶部130は,実装基板解析用モデルを記憶する,コンピュータがアクセス可能な記憶部である。
The mounting board analysis
基板反り解析処理部140は,実装基板の3次元の解析用モデルを用いて,基板と部品との接合部をはんだで接合するリフローのシミュレーション解析を実行する。リフローのシミュレーションでは,実装基板の解析用モデルに対して高温状態(240℃程度)を設定し,有限要素法(FEM:Finite Element Method )を用いた熱応力解析を行う。以下では,実装基板の解析モデルに対するリフローのシミュレーション解析を,リフロー解析と呼ぶものとする。
The board warpage
基板反り解析処理部140は,閾値データ記憶部250に記憶された閾値データを用いて,リフロー解析の結果に問題があるかを判定する。ここでは,基板反り解析処理部140は,リフロー解析実行後の実装基板の解析モデルにおいて,基板や部品の反りによる接合部の問題があるかを判定する。
The substrate warpage
閾値データ記憶部250は,閾値データを記憶する,コンピュータがアクセス可能な記憶部である。閾値データには,解析用モデルに対するリフロー解析の結果判定等に用いる閾値が設定されている。例えば,閾値データには,接合部における基板と部品との間の距離に関する閾値が,部品ごとに設定される。
The threshold
基板反り解析処理部140は,リフロー解析の結果に問題があると判定される場合に,各記憶部に記憶される部品データ,はんだテーブル,閾値データ,変更可能領域データ,治具データ等に基づいて,基板の反りを抑制または対処する適切な手法を用いた対策を行う。基板の反りを抑制または対処する手法としては,例えば,ベタ配線層のパターン抜きによる反り抑制手法,ピン治具設置による反り抑制手法,はんだ量変更による反り対処手法など,さまざまな手法がある。
When it is determined that there is a problem in the result of reflow analysis, the board warpage
変更可能領域データ記憶部260は,変更可能領域データを記憶する,コンピュータがアクセス可能な記憶部である。変更可能領域データには,基板のベタ配線層における材料変更可能な領域を示す情報が記録されている。
The changeable area
治具データ記憶部270は,治具データを記憶する,コンピュータがアクセス可能な記憶部である。治具データには,リフロー時に基板が変形しないように固定する治具に関する情報が記録されている。
The jig
基板反り解析処理部140は,基板の反りを抑制または対処する手法を用いた対策が施された解析用モデルを用いて,再度リフロー解析を実行する。基板反り解析処理部140は,再度のリフロー解析の結果,基板の反りによる問題が収まっていれば,リフロー解析実行後の解析用モデルを,リフロー解析結果記憶部150に記憶する。基板反り解析処理部140については,さらに詳細を後述する。
The board warpage
リフロー解析結果記憶部150は,リフロー解析実行後の解析用モデルを記憶する,コンピュータがアクセス可能な記憶部である。リフロー解析実行後の解析用モデルは,リフロー実行後の実装基板の状態を示す3次元の解析用モデルである。
The reflow analysis
信頼性評価解析部160は,リフロー解析結果記憶部150に記憶されたリフロー解析実行後の解析用モデルを用いて,温度サイクル,落下衝撃等の信頼評価解析のシミュレーションを実行する。
The reliability
図2は,本実施の形態による基板反り解析処理部の構成例を示す図である。 FIG. 2 is a diagram illustrating a configuration example of the substrate warpage analysis processing unit according to the present embodiment.
図2に示す基板反り解析処理部140は,基板反り解析用モデル生成部141,基板反り解析用モデル記憶部142,リフロー解析実行部143,リフロー解析結果判定部144,反り対策処理部145,反り対策結果記憶部149を備える。
The substrate warp
基板反り解析用モデル生成部141は,実装基板解析用モデル記憶部130に記憶された実装基板解析用モデルに対して,設定された拘束条件,荷重条件,物性値などを与えて,基板反り解析用モデルを生成する。生成された基板反り解析用モデルは,基板反り解析用モデル記憶部142に記憶される。
The board warp analysis
基板反り解析用モデル記憶部142は,基板反り解析用モデルを記憶する,コンピュータがアクセス可能な記憶部である。基板反り解析用モデルは,リフロー解析の実行に必要な条件が設定された,実装基板の3次元の解析用モデルである。
The substrate warp analysis
リフロー解析実行部143は,基板反り解析用モデル記憶部142に記憶された基板反り解析用モデルを用いて,リフロー解析を実行する。リフロー解析では,基板反り解析用モデルを高温の状態にするなど,実際のリフロー実行時の状況をコンピュータ上でシミュレートする。このとき,はんだを表す各はんだビーム要素は,配置された接合部の基板と部品との間の距離に応じて伸縮する。
The reflow
リフロー解析結果判定部144は,閾値データ記憶部250に記憶された閾値データを用いて,リフロー解析の結果,発生した基板の反りに問題があるかを判定する。
The reflow analysis result
例えば,閾値データ記憶部250に記憶された閾値データに,はんだの接続形状の閾値として,部品ごとに,はんだのブリッジ不良を判定する閾値と,はんだのオープン不良を判定する閾値とが設定されているものとする。
For example, in the threshold data stored in the threshold
ある接合部において,基板と部品との距離が短すぎると,すなわち基板と部品とが近づきすぎると,はんだが基板と部品とで押しつぶされて広がり,ブリッジ不良となる可能性がある。本実施の形態の閾値データには,ブリッジ不良の可能性の判断基準として,接合部における基板と部品との距離の許容下限を示す閾値が設定されている。リフロー解析結果判定部144は,基板と部品との距離が下限を示す閾値を下回る接合部が存在する場合に,その接合部でブリッジ不良が発生する可能性があるとして,リフロー解析の結果がNGであると判定する。
If the distance between the substrate and the component is too short at a certain joint, that is, if the substrate and the component are too close, the solder may be crushed and spread between the substrate and the component, resulting in a bridging failure. In the threshold data of the present embodiment, a threshold value indicating an allowable lower limit of the distance between the board and the component at the joint is set as a criterion for determining the possibility of bridging failure. The reflow analysis result
また,ある接合部において,基板と部品との距離が長すぎると,すなわち基板と部品とが離れすぎていると,はんだの量が足りなくなり,オープン不良となる可能性がある。本実施の形態の閾値データには,オープン不良の可能性の判断基準として,接合部における基板と部品との距離の許容上限を示す閾値が設定されている。リフロー解析結果判定部144は,基板と部品との距離が上限を示す閾値を上回る接合部が存在する場合に,その接合部でオープン不良が発生する可能性があるとして,リフロー解析の結果がNGであると判定する。
Further, if the distance between the substrate and the component is too long at a certain joint, that is, if the substrate and the component are too far apart, there is a possibility that the amount of solder becomes insufficient and an open defect may occur. In the threshold data of the present embodiment, a threshold value indicating an allowable upper limit of the distance between the board and the component at the joint is set as a criterion for determining the possibility of open failure. The reflow analysis result
このように,リフロー解析結果判定部144は,リフロー解析実行後の解析用モデルにおいて,接合部における基板と部品との距離が,設定された所定の下限閾値から上限閾値までの範囲内であるかを判定する。
As described above, the reflow analysis result
例えば,本実施の形態において,解析用モデルの各接合部では,基板と部品との間にはんだビーム要素が配置されている。はんだビーム要素は基板と部品との距離に応じて高さが伸縮するため,解析用モデルの接合部における基板と部品との距離は,はんだビーム要素の高さとなる。このとき,リフロー解析結果判定部144は,リフロー解析実行後の解析用モデルにおいて,接合部におけるはんだビーム要素の高さが,所定の範囲内であるかを判定する。
For example, in this embodiment, solder beam elements are arranged between the substrate and the components at each joint portion of the analysis model. Since the height of the solder beam element expands and contracts according to the distance between the substrate and the component, the distance between the substrate and the component at the joint portion of the analysis model is the height of the solder beam element. At this time, the reflow analysis result
なお,はんだビーム要素の高さを判定する閾値は,例えば,リフロー解析実行前の解析用モデルにおけるはんだビーム要素に対するリフロー解析実行後の解析用モデルのはんだビーム要素の伸縮量の閾値などでもよい。また,例えば,はんだビーム要素の高さを判定する閾値は,リフロー解析実行前の解析用モデルにおけるはんだビーム要素に対するリフロー解析実行後の解析用モデルのはんだビーム要素の伸縮率の閾値などでもよい。 The threshold value for determining the height of the solder beam element may be, for example, a threshold value of the expansion / contraction amount of the solder beam element in the analysis model after the reflow analysis is performed on the solder beam element in the analysis model before the reflow analysis is performed. Further, for example, the threshold value for determining the height of the solder beam element may be a threshold value of the expansion / contraction rate of the solder beam element of the analysis model after execution of the reflow analysis with respect to the solder beam element in the analysis model before execution of the reflow analysis.
リフロー解析結果判定部144は,すべての接合部において基板と部品との距離が所定の範囲内である場合には,基板の反りに問題がないと判定し,リフロー解析実行後の解析用モデルをリフロー解析結果記憶部150に記憶する。リフロー解析結果判定部144は,いずれかの接合部において基板と部品との距離が設定された所定の範囲外である場合には,基板の反りに問題があると判定する。
The reflow analysis result
反り対策処理部145は,いずれかの接合部における基板と部品との距離が所定の範囲外である場合に,基板の反りを抑制または対処する適切な手法を用いた対策処理を実行する。反り対策処理部145は,実行された対策処理の結果を示す情報を,反り対策結果記憶部149に記憶する。反り対策処理部145は,ベタ配線パターン抜き処理部146,ピン治具設置処理部147,はんだ量変更処理部148を備える。
The warp
ベタ配線パターン抜き処理部146は,基板反り解析用モデル記憶部142に記憶された基板反り解析用モデルに対して,ベタ配線層のパターン抜きによる反り抑制手法を用いた対策処理を実行する。ベタ配線層のパターン抜きによる反り抑制手法は,基板のベタ配線層において,所定パターンの領域の材料を変更することにより,リフロー実行時に発生する基板の反りを抑制する手法である。ベタ配線パターン抜き処理部146は,基板反り解析用モデル記憶部142に記憶された基板反り解析用モデルに対して,基板のベタ配線層における一部領域の材料を変更する処理を実行する。
The solid wiring pattern
例えば,ベタ配線パターン抜き処理部146は,リフロー解析実行後の解析用モデルにおいて,所定以上の変位が検出された領域を抽出する。また,ベタ配線パターン抜き処理部146は,変更可能領域データ記憶部260に記憶された変更可能領域データを参照し,基板のベタ配線層において,材料変更が可能とされる領域の情報を取得する。ベタ配線パターン抜き処理部146は,所定以上の変位が検出された領域を含む,材料変更が可能とされるベタ配線層の領域内の一部領域の材料を変更する処理を,基板反り解析用モデル記憶部142に記憶された基板反り解析用モデルに対して実行する。ベタ配線パターン抜き処理部146は,材料を変更する領域の情報を,反り対策結果記憶部149に記憶する。
For example, the solid wiring pattern
ピン治具設置処理部147は,基板反り解析用モデル記憶部142に記憶された基板反り解析用モデルに対して,ピン治具設置による反り抑制手法を用いた対策処理を施す。ピン治具設置による反り抑制手法は,リフロー実行時に基板の反りを抑える治具を設置することにより,基板の反りを抑制する手法である。ピン治具設置処理部147は,基板反り解析用モデル記憶部142に記憶された基板反り解析用モデルに対して,リフロー実行時に基板の変位を抑える治具を模した剛要素を設定する処理を実行する。
The pin jig
例えば,ピン治具設置処理部147は,リフロー解析実行後の解析用モデルにおいて,所定以上の変位が検出された領域を抽出する。また,ピン治具設置処理部147は,部品データ記憶部220に記憶された部品データを参照し,基板における部品の搭載位置の情報,例えば,基板上の部品を搭載する面と領域についての情報を取得する。ピン治具設置処理部147は,所定以上の変位が検出された領域内で,かつ部品が搭載されないと判断される領域内に,変位を抑制する所定の剛要素を設置する処理を,基板反り解析用モデル記憶部142に記憶された基板反り解析用モデルに対して実行する。なお,治具を模した剛要素の情報は,治具データ記憶部270に記憶された治具データに記録されている。ピン治具設置処理部147は,所定の剛要素を設置する位置の情報を,反り対策結果記憶部149に記憶する。
For example, the pin jig
はんだ量変更処理部148は,基板反り解析用モデル記憶部142に記憶された基板反り解析用モデルに対して,はんだ量変更による反り対処手法を用いた対策を施す。はんだ量変更による反り対処手法は,リフロー実行の結果として,オープン不良になるまたはブリッジ不良になると推定される,基板と部品との接合部のはんだ量を変更することにより,基板や部品の反りに対処する手法である。はんだ量変更処理部148は,基板反り解析用モデル記憶部142に記憶された基板反り解析用モデルに対して,基板と部品との接合部のはんだ量を変更し,変更したはんだ量を該接合部に反映する処理を実行する。
The solder amount
例えば,はんだ量変更処理部148は,リフロー解析実行後の解析用モデルにおいて,基板と部品との距離が所定の範囲外である接合部を抽出する。リフロー解析結果判定部144による判定で,基板と部品との距離が所定の範囲外であると判定された接合部を,保持しておいてもよい。
For example, the solder amount
はんだ量変更処理部148は,抽出された接合部について,リフロー解析の実行によって伸縮したはんだビーム要素の体積変化に応じた新たなはんだビーム要素を生成する。はんだ量変更処理部148は,基板反り解析用モデル記憶部142に記憶された基板反り解析用モデルに配置されている元のはんだビーム要素を,生成された新たなはんだビーム要素に変更する処理を実行する。なお,はんだ量変更処理部148は,はんだビーム要素を生成するはんだビーム要素生成部(図示省略)を有する。
The solder amount
また,はんだ量変更処理部148は,抽出された接合部について,リフロー解析の実行によって伸縮したはんだビーム要素の体積変化に応じた,新たなはんだの体積を求める。はんだ量変更処理部148は,新たなはんだの体積に基づいて,基板へのはんだペーストの印刷に用いるマスクの該接合部におけるマスク開口率または印刷はんだ径を求める処理を実行する。はんだ量変更処理部148は,求めたマスク開口率または印刷はんだ径の情報を,反り対策結果記憶部149に記憶する。
Further, the solder amount
反り対策結果記憶部149は,反り対策の結果を示す情報を記憶する,コンピュータがアクセス可能な記憶部である。反り対策の結果を示す情報は,反り対策処理部145によって実行された基板の反りへの対策処理の結果を示す情報である。
The warp countermeasure
なお,反り対策結果記憶部149に記憶された反り対策結果については,ユーザの指示に応じて,ディスプレイに表示したり,プリントアウトしたり,可搬の記録媒体にコピーしたりなどの出力が可能である。
The warp countermeasure result stored in the warp countermeasure
本実施の形態のシミュレーションによる反り対策の結果を,実際の基板の製造過程やリフローの過程に反映することにより,実際の基板の反りの抑制や対処が可能となる。 By reflecting the results of the warp countermeasures by the simulation of the present embodiment in the actual substrate manufacturing process and reflow process, the actual substrate warpage can be suppressed and dealt with.
図3は,本実施の形態による実装基板解析装置を実現するハードウェアの構成例を示す図である。 FIG. 3 is a diagram illustrating a configuration example of hardware for realizing the mounting board analyzing apparatus according to the present embodiment.
図1に示す本実施の形態の実装基板解析装置100は,例えば,CPU(Central Processing Unit )11,主記憶となるメモリ12,記憶装置13,通信装置14,媒体読取・書込装置15,入力装置16,出力装置17等を備えるコンピュータ10によって実現される。記憶装置13は,例えばHDD(Hard Disk Drive )などである。媒体読取・書込装置15は,例えばCD−RドライブやDVD−Rドライブなどである。入力装置16は,例えばキーボードやマウスなどである。出力装置17は,例えばディスプレイなどである。
A mounting board analyzing apparatus 100 of the present embodiment shown in FIG. 1 includes, for example, a CPU (Central Processing Unit) 11, a
図1に示す実装基板解析装置100および実装基板解析装置100が備える各機能部は,コンピュータ10が備えるCPU11,メモリ12等のハードウェアと,ソフトウェアプログラムとによって,実現することが可能である。コンピュータ10が実行可能なプログラムは,記憶装置13に記憶され,その実行時にメモリ12に読み出され,CPU11により実行される。
The mounting board analyzing apparatus 100 shown in FIG. 1 and each functional unit included in the mounting board analyzing apparatus 100 can be realized by hardware such as the
コンピュータ10は,可搬型記録媒体から直接プログラムを読み取り,そのプログラムに従った処理を実行することもできる。また,コンピュータ10は,サーバコンピュータからプログラムが転送されるごとに,逐次,受け取ったプログラムに従った処理を実行することもできる。さらに,このプログラムは,コンピュータ10で読み取り可能な記録媒体に記録しておくことができる。
The
図4は,本実施の形態による部品データの例を示す図である。 FIG. 4 is a diagram illustrating an example of component data according to the present embodiment.
図4(A)に示す搭載部品データ225と,図4(B)に示す個別部品詳細データ226とは,部品データ記憶部220に記憶された部品データの一例である。なお,ここでは図示していないが,部品データ記憶部220には,部品データの一部として,基板に搭載する各部品の3次元形状データも記憶されている。
The mounted
図4(A)に示す搭載部品データ225は,シミュレーションの対象となる基板に搭載する部品のデータである。図4(A)に示す搭載部品データ225は,部品名,搭載面,搭載位置,部品サイズ等の情報を有する。
The mounted
図4(A)に示す搭載部品データ225において,部品名は,基板に搭載する部品の名称を示す。搭載面は,部品を搭載する基板の面を示す。搭載位置は,部品を搭載する基板のモデルにおける面方向の座標(x,y)を示す。部品サイズは,基板のモデルにおける面方向の部品サイズを示す。
In the mounted
図4(B)に示す個別部品詳細データ226は,基板に搭載する各部品個別の詳細なデータの例である。図4(B)に示す個別部品詳細データ226は,図4(A)に示す搭載部品データ225において,部品名“bbbb”で示された部品についての詳細なデータの例である。
Individual component
図4(B)に示すように,個別部品詳細データ226では,部品の各部位ごとに,サイズを示すデータ,材料を示すデータ,物性値を示すデータなどが記録されている。例えば,はんだボールの部位において,ボールピッチ,ボール直径,ボール高さなどがサイズを示すデータであり,材質などが材料を示すデータであり,ヤング率,熱膨張係数などが物性値を示すデータである。
As shown in FIG. 4B, in the individual part
図5は,本実施の形態による基板に搭載する部品の例を示す図である。 FIG. 5 is a diagram showing an example of components to be mounted on the board according to the present embodiment.
図5には,図4(A)に示す搭載部品データ225において,部品名“bbbb”で示された部品600の例が示されている。図5に示す部品600は,実際の部品の例を示している。
FIG. 5 shows an example of the
図5(A)は,部品名“bbbb”の部品600を側面方向からみた図である。また,図5(B)は,部品名“bbbb”の部品600を底面方向からみた図である。部品600の底面が,搭載先の基板に対向する面である。部品600の底面には,所定のピッチではんだボール610が取り付けられている。
FIG. 5A is a diagram of a
図5(C)は,部品600上のはんだボール610が取り付けられた部位の構造を示す。図5(C)に示すはんだボール610,Cuポスト620,チップ630,樹脂640の各部位は,図4(B)に示す個別部品詳細データ226における各部位に対応する。
FIG. 5C shows the structure of a part on the
図6は,本実施の形態によるマスクデータの例を示す図である。 FIG. 6 is a diagram showing an example of mask data according to the present embodiment.
図6に示すマスクデータ235は,マスクデータ記憶部230に記憶されたマスクデータの一例である。図6に示すマスクデータ235は,マスク厚さ,印刷面,印刷位置,印刷はんだ径等の情報を有する。
The
図6に示すマスクデータ235において,マスク厚さは,基板にはんだペーストを印刷するマスクの厚さである。印刷面は,マスクを使用してはんだペーストを印刷する基板の面を示す。印刷位置は,はんだペーストを印刷する接合部の,基板のモデルにおける面方向の座標(x,y)を示す。印刷はんだ径は,マスク開口部の直径,すなわち基板上の接合部に印刷するはんだペーストの直径を示す。
In the
図7は,本実施の形態によるはんだテーブルの例を示す図である。 FIG. 7 is a diagram illustrating an example of a solder table according to the present embodiment.
図7に示すはんだテーブル245は,はんだテーブル記憶部240に記憶されたはんだテーブルの一例である。
A solder table 245 illustrated in FIG. 7 is an example of a solder table stored in the solder
図7に示すはんだテーブル245において,BGA(Ball grid array )情報は,部品に付くはんだボールに関する情報を示す。基板情報は,基板の接合部に関する情報を示す。供給はんだ情報は,基板に印刷するはんだペーストの情報を示す。実装後はんだ情報は,はんだボールとはんだペーストとの組合せに応じた,リフロー実行後のはんだバンプの情報を示す。 In the solder table 245 shown in FIG. 7, BGA (Ball grid array) information indicates information related to solder balls attached to the components. The substrate information indicates information related to the bonding portion of the substrate. The supplied solder information indicates information on the solder paste to be printed on the board. Solder information after mounting indicates information on solder bumps after reflow according to the combination of solder balls and solder paste.
図7に示すはんだテーブル245のBGA情報において,反り量は,はんだボールが取り付けられた部品の反り量を示す。ボール取付径は,部品のチップへのはんだボールの取付部位の直径を示す。ボール直径は,はんだボールの最大の直径を示す。ボール体積は,はんだボールの体積を示す。ボール高さは,はんだボールの取付部位から,基板上のはんだペーストに接する先端までの高さを示す。ボールピッチは,部品上のはんだボール間の間隔を示す。 In the BGA information of the solder table 245 shown in FIG. 7, the warpage amount indicates the warpage amount of the component to which the solder ball is attached. The ball mounting diameter indicates the diameter of the solder ball mounting portion on the component chip. The ball diameter indicates the maximum diameter of the solder ball. The ball volume indicates the volume of the solder ball. The ball height indicates the height from the solder ball mounting site to the tip that contacts the solder paste on the board. Ball pitch indicates the distance between solder balls on a part.
図7に示すはんだテーブル245の基板情報において,ランド径は,基板上の接合部に設けられたランドの直径を示す。 In the board information of the solder table 245 shown in FIG. 7, the land diameter indicates the diameter of the land provided at the joint on the board.
図7に示すはんだテーブル245の供給はんだ情報において,印刷はんだ径は,マスク開口部の直径,すなわちランド上に印刷されるはんだペーストの直径を示す。マスクの厚さは,はんだペーストの厚さを示す。供給はんだ情報におけるはんだ体積は,リフロー実行後の,はんだペーストによるはんだの体積を示す。はんだペーストには,フラックスが含まれているため,リフロー実行前のはんだペーストの体積=リフロー実行後のはんだペーストによるはんだの体積とはならない。 In the supplied solder information of the solder table 245 shown in FIG. 7, the printed solder diameter indicates the diameter of the mask opening, that is, the diameter of the solder paste printed on the land. The thickness of the mask indicates the thickness of the solder paste. The solder volume in the supplied solder information indicates the volume of solder by the solder paste after the reflow is executed. Since the solder paste contains flux, the volume of the solder paste before the reflow is not equal to the volume of the solder by the solder paste after the reflow is performed.
図7に示すはんだテーブル245の実装後はんだ情報において,はんだ体積は,リフロー実行後のはんだバンプの体積を示す。平均高さは,リフロー実行後のはんだバンプの高さ,すなわち基板と部品との接合部におけるはんだの接合長を示す。 In the post-mounting solder information of the solder table 245 shown in FIG. 7, the solder volume indicates the volume of the solder bump after execution of reflow. The average height indicates the height of the solder bump after the reflow is performed, that is, the solder joint length at the joint between the substrate and the component.
図7のはんだテーブル245に示すようなはんだの関係を示す情報は,理論的に計算で得てもよいし,実験の結果から得てもよい。 Information indicating the relationship of solder as shown in the solder table 245 of FIG. 7 may be obtained theoretically by calculation or may be obtained from the result of an experiment.
例えば,供給はんだ情報において,複数の印刷はんだ径とマスク厚さの組合せで印刷されたはんだペーストに対して,リフローの実験を行い,リフロー実行後のはんだペーストによるはんだの体積を測定する。実験結果から,印刷はんだ径とマスク厚さとを説明変数とし,はんだの体積を目的変数とする近似式を求める。実験結果から近似式を求める技術は,既存の技術にもあり,表計算ソフトなどでもその技術が利用されている。このような実験の結果から求められた近似式に任意の印刷はんだ径とマスク厚さとを代入して計算を行うことにより,図7のはんだテーブル245の供給はんだ情報に示す各印刷はんだ径,マスク厚さと,はんだ体積との関係が得られる。はんだの体積以外にも,リフロー実行後のはんだの接合長なども,近似式を生成して計算することができる。 For example, in the supplied solder information, a reflow experiment is performed on a solder paste printed with a combination of a plurality of printed solder diameters and mask thicknesses, and the volume of solder by the solder paste after reflow is measured. From the experimental results, an approximate expression with the printed solder diameter and mask thickness as explanatory variables and the solder volume as the objective variable is obtained. There is a technique for obtaining an approximate expression from the experimental results in the existing technique, and the technique is also used in spreadsheet software. Each printed solder diameter and mask shown in the supplied solder information of the solder table 245 in FIG. 7 is calculated by substituting an arbitrary printed solder diameter and mask thickness into the approximate expression obtained from the result of such an experiment. The relationship between thickness and solder volume can be obtained. In addition to the solder volume, the solder joint length after reflow can be calculated by generating an approximate expression.
本実施の形態では,あらかじめ図7に示すようなはんだテーブル245を生成して,はんだテーブル記憶部240に保持しておく。必要に応じてはんだテーブル記憶部240に記憶されたはんだテーブル245を参照することにより,基板と部品との接合部におけるはんだに関する様々な情報を簡単に得ることができる。
In the present embodiment, a solder table 245 as shown in FIG. 7 is generated in advance and held in the solder
例えば,図7に示すはんだテーブル245を参照することで,印刷はんだ径,マスク厚さなどの情報から供給はんだ情報におけるはんだ体積,すなわちはんだペーストの体積を得ることができる。図7に示すはんだテーブル245を参照することで,ボール取付径,ボール直径,印刷はんだ径,マスク厚さなどの情報から,実装後はんだ情報におけるはんだ体積,すなわち基板と部品との接合部に使用されるはんだの体積を得ることができる。リフロー実行後のはんだの接合長などを得ることもできる。 For example, referring to the solder table 245 shown in FIG. 7, the solder volume in the supplied solder information, that is, the volume of the solder paste can be obtained from information such as the printed solder diameter and the mask thickness. By referring to the solder table 245 shown in FIG. 7, the solder volume in the post-mounting solder information, that is, the joint between the board and the component is obtained from information such as the ball mounting diameter, ball diameter, printed solder diameter, and mask thickness. The volume of solder to be obtained can be obtained. It is also possible to obtain the solder joint length after reflow is performed.
また,例えば,図7に示すはんだテーブル245を参照することで,BGA情報を固定とした場合に,実装後はんだ情報におけるはんだ体積を満たすのに必要となるはんだペーストの体積,すなわち供給はんだ情報のはんだ体積を得ることもできる。図7に示すはんだテーブル245を参照することで,供給はんだ情報のはんだ体積から,目的とするはんだペーストの印刷に必要な印刷はんだ径を得ることもできる。また,基板情報のランド径と供給はんだ情報の印刷はんだ径との関係から,マスク開口率を求めることもできる。 Further, for example, when the BGA information is fixed by referring to the solder table 245 shown in FIG. 7, the volume of the solder paste necessary to satisfy the solder volume in the post-mounting solder information, that is, the supplied solder information Solder volume can also be obtained. By referring to the solder table 245 shown in FIG. 7, it is possible to obtain a printed solder diameter necessary for printing a target solder paste from the solder volume of the supplied solder information. Further, the mask aperture ratio can be obtained from the relationship between the land diameter of the board information and the printed solder diameter of the supplied solder information.
なお,図7に示すはんだテーブル245を生成せずに,はんだテーブル245の生成に用いた近似式に直接に値を代入することで,はんだの体積やはんだの接合長,マスクの印刷はんだ径,マスク開口率などの情報を得るようにしてもよい。 Instead of generating the solder table 245 shown in FIG. 7, by directly substituting values into the approximate expression used to generate the solder table 245, the solder volume, solder joint length, mask printed solder diameter, Information such as the mask aperture ratio may be obtained.
図8は,本実施の形態による変更可能領域データの例を示す図である。 FIG. 8 is a diagram showing an example of changeable area data according to the present embodiment.
図8に示す変更可能領域データ265は,変更可能領域データ記憶部260に記憶された変更可能領域データの一例である。ベタ配線層には,基板の設計上,配線に必要な領域などの,材料を変更することができない領域がある。図8に示す変更可能領域データ265は,ベタ配線層ごとの材料を変更することが可能な領域が,あらかじめ登録された情報である。
The
図8に示す変更可能領域データ265において,層は,解析シミュレーションの対象である基板におけるベタ配線の層を示す。パターン抜き可能領域は,材料の変更が可能な領域である。パターン抜き可能領域において,始点座標,終点座標は基板の面方向に沿った座標(x,y)である。パターン抜き可能領域において,始点座標と終点座標との2点を対角とする矩形領域が,材料の変更が可能な領域である。
In the
図9は,本実施の形態による治具データの例を示す図である。 FIG. 9 is a diagram illustrating an example of jig data according to the present embodiment.
図9に示す治具データ275は,治具データ記憶部270に記憶された治具データの一例である。
The
図9に示す治具データ275において,直径は,設置可能なピン治具の直径を示す。要素タイプは,コンピュータ上でピン治具を表現する要素のタイプを示す。ピン治具は,基板に反りが発生しないように,基板を強制的に抑え付ける治具である。解析シミュレーションにおいては,ピン治具を表現する要素は,解析用モデルにおける基板の変位を強制的に抑制する要素であるので,ピン治具を表現する要素のタイプは,剛要素を示す“剛”となる。
In the
以下,本実施の形態による基板の反りを抑制または対処する手法の例について,具体的に説明する。 Hereinafter, an example of a method for suppressing or coping with the warpage of the substrate according to the present embodiment will be specifically described.
図10は,本実施の形態によるリフロー解析実行前後における基板の解析用モデルの例を示す図である。 FIG. 10 is a diagram illustrating an example of a substrate analysis model before and after execution of reflow analysis according to the present embodiment.
図10に示す基板モデル300は,基板反り解析用モデル記憶部142に記憶された基板反り解析用モデルにおける基板部分の3次元モデルを,側面から見たものである。以下では,解析用モデルにおける基板部分のモデルを,基板モデル300とも呼ぶ。図10に示すように,リフロー解析実行前には反りによる変位がない基板モデル300に,リフロー解析実行後に,変位量の変位が現れている。この基板モデル300における変位が,実基板の反りを表している。
A
反り対策処理部145において,ベタ配線パターン抜き処理部146,ピン治具設置処理部147は,基板の反りを抑制する処理を,基板モデル300上で実行する。
In the warp
図11,図12は,本実施の形態による,ベタ配線層のパターン抜きによる反り抑制手法の例を説明する図である。 FIG. 11 and FIG. 12 are diagrams for explaining an example of a warp suppressing method by removing a pattern of a solid wiring layer according to the present embodiment.
図11(A)は,基板モデル300の断面の一部を示す。図11(A)において,L1 ,L2 ,... ,L10は,配線層であり,材料として銅が設定されている。配線層と配線層との間の層には,材料として樹脂が設定されている。
FIG. 11A shows a part of a cross section of the
図11(A)に示すように,基板モデル300において,L2 のベタ配線層の一部には,あらかじめ材料が銅から樹脂に変更されている領域があるものとする。材料によって熱膨張や吸脱湿などの特性が異なるため,ベタ配線層の一部領域に材料変更がある部分では,基板のバランスが悪くなり,リフロー実行時に反りが発生しやすい。
As shown in FIG. 11 (A), the
反り対策処理部145において,ベタ配線パターン抜き処理部146は,リフロー解析の結果から,基板モデル300において,変位量が所定の閾値を上回る節点を抽出する。ここでは,図11(A)に示す基板モデル300に対してリフロー解析を実行した際に,L2 のベタ配線層であらかじめ銅が抜かれている領域を中心として,基板モデル300に所定の閾値を上回る変位量が計測されたものとする。
In the warp
図11(B)は,リフロー解析実行後の基板モデル300において,所定の閾値を上回る変位量が計測された領域を示す。図11(B)において,格子は,基板モデル300におけるメッシュを表している。図11(B)において,黒点が変位量が所定の閾値以上である節点を示し,白抜点が変位量が最大の節点を示す。
FIG. 11B shows a region in which a displacement amount exceeding a predetermined threshold is measured in the
ベタ配線パターン抜き処理部146は,基板モデル300のベタ配線層において,所定以上の変位量が計測された領域を含む,一部領域の材料を変更する。このとき,ベタ配線パターン抜き処理部146は,変更可能領域データ記憶部260に記憶された変更可能領域データを参照し,材料の変更が許可されている領域を確認する。
The solid wiring pattern
図12(A)は,材料を変更する領域の例を示す。図12(A)において,格子は,図11(B)と同様に,基板モデル300におけるメッシュを表している。また,図12(A)において,図11(B)と同様に,黒点が変位量が所定の閾値以上である節点を示し,白抜点が変位量が最大の節点を示す。図12(A)において,ハッチング領域は,材料を変更する所定パターンの領域を示す。
FIG. 12A shows an example of a region where the material is changed. In FIG. 12A, the lattice represents a mesh in the
ここでは,図12(A)に示すように,基板モデル300において,所定の閾値以上の変位量が計測された節点の領域内の変位量が最大の節点を中心とした,所定半径の円領域の材料を,銅から樹脂に変更する。
Here, as shown in FIG. 12A, in the
なお,材料を変更する領域の大きさや形状,位置,数については,任意の設計が可能である。 In addition, about the magnitude | size of the area which changes material, a shape, a position, and a number, arbitrary designs are possible.
例えば,材料を変更する円領域の大きさを,あらかじめ設定された固定半径の円領域としてもよいし,所定の閾値以上の変位量が計測された領域の大きさや,材料の変更が可能な領域の大きさに応じた可変半径の円領域としてもよい。材料を変更する領域の形状も,必ずしも円である必要はない。例えば,楕円であってもよいし,所定の閾値以上の変位量が計測された領域や,材料の変更が可能な領域に合わせた形状であってもよい。 For example, the size of the circular area where the material is changed may be a circular area having a preset fixed radius, the size of the area where a displacement amount greater than a predetermined threshold is measured, or the area where the material can be changed. It is good also as a circle area of a variable radius according to the size of. The shape of the region where the material is changed need not necessarily be a circle. For example, it may be an ellipse, or may be a shape matched to a region where a displacement amount equal to or greater than a predetermined threshold is measured, or a region where the material can be changed.
また,材料を変更する領域の位置は,変位量が最大の節点を中心とした位置に限らず,例えば,所定の閾値以上の変位量が計測された領域の重心に最も近い節点を中心とした位置など,所定以上の変位量が計測された領域を含む位置であればよい。 In addition, the position of the area where the material is changed is not limited to the position where the displacement is the maximum, but for example, the position closest to the center of gravity of the area where the displacement greater than the predetermined threshold is measured is the center. Any position including an area where a displacement amount greater than a predetermined value, such as a position, is measured may be used.
また,材料を変更する領域の数も任意である。例えば,所定の閾値以上の変位量が計測された領域内から,所定の大きさの円パターンで,所定数の領域の材料を変更するようにしてもよい。 Further, the number of regions for changing the material is also arbitrary. For example, the material of a predetermined number of regions may be changed with a circular pattern of a predetermined size from within a region where a displacement amount equal to or greater than a predetermined threshold is measured.
図12(B)は,一部ベタ配線層の材料が変更された基板モデル300の断面を示す。図12(B)に示す例では,変位方向(すなわち図12(B)では下方向)で最も外側のベタ配線層であるL10において,一部領域の材料が変更されている。
FIG. 12B shows a cross section of the
なお,どのベタ配線層から優先的に材料変更するかは,任意の設定が可能である。例えば,図12(B)に示すように,基板モデル300において,変位した方向の最も外側のベタ配線層から内側に向かう順に優先して材料を変更するようにもできる。また,図11(A)に示すような一部のベタ配線層にあらかじめ抜きがある場合に,バランスを重視して,あらかじめ抜きがあるベタ配線層と対称なベタ配線層から優先して材料を変更するようにもできる。また,材料変更するベタ配線層の範囲を,基板が変位した方向の外側から2層分までなどと限定してもよい。
It should be noted that it is possible to arbitrarily set the solid wiring layer from which the material is preferentially changed. For example, as shown in FIG. 12B, in the
ベタ配線パターン抜き処理部146は,このような基板のベタ配線層における一部領域の材料を変更する処理を,基板反り解析用モデル記憶部142に記憶された基板反り解析用モデルに対して実行する。
The solid wiring pattern
基板反り解析処理部140では,基板反り解析用モデル記憶部142に記憶された,ベタ配線パターン抜き処理部146によって基板の一部領域の材料が変更された基板反り解析用モデルに対して,リフロー解析実行部143により,再度リフロー解析を行う。
The substrate warpage
リフロー解析結果判定部144は,再度のリフロー解析の結果を判定する。まだ問題が解消されていない場合に,基板にまだ材料の変更が可能な領域があれば,反り対策処理部145は,さらにベタ配線パターン抜き処理部146によって,基板の一部領域の材料変更を試みてもよい。
The reflow analysis result
まだ問題が解消されていない場合に,基板に材料の変更が可能な領域がなければ,反り対策処理部145は,別の反り対策処理を実行する。
If the problem has not been solved yet, if there is no area where the material can be changed on the substrate, the warp
このように,実装基板の解析モデルに対する基板のベタ配線層における一部領域の材料を変更する処理により,基板の反りを抑制する対策処理を実装基板の解析モデルで実行することが可能となる。 In this way, by changing the material of a partial region in the solid wiring layer of the board with respect to the analysis model of the mounting board, it is possible to execute the countermeasure process for suppressing the warpage of the mounting board with the analysis model of the mounting board.
図13は,本実施の形態による,ピン治具設置による反り抑制手法の例を説明する図である。 FIG. 13 is a diagram for explaining an example of a warp suppressing technique by installing a pin jig according to the present embodiment.
図13(A)は,実際の基板500のリフロー時に,ピン治具700で基板500を抑え付けている例を示している。ピン治具設置による反り抑制手法では,図13(A)に示すように,基板500の反りが発生すると予測される部位を,ピン治具700で抑え付けるように固定してからリフローを実行する。
FIG. 13A shows an example in which the
ピン治具700は,抑え付けることで基板500の反りを抑制する道具であるので,基板500において,ピン治具700を設置する面は,反りによって膨らむ方向の面である。このとき,基板500の反りが発生すると予測される部位において,反りによって膨らむ方向の面側に部品が搭載される場合には,ピン治具700は設置できない。
Since the
反り対策処理部145において,ピン治具設置処理部147は,ピン治具設置による反り抑制手法を,解析用モデルを用いたシミュレーション上で実行する。
In the warp
ピン治具設置処理部147は,リフロー解析の結果から,基板モデルにおいて,変位量が所定の閾値以上の節点を抽出する。ピン治具設置処理部147は,変位量が所定の閾値以上の領域内の節点から,コンピュータ上でピン治具を模した剛要素を設置する節点を決定する。基板モデルにおいて,ピン治具を模した剛要素を設置する面は,リフロー解析によって基板モデルの要素が変位する方向の面である。
The pin jig
このとき,ピン治具設置処理部147は,部品データ記憶部220に記憶された部品データで,部品の搭載面,搭載位置を確認する。上述したように,部品が搭載される位置にピン治具を設置することはできない。そのため,ピン治具設置処理部147は,リフロー解析によって基板モデルの要素が変位する方向の面で,部品の搭載が設定されている領域の節点については,その節点が変位量が所定の閾値以上の領域内の節点であっても,剛要素の設定を行う節点としない。
At this time, the pin jig
図13(B)は,変位量が最大の節点を,剛要素を設置する節点として決定した例を示す。図13(B)の上図は,リフロー解析実行後の基板モデル300を側面から見た図である。また,図13(B)の下図は,図13(B)の上図に示す基板モデル300の変位量が大きい箇所を,図13(B)の上図に示す基板モデル300の下面の方から見た図である。
FIG. 13B shows an example in which the node having the maximum displacement is determined as the node for installing the rigid element. The upper part of FIG. 13B is a view of the
図13(B)の下図において,格子は,図11(B)と同様に,基板モデル300におけるメッシュを表している。また,また,図13(B)において,図11(B)と同様に,黒点が変位量が所定の閾値以上である節点を示し,白抜点が変位量が最大の節点を示す。図13(B)において,ハッチング領域は,剛要素を設置する位置を示す。
In the lower diagram of FIG. 13B, the lattice represents a mesh in the
ピン治具設置処理部147は,図13(B)の上図に示すように,リフロー解析実行後の基板モデル300において,変位量が大きい箇所,ここでは変位量が所定の閾値以上である節点を抽出する。このとき,抽出された節点は,図13(B)の下図に示す通りであるものとする。ピン治具設置処理部147は,変位量が所定の閾値以上の領域内の節点のうち,変位量が最大の節点を,ピン治具を模した剛要素を設置する節点に決定する。
As shown in the upper diagram of FIG. 13B, the pin jig
なお,ピン治具を模した剛要素を設置する節点の位置については,所定以上の変位が検出された領域内の節点であれば,任意の設計が可能である。例えば,変位量が所定の閾値以上である領域の重心に最も近い節点を,剛要素を設置する節点としてもよい。また,例えば,変位量が所定の閾値以上である領域内の節点で,反対側の面に搭載される部品の中心に最も近い節点を,剛要素を設置する節点としてもよい。 As for the position of the node where the rigid element imitating the pin jig is installed, any design is possible as long as the node is in a region where a displacement greater than or equal to a predetermined value is detected. For example, the node closest to the center of gravity of the region where the displacement amount is equal to or greater than a predetermined threshold may be set as the node for installing the rigid element. Further, for example, a node closest to the center of a component mounted on the opposite surface at a node in a region where the displacement is equal to or greater than a predetermined threshold may be set as a node for installing the rigid element.
ピン治具設置処理部147は,治具データ記憶部270に記憶された治具データを参照し,ピン治具を模した剛要素を生成する。ピン治具設置処理部147は,リフロー解析実行前の基板モデル500において,決定された節点の位置に,生成された剛要素を設置する。
The pin jig
図13(C)は,ピン治具を模した剛要素310が設置された,リフロー解析実行前の基板モデル300の例を示す。図13(C)に示す基板モデル300において,剛要素310は,リフロー解析を実行しても,設置された位置から動かない。そのため,図13(C)に示す基板モデル300の剛要素310が設置された位置では,リフロー解析を実行しても,基板モデル300に変位が発生しない。
FIG. 13C shows an example of the
ピン治具設置処理部147は,このようなリフロー実行時に基板の変位を抑える治具を模した剛要素を設定する処理を,基板反り解析用モデル記憶部142に記憶された基板反り解析用モデルに対して実行する。
The pin jig
基板反り解析処理部140では,基板反り解析用モデル記憶部142に記憶された,ピン治具設置処理部147によって剛要素が設定された基板反り解析用モデルに対して,リフロー解析実行部143により,再度リフロー解析を行う。
In the substrate warpage
リフロー解析結果判定部144は,再度のリフロー解析の結果を判定する。まだ問題が解消されていない場合に,基板にまだ剛要素の設定が可能な領域があれば,反り対策処理部145は,さらにピン治具設置処理部147によって,基板への剛要素の設定を試みてもよい。
The reflow analysis result
まだ問題が解消されていない場合に,基板に剛要素の設定が可能な領域がなければ,反り対策処理部145は,別の反り対策処理を実行する。
If the problem has not yet been solved and there is no region where the rigid element can be set on the board, the warp
このように,実装基板の解析モデルに対するリフロー実行時に基板の変位を抑える治具を模した剛要素を設定する処理により,基板の反りを抑制する対策処理を実装基板の解析モデルで実行することが可能となる。 In this way, it is possible to execute a countermeasure process to suppress the warpage of the board with the analysis model of the mounting board by setting a rigid element that imitates a jig that suppresses the displacement of the board when performing reflow on the analysis model of the mounting board. It becomes possible.
なお,リフロー解析実行後の解析用モデルがリフロー解析結果記憶部150に記憶される際には,設置された剛要素は取り除かれる。
When the analysis model after execution of the reflow analysis is stored in the reflow analysis
図14,図15は,本実施の形態による,はんだ量変更による反り対処手法の例を説明する図である。 14 and 15 are diagrams for explaining an example of a warping countermeasure method by changing the amount of solder according to the present embodiment.
図14(A)は,実際の基板500と部品600との接合部の例を示す。図14(A)の左図は,リフロー実行前の基板500と部品600との接合部の例を示し,図14(A)の右図は,リフロー実行後の基板500と部品600との接合部の例を示す。
FIG. 14A shows an example of a joint portion between the
図14(A)の左図において,はんだボール610は,あらかじめ部品600側に付いている。はんだペースト520は,マスクを用いて,基板のランド510上に印刷される。ランド510は,基板500における接合部の銅パッドである。
In the left view of FIG. 14A, the
部品600側のはんだボール610と,基板500に印刷されたはんだペースト520とが,リフローの実行で溶解し,図14(A)の右図に示すはんだバンプ800が形成される。リフロー実行後のはんだバンプ800の形状は,はんだボール610,はんだペースト520の体積や,はんだの表面張力などによって決定される。
The
リフロー実行後の接合部における基板500と部品600との距離,すなわちはんだの接合長は,リフローの実行で発生する基板500や部品600の反りの影響を受ける。
The distance between the
はんだの接合長が長くなれば,基板500と部品600とを接合するのに必要となるはんだ量が多くなる。そのため,基板500や部品600の反りによってはんだの接合長が長くなれば,当初供給されたはんだ量では足りなくなり,オープン不良となる可能性が高くなる。
As the solder joint length increases, the amount of solder required to join the
はんだの接合長が短くなれば,基板500と部品600とを接合するのに必要となるはんだ量が少なくなる。そのため,基板500や部品600の反りによってはんだの接合長が短くなれば,当初供給されたはんだ量では多すぎるようになり,ブリッジ不良となる可能性が高くなる。
If the solder joint length is shortened, the amount of solder required to join the
はんだ量変更による反り対処手法では,基板500と部品600とを接合するはんだ量を調整することで,基板500や部品600の反りによって,オープン不良やブリッジ不良となることを防止する。
In the warping countermeasure method by changing the amount of solder, the amount of solder for joining the
本実施の形態の解析用モデルでは,基板と部品との接合部におけるはんだは,基板と部品との距離に応じて伸縮するビーム要素で表現される。 In the analysis model of this embodiment, the solder at the joint between the substrate and the component is expressed by a beam element that expands and contracts according to the distance between the substrate and the component.
図14(B)は,解析用モデルにおいて,基板と部品との接合部に配置するはんだビーム要素320の例を示す。図14(B)に示すはんだビーム要素320は,解析用モデル上で基板と部品との接合部におけるはんだを表現した円柱形のビーム要素である。
FIG. 14B shows an example of the
はんだビーム要素320の高さhは,接合部における基板と部品との距離,すなわちはんだの接合長を表している。はんだビーム要素320は,基板と部品との距離に応じて,高さ方向に伸縮する。はんだビーム要素の体積αは,基板と部品との接合部におけるはんだの体積を表している。
The height h of the
例えば,部品600に付いたはんだボール610の情報は,部品データ記憶部220に記憶された部品データから得られる。また,はんだペースト520の情報は,マスクデータ記憶部230に記憶されたマスクデータから得られる。
For example, information on the
得られたはんだボール610の情報とはんだペースト520の情報とで,はんだテーブル記憶部240に記憶されたはんだテーブルを参照し,リフロー実行後のはんだバンプ800の高さすなわちはんだの接合長や,はんだの体積が得られる。例えば,図7に示すはんだテーブル245において,実装後はんだ情報の平均高さが,リフロー実行後のはんだバンプ800の高さ,すなわちはんだの接合長である。また,図7に示すはんだテーブル245において,実装後はんだ情報のはんだ体積が,リフロー実行後のはんだバンプ800の体積である。
By referring to the solder table stored in the solder
モデル生成部120は,はんだビーム要素320を生成する際に,得られたはんだの接合長を,はんだビーム要素320の高さhとする。また,モデル生成部120は,得られたリフロー実行後のはんだバンプ800の体積を,はんだビーム要素320の体積αとする。はんだビーム要素320の底面積aは,
(はんだビーム要素320の体積α)÷(はんだビーム要素320の高さh)
で求められる。
When generating the
(Volume α of solder beam element 320) ÷ (height h of solder beam element 320)
Is required.
図14(C)は,解析用モデルの接合部に,はんだビーム要素320を配置した例を示す。図14(C)において,部品モデル330は,解析用モデルにおける部品部分のモデルである。図14に示すように,解析モデルの接合部において,はんだビーム要素320は,一方の底面が基板モデル300に接触するように配置され,他方の底面が部品モデル330に接触するように配置される。
FIG. 14C shows an example in which the
基板反り解析処理部140のリフロー解析実行部によるリフロー解析の実行時には,基板モデル300,部品モデル330の変位に応じて,はんだビーム要素320は,高さ方向に伸縮する。
When the reflow analysis is performed by the reflow analysis execution unit of the substrate warp
図15(A)は,リフロー解析実行後のはんだビーム要素320の高さhの伸び量Δhが正の値である,すなわちΔh>0である場合の例を示す。リフロー解析実行後の解析用モデルの接合部において,変位により基板と部品とが離れた場合には,それらの間に配置されたはんだビーム要素320の伸び量Δhは,図15(A)に示すように,正の値となる。上述したように,リフローによって接合部の基板と部品とが離れると,すなわち接合部におけるはんだの接合長が長くなると,その接合部はオープン不良となる可能性が高くなる。
FIG. 15A shows an example in which the elongation amount Δh of the height h of the
図15(B)は,リフロー解析実行後のはんだビーム要素320の高さhの伸び量Δhが負の値である,すなわちΔh<0である場合の例を示す。リフロー解析実行後の解析用モデルの接合部において,変位により基板と部品とが近づいた場合には,それらの間に配置されたはんだビーム要素320の伸び量Δhは,図15(B)に示すように,負の値となる。上述したように,リフローによって接合部の基板と部品とが近づくと,すなわち接合部におけるはんだの接合長が短くなると,その接合部はブリッジ不良となる可能性が高くなる。
FIG. 15B shows an example in which the elongation amount Δh of the height h of the
このような状況に対処するために,反り対策処理部145のはんだ量変更処理部148は,基板と部品とのはんだ量を変更し,その変更したはんだ量を,基板反り解析用モデル記憶部142に記憶された基板反り解析用モデルの接合部に反映する処理を行う。
In order to cope with such a situation, the solder amount
例えば,はんだ量変更処理部148は,リフロー解析実行部143によるリフロー解析実行後の基板反り解析用モデルにおいて,各接合部における基板と部品との距離,すなわち各接合部におけるはんだビーム要素320の高さh+Δhが,所定の範囲内であるかを判定する。
For example, the solder amount
例えば,はんだ量変更処理部148は,各接合部について,はんだビーム要素320の高さh+Δhが,オープン不良の可能性の判断基準を示す所定の閾値ThLong以下であり,かつブリッジ不良の可能性の判断基準を示す所定の閾値ThShort 以上であるかを判定する。すなわち,はんだ量変更処理部148は,各接合部について,
ThShort ≦h+Δh≦ThLong
を満たすか否かを判定する。
For example, the solder amount
Th Short ≦ h + Δh ≦ Th Long
It is determined whether or not the above is satisfied.
なお,これらの閾値ThLong,ThShort は,上述のリフロー解析結果判定部144で用いる閾値データ記憶部250に記憶された閾値データの閾値と同じでもよいし,別に設定された閾値でもよい。例えば,閾値ThLong,ThShort は,部品やはんだボールのピッチごとに設定されている。また,閾値ThLong,ThShort が,はんだビーム要素320の高さh+Δhの閾値ではなく,伸び量Δhの閾値や,伸び率Δh/hの閾値などであってもよい。
Note that these threshold values Th Long and Th Short may be the same as the threshold values of the threshold data stored in the threshold
はんだ量変更処理部148は,はんだビーム要素320の高さh+Δhが,所定の範囲外である接合部について,すなわちh+Δh>ThLongまたはh+Δh<ThShort である接合部について,供給するはんだ量を変更する処理を行う。
The solder amount
はんだビーム要素320は,リフロー解析実行時に,基板と部品との距離に応じて高さ方向に伸縮し,底面積aは変化しないので,図15に示すように,リフロー解析実行前の体積αが,リフロー解析実行後にα’に変化する。
When the reflow analysis is performed, the
実際の実装基板では,はんだバンプ800の体積ははんだの接合長では変化せず,例えば,はんだの接合長の伸縮に応じて,はんだバンプ800の太さや,基板500との接触面積,部品600との接触面積などが変化する。このはんだバンプ800の太さや,基板500との接触面積,部品600との接触面積が変化の影響を受けて,オープン不良やブリッジ不良などの接合不良が起こる。
In an actual mounting board, the volume of the
はんだビーム要素320は,基板と部品との距離に応じた高さの伸縮に関わらず,底面積aは変化しない。すなわち,はんだビーム要素320の底面積aは,理想状態を保っていると考えることができる。このように仮定すると,リフロー解析実行後のはんだビーム要素320の体積α’は,その接合部において接合不良を回避できるはんだ量を示すことになる。
The
はんだ量変更処理部148は,実際のはんだバンプ800の体積が,リフロー解析実行後のはんだビーム要素320の体積α’となるように,マスクの該当接合部におけるマスク開口率または印刷はんだ径を調整する。
The solder amount
部品600に付いたはんだボール610の体積の変更は,部品メーカレベルでの変更が必要となるため,容易ではない。そのため,リフロー実行後のはんだバンプ800の体積を調整する際には,基板500に印刷するはんだペースト520の供給量の調整が行われる。また,接合部ごとにマスクの厚さを調整することは,容易ではない。そのため,基板500に印刷するはんだペースト520の供給量を調整する際には,マスクの該当接合部の開口部におけるマスク開口率や印刷はんだ径の調整が行われる。
Changing the volume of the
例えば,はんだ量変更処理部148は,リフロー解析実行後のはんだビーム要素320の底面積aと高さh+Δhとから,
α’=a×(h+Δh)
により,リフロー解析実行後のはんだビーム要素320の体積α’を得る。
For example, the solder amount
α ′ = a × (h + Δh)
Thus, the volume α ′ of the
また,はんだ量変更処理部148は,部品データ記憶部220に記憶された部品データから,部品600に付いたはんだボール610の情報を得る。また,はんだ量変更処理部148は,マスクデータ記憶部230に記憶されたマスクデータから,使用するマスクのマスク厚さを得る。
In addition, the solder amount
はんだ量変更処理部148は,得られたはんだビーム要素320の体積α’と,得られたはんだボール610の情報と,得られたマスク厚さとで,はんだテーブル記憶部240に記憶されたはんだテーブルを参照し,該当接合部における変更後の印刷はんだ径を得る。例えば,図7に示すはんだテーブル245において,得られた情報で,BGA情報におけるはんだボール610の情報,供給はんだ情報におけるマスク厚さ,実装後はんだ情報のはんだ体積を参照し,対応する供給はんだ情報の印刷はんだ径を得る。得られた印刷はんだ径が,マスクの該当接合部における変更後の印刷はんだ径となる。
The solder amount
このように,はんだ量変更処理部148は,接合不良が発生する可能性が高いとされた接合部について,マスクの該当接合部における変更後のマスク開口率または印刷はんだ径を求める。はんだ量変更処理部148は,求めたマスク開口率または印刷はんだ径の情報を,反り対策結果として,反り対策結果記憶部149に記憶する。
As described above, the solder amount
また,はんだ量変更処理部148は,供給はんだ量の変更に応じて,基板反り解析用モデル記憶部142に記憶された基板反り解析用モデルの該当接合部におけるはんだビーム要素320を変更する。
Also, the solder amount
例えば,はんだ量変更処理部148は,リフロー解析実行後のはんだビーム要素320の体積α’と,リフロー解析実行前の元のはんだビーム要素320の高さhとから,新たなはんだビーム要素320の底面積a’を求める。新たなはんだビーム要素320の底面積a’は,
a’=α’/h=a×(h+Δh)/h
により求められる。
For example, the solder amount
a ′ = α ′ / h = a × (h + Δh) / h
Is required.
はんだ量変更処理部148は,元のはんだビーム要素320の高さh,新たな底面積a’のはんだビーム要素320を生成する。はんだ量変更処理部148は,基板反り解析用モデル記憶部142に記憶された基板反り解析用モデルの該当接合部における元のはんだビーム要素320を,生成された新たなはんだビーム要素320に変更する。
The solder amount changing
このように,実装基板の解析モデルに対するはんだ量を変更する処理により,基板や部品の反りに対処する対策処理を実装基板の解析モデルで実行することが可能となる。 As described above, by the process of changing the solder amount with respect to the analysis model of the mounting board, it is possible to execute the countermeasure process for dealing with the warping of the board or the component with the analysis model of the mounting board.
図16は,本実施の形態の実装基板解析装置による実装基板解析処理フローチャートである。 FIG. 16 is a mounting board analysis processing flowchart by the mounting board analyzing apparatus of the present embodiment.
実装基板解析装置100において,モデル生成部120は,基板配線図データ,基板構成データに基づいて,コンピュータ上で解析対象の基板の形状を示す3次元基板モデルを生成する(ステップS10)。
In the mounting board analyzing apparatus 100, the
モデル生成部120は,3次元基板モデル,部品データに基づいて,コンピュータ上で実装基板の形状を示す実装基板モデルを生成する(ステップS11)。このとき,モデル生成部120は,基板と部品との各接合部について,基板と部品とを接合するはんだを表すはんだビーム要素を配置する。
The
モデル生成部120は,実装基板モデルに対して材料定義や有限要素メッシュ分割を行い,実装基板の解析用モデルである実装基板解析用モデルを生成する(ステップS12)。生成された実装基板解析用モデルは,実装基板解析用モデル記憶部130に記憶される。
The
基板反り解析処理部140において,基板反り解析用モデル生成部141は,実装基板解析用モデルに対して設定された拘束条件,荷重条件,物性値などを与え,リフロー解析の条件が設定された実装基板の解析用モデルである基板反り解析用モデルを生成する(ステップS13)。生成された基板反り解析用モデルは,基板反り解析用モデル記憶部142に記憶される。
In the board warpage
リフロー解析実行部143は,基板反り解析用モデル記憶部142に記憶された基板反り解析用モデルを用いて,リフロー解析を実行する(ステップS14)。
The reflow
リフロー解析結果判定部144は,リフロー解析結果がOKであるかを判定する(ステップS15)。例えば,リフロー解析結果判定部144は,閾値データを参照し,フロー解析実行後の解析用モデルにおいて,接合部における基板と部品との距離が,設定された所定の下限閾値から上限閾値までの範囲内であるかを判定する。リフロー解析結果判定部144は,すべての接合部における基板と部品との距離が設定された所定の下限閾値から上限閾値までの範囲内であれば,リフロー解析結果がOKであると判定する。リフロー解析結果判定部144は,いずれかの接合部における基板と部品との距離が設定された所定の下限閾値から上限閾値までの範囲外であれば,リフロー解析結果がNGであると判定する。
The reflow analysis result
リフロー解析結果がOKであれば(ステップS15のYES),基板反り解析処理部140は,リフロー解析結果をリフロー解析結果記憶部150に記録する(ステップS17)。ここでは,基板反り解析処理部140は,リフロー解析結果として,リフロー解析実行後の解析用モデルをリフロー解析結果記憶部150に記憶する。信頼性評価解析部160は,リフロー解析結果記憶部150に記憶されたリフロー解析実行後の解析用モデルを用いて,温度サイクル,落下衝撃等の信頼評価解析のシミュレーションを実行する(ステップS18)。
If the reflow analysis result is OK (YES in step S15), the substrate warpage
リフロー解析結果がOKでなければ(ステップS15のNO),すなわちリフロー解析結果がNGであれば,基板反り解析処理部140は,反り対策処理を実行する(ステップS16)。反り対策処理の詳細については後述する。基板反り解析処理部140は,反り対策処理実行後のリフロー解析結果をリフロー解析結果記憶部150に記録する(ステップS17)。ここでは,基板反り解析処理部140は,リフロー解析結果として,リフロー解析実行後の解析用モデルをリフロー解析結果記憶部150に記憶する。信頼性評価解析部160は,リフロー解析結果記憶部150に記憶されたリフロー解析実行後の解析用モデルを用いて,温度サイクル,落下衝撃等の信頼評価解析のシミュレーションを実行する(ステップS18)。
If the reflow analysis result is not OK (NO in step S15), that is, if the reflow analysis result is NG, the substrate warpage
図17〜図19を用いて,本実施の形態の実装基板解析装置100における基板反り解析処理部140による反り対策処理の流れを説明する。
The flow of warp countermeasure processing by the substrate warpage
ここでは,リフロー解析の結果がNGである場合に,ベタ配線パターン抜き処理,ピン治具設置処理,はんだ変更処理の順に優先して処理を行う例を説明する。なお,どの反り対策処理を優先するかは,任意である。反り対策処理の優先順は,あらかじめ決めてあってもよいし,解析の実行開始時にオペレータが指定するようにしてもよい。 Here, an example will be described in which, when the result of the reflow analysis is NG, processing is preferentially performed in the order of solid wiring pattern removal processing, pin jig installation processing, and solder change processing. It should be noted that which warp countermeasure processing is given priority is arbitrary. The priority order of the warp countermeasure processing may be determined in advance, or may be designated by the operator at the start of analysis execution.
また,ある反り対策処理を実行しても,完全には反りの問題が解消できなかった場合に,前の反り対策処理の結果を残したまま次の反り対策処理に移ってもよいし,前の反り対策処理の結果をリセットして次の反り対策処理に移ってもよい。ここでは,ある反り対策処理を実行しても,完全には反りの問題が解消できなかった場合に,前の反り対策処理の結果を残したまま次の反り対策処理に移るものとする。 In addition, if a warp problem cannot be completely solved even if a certain warp countermeasure process is executed, the process may proceed to the next warp countermeasure process while leaving the result of the previous warp countermeasure process. The result of the warp countermeasure process may be reset and the process proceeds to the next warp countermeasure process. Here, if a warp problem cannot be completely solved even if a certain warp countermeasure process is executed, the process proceeds to the next warp countermeasure process while leaving the result of the previous warp countermeasure process.
図17は,本実施の形態の基板反り解析処理部によるベタ配線パターン抜き処理フローチャートである。 FIG. 17 is a flowchart of a solid wiring pattern removal process performed by the substrate warp analysis processing unit of the present embodiment.
ここでは,リフロー解析実行後の解析用モデルにおいて基板が変位した方向の最も外側のベタ配線層のみを,変更対象のベタ配線層とする。 Here, only the outermost solid wiring layer in the direction in which the substrate is displaced in the analysis model after the reflow analysis is executed is set as the solid wiring layer to be changed.
基板反り解析処理部140において,反り対策処理部145のベタ配線パターン抜き処理部146は,リフロー解析の結果,すなわちリフロー解析実行後の解析用モデルから,変位量が所定以上の節点を抽出する(ステップS100)。
In the board warpage
ベタ配線パターン抜き処理部146は,変更可能領域データ記憶部260に記憶された変更可能領域データを参照し,材料変更が可能とされる領域の情報を取得する(ステップS101)。
The solid wiring pattern
ベタ配線パターン抜き処理部146は,抽出された節点を中心とする所定パターンで材料変更が可能な領域があるかを判定する(ステップS102)。ここでは,ベタ配線パターン抜き処理部146は,抽出された各節点について,節点を中心とした所定パターンが材料変更が可能とされる領域内に含まれるか否かを判定する。なお,すでに材料変更が設定された領域は,材料変更が可能とされる領域には含まれない。
The solid wiring pattern
所定パターンで材料変更が可能な領域がなければ(ステップS102のNO),基板処理解析処理部140は,反り対策処理部145のピン治具設置処理部147によるピン治具設置処理に移る。
If there is no region where the material can be changed in the predetermined pattern (NO in step S102), the substrate processing
所定パターンで材料変更が可能な領域があれば(ステップS102のYES),ベタ配線パターン抜き処理部146は,ベタ配線層における,抽出節点を中心とする所定パターンの領域の材料を樹脂に変更する(ステップS103)。ここでの材料変更の対象となる解析用モデルは,基板反り解析用モデル記憶部142に記憶された基板反り解析用モデル,すなわちリフロー解析実行前の解析用モデルである。ベタ配線パターン抜き処理部146は,基板反り解析用モデルにおいて,変更対象のベタ配線層における,抽出節点を中心とする所定パターンの領域内のメッシュ要素の材料を,銅から樹脂に変更する。変更するパターン領域の中心節点は,例えば,変位量が最大の節点である。さらに材料変更する場合には,例えば,変更領域が重ならない条件で,変位量が最大の節点に最も近い抽出節点を,変更するパターン領域の中心節点とする。
If there is an area where the material can be changed in the predetermined pattern (YES in step S102), the solid wiring pattern
反り対策処理部145は,材料を変更した領域の情報を,反り対策処理結果として,反り対策結果記憶部149に記録する(ステップS104)。
The warp
リフロー解析実行部143は,基板反り解析用モデル記憶部142に記憶された,基板のベタ配線層における一部領域の材料が変更された基板反り解析用モデルを用いて,リフロー解析を実行する(ステップS105)。
The reflow
リフロー解析結果判定部144は,リフロー解析結果がOKであるかを判定する(ステップS106)。この処理は,図16のステップS15の処理と同様である。
The reflow analysis result
リフロー解析結果がOKでなければ(ステップS106のNO),すなわちリフロー解析結果がNGであれば,基板反り解析処理部140は,ステップS100の処理に戻り,さらに基板のベタ配線層における材料の変更を試みる。
If the reflow analysis result is not OK (NO in step S106), that is, if the reflow analysis result is NG, the board warpage
リフロー解析結果がOKであれば(ステップS106のYES),基板反り解析処理部140は,反り対策処理を終了し,図16のステップS17の処理に移る。
If the reflow analysis result is OK (YES in step S106), the substrate warp
図18は,本実施の形態の基板反り解析処理部によるピン治具設置処理フローチャートである。 FIG. 18 is a flowchart of the pin jig installation processing by the substrate warpage analysis processing unit of the present embodiment.
基板反り解析処理部140において,反り対策処理部145のピン治具設置処理部147は,リフロー解析の結果,すなわちリフロー解析実行後の解析用モデルから,変位量が所定以上の節点を抽出する(ステップS110)。
In the substrate warp
ピン治具設置処理部147は,部品データ記憶部220に記憶された部品データを参照し,各部品の搭載位置の情報を取得する(ステップS111)。
The pin jig
ピン治具設置処理部147は,抽出された節点に,ピン治具を設置可能な節点があるかを判定する(ステップS112)。ここでは,ピン治具設置処理部147は,部品の搭載位置の情報から,抽出された各節点について,変位した方向の面に部品が搭載されているか否かを判定する。
The pin jig
ピン治具を設置可能な節点がなければ(ステップS112のNO),基板処理解析処理部140は,反り対策処理部145のはんだ量変更処理部148によるはんだ量変更処理に移る。
If there is no node at which the pin jig can be installed (NO in step S112), the substrate processing
ピン治具を設置可能な節点があれば(ステップS112のYES),ピン治具設置処理部147は,抽出節点の位置に所定の剛要素を設置する(ステップS113)。ここでの剛要素の設置対象となる解析用モデルは,基板反り解析用モデル記憶部142に記憶された基板反り解析用モデル,すなわちリフロー解析実行前の解析用モデルである。設置する剛要素の情報は,治具データ記憶部270に記憶された治具データから得られる。剛要素を設置する節点は,例えば,変位量が最大の節点である。
If there is a node on which the pin jig can be installed (YES in step S112), the pin jig
反り対策処理部145は,剛要素を設置する位置の情報を,反り対策処理結果として,反り対策結果記憶部149に記録する(ステップS114)。
The warp
リフロー解析実行部143は,基板反り解析用モデル記憶部142に記憶された,剛要素が設置された基板反り解析用モデルを用いて,リフロー解析を実行する(ステップS115)。
The reflow
リフロー解析結果判定部144は,リフロー解析結果がOKであるかを判定する(ステップS116)。この処理は,図16のステップS15の処理と同様である。
The reflow analysis result
リフロー解析結果がOKでなければ(ステップS116のNO),すなわちリフロー解析結果がNGであれば,基板反り解析処理部140は,ステップS110の処理に戻り,さらに剛要素の設置を試みる。
If the reflow analysis result is not OK (NO in step S116), that is, if the reflow analysis result is NG, the substrate warpage
リフロー解析結果がOKであれば(ステップS116のYES),基板反り解析処理部140は,反り対策処理を終了し,図16のステップS17の処理に移る。
If the reflow analysis result is OK (YES in step S116), the board warpage
図19は,本実施の形態の基板反り解析処理部によるはんだ量変更処理フローチャートである。 FIG. 19 is a flowchart of a solder amount changing process by the board warpage analysis processing unit of the present embodiment.
基板反り解析処理部140において,反り対策処理部145のはんだ量変更処理部148は,リフロー解析の結果,すなわちリフロー解析実行後の解析用モデルから,接合部を1つ選択する(ステップS120)。
In the board warpage
はんだ量変更処理部148は,選択された接合部における解析結果のはんだビーム要素の高さ,すなわち選択された接合部における基板と部品との距離が,所定の範囲内であるかを判定する(ステップS121)。
The solder amount
解析結果のはんだビーム要素の高さが所定の範囲内であれば(ステップS121のYES),はんだ量変更処理部148は,ステップS126の処理に移る。
If the height of the solder beam element as the analysis result is within the predetermined range (YES in step S121), the solder amount
解析結果のはんだビーム要素の高さが所定の範囲内でなければ(ステップS121のNO),すなわち解析結果のはんだビーム要素の高さが所定の範囲外であれば,はんだ量変更処理部148は,以下のステップS122〜ステップS125の処理を行う。
If the height of the solder beam element as the analysis result is not within the predetermined range (NO in step S121), that is, if the height of the solder beam element as the analysis result is out of the predetermined range, the solder amount
はんだ量変更処理部148は,解析結果のはんだビーム要素の体積に基づいて,はんだペーストを印刷するマスクの該接合部におけるマスク開口率または印刷はんだ径を求める(ステップS122)。ここでは,解析結果のはんだビーム要素の体積に応じた,該当接合部におけるはんだペーストの供給量の変更が行われる。例えば,はんだ量変更処理部148は,該当接合部におけるはんだボールの情報を部品データ記憶部220に記憶された部品データから取得し,マスク厚さの情報をマスクデータ記憶部230に記憶されたマスクデータから取得する。はんだ量変更処理部148は,解析結果のはんだビーム要素の体積と,取得したはんだボール,マスク厚さの情報とで,はんだテーブル記憶部240に記憶されたはんだテーブルを参照し,該接合部におけるマスク開口率または印刷はんだ径を求める。
The solder amount
反り対策処理部145は,求めたマスク開口率または印刷はんだ径の情報を,反り対策処理結果として,反り対策結果記憶部149に記録する(ステップS123)。
The warp
また,はんだ量変更処理部148は,解析結果のはんだビーム要素の体積に基づいて,新たなはんだビーム要素を生成する(ステップS124)。ここでは,はんだペーストの供給量の変更に応じた,新たなはんだビーム要素の生成が行われる。例えば,はんだ量変更処理部148は,解析結果のはんだビーム要素の体積と,リフロー解析実行前のはんだビーム要素の高さから,新たなはんだビーム要素を生成する。
Also, the solder amount
はんだ量変更処理部148は,基板反り解析用モデル記憶部142に記憶された,リフロー解析実行前の基板反り解析用モデルにおける該当接合部のはんだビーム要素を,生成された新たなはんだビーム要素に変更する(ステップS125)。
The solder amount
はんだ量変更処理部148は,リフロー解析実行後の解析用モデルにおけるすべての接合部について,処理が終了したかを判定する(ステップS126)。
The solder amount
まだすべての接合部について処理が終了していなければ(ステップS126のNO),はんだ量変更処理部148は,ステップS120の処理に戻り,次の接合部の処理に移る。
If the processing has not been completed for all the joint portions (NO in step S126), the solder amount
すべての接合部について処理が終了していれば(ステップS126のYES),リフロー解析実行部143は,基板反り解析用モデル記憶部142に記憶された,はんだビーム要素が変更された基板反り解析用モデルを用いて,リフロー解析を実行する(ステップS127)。
If the processing has been completed for all the joints (YES in step S126), the reflow
基板反り解析処理部140は,反り対策処理を終了し,図16のステップS17の処理に移る。
The board warpage
以上説明した本実施の形態による実装基板解析装置100では,基板反り解析処理部140により,実装基板の解析用モデルを用いたシミュレーションで反りの評価・対策を繰り返し,反りの問題への対策が施されたリフロー解析実行後の実装基板の解析用モデルが得られる。図1に示す実装基板解析装置100では,さらに,得られたリフロー解析実行後の実装基板の解析用モデルを用いて,そのまま温度サイクル,落下衝撃等の信頼評価解析のシミュレーションを行うことができる。
In the mounting board analyzing apparatus 100 according to the present embodiment described above, the board warpage
このように,本実施の形態の実装基板解析装置100によって,実装基板の反りの評価を行うごとに,基板の設計に作業を戻す必要がないので,実装基板の反りへの対策に費やす時間を短縮することが可能となり,信頼性評価解析の時間短縮が可能となる。 Thus, it is not necessary to return the work to the board design each time the mounting board warpage is evaluated by the mounting board analyzing apparatus 100 according to the present embodiment, so that the time spent for countermeasures against the warping of the mounting board can be reduced. This makes it possible to shorten the time required for reliability evaluation analysis.
以上,本実施の形態について説明したが,本発明はその主旨の範囲において種々の変形が可能であることは当然である。 Although the present embodiment has been described above, the present invention can naturally be modified in various ways within the scope of the gist thereof.
例えば,本実施の形態では,変更可能領域データ記憶部260に記憶される変更可能領域データが,材料の変更が可能な領域の情報であるが,変更可能領域データが材料の変更が禁止された領域のデータであってもよい。変更可能領域データが材料の変更が禁止された領域のデータである場合には,変更可能領域データが材料の変更が禁止された領域以外の領域が,材料の変更が可能な領域となる。
For example, in the present embodiment, the changeable area data stored in the changeable area
100 実装基板解析装置
110 基板配線図データ記憶部
120 モデル生成部
130 実装基板解析用モデル記憶部
140 基板反り解析処理部
141 基板反り解析用モデル生成部
142 基板反り解析用モデル記憶部
143 リフロー解析実行部
144 リフロー解析結果判定部
145 反り対策処理部
146 ベタ配線パターン抜き処理部
147 ピン治具設置処理部
148 はんだ量変更処理部
149 反り対策結果記憶部
150 リフロー解析結果記憶部
160 信頼性評価解析部
210 基板構成データ記憶部
220 部品データ記憶部
230 マスクデータ記憶部
240 はんだテーブル記憶部
250 閾値データ記憶部
260 変更可能領域データ記憶部
270 治具データ記憶部
DESCRIPTION OF SYMBOLS 100 Mounting
Claims (6)
前記解析用モデル記憶部に記憶された解析用モデルに対して,基板と部品との接合部をはんだで接合するリフローのシミュレーションを実行するリフロー解析実行部と,
前記シミュレーション実行後の解析用モデルにおいて,接合部における基板と部品との距離が,所定の範囲内であるかを判定するリフロー解析結果判定部と,
前記接合部における基板と部品との距離が所定の範囲外である場合に,前記解析用モデル記憶部に記憶された解析用モデルに対して,少なくとも,基板のベタ配線層における一部領域の材料を変更する処理,リフロー実行時に基板の変位を抑える治具を模した剛要素を設定する処理,または基板と部品との接合部のはんだ量を変更し,変更したはんだ量を該接合部に反映する処理のいずれかを実行する基板反り対策処理部と,
前記基板反り対策処理部により実行された処理の結果を示す情報を記憶する反り対策結果記憶部とを備える
ことを特徴とする実装基板解析装置。 An analysis model storage unit for storing an analysis model of the board on which the component is mounted;
A reflow analysis execution unit that executes a reflow simulation for joining the joint between the substrate and the component with solder to the analysis model stored in the analysis model storage unit;
A reflow analysis result determination unit for determining whether the distance between the substrate and the component at the joint is within a predetermined range in the analysis model after the simulation is performed;
When the distance between the substrate and the component at the joint is outside a predetermined range, at least a material of a partial region in the solid wiring layer of the substrate with respect to the analysis model stored in the analysis model storage unit To change the amount of solder at the joint between the board and the component, and to reflect the changed amount of solder on the joint A substrate warpage countermeasure processing unit that executes any of the processes to be performed;
A mounting board analyzing apparatus comprising: a warping countermeasure result storage section for storing information indicating a result of processing executed by the board warpage countermeasure processing section.
前記基板反り対策処理部による,基板のベタ配線層における一部領域の材料を変更する処理では,
前記シミュレーション実行後の解析用モデルにおいて所定以上の変位が検出された領域を含む,前記変更可能領域情報記憶部に記憶された変更可能領域情報で材料変更が可能とされるベタ配線層の領域内の一部領域の材料を変更する処理を,前記解析用モデル記憶部に記憶された解析用モデルに対して実行し,
前記材料を変更する領域の情報を前記反り対策結果記憶部に記憶する
ことを特徴とする請求項1に記載された実装基板解析装置。 A changeable region information storage unit for storing changeable region information indicating a material changeable region in the solid wiring layer of the substrate;
In the process of changing the material of a partial region in the solid wiring layer of the substrate by the substrate warp countermeasure processing unit,
In the area of the solid wiring layer in which the material can be changed by the changeable area information stored in the changeable area information storage unit, including the area in which the displacement of a predetermined level or more is detected in the analysis model after the simulation is executed The process of changing the material of a partial area of the analysis model is executed on the analysis model stored in the analysis model storage unit,
The mounting board analyzing apparatus according to claim 1, wherein information on a region where the material is changed is stored in the warp countermeasure result storage unit.
前記基板反り対策処理部による,リフロー実行時に基板の変位を抑える治具を模した剛要素を設定する処理では,
前記シミュレーション実行後の解析用モデルにおいて所定以上の変位が検出された領域内で,かつ前記部品情報記憶部に記憶された部品情報から部品が搭載されないと判断される領域内に,変位を抑制する所定の剛要素を設置する処理を,前記解析用モデル記憶部に記憶された解析用モデルに対して実行し,
前記所定の剛要素を設置する位置の情報を前記反り対策結果記憶部に記憶する
ことを特徴とする請求項1または請求項2に記載された実装基板解析装置。 A component information storage unit for storing component information including information on a mounting position of the component on the board;
In the process of setting a rigid element that imitates a jig that suppresses displacement of the substrate during reflow execution by the substrate warpage countermeasure processing unit,
Displacement is suppressed in an area where a predetermined displacement or more is detected in the analysis model after execution of the simulation, and in an area where a part is determined not to be mounted based on the part information stored in the part information storage unit. A process of installing a predetermined rigid element is executed on the analysis model stored in the analysis model storage unit,
The mounting board analyzing apparatus according to claim 1 or 2, wherein information on a position where the predetermined rigid element is installed is stored in the warp countermeasure result storage unit.
前記基板反り対策処理部による,基板と部品との接合部のはんだ量を変更し,変更したはんだ量を該接合部に反映する処理では,前記シミュレーション実行後の解析用モデルにおいて基板と部品との距離が所定の範囲外である接合部について,
前記シミュレーションの実行によって伸縮したはんだビーム要素の体積変化に応じた新たなはんだビーム要素を生成し,前記解析用モデル記憶部に記憶された解析用モデルに配置されている元のはんだビーム要素を,生成された新たなはんだビーム要素に変更する処理を実行し,
前記シミュレーションの実行によって伸縮したはんだビーム要素の体積変化に応じた新たなはんだの体積に基づいて,基板へのはんだペーストの印刷に用いるマスクの該接合部におけるマスク開口率または印刷はんだ径を求める処理を実行し,
前記求めたマスク開口率または印刷はんだ径の情報を前記反り対策結果記憶部に記憶する
ことを特徴とする請求項1から請求項3までのいずれかに記載された実装基板解析装置。 In the analysis model stored in the analysis model storage unit, the circuit board and the component generated on the basis of the joint length and volume of the solder used in the joint are connected to the circuit board and the component. Solder beam elements that expand and contract in response to changes in distance are arranged.
In the processing of changing the solder amount of the joint between the board and the component by the substrate warpage countermeasure processing unit and reflecting the changed solder amount in the joint, the analysis model after the simulation is executed is performed between the substrate and the component. For joints where the distance is outside the specified range,
A new solder beam element corresponding to the volume change of the solder beam element expanded and contracted by the execution of the simulation is generated, and the original solder beam element arranged in the analysis model stored in the analysis model storage unit is Execute the process to change to the new solder beam element generated,
Processing for obtaining a mask opening ratio or a printed solder diameter at the joint portion of the mask used for printing the solder paste on the substrate based on the new solder volume corresponding to the volume change of the solder beam element expanded and contracted by the execution of the simulation And
The mounting board analyzing apparatus according to any one of claims 1 to 3, wherein information on the obtained mask aperture ratio or printed solder diameter is stored in the warpage countermeasure result storage unit.
前記コンピュータがアクセス可能な記憶部に記憶された,部品が搭載された基板の解析用モデルに対して,基板と部品との接合部をはんだで接合するリフローのシミュレーションを実行する過程と,
前記シミュレーション実行後の解析用モデルにおいて,接合部における基板と部品との距離が,所定の範囲内であるかを判定する過程と,
前記接合部における基板と部品との距離が所定の範囲外である場合に,前記記憶部に記憶された解析用モデルに対して,少なくとも,基板のベタ配線層における一部領域の材料を変更する処理,リフロー実行時に基板の変位を抑える治具を模した剛要素を設定する処理,または基板と部品との接合部のはんだ量を変更し,変更したはんだ量を該接合部に反映する処理のいずれかを実行する過程と,
前記処理を実行した後の前記記憶部に記憶された解析用モデルに対して,リフローを想定したシミュレーションを実行する過程と,
前記実行された処理の結果を示す情報を,前記コンピュータがアクセス可能な記憶部に記憶する過程とを実行する
ことを特徴とする実装基板解析方法。 Computer
Performing a reflow simulation for joining the joint between the board and the component with solder on the analysis model of the board on which the component is mounted, which is stored in a storage unit accessible by the computer;
In the analysis model after execution of the simulation, a process of determining whether the distance between the board and the component at the joint is within a predetermined range;
When the distance between the board and the component at the joint is outside a predetermined range, the material of at least a part of the solid wiring layer of the board is changed with respect to the analysis model stored in the storage unit. Processing to set a rigid element that mimics the jig that suppresses displacement of the board when executing processing or reflow, or to change the solder amount at the joint between the board and the component, and to reflect the changed solder amount to the joint The process of doing either,
A process of executing a simulation assuming reflowing for the analysis model stored in the storage unit after executing the processing;
A method for analyzing a mounting board, comprising: storing information indicating a result of the executed process in a storage unit accessible by the computer.
前記コンピュータがアクセス可能な記憶部に記憶された,部品が搭載された基板の解析用モデルに対して,基板と部品との接合部をはんだで接合するリフローのシミュレーションを実行する手順と,
前記シミュレーション実行後の解析用モデルにおいて,接合部における基板と部品との距離が,所定の範囲内であるかを判定する手順と,
前記接合部における基板と部品との距離が所定の範囲外である場合に,前記記憶部に記憶された解析用モデルに対して,少なくとも,基板のベタ配線層における一部領域の材料を変更する処理,リフロー実行時に基板の変位を抑える治具を模した剛要素を設定する処理,または基板と部品との接合部のはんだ量を変更し,変更したはんだ量を該接合部に反映する処理のいずれかを実行する手順と,
前記処理を実行した後の前記記憶部に記憶された解析用モデルに対して,リフローを想定したシミュレーションを実行する手順と,
前記実行された処理の結果を示す情報を,前記コンピュータがアクセス可能な記憶部に記憶する手順とを
実行させるための実装基板解析プログラム。 Computer
A procedure for executing reflow simulation for joining a joint between a board and a component by soldering to a model for analyzing a board on which the component is mounted, stored in a storage unit accessible by the computer;
In the analysis model after execution of the simulation, a procedure for determining whether the distance between the board and the component at the joint is within a predetermined range;
When the distance between the board and the component at the joint is outside a predetermined range, the material of at least a part of the solid wiring layer of the board is changed with respect to the analysis model stored in the storage unit. Processing to set a rigid element that mimics the jig that suppresses displacement of the board when executing processing or reflow, or to change the solder amount at the joint between the board and the component, and to reflect the changed solder amount to the joint The procedure to do either,
A procedure for executing a simulation assuming reflowing on the analysis model stored in the storage unit after executing the processing;
A mounting board analysis program for executing a procedure for storing information indicating a result of the executed processing in a storage unit accessible by the computer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010249788A JP5637820B2 (en) | 2010-11-08 | 2010-11-08 | Mounting board analysis apparatus, mounting board analysis method, and mounting board analysis program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010249788A JP5637820B2 (en) | 2010-11-08 | 2010-11-08 | Mounting board analysis apparatus, mounting board analysis method, and mounting board analysis program |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012103785A true JP2012103785A (en) | 2012-05-31 |
JP5637820B2 JP5637820B2 (en) | 2014-12-10 |
Family
ID=46394137
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010249788A Expired - Fee Related JP5637820B2 (en) | 2010-11-08 | 2010-11-08 | Mounting board analysis apparatus, mounting board analysis method, and mounting board analysis program |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5637820B2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015133051A (en) * | 2014-01-15 | 2015-07-23 | 富士通株式会社 | Substrate analysis program, information processor, and substrate analysis method |
US9247636B2 (en) | 2013-03-12 | 2016-01-26 | International Business Machines Corporation | Area array device connection structures with complimentary warp characteristics |
JP2018197988A (en) * | 2017-05-24 | 2018-12-13 | 富士通株式会社 | Wiring board thermal stress analyzing method, device, and program |
CN111753458A (en) * | 2020-07-03 | 2020-10-09 | 北京航天微电科技有限公司 | Reflow soldering temperature field analysis method and device, and computer equipment |
US11558964B2 (en) * | 2020-01-07 | 2023-01-17 | International Business Machines Corporation | Process for in-situ warpage monitoring during solder reflow for head-in-pillow defect escape prevention |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05278193A (en) * | 1992-03-31 | 1993-10-26 | Matsushita Electric Ind Co Ltd | Designing method of aperture in metal mask |
WO2008001922A1 (en) * | 2006-06-27 | 2008-01-03 | Nec Corporation | Method for analyzing warp of board or electronic component, system for analyzing warp of board or electronic component and program for analyzing warp of board or electronic component |
JP2008066625A (en) * | 2006-09-11 | 2008-03-21 | Matsushita Electric Ind Co Ltd | Electronic component mounting device and electronic component packaging method |
WO2010021287A1 (en) * | 2008-08-18 | 2010-02-25 | 日本電気株式会社 | Substrate warpage predicting method, substrate warpage predicting system, and substrate warpage predicting program |
JP2011159870A (en) * | 2010-02-02 | 2011-08-18 | Nec Corp | Design condition calculating device, optimizing method for warpage and stress of board, and optimization program for warpage and stress of board |
-
2010
- 2010-11-08 JP JP2010249788A patent/JP5637820B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05278193A (en) * | 1992-03-31 | 1993-10-26 | Matsushita Electric Ind Co Ltd | Designing method of aperture in metal mask |
WO2008001922A1 (en) * | 2006-06-27 | 2008-01-03 | Nec Corporation | Method for analyzing warp of board or electronic component, system for analyzing warp of board or electronic component and program for analyzing warp of board or electronic component |
JP2008066625A (en) * | 2006-09-11 | 2008-03-21 | Matsushita Electric Ind Co Ltd | Electronic component mounting device and electronic component packaging method |
WO2010021287A1 (en) * | 2008-08-18 | 2010-02-25 | 日本電気株式会社 | Substrate warpage predicting method, substrate warpage predicting system, and substrate warpage predicting program |
JP2011159870A (en) * | 2010-02-02 | 2011-08-18 | Nec Corp | Design condition calculating device, optimizing method for warpage and stress of board, and optimization program for warpage and stress of board |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9247636B2 (en) | 2013-03-12 | 2016-01-26 | International Business Machines Corporation | Area array device connection structures with complimentary warp characteristics |
US9609744B2 (en) | 2013-03-12 | 2017-03-28 | International Business Machines Corporation | Area array device connection structures with complimentary warp characteristics |
JP2015133051A (en) * | 2014-01-15 | 2015-07-23 | 富士通株式会社 | Substrate analysis program, information processor, and substrate analysis method |
JP2018197988A (en) * | 2017-05-24 | 2018-12-13 | 富士通株式会社 | Wiring board thermal stress analyzing method, device, and program |
US11558964B2 (en) * | 2020-01-07 | 2023-01-17 | International Business Machines Corporation | Process for in-situ warpage monitoring during solder reflow for head-in-pillow defect escape prevention |
CN111753458A (en) * | 2020-07-03 | 2020-10-09 | 北京航天微电科技有限公司 | Reflow soldering temperature field analysis method and device, and computer equipment |
Also Published As
Publication number | Publication date |
---|---|
JP5637820B2 (en) | 2014-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5637820B2 (en) | Mounting board analysis apparatus, mounting board analysis method, and mounting board analysis program | |
JP5700186B1 (en) | Curing condition determination method, circuit device manufacturing method, and circuit device | |
US8975092B2 (en) | Method and system for controlling chip warpage during bonding | |
JP2006173613A (en) | Automation of probe positioning and method and device for developing improved printed circuit board using bead probe technology | |
JP2007199961A (en) | Analysis method, analysis system, and analyzer program of finite element method analysis model | |
Chow et al. | A finite element analysis of board level temperature cycling reliability of embedded wafer level BGA (eWLB) package | |
US9760670B2 (en) | Semiconductor device design methods and conductive bump pattern enhancement methods | |
JP2005026250A (en) | Method and device for predicting crack initiating timing in soldered junction | |
JP2006173614A (en) | Device and method for determining jig probe position within printed circuit board tester jig based on design of printed circuit board | |
JP6102362B2 (en) | Simulation analysis apparatus, simulation analysis method, program | |
Lau et al. | Realistic solder joint geometry integration with finite element analysis for reliability evaluation of printed circuit board assembly | |
Lau et al. | Board-Level Reliability Performance of Enterprise and Datacenter SSD Form Factor (EDSFF) | |
Wang et al. | Finite element modeling of CSP package subjected to board level drop test | |
JP2008210983A (en) | Reliability-design aiding method | |
JP6064440B2 (en) | Electronic device, method for manufacturing electronic device, and unit testing method for electronic component | |
JP2009015462A (en) | Structure simulation device, modeling program, and structure simulation method | |
Pei et al. | The effect of corner glue on BGA package temperature cycling performance: A modeling study | |
Rout | Design, Process, and Assembly Characterization Using Via-In-Pad Plated over Design in Multilayer NVDIMM Printed Circuit Boards | |
Braden et al. | Investigation into the impact of component floor plan layout on the overall reliability of electronics systems in harsh environments | |
Uppalapati et al. | Board design influence on BGA mechanical reliability | |
McCann et al. | Finite Element Modeling methodology for monotonic bend test of flip-chip BGA package | |
Gan et al. | Reliability Simulation and Modeling in Memory Packaging | |
Mao et al. | Packaging parameter analysis and optimization design on solder joint reliability for twin die stacked packages by variance in strain energy density (SED) of each solder joint | |
Psota et al. | Modeling of microelectronic structures and packages using ANSYS software | |
Dudash et al. | Design of Reliability Test Assemblies for WLCSP Solder Interconnects using Finite Element Modeling |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130805 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141007 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141021 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5637820 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |