JP2012103075A - 信号監視回路及び半導体装置 - Google Patents
信号監視回路及び半導体装置 Download PDFInfo
- Publication number
- JP2012103075A JP2012103075A JP2010251055A JP2010251055A JP2012103075A JP 2012103075 A JP2012103075 A JP 2012103075A JP 2010251055 A JP2010251055 A JP 2010251055A JP 2010251055 A JP2010251055 A JP 2010251055A JP 2012103075 A JP2012103075 A JP 2012103075A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- semiconductor device
- monitoring circuit
- switch
- predetermined signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】半導体装置のサイズを小さくできる信号監視回路を提供する。
【解決手段】半導体装置の電源端子と接地端子との間に直列に設けられた、電流源と、所定信号の状態に応じてオンオフする第一スイッチと、所定信号が監視対象の信号に設定されるとオンする第二スイッチと、を備え、所定信号の状態を前記半導体装置の消費電流によって監視する構成とした信号監視回路。
【選択図】図1
【解決手段】半導体装置の電源端子と接地端子との間に直列に設けられた、電流源と、所定信号の状態に応じてオンオフする第一スイッチと、所定信号が監視対象の信号に設定されるとオンする第二スイッチと、を備え、所定信号の状態を前記半導体装置の消費電流によって監視する構成とした信号監視回路。
【選択図】図1
Description
本発明は、半導体装置の内部回路の所定信号を監視する信号監視回路に関する。
従来の信号監視回路について説明する。図4は、従来の信号監視回路を示す図である。
ヒューズ71が切断されると、抵抗72によってNMOSトランジスタ73のゲート電圧が電源電圧になり、NMOSトランジスタ73がオンする。すると、テスト端子74の電圧は、半導体装置の内部回路の所定信号Sになる。このテスト端子74の電圧が監視されることにより、所定信号Sの反転の有無が監視される(例えば、特許文献1参照)。
ヒューズ71が切断されると、抵抗72によってNMOSトランジスタ73のゲート電圧が電源電圧になり、NMOSトランジスタ73がオンする。すると、テスト端子74の電圧は、半導体装置の内部回路の所定信号Sになる。このテスト端子74の電圧が監視されることにより、所定信号Sの反転の有無が監視される(例えば、特許文献1参照)。
しかし、従来の技術では、所定信号Sの反転の有無を監視するためのテスト端子が必要になる。よって、その分、半導体装置のチップサイズが大きくなる。
本発明は、上記課題に鑑みてなされ、チップサイズを小さくできる信号監視回路を提供する。
本発明は、上記課題を解決するため、半導体装置の内部回路の所定信号を監視する信号監視回路であって、前記半導体装置の電源端子と接地端子との間に設けられる電流源と、前記電流源に直列接続され、前記所定信号の状態に応じてオンオフする第一スイッチと、前記電流源に直列接続され、前記所定信号が監視対象の信号に設定されるとオンする第二スイッチと、を備え、前記所定信号の状態を前記半導体装置の消費電流によって監視する、ことを特徴とする信号監視回路を提供する。
本発明の信号監視回路を備えた半導体装置は、消費電流により所定信号の状態を監視できるので、半導体装置に所定信号監視用のテスト端子が不要になる。従って、半導体装置のサイズを小さくすることが可能である。
以下、本発明の実施形態を、図面を参照して説明する。
まず、信号監視回路の構成について説明する。図1は、本実施形態の信号監視回路を示す図である。
まず、信号監視回路の構成について説明する。図1は、本実施形態の信号監視回路を示す図である。
信号監視回路40は、電流源10、スイッチ20、及び、スイッチ30を備える。電流源10は、デプレション型NMOSトランジスタ11を備える。スイッチ20は、NMOSトランジスタ21を備える。スイッチ30は、NMOSトランジスタ31を備える。
電流源10は、電源端子と接地端子との間に設けられる。スイッチ20及びスイッチ30は、電流源10と接地端子との間に順番に設けられる。
デプレション型NMOSトランジスタ11のゲートは、接地端子に接続され、ソースは、NMOSトランジスタ21のドレインに接続され、ドレインは、電源端子に接続される。NMOSトランジスタ21のゲートは、制御信号線に接続される。NMOSトランジスタ31のゲートは、内部信号線に接続され、ソースは、接地端子に接続され、ドレインは、NMOSトランジスタ21のソースに接続される。
ここで、電流源10は、定電流Irefを流すことができる。所定信号S1が反転すると、スイッチ30はオンする。所定信号S1の監視時に、所定信号S1が監視対象の信号に設定されるように制御信号S2が反転すると、スイッチ20はオンする。スイッチ20及びスイッチ30の両方がオンすると、半導体装置における電源端子と接地端子との間の電流に定電流Irefが追加され、その分、半導体装置の消費電流が増える。
次に、信号監視回路40の動作について説明する。図2は、信号監視回路を備える半導体装置を示す図である。
ここで、図2に示すように、半導体装置51は信号監視回路40を備え、電流計52は半導体装置51の消費電流を監視し、信号監視回路40は半導体装置51の内部回路の所定信号S1(内部信号線の所定信号S1)を監視している。
所定信号S1の監視時において、制御信号線の制御信号S2がハイレベルに制御されるので、NMOSトランジスタ21がオンし、内部信号線の所定信号S1が監視対象の信号に設定される。この時、所定信号S1がハイレベルであると、NMOSトランジスタ31がオンするので、デプレション型NMOSトランジスタ11のゲート及びソースに接地電圧VSSが印加される。すると、デプレション型NMOSトランジスタ11は、定電流Irefを流す電流源として機能する。つまり、信号監視回路40は、定電流Irefを電源端子と接地端子との間に流す。この定電流Irefは図2の半導体装置51の消費電流に影響するので、定電流Irefが流れる分、半導体装置51の消費電流が増える。また、所定信号S1がローレベルであると、NMOSトランジスタ31がオフするので、デプレション型NMOSトランジスタ11は定電流Irefを流す電流源として機能しない。この時、信号監視回路40は電流を流さないので、半導体装置51の消費電流は増えない。
半導体装置51の動作において、所定信号S1の監視時、所定信号S1がハイレベルであるべき時に、図2において電流計52によって半導体装置51の消費電流が増えたことが把握されれば、所定信号S1が実際にハイレベルになっていることが把握される。よって、半導体装置51が正常に動作していることが把握される。
所定信号S1の非監視時において、制御信号線の制御信号S2がローレベルに制御されるので、NMOSトランジスタ21がオフし、内部信号線の所定信号S1が監視対象の信号に設定されない。この時、信号監視回路40は電流を流さないので、半導体装置51の消費電流は増えない。
このようにすると、半導体装置51の内部回路の所定信号S1の監視時に、半導体装置51の電源端子と接地端子との間に流れる消費電流が監視されることにより、所定信号S1の反転の有無が監視されるので、半導体装置51に所定信号監視用のテスト端子が不要になる。よって、その分、半導体装置51のチップサイズが小さくなる。
また、デプレション型NMOSトランジスタ11において、ゲートとソースとが接続される場合、ソース電圧が急激に変動すると、ゲート・ドレイン間寄生容量により、ドレイン電圧も変動してしまう恐れがある。しかし、ゲートはソースでなくて接地端子に接続されるので、前述の恐れはない。
また、ゲート及びソースに接地電圧VSSを印加されたデプレション型NMOSトランジスタ11が定電流Irefを流すので、定電流Irefは電源電圧VDDに依存しない。
デプレション型NMOSトランジスタ11のゲートは、図1では、接地端子に接続されているが、図示しないが、デプレション型NMOSトランジスタ11のソースに接続されても良い。
電流源10とスイッチ20とスイッチ30とは、図1では、電源端子と接地端子との間に順番に設けられているが、図示しないが、適宜、他の順番に設けられても良い。この時、スイッチ20及びスイッチ30内部のトランジスタの導電型は、適宜選択される。
電流源10は、図1では、デプレション型NMOSトランジスタ11で構成されるが、図示しないが、バイアス回路(図示せず)やカレントミラー回路(図示せず)などで構成されても良い。
図1では、電流源10と接地端子との間に、制御信号線の制御信号S2に制御され、内部信号線の所定信号S1を監視するスイッチ20及びスイッチ30が設けられている。ここで、例えば、複数本の内部信号線が監視される場合、図1の信号監視回路40が複数本の内部信号線にそれぞれ設けられても良いが、図3に示すように、電流源10と接地端子との間に、制御信号線の制御信号S4に制御され、内部信号線の所定信号S3を監視する他のスイッチ20及びスイッチ30が追加されても良い。制御信号線の制御信号S2がハイレベルに制御され、制御信号線の制御信号S4がローレベルに制御されると、内部信号線の所定信号S1が監視対象の信号に設定される。制御信号線の制御信号S2がローレベルに制御され、制御信号線の制御信号S4がハイレベルに制御されると、内部信号線の所定信号S3が監視対象の信号に設定される。なお、スイッチ20及びスイッチ30は、さらに追加されても良い。
10 電流源
11 デプレション型NMOSトランジスタ
20 スイッチ
21 NMOSトランジスタ
30 スイッチ
31 NMOSトランジスタ
11 デプレション型NMOSトランジスタ
20 スイッチ
21 NMOSトランジスタ
30 スイッチ
31 NMOSトランジスタ
Claims (3)
- 半導体装置の内部回路の所定信号を監視する信号監視回路であって、
前記半導体装置の電源端子と接地端子との間に設けられる電流源と、
前記電流源に直列接続され、前記所定信号の状態に応じてオンオフする第一スイッチと、
前記電流源に直列接続され、前記所定信号が監視対象の信号に設定されるとオンする第二スイッチと、を備え、
前記所定信号の状態を前記半導体装置の消費電流によって監視する、
ことを特徴とする信号監視回路。 - 前記第一スイッチ及び前記第二スイッチは、それぞれ監視すべき信号の数だけ設けられる ことを特徴とする請求項1記載の信号監視回路。
- 請求項1または2記載の信号監視回路を備えた、ことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010251055A JP2012103075A (ja) | 2010-11-09 | 2010-11-09 | 信号監視回路及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010251055A JP2012103075A (ja) | 2010-11-09 | 2010-11-09 | 信号監視回路及び半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012103075A true JP2012103075A (ja) | 2012-05-31 |
Family
ID=46393661
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010251055A Pending JP2012103075A (ja) | 2010-11-09 | 2010-11-09 | 信号監視回路及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012103075A (ja) |
-
2010
- 2010-11-09 JP JP2010251055A patent/JP2012103075A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8373485B2 (en) | Voltage level shifting apparatus | |
CN104701311A (zh) | 静电保护电路以及半导体集成电路装置 | |
US8847665B2 (en) | Semiconductor device and method of controlling analog switch | |
JP2013055102A (ja) | 半導体集積回路及び保護回路 | |
KR102627710B1 (ko) | 충방전 제어 장치, 및 배터리 장치 | |
JP6225541B2 (ja) | 半導体装置 | |
JP6239106B2 (ja) | 電源電圧よりも大きい電圧を支持するスイッチ | |
US9851733B2 (en) | Voltage dropping apparatus, voltage switching apparatus, and internal voltage supply apparatus using the same | |
KR101869752B1 (ko) | 반도체 장치 | |
US10263622B2 (en) | Semiconductor apparatus and method of controlling MOS transistor | |
US8132028B2 (en) | Motherboard and power supply module thereof | |
US9059703B2 (en) | Switch circuit | |
JP6795388B2 (ja) | 電圧異常検出回路及び半導体装置 | |
US8230251B2 (en) | Time sequence control circuit | |
JP2012103075A (ja) | 信号監視回路及び半導体装置 | |
EP3239800B1 (en) | Electronic device | |
JP2009282908A (ja) | レギュレータ | |
JP2006261233A (ja) | 入力保護回路 | |
US20100327915A1 (en) | Semiconductor device and method for resetting the same | |
US9712152B2 (en) | Circuit for controlling power supply | |
US10497456B2 (en) | Voltage holding circuit and electronic device using the same | |
US9166535B2 (en) | Circuit of operational amplifier | |
KR100718965B1 (ko) | 긴 활성화 시간을 갖는 정전기 방전 보호 회로 | |
US9698789B2 (en) | Integrated circuit | |
JP6062001B2 (ja) | 電源供給制御システム |