JP2012078623A - 液晶装置 - Google Patents
液晶装置 Download PDFInfo
- Publication number
- JP2012078623A JP2012078623A JP2010224599A JP2010224599A JP2012078623A JP 2012078623 A JP2012078623 A JP 2012078623A JP 2010224599 A JP2010224599 A JP 2010224599A JP 2010224599 A JP2010224599 A JP 2010224599A JP 2012078623 A JP2012078623 A JP 2012078623A
- Authority
- JP
- Japan
- Prior art keywords
- period
- signal
- reset
- pulse
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【解決手段】
1水平走査期間は、正極性の信号がデータ線に供給される第1期間H1と負極性の信号がデータ線に供給される第2期間H2とからなり、各々の期間は、リセット信号Vrおよびリセット信号Vrとは異なる電圧のプリチャージ信号Vpがデータ信号Vidとしてデータ線に供給される水平帰線期間Hbと、画像信号VDがデータ信号Vidとしてデータ線に供給される水平有効期間Haとからなる。
【選択図】図21
Description
反転駆動方式の一つとして、データ線に印加する電圧の極性を1フレーム周期で反転させるフレーム反転駆動方式が存在する。
すなわち、各画素の画面中での位置により、画素とデータ線との間の電位差が大きく異なり、画素からデータ線に対して発生するリーク電流の方向およびリーク電流の強さが大きく異なることになるため、画面の場所により表示が不均一になるという問題が生じていた。
領域走査駆動方式では、表示領域内の正極性の電位を有する画素数と負極性の電位を有する画素数とが、任意のタイミングにおいてほぼ等しくなる。また、データ線に印加される電圧は、1水平走査期間の短い周期内で極性が反転されるため、各画素とデータ線との電位差が、一定値のままで長期間維持されることもない。
このような領域走査駆動方式によって、画素とデータ線との間の電位の関係が、画面の場所により大きく偏った状態が長期間持続されることを防ぐことが可能となるため、画面の場所による表示の不均一性が解消される。
また、正極性のリセット信号、正極性の画像信号、負極性のリセット信号、および負極性の画像信号を順次、液晶に書き込むため、水平走査期間ごとに排他的にアクティブとなるシフトパルスを生成し、シフトパルスと第1乃至第4のイネーブル信号との論理積を演算することにより、選択信号を生成した。シフトパルスのパルス幅は第1乃至第4のイネーブル信号によって制限され、第1乃至第4のイネーブル信号は第1リセットパルス、第1書込パルス、第2リセットパルス、および第2書込パルスを割り当てることによって生成される。そして、第1リセットパルスと第1書込パルスとは、第1期間において排他的に生成され、第2リセットパルスと第2書込パルスとは、第2期間において排他的に生成されるから、1水平走査期間において、複数の行を選択し、正極性のリセット信号、正極性の画像信号、負極性のリセット信号、および負極性の画像信号を時分割で書き込むことが可能となる。
なお、上述した液晶装置は、前記走査線と前記データ線の交差に各々対応して設けられ、画素電極、共通電極、前記画素電極と前記共通電極との間に設けられた液晶、および前記走査線に選択信号が印加されると、前記データ線と前記画素電極とを電気的に接続するスイッチング素子を備えた画素回路と、前記共通電極の電位を基準として、前記第1リセット期間では正極性のリセット信号を前記データ線に供給し、前記第1書込期間では正極性の画像信号を前記データ線に供給し、前記第2リセット期間では負極性のリセット信号を前記データ線に供給し、前記第2書込期間では負極性の画像信号を前記データ線に供給するデータ線駆動回路とを備え、前記共通電位が所定電位であってもよい。
この場合には、画像信号が無効となる水平帰線期間において第1リセットパルスおよび第2リセットパルスを生成するので、データ線に画像信号を供給するタイミングを水平有効期間からシフトさせる必要がない。このため、リセット信号と画像信号とを時分割でデータ線に供給することが容易となる。
この場合には、プリチャージ信号をデータ線に供給するので、画像信号の書き込みに先立ち、データ線に付随する寄生容量に電荷を充放電させることができる。この結果、画像信号の電圧を液晶に確実に印加することが可能となる。さらに、第1書込パルスと第2書込パルスは、プリチャージ信号と画像信号とを書き込む期間を一体として指定するので、個別に指定する場合と比較して構成を簡素化することができる。
この場合には、表示すべき階調と無関係なリセット信号を液晶に書き込んだとしても、透過率または反射率が大きく変化する前に画像信号を液晶に書き込むことができる。この結果、本来、表示すべき階調と殆ど変らない階調を表示することが可能となる。
この場合には、第1リセットシフトパルスにより選択される行、第1書込シフトパルスにより選択される行、第2リセットシフトパルスにより選択される行、および、第2書込シフトパルスにより選択される行について、第1乃至第4のイネーブル信号を重複することなく割り当てる必要条件を充足することになる。
この場合、所定数の水平走査期間、すなわち、第1リセットパルスから第1書込パルスまでの期間、および第2リセットパルスから第2書込パルスまでの期間は、4k+2個の水平走査期間とするので、第1リセットシフトパルスにより選択される行、第1書込シフトパルスにより選択される行、第2リセットシフトパルスにより選択される行、および、第2書込シフトパルスにより選択される行について、第1乃至第4のイネーブル信号を重複することなく割り当てる必要条件を充足することになる。
この場合には、第1リセットシフトパルスにより選択される行、第1書込シフトパルスにより選択される行、第2リセットシフトパルスにより選択される行、および、第2書込シフトパルスにより選択される行について、第1乃至第4のイネーブル信号を重複することなく割り当てる必要条件を充足することになる。
垂直走査期間は、垂直有効期間と垂直帰線期間とから構成されるが、このうち画像信号が有効になるのは垂直有効期間である。このため、一方の極性の画像信号を書き込む期間を垂直有効期間と一致させれば、画像信号を時間的に圧縮伸長する必要は無い。本発明によれば、ある垂直走査期間の垂直有効期間において一方の極性の画像信号を書き込み、書き込みが終了しても直ちに他方の極性の画像信号の書き込みを開始するのではなく、一方の極性の画像信号の書き込み開始からP個の水平走査期間が経過した後に他方の画像信号の書き込みを開始する。従って、領域走査駆動を採用する場合であっても、画像信号を時間的に圧縮伸長する必要は無く、処理を簡素化できる。
以下、添付の図面を参照しながら本発明に係る様々な実施の形態を説明する。図面においては、各部の寸法の比率は実際のものとは適宜に異ならせてある。
表示パネル10は、複数の画素回路23を有する表示領域20と、複数の画素回路23を駆動する駆動回路30とを備える。また、制御回路40は、表示パネル10を制御するための各種の信号を供給するドライバ50と、ドライバ50にタイミング信号を供給するタイミングコントローラ60と、データ信号Vidを生成する表示データ生成回路70とを備える。
詳細は後述するが、本実施形態では領域走査駆動を採用し、画素回路23に対して1垂直走査期間Fにデータ信号Vidを4回書き込む。
Y転送開始パルスDyinは、1垂直走査期間Fにおいて2回アクティブとなり、その周期は1垂直走査期間Fの半分である。X転送開始パルスDxinは、1水平走査期間Hにおいて2回アクティブとなり、その周期は1水平走査期間Hの半分である。入力Yクロック信号Clyinは、1水平走査期間Hの2個分に相当する周期を有するクロック信号である。ドットクロック信号Dclkは、1水平走査期間Hを細分化し、各画素に対してデータ信号Vidが供給される期間を規定するクロック信号である。インバータ信号INVは、入力Yクロック信号Clyinの半周期に相当する期間を1周期とし、入力Yクロック信号Clyinの立ち上がりおよび立ち下がりのタイミングよりもドットクロック信号Dclkの1周期に相当する期間だけ遅れたタイミングで立ち下がる信号である。
なお、本実施形態では、垂直同期信号Vsyncと、水平同期信号Hsyncはタイミングコントローラ60において生成しているが、外部上位装置より供給を受けてもよい。
また、本実施形態では、インバータ信号INVは、入力Yクロック信号Clyinの立ち上がりおよび立ち下がりのタイミングよりもドットクロック信号Dclkの1周期分だけ遅れたタイミングで立ち下がる信号としているが、両者の間隔は、ドットクロック信号Dclkの1周期に限定されず、nを0≦nを満たす整数としてn周期に相当する間隔であっても構わない。
ここで、リセット信号は、後述するリセット駆動において、画素回路23の各液晶素子に対して印加される所定の電圧である。また、プリチャージ信号は、画素回路23に対して画像信号VDを書き込む前に、データ線22および画素回路23に存在する寄生容量の充電または放電を目的に印加される所定の電圧である。Y転送開始パルスDyinが供給されるタイミングで1画面分のデータがデータ信号Vidとして供給され、X転送開始パルスDxinが供給されるタイミングで1行分のデータがデータ信号Vidとして供給され、ドットクロック信号Dclkが供給されるタイミング(ドットクロック信号Dclkの立ち上がりおよび立ち下がりのタイミング)で1画素分のデータがデータ信号Vidとして供給される。
なお、本実施形態におけるタイミングコントローラ60は、従来の領域走査駆動に対応するものであり、リセット駆動を実行しないのであれば、ドライバ50を用いなくても表示パネル10を駆動することができる。ドライバ50は、領域走査駆動の機能をリセット駆動まで拡張するために用いられる。すなわち、ドライバ50を用いることによって、既存の領域走査駆動に用いるタイミングコントローラ60をリセット駆動と領域走査駆動とを同時に実行することが可能となる。これにより、既存のタイミングコントローラ60を流用できるので、リセット駆動と領域走査駆動とを同時に実行するタイミングコントローラを新規に開発する必要が無くなり、液晶装置1を安価に提供することが可能となる。
駆動回路30は、2M本の走査線21と接続する走査線駆動回路31と、N本のデータ線22と接続するデータ線駆動回路32とより構成される。
また、データ線駆動回路32は、表示データ生成回路より供給されるデータ信号Vidより、各画素回路23の階調を規定する画像信号VD[1]〜VD[N]を生成したうえで、N本のデータ線22に対して順次出力する。なお、詳細は後述するが、制御信号Nrgがハイレベルのときは、全てのデータ線22に対して、データ信号Vidを出力する。
画素回路23は、選択トランジスタ(スイッチング素子)235と、透明な画素電極231と透明なコモン電極233との間に設けられた液晶232とを備える液晶素子230と、保持容量COとを有する。
また、保持容量COは、一端が画素電極231に接続され、他端が一定の電圧たとえば接地電位GNDに保たれた容量線234に接続されている。
また、走査線21に供給される選択信号G[i]がローレベルの期間では、選択トランジスタ235はオフ状態となり、データ線22と画素電極231とは非導通の状態となる。一方、選択信号G[i]がハイレベルの期間では、選択トランジスタ235はオン状態となり、データ線22および選択トランジスタ235を介してデータ信号Vidが画素電極231に供給される。画素電極231に供給された信号は、液晶素子230の容量および保持容量COにより保持される。
以下の説明では、共通電位Vcomを所定電位の一例である基準電位として、データ信号Vidの電位が共通電位Vcomを上回る場合を正極性、データ信号Vidの電位が共通電位Vcomを下回る場合を負極性と称する。
そこで、1垂直走査期間内において、正極性または負極性のいずれか一方の画像信号のみを書き込むのではなく、一定の間隔を隔てた2つの画素に対して、それぞれ交互に正極性と負極性の画像信号の書き込みを行う領域走査駆動方式により、このような表示不均一の問題に対応している。
この配向不良の問題は、隣接する画素間の電位差が大きい場合に生じやすい。例えば、隣接する2つの画素間において、一方の画素に白表示相当の電圧Vwt(ノーマリーブラックモードの場合)、または、黒表示相当の電圧Vbk(ノーマリーホワイトモードの場合)等の基準電位に比べて大きな電位差を有する電圧を印加し、他方の画素に光学的閾値電圧Vth以下の電圧が印加されている場合には、画素間の電位差が大きくなり、横電界の影響による配向不良が生じやすくなる。また、一方の画素に正極性の電圧が印加され、他方の画素に負極性の電圧が印加される場合にも、同様に配向不良が生じやすくなる。
この場合、リセット電圧と、リセット電圧印加後に当該液晶に対して供給される画像信号とは、隣接画素間の電位差を最小化するために、同極性の電位を有する電圧を印加する。
図3(a)は、縦軸が走査線番号、すなわち画素回路23の行数(1から2Mまでの自然数)を表し、横軸が時間を表す。すなわち、図3(a)は、各時間において、各液晶素子230に対してデータ線22より印加される電圧または各液晶素子230が保持している電圧について表した図である。
直線LR1は、データ線22より正極性のリセット信号が供給される画素回路23の行数と、供給される時間との関係を示す。同様に、直線LV1は正極性の画像信号が供給される画素回路23の行数と時間との関係を示し、直線LR2は負極性のリセット信号が供給される画素回路23の行数と時間との関係を示し、直線LV2は負極性の画像信号が供給される画素回路23の行数と時間との関係を示す。
また、領域AreaR1、領域AreaV1、領域AreaR2、および領域AreaV2の各領域は、それぞれの領域の左側に接する、直線LR1、直線LV1、直線LR2、および直線LV2において印加された各種信号を保持する画素回路23の行数と、保持している時間との関係を表している。
同様に、直線LV1と交差する時刻T=t1で供給される正極性の画像信号を、領域AreaV1の範囲であるt1≦T≦t2の期間保持し、直線LR2と交差する時刻T=t2で供給される負極性のリセット信号を、領域AreaR2の範囲であるt2≦T≦t3の期間保持し、直線LV2と交差する時刻T=t3で供給される負極性の画像信号を、領域AreaV2の範囲であるt3≦T≦t4の期間保持する。
なお、各信号は、1水平走査期間H毎に、1ラインずつ供給される。すなわち、第2行目の画素回路23に対しては、第1行目よりも1水平走査期間Hだけ遅れたタイミングで、各信号が供給され、同様に、3行目、4行目、・・・、2M行目の画素回路23に対しても、1水平走査期間Hずつ遅れて各信号が供給される。
時刻T=T1においては、画面下方から上方に向けて順に、画素回路23が正極性のリセット信号を保持する領域AreaR1、画素回路23が正極性の画像信号を保持する領域AreaV1、画素回路23が負極性のリセット信号を保持する領域AreaR2、画素回路23が負極性の画像信号を保持する領域AreaV2が並ぶ。これらの各領域は、その幅を保ったまま、1水平走査期間H毎に1行ずつ下方に遷移する。
その後、領域AreaR1が画面下部に消滅し、時刻T=T2において、画面上には、画面下部より、領域AreaV1、領域AreaR2、領域AreaV2の順番に並ぶ。さらに、時刻T=T3においては、画面下部より、領域AreaV1、領域AreaR2、領域AreaV2の順番に並ぶとともに、画面上部より、新たに、領域AreaR1、領域AreaV1が出現する。
このように、最初の信号である正極性のリセット信号が全ての行に供給された後の任意のタイミングにおいて、表示領域20における、正極性の電位を有する領域と、負極性の電位を有する領域とは、ほぼ等しい面積を占めることになり、画面の不均一性の問題が解消される。
この中で、垂直有効期間Faは、各信号が1行目から2M行目まで供給されるのに要する期間であり、水平走査期間Hの2M個分の期間に相当する。垂直走査期間Fは、PをP>Mを満たす自然数としたとき、水平走査期間Hの2P個分の期間に相当する。また、垂直帰線期間Fbは、垂直走査期間Fより垂直有効期間Faを除いた時間であり、水平走査期間Hの2P−2M個分の期間に相当する。
本願のようなリセット駆動を採用し、液晶素子230に光学的飽和電圧Vsatを長時間印加する場合、図4(a)に示すとおり液晶素子230の相対透過率が90%となり、本来表示すべき階調とは異なる階調(例えば、ノーマリーブラックモードの場合、白表示)として観察者に知覚されてしまうため、画像のちらつきなどの表示上の不具合の要因となる。
すなわち、液晶素子230に対して光学的飽和電圧Vsatを印加する場合であっても、液晶素子230の相対透過率が0%から90%に変化する時間Trに比べて、十分に短い時間ΔTに限って印加すれば、液晶素子230の透過率がほとんど変化することなく、液晶素子230を配向不良の状態から脱する契機を与えることができる。
例えば、図4(d)、(e)に示すように、Vsatが5ボルトの場合、透過率が0%から10%に変化するまでに2ミリ秒を要し、0%から90%に変化するまでに5ミリ秒を要する液晶の場合、リセット駆動として液晶素子230に光学的飽和電圧Vsatを印加する時間ΔTを2ミリ秒以下、好ましくは1ミリ秒以下とすれば、液晶素子230の透過率をほぼ0%のまま変化させることなく、液晶素子230の配向不良を解消可能となる。
この例の場合、液晶の仕様として、周波数を60Hz、走査線数を1126本と仮定すると、1水平走査期間Hは、0.0148ミリ秒であり、ΔTを1ミリ秒とした場合、水平走査期間Hの67個に相当する。つまり、リセット信号を印加する行と、画像信号を印加する行との間隔が、67行程度であれば、観察者に知覚されることなく配向不良が解消されることになる。
走査線駆動回路31は、Yシフトレジスタ311と、2M本の走査線21に対応して設けられた2M個のゲート回路312とを備える。この例のゲート回路312はAND回路で構成されるが、論理レベルが整合するのであればNAND回路を用いてもよいことは勿論である。
Yシフトレジスタ311は、Y入力パルスDyをYクロック信号Clyに従って順次転送することによって、YシフトパルスY[1]〜Y[2M]を生成する。YシフトパルスY[1]〜Y[2M]の各々は、1水平走査期間Hにおいてアクティブとなるパルスである。YシフトパルスY[1]〜Y[2M]のアクティブ期間は、ゲート回路312に供給される第1乃至第4のイネーブル信号ENB1〜ENB4によって制限されて、選択信号G[1]〜G[2M]が生成される。
後述するようにY入力パルスDyは1垂直走査期間Fに4回アクティブとなる。このため、YシフトパルスY[1]〜Y[2M]のうち4つのパルスが同時にアクティブとなる水平走査期間が存在する。一方、ある水平走査期間Hにおいて、第1乃至第4のイネーブル信号ENB1〜ENB4は排他的にアクティブとなる。
したがって、YシフトパルスY[1]〜Y[2M]のうち4つのパルスが同時にアクティブになったとしても、それらのパルスのアクティブ期間は、第1乃至第4のイネーブル信号ENB1〜ENB4によって排他的に制限され、4つの選択信号として走査線21に供給される。
そこで、本実施形態では、図21に示すように1水平走査期間Hを分割して、正極性のリセット信号Vrを書き込むための第1リセット期間Tr1、正極性の画像信号VDを書き込むための第1書込期間Tw1、負極性のリセット信号Vrを書き込むための第2リセット期間Tr2、負極性の画像信号VDを書き込むための第2書込期間Tw2を設けている。
なお、第1書込期間Tw1では正極性の画像信号VDの他に、正極性のプリチャージ信号Vpが書き込まれ、第2書込期間Tw2では負極性の画像信号VDの他に、負極性のプリチャージ信号Vpが書き込まれる。変形例4で説明するようにプリチャージ信号Vpの書き込みはリセット駆動と領域走査駆動とを実現するために必須ではなく、省略してもよい。したがって、第1書込パルスV1は正極性の画像信号VDを書き込む期間を少なくとも指定し、第2書込パルスV2は正極性の画像信号VDを書き込む期間を少なくとも指定すればよい。
図7に、Yシフトレジスタ311の動作を規定するタイミングチャートを示す。第1番目の転送回路L[1]には、ドライバ50より、Yクロック信号Clyと、Yクロック信号Clyの1周期分の幅を有するパルスであるY入力パルスDyが供給される。第1番目の転送回路L[1]では、Yクロック信号Clyの立ち上がりのタイミングおよび立ち下りのタイミングに従い、Y入力パルスDyをYクロック信号Clyの半周期分だけ遅延させたパルス信号Dy[1]を、第2番目の転送回路L[2]と第1番目のAND回路313とに出力する。同様に、第i番目の転送回路L[i]は、第i−1番目の転送回路L[i−1]より供給されるパルス信号Dy[i−1]をYクロック信号Clyの半周期分だけ遅延させたパルス信号Dy[i]を、第i+1番目の転送回路L[i+1]、第i−1番目のAND回路313、および第i番目のAND回路313に出力する。第i番目のAND回路313は、第i番目の転送回路L[i]から出力されたパルス信号とDy[i]と、第i+1番目の転送回路L[i+1]から出力されたパルス信号Dy[i+1]との論理積を取ることで、Yクロック信号Clyの半周期に相当する幅を有するパルスであるYシフトパルスY[i]を生成する。
このように、各YシフトパルスY[1]、Y[2]、・・・Y[2M]は、お互いにYクロック信号Clyの半周期ずつ遅れたタイミングで順次排他的に出力されるパルス信号であり、第i番目のAND回路313から出力されるYシフトパルスY[i]は、i行目の走査線と接続するi行目のゲート回路312に対して出力される。
なお、詳細は後述するが、Y入力パルスDy1とDy2との間隔と、Y入力パルスDy3とDy4との間隔とは、いずれもYクロック信号Clyの半周期に相当する間隔(1水平走査期間)の4k+2個分(kは、4k+2<Mを満たす自然数)に相当する。
図9に、ゲート回路312に対して出力されるYシフトパルスY[i]について示す。以下、4つのY入力パルスDy1、Dy2、Dy3、およびDy4のそれぞれに対応するYシフトパルスY[i]を、第1リセットシフトパルスYr1、第1書込シフトパルスYv1、第2リセットシフトパルスYr2、および第2書込シフトパルスYv2とする。これら4つのYシフトパルスY[i]が、それぞれ一定の間隔を隔て、第1番目から第2M番目までのゲート回路312に対して上から順次出力される。すなわち、シフトレジスタ311からは、1水平走査期間において、最大4つのYシフトパルスY[i]が同時に出力される。
なお、本実施形態では、4つのY入力パルスDy1、Dy2、Dy3、およびDy4のそれぞれに対応するYシフトパルスY[i]を、第1リセットシフトパルスYr1、第1書込シフトパルスYv1、第2リセットシフトパルスYr2、および第2書込シフトパルスYv2としているが、それぞれ第2リセットシフトパルスYr2、第2書込シフトパルスYv2、第1リセットシフトパルスYr1、および第1書込シフトパルスYv1の順番に対応させても良い。
2M個のゲート回路312には、1水平走査期間内に最大4つのYシフトパルスY[i]が供給されるため、1水平走査期間Hにおいて、ゲート回路312から最大4つの選択信号G[i]が出力され、4本の走査線21が選択される。
図5に示されたとおり、1行目から4行目のゲート回路312に対しては、第1から第4のイネーブル信号ENB1〜ENB4が順番に供給され、5行目からM行目のゲート回路312に対しても、上から4つずつ、第1から第4のイネーブル信号ENB1〜ENB4の順番で繰り返して供給される。すなわち、自然数iが1≦i≦Mを満たす場合、iを4で除算した剰余を整数d(0≦d≦3)、すなわちd≡i(mod4)としたとき、i行目のゲート回路312には、dが1の場合には第1のイネーブル信号ENB1、dが2の場合には第2のイネーブル信号ENB2、dが3の場合には第3のイネーブル信号ENB3、dが0の場合には第4のイネーブル信号ENB4がそれぞれ供給される。
また、ゲート回路312と第1乃至第4のイネーブル信号ENB1〜ENB4との接続関係は、画面の上下中央(つまり、第M行目の走査線と、第M+1番目の走査線との間)に位置する中心線CLを鏡面として、上下対称の関係となる。
したがって、iがM+1≦i≦2Mを満たす場合、画面下部に位置するi行目のゲート回路312には、i行目のゲート回路312と上下対称の位置にあり画面上部に位置する(2M−i+1)行目のゲート回路312と等しい番号のイネーブル信号が供給される。すなわち、2M−i+1を4で除算した剰余を整数d(0≦d≦3)、すなわちd≡(2M−i+1)(mod4)としたとき、i行目のゲート回路312には、dが1の場合には第1のイネーブル信号ENB1、dが2の場合には第2のイネーブル信号ENB2、dが3の場合には第3のイネーブル信号ENB3、dが4の場合には第4のイネーブル信号ENB4がそれぞれ供給される。
まず、1つめの条件「条件1」として、Qを、M≦Q≦Pの関係を有する偶数としたとき、第1リセットシフトパルスYr1の開始(すなわち、第1リセットシフトパルスYr1が1行目のゲート回路312に出力される時間)から第2リセットシフトパルスYr2の開始までの間隔、および、第1書込シフトパルスYv1の開始から第2書込シフトパルスYv2の開始まで間隔は、いずれも、水平走査期間HのQ周期に相当する期間である(つまり、第1リセットシフトパルスYr1により選択される行と第2リセットシフトパルスYr2により選択される行との間隔、および、第1書込シフトパルスYv1により選択される行と第2書込シフトパルスYv2により選択される行との間隔は、いずれもQ行である)。
また、2つめの条件「条件2」として、kを、4k+2<Mを満たす自然数としたとき、第1リセットシフトパルスYr1の開始から第1書込シフトパルスYv1の開始までの間隔、および、第2リセットシフトパルスYr2の開始から第2書込シフトパルスYv2の開始まで間隔は、いずれも、水平走査期間Hの4k+2周期に相当する期間である(つまり、第1リセットシフトパルスYr1により選択される行と第1書込シフトパルスYv1により選択される行との間隔、および、第2リセットシフトパルスYr2により選択される行と第2書込シフトパルスYv2により選択される行との間隔は、いずれも4k+2行である)。
なお、前述の通り、自然数Pは垂直走査期間Fと水平走査期間Hとの関係を規定する定数であり、垂直走査期間Fは、水平走査期間Hの2P個分の期間に相当する。また、本実施形態においては、第1リセットシフトパルスYr1が1行目のゲート回路312に出力されてから、次に1行目のゲート回路312に出力されるまでの期間が、垂直走査期間Fに等しいため、Q=Pの関係を満たす。
以下に、図10〜図18を用いつつ、各YシフトパルスY[i]により選択される行と、YシフトパルスY[i]により選択された行のゲート回路312に対して割り当てられる第1乃至第4のイネーブル信号ENB1〜ENB4との関係について説明する。
この例では、M=8(つまり、走査線21の本数は16本)とし、行ir1は画面の上半分(つまり、1≦ir1≦M)に、行ir2は画面の下半分(つまり、M+1≦ir2≦2M)に、それぞれ位置している。また、時刻Tは、1水平走査期間毎に1ずつカウントアップする値である。
また、この例では、第1リセットシフトパルスYr1により選択される行ir1と第2リセットシフトパルスYr2により選択される行ir2との間隔により、Case1−1、Case1−2、Case1−3、およびCase1−4、の4つに分類している。つまり、Case1−1では両者の間隔を8行とし、Case1−2では両者の間隔を9行とし、Case1−3では両者の間隔を10行とし、Case1−4では両者の間隔を11行としている。なお、図10では、Case1−1のみ詳細に示している。
図11(b)は、時刻T=1〜4のそれぞれにおいて、2つのYシフトパルスY[i]により選択される2つの行に対して、第1乃至第4のイネーブル信号ENB1〜ENB4のうちいずれの信号が入力されるかを示している。例えば、時刻T=1では、第1リセットシフトパルスYr1により選択される第1行に対して第1のイネーブル信号ENB1が入力され、第2リセットシフトパルスYr2により選択される第9行に対して第4のイネーブル信号ENB4が入力される。同様に、時刻T=2では、第2のイネーブル信号ENB2と第3のイネーブル信号ENB3とがそれぞれ入力され、時刻T=3では、第3のイネーブル信号ENB3と第2のイネーブル信号ENB2とがそれぞれ入力され、時刻T=4では、第4のイネーブル信号ENB4と第1のイネーブル信号ENB1とがそれぞれ入力される。なお、時刻T=5以降については、時刻T=1〜T=4の繰り返しとなる。
このように、Case1−1、すなわち、第1リセットシフトパルスYr1により選択される行ir1と、第2リセットシフトパルスYr2により選択される行ir2との間隔が8行の場合には、これら2つのYシフトパルスY[i]により選択される2つの行に対して、第1乃至第4のイネーブル信号ENB1〜ENB4が重複することなく割り当てられる。
同様に、Case1−3の場合、すなわち、第1リセットシフトパルスYr1により選択される行ir1と、第2リセットシフトパルスYr2により選択される行ir2との間隔が10行の場合についても、これら2つのYシフトパルスY[i]により選択される2つの行に対して、第1乃至第4のイネーブル信号ENB1〜ENB4が重複することなく割り当てられる。
ここで、第1リセットシフトパルスYr1のアクティブ期間を第1乃至第4のイネーブル信号ENB1〜ENB4のいずれかで制限することによって第1リセット期間Tr1を特定し、第2リセットシフトパルスYr2のアクティブ期間を第1乃至第4のイネーブル信号ENB1〜ENB4のいずれかで制限することによって第2リセット期間Tr2を特定することができる。第1リセット期間Tr1と第2リセット期間Tr2とは、図21を参照して前述したように排他的な期間である。したがって、第1乃至第4のイネーブル信号ENB1〜ENB4が重複して割り当てられたのでは、第1リセット期間Tr1と第2リセット期間Tr2とを分離することができない。よって、Case1−2およびCase1−4は採用することができない。要は、第1乃至第4のイネーブル信号ENB1〜ENB4が重複して割り当てられないことが必要である。
また、Case1−1〜Case1−4では、2つのYシフトパルスY[i]により選択される2つの行の間隔が、8行の場合、9行の場合、10行の場合、および11行の場合についてのみ示している。しかし、第1乃至第4のイネーブル信号ENB1〜ENB4は、4行毎に繰り返し割り当てられるため、2つのYシフトパルスY[i]により選択される2つの行の間隔についても4を法とした剰余に関して論じればよく、2つの行の間隔が4で割りきれる値の場合には8行の場合(Case1−1)と同様の関係であり、2つの行の間隔が4で割って1余る値場合は9行の場合(Case1−2)と同様の関係であり、2つの行の間隔が4で割って2余る場合は10行の場合(Case1−3)と同様の関係であり、2つの行の間隔が4でわって3余る場合は11行の場合(Case1−4)と同様の関係である。
これらの例により、Mが4の倍数とならない場合においても、YシフトパルスY[i]により選択された画面の上半分に位置する行と画面の下半分に位置する行との2つの行の間隔が偶数である場合には、これら2つの行に対して、第1乃至第4のイネーブル信号ENB1〜ENB4が重複せずに出力されることが示される。
図15(b)に示すとおり、Case5−1では、時刻T=1〜T=4の全てにおいて、YシフトパルスY[i]により選択された2つの行ir1と行iv1とに対して、第1乃至第4のイネーブル信号ENB1〜ENB4が重複して割り当てられる。
一方、Case5−2乃至Case5−4では、時刻T=1〜T=4の全てにおいて、YシフトパルスY[i]により選択された2つの行ir1と行iv1とに対して、第1乃至第4のイネーブル信号ENB1〜ENB4が重複することなく割り当てられる。つまり、画面の上半分に位置する2つの行ir1と行iv1との間隔が4の倍数以外である場合には、これら2つの行に対して、第1乃至第4のイネーブル信号ENB1〜ENB4が重複せずに出力される。
なお、前述の通り、画面の上半分に位置する行と画面の下半分に位置する行との2つの行の間隔についても偶数である必要があるので、画面の下半分にある行、例えば、第2リセットシフトパルスYr2により選択される行ir2と行ir1との間隔も、行ir2と行iv1との間隔も偶数となる必要がある。従って、行ir1と行iv1との間隔についても偶数となる。行ir1と行iv1との間隔は4の倍数以外であるため、その間隔は、4で割って2余る値となる。
図16に示すように、M=16の場合において、画面の上半分にある行をi1(1≦i1≦M)と、画面の下半分にある行をi2(M+1≦i2≦2M)とについて、値d1(d1は、0≦d1≦3を満たす整数)をi1を4で除算した剰余、値d2(d2は、0≦d2≦3を満たす整数)を(2M−i2+1)を4で除算した剰余とを定義する。すなわち、値d1と、値d2とは以下の式を満たす。
d1≡i1 ・・・(式1)
d2≡(2M−i2+1) ・・・(式2)
このとき、行i1と行i2とに対して割り当てられるイネーブル信号の番号は、それぞれ、値d1、および値d2に1対1に対応する番号となる。具体的には、d1またはd2が1の場合には第1のイネーブル信号ENB1が、d1またはd2が2の場合には第2のイネーブル信号ENB2が、d1またはd2が3の場合には第3のイネーブル信号ENB3が、d1またはd2が0の場合には第4のイネーブル信号ENB4が、それぞれ割り当てられる。
ここで、行i1と、行i2との間隔をQ(Qは1以上の自然数)とした場合、両者の関係は、i2=i1+Qと表されるため、これを式2に代入することで、
d2≡(2M−i2+1)≡(2M−Q−d1+1) ・・・(式3)
が得られる。
ここで、d1=1の場合は、d2≡1−d1=0またはd2≡3−d1=2となるため、d1とd2とは異なる値となる。つまり、d1=1の場合は、行i1には第1のイネーブル信号ENB1が割り当てられるが、この場合、d2=0、またはd2=2であるため、行i2には第4イネーブル信号ENB4または第2のイネーブル信号ENB2が割り当てられる。
同様に、d1=2の場合はd2=3またはd2=1となり、d1=3の場合はd2=2またはd2=0となり、d1=0の場合はd2=1またはd2=3となる。つまり、d1が、1、2、3、4のうちいずれの値を取った場合にも、d1とd2とは、常に異なる値となるため、行i1と行i2とに対しては、第1乃至第4のイネーブル信号ENB1〜ENB4のうち異なる2つの番号を有するイネーブル信号が重複せずに割り当てられる。
ここで、d1=1の場合はd2=1またはd2=3となり、d1=2の場合はd2=0またはd2=2となり、d1=3の場合はd2=3またはd2=1となり、d1=0の場合はd2=2またはd2=0となる。つまり、d1とd2とは交互に等しい値となる。これは、1水平走査期間の周期で順次シフトして選択される2つの行i1と行i2に対して、2周期に1回の間隔で同一番号のイネーブル信号が重複して割り当てられることを示している。
以上により、画面の上半分にある行i1と、画面の下半分にある行i2との間隔Qが偶数である場合に限り、行i1と行i2とに対して第1乃至第4のイネーブル信号ENB1〜ENB4が重複せずに割り当てられる。
この場合、前述の通り、画面の上半分にある行と画面の下半分にある行との間隔は偶数である必要があるため、行iv1と行iv2との間隔Q1、行ir1と行ir2との間隔Q2、行iv1と行ir2との間隔Q3、および行ir1と行iv2との間隔Q4は、いずれも偶数となる。また、行iv1と行ir1との間隔Q5は、Q5=Q4−Q1であるため偶数となる。同様に、行iv2と行ir2との間隔Q6についても、Q6=Q2−Q4であるため偶数となる。すなわち、Q1乃至Q6はいずれも偶数となり、4つのYシフトパルスY[i]により選択された4つの行のうち、いずれの行間についても偶数行となる。
dr1≡ir1≡iv1+Q5
≡dv1+Q5
なる関係が成り立つ。従って、Q5≡0の場合には、dv1=dr1が成り立つことになり、行iv1と行ir1とには、常に同一のイネーブル信号が重複して割り当てられる不都合が生ずる。よって、Q5は偶数であり、かつ、4の倍数ではない値である必要があり、Q5≡2が成立する。
dr2≡(2M−ir2+1)≡(2M−iv2+1−Q6)
≡dv2−Q6
なる関係が成り立つ。従って、Q6≡0の場合には、dv2=rb2が成り立つことになり、行iv2と行ir2とには、常に同一のイネーブル信号が重複して割り当てられる不都合が生ずる。よって、Q6は偶数であり、かつ、4の倍数ではない値である必要があり、Q6≡2が成立する。
図18に示すように、選択された4行の走査線21の行数を、行iv1、行ir1、行iv2、および行ir2とし、行iv1、行ir1、および、行iv2は画面の上半分にあり、1≦iv1<ir1<iv2≦Mを満たす。また、行ir2は画面の下半分にあり、M+1≦ir2≦2Mを満たす。
前述の通り、画面の上半分にある2つの行の間隔は、4で割って2余る行数である必要がある。すなわち、画面の上半分にある3つの行、iv1、ir1、および、iv2に関して、相互にその間隔が4で割って2余る行数となる必要がある。ここで、行iv2と行iv1との間隔をQ1とし、行iv2と行ir1との間隔をQ4とし、行ir1と行iv1との間隔をQ5とする。このとき、Q1=Q4+Q5であるため、仮にQ4≡2、かつQ5≡2とした場合、Q1=Q4+Q5≡4≡0となり、Q1≡2は成立しない。
つまり、画面の上半分に3行の走査線が存在する場合には、そのうちの2行に対して、第1乃至第4のイネーブル信号ENB1〜ENB4が重複して割り当てられる不都合が生ずる。従って、行iv1と行ir1とが画面の上半分にある場合には、行iv2と行ir2とは画面の下半分に存在する必要があり、そのためには、行ir1と、行ir2との間隔、および、行iv1と、行iv2との間隔が画面の半分よりも離れている関係(つまり、間隔がM行以上離れている関係)が必要である。言いかえれば、行ir1と行ir2との間隔Q2、および行iv1と行iv2との間隔Q1について、Q1≧M、Q2≧Mの関係が成立する。このことは、画面の上半分において選択される走査線21は最大2行であり、画面の下半分において選択される走査線21は最大2行であることを意味する。
前述の通り、ドライバ50は、タイミングコントローラ60から供給されるY転送開始パルスDyinと入力Yクロック信号Clyinとに基づいて、Y入力パルスDyおよびYクロック信号Clyを生成し、走査線駆動回路31に供給する。また、ドライバ50は、タイミングコントローラ60から供給されるX転送開始パルスDxinとドットクロック信号Dclkとに基づき、X入力パルスDxと、ドットクロック信号Dclkとを、データ線駆動回路32に対して供給する。
イネーブル信号生成回路51は、詳細は後述するが、タイミングコントローラ60から供給される各種信号に基づき、第1乃至第4のイネーブル信号ENB1〜ENB4を生成し、走査線駆動回路31に対して出力するとともに、制御信号Nrgを生成し、データ線駆動回路32に対して出力する。
インバータ信号INVは、入力Yクロック信号Clyinの半周期に相当する期間を1周期とし、入力Yクロック信号Clyinの立ち上がりおよび立ち下がりのタイミングよりもドットクロック信号Dclkの1周期分だけ遅れたタイミングで立ち下がる信号である。X転送開始パルスDxinは、ドットクロック信号Dclkの1周期に相当する幅を持ち、インバータ信号INVの立ち上がりおよび立下りのタイミングで立ち上がるパルス信号である。
なお、本実施形態では、インバータ信号INVは、入力Yクロック信号Clyinの立ち上がりおよび立ち下がりのタイミングよりもドットクロック信号Dclkの1周期分だけ遅れたタイミングで立ち下がる信号としているが、両者の間隔は、ドットクロック信号Dclkの1周期分に限定されず、nを0≦nを満たす整数としてn周期分の間隔をあけても良い。
1水平走査期間は、長さの等しい第1期間H1と第2期間H2とからなる。第1期間H1は、インバータ信号INVのハイレベル期間であり、入力Yクロック信号Clyinの立ち上がりまたは立ち下がりの後、2つ目のX転送開始パルスDxinが立ち上がるタイミングで開始する。第2期間H2は、インバータ信号INVのローレベル期間であり、入力Yクロック信号Clyinの立ち上がりまたは立ち下がりの後、1つ目のX転送開始パルスDxinが立ち上がるタイミングに開始する。
リセット信号生成回路521で生成された第1カウンタリセット信号Reset1および第2カウンタリセット信号Reset2は、それぞれ、第1水平カウンタ522Aと、第2水平カウンタ522Bとに出力される。
第1水平カウント値Hcnt1および第2水平カウント値Hcnt2は、タイミングコントローラ60より供給されるドットクロック信号Dclkの立ち上がりのタイミングで値を1ずつカウントアップされ、第1カウンタリセット信号Reset1および第2カウンタリセット信号Reset2が供給されるタイミングでそれぞれ値を0にリセットされる。つまり、第1水平カウント値Hcnt1は、第1期間H1の開始のタイミングで0にリセットされ、次の第1期間H1が開始されるまでの間、ドットクロック信号Dclkの1周期の間隔毎に1ずつカウントアップされる。同様に、第2水平カウント値Hcnt2は、第2期間H2の開始のタイミングで0にリセットされ、次の第2期間H2が開始されるまでの間、ドットクロック信号Dclkの1周期の間隔毎に1ずつカウントアップされる。
なお、本実施形態では、第1水平カウント値Hcnt1および第2水平カウント値Hcnt2のカウントアップのタイミングをドットクロック信号Dclkの立ち上がりのタイミングとしているが、これに限定する趣旨ではない。(ドットクロック信号Dclkの立ち下がりのタイミングでカウントアップしても良いし、)1水平走査期間Hを十分に細かく細分化するドットクロック信号Dclkとは異なる信号に従ってカウントアップしても良い。
そして、図21に示すように、第1水平カウンタ522Aより提供される第1水平カウント値Hcnt1が、カウント値CR1sと等しくなるタイミングからカウント値CR1eと等しくなるタイミングまでの期間においてハイレベルとなる第1リセットパルスR1と、第1水平カウント値Hcnt1が、カウント値CV1sと等しくなるタイミングからカウント値CV1eと等しくなるタイミングまでの期間においてハイレベルとなる第1書込パルスV1とを生成する。
同様に、第2パルス生成回路523Bは、第2期間H2の開始のタイミングを起点として、第2リセット期間Tr2の開始および終了のタイミングを規定するカウント値CR2sおよびCR2eと、第2書込期間Tw2の開始および終了のタイミングを規定するカウント値CV2sおよびCV2eとを保持し、これら4つのカウント値と第2水平カウント値Hcnt2とにより、第2リセットパルスR2と第2書込パルスV2とを生成する。
すなわち、第1リセットパルスR1で指定される第1リセット期間Tr1と、第2リセットパルスR2で指定される第2リセット期間Tr2とは等しい長さであり、第1書込パルスV1で指定される第1書込期間Tw1と第2書込パルスV2で指定される第2書込期間Tw2とは等しい長さである。
デコード回路532Aが生成する選択制御信号は、第1垂直カウント値C1で示される水平走査期間ごとに、第1リセットパルスR1を第1乃至第4イネーブル信号ENB1〜ENB4のいずれに割り当てるか、あるいは当該水平走査期間では第1リセットパルスR1をいずれのイネーブル信号にも割り当てないことを指定する。選択回路533Aは、選択制御信号が第1イネーブル信号ENB1への割り当てを指定する場合には、第1リセットパルスR1をOR回路534Aに出力し、選択制御信号が第2イネーブル信号ENB2への割り当てを指定する場合には、第1リセットパルスR1をOR回路534Bに出力し、選択制御信号が第3イネーブル信号ENB3への割り当てを指定する場合には、第1リセットパルスR1をOR回路534Cに出力し、選択制御信号が第4イネーブル信号ENB4への割り当てを指定する場合には、第1リセットパルスR1をOR回路534Dに出力する。さらに、選択制御信号がいずれのイネーブル信号にも割り当てないことを指定する場合には、第1リセットパルスR1を出力しない。
この点は、第1書込パルスV1の割り当てを実行するデコード回路532Bおよび選択回路533B、第2リセットパルスR2の割り当てを実行するデコード回路532Cおよび選択回路533C、第2書込パルスV2の割り当てを実行するデコード回路532Dおよび選択回路533Dでも同様である。
垂直カウント値Vcntの値を1以上の自然数iで表現する。1≦i≦Mの場合は、iを4で除算した剰余をr≡iとし、M+1≦i≦2Mの場合は、2M−i+1を4で除算した剰余をr≡(2M−i+1)とする。rが1の場合、選択回路533Aは、第1リセットパルスR1をOR回路534Aに出力し、第1のイネーブル信号ENB1に第1リセットパルスR1が割り当てられる。rが2の場合、選択回路533Aは、第1リセットパルスR1をOR回路534Bに出力し、第2のイネーブル信号ENB2に第1リセットパルスR1が割り当てられる。rが3の場合、選択回路533Aは、第1リセットパルスR1をOR回路534Cに出力し、第3のイネーブル信号ENB3に第1リセットパルスR1が割り当てられる。rが0の場合、選択回路533Aは、第1リセットパルスR1をOR回路534Dに出力し、第4のイネーブル信号ENB4に第1リセットパルスR1が割り当てられる。一方、2M<i≦2Pの場合は、イネーブル信号への割り当てを停止し、いずれのイネーブル信号も出力しない。
なお、選択回路533B、533C、および533Dにおいても、予め定められた規則に従って、イネーブル信号の割り当てを行う。
また、図24に示すように第1垂直カウント値C1が1088まで第1リセットパルスR1の割り当てが行われるが、それ以降は第1リセットパルスR1の割り当てを停止する。この例では、2M=1088である。
同様に、第1書込シフトパルスYv1により選択される行iv1、第2リセットシフトパルスYr2により選択される行ir2、および第2書込シフトパルスYv2により選択される行iv2に位置する3つのゲート回路312に対しても、それぞれ、第1書込パルスV1で指定される第1書込期間Tw1、第2リセットパルスR2で指定される第2リセット期間Tr2、および第2書込パルスV2で指定される第2書込期間Tw2のそれぞれにおいてアクティブになる第1乃至第4のイネーブル信号ENB1〜ENB4が出力される。
ここで、第1リセットシフトパルスYr1により選択される行ir1、第1書込シフトパルスYv1により選択される行iv1、第2リセットシフトパルスYr2により選択される行ir2、および第2書込シフトパルスYv2により選択される行iv2に対して出力される選択信号G[i]をそれぞれ、第1リセット選択信号GR1、第1書込選択信号GV1、第2リセット選択信号GR2、第2書込選択信号GV2とする。
第1リセット選択信号GR1、第1書込選択信号GV1、第2リセット選択信号GR2、および第2書込選択信号GV2は、それぞれ、第1リセットパルスR1で指定される第1リセット期間Tr1、第1書込パルスV1で指定される第1書込期間Tw1、第2リセットパルスR2で指定される第2リセット期間Tr2、および第2書込パルスV2で指定される第2書込期間Tw2においてアクティブになるパルス信号である。
第1リセット選択信号GR1、第1書込選択信号GV1、第2リセット選択信号GR2、および第2書込選択信号GV2の出力を図25に示す。
jを、1≦j≦Nを満たす自然数としたとき、第j番目のAND回路は、隣接する転送回路、すなわち、第j番目の転送回路と第j+1番目の転送回路とに接続する。
第1番目の転送回路には、ドライバ50より、ドットクロック信号Dclkと、ドットクロック信号Dclkの1周期分の幅を有するX入力パルスDxが供給され、ドットクロック信号Dclkの立ち上がりのタイミングおよび立ち下りのタイミングに従い、X入力パルスDxをドットクロック信号Dclkの半周期分だけ遅延させたパルス信号として、第2番目の転送回路と第1番目のAND回路とに出力する。
第j番目のAND回路は、第j番目の転送回路から出力されたパルス信号と、第j+1番目の転送回路から出力されたパルス信号との論理積を取ることで、ドットクロック信号Dclkの半周期に相当する幅を有し、互いにドットクロック信号Dclkの半周期ずつ遅れたタイミングで順次排他的に出力されるXシフトパルスX[j]を生成し、第j列目のOR回路322に対して出力する。
ここで、スイッチング素子324は、ゲート電極がOR回路322の出力端子に接続し、ソース電極またはドレイン電極のうちの一方がデータ線22に接続し、ソース電極またはドレイン電極のうちの他方がデータ信号Vidを供給する信号線325に接続する。
第j列目のOR回路322に対して、XシフトパルスX[j]または制御信号Nrgのいずれかがハイレベルとなり、第j列目のOR回路322を介して、スイッチング素子324のゲート電極に対して規定の電圧が供給された場合、第j列目のスイッチング素子324がオン状態となる。第j列目のスイッチング素子324がオン状態になると、信号線325と第j列目のデータ線22とが導通し、データ信号Vidが第j列目のデータ線22に対して供給される。
なお、データ信号Vidは、インバータ信号INVに従って共通電位Vcomを基準としてその極性を反転させ、インバータ信号INVがハイレベルのときは正極性の信号を、インバータ信号INVがローレベルのときは負極性の信号を供給する。つまり、インバータ信号INVがハイレベルである第1期間H1では、リセット信号Vr、プリチャージ信号Vp、および画像信号VDはいずれも正極性であり、インバータ信号INVがローレベルである第2期間H2では、リセット信号Vr、プリチャージ信号Vp、および画像信号VDはいずれも負極性である。
前述の通り、第1リセット期間Tr1は、第1リセットパルスR1がハイレベルである期間であり、この期間に正極性のリセット信号Vrが供給される。第2リセット期間Tr2は、第2リセットパルスR2がハイレベルである期間であり、負極性のリセット信号Vrが供給される期間に相当する。
第1書込期間Tw1は、第1書込パルスV1がハイレベルである期間である。第1書込期間Tw1は、正極性のプリチャージ信号Vpが供給される第1プリチャージ期間Twp1と、正極性の画像信号VDが供給される第1画像信号書込期間Twd1とからなる。第2書込期間Tw2は、第2書込パルスV2がハイレベルである期間である。第2書込期間Tw2は、負極性のプリチャージ信号Vpが供給される第2プリチャージ期間Twp2と、負極性の画像信号VDが供給される第2画像信号書込期間Twd2とからなる。
ここで、第1プリチャージ期間Twp1と第2プリチャージ期間Twp2とは、制御信号Nrgがハイレベルである期間であり、第1画像信号書込期間Twd1と第2画像信号書込期間Twd2とは、制御信号Nrgがローレベルである期間である。
jを1≦j≦Nを満たす自然数としたとき、第1乃至第2画像信号書込期間Twd1、Twd2をN個に細分化したそれぞれの期間のうち、第j番目の期間には、第j列目のデータ線22に対して画像信号VD[j]が供給される。すなわち、第1乃至第2画像信号書込期間Twd1、Twd2において、第1列目から第N列目のデータ線22に対して、ドットクロック信号Dclkの立ち上がりおよび立ち下がりのタイミングに従って順番に1本ずつ画像信号VD[1]、VD[2]、・・・、VD[N]が供給される。
水平有効期間Haは、データ信号Vidより、画像信号VDが供給される期間、すなわち、第1乃至第2画像信号書込期間Twd1、Twd2に等しい。
水平帰線期間Hbは、データ信号Vidより、画像信号VDが供給されない期間、すなわち、リセット信号Vrが供給される第1乃至第2リセット期間Tr1、Tr2、プリチャージ信号Vpが供給される第1乃至第2プリチャージ期間Twp1、Twp2、およびいずれの信号も供給されない期間からなる。
プリチャージ信号Vpは、第1期間H1では、第1書込シフトパルスYv1により選択された行iv1に位置するN個の画素回路23と、全ての列のN本のデータ線22とに対して供給され、第2期間H2では、第2書込シフトパルスYv2により選択された行iv2に位置するN個の画素回路23と、全ての列のN本のデータ線22とに対して供給される。プリチャージ信号Vpが供給された画素回路23に対しては、直後に同極性の画像信号VDが供給される。
画像信号VDは、第1期間H1では、第1書込シフトパルスYv1により選択された行iv1に位置するN個の画素回路23に対して、第1列目から第N列目に向けて順番に、画像信号VD[1]、VD[2]、・・・、VD[N]が供給され、第2期間H2では、第2書込シフトパルスYv2により選択された行iv2に位置するN個の画素回路23に対して、第1列目から第N列目に向けて順番に、画像信号VD[1]、VD[2]、・・・、VD[N]が供給される。画像信号VDが供給された画素回路23は、次の信号、すなわち、逆極性のリセット信号Vrが供給されるまでの間(つまり、水平走査期間Hの{Q−(4k+2)}周期分に相当する期間)、画像信号VDで規定された電圧を保持する。
本実施形態は、これらのふたつの駆動方式を一体として実装することで、画面の場所による表示の不均一が解消されるという利点を有するとともに、領域走査駆動方式を採用した場合おいて生じる危険性の高い液晶の配向不良の問題を抑制できるという利点を有する。
領域走査駆動およびリセット駆動を導入するに際しては、当該ドライバ50を導入するのみで良く、新たなタイミングコントローラ60の開発等、既存の機能に対する追加での開発、機能変更等が不要となるため、開発期間の短縮、導入コストの低減等が可能となるという利点を有する。
本実施形態は、このような4行の走査線21の選択のルール、および、第1乃至第4のイネーブル信号ENB1〜ENB4の走査線21に対する割り当てのルールを、簡易なルールとして規定した。これにより、本実施形態は、簡易な制御により領域走査駆動とリセット駆動との一体としての実現を可能とし、制御回路40の簡素化、開発コストの低減を可能にするという利点を有する。
本発明は上述した実施形態に限定されるものではなく、例えば、以下に述べる変形が可能である。
(1)変形例1
上述した実施形態においては、信号生成部53は、4つの垂直カウンタ531A〜531D、4つのデコード回路532A〜532D、4つの選択回路533A〜533D、および4つのOR回路534A〜534D、を備えて構成された。
しかし、本発明はこのような形態に限定されるものではなく、図27に示すように、信号生成部53は、4つのデコード回路532A〜532Dの代わりに、デコード回路532と、3つの遅延回路535A〜535Cとを備えて構成されても良い。なお、これ以外については、実施形態と同様の構成である。
この場合、デコード回路532は、垂直カウンタ531より提供される垂直カウント値Vcntで示される水平走査期間ごとに、第1リセットパルスR1を、第1乃至第4イネーブル信号ENB1〜ENB4のいずれに割り当てるか、あるいは当該水平走査期間では、第1リセットパルスR1を、第1乃至第4イネーブル信号ENB1〜ENB4のいずれにも割り当てないことを指定する。
遅延回路535Aは、デコード回路532から入力される指定(つまり、第1リセットパルスR1を第1乃至第4イネーブル信号ENB1〜ENB4のいずれに割り当てるかあるいはいずれにも割り当てないかの指定)を、水平走査期間の4k+2周期に相当する期間だけ遅延させたうえで、選択回路533B、および遅延回路535Bに対して出力する。同様に、遅延回路535Bは、遅延回路535Aから入力される指定を、水平走査期間のQ周期に相当する期間だけ遅延させたうえで、選択回路533C、および遅延回路535Cに対して出力する。遅延回路535Cは、遅延回路535Bから入力される指定を、水平走査期間の4k+2周期に相当する期間だけ遅延させたうえで、選択回路533Dに対して出力する。
ここで、自然数kおよび自然数Qは、前述の通り、4つのYシフトパルスY[i]の間隔を規定する値である。すなわち、第1リセットシフトパルスYr1により選択される行と第2リセットシフトパルスYr2により選択される行との間隔、および、第1書込シフトパルスYv1により選択される行と第2書込シフトパルスYv2により選択される行との間隔はいずれもQ行であり、第1リセットシフトパルスYr1により選択される行と第1書込シフトパルスYv1により選択される行との間隔、および、第2リセットシフトパルスYr2により選択される行と第2書込シフトパルスYv2により選択される行との間隔は、いずれも4k+2行である。
上述した実施形態においては、データ線駆動回路32は、1本の信号線325を備える。そして、画像信号VD[j]は、ドットクロック信号Dclkの半周期毎に順次排他的に出力されるXシフトパルスX[j]の出力タイミングにあわせて、第j列目のデータ線22に対して供給される。
しかし、本発明はこのような形態に限定されるものではなく、複数のデータ線22を同時に選択する相展開駆動とすることも可能である。以下に一例として、6相展開駆動の場合について説明する。
図示は省略するが、変形例2においては、データ線駆動回路32は、第1乃至第6の6本の信号線を備える。Xシフトレジスタからは、ドットクロック信号Dclkの3周期分に相当する幅を有する(すなわち、実施形態に比べて6倍の幅を有する)XシフトパルスX[s]が、それぞれ排他的なタイミングで出力される。ここで、sは、1≦s≦Sを満たす整数であり、Sは、N=6Sの関係を有する整数とする。XシフトパルスX[s]により、第6s−5列目から第6s列目の6列のデータ線22が一度に選択される。そして、第1乃至第6の信号線より、第1乃至第6のデータ信号Vid1〜Vid6が同時に供給され、第6s−5列目から第6s列目の6列のデータ線22に対して、画像信号VD[6s−5]〜VD[6s]がそれぞれ供給される。
このような6相展開駆動を採用することにより、1つの画素回路23に対して画像信号VDを供給する時間を6倍の長さにすることができ、高解像度の液晶装置においても安定した表示が可能となる。
上述した実施形態においては、第1乃至第4のイネーブル信号ENB1〜ENB4は、画面の上半分の走査線21(すなわち、1行目からM行目までのM行の走査線21)に対しては、上から4つずつ、第1から第4のイネーブル信号ENB1〜ENB4の順番で繰り返して供給され、画面の下半分の走査線21(すなわち、M+1行目から2M行目のM行の走査線21)に対しては、下から4つずつ、第1から第4のイネーブル信号ENB1〜ENB4の順番で繰り返して供給される。換言すれば、走査線21と第1乃至第4のイネーブル信号ENB1〜ENB4との接続関係は、画面の上下中央に位置する中心線CLを鏡面として、上下対称の関係となる。
しかし、本発明はこのような形態に限定されるものではなく、全ての走査線21(すなわち、1行目から2M行目の2M行の走査線21)に対して、上から4つずつ、第1から第4のイネーブル信号ENB1〜ENB4の順番で繰り返して供給しても良い。
この場合、4つのYシフトパルスY[i]により選択される4つの行は、例えば、第1リセットシフトパルスYr1により選択される行ir1と第2リセットシフトパルスYr2により選択される行ir2との間隔と、第1書込シフトパルスYv1により選択される行iv1と第2書込シフトパルスYv2により選択される行iv2との間隔とは共に4p+2行(pは1≦p、かつ、4p+2≧Mを満たす自然数)であり、また、行ir1と行iv1との間隔と、行ir2と行iv2との間隔とは共に4q+1行(qは1≦q、かつ、4q+1<Mを満たす自然数)とする。
この場合、選択された4つの行ir1、行ir2、行iv1、および行iv2を4で除算した剰余はそれぞれ異なる値となるため、第1から第4のイネーブル信号ENB1〜ENB4を、4つの行ir1、行ir2、行iv1、および行iv2に対してユニークに割り当てることが可能である。
上述した実施形態においては、1水平走査期間Hの中で、第1リセットパルスR1、第1書込パルスV1、第2リセットパルスR2、第2書込パルスV2の順番でアクティブになる。
しかし、本発明はこのような形態に限定されるものではない。第1パルス生成回路523Aおよび第2パルス生成回路523Bの保持するカウント値CR1s等の値、インバータ信号INVの波形、および、制御信号Nrgの波形等を変更することにより、以下の形態とすることも可能である。
例えば、インバータ信号INVのハイレベルの期間とローレベルの期間を反転することで、第2リセットパルスR2、第2書込パルスV2、第1リセットパルスR1、第1書込パルスV1の順番でアクティブにしても良い。
また、制御信号Nrgがハイレベルになる期間を変更することで、第1書込パルスV1、第1リセットパルスR1、第2書込パルスV2、第2リセットパルスR2の順番でアクティブにすることも可能である。
上述した実施形態においては、プリチャージ信号Vpをデータ線22に供給したが、本発明はこれに限定されるものではなく、プリチャージ信号Vpを供給しなくてもよい。この場合、データ信号Vidは、リセット信号Vrと画像信号VDとから構成される。また、第1書込期間Tw1は正極性の画像信号VDのみを書き込むための第1画像信号書込期間Twd1と一致し、第2書込期間Tw2は負極性の画像信号VDのみを書き込むための第1画像信号書込期間Twd2と一致する。
次に、以上の各態様に係る液晶装置1を利用した電子機器について説明する。図28ないし図30には、液晶装置1を表示装置として採用した電子機器の形態が図示されている。
図28は、液晶装置1を採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ2000は、各種の画像を表示する液晶装置1と、電源スイッチ2001やキーボード2002が設置された本体部2010とを具備する。
制御回路は、タイミングコントローラ60、ドライバ50、および3つの表示データ生成回路70(70r、70g、70b)を備える。ドライバ50は、タイミングコントローラ60から供給される各種信号に基づき、各表示パネル10の動作を規定する各種信号を生成する。3つの表示データ生成回路70は、それぞれ、外部上位装置より供給される赤色、緑色、青色を表す表示データVIDEO(VIDEO_r、VIDEO_g、VIDEO_b)に基づき、赤色、緑色、青色に対応するデータ信号Vid(Vid_r、Vid_g、Vid_b)を生成する。
各表示パネル10には、ドライバ50より共通の信号が供給される。また、各表示パネル10には、3つの表示データ生成回路70より、それぞれ、赤色、緑色、青色に対応するデータ信号Vidが供給される。このように、制御回路は、各表示パネル10の間で画像表示の同期を取りつつ、リセット駆動および領域走査駆動がなされるように、各種の信号を生成する。
分離光学系4040は、照明装置4020から出射した照明光を複数の単色光(赤色光、緑色光、青色光)に分離して各表示パネル10に照射する。具体的には、照明光のうちの赤色光rは、ダイクロイックミラー4041およびミラー4042による反射後に表示パネル10rに入射する。ダイクロイックミラー4041を透過した緑色光gは、ダイクロイックミラー4043にて反射されて表示パネル10gに入射する。ダイクロイックミラー4043を透過した青色光bは、ミラー4044およびミラー4045を介して表示パネル10bに入射する。
各表示パネル10は、入射光を変調して画像を形成する光変調器(ライトバルブ)として利用される。表示パネル10rは、ミラー4042から到来する赤色光rを変調して赤色の画像を形成する。同様に、表示パネル10gは緑色の画像を形成し、表示パネル10bは青色の画像を形成する。投射光学系4060は、各表示パネル10からの出射光を表示面4080に投射する。投射光学系4060は、各表示パネル10からの出射光(赤色光,緑色光,青色光)を合成するダイクロイックプリズム4061と、ダイクロイックプリズム4061からの出射光を表示面4080に投射する投射レンズ4062とを含んで構成される。したがって、表示面4080にはカラー画像が表示される。
Claims (10)
- 2m(mは4以上の自然数)本の走査線と、
前記各走査線と交差する複数のデータ線と、
第1リセット期間、第1書込期間、第2リセット期間、および第2書込期間の各々において、所定の走査線に選択信号を供給する走査線駆動回路と、
前記走査線駆動回路を制御する第1乃至第4のイネーブル信号を生成するイネーブル信号生成回路と、を備え、
前記走査線駆動回路は、
入力パルスをクロック信号に従って順次シフトして、水平走査期間ごとに排他的にアクティブとなるシフトパルスを出力するシフトレジスタと、
第1番目から第2m番目の走査線に各々対応して設けられ、前記第1乃至第4のイネーブル信号のいずれか一つと前記シフトパルスとの論理積に基づいて、前記選択信号を前記走査線に供給する第1乃至第2mのゲート回路とを備え、
前記イネーブル信号生成回路は、
所定電位に対して正極性の画像信号を書き込む前記第1書込期間を指定する第1書込パルスと、所定電位に対して正極性のリセット信号を書き込むと共に第1書込パルスに対して所定数の水平走査期間だけ先行する前記第1リセット期間を指定する第1リセットパルスと、所定電位に対して負極性の画像信号を書き込む前記第2書込期間を指定する第2書込パルスと、所定電位に対して負極性のリセット信号を書き込むと共に前記第2書込パルスに対して前記所定数の水平走査期間だけ先行する前記第2リセット期間を指定する第2リセットパルスとを生成するパルス生成部と、
前記第1書込パルス、前記第1リセットパルス、前記第2書込パルス、および前記第2リセットパルスに基づいて、前記第1乃至第4のイネーブル信号を生成する信号生成部とを備え、
前記水平走査期間は、第1期間と第2期間とからなり、
前記パルス生成部は、前記第1期間において、前記第1リセットパルスと前記第1書込パルスとを排他的に生成し、前記第2期間において、前記第2リセットパルスと前記第2書込パルスとを排他的に生成する、
ことを特徴とする液晶装置。 - 前記第1期間および前記2期間の各々は、水平帰線期間と前記画像信号が有効となる水平有効期間とからなり、
前記パルス生成部は、
前記第1期間の前記水平帰線期間において、前記第1リセットパルスを生成し、
前記第2期間の前記水平帰線期間において、前記第2リセットパルスを生成し、
ことを特徴とする請求項1に記載の液晶装置。 - 前記第1リセット期間では正極性のリセット信号を前記データ線に供給し、
前記第2リセット期間では負極性のリセット信号を前記データ線に供給し、
前記第1書込期間では正極性のプリチャージ信号と正極性の画像信号とを前記データ線に供給し、前記第2書込期間では負極性のプリチャージ信号と負極性の画像信号を前記データ線に供給し、
前記第1書込パルスは正極性のプリチャージ信号と正極性の画像信号とを書き込む期間を指定し、
前記第2書込パルスは負極性のプリチャージ信号と負極性の画像信号とを書き込む期間を指定する、データ線駆動回路を備えた、
ことを特徴とする請求項1又は2に記載の液晶装置。 - 前記プリチャージ信号の電圧は前記リセット信号の電圧と相違することを特徴とする請求項3に記載の液晶装置。
- 前記リセット信号が前記画素電極に供給されると、前記液晶には光学的飽和電圧以上の電圧が印加される
ことを特徴とする請求項1乃至4のうちいずれか1項に記載の液晶装置。 - 前記所定数の水平走査期間は、前記液晶の相対透過率が0%から90%に変化するときに要する応答時間または90%から0%に変化するときに要する応答時間より短いことを特徴とする請求項5に記載の液晶装置。
- 前記信号生成部は、第1から第4のゲート回路に前記第1乃至第4のイネーブル信号を順に供給し、第5から第mのゲート回路には同じ順序を繰り返して前記第1乃至第4のイネーブル信号を供給し、m+1から2mまでの任意の自然数をjとしたとき、第jのゲート回路には第2m−j+1のゲート回路に供給したイネーブル信号を供給することを特徴とする請求項1乃至6のうちいずれか1項に記載の液晶装置。
- 前記所定数の水平走査期間は、4k+2(kは自然数)個の水平走査期間である
ことを特徴とする請求項7に記載の液晶装置。 - 前記第1書込パルスから前記第2書込パルスまでの期間、および前記第1リセットパルスから前記第2リセットパルスまでの期間は、前記水平走査期間の偶数倍の期間であることを特徴とする請求項8に記載の液晶装置。
- 請求項1乃至9のうちいずれか1項に記載された液晶装置を備えることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010224599A JP5598230B2 (ja) | 2010-10-04 | 2010-10-04 | 液晶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010224599A JP5598230B2 (ja) | 2010-10-04 | 2010-10-04 | 液晶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012078623A true JP2012078623A (ja) | 2012-04-19 |
JP5598230B2 JP5598230B2 (ja) | 2014-10-01 |
Family
ID=46238935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010224599A Expired - Fee Related JP5598230B2 (ja) | 2010-10-04 | 2010-10-04 | 液晶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5598230B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015199049A1 (ja) * | 2014-06-23 | 2015-12-30 | シャープ株式会社 | 表示装置および表示方法 |
WO2021223269A1 (zh) * | 2020-05-06 | 2021-11-11 | Tcl华星光电技术有限公司 | 时序控制器、时序控制方法及存储介质 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005227757A (ja) * | 2004-01-16 | 2005-08-25 | Seiko Epson Corp | 電気光学装置用駆動回路及び電気光学装置用駆動方法、並びにこれを備えた電気光学装置 |
JP2007310199A (ja) * | 2006-05-19 | 2007-11-29 | Seiko Epson Corp | 電気光学装置、その駆動方法および電子機器 |
JP2008089784A (ja) * | 2006-09-29 | 2008-04-17 | Seiko Epson Corp | 電気光学装置、および、その駆動方法 |
JP2008145556A (ja) * | 2006-12-07 | 2008-06-26 | Seiko Epson Corp | 電気光学装置、駆動方法および電子機器 |
-
2010
- 2010-10-04 JP JP2010224599A patent/JP5598230B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005227757A (ja) * | 2004-01-16 | 2005-08-25 | Seiko Epson Corp | 電気光学装置用駆動回路及び電気光学装置用駆動方法、並びにこれを備えた電気光学装置 |
JP2007310199A (ja) * | 2006-05-19 | 2007-11-29 | Seiko Epson Corp | 電気光学装置、その駆動方法および電子機器 |
JP2008089784A (ja) * | 2006-09-29 | 2008-04-17 | Seiko Epson Corp | 電気光学装置、および、その駆動方法 |
JP2008145556A (ja) * | 2006-12-07 | 2008-06-26 | Seiko Epson Corp | 電気光学装置、駆動方法および電子機器 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015199049A1 (ja) * | 2014-06-23 | 2015-12-30 | シャープ株式会社 | 表示装置および表示方法 |
US9928796B2 (en) | 2014-06-23 | 2018-03-27 | Sharp Kabushiki Kaisha | Display device and display method |
WO2021223269A1 (zh) * | 2020-05-06 | 2021-11-11 | Tcl华星光电技术有限公司 | 时序控制器、时序控制方法及存储介质 |
US11908429B2 (en) | 2020-05-06 | 2024-02-20 | Tcl China Star Optoelectronics Technology Co., Ltd. | Timing controller, timing control method, and storage medium |
Also Published As
Publication number | Publication date |
---|---|
JP5598230B2 (ja) | 2014-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8139052B2 (en) | Electro-optical device, method of driving electro-optical device, and electronic apparatus | |
KR101310379B1 (ko) | 액정표시장치와 그 구동방법 | |
US7352348B2 (en) | Driving circuit and driving method for electro-optical device | |
KR100686502B1 (ko) | 전기광학장치 및 그 구동방법, 전기광학장치의 구동 회로및 전자기기 | |
KR101514843B1 (ko) | 구동 장치 및 방법, 그리고 전기 광학 장치 및 전자 기기 | |
US7808467B2 (en) | Electro-optical device, method of driving electro-optical device, driving circuit, and electronic apparatus | |
TWI514843B (zh) | 光電裝置及電子機器 | |
US8773343B2 (en) | LCD wherein the polarity of the final subfield of a field is kept the same as the polarity of first subfield of the next subfield by inverting the polarity of the capacitive potential lines twice during the final subfield | |
JP2010191038A (ja) | 液晶表示装置の駆動方法、液晶表示装置および電子機器 | |
JP2015079173A (ja) | 電気光学装置、電気光学装置の駆動方法及び電子機器 | |
KR20160071422A (ko) | 전기 광학 장치, 전기 광학 장치의 구동 방법 및 전자 기기 | |
US20050057583A1 (en) | Display device, method of driving the same, and projection display device | |
JPH06337657A (ja) | 液晶表示装置 | |
JP6427863B2 (ja) | 電気光学装置、電気光学装置の駆動方法及び電子機器 | |
JP2020016672A (ja) | 液晶装置および電子機器 | |
JP2012078622A (ja) | 液晶装置 | |
JP5598230B2 (ja) | 液晶装置 | |
JP7259718B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP4179289B2 (ja) | 電気光学装置、その駆動方法及び電子機器 | |
JP2005250382A (ja) | 電気光学装置の駆動方法、電気光学装置および電子機器 | |
JP2012078613A (ja) | 液晶装置 | |
JP6805603B2 (ja) | 電気光学装置、電気光学装置の制御方法および電子機器 | |
JP6372137B2 (ja) | 電気光学装置、電気光学装置の制御方法、及び、電子機器 | |
JP2010026085A (ja) | 電気光学装置の駆動装置及び方法、並びに電気光学装置及び電子機器 | |
JP2008151987A (ja) | 電気光学装置及び電気機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131003 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140430 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140624 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140715 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140728 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5598230 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |