JP2012075032A - Output circuit and output device - Google Patents

Output circuit and output device Download PDF

Info

Publication number
JP2012075032A
JP2012075032A JP2010219760A JP2010219760A JP2012075032A JP 2012075032 A JP2012075032 A JP 2012075032A JP 2010219760 A JP2010219760 A JP 2010219760A JP 2010219760 A JP2010219760 A JP 2010219760A JP 2012075032 A JP2012075032 A JP 2012075032A
Authority
JP
Japan
Prior art keywords
output
switching element
output terminal
circuit
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010219760A
Other languages
Japanese (ja)
Other versions
JP5459168B2 (en
Inventor
Toshiaki Ukai
敏明 鵜飼
Kokichi Isoda
康吉 磯田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Brother Industries Ltd
Original Assignee
Brother Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brother Industries Ltd filed Critical Brother Industries Ltd
Priority to JP2010219760A priority Critical patent/JP5459168B2/en
Priority to CN201110295689.1A priority patent/CN102436218B/en
Publication of JP2012075032A publication Critical patent/JP2012075032A/en
Application granted granted Critical
Publication of JP5459168B2 publication Critical patent/JP5459168B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an output circuit not requiring necessity of replacing a circuit board when changing its output terminal to a sink type or a source type, as well as capable of preventing breakage of a switching element when a power source is erroneously connected to the output terminal, and to provide an output device with the output circuit.SOLUTION: When selecting a source-type output corresponding mode by a DIP switch 81, an output to external devices is on/off controlled by an on/off control of a first switching element 31, with a second switching element 32 always in an on-state. When selecting a sink-type output corresponding mode by the DIP switch 81, an output to the external devices is on/off controlled by an on/off control of the second switching element 32, with the first switching element 31 always in an on-state. Furthermore, when the source-type output corresponding mode is selected, if an external power source is erroneously connected to the second output terminal 32, a large current flows to the second switching element 32, but a fuse 35 is immediately blown out.

Description

本発明は、外部機器に高電位(ソース型)の信号又は低電位(シンク型)の信号を出力する出力回路及び該出力回路を有する出力装置に関する。   The present invention relates to an output circuit that outputs a high potential (source type) signal or a low potential (sink type) signal to an external device, and an output device having the output circuit.

一般に工作機械の数値制御装置は、マシニングセンタ又は旋盤などの外部機器に信号を出力する出力回路と外部機器から信号を入力する入力回路とを備えている。外部機器の入出力信号がソース型の信号である場合、数値制御装置には、ソース型に対応した入出力回路を使用する。一方、外部機器の入出力信号がシンク型の信号である場合、数値制御装置には、シンク型に対応した入出力回路を使用する。作業者は、数値制御装置の入出力回路の型と外部機器の入出力信号の型とを整合させるべく、数値制御装置の入出力回路を交換する。   Generally, a numerical control device of a machine tool includes an output circuit that outputs a signal to an external device such as a machining center or a lathe and an input circuit that inputs a signal from the external device. When the input / output signal of the external device is a source type signal, an input / output circuit corresponding to the source type is used for the numerical control device. On the other hand, when the input / output signal of the external device is a sink type signal, an input / output circuit corresponding to the sink type is used for the numerical control device. The operator replaces the input / output circuit of the numerical control device so that the input / output circuit type of the numerical control device matches the input / output signal type of the external device.

特許文献1には、入出力回路部を交換することができる数値制御装置が開示されており、該数値制御装置は、固定基板と、該固定基板に脱着可能な脱着基板とを備える。固定基板は、制御部を備える。脱着基板は、端子台と、シンク型又はソース型の入出力回路部とを備える。   Patent Document 1 discloses a numerical control device capable of exchanging an input / output circuit unit. The numerical control device includes a fixed substrate and a detachable substrate that can be attached to and detached from the fixed substrate. The fixed substrate includes a control unit. The detachable substrate includes a terminal block and a sink type or source type input / output circuit unit.

前記固定基板の制御部は、シンク型及びソース型の入出力回路部に対して共通である。そのため、数値制御装置は、シンク型の入出力回路部を備える脱着基板と、ソース型の入出力回路部を備える脱着基板とを交換することによって、外部機器の入出力信号に対応することができる。   The control unit of the fixed substrate is common to the sink type and source type input / output circuit units. Therefore, the numerical control device can cope with the input / output signals of the external device by exchanging the attachment / detachment substrate having the sink type input / output circuit unit and the attachment / detachment substrate having the source type input / output circuit unit. .

特許第3700315号公報Japanese Patent No. 3700315

しかし作業者は、予め2種類の脱着基板を用意する必要があり、数値制御装置の製造費用が嵩む。また脱着基板をシンク型又はソース型に切換える場合、交換作業を要し、シンク型又はソース型への切換えは容易ではない。   However, the operator needs to prepare two types of desorption substrates in advance, which increases the manufacturing cost of the numerical control device. Further, when switching the detachable substrate to the sink type or the source type, replacement work is required, and switching to the sink type or the source type is not easy.

基板の交換を回避するために、スイッチング素子のオン/オフによって出力端子をシンク型又はソース型へ切替えることが考えられる。作業者は、外部機器を出力回路に接続する場合に、外部機器と該外部機器に対応した出力端子とを接続する必要がある。しかし、作業者が接続作業に不慣れな場合又は作業者が出力端子と外部機器との対応関係を誤認している場合に、作業者は、スイッチング素子により接地されたシンク型の出力端子に外部電源を接続することがある。   In order to avoid replacement of the substrate, it is conceivable to switch the output terminal to the sink type or the source type by turning on / off the switching element. When connecting the external device to the output circuit, the worker needs to connect the external device and an output terminal corresponding to the external device. However, when the worker is unfamiliar with the connection work or when the worker misidentifies the correspondence between the output terminal and the external device, the worker must connect the external power supply to the sink type output terminal grounded by the switching element. May be connected.

スイッチング素子をオンにした状態で、作業者がシンク型の出力端子に外部電源を接続した場合、スイッチング素子には大電流が流れる。スイッチング素子の容量を超える電流が流れた場合、スイッチング素子は破損する。   When an operator connects an external power source to the sink type output terminal with the switching element turned on, a large current flows through the switching element. When a current exceeding the capacity of the switching element flows, the switching element is damaged.

本発明は斯かる事情に鑑みてなされたものであり、出力端子をシンク型又はソース型に切換える場合に、基板を交換する必要がなく、また出力端子に誤って電源を接続してもスイッチング素子の破損を防止することができる出力回路及び該出力回路を備える出力装置
を提供することを目的とする。
The present invention has been made in view of such circumstances. When the output terminal is switched to the sink type or the source type, there is no need to replace the substrate, and the switching element can be connected even if the power supply is mistakenly connected to the output terminal. It is an object of the present invention to provide an output circuit that can prevent damage to the device and an output device including the output circuit.

本発明に係る出力回路は、ソース型の第1出力端子又はシンク型の第2出力端子のいずれかから信号を出力する出力回路であって、前記第1出力端子又は第2出力端子を選択する選択部と、前記第1出力端子と電源側ラインとの間に接続された第1スイッチング素子と、前記第2出力端子と接地側ラインとの間に直列に接続された第2スイッチング素子及びヒューズとを備え、前記選択部によって、前記第1出力端子が選択された場合に、前記第2スイッチング素子をオンにし、前記第2出力端子が選択された場合に、前記第1スイッチング素子をオンにするようにしてあることを特徴とする。   An output circuit according to the present invention is an output circuit that outputs a signal from either a source-type first output terminal or a sink-type second output terminal, and selects the first output terminal or the second output terminal. A selector; a first switching element connected between the first output terminal and the power supply side line; a second switching element and a fuse connected in series between the second output terminal and the ground side line; When the first output terminal is selected by the selection unit, the second switching element is turned on, and when the second output terminal is selected, the first switching element is turned on. It is made to do so.

本発明においては、選択部にて第1出力端子を選択した場合に、第2スイッチング素子をオンにし、第1スイッチング素子のオン/オフによって、外部機器への出力をオン/オフにする。第2出力端子に誤って外部電源を接続した場合、第2スイッチング素子に大電流が流れるが、直ちにヒューズが切断され、第2スイッチング素子の破損を防止する。また選択部にて第2出力状態を選択した場合に、第1スイッチング素子をオンにし、第2スイッチング素子のオン/オフによって、外部機器への出力をオン/オフにする。   In the present invention, when the first output terminal is selected by the selection unit, the second switching element is turned on, and the output to the external device is turned on / off by turning on / off the first switching element. If an external power supply is mistakenly connected to the second output terminal, a large current flows through the second switching element, but the fuse is immediately cut to prevent the second switching element from being damaged. Further, when the second output state is selected by the selection unit, the first switching element is turned on, and the output to the external device is turned on / off by turning on / off the second switching element.

本発明に係る出力回路は、電源側ラインと接地側ラインとの間に直列接続された第1分圧回路並びに該第1分圧回路及び接地側ラインの接続を制御する第3スイッチング素子と、電源側ラインと接地側ラインとの間に直列接続された第2分圧回路並びに該第2分圧回路及び電源側ラインの接続を制御する第4スイッチング素子とを備え、前記第1スイッチング素子を、前記第3スイッチング素子の制御によって発生する前記第1分圧回路の出力に基づいてオンにし、前記第2スイッチング素子を、前記第4スイッチング素子の制御によって発生する前記第2分圧回路の出力に基づいてオンにするようにしてあることを特徴とする。   An output circuit according to the present invention includes a first voltage dividing circuit connected in series between a power supply side line and a ground side line, a third switching element that controls connection of the first voltage dividing circuit and the ground side line, A second voltage dividing circuit connected in series between the power supply side line and the ground side line, and a fourth switching element for controlling connection between the second voltage dividing circuit and the power supply side line, and the first switching element The second voltage divider circuit is turned on based on the output of the first voltage divider circuit generated by the control of the third switching element, and the output of the second voltage divider circuit generated by the control of the fourth switching element. It is characterized by being turned on based on.

本発明においては、第3スイッチング素子の制御によって、第1分圧回路の出力を制御し、第1スイッチング素子のオン/オフを制御する。また第4スイッチング素子の制御によって、第2分圧回路の出力を制御し、第2スイッチング素子のオン/オフを制御する。   In the present invention, the output of the first voltage dividing circuit is controlled by controlling the third switching element, and the on / off of the first switching element is controlled. Further, the output of the second voltage dividing circuit is controlled by controlling the fourth switching element, and on / off of the second switching element is controlled.

本発明に係る出力回路は、前記第2出力端子から信号を入力するポートを有し、前記第1スイッチング素子及び第2スイッチング素子の動作を制御する制御装置を備えることを特徴とする。   The output circuit according to the present invention is characterized in that it has a port for inputting a signal from the second output terminal and includes a control device for controlling operations of the first switching element and the second switching element.

本発明においては、前記選択部にて第1出力端子が選択され、ヒューズが切断されていない場合、第2出力端子は、第2スイッチング素子及びヒューズを介して接地されている。そのため制御装置のポートには、第2出力端子からローレベルの信号「L」が入力される。第2出力端子に外部電源が誤って接続された場合、ヒューズが切断され、第2出力端子の接地が解除される。そのため制御装置のポートには、外部電源からハイレベルの信号「H」が入力される。   In the present invention, when the first output terminal is selected by the selector and the fuse is not cut, the second output terminal is grounded via the second switching element and the fuse. Therefore, a low level signal “L” is input from the second output terminal to the port of the control device. When an external power supply is accidentally connected to the second output terminal, the fuse is cut and the ground of the second output terminal is released. Therefore, a high-level signal “H” is input from the external power supply to the port of the control device.

本発明に係る出力回路は、前記ヒューズは交換可能にしてあることを特徴とする。   The output circuit according to the present invention is characterized in that the fuse is replaceable.

本発明においては、切断されたヒューズを交換することによって、出力回路が回復する。   In the present invention, the output circuit is restored by replacing the blown fuse.

本発明に係る出力回路は、前記第1スイッチング素子及び第2スイッチング素子は、FETであることを特徴とする。   In the output circuit according to the present invention, the first switching element and the second switching element are FETs.

本発明においては、FET(Field-Effect Transistor)を第1スイッチング素子及び第2スイッチング素子に使用することによって、シンク型又はソース型への端子の切換えを実現する。   In the present invention, switching of the terminal to the sink type or the source type is realized by using an FET (Field-Effect Transistor) for the first switching element and the second switching element.

本発明に係る出力装置は、請求項1から5のいずれか一つに記載の一の出力回路と、ソース型の第3出力端子、シンク型の第4出力端子、該第3出力端子又は第4出力端子を選択する選択手段、前記第3出力端子と電源側ラインとの間に接続された第5スイッチング素子及び前記第4出力端子と前記ヒューズとの間に接続された第6スイッチング素子を有し、前記選択手段によって、前記第3出力端子が選択された場合に、前記第5スイッチング素子をオンにし、前記第4出力端子が選択された場合に、前記第6スイッチング素子をオンにするようにしてある他の出力回路とを備えることを特徴とする。   An output device according to the present invention includes an output circuit according to any one of claims 1 to 5, a source-type third output terminal, a sink-type fourth output terminal, the third output terminal, Selection means for selecting four output terminals, a fifth switching element connected between the third output terminal and the power supply side line, and a sixth switching element connected between the fourth output terminal and the fuse. And when the third output terminal is selected by the selection means, the fifth switching element is turned on, and when the fourth output terminal is selected, the sixth switching element is turned on. And another output circuit.

本発明においては、複数の出力回路を使用する場合に、一の出力回路のヒューズに、他の出力回路の第6スイッチング素子を接続する。   In the present invention, when a plurality of output circuits are used, the sixth switching element of another output circuit is connected to the fuse of one output circuit.

本発明に係る出力回路にあっては、選択部にて第1出力端子を選択した場合に、第2スイッチング素子をオンにし、第1スイッチング素子のオン/オフによって、外部機器への出力をオン/オフにする。第2出力端子に誤って外部電源を接続した場合、第2スイッチング素子に大電流が流れるが、直ちにヒューズが切断され、第2スイッチング素子の破損を防止することができる。また選択部にて第2出力状態を選択した場合に、第1スイッチング素子をオンにし、第2スイッチング素子のオン/オフによって、外部機器への出力をオン/オフにする。そのため出力端子をシンク型又はソース型に切換える場合に、基板を交換する必要がない。   In the output circuit according to the present invention, when the selection unit selects the first output terminal, the second switching element is turned on, and the output to the external device is turned on by turning on / off the first switching element. /Turn off. When an external power supply is mistakenly connected to the second output terminal, a large current flows through the second switching element, but the fuse is immediately cut off, and damage to the second switching element can be prevented. Further, when the second output state is selected by the selection unit, the first switching element is turned on, and the output to the external device is turned on / off by turning on / off the second switching element. Therefore, when the output terminal is switched to the sink type or the source type, it is not necessary to replace the substrate.

本発明に係る出力回路にあっては、第3スイッチング素子の制御によって、第1分圧回路の出力を制御し、第1スイッチング素子のオン/オフを制御する。また第4スイッチング素子の制御によって、第2分圧回路の出力を制御し、第2スイッチング素子のオン/オフを制御する。一般に外部機器と該外部機器を制御する数値制御装置とは、動作電圧が異なる。そのため数値制御装置からの電圧信号に基づいて、第3スイッチング素子及び第4スイッチング素子の動作を制御し、第1スイッチング素子及び第2スイッチング素子をオン/オフ制御して、外部機器へ電圧信号を出力する。すなわち、数値制御装置から出力された電圧を外部機器に対応した電圧に変換することができる。   In the output circuit according to the present invention, the output of the first voltage dividing circuit is controlled by the control of the third switching element, and the on / off of the first switching element is controlled. Further, the output of the second voltage dividing circuit is controlled by controlling the fourth switching element, and on / off of the second switching element is controlled. Generally, the operating voltage differs between an external device and a numerical control device that controls the external device. Therefore, based on the voltage signal from the numerical control device, the operation of the third switching element and the fourth switching element is controlled, the first switching element and the second switching element are turned on / off, and the voltage signal is sent to the external device. Output. That is, the voltage output from the numerical control device can be converted into a voltage corresponding to the external device.

本発明に係る出力回路にあっては、選択部にて第1出力端子を選択した場合であって、第2出力端子に誤って外部電源を接続したときに、ヒューズが切断される。ヒューズが切断される前は、第2出力端子は接地されており、制御装置にはローレベルの信号「L」が入力される。ヒューズが切断された後は、第2出力端子の接地が解除されており、制御装置には、ハイレベルの信号「H」が入力される。制御装置は、ヒューズの切断によって第2出力端子からの入力信号が「L」から「H」に変化するので、第2スイッチング素子に過剰な電流が流れたことを検出することができる。   In the output circuit according to the present invention, the fuse is cut when the first output terminal is selected by the selection unit and an external power supply is accidentally connected to the second output terminal. Before the fuse is cut, the second output terminal is grounded, and a low level signal “L” is input to the control device. After the fuse is cut, the ground of the second output terminal is released, and a high level signal “H” is input to the control device. Since the input signal from the second output terminal changes from “L” to “H” by cutting the fuse, the control device can detect that an excessive current flows in the second switching element.

本発明に係る出力回路にあっては、切断されたヒューズを交換することによって、出力回路を速やかに回復させることができる。   In the output circuit according to the present invention, the output circuit can be quickly recovered by replacing the blown fuse.

本発明に係る出力回路にあっては、FETを第1スイッチング素子及び第2スイッチング素子に使用することによって、シンク型又はソース型への出力端子の切換えを確実に実現することができる。   In the output circuit according to the present invention, by using the FET as the first switching element and the second switching element, switching of the output terminal to the sink type or the source type can be reliably realized.

本発明に係る出力装置にあっては、複数の出力回路を使用する場合に、一の出力回路の
ヒューズに、他の出力回路の第6スイッチング素子を接続し、ヒューズを削減することができる。また第2スイッチング素子又は第6スイッチング素子に過剰な電流が流れた場合に、ヒューズが切断され、第2スイッチング素子及び第6スイッチング素子を一つのヒューズで保護することができる。
In the output device according to the present invention, when a plurality of output circuits are used, the fuses of one output circuit can be connected to the sixth switching element of another output circuit to reduce the number of fuses. Further, when an excessive current flows through the second switching element or the sixth switching element, the fuse is cut, and the second switching element and the sixth switching element can be protected by one fuse.

実施の形態1に係る出力回路を示す回路図である。FIG. 3 is a circuit diagram illustrating an output circuit according to the first embodiment. 各モードにおけるディップスイッチの状態を示す図である。It is a figure which shows the state of the dip switch in each mode. ソース型出力対応モードにおいて、外部電源を第2出力端子に誤って接続した場合の回路図である。FIG. 6 is a circuit diagram when an external power supply is mistakenly connected to a second output terminal in the source type output correspondence mode. 実施の形態2に係る出力装置を示す回路図である。FIG. 6 is a circuit diagram illustrating an output device according to a second embodiment.

(実施の形態1)
以下本発明を実施の形態1に係る出力回路を示す図面に基づいて詳述する。図1は実施の形態1に係る出力回路を示す回路図、図2は各モードにおけるディップスイッチの状態を示す図である。なお図においてディップスイッチはディップSWと表記してある。
(Embodiment 1)
Hereinafter, the present invention will be described in detail with reference to the drawings illustrating an output circuit according to a first embodiment. FIG. 1 is a circuit diagram showing an output circuit according to the first embodiment, and FIG. 2 is a diagram showing a state of a dip switch in each mode. In the figure, the dip switch is indicated as dip SW.

出力回路1は、工作機械の数値制御装置に設けてあり、図示しない基板に実装してある。出力回路1は、制御装置10と、第1出力端子21と、第2出力端子22と、端子台80と、ディップスイッチ81(選択部)とを備えている。第1出力端子21及び第2出力端子22には、外部機器が接続される。外部機器は24V系の信号で動作する。   The output circuit 1 is provided in a numerical control device of a machine tool and is mounted on a substrate (not shown). The output circuit 1 includes a control device 10, a first output terminal 21, a second output terminal 22, a terminal block 80, and a dip switch 81 (selection unit). An external device is connected to the first output terminal 21 and the second output terminal 22. The external device operates with a 24V signal.

制御装置10は、例えばFPGA(Field Programmable Gate Arrey)、ASIC(Application Specific Integrated Circuit)又はマイクロコンピュータを備える。制御装置10は、二つの出力ポート10a、10bと入力ポート10cとを備える。また制御装置10は、ディップスイッチ81での選択に基づいて、後述するFETの駆動を制御する。制御装置10は、3.3Vで動作する。   The control device 10 includes, for example, an FPGA (Field Programmable Gate Arrey), an ASIC (Application Specific Integrated Circuit), or a microcomputer. The control device 10 includes two output ports 10a and 10b and an input port 10c. Further, the control device 10 controls the driving of the FET described later based on the selection by the dip switch 81. The control device 10 operates at 3.3V.

第1出力端子21と24Vの電源(電源側ライン)91との間に、p型のMOSFET31(第1スイッチング素子、以下FET31という)が接続している。FET31のソースは、電源91に接続しており、FET31のドレインは第1出力端子21に接続している。なお電源91は、FET31を過剰な電流から保護するように構成してある。   A p-type MOSFET 31 (first switching element, hereinafter referred to as FET 31) is connected between the first output terminal 21 and a 24 V power supply (power supply side line) 91. The source of the FET 31 is connected to the power supply 91, and the drain of the FET 31 is connected to the first output terminal 21. The power supply 91 is configured to protect the FET 31 from excessive current.

FET31のゲートと電源91と間に抵抗41が接続しており、FET31のゲートは抵抗42を介してNPN型のトランジスタ51(第3スイッチング素子)のコレクタに接続している。トランジスタ51のエミッタは接地しており、トランジスタ51のベースは抵抗52を介して制御装置10の出力ポート10aに接続している。トランジスタ51のベース及びエミッタは抵抗53を介して接続している。なお抵抗41及び抵抗42は第1分圧回路を構成している。   A resistor 41 is connected between the gate of the FET 31 and the power supply 91, and the gate of the FET 31 is connected to the collector of the NPN transistor 51 (third switching element) via the resistor 42. The emitter of the transistor 51 is grounded, and the base of the transistor 51 is connected to the output port 10 a of the control device 10 via the resistor 52. The base and emitter of the transistor 51 are connected via a resistor 53. The resistor 41 and the resistor 42 constitute a first voltage dividing circuit.

第2出力端子22と接地側ラインとの間に、n型のMOSFET32(第2スイッチング素子、以下FET32という)及びヒューズ35が直列に接続している。FET32のドレインは第2出力端子22に接続しており、FET32のソースはヒューズ35を介して接地されている。またFET32のソースは、電圧を変換する変換回路82を介して制御装置10の入力ポート10cに接続している。変換回路82は、入力信号(例えば24Vの信号)を制御装置10に対応した3.3Vの信号に変換する。   An n-type MOSFET 32 (second switching element, hereinafter referred to as FET 32) and a fuse 35 are connected in series between the second output terminal 22 and the ground line. The drain of the FET 32 is connected to the second output terminal 22, and the source of the FET 32 is grounded via the fuse 35. The source of the FET 32 is connected to the input port 10c of the control device 10 via a conversion circuit 82 that converts the voltage. The conversion circuit 82 converts an input signal (for example, a 24V signal) into a 3.3V signal corresponding to the control device 10.

FET32のゲートは抵抗43を介してヒューズ35の一端部に接続している。ヒューズ35の他端部は接地されている。ヒューズ35は、FET32の破損を防止する基準と
なる電流(以下定格電流という)よりも充分に小さい電流で切断されるように構成してある。またヒューズ35は、交換可能である。FET32のゲートは、抵抗44を介してトランジスタ61(第4スイッチング素子)のコレクタに接続している。トランジスタ61のエミッタは、24Vの電源92に接続されている。トランジスタ61のベース及びエミッタは抵抗63を介して接続されている。なお抵抗43及び抵抗44は、第2分圧回路を構成している。
The gate of the FET 32 is connected to one end of the fuse 35 through a resistor 43. The other end of the fuse 35 is grounded. The fuse 35 is configured to be cut with a current sufficiently smaller than a reference current (hereinafter referred to as a rated current) for preventing the FET 32 from being damaged. The fuse 35 can be replaced. The gate of the FET 32 is connected to the collector of the transistor 61 (fourth switching element) via the resistor 44. The emitter of the transistor 61 is connected to a 24V power source 92. The base and emitter of the transistor 61 are connected via a resistor 63. The resistors 43 and 44 constitute a second voltage dividing circuit.

トランジスタ61のベースは、抵抗62を介してトランジスタ71のコレクタに接続されている。トランジスタ71のエミッタは接地されている。トランジスタ71のベースは、抵抗72を介して制御装置10の出力ポート10bに接続されている。トランジスタ71のベース及びエミッタは抵抗73を介して接続されている。   The base of the transistor 61 is connected to the collector of the transistor 71 via the resistor 62. The emitter of the transistor 71 is grounded. The base of the transistor 71 is connected to the output port 10 b of the control device 10 via the resistor 72. The base and emitter of the transistor 71 are connected via a resistor 73.

前記端子台80は複数のポートを備えており、第1出力端子21及び第2出力端子22は、各ポートに配置してある。なお第1出力端子21及び第2出力端子22の間に、第2出力端子22から第1出力端子21へ電流を通過させ、過電流を吸収するダイオードを接続しても良い。   The terminal block 80 includes a plurality of ports, and the first output terminal 21 and the second output terminal 22 are arranged in each port. A diode that allows current to pass from the second output terminal 22 to the first output terminal 21 and absorbs overcurrent may be connected between the first output terminal 21 and the second output terminal 22.

ディップスイッチ81は、ソース型出力対応モード又はシンク型出力対応モードを選択することができる。ソース型出力対応モードは、第1出力端子21から外部機器に高電位の信号「H」を出力することが可能な状態をいう。ソース型出力対応モードは、第2出力端子22から外部機器に低電位の信号「L」を出力することが可能な状態をいう。図2Aに示すように、作業者がディップスイッチ81をオンにした場合、出力回路1は、ソース型出力対応モードとなる。ディップスイッチ81をオフに設定した場合、出力回路1は、シンク型出力対応モードとなる。   The dip switch 81 can select a source type output compatible mode or a sink type output compatible mode. The source-type output corresponding mode refers to a state in which a high potential signal “H” can be output from the first output terminal 21 to an external device. The source-type output corresponding mode refers to a state in which a low potential signal “L” can be output from the second output terminal 22 to an external device. As shown in FIG. 2A, when the operator turns on the dip switch 81, the output circuit 1 enters the source type output correspondence mode. When the dip switch 81 is set to OFF, the output circuit 1 enters the sink type output compatible mode.

次にソース型出力対応モードにおける出力回路1の動作について説明する。ソース型出力対応モードの場合、制御装置10は、出力ポート10bから抵抗72に信号「H」を常時出力する。抵抗72を介してトランジスタ71のベースに信号「H」が入力され、ベースをオンにする。なお出力ポート10bは、3.3Vの電圧信号を出力する。   Next, the operation of the output circuit 1 in the source type output support mode will be described. In the case of the source type output support mode, the control device 10 always outputs a signal “H” from the output port 10 b to the resistor 72. A signal “H” is input to the base of the transistor 71 via the resistor 72 to turn on the base. The output port 10b outputs a voltage signal of 3.3V.

トランジスタ71のオンによって、抵抗62は接地される。トランジスタ61のベースは、抵抗62を介して0Vにプルダウンされ、トランジスタ61をオンにする。トランジスタ61のオンによって、電源92の電圧は、抵抗44及び抵抗43によって分圧され、FET32のゲートに信号「H」が入力される。第2出力端子22が接地され、ローレベルの信号「L」(0Vの信号)が第2出力端子22から常時出力される。すなわち、第2出力端子22は、0Vを供給する端子(グランド)として機能する(図2B参照)。また変換回路82を介して、第2出力端子22から制御装置10の入力ポート10cに信号「L」が入力される。   When the transistor 71 is turned on, the resistor 62 is grounded. The base of the transistor 61 is pulled down to 0V via the resistor 62, turning on the transistor 61. When the transistor 61 is turned on, the voltage of the power source 92 is divided by the resistor 44 and the resistor 43, and the signal “H” is input to the gate of the FET 32. The second output terminal 22 is grounded, and a low level signal “L” (0 V signal) is constantly output from the second output terminal 22. That is, the second output terminal 22 functions as a terminal (ground) for supplying 0 V (see FIG. 2B). Further, the signal “L” is input from the second output terminal 22 to the input port 10 c of the control device 10 via the conversion circuit 82.

出力ポート10aから抵抗52に、信号「H」が出力された場合、トランジスタ51のベースに、抵抗52を介して信号「H」が入力され、トランジスタ51をオンにする。なお出力ポート10aは、3.3Vの電圧信号を出力する。   When the signal “H” is output from the output port 10 a to the resistor 52, the signal “H” is input to the base of the transistor 51 via the resistor 52, and the transistor 51 is turned on. The output port 10a outputs a 3.3V voltage signal.

トランジスタ51のオンによって、抵抗42は接地する。FET31のゲートは抵抗42を介してプルダウンされ、FET31をオンにする。FET31のオンによって、第1出力端子21は電源91に接続される。第1出力端子21から24Vの信号「H」が出力される。   When the transistor 51 is turned on, the resistor 42 is grounded. The gate of the FET 31 is pulled down via the resistor 42 to turn on the FET 31. The first output terminal 21 is connected to the power supply 91 by turning on the FET 31. A signal “H” of 24 V is output from the first output terminal 21.

一方出力ポート10aから抵抗52に信号「L」が出力された場合、トランジスタ51のベースに、抵抗52を介して信号「L」が入力され、トランジスタ51をオフにする。
トランジスタ51のオフによって抵抗42の接地が解除される。FET31のゲートは抵抗41を介して24V(電源91の電位)にプルアップされ、FET31をオフにする。なお第1出力端子21はハイインピーダンス状態となる。制御装置10は、FET31をオン/オフ制御し、第1出力端子21は、信号「H」を出力するソース型の出力端子として機能する。
On the other hand, when the signal “L” is output from the output port 10 a to the resistor 52, the signal “L” is input to the base of the transistor 51 via the resistor 52 and the transistor 51 is turned off.
When the transistor 51 is turned off, the grounding of the resistor 42 is released. The gate of the FET 31 is pulled up to 24 V (the potential of the power supply 91) via the resistor 41, and the FET 31 is turned off. The first output terminal 21 is in a high impedance state. The control device 10 performs on / off control of the FET 31, and the first output terminal 21 functions as a source-type output terminal that outputs a signal “H”.

次にシンク型出力対応モードにおける出力回路1の動作について説明する。シンク型出力対応モードの場合、制御装置10は出力ポート10aから抵抗72に信号「H」を常時出力する。前述したように、制御装置10は、出力ポート10aからFET31をオンにし、第1出力端子21を電源91に接続する。第1出力端子21から信号「H」が常時出力され、第1出力端子21は24Vを供給する端子として機能する(図2B参照)。   Next, the operation of the output circuit 1 in the sink type output support mode will be described. In the case of the sink type output compatible mode, the control device 10 always outputs the signal “H” from the output port 10 a to the resistor 72. As described above, the control device 10 turns on the FET 31 from the output port 10 a and connects the first output terminal 21 to the power supply 91. The signal “H” is constantly output from the first output terminal 21, and the first output terminal 21 functions as a terminal for supplying 24V (see FIG. 2B).

制御装置10は、前述したように出力ポート10bからFET32をオンにして、第2出力端子22を接地させ、第2出力端子22から信号「L」を出力させる。一方制御装置10は、出力ポート10bから抵抗72に信号「L」を出力させて、トランジスタ71をオフにする。   As described above, the control device 10 turns on the FET 32 from the output port 10 b, grounds the second output terminal 22, and outputs a signal “L” from the second output terminal 22. On the other hand, the control device 10 outputs a signal “L” from the output port 10 b to the resistor 72 to turn off the transistor 71.

トランジスタ71のオフによって、抵抗62の接地が解除され、トランジスタ61のベースは抵抗63を介してプルアップされ、オフになる。電源92と抵抗44との接続が解除され、FET32のゲートは抵抗43を介して0Vにプルダウンされ、FET32をオフにする。なお第2出力端子22は、ハイインピーダンス状態になる。制御装置10は、FET32をオン/オフ制御し、第2出力端子22は信号「L」を出力するシンク型の出力端子として機能する。   When the transistor 71 is turned off, the ground of the resistor 62 is released, and the base of the transistor 61 is pulled up via the resistor 63 and turned off. The connection between the power source 92 and the resistor 44 is released, and the gate of the FET 32 is pulled down to 0 V via the resistor 43, thereby turning off the FET 32. The second output terminal 22 is in a high impedance state. The control device 10 controls on / off of the FET 32, and the second output terminal 22 functions as a sink-type output terminal that outputs a signal “L”.

次にソース型出力対応モードにおいて、外部電源を第2出力端子22に誤って接続した場合について説明する。図3は、ソース型出力対応モードにおいて、外部電源を第2出力端子22に誤って接続した場合の回路図である。   Next, a case where an external power supply is mistakenly connected to the second output terminal 22 in the source type output correspondence mode will be described. FIG. 3 is a circuit diagram when an external power supply is mistakenly connected to the second output terminal 22 in the source-type output support mode.

前述したように、ソース型出力対応モードにおいてFET32はオンになっており、第2出力端子22は、FET32及びヒューズ35を介して接地している。また第2出力端子22から入力ポート10cに信号「L」が入力されている。図3に示すように、作業者が第2出力端子22に誤って外部電源5を接続した場合、第2出力端子22からFET32及びヒューズ35に大電流が流れる(図3の白抜矢符参照)。ヒューズ35は、FET32の定格電流よりも充分に小さい電流で切断される。そのため定格電流よりも大きな電流が第2出力端子22からFET32に流れた場合に、図3に示すように、ヒューズ35は即時に切断され、FET32は破損しない。   As described above, the FET 32 is turned on in the source type output correspondence mode, and the second output terminal 22 is grounded via the FET 32 and the fuse 35. Further, the signal “L” is input from the second output terminal 22 to the input port 10 c. As shown in FIG. 3, when an operator accidentally connects the external power supply 5 to the second output terminal 22, a large current flows from the second output terminal 22 to the FET 32 and the fuse 35 (see white arrows in FIG. 3). ). The fuse 35 is cut with a current sufficiently smaller than the rated current of the FET 32. Therefore, when a current larger than the rated current flows from the second output terminal 22 to the FET 32, as shown in FIG. 3, the fuse 35 is immediately cut and the FET 32 is not damaged.

ヒューズ35の切断によって、第2出力端子22の電位は上昇し、変換回路82を介して第2出力端子22から入力ポート10cに信号「H」が入力される。制御装置10は、第2出力端子22から信号「H」が入力された場合に、ヒューズ35の切断、換言すればFET32に過剰な電流が流れたことを検知する。制御装置10は、ヒューズ35の切断を検知した場合に、ランプ又はブザーなどの報知手段を動作させて、ヒューズ35の交換を作業者に促すことができる。なお変換回路82は、第2出力端子22から入力された外部電源5の電圧を3.3Vの信号(電圧)に変換する。   By cutting the fuse 35, the potential of the second output terminal 22 rises, and the signal “H” is input from the second output terminal 22 to the input port 10 c via the conversion circuit 82. When the signal “H” is input from the second output terminal 22, the control device 10 detects that the fuse 35 is cut, in other words, that an excessive current flows through the FET 32. When the control device 10 detects the disconnection of the fuse 35, the control device 10 can prompt the operator to replace the fuse 35 by operating a notification means such as a lamp or a buzzer. The conversion circuit 82 converts the voltage of the external power supply 5 input from the second output terminal 22 into a 3.3V signal (voltage).

なおシンク型出力対応モードにおいて、第1出力端子21が接地された場合に、FET31に大電流が流れるが、前述したように、電源91はFET31を過剰な電流から保護するように構成してある。例えば電源91はIPD(Intelligent Power Device)を備え、FET31に定格電流よりも大きな電流が流れた場合に、FET31への電流の供給を即時に遮断する。   In the sink-type output support mode, when the first output terminal 21 is grounded, a large current flows through the FET 31, but as described above, the power supply 91 is configured to protect the FET 31 from an excessive current. . For example, the power supply 91 includes an IPD (Intelligent Power Device), and when a current larger than the rated current flows through the FET 31, the supply of current to the FET 31 is immediately cut off.

実施の形態1に係る出力回路にあっては、ディップスイッチ81にてソース型出力対応モードを選択した場合に、第2スイッチング素子32をオンにし、第1スイッチング素子31のオン/オフ制御によって、外部機器への出力を制御する。第2出力端子22に誤って外部電源を接続した場合、第2スイッチング素子32に大電流が流れるが、直ちにヒューズ35が切断され、第2スイッチング素子32の破損を防止することができる。また基板の交換をせずに、ソース型出力対応モード及びシンク型出力対応モードに切り替えることができる。また制御装置10の出力電圧を外部機器の動作電圧に変換することができる。   In the output circuit according to the first embodiment, when the source type output correspondence mode is selected by the dip switch 81, the second switching element 32 is turned on, and the first switching element 31 is turned on / off by the on / off control. Controls output to external devices. When an external power supply is mistakenly connected to the second output terminal 22, a large current flows through the second switching element 32, but the fuse 35 is immediately cut, and damage to the second switching element 32 can be prevented. Further, it is possible to switch to the source type output compatible mode and the sink type output compatible mode without replacing the substrate. Moreover, the output voltage of the control apparatus 10 can be converted into the operating voltage of an external device.

なおヒューズ22は基板に固定されていても良い。この場合、ヒューズ22の交換は基板の交換によって行われる。また制御装置10の動作電圧は3.3V系であり、外部機器の動作電圧は24V系であるが、これらに限定されない。制御装置10の動作電圧と外部機器の動作電圧とが適切に変換されればよい。またソース型出力対応モード又はシンク型出力対応モードの選択にディップスイッチ81を使用しているが、ディップスイッチ81に代えて、ボタン式のスイッチ及びトグル式のスイッチなど他のスイッチを使用しても良い。またFET又はトランジスタをスイッチング素子として使用しているが、IGBT(Insulated Gate Bipolar transistor)その他のスイッチング素子を使用してもよい。   The fuse 22 may be fixed to the substrate. In this case, the fuse 22 is replaced by replacing the substrate. Further, the operating voltage of the control device 10 is a 3.3V system, and the operating voltage of the external device is a 24V system, but is not limited thereto. It is only necessary that the operating voltage of the control device 10 and the operating voltage of the external device are appropriately converted. Further, the dip switch 81 is used to select the source type output compatible mode or the sink type output compatible mode. However, instead of the dip switch 81, other switches such as a button type switch and a toggle type switch may be used. good. Moreover, although FET or a transistor is used as a switching element, you may use IGBT (Insulated Gate Bipolar transistor) and other switching elements.

(実施の形態2)
以下本発明を実施の形態2に係る出力装置を示す図面に基づいて詳述する。図4は、出力装置を示す回路図である。
(Embodiment 2)
Hereinafter, the present invention will be described in detail with reference to the drawings illustrating an output device according to a second embodiment. FIG. 4 is a circuit diagram showing the output device.

出力装置100は、出力回路1(一の出力回路)及び出力回路2(他の出力回路)を備えている。出力回路2は、制御装置10と、第3出力端子23と、第4出力端子24と、端子台83と、ディップスイッチ81(選択部及び選択手段)とを備えている。第3出力端子23及び第4出力端子24には、外部機器が接続される。外部機器は24V系の信号で動作する。     The output device 100 includes an output circuit 1 (one output circuit) and an output circuit 2 (another output circuit). The output circuit 2 includes a control device 10, a third output terminal 23, a fourth output terminal 24, a terminal block 83, and a dip switch 81 (selection unit and selection means). An external device is connected to the third output terminal 23 and the fourth output terminal 24. The external device operates with a 24V signal.

制御装置10は、出力ポート10d、10eを備える。また制御装置10は、ディップスイッチ81での選択に基づいて、後述するFETの駆動を制御する。   The control device 10 includes output ports 10d and 10e. Further, the control device 10 controls the driving of the FET described later based on the selection by the dip switch 81.

第3出力端子23は、p型のMOSFET33(第5スイッチング素子、以下FET33という)のドレインに接続している。FET33のソースは、24Vの電源93に接続している。FET33のゲートは、抵抗141を介して電源93と接続しており、また抵抗142を介してNPN型のトランジスタ151のコレクタに接続している。電源93は、FET33を過剰な電流から保護するように構成してある。トランジスタ151のエミッタは接地されている。トランジスタ151のベースは、抵抗152を介して制御装置10の出力ポート10dに接続している。トランジスタ151のベース及びエミッタは抵抗153を介して接続されている。   The third output terminal 23 is connected to the drain of a p-type MOSFET 33 (fifth switching element, hereinafter referred to as FET 33). The source of the FET 33 is connected to a 24V power source 93. The gate of the FET 33 is connected to the power supply 93 through the resistor 141 and is connected to the collector of the NPN transistor 151 through the resistor 142. The power supply 93 is configured to protect the FET 33 from excessive current. The emitter of the transistor 151 is grounded. The base of the transistor 151 is connected to the output port 10 d of the control device 10 through the resistor 152. The base and emitter of the transistor 151 are connected via a resistor 153.

第4出力端子24は、n型のMOSFET34(第6スイッチング素子、以下FET34という)のドレインに接続している。FET34のソースは、出力回路1のヒューズ35を介して接地されており、また変換回路82を介して入力ポート10cに接続している。FET34のゲートは、抵抗143を介してヒューズ35に接続している。FET34のゲートは、抵抗144を介してNPN型のトランジスタ161のコレクタに接続している。   The fourth output terminal 24 is connected to the drain of an n-type MOSFET 34 (sixth switching element, hereinafter referred to as FET 34). The source of the FET 34 is grounded via the fuse 35 of the output circuit 1, and is connected to the input port 10 c via the conversion circuit 82. The gate of the FET 34 is connected to the fuse 35 via the resistor 143. The gate of the FET 34 is connected to the collector of the NPN transistor 161 via the resistor 144.

トランジスタ161のエミッタは、24Vの電源94に接続している。トランジスタ161のベース及びエミッタは、抵抗163を介して接続している。トランジスタ161の
ベースは、抵抗162を介してNPN型トランジスタ171のコレクタに接続している。トランジスタ171のエミッタは接地されている。トランジスタ171のベースは、抵抗172を介して出力ポート10eに接続している。トランジスタ171のベース及びエミッタは、抵抗173を介して接続している。
The emitter of the transistor 161 is connected to a 24V power supply 94. The base and emitter of the transistor 161 are connected via a resistor 163. The base of the transistor 161 is connected to the collector of the NPN transistor 171 through the resistor 162. The emitter of the transistor 171 is grounded. The base of the transistor 171 is connected to the output port 10e via the resistor 172. The base and emitter of the transistor 171 are connected via a resistor 173.

前記端子台83は複数のポートを備えており、第3出力端子23及び第4出力端子24は、各ポートに配置してある。なお第3出力端子23及び第4出力端子24の間に、第4出力端子24から第3出力端子23へ電流を通過させ、過電流を吸収するダイオードを接続しても良い。   The terminal block 83 has a plurality of ports, and the third output terminal 23 and the fourth output terminal 24 are arranged in each port. A diode that passes current from the fourth output terminal 24 to the third output terminal 23 and absorbs overcurrent may be connected between the third output terminal 23 and the fourth output terminal 24.

ディップスイッチ81は、ソース型出力対応モード又はシンク型出力対応モードを選択することができる。ソース型出力対応モードが選択された場合、第3出力端子23を介して制御装置10から外部機器にハイレベルの信号「H」を出力することができる。シンク型出力対応モードが選択された場合、第4出力端子24を介して制御装置10から外部機器にローレベルの信号「L」を出力することができる。   The dip switch 81 can select a source type output compatible mode or a sink type output compatible mode. When the source type output support mode is selected, a high level signal “H” can be output from the control device 10 to the external device via the third output terminal 23. When the sink type output support mode is selected, a low level signal “L” can be output from the control device 10 to the external device via the fourth output terminal 24.

なおディップスイッチ81での選択に基づく出力回路2の動作は、実施の形態1に係る出力回路1と同様であり、その詳細な説明は省略する。   The operation of the output circuit 2 based on the selection by the DIP switch 81 is the same as that of the output circuit 1 according to the first embodiment, and detailed description thereof is omitted.

ディップスイッチ81にて、ソース型出力対応モードを選択した状態で、第2出力端子22又は第4出力端子24に、誤って外部電源を接続した場合、ヒューズ35が切断される。ヒューズ35が切断される前は、第2出力端子22から入力ポート10cに信号「L」が入力されている。ヒューズ35が切断された後は、変換回路82を介して第2出力端子22又は第4出力端子24から入力ポート10cに信号「H」が入力される。制御装置10は、第2出力端子22又は第4出力端子24から信号「H」が入力された場合に、ヒューズ35の切断、換言すればFET32又はFET34に過剰な電流が流れたことを検知する。   If the external power supply is mistakenly connected to the second output terminal 22 or the fourth output terminal 24 with the source type output corresponding mode selected by the DIP switch 81, the fuse 35 is cut. Before the fuse 35 is cut, the signal “L” is input from the second output terminal 22 to the input port 10 c. After the fuse 35 is cut, the signal “H” is input from the second output terminal 22 or the fourth output terminal 24 to the input port 10 c via the conversion circuit 82. When the signal “H” is input from the second output terminal 22 or the fourth output terminal 24, the control device 10 detects that the fuse 35 is cut, in other words, that an excessive current flows through the FET 32 or the FET 34. .

実施の形態2に係る出力装置100にあっては、FET34のソースは、出力回路1のヒューズ35を介して接地されているので、出力回路2はヒューズを削減することができる。FET32又はFET34に過剰な電流が流れた場合に、ヒューズ35が切断され、FET32及びFET34を一つのヒューズ35で保護することができる。また第2出力端子22及び第4出力端子24の信号を監視し、FET32又はFET34に過剰に電流が流れたことを検出することができる。   In the output device 100 according to the second embodiment, since the source of the FET 34 is grounded via the fuse 35 of the output circuit 1, the output circuit 2 can reduce the number of fuses. When an excessive current flows through the FET 32 or the FET 34, the fuse 35 is cut, and the FET 32 and the FET 34 can be protected by the single fuse 35. Further, the signals at the second output terminal 22 and the fourth output terminal 24 can be monitored to detect that an excessive current has flown through the FET 32 or the FET 34.

なお出力装置100は出力回路2を複数備えていてもよい。この場合、各出力回路2のFET34のソースはヒューズ35を介して接地される。   Note that the output device 100 may include a plurality of output circuits 2. In this case, the source of the FET 34 of each output circuit 2 is grounded via the fuse 35.

以上説明した実施の形態は本発明の例示であり、本発明は特許請求の範囲に記載された事項及び特許請求の範囲の記載に基づいて定められる範囲内において種々変更した形態で実施することができる。   The embodiment described above is an exemplification of the present invention, and the present invention can be implemented in various modified forms within the scope defined by the matters described in the claims and the description of the claims. it can.

1 出力回路(一の出力回路)
2 出力回路(他の出力回路)
21 第1出力端子
22 第2出力端子
23 第3出力端子
24 第4出力端子
31 FET(第1スイッチング素子)
32 FET(第2スイッチング素子)
33 FET(第5スイッチング素子)
34 FET(第6スイッチング素子)
35 ヒューズ
41、42 抵抗(第1分圧回路)
141、142 抵抗
43、44 抵抗(第2分圧回路)
143、144 抵抗
51、151 トランジスタ(第3スイッチング素子)
61、161 トランジスタ(第4スイッチング素子)
81 ディップスイッチ(選択部、選択手段)
100 出力装置
1 Output circuit (One output circuit)
2 Output circuit (other output circuits)
21 1st output terminal 22 2nd output terminal 23 3rd output terminal 24 4th output terminal 31 FET (1st switching element)
32 FET (second switching element)
33 FET (5th switching element)
34 FET (6th switching element)
35 Fuse 41, 42 Resistor (first voltage divider)
141, 142 Resistor 43, 44 Resistor (second voltage dividing circuit)
143, 144 Resistance 51, 151 Transistor (3rd switching element)
61, 161 transistor (fourth switching element)
81 DIP switch (selection unit, selection means)
100 output device

Claims (6)

ソース型の第1出力端子又はシンク型の第2出力端子のいずれかから信号を出力する出力回路であって、
前記第1出力端子又は第2出力端子を選択する選択部と、
前記第1出力端子と電源側ラインとの間に接続された第1スイッチング素子と、
前記第2出力端子と接地側ラインとの間に直列に接続された第2スイッチング素子及びヒューズと
を備え、
前記選択部によって、前記第1出力端子が選択された場合に、前記第2スイッチング素子をオンにし、前記第2出力端子が選択された場合に、前記第1スイッチング素子をオンにするようにしてあること
を特徴とする出力回路。
An output circuit that outputs a signal from either a source-type first output terminal or a sink-type second output terminal,
A selector for selecting the first output terminal or the second output terminal;
A first switching element connected between the first output terminal and a power supply line;
A second switching element and a fuse connected in series between the second output terminal and the ground side line;
When the selection unit selects the first output terminal, the second switching element is turned on, and when the second output terminal is selected, the first switching element is turned on. An output circuit characterized by being.
電源側ラインと接地側ラインとの間に直列接続された第1分圧回路並びに該第1分圧回路及び接地側ラインの接続を制御する第3スイッチング素子と、
電源側ラインと接地側ラインとの間に直列接続された第2分圧回路並びに該第2分圧回路及び電源側ラインの接続を制御する第4スイッチング素子と
を備え、
前記第1スイッチング素子を、前記第3スイッチング素子の制御によって発生する前記第1分圧回路の出力に基づいてオンにし、前記第2スイッチング素子を、前記第4スイッチング素子の制御によって発生する前記第2分圧回路の出力に基づいてオンにするようにしてあること
を特徴とする請求項1に記載の出力回路。
A first voltage dividing circuit connected in series between the power supply side line and the ground side line, and a third switching element for controlling connection of the first voltage dividing circuit and the ground side line;
A second voltage dividing circuit connected in series between the power supply side line and the ground side line, and a fourth switching element for controlling the connection of the second voltage dividing circuit and the power supply side line,
The first switching element is turned on based on the output of the first voltage dividing circuit generated by the control of the third switching element, and the second switching element is generated by the control of the fourth switching element. The output circuit according to claim 1, wherein the output circuit is turned on based on an output of the half-voltage divider circuit.
前記第2出力端子から信号を入力するポートを有し、前記第1スイッチング素子及び第2スイッチング素子の動作を制御する制御装置を備えることを特徴とする請求項1又は2に記載の出力回路。   3. The output circuit according to claim 1, further comprising a control device that has a port for inputting a signal from the second output terminal and controls operations of the first switching element and the second switching element. 前記ヒューズは交換可能にしてあることを特徴とする請求項1から3のいずれか一つに記載の出力回路。   4. The output circuit according to claim 1, wherein the fuse is replaceable. 前記第1スイッチング素子及び第2スイッチング素子は、FETであることを特徴とする請求項1から4のいずれか一つに記載の出力回路。   The output circuit according to claim 1, wherein the first switching element and the second switching element are FETs. 請求項1から5のいずれか一つに記載の一の出力回路と、
ソース型の第3出力端子、
シンク型の第4出力端子、
該第3出力端子又は第4出力端子を選択する選択手段、
前記第3出力端子と電源側ラインとの間に接続された第5スイッチング素子及び
前記第4出力端子と前記ヒューズとの間に接続された第6スイッチング素子
を有し、
前記選択手段によって、前記第3出力端子が選択された場合に、前記第5スイッチング素子をオンにし、前記第4出力端子が選択された場合に、前記第6スイッチング素子をオンにするようにしてある他の出力回路と
を備えることを特徴とする出力装置。
One output circuit according to any one of claims 1 to 5;
A source-type third output terminal;
A sink type fourth output terminal,
Selecting means for selecting the third output terminal or the fourth output terminal;
A fifth switching element connected between the third output terminal and the power supply side line; and a sixth switching element connected between the fourth output terminal and the fuse;
When the third output terminal is selected by the selection means, the fifth switching element is turned on, and when the fourth output terminal is selected, the sixth switching element is turned on. An output device comprising: another output circuit.
JP2010219760A 2010-09-29 2010-09-29 Output circuit and output device Active JP5459168B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010219760A JP5459168B2 (en) 2010-09-29 2010-09-29 Output circuit and output device
CN201110295689.1A CN102436218B (en) 2010-09-29 2011-09-28 Output circuit and output device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010219760A JP5459168B2 (en) 2010-09-29 2010-09-29 Output circuit and output device

Publications (2)

Publication Number Publication Date
JP2012075032A true JP2012075032A (en) 2012-04-12
JP5459168B2 JP5459168B2 (en) 2014-04-02

Family

ID=45984321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010219760A Active JP5459168B2 (en) 2010-09-29 2010-09-29 Output circuit and output device

Country Status (2)

Country Link
JP (1) JP5459168B2 (en)
CN (1) CN102436218B (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016121114A1 (en) * 2015-01-30 2016-08-04 三菱電機株式会社 Digital output circuit, printed wiring board, and industrial device
JP2020180805A (en) * 2019-04-23 2020-11-05 ブラザー工業株式会社 Input/output board and machine tool
JP2021097387A (en) * 2019-12-19 2021-06-24 株式会社オートネットワーク技術研究所 Driving device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106896775B (en) * 2015-12-21 2020-03-20 施耐德电气工业公司 Output circuit for programmable logic controller
CN105467262A (en) * 2015-12-23 2016-04-06 广州视睿电子科技有限公司 Method and device for detecting connection error of display equipment terminal
CN112596462B (en) * 2020-12-22 2022-04-22 深圳市英威腾电气股份有限公司 Output method, device and system based on signal type

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0397253U (en) * 1990-01-24 1991-10-07
JPH10256691A (en) * 1997-03-11 1998-09-25 Mitsubishi Electric Corp Control board
JPH10256893A (en) * 1997-03-07 1998-09-25 Mitsubishi Electric Corp Interface circuit for controller
JP2004096192A (en) * 2002-08-29 2004-03-25 Seiko Epson Corp Semiconductor integrated circuit
JP2005051317A (en) * 2003-07-29 2005-02-24 Sunx Ltd Signal output circuit, detection switch, and multiple optical axis photoelectric switch

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004248093A (en) * 2003-02-14 2004-09-02 Auto Network Gijutsu Kenkyusho:Kk Load drive circuit
US7719811B2 (en) * 2006-09-08 2010-05-18 Ford Global Technologies FET monitoring and protecting system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0397253U (en) * 1990-01-24 1991-10-07
JPH10256893A (en) * 1997-03-07 1998-09-25 Mitsubishi Electric Corp Interface circuit for controller
JPH10256691A (en) * 1997-03-11 1998-09-25 Mitsubishi Electric Corp Control board
JP2004096192A (en) * 2002-08-29 2004-03-25 Seiko Epson Corp Semiconductor integrated circuit
JP2005051317A (en) * 2003-07-29 2005-02-24 Sunx Ltd Signal output circuit, detection switch, and multiple optical axis photoelectric switch

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016121114A1 (en) * 2015-01-30 2016-08-04 三菱電機株式会社 Digital output circuit, printed wiring board, and industrial device
JP6081035B2 (en) * 2015-01-30 2017-02-15 三菱電機株式会社 Digital output circuit, printed wiring board and industrial equipment
US10177761B2 (en) 2015-01-30 2019-01-08 Mitsubishi Electric Corporation Digital output circuit, printed-wiring board, and industrial apparatus
DE112015006085B4 (en) 2015-01-30 2019-06-19 Mitsubishi Electric Corporation Digital output circuit board and industrial device
JP2020180805A (en) * 2019-04-23 2020-11-05 ブラザー工業株式会社 Input/output board and machine tool
JP2021097387A (en) * 2019-12-19 2021-06-24 株式会社オートネットワーク技術研究所 Driving device
JP7310591B2 (en) 2019-12-19 2023-07-19 株式会社オートネットワーク技術研究所 drive

Also Published As

Publication number Publication date
CN102436218B (en) 2014-08-13
JP5459168B2 (en) 2014-04-02
CN102436218A (en) 2012-05-02

Similar Documents

Publication Publication Date Title
JP5459168B2 (en) Output circuit and output device
CN111469783B (en) Power supply device
JP2010239202A (en) Input interface circuit
US20080049366A1 (en) Protection circuit
JP5459161B2 (en) Input circuit and input device
US9240844B2 (en) Optocoupler arrangement and input and/or output module
US20150084532A1 (en) Display device
US10979050B2 (en) Input/output circuit
US20070291434A1 (en) Protection circuit
US10177761B2 (en) Digital output circuit, printed-wiring board, and industrial apparatus
JP4862912B2 (en) Output interface circuit
US10599198B2 (en) Load driving device
JP5339876B2 (en) Automotive electrical equipment
US20180217652A1 (en) Electronic device
CN107017872B (en) Input circuit
JP7393688B2 (en) System components, mini PCs, and how system components work
KR20110041901A (en) Apparatus for supplying power
JP2009239771A (en) Semiconductor switching circuit
EP1443625B1 (en) Simple load driving circuit for driving plural loads in a given priority order
KR102554858B1 (en) Short protection circuit of fast charging terminal
JP6520171B2 (en) Driving circuit of voltage drive type semiconductor switching device
KR100612578B1 (en) A constant current circuit of a mobile communication terminal
CN111541217A (en) Short-circuit protection circuit, electrical equipment and electrical system
EP2451068B1 (en) Motor drive device
JP2004343664A (en) Driver circuit of switch

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131230

R150 Certificate of patent or registration of utility model

Ref document number: 5459168

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150