JP2012074669A - Manufacturing method of solar cell - Google Patents

Manufacturing method of solar cell Download PDF

Info

Publication number
JP2012074669A
JP2012074669A JP2011041926A JP2011041926A JP2012074669A JP 2012074669 A JP2012074669 A JP 2012074669A JP 2011041926 A JP2011041926 A JP 2011041926A JP 2011041926 A JP2011041926 A JP 2011041926A JP 2012074669 A JP2012074669 A JP 2012074669A
Authority
JP
Japan
Prior art keywords
substrate
solar cell
gas
film
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011041926A
Other languages
Japanese (ja)
Inventor
Motohiko Asano
元彦 浅野
Kenji Fukuchi
健次 福地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2011041926A priority Critical patent/JP2012074669A/en
Publication of JP2012074669A publication Critical patent/JP2012074669A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method of an excellent solar cell which makes the characteristics less likely to be affected by eliminating a natural oxide film through a method which causes less impact on a surface of a semiconductor.SOLUTION: The invention relates to a manufacturing method of a solar cell which forms an anti-reflection film made of nitride on a surface of a semiconductor. The manufacturing method of the solar cell includes an etching process in which the surface of the semiconductor is etched with plasma using one or more kinds of gas, which are selected from fluorine, chlorine, fluorine compound, and chlorine compound, and a film formation process in which the anti-reflection film is formed on the surface of the semiconductor after the etching process.

Description

本発明は、半導体の表面に窒化シリコン膜を形成する太陽電池の製造方法に関する。   The present invention relates to a method for manufacturing a solar cell in which a silicon nitride film is formed on the surface of a semiconductor.

太陽電池に入射される光を効率よく吸収するために、一般に太陽電池を構成している半導体の受光面を反射防止膜で被覆している。   In order to efficiently absorb light incident on the solar cell, the light-receiving surface of a semiconductor generally constituting the solar cell is covered with an antireflection film.

従来、このような反射防止膜を形成する前に、半導体の表面の自然酸化膜を除去して、この自然酸化膜による太陽電池特性の悪影響を抑制することが行なわれてきた(例えば、下記の特許文献1を参照)。   Conventionally, before forming such an antireflection film, the natural oxide film on the surface of the semiconductor has been removed to suppress the adverse effect of the solar cell characteristics due to the natural oxide film (for example, the following (See Patent Document 1).

特開2010−56242号公報JP 2010-56242 A

しかしながら、半導体表面に形成されている自然酸化膜を、不活性ガス等を用いた低周波放電によるイオン照射で物理的に除去する場合、半導体表面へイオン照射による衝撃が生じて、半導体にダメージを与えることが考えられる。   However, when the natural oxide film formed on the semiconductor surface is physically removed by ion irradiation by low-frequency discharge using an inert gas or the like, the impact on the semiconductor surface due to ion irradiation occurs, causing damage to the semiconductor. It is possible to give.

そこで、本発明の目的は、自然酸化膜を半導体表面に対して衝撃の少ない方法で除去することにより、特性に影響の少ない優れた太陽電池の製造方法を提供することにある。   Accordingly, an object of the present invention is to provide an excellent method for manufacturing a solar cell with little influence on characteristics by removing a natural oxide film with a method having little impact on a semiconductor surface.

本発明の太陽電池の製造方法は、半導体の表面に窒化物からなる反射防止膜を形成する太陽電池の製造方法であって、前記半導体の表面を、フッ素、塩素、フッ素化合物および塩素化合物の内から選択された1種以上のガスを用いたプラズマによりエッチングするエッチング工程と、該エッチング工程の後に前記半導体の表面に前記反射防止膜を形成する膜形成工程とを含むことを特徴とする。   A method for manufacturing a solar cell according to the present invention is a method for manufacturing a solar cell in which an antireflection film made of nitride is formed on the surface of a semiconductor, wherein the surface of the semiconductor is made of fluorine, chlorine, a fluorine compound, and a chlorine compound. And an etching process for etching with plasma using one or more gases selected from the above, and a film forming process for forming the antireflection film on the surface of the semiconductor after the etching process.

上述の太陽電池の製造方法によれば、自然酸化膜を半導体表面に対して衝撃の少ない方法で除去することができて、特性に影響の少ない優れた太陽電池を提供できる。   According to the solar cell manufacturing method described above, the natural oxide film can be removed by a method with less impact on the semiconductor surface, and an excellent solar cell with little influence on the characteristics can be provided.

本発明に係る太陽電池の製造方法により得られる太陽電池を模式的に説明する図であり、(a)は太陽電池の受光面側の平面図、(b)は太陽電池の裏面側の平面図である。It is a figure which illustrates typically the solar cell obtained by the manufacturing method of the solar cell which concerns on this invention, (a) is a top view by the side of the light-receiving surface of a solar cell, (b) is a top view by the side of the back surface of a solar cell. It is. 本発明に係る太陽電池の製造方法を模式的に説明する図であり、(a)〜(e)はそれぞれ太陽電池の断面図である。BRIEF DESCRIPTION OF THE DRAWINGS It is a figure which illustrates the manufacturing method of the solar cell which concerns on this invention, (a)-(e) is sectional drawing of a solar cell, respectively. 本発明に係る太陽電池の製造方法に用いるインライン方式の平行平板型のプラズマCVD装置の構造例を示した断面模式図である。It is the cross-sectional schematic diagram which showed the structural example of the in-line parallel plate type plasma CVD apparatus used for the manufacturing method of the solar cell which concerns on this invention. 本発明に係る太陽電池の製造方法に用いるインライン方式のプラズマCVD装置に用いられる搬送カートの一例を示す平面図である。It is a top view which shows an example of the conveyance cart used for the in-line type plasma CVD apparatus used for the manufacturing method of the solar cell which concerns on this invention. 本発明に係る太陽電池の製造方法に用いるインライン方式のCVD−スパッタ装置の一例を示す断面模式図である。It is a cross-sectional schematic diagram which shows an example of the in-line type CVD-sputtering apparatus used for the manufacturing method of the solar cell which concerns on this invention.

以下、本発明の実施の形態(以下、本実施形態という)について、図面を参照しながら詳細に説明する。   Hereinafter, an embodiment of the present invention (hereinafter referred to as the present embodiment) will be described in detail with reference to the drawings.

<太陽電池>
本実施形態で得られる太陽電池1は、図1に示すように光が入射する側の第1面2aと第1面2aの裏側に位置している第2面2bとを有する半導体である基板2と、この基板2の第1面2a上に設けられたバスバー電極3,フィンガー電極4と、第2面2b上に設けられた集電極5,出力取出電極6とを備えている。
<Solar cell>
As shown in FIG. 1, the solar cell 1 obtained in the present embodiment is a semiconductor substrate having a first surface 2a on the light incident side and a second surface 2b located on the back side of the first surface 2a. 2, a bus bar electrode 3 and a finger electrode 4 provided on the first surface 2 a of the substrate 2, and a collector electrode 5 and an output extraction electrode 6 provided on the second surface 2 b.

基板2は、単結晶シリコンまたは多結晶シリコンなどの半導体基板から成り、平面視して例えば1辺が150〜160mm程度であり、その厚みは150〜250μm程度の矩形の平板状である。そして、基板2の内部には、後記するp型半導体層とn型半導体層の接合(pn接合)部が形成されている。   The substrate 2 is made of a semiconductor substrate such as single crystal silicon or polycrystalline silicon, and has a rectangular flat plate shape with a side of, for example, about 150 to 160 mm and a thickness of about 150 to 250 μm in plan view. A junction (pn junction) between a p-type semiconductor layer and an n-type semiconductor layer, which will be described later, is formed inside the substrate 2.

第1面2aには、幅1〜3mm程度の幅広のバスバー電極3が2〜4本程度設けられている。さらに、第1面2aには、バスバー電極3に対して略垂直に交わるように、2〜5mm程度のピッチで幅50〜200μm程度のフィンガー電極4が多数本設けられている。このようなバスバー電極3およびフィンガー電極4の厚みは、10〜20μm程度である。また、第1面2aの全面には、光の吸収を向上させるために反射防止膜8を形成している。   On the first surface 2a, about 2 to 4 wide bus bar electrodes 3 having a width of about 1 to 3 mm are provided. Further, a large number of finger electrodes 4 having a width of about 2 to 5 mm and a width of about 50 to 200 μm are provided on the first surface 2 a so as to intersect with the bus bar electrode 3 substantially perpendicularly. The thickness of the bus bar electrode 3 and the finger electrode 4 is about 10 to 20 μm. An antireflection film 8 is formed on the entire first surface 2a in order to improve light absorption.

第2面2b側の電極は、集電極5と出力取出電極6とからなる。集電極5は基板2の外周端部を除く第2面2b側の略全面に形成されている。出力取出電極6は、幅2mm〜5mm程度であり、バスバー電極3と同一方向に集電極5と少なくともその一部が当接するように2〜4本程度形成されている。この出力取出電極6の厚みは、10μm〜20μm程度であり、また集電極5の厚みは15μm〜50μm程度である。   The electrode on the second surface 2 b side includes a collecting electrode 5 and an output extraction electrode 6. The collector electrode 5 is formed on substantially the entire surface on the second surface 2 b side excluding the outer peripheral edge of the substrate 2. The output extraction electrodes 6 have a width of about 2 mm to 5 mm, and are formed about 2 to 4 so that the collector electrode 5 and at least a part thereof are in contact with each other in the same direction as the bus bar electrode 3. The thickness of the output extraction electrode 6 is about 10 μm to 20 μm, and the thickness of the collecting electrode 5 is about 15 μm to 50 μm.

このようなフィンガー電極4および集電極5は、発生したキャリアを集電する役割を有し、バスバー電極3および出力取出電極6は、フィンガー電極4および集電極5で集めたキャリア(電力)を集め、外部に出力する役割を有している。   The finger electrode 4 and the collector electrode 5 have a role of collecting the generated carriers, and the bus bar electrode 3 and the output extraction electrode 6 collect carriers (electric power) collected by the finger electrode 4 and the collector electrode 5. , Has the role of outputting to the outside.

太陽電池1は以下のように動作する。太陽電池1の受光面側である基板2の第1面2a側から光が入射すると、基板2で吸収・光電変換されて電子−正孔対(電子キャリアおよび正孔キャリア)が生成される。この光励起起源の電子キャリアおよび正孔キャリア(光生成キャリア)が上述のpn接合部の働きにより、太陽電池1の第1面2aと第2面2bに設けられた上述の電極に集められ、両電極間に電位差を生ぜしめる。   The solar cell 1 operates as follows. When light is incident from the first surface 2a side of the substrate 2, which is the light receiving surface side of the solar cell 1, absorption and photoelectric conversion are performed on the substrate 2 to generate electron-hole pairs (electron carriers and hole carriers). The electron carriers and hole carriers (photogenerated carriers) originating from the photoexcitation are collected by the above-described electrodes provided on the first surface 2a and the second surface 2b of the solar cell 1 by the above-described pn junction, A potential difference is generated between the electrodes.

<太陽電池の製造方法>
次に、図2を用いて、本発明に係る太陽電池の製造方法の一例について説明する。
<Method for manufacturing solar cell>
Next, an example of a method for manufacturing a solar cell according to the present invention will be described with reference to FIG.

まず、半導体ブロックをスライスして表面処理を施した基板2を準備する。この基板2は一導電型の単結晶または多結晶のシリコンから成るものである。このシリコンに例えばボロン(B)などの不純物を微量添加することにより、p型の導電型を呈する、比抵抗0.2〜2.0Ω・cm程度の半導体の基板2としている。   First, the board | substrate 2 which sliced the semiconductor block and gave the surface treatment is prepared. The substrate 2 is made of single conductivity type single crystal or polycrystalline silicon. By adding a small amount of impurities such as boron (B) to this silicon, a semiconductor substrate 2 having a p-type conductivity and a specific resistance of about 0.2 to 2.0 Ω · cm is obtained.

基板2は、単結晶シリコンのウエハを用いる場合は、例えばチョクラルスキー法などの引き上げ法などによって作製され、多結晶シリコンのウエハを用いる場合は鋳造法などによってブロックを作製する。   The substrate 2 is produced by, for example, a pulling method such as the Czochralski method when a single crystal silicon wafer is used, and a block is produced by a casting method or the like when a polycrystalline silicon wafer is used.

このように作製されたブロックは、ワイヤーソーなどを用いて350μm以下、より好ましくは150〜250μm程度の厚みにスライスしてウエハを得る。ウエハの形状は、円形、正方形または矩形であり、その大きさは円形では直径100〜200mm程度であり、正方形または矩形では一辺が100〜200mm程度である。   The block produced in this way is sliced to a thickness of 350 μm or less, more preferably about 150 to 250 μm using a wire saw or the like to obtain a wafer. The shape of the wafer is a circle, a square, or a rectangle. The size of the wafer is about 100 to 200 mm in diameter in the circle, and one side is about 100 to 200 mm in the square or rectangle.

このスライス直後の基板2の表面層には、スライスによるダメージ層が数μmから数十μm程度の厚みに形成されており、またその表面にはスライス時の微細な汚染物が付着している。   On the surface layer of the substrate 2 immediately after slicing, a damage layer due to slicing is formed to a thickness of about several μm to several tens μm, and fine contaminants at the time of slicing adhere to the surface.

そこで、ダメージ層の除去と汚染物の清浄のために、ウエハを水酸化ナトリウム(NaOH)水溶液または水酸化カリウム(KOH)水溶液などのアルカリ性水溶液に浸漬する。   Therefore, the wafer is immersed in an alkaline aqueous solution such as a sodium hydroxide (NaOH) aqueous solution or a potassium hydroxide (KOH) aqueous solution in order to remove the damaged layer and clean the contaminants.

特に、ウエハを太陽電池の基板として用いる場合、水酸化ナトリウム水溶液を用いることにより、ウエハの表面を光の反射の抑制することに適した微細形状に粗面化することが可能となり好適である。なお、ウエハのアルカリ性水溶液への浸漬においては、作業効率を上げるため、カセットにウエハを並べカセットごと浸漬することが望ましい。   In particular, when a wafer is used as a substrate of a solar cell, it is preferable to use a sodium hydroxide aqueous solution because the surface of the wafer can be roughened to a fine shape suitable for suppressing light reflection. In the immersion of the wafer in the alkaline aqueous solution, it is desirable to arrange the wafer in the cassette and immerse the entire cassette in order to increase the working efficiency.

その後、ウエハの洗浄を行ない、ウエハをドライヤーまたは乾燥炉等において乾燥させて、図2(a)に示すように、基板2を準備する。この際に、基板2の第1面2a側に、ドライエッチング方法、ウェットエッチング方法またはRIE(Reactive Ion Etching)装置などを用いて、光反射率低減機能を有する凹凸(粗面化)構造を形成するのが好ましい。   Thereafter, the wafer is cleaned, and the wafer is dried in a drier or a drying furnace to prepare the substrate 2 as shown in FIG. At this time, an uneven (roughened) structure having a light reflectance reduction function is formed on the first surface 2a side of the substrate 2 by using a dry etching method, a wet etching method, or an RIE (Reactive Ion Etching) apparatus. It is preferable to do this.

次に、図2(b)に示すように、基板2の表面全面にn型半導体層9を形成する。n型化ドーピング元素としてはリン(P)を用いることが好ましく、シート抵抗が30〜150Ω/□程度のn型半導体とする。これによって、n型半導体層9とp型バルク領域であるp型半導体層10との間にpn接合部が形成される。   Next, as shown in FIG. 2B, an n-type semiconductor layer 9 is formed on the entire surface of the substrate 2. Phosphorus (P) is preferably used as the n-type doping element, and an n-type semiconductor having a sheet resistance of about 30 to 150Ω / □ is used. As a result, a pn junction is formed between the n-type semiconductor layer 9 and the p-type semiconductor layer 10 which is a p-type bulk region.

n型半導体層9の形成は、例えば基板2を700〜900℃程度に昇温して維持しながら、拡散源としてガス状態にしたオキシ塩化リン(POCl)雰囲気中で20〜40分程度処理する気相熱拡散法などによって、n型半導体層9が0.2〜0.7μm程度の深さに形成される。その後、表面に形成されたリンガラスの層を除去するために、この基板2をフッ酸に浸漬し、洗浄乾燥する。 The n-type semiconductor layer 9 is formed by, for example, processing for about 20 to 40 minutes in a phosphorus oxychloride (POCl 3 ) atmosphere in a gas state as a diffusion source while keeping the substrate 2 heated to about 700 to 900 ° C. The n-type semiconductor layer 9 is formed to a depth of about 0.2 to 0.7 μm by a vapor phase thermal diffusion method or the like. Thereafter, in order to remove the phosphor glass layer formed on the surface, the substrate 2 is immersed in hydrofluoric acid and washed and dried.

その後、図2(c)に示すように、基板2の第2面2bの端面外周部に形成されているn型半導体層9の一部を除去して、この除去により生じた除去部7によりpn分離を行なう。このn型半導体層9の一部の除去は、アルミナまたは酸化シリコンの粒子を高圧で基板2の第2面2bの端面外周部に吹きつけるサンドブラスト法またはYAG(イットリウム・アルミニウム・ガーネット)レーザーなどにより、pn接合部に達する分離溝を形成することで可能である。   Thereafter, as shown in FIG. 2C, a part of the n-type semiconductor layer 9 formed on the outer peripheral portion of the end surface of the second surface 2b of the substrate 2 is removed, and the removed portion 7 generated by this removal Perform pn separation. Part of the n-type semiconductor layer 9 is removed by a sandblasting method in which particles of alumina or silicon oxide are sprayed onto the outer peripheral portion of the second surface 2b of the substrate 2 at a high pressure, or a YAG (yttrium, aluminum, garnet) laser. This is possible by forming a separation groove reaching the pn junction.

次に、図2(d)に示すように、基板2の第1面2a側に反射防止膜8を形成する。この反射防止膜8の形成においては、基板2の第1面2a側のn型半導体層9の表面に形成されている自然酸化膜(厚さ約0.5〜2nm程度)を、フッ素、塩素、フッ素化合物(例えば、NFまたはSF)および塩素化合物(CFなど)の内から選択される1種以上のガスを用いたプラズマによるエッチングにより除去するエッチング工程と、エッチング工程の後にn型半導体層9の表面に反射防止膜8を形成する膜形成工程とを含むことを特徴としている。 Next, as shown in FIG. 2D, an antireflection film 8 is formed on the first surface 2 a side of the substrate 2. In the formation of the antireflection film 8, a natural oxide film (having a thickness of about 0.5 to 2 nm) formed on the surface of the n-type semiconductor layer 9 on the first surface 2a side of the substrate 2 is made of fluorine, chlorine. An etching process for removing by plasma etching using one or more gases selected from fluorine compounds (for example, NF 3 or SF 6 ) and chlorine compounds (CF 4 etc.), and an n-type after the etching process And a film forming step of forming an antireflection film 8 on the surface of the semiconductor layer 9.

上記工程について詳しく説明するために、まず、図3および図4を用いて、次の工程に使用されるプラズマCVD装置と搬送カートについて説明する。   In order to describe the above process in detail, first, a plasma CVD apparatus and a transport cart used in the next process will be described with reference to FIGS.

図3にインライン方式の平行平板型プラズマCVD(Chemical Vapor Deposition)装置11の構造例を示す。図3において、12は基板2を載せて運ぶための搬送カート、13はロードロック室、14はロードロック室13に連結されていて、エッチングおよび成膜を行なう処理室、15は処理室14に連結されているアンロードロック室、16は搬送カート12を運ぶための搬送機構、17は処理室14内に設けられた電極板、18は電極板17に電気的に接続された電力供給手段、19は処理室14につながった、マスフローコントローラーなどを含むガス供給ライン、20は処理室14内を真空にできる真空ポンプ、21は処理室14に接続されたアース、22はロードロック室13および処理室14に設けられたヒーター、23はロードロック室13の入口、ロードロック室13と処理室14との間、処理室14とアンロード室15との間、および、アンロード室15の出口に設けられたゲートバルブを示す。   FIG. 3 shows a structural example of an inline parallel plate type plasma CVD (Chemical Vapor Deposition) apparatus 11. In FIG. 3, 12 is a transport cart for carrying the substrate 2, 13 is a load lock chamber, 14 is connected to the load lock chamber 13, a processing chamber for etching and film formation, and 15 is a processing chamber 14. The connected unload lock chamber, 16 is a transport mechanism for transporting the transport cart 12, 17 is an electrode plate provided in the processing chamber 14, 18 is a power supply means electrically connected to the electrode plate 17, 19 is a gas supply line including a mass flow controller connected to the processing chamber 14, 20 is a vacuum pump capable of evacuating the processing chamber 14, 21 is a ground connected to the processing chamber 14, 22 is a load lock chamber 13 and a processing chamber. The heater provided in the chamber 14, 23 is an entrance of the load lock chamber 13, between the load lock chamber 13 and the processing chamber 14, between the processing chamber 14 and the unload chamber 15, And shows a gate valve provided at the outlet of the unloading chamber 15.

図4に、プラズマCVD装置11内の移動に用いられる搬送カート12の一例を示す。図4において、27は多数の基板2等の搭載物を配置するための平面視して矩形状のプレート、28は基板2を正確に配列するために基板2の周囲に位置するように多数設けられた基板位置決めピン、29はプレート27をはめ込むための金属枠、30はプレート27を金属枠29に固定するために、図4の例では4箇所に設けられたプレート固定冶具、31は搬送カート12を装置内で固定するために、図4の例では4箇所に設けられた搬送カート固定治具を示す。   FIG. 4 shows an example of the transport cart 12 used for movement in the plasma CVD apparatus 11. In FIG. 4, 27 is a rectangular plate in plan view for arranging a large number of mounted objects such as the substrate 2, and 28 is provided so as to be positioned around the substrate 2 in order to accurately arrange the substrates 2. 4 is a plate fixing jig provided at four positions in the example of FIG. 4 to fix the plate 27 to the metal frame 29, and 31 is a transport cart. In order to fix 12 in an apparatus, the example of FIG. 4 shows the conveyance cart fixing jig provided in four places.

まず、基板2をその第1面2a側が上になるように搬送カート12上に載置する。搬送カート12は、金属枠29にプレート27をはめ込んでプレート固定冶具30により固定される。搬送カート12は、プラズマCVD装置11内の搬送機構16により移動し、ロードロック室13、処理室14、アンロードロック室15の各チャンバー内の所定の位置で、搬送カート固定治具31により固定されるようにしている。なお、金属枠29、プレート固定冶具30および搬送カート固定治具31はステンレスなどで作製される。   First, the board | substrate 2 is mounted on the conveyance cart 12 so that the 1st surface 2a side may turn up. The transport cart 12 is fixed by a plate fixing jig 30 with a plate 27 fitted into a metal frame 29. The transport cart 12 is moved by a transport mechanism 16 in the plasma CVD apparatus 11 and is fixed by a transport cart fixing jig 31 at predetermined positions in the load lock chamber 13, the processing chamber 14, and the unload lock chamber 15. To be. The metal frame 29, the plate fixing jig 30, and the transport cart fixing jig 31 are made of stainless steel or the like.

基板位置決めピン28は、搬送中において基板2が振動などで動き、基板2どうしが重なること、載置プレート27から基板2が転落することなどを抑制するため設けられている。この基板位置決めピン28は、その間隔が基板2の大きさに対し少し大きくなるようにプレート27に植設されている。このような基板位置決めピン28は、カーボンもしくはアルミナなどのセラミックス、または、ステンレスなどから成る。   The substrate positioning pins 28 are provided in order to prevent the substrates 2 from moving due to vibration or the like during transportation to overlap each other, and the substrate 2 from falling from the placement plate 27. The substrate positioning pins 28 are implanted in the plate 27 so that the distance between them is slightly larger than the size of the substrate 2. Such a substrate positioning pin 28 is made of ceramics such as carbon or alumina, or stainless steel.

このように基板2が載置された搬送カート12は、プラズマCVD装置11の搬送機構16により、ロードロック室13の入口側からロードロック室13内に搬入される。ここで大気状態から減圧状態に排気されると共にヒーター22により所定の温度(例えば400〜500℃程度)に昇温される。   The transfer cart 12 on which the substrate 2 is thus placed is carried into the load lock chamber 13 from the entrance side of the load lock chamber 13 by the transfer mechanism 16 of the plasma CVD apparatus 11. Here, the air is exhausted from the atmospheric state to a reduced pressure state, and the temperature is raised to a predetermined temperature (eg, about 400 to 500 ° C.) by the heater 22.

その後、搬送機構16により、ロードロック室13と処理室14の間のゲートバルブ23を開状態にして、基板2が載置された搬送カート12は処理室14に搬送され、このゲートバルブ23が閉状態に維持される。   After that, the transfer mechanism 16 opens the gate valve 23 between the load lock chamber 13 and the processing chamber 14, and the transfer cart 12 on which the substrate 2 is placed is transferred to the processing chamber 14. It is kept closed.

処理室14で、基板2と搬送カート12が昇温された状態で、まずエッチング工程として、ガス供給ライン19よりフッ素、塩素、フッ素化合物および塩素化合物の内から選択された1種以上のガスを、マスフローコントローラーなどで流量を制御しつつ、処理室14内に導入する。この際、ガスを導入しながら、RF電源などの電力供給手段18からR
F電力を印加することで、導入したガスを活性状態に励起させて、電極板17とアース21側の搬送カート12の間でプラズマを発生させる。これにより、基板2の第1面2a側のn型半導体層9の表面に形成されている自然酸化膜がエッチングされ除去される。
In the process chamber 14, with the substrate 2 and the transport cart 12 heated, first, as an etching process, one or more gases selected from fluorine, chlorine, a fluorine compound, and a chlorine compound are supplied from the gas supply line 19. Then, it is introduced into the processing chamber 14 while controlling the flow rate with a mass flow controller or the like. At this time, while introducing the gas, the power supply means 18 such as an RF power supply R
By applying F power, the introduced gas is excited into an active state, and plasma is generated between the electrode plate 17 and the transport cart 12 on the ground 21 side. Thus, the natural oxide film formed on the surface of the n-type semiconductor layer 9 on the first surface 2a side of the substrate 2 is etched and removed.

このエッチング工程でのプラズマでの処理におけるガス量、RF電力の出力値および時間等条件は、完成した太陽電池素子の出力電流、出力電圧および光電変換効率などの出力特性を測定した結果で適宜最適に決定すればよい。   Conditions such as the amount of gas, RF power output value, and time in plasma processing in this etching process are optimally determined as a result of measuring output characteristics such as output current, output voltage, and photoelectric conversion efficiency of the completed solar cell element. You just have to decide.

さらに、エッチング工程における電力供給手段18から供給されるRF電力は、特に1MHz以上の高周波(特にマイクロ波)であることが望ましい。1MHz以上の高周波(特にマイクロ波)を用いてプラズマを発生させると、シリコンウエハに与えるダメージを低減できて、自然酸化膜の除去をn型半導体層9および基板2全体に対してダメージを与えることなく行なうことができる。   Furthermore, it is desirable that the RF power supplied from the power supply means 18 in the etching process is a high frequency (especially microwave) of 1 MHz or more. When plasma is generated using a high frequency (especially microwaves) of 1 MHz or more, damage to the silicon wafer can be reduced, and removal of the natural oxide film damages the entire n-type semiconductor layer 9 and the substrate 2. Can be done without.

また、このエッチング工程は、特にCVD装置のチャンバー内壁等のクリーニングに使用されるNFガスを用いたプラズマにより行なうと、工程が簡略化できるので最適である。すなわち、CFガスまたはSFガスを用いた場合、粉体状の生成物が発生して、この精製物が基板2の表面およびCVD装置の反応室の内壁に付着してしまい、これを取り除く除去工程が必要になる。しかし、NFガスを用いることにより生成物の発生を抑制でき、このような生成物の除去工程が不要となる。 In addition, this etching process is optimal when it is performed by plasma using NF 3 gas used for cleaning the inner wall of the chamber of the CVD apparatus, because the process can be simplified. That is, when CF 4 gas or SF 6 gas is used, a powdery product is generated, and this purified product adheres to the surface of the substrate 2 and the inner wall of the reaction chamber of the CVD apparatus and is removed. A removal step is required. However, by using NF 3 gas, the generation of products can be suppressed, and such a product removal step becomes unnecessary.

また、エッチング工程は、NFガスおよびArガスを用いたプラズマによりエッチングをすると、プラズマが広がりやすくなり、エッチングを半導体表面に均一に行なうことが可能となる。これにより、いっそうエッチングによるn型半導体層9および基板2全体へのダメージを低減することが可能となる。 In the etching step, when etching is performed with plasma using NF 3 gas and Ar gas, the plasma is easily spread, and the etching can be performed uniformly on the semiconductor surface. Thereby, it is possible to further reduce damage to the n-type semiconductor layer 9 and the entire substrate 2 due to etching.

また、エッチング工程において、別の反応室でプラズマを発生させ、発生したプラズマを処理室14へと導くリモートプラズマによるエッチングを行なうことにより、プラズマ発生の位置を別の反応室にすることで、さらにn型半導体層9および基板2全体へのダメージを低減することが可能となる。   Further, in the etching process, plasma is generated in another reaction chamber, and etching by remote plasma that guides the generated plasma to the processing chamber 14 is performed, so that the position of plasma generation is made another reaction chamber. Damage to the n-type semiconductor layer 9 and the entire substrate 2 can be reduced.

基板2の表面から自然酸化膜が除去されたと判断した後に、ガスとRF電力の供給を止め、処理室14内のガスを真空ポンプ20により排気する。   After determining that the natural oxide film has been removed from the surface of the substrate 2, the supply of gas and RF power is stopped, and the gas in the processing chamber 14 is exhausted by the vacuum pump 20.

次に、上記エッチング工程後の膜形成工程として、空気等の酸化雰囲気に曝すことなく、図2(d)に示すように、第1面2aに反射防止膜8を形成する。この反射防止膜8の材料としては、窒化物であるSiNx膜(Siストイキオメトリを中心にして組成比(x)には幅がある)、TiO膜、SiO膜、MgO膜、ITO膜、SnO膜またはZnO膜などを用いることができる。その厚さは、材料によって適宜選択されて、適当な入射光に対して低反射条件を実現できるようにする。例えば基板2の場合、屈折率は1.8〜2.3程度、厚み500〜1200Å程度にすればよい。 Next, as a film formation process after the etching process, an antireflection film 8 is formed on the first surface 2a as shown in FIG. 2D without being exposed to an oxidizing atmosphere such as air. Examples of the material of the antireflection film 8 include a SiNx film that is a nitride (the composition ratio (x has a width centered on Si 3 N 4 stoichiometry)), a TiO 2 film, an SiO 2 film, and an MgO film. An ITO film, a SnO 2 film, a ZnO film, or the like can be used. The thickness is appropriately selected depending on the material so that low reflection conditions can be realized with respect to appropriate incident light. For example, in the case of the substrate 2, the refractive index may be about 1.8 to 2.3 and the thickness may be about 500 to 1200 mm.

例えば、反射防止膜8としてSiNx膜を形成する場合、ガス供給ライン19より、モノシランガス(SiH)とアンモニアガス(NH)を所定量供給し、電力供給手段18からRF電力を印加することで導入したガスを活性状態に励起させて、電極板17とアース21側の搬送カート12の間でプラズマを発生させる。これにより、搬送カート12上に載置した基板2の上面にSiNx膜の薄膜を成膜する。 For example, when a SiNx film is formed as the antireflection film 8, a predetermined amount of monosilane gas (SiH 4 ) and ammonia gas (NH 3 ) are supplied from the gas supply line 19, and RF power is applied from the power supply means 18. The introduced gas is excited into an active state, and plasma is generated between the electrode plate 17 and the transport cart 12 on the ground 21 side. Thereby, a thin film of a SiNx film is formed on the upper surface of the substrate 2 placed on the transport cart 12.

この膜形成工程において、印加するRF電力の周波数は、100〜600kHz程度の比較的低周波数であることが、基板2への水素によるパッシベーション効果を大きくでき
るため望ましい。このため、本発明に係る電力供給手段18は、1MHz以上の周波数と100〜600kHz程度の周波数の2種類の周波数を出力できるものが望ましい。
In this film formation step, it is desirable that the frequency of the RF power to be applied is a relatively low frequency of about 100 to 600 kHz because the passivation effect of hydrogen on the substrate 2 can be increased. For this reason, the power supply means 18 according to the present invention is preferably capable of outputting two types of frequencies, a frequency of 1 MHz or more and a frequency of about 100 to 600 kHz.

この膜形成工程でのガス量、RF電力の出力値および時間等条件は、成膜した反射膜8の屈折率と膜厚、完成した太陽電池素子の出力特性を測定しながら、最適に決定すればよい。   Conditions such as the amount of gas, the output value of RF power, and the time in this film formation process are optimally determined while measuring the refractive index and film thickness of the formed reflective film 8 and the output characteristics of the completed solar cell element. That's fine.

また、エッチング工程終了から膜形成工程開始までは、新たな酸化膜の形成を抑制するために、上述のように空気等の酸化雰囲気に曝すことなく行なうことが望ましい。例えばエッチング工程を行なったチャンバーでそのまま連続して膜形成工程を行なうことが望ましい。または、減圧状態のまま若しくは窒素などの不活性ガス雰囲気で、エッチング工程を行なったチャンバーから膜形成工程を行なうチャンバーに移動させることが望ましい。   Further, it is desirable to perform the process from the end of the etching process to the start of the film formation process without being exposed to an oxidizing atmosphere such as air as described above in order to suppress the formation of a new oxide film. For example, it is desirable to perform the film forming process continuously in the chamber in which the etching process has been performed. Alternatively, it is desirable to move from the chamber in which the etching process is performed to the chamber in which the film forming process is performed in a vacuum state or in an inert gas atmosphere such as nitrogen.

このように、本実施形態の太陽電池の製造方法では、エッチング工程における自然酸化膜の除去により、基板2に与えるダメージを低減できる。加えて、エッチング工程から減圧状態を保った膜形成工程を行なうため、基板2表面に新たな酸化膜の生成を抑制することができる。   Thus, in the manufacturing method of the solar cell of this embodiment, the damage given to the board | substrate 2 can be reduced by removal of the natural oxide film in an etching process. In addition, since a film forming process is performed while maintaining a reduced pressure state from the etching process, generation of a new oxide film on the surface of the substrate 2 can be suppressed.

したがって、この後の工程で反射防止膜8上に電極を形成した場合に、基板2と電極のオーミックコンタクトを良好なものとすることができ、さらに、基板2への水素によるパッシベーションを向上させることができ、光電変換効率の向上した太陽電池を提供することが可能となる。   Therefore, when an electrode is formed on the antireflection film 8 in the subsequent process, the ohmic contact between the substrate 2 and the electrode can be improved, and further, passivation to the substrate 2 by hydrogen is improved. It is possible to provide a solar cell with improved photoelectric conversion efficiency.

ここで、反射防止膜8の製法としては、上述のプラズマCVD法のほか、蒸着法またはスパッタリング法などを用いて形成することが可能である。特に、前工程のエッチング工程をプラズマCVD法により行ない、後工程の膜形成工程をスパッタリング法で形成することにより、反射防止膜8を堅固に形成することができ、完成した太陽電池の信頼性を高めることができる。次に、この方法について説明する。   Here, as a manufacturing method of the antireflection film 8, in addition to the above-mentioned plasma CVD method, it can be formed by using a vapor deposition method or a sputtering method. In particular, the anti-reflection film 8 can be firmly formed by performing the etching process of the previous process by the plasma CVD method and the film forming process of the subsequent process by the sputtering method, thereby improving the reliability of the completed solar cell. Can be increased. Next, this method will be described.

図5に、エッチング工程をプラズマCVD法により行ない、膜形成工程をスパッタリング法で形成する装置(以下、CVD−スパッタ装置という)の一例を示す。   FIG. 5 shows an example of an apparatus (hereinafter referred to as a CVD-sputter apparatus) that performs an etching process by a plasma CVD method and forms a film formation process by a sputtering method.

この場合に使用するインライン方式のCVD−スパッタ装置32は、ロードロック室33、エッチング室34、成膜室35およびアンロードロック室36が一列に連結されている。そして、各室の出入口には図示されているようにゲートバルブ(44a〜44e)が設けられており、ゲートバルブ44a〜44eが閉じられているときは、各室毎に気密が保たれるように各室どうしが連結されている。また、各室には図示されているようにガス供給ライン(39a〜39d)がつながっている。また、図3の装置と同様に各室には搬送機構42が備えられている。なお、このCVD−スパッタ装置32は、耐熱性があり、減圧状態を維持するための十分な強度を持ち、さらに使用するガスに対し耐腐食性のある材質、例えばステンレス等の鉄合金などで主として作製されている。   In the in-line CVD-sputter apparatus 32 used in this case, a load lock chamber 33, an etching chamber 34, a film formation chamber 35, and an unload lock chamber 36 are connected in a line. And the gate valve (44a-44e) is provided in the entrance / exit of each chamber as shown in the figure, and when the gate valves 44a-44e are closed, airtightness is maintained for each chamber. The rooms are connected to each other. In addition, gas supply lines (39a to 39d) are connected to each chamber as shown in the figure. Each chamber is provided with a transport mechanism 42 as in the apparatus of FIG. The CVD-sputter device 32 is heat resistant, has sufficient strength to maintain a reduced pressure state, and is made of a material that is corrosion resistant to the gas used, for example, an iron alloy such as stainless steel. Have been made.

このような構成において、まずガス供給ライン39aより窒素ガスなどを供給しロードロック室33を大気圧にした後、基板2が載置された搬送カート12は、搬送機構42により移動させられ、入口側からゲートバルブ44aを開状態にしてロードロック室33内に搬入される。その後、搬送機構42によりゲートバルブ44aを閉状態にする。この状態でロードロック室33への窒素ガスなどの供給を止め、真空ポンプ40aによりロードロック室33が真空状態に排気されると共に、ヒーター46aにより所定の温度に昇温される。   In such a configuration, first, nitrogen gas or the like is supplied from the gas supply line 39a to bring the load lock chamber 33 to atmospheric pressure, and then the transfer cart 12 on which the substrate 2 is placed is moved by the transfer mechanism 42, and the inlet From the side, the gate valve 44a is opened, and it is carried into the load lock chamber 33. Thereafter, the gate valve 44 a is closed by the transport mechanism 42. In this state, supply of nitrogen gas or the like to the load lock chamber 33 is stopped, the load lock chamber 33 is exhausted to a vacuum state by the vacuum pump 40a, and the temperature is raised to a predetermined temperature by the heater 46a.

次に、搬送機構42により、搬送カート12が移動させられ、ゲートバルブ44bを開状態にして、搬送カート12は真空ポンプ40bにより所定の圧力にまで減圧されたエッチング室34に搬送される。その後、搬送機構42により、ゲートバルブ44bが閉じられて、ヒーター46bにより所定の温度を維持する。この状態でエッチング室34に通じるガス供給ライン39bより、所定量のフッ素、塩素、フッ素化合物および塩素化合物の内から選択された1種以上のガスをエッチング室34内部に供給する。また、電力供給手段38aにより搬送カート12に電圧を印加してプラズマを発生させる。すなわち、エッチング室34においては、図5に示すように、電極板37と搬送カート12が平行平板の電極となり、この間隙にプラズマが発生することとなる。これにより、基板2の表面が発生したプラズマに曝されることとなり、基板2の表面の自然酸化膜が除去される。   Next, the transfer cart 12 is moved by the transfer mechanism 42, the gate valve 44b is opened, and the transfer cart 12 is transferred to the etching chamber 34, which is decompressed to a predetermined pressure by the vacuum pump 40b. Thereafter, the gate valve 44b is closed by the transport mechanism 42, and a predetermined temperature is maintained by the heater 46b. In this state, a predetermined amount of one or more gases selected from fluorine, chlorine, a fluorine compound, and a chlorine compound is supplied into the etching chamber 34 from a gas supply line 39b that communicates with the etching chamber 34. Further, a voltage is applied to the transport cart 12 by the power supply means 38a to generate plasma. That is, in the etching chamber 34, as shown in FIG. 5, the electrode plate 37 and the transport cart 12 serve as parallel plate electrodes, and plasma is generated in this gap. As a result, the surface of the substrate 2 is exposed to the generated plasma, and the natural oxide film on the surface of the substrate 2 is removed.

その後、減圧状態を保ったまま、搬送機構42により、ゲートバルブ44cを開状態にして、基板2と搬送カート12は成膜室35に搬送されて、ゲートバルブ44cを閉状態に維持される。その後、基板2の表面に反射防止膜8となる薄膜がスパッタリング法で成膜される。   Thereafter, while maintaining the reduced pressure state, the transfer mechanism 42 opens the gate valve 44c, the substrate 2 and the transfer cart 12 are transferred to the film forming chamber 35, and the gate valve 44c is maintained closed. Thereafter, a thin film to be the antireflection film 8 is formed on the surface of the substrate 2 by a sputtering method.

すなわち、成膜室35は真空ポンプ40bにより所定の圧力に減圧される。また、基板2と搬送カート12はヒーター46cにより所定の温度に維持される。この状態でガス供給ライン39cによりアルゴンガス(Ar)、アンモニアガス(NH)および窒素ガス(N)が供給され、さらに電力供給手段38bによりスパッタリングターゲット43に10〜100kHz程度の周波数の電圧が印加される。これにより、アルゴンガスなどをイオン化して、イオン種をスパッタリングターゲット43に衝突させてターゲット材料を飛ばすことにより基板2の表面上に反射防止膜8の成膜を行なう。 That is, the film formation chamber 35 is depressurized to a predetermined pressure by the vacuum pump 40b. The substrate 2 and the transport cart 12 are maintained at a predetermined temperature by the heater 46c. In this state, argon gas (Ar), ammonia gas (NH 3 ), and nitrogen gas (N 2 ) are supplied from the gas supply line 39c, and a voltage having a frequency of about 10 to 100 kHz is applied to the sputtering target 43 by the power supply means 38b. Applied. Thus, the antireflection film 8 is formed on the surface of the substrate 2 by ionizing argon gas or the like and causing the ion species to collide with the sputtering target 43 to fly the target material.

反射防止膜8をスパッタリング法で成膜することにより、プラズマCVD法を使用する場合に比べて低消費電力で不純物が少ないために、光透過率が高く、緻密で均一性の高い、高品質な膜の形成が可能となる。その上、モノシランガス等の取り扱いの難しいガスを使用せずに済む。   Since the antireflection film 8 is formed by the sputtering method, it has low power consumption and less impurities than when the plasma CVD method is used. Therefore, the light transmittance is high, the density is high, and the uniformity is high. A film can be formed. In addition, it is not necessary to use difficult gas such as monosilane gas.

反射防止膜8を成膜後、搬送機構42により上記と同様にして基板2と搬送カート12は、アンロードロック室36に運ばれる。その後、アンロードロック室36では、ガス供給ライン39dより窒素ガスなどを供給し、真空状態から大気状態にもどされ、ゲートバルブ44eから搬出されて、基板2が所定温度以下に降温された後、基板2は搬送カート12から回収される。   After the antireflection film 8 is formed, the substrate 2 and the transfer cart 12 are carried to the unload lock chamber 36 by the transfer mechanism 42 in the same manner as described above. Thereafter, in the unload lock chamber 36, nitrogen gas or the like is supplied from the gas supply line 39d, the vacuum state is returned to the atmospheric state, the substrate 2 is unloaded from the gate valve 44e, and the substrate 2 is lowered to a predetermined temperature or lower. The substrate 2 is collected from the transport cart 12.

次に、図2(e)に示すように、基板2の第2面2b側に集電極5を形成する。集電極5は、アルミニウムを主成分とするペーストを第2面2bの外周辺部1〜5mm程度を除いて、第2面2bの略全面に塗布することで形成する。この塗布法としては、スクリーン印刷法などを用いることができる。この集電極5の形成に用いるペーストは、アルミニウム粉末と有機ビヒクルなどからなるものであり、ペーストを塗布した後、温度700〜850℃程度で熱処理(焼成)してアルミニウムをシリコンウエハ2に焼き付ける。このアルミニウムペーストを印刷して焼成することにより、p型不純物であるアルミニウムを基板2の塗布部分に高濃度に拡散させることができ、第2面2b側にも形成されているn型層をp型高濃度ドープ層とすることができる。   Next, as shown in FIG. 2 (e), the collector electrode 5 is formed on the second surface 2 b side of the substrate 2. The collector electrode 5 is formed by applying a paste mainly composed of aluminum to substantially the entire second surface 2b except for the outer peripheral portion of about 1 to 5 mm on the second surface 2b. As the coating method, a screen printing method or the like can be used. The paste used for forming the collector electrode 5 is made of an aluminum powder and an organic vehicle. After applying the paste, heat treatment (firing) is performed at a temperature of about 700 to 850 ° C., and aluminum is baked onto the silicon wafer 2. By printing and baking this aluminum paste, aluminum, which is a p-type impurity, can be diffused at a high concentration in the coated portion of the substrate 2, and the n-type layer formed also on the second surface 2b side is p. Type heavily doped layer.

次に、第1面2aの電極(バスバー電極3とフィンガー電極4)と第2面の出力取出電極6を形成する。   Next, an electrode (bus bar electrode 3 and finger electrode 4) on the first surface 2a and an output extraction electrode 6 on the second surface are formed.

第2面2bの出力取出電極6は、集電極5とその一部が接するように銀を主成分とする導電ペーストを塗布する。この銀を主成分とする導電ペーストは、例えば銀のフィラー1
00重量部に対して有機ビヒクル5〜30重量部とガラスフリット0.1〜15重量部を配合し、混練して、溶剤を用いて、50〜200Pa・sの程度の粘度に調節したものである。
The output extraction electrode 6 on the second surface 2b is coated with a conductive paste mainly composed of silver so that the collector electrode 5 and a part thereof are in contact with each other. The conductive paste mainly composed of silver is, for example, a silver filler 1
A blend of 5 to 30 parts by weight of organic vehicle and 0.1 to 15 parts by weight of glass frit with respect to 00 parts by weight, kneaded and adjusted to a viscosity of about 50 to 200 Pa · s using a solvent. is there.

塗布法としては、スクリーン印刷法などを用いることができ、塗布後所定の温度で溶剤を蒸散させて乾燥させることが好ましい。   As the coating method, a screen printing method or the like can be used, and it is preferable that the solvent is evaporated and dried at a predetermined temperature after coating.

次に、基板2の第1面2aの電極(バスバー電極3とフィンガー電極4)を形成する。このバスバー電極3とフィンガー電極4の形成においても、上述のように銀を主成分とする導電ペーストをスクリーン印刷法などを用いて、塗布、乾燥、焼成することにより形成し、太陽電池1が完成する。   Next, electrodes (bus bar electrodes 3 and finger electrodes 4) on the first surface 2a of the substrate 2 are formed. Also in the formation of the bus bar electrode 3 and the finger electrode 4, as described above, the conductive paste mainly composed of silver is formed by coating, drying, and baking using a screen printing method or the like, thereby completing the solar cell 1. To do.

なお、本実施形態に係るエッチング工程と膜形成工程とを含む反射防止膜の形成方法は、上述の両面電極型の太陽電池に限定されるものではなく、半導体から成る基板2を用いた太陽電池であれば、例えば受光面側電極の一部または全部を第2面2b側に配置したバックコンタクト型太陽電池にも適用可能である。   In addition, the formation method of the antireflection film including the etching process and the film formation process according to the present embodiment is not limited to the above-described double-sided electrode type solar battery, but a solar battery using the substrate 2 made of a semiconductor. Then, for example, the present invention can also be applied to a back contact solar cell in which part or all of the light receiving surface side electrode is disposed on the second surface 2b side.

以上により、反射防止膜8を形成する前に、半導体表面の自然酸化膜を、半導体表面に対して衝撃の少ない方法で除去することができて、これにより特性に影響の少ない信頼性に優れた太陽電池を提供できる。
As described above, the natural oxide film on the semiconductor surface can be removed by a method with less impact on the semiconductor surface before forming the antireflection film 8, and this has excellent reliability with little influence on the characteristics. A solar cell can be provided.

以下に、本実施形態をより具体化した実施例について説明する。   Hereinafter, examples in which the present embodiment is more specific will be described.

<テスト品の作製>
鋳造法で作製して、ボロンをドープした多結晶シリコン基板を基板2として用意した。、この基板2は、比抵抗0.5〜1.5Ω・cm程度のp型を呈しており、大きさは約156mm角であり、厚さは約200μmであった。
<Production of test product>
A polycrystalline silicon substrate prepared by casting and doped with boron was prepared as the substrate 2. The substrate 2 has a p-type with a specific resistance of about 0.5 to 1.5 Ω · cm, a size of about 156 mm square, and a thickness of about 200 μm.

この基板2をNaOH水溶液を用い、数μmの深さでエッチングした後、洗浄乾燥した。次に、光入射面となる基板2の表面側にRIE装置を用いて凹凸面を形成した。   The substrate 2 was etched using a NaOH aqueous solution at a depth of several μm, and then washed and dried. Next, a concavo-convex surface was formed on the surface side of the substrate 2 serving as a light incident surface using an RIE apparatus.

その後、熱拡散法によりオキシ塩化リン(POCl)を用いて、リン(P)を基板2の表面に、シート抵抗が100Ω/□程度のn型半導体層9を形成した。この後に、表面上のリンガラスを除去するために、この基板2をフッ酸に浸漬し、洗浄乾燥した。 Thereafter, an n-type semiconductor layer 9 having a sheet resistance of about 100 Ω / □ was formed on the surface of the substrate 2 by using phosphorus oxychloride (POCl 3 ) by a thermal diffusion method. Thereafter, in order to remove the phosphorus glass on the surface, the substrate 2 was immersed in hydrofluoric acid and washed and dried.

その後、基板2の第2面2bの端面外周部に形成されているn型半導体層9を除去して、この除去部7によりpn分離を行なった。このn型半導体層9の除去は、アルミナの粒子を高圧で基板2の第2面2bの端面外周部に吹き付けるサンドブラスト法により行なった。   Thereafter, the n-type semiconductor layer 9 formed on the outer peripheral portion of the end surface of the second surface 2 b of the substrate 2 was removed, and pn separation was performed by the removal portion 7. The removal of the n-type semiconductor layer 9 was performed by a sandblasting method in which alumina particles were sprayed onto the outer peripheral portion of the end surface of the second surface 2b of the substrate 2 at a high pressure.

その後反射防止膜8として、図3に示すような平行平板型プラズマCVD装置11を用い、窒化珪素薄膜を形成した。   Thereafter, a silicon nitride thin film was formed as the antireflection film 8 by using a parallel plate type plasma CVD apparatus 11 as shown in FIG.

この反射防止膜8を形成は、まず基板2の第1面2a側のn型半導体層9の表面に形成されている自然酸化膜を、NFガスを用いたプラズマのエッチングにより除去するエッチング工程を行なった。すなわち、プラズマCVD装置用の搬送カート12上に載置した基板2を、プラズマCVD装置の入口側からロードロック室13に搬入し、減圧状態にすると共に470〜500℃程度に昇温した。 The antireflection film 8 is formed by first removing the natural oxide film formed on the surface of the n-type semiconductor layer 9 on the first surface 2a side of the substrate 2 by plasma etching using NF 3 gas. Was done. That is, the substrate 2 placed on the transfer cart 12 for the plasma CVD apparatus was carried into the load lock chamber 13 from the inlet side of the plasma CVD apparatus, and the temperature was raised to about 470 to 500 ° C. while reducing the pressure.

その後、基板2が載置された搬送カート12を処理室14に搬送した後、NFガスと
Arガスをガス供給ライン19より導入した。
Thereafter, the transport cart 12 on which the substrate 2 was placed was transported to the processing chamber 14, and then NF 3 gas and Ar gas were introduced from the gas supply line 19.

これらのガスを導入し、温度を維持しながら、電力供給手段18から13.56MHzのRF電力を約10秒間印加した。これにより、導入したガスを活性状態に励起させて、電極板17とアース21側の搬送カート2の間でプラズマを発生させて、基板2の第1面2a側のn型半導体層9の表面に形成されている自然酸化膜をエッチングした。   While introducing these gases and maintaining the temperature, 13.56 MHz RF power was applied from the power supply means 18 for about 10 seconds. As a result, the introduced gas is excited into an active state, and plasma is generated between the electrode plate 17 and the transfer cart 2 on the earth 21 side, so that the surface of the n-type semiconductor layer 9 on the first surface 2a side of the substrate 2 is obtained. The natural oxide film formed on was etched.

その後、ガスとRF電力の供給を止めて、処理室14内のガスを真空ポンプ20により排気した。その後、連続してガス供給ライン19より、モノシランガス(SiH)とアンモニアガス(NH)を供給し、電力供給手段18から400kHzのRF電力を印加した。これにより、導入したガスを活性状態に励起させて、電極板17とアース21側の搬送カート12の間でプラズマを発生させて、基板2の上面に、屈折率約2.0、膜厚約800Åの窒化珪素(SiNx)の薄膜を成膜した。 Thereafter, the supply of gas and RF power was stopped, and the gas in the processing chamber 14 was exhausted by the vacuum pump 20. Thereafter, monosilane gas (SiH 4 ) and ammonia gas (NH 3 ) were continuously supplied from the gas supply line 19, and 400 kHz RF power was applied from the power supply means 18. As a result, the introduced gas is excited into an active state, and plasma is generated between the electrode plate 17 and the transfer cart 12 on the earth 21 side, and a refractive index of about 2.0 and a film thickness of about An 800 珪 素 silicon nitride (SiNx) thin film was formed.

次に、基板2の第2面2b側にアルミニウムを主成分とするペーストをスクリーン印刷法を用いて、裏面の外周辺部(幅2mm程度)を除いて塗布した後、温度750℃程度で焼成して、アルミニウムをシリコンウエハ2に焼き付け、集電極5を形成した。   Next, a paste containing aluminum as a main component is applied to the second surface 2b side of the substrate 2 by screen printing, excluding the outer peripheral portion (width of about 2 mm) on the back surface, and then fired at a temperature of about 750 ° C. Then, aluminum was baked on the silicon wafer 2 to form the collector electrode 5.

その後、基板2の反射防止膜8の上に、銀粉末および有機ビヒクルを銀100重量部に対して10重量部、ガラスフリットを銀100重量部に対して5重量部を添加した導電ペーストを、スクリーン印刷法を用いて直接塗布した。そして、これを最高温度が600〜850℃で数十秒〜数十分程度焼成することによって、バスバー電極3およびフィンガー電極4を形成した。   Thereafter, on the antireflection film 8 of the substrate 2, a conductive paste in which 10 parts by weight of silver powder and organic vehicle are added to 100 parts by weight of silver and 5 parts by weight of glass frit is added to 100 parts by weight of silver, Direct application using screen printing. And the bus-bar electrode 3 and the finger electrode 4 were formed by baking this about tens of seconds-several tens of minutes at the maximum temperature of 600-850 degreeC.

さらに、基板2の第2の面側の集電極5上に、銀を主成分とするペーストを所定形状にスクリーン印刷法を用いて塗布した。その後。これを焼成することにより出力取出電極6を形成した。   Further, a paste mainly composed of silver was applied in a predetermined shape onto the collector electrode 5 on the second surface side of the substrate 2 by a screen printing method. afterwards. The output extraction electrode 6 was formed by baking this.

同様に基板2の第1面2a(表面)側の電極を形成した。すなわち上述した銀を主成分とするペーストをスクリーン印刷法で所定の電極形状に塗布して、最高温度が600〜850℃で数十秒〜数十分程度焼成することにより電極を形成した。   Similarly, an electrode on the first surface 2a (front surface) side of the substrate 2 was formed. That is, the above-described paste containing silver as a main component was applied to a predetermined electrode shape by a screen printing method and baked at a maximum temperature of 600 to 850 ° C. for several tens of seconds to several tens of minutes to form an electrode.

<比較品の作製>
上記テスト品と同様の多結晶シリコン基板を用い、比較品を作製した。比較品は、反射防止膜8の形成において、自然酸化膜をNFガスを用いたプラズマによるエッチングにより除去するエッチング工程が無いこと以外、他の工程、条件はテスト品と全て同様の条件で行なった。
<Production of comparison product>
A comparative product was produced using the same polycrystalline silicon substrate as the test product. The comparative product is the same as the test product except that there is no etching process for removing the natural oxide film by plasma etching using NF 3 gas in the formation of the antireflection film 8. It was.

<テスト品と比較品の出力特性について>
テスト品と比較品を各々64枚作製し、ソーラーシミュレーターを用い、AM1.5、25℃、光強度1000W/m条件下で測定して、その平均を算出した。
<About output characteristics of test and comparative products>
Each of 64 test products and comparative products was prepared and measured using a solar simulator under conditions of AM 1.5, 25 ° C., and light intensity of 1000 W / m 2 , and the average was calculated.

Figure 2012074669
Figure 2012074669

その結果は、表1の通りである。なお、表1において、テスト品の各特性値は比較品の各測定値を100としたときの指数として示した。   The results are shown in Table 1. In Table 1, each characteristic value of the test product is shown as an index when each measured value of the comparative product is 100.

この結果より、テスト品では、反射防止膜8の形成前の自然酸化膜の除去時に、基板2に与えるダメージを低減した。さらに、基板2と反射防止膜8の界面に酸化膜が介在しなかったため、電極と基板2の表面のオーミックコンタクトと基板2への水素パッシベーションが改善された。その結果、短絡電流、開放電圧、曲線因子および変換効率の全ての特性値において比較品より高い値が確認された。   From this result, in the test product, damage to the substrate 2 was reduced when the natural oxide film before the antireflection film 8 was formed was removed. Furthermore, since an oxide film was not interposed at the interface between the substrate 2 and the antireflection film 8, the ohmic contact between the electrode and the surface of the substrate 2 and the hydrogen passivation to the substrate 2 were improved. As a result, values higher than the comparative product were confirmed in all the characteristic values of the short circuit current, the open circuit voltage, the fill factor, and the conversion efficiency.

1:太陽電池
2:基板
2a:第1面
2b:第2面
3:バスバー電極
4:フィンガー電極
5:集電極
6:出力取出電極
7:除去部
8:反射防止膜
9:n型半導体層
10:p型半導体層
11:プラズマCVD装置
12:搬送カート
13、33:ロードロック室
14:処理室
15、36:アンロードロック室
16、42:搬送機構
17:電極板
18、38a〜38b:電力供給手段
19:ガス供給ライン
20、40a〜40d:真空ポンプ
21、41:アース
22、46a〜40c:ヒーター
23、44a〜40e:ゲートバルブ
27:プレート
28:基板位置決めピン
29:金属枠
30:プレート固定冶具
31:搬送カート固定治具
32:CVD−スパッタ装置
34:エッチング室
35:成膜室
43:スパッタリングターゲット
1: solar cell 2: substrate 2a: first surface 2b: second surface 3: bus bar electrode 4: finger electrode 5: collector electrode 6: output extraction electrode 7: removal portion 8: antireflection film 9: n-type semiconductor layer 10 : P-type semiconductor layer 11: plasma CVD apparatus 12: transfer cart 13, 33: load lock chamber 14: treatment chamber 15, 36: unload lock chamber 16, 42: transfer mechanism 17: electrode plates 18, 38 a to 38 b: electric power Supply means 19: Gas supply line 20, 40a-40d: Vacuum pump 21, 41: Earth 22, 46a-40c: Heater 23, 44a-40e: Gate valve 27: Plate 28: Substrate positioning pin 29: Metal frame 30: Plate Fixing jig 31: Transport cart fixing jig 32: CVD-sputtering device 34: Etching chamber 35: Film forming chamber 43: Sputtering target

Claims (6)

半導体の表面に窒化物からなる反射防止膜を形成する太陽電池の製造方法であって、
前記半導体の表面を、フッ素、塩素、フッ素化合物および塩素化合物の内から選択された1種以上のガスを用いたプラズマによりエッチングするエッチング工程と、
該エッチング工程の後に前記半導体の表面に前記反射防止膜を形成する膜形成工程とを含むことを特徴とする太陽電池の製造方法。
A method for manufacturing a solar cell, wherein an antireflection film made of nitride is formed on the surface of a semiconductor,
An etching step of etching the surface of the semiconductor with plasma using one or more gases selected from fluorine, chlorine, a fluorine compound, and a chlorine compound;
And a film forming step of forming the antireflection film on the surface of the semiconductor after the etching step.
前記エッチング工程において、1MHz以上のマイクロ波を用いて前記プラズマを発生させることを特徴とする請求項1に記載の太陽電池の製造方法。   The method for manufacturing a solar cell according to claim 1, wherein the plasma is generated using a microwave of 1 MHz or more in the etching step. 前記エッチング工程は、NFガスを用いた前記プラズマによりエッチングすることを特徴とする請求項1または2に記載の太陽電池の製造方法。 The method for manufacturing a solar cell according to claim 1, wherein the etching step is performed by the plasma using NF 3 gas. 前記エッチング工程は、NFガスおよびArガスを用いた前記プラズマによりエッチングすることを特徴とする請求項3に記載の太陽電池の製造方法。 The etching process, for producing a solar cell according to claim 3, characterized in that etching by the plasma using NF 3 gas and Ar gas. 前記エッチング工程および前記膜形成工程は、いずれもプラズマCVD法により行なうことを特徴とする請求項1乃至4のいずれかに記載の太陽電池の製造方法。   5. The method for manufacturing a solar cell according to claim 1, wherein both the etching step and the film forming step are performed by a plasma CVD method. 6. 前記エッチング工程はプラズマCVD法を用いて行ない、前記膜形成工程はスパッタリング法を用いて行なうことを特徴とする請求項1乃至4のいずれかに記載の太陽電池の製造方法。   The method for manufacturing a solar cell according to claim 1, wherein the etching step is performed using a plasma CVD method, and the film forming step is performed using a sputtering method.
JP2011041926A 2010-08-31 2011-02-28 Manufacturing method of solar cell Withdrawn JP2012074669A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011041926A JP2012074669A (en) 2010-08-31 2011-02-28 Manufacturing method of solar cell

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010193326 2010-08-31
JP2010193326 2010-08-31
JP2011041926A JP2012074669A (en) 2010-08-31 2011-02-28 Manufacturing method of solar cell

Publications (1)

Publication Number Publication Date
JP2012074669A true JP2012074669A (en) 2012-04-12

Family

ID=46170518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011041926A Withdrawn JP2012074669A (en) 2010-08-31 2011-02-28 Manufacturing method of solar cell

Country Status (1)

Country Link
JP (1) JP2012074669A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716272A (en) * 2013-12-13 2015-06-17 株式会社东芝 Manufacturing method of semiconductor device
EP3179536A1 (en) 2012-03-28 2017-06-14 Asahi Kasei Kabushiki Kaisha Porous film and multilayer porous film
JP2017220536A (en) * 2016-06-06 2017-12-14 三菱電機株式会社 Deposition device and manufacturing method of solar cell

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3179536A1 (en) 2012-03-28 2017-06-14 Asahi Kasei Kabushiki Kaisha Porous film and multilayer porous film
CN104716272A (en) * 2013-12-13 2015-06-17 株式会社东芝 Manufacturing method of semiconductor device
JP2015115560A (en) * 2013-12-13 2015-06-22 株式会社東芝 Semiconductor device manufacturing method
JP2017220536A (en) * 2016-06-06 2017-12-14 三菱電機株式会社 Deposition device and manufacturing method of solar cell

Similar Documents

Publication Publication Date Title
US8168462B2 (en) Passivation process for solar cell fabrication
US20090199901A1 (en) Photovoltaic device comprising a sputter deposited passivation layer as well as a method and apparatus for producing such a device
US8198115B2 (en) Solar cell, and method and apparatus for manufacturing the same
JP5410714B2 (en) Antireflection film forming method and antireflection film forming apparatus
JP2014239150A (en) Solar cell and solar cell module
JP5884911B2 (en) Manufacturing method of solar cell
JP5520834B2 (en) Method for forming passivation film and method for manufacturing solar cell element
JP2012074669A (en) Manufacturing method of solar cell
JP5732558B2 (en) Photoelectric conversion device and manufacturing method thereof
EP2088630A1 (en) Photovoltaic device comprising a sputter deposited passivation layer as well as method and apparatus for producing such a device
JP2006344883A (en) Method of manufacturing solar cell
JPWO2013015017A1 (en) Method for producing silicon-containing film
JP2007197745A (en) Substrate holder for plasma cvd, method for producing solar cell, and solar cell
JP2012109563A (en) Method of manufacturing solar cell
US11038078B2 (en) Method for manufacturing high efficiency solar cell
JP6224513B2 (en) Method for manufacturing solar cell element
US20220173264A1 (en) Method for producing back contact solar cell
JP7264673B2 (en) Method for manufacturing back-contact solar cell
TW201027768A (en) Manufacturing method of solar battery, etching device and CVD device
JP5754411B2 (en) Manufacturing method of solar cell
Park et al. Reactive ion etching texturing for multicrystalline silicon solar cells using a SF6/O2/Cl2 gas mixture
JP2005072388A (en) Method for manufacturing solar battery element
JP5977540B2 (en) Solar cell manufacturing method, manufacturing apparatus, and solar cell
KR101168662B1 (en) Manufacturing method for thin-film type solar cell
TW201539778A (en) Plasma film-forming apparatus, plasma film-forming method and method for manufacturing solar cell

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140513