JP2012074427A5 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2012074427A5 JP2012074427A5 JP2010216358A JP2010216358A JP2012074427A5 JP 2012074427 A5 JP2012074427 A5 JP 2012074427A5 JP 2010216358 A JP2010216358 A JP 2010216358A JP 2010216358 A JP2010216358 A JP 2010216358A JP 2012074427 A5 JP2012074427 A5 JP 2012074427A5
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- resin layer
- columnar electrode
- overcoat film
- solder terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 229910000679 solder Inorganic materials 0.000 claims description 18
- 229920005989 resin Polymers 0.000 claims description 14
- 239000011347 resin Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- 239000002131 composite material Substances 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 239000010949 copper Substances 0.000 claims description 2
- 239000003822 epoxy resin Substances 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims description 2
- 239000000945 filler Substances 0.000 claims description 2
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 229920000647 polyepoxide Polymers 0.000 claims description 2
Description
本発明は、半導体装置に関する。 The present invention relates to a semiconductor device.
以上の課題を解決するため、本発明の一の態様によれば、
半導体基板と、
前記半導体基板上に設けられた複数の配線と、
前記配線のランドの上面に設けられた柱状電極と、
前記柱状電極の上部に設けられ、前記複数の配線にそれぞれ接続された複数の半田端子と、
前記複数の配線の少なくとも一部を覆う樹脂層と、を備え、
前記樹脂層上には、少なくとも前記半田端子の周囲を覆う絶縁性樹脂からなるオーバーコート膜が被膜され、隣接する前記半田端子間の前記オーバーコート膜の高さは、前記半田端子の高さよりも低いことを特徴とする半導体装置が提供される。
In order to solve the above problems, according to one aspect of the present invention,
A semiconductor substrate;
A plurality of wirings provided on the semiconductor substrate;
Columnar electrodes provided on the upper surface of the land of the wiring;
Provided in an upper portion of the columnar electrodes, and a plurality of solder terminals respectively connected to said plurality of wiring,
A resin layer covering at least a part of the plurality of wirings,
An overcoat film made of an insulating resin covering at least the periphery of the solder terminal is coated on the resin layer, and the height of the overcoat film between adjacent solder terminals is higher than the height of the solder terminal. A semiconductor device characterized by being low is provided.
上記半導体装置において好ましくは、
前記半田端子の頭頂部は、前記オーバーコート膜から露出しており、
前記オーバーコート膜は、隣接する前記柱状電極の間で凹む形状となるように被覆されている。
上記半導体装置において好ましくは、
前記柱状電極の上面は、当該柱状電極の上面をライトエッチングすることにより、前記樹脂層よりも低く形成されており、
前記柱状電極の上面には前記半田端子が設けられ、
前記柱状電極と前記半田端子との境界の外周部は、前記樹脂層により保護されていて、
前記樹脂層と前記半田端子との境界の外周部は、前記オーバーコート膜により保護されていて、
前記オーバーコート膜は前記柱状電極に対して非接触である。
上記半導体装置において好ましくは、
前記樹脂層は、エポキシ系樹脂とフィラーとの複合材からなる。
上記半導体装置において好ましくは、
前記半田端子に接続された配線パターンを有し、前記半導体基板に対向配置された配線基板を備えている。
上記半導体装置において好ましくは、
前記柱状電極は銅からなり、当該柱状電極の高さは１０μｍ〜７０μｍである。
In the semiconductor device, preferably
The top of the solder terminal is exposed from the overcoat film,
The overcoat film is coated so as to be recessed between the adjacent columnar electrodes .
In the semiconductor device, preferably
The upper surface of the columnar electrode is formed lower than the resin layer by light etching the upper surface of the columnar electrode,
The solder terminal is provided on the upper surface of the columnar electrode,
The outer periphery of the boundary between the columnar electrode and the solder terminal is protected by the resin layer,
The outer peripheral portion of the boundary between the resin layer and the solder terminal is protected by the overcoat film,
The overcoat film is not in contact with the columnar electrode .
In the semiconductor device, preferably
The resin layer is made of a composite material of an epoxy resin and a filler.
In the semiconductor device, preferably
A wiring board having a wiring pattern connected to the solder terminal and disposed opposite to the semiconductor substrate is provided.
In the semiconductor device, preferably
The columnar electrode is made of copper, and the height of the columnar electrode is 10 μm to 70 μm.
Claims (6)
前記半導体基板上に設けられた複数の配線と、
前記配線のランドの上面に設けられた柱状電極と、
前記柱状電極の上部に設けられ、前記複数の配線にそれぞれ接続された複数の半田端子と、
前記複数の配線の少なくとも一部を覆う樹脂層と、を備え、
前記樹脂層上には、少なくとも前記半田端子の周囲を覆う絶縁性樹脂からなるオーバーコート膜が被膜され、隣接する前記半田端子間の前記オーバーコート膜の高さは、前記半田端子の高さよりも低いことを特徴とする半導体装置。 A semiconductor substrate;
A plurality of wirings provided on the semiconductor substrate;
Columnar electrodes provided on the upper surface of the land of the wiring;
Provided in an upper portion of the columnar electrodes, and a plurality of solder terminals respectively connected to said plurality of wiring,
A resin layer covering at least a part of the plurality of wirings,
An overcoat film made of an insulating resin covering at least the periphery of the solder terminal is coated on the resin layer, and the height of the overcoat film between adjacent solder terminals is higher than the height of the solder terminal. A semiconductor device characterized by being low.
前記半田端子の頭頂部は、前記オーバーコート膜から露出しており、
前記オーバーコート膜は、隣接する前記柱状電極の間で凹む形状となるように被覆されていることを特徴とする半導体装置。 The semiconductor device according to claim 1,
The top of the solder terminal is exposed from the overcoat film,
The semiconductor device according to claim 1, wherein the overcoat film is coated so as to be recessed between the adjacent columnar electrodes .
前記柱状電極の上面は、当該柱状電極の上面をライトエッチングすることにより、前記樹脂層よりも低く形成されており、
前記柱状電極の上面には前記半田端子が設けられ、
前記柱状電極と前記半田端子との境界の外周部は、前記樹脂層により保護されていて、
前記樹脂層と前記半田端子との境界の外周部は、前記オーバーコート膜により保護されていて、
前記オーバーコート膜は前記柱状電極に対して非接触であることを特徴とする半導体装置。 The semiconductor device according to claim 1 or 2,
The upper surface of the columnar electrode is formed lower than the resin layer by light etching the upper surface of the columnar electrode,
The solder terminal is provided on the upper surface of the columnar electrode,
The outer periphery of the boundary between the columnar electrode and the solder terminal is protected by the resin layer,
The outer peripheral portion of the boundary between the resin layer and the solder terminal is protected by the overcoat film,
The semiconductor device according to claim 1, wherein the overcoat film is not in contact with the columnar electrode .
前記樹脂層は、エポキシ系樹脂とフィラーとの複合材からなる半導体装置。 The resin layer is a semiconductor device made of a composite material of an epoxy resin and a filler.
前記半田端子に接続された配線パターンを有し、前記半導体基板に対向配置された配線基板を備えていることを特徴とする半導体装置。 A semiconductor device comprising: a wiring board having a wiring pattern connected to the solder terminal and disposed opposite to the semiconductor substrate.
前記柱状電極は銅からなり、当該柱状電極の高さは１０μｍ〜７０μｍであることを特徴とする半導体装置。 The columnar electrode is made of copper, and the height of the columnar electrode is 10 μm to 70 μm.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010216358A JP2012074427A (en) | 2010-09-28 | 2010-09-28 | Semiconductor device and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010216358A JP2012074427A (en) | 2010-09-28 | 2010-09-28 | Semiconductor device and method of manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012074427A JP2012074427A (en) | 2012-04-12 |
| JP2012074427A5 true JP2012074427A5 (en) | 2013-11-07 |
Family
ID=46170328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010216358A Withdrawn JP2012074427A (en) | 2010-09-28 | 2010-09-28 | Semiconductor device and method of manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2012074427A (en) |
-
2010
- 2010-09-28 JP JP2010216358A patent/JP2012074427A/en not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9173298B2 (en) | Packaging substrate, method for manufacturing same, and chip packaging structure having same | |
| JP2009289849A5 (en) | ||
| JP2009070965A5 (en) | ||
| JP2011171739A5 (en) | ||
| JP2020529742A5 (en) | ||
| JP2009044160A5 (en) | ||
| JP2008028361A5 (en) | ||
| TW201613053A (en) | Dual side solder resist layers for coreless packages and packages with an embedded interconnect bridge and their methods of fabrication | |
| JP2014530511A5 (en) | ||
| JP2009105297A5 (en) | ||
| JP2011258772A5 (en) | ||
| JP2009141041A5 (en) | ||
| JP2011151185A5 (en) | Semiconductor device | |
| JP2012109350A5 (en) | ||
| JP2009283902A5 (en) | ||
| JP2020522117A5 (en) | ||
| JP2013254830A5 (en) | ||
| JP2009110983A5 (en) | ||
| JP2014150102A5 (en) | ||
| JP2012015504A5 (en) | ||
| JP2018107267A5 (en) | ||
| JP2009152423A5 (en) | ||
| JP2015050342A5 (en) | ||
| JP2014501451A5 (en) | ||
| JP2009044154A5 (en) |