JP2012069683A - Light emitting element - Google Patents
Light emitting element Download PDFInfo
- Publication number
- JP2012069683A JP2012069683A JP2010212509A JP2010212509A JP2012069683A JP 2012069683 A JP2012069683 A JP 2012069683A JP 2010212509 A JP2010212509 A JP 2010212509A JP 2010212509 A JP2010212509 A JP 2010212509A JP 2012069683 A JP2012069683 A JP 2012069683A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- light emitting
- light
- emitting element
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
Description
本発明は、発光素子に関する。 The present invention relates to a light emitting element.
従来、図6(b)に示すように、活性層とSi基板の間に金属反射膜を挟んだ構造を採用した発光素子1Cが知られている。このような発光素子1Cを製造するにあたり、半導体エピタキシー成長における原材料としてレアメタルを含む有機金属原料を使用するため、原材料費が高価となる。そのため、半導体結晶(積層構造10)を薄くすることが、製造コストの面で好ましい。
Conventionally, as shown in FIG. 6B, a
しかし、半導体層(積層構造10)を薄く構成すると、半導体層における電流分散の効果が低下し、電流を活性層63の全面に均一に注入することが困難となる。そこで、図6(a)に示すように、電極パッド9Cから分配電極90Cをチップ表面に張り巡らせることで、電流を積層構造10の全体に均一に注入し、より高信頼性で、かつ、最大印加電流値の高い発光素子を実現している。また、電流をチップ面内に均一に流すことによって駆動時の順方向電圧を低減し、実効的に高効率とすることができる。
However, if the semiconductor layer (laminated structure 10) is made thin, the effect of current dispersion in the semiconductor layer is reduced, and it becomes difficult to uniformly inject current over the entire surface of the active layer 63. Therefore, as shown in FIG. 6A, by distributing the
しかし、活性層63の面積が所定サイズ、例えば、150000μm2以下の比較的小型の発光素子であって、例えば、DC100mA以下の駆動電流に対応して設計された発光素子において、活性層63で発光した光をチップ外部に取り出す際に、分配電極90Cが光を吸収するため、光取り出し効率が減少してしまうという問題がある。
However, the active layer 63 is a relatively small light-emitting element having a predetermined size, for example, 150,000 μm 2 or less, and, for example, a light-emitting element designed for a drive current of DC 100 mA or less emits light in the active layer 63. When the extracted light is extracted outside the chip, the
このような問題に対して、透明導電膜を利用した発光素子が考案されている(例えば、特許文献1参照。)。特許文献1に記載の発光素子は、透明導電膜によって積層構造全体に電流を広げるとともに、活性層で発光した光を吸収しないため、発光素子の光取り出し効率を向上することができる。 In order to solve such a problem, a light-emitting element using a transparent conductive film has been devised (for example, see Patent Document 1). The light-emitting element described in Patent Document 1 spreads current over the entire stacked structure with a transparent conductive film and does not absorb light emitted from the active layer, so that the light extraction efficiency of the light-emitting element can be improved.
しかしながら、特許文献1に記載の発光素子において、積層構造全体に電流を広げるには透明電極の膜厚を増加する必要があり、透明電極による光吸収を増加させないためには透明電極の膜厚を減少する必要があるため、電流を広げることと光吸収率を増加させないことを構造的に両立できないという問題があった。 However, in the light emitting device described in Patent Document 1, it is necessary to increase the film thickness of the transparent electrode in order to spread the current over the entire laminated structure, and in order not to increase light absorption by the transparent electrode, the film thickness of the transparent electrode must be increased. Since it must be reduced, there is a problem that it is structurally impossible to broaden the current and not to increase the light absorption rate.
したがって、本発明の目的は、光吸収率を増加することなくチップ全体に電流を広げることができる電極構造を有する発光素子を提供することにある。 Accordingly, an object of the present invention is to provide a light-emitting element having an electrode structure that can spread current over the entire chip without increasing the light absorption rate.
本発明は、上記課題を解決することを目的として、支持基板と、光取り出し面としての第1の面と、前記第1の面に対向する第2の面と、前記第1の面と前記第2の面との間に発光層とを有するIII−V族化合物半導体からなる積層構造と、前記支持基板と前記第2の面との間に設けられ前記発光層の発光光を前記第1の面側に反射する反射金属膜と、前記反射金属膜の界面と前記半導体層との間に設けられる、透明絶縁膜と、前記透明絶縁膜の一部を貫通して設けられ前記第2の面と前記反射金属膜とを導電する第2電極と、前記第1の面の一部に複数設けられて前記積層構造と導電する第1電極と、前記第1の面に設けられ前記第1電極と導電する透明導電膜と、前記透明導電膜の上に設けられる電極パッドとを備え、平面視において前記第1電極と当該第1電極に対して最短の位置にある第2電極との距離の平均値が5μm以上50μm以下であり、当該距離の70%が平均値の±20μm以内であり、前記パッド電極と前記第1電極又は前記第2電極との最短距離が10μm以上であり、前記積層構造は、前記発光層の面積が150000μm2以下である発光素子が提供される。 In order to solve the above problems, the present invention provides a support substrate, a first surface as a light extraction surface, a second surface opposite to the first surface, the first surface, and the A laminated structure made of a III-V group compound semiconductor having a light emitting layer between the second surface and the light emitted from the light emitting layer provided between the support substrate and the second surface; A reflective metal film reflecting to the surface side of the transparent metal film, a transparent insulating film provided between the interface of the reflective metal film and the semiconductor layer, and the second metal film penetrating through a part of the transparent insulating film. A second electrode that conducts electricity between the surface and the reflective metal film, a plurality of first electrodes that are provided on a part of the first surface to conduct electricity with the laminated structure, and the first electrode that is provided on the first surface. A transparent conductive film electrically conductive with the electrode, and an electrode pad provided on the transparent conductive film, and in plan view, The average value of the distance between one electrode and the second electrode at the shortest position with respect to the first electrode is 5 μm or more and 50 μm or less, and 70% of the distance is within ± 20 μm of the average value, A light emitting element in which the shortest distance between the first electrode and the second electrode is 10 μm or more, and the laminated structure has an area of the light emitting layer of 150,000 μm 2 or less.
また、上記発光素子において、前記第1電極は、平面視において前記第1の面上のうち前記パッド電極の設けられる領域を投影した領域外に配置されることが好ましい。 In the light emitting device, it is preferable that the first electrode is disposed outside a region where the pad electrode is provided on the first surface in a plan view.
また、上記発光素子において、前記第2電極は、平面視において前記第1の面上のうち前記第1電極の設けられる領域を投影した領域外に第2電極が配置されることが好ましい。 In the light-emitting element, it is preferable that the second electrode is disposed outside the region where the region on which the first electrode is provided is projected on the first surface in plan view.
また、上記発光素子において、前記第2電極は、平面視において前記第1の面上のうち前記電極パッドの設けられる領域を投影した領域外に第2電極が配置されることが好ましい。 In the light-emitting element, it is preferable that the second electrode is disposed outside the region where the electrode pad is provided on the first surface in a plan view.
また、上記発光素子において、前記第2電極は、平面視において前記第1電極のそれぞれからの最短距離が略等距離に配置されることが好ましい。 In the above light emitting device, it is preferable that the second electrode is disposed so that the shortest distance from each of the first electrodes is substantially equal in plan view.
また、上記発光素子において、前記積層構造は、前記第1の面の表面に凹凸形状が形成されることが好ましい。 In the light-emitting element, it is preferable that the stacked structure has an uneven shape on the surface of the first surface.
本発明に係る発光素子によれば、光吸収率を増加することなくチップ全体に電流を広げることができる。 According to the light emitting device of the present invention, the current can be spread over the entire chip without increasing the light absorption rate.
[実施の形態の要約]
支持基板と、光取り出し面としての第1の面と、前記第1の面に対向する第2の面と、前記第1の面と前記第2の面との間に発光層とを有するIII−V族化合物半導体からなる積層構造と、前記支持基板と前記第2の面との間に設けられ前記発光層の発光光を前記第1の面側に反射する反射金属膜と、前記反射金属膜の界面と前記半導体層との間に、設けられる透明絶縁膜と、前記透明絶縁膜の一部を貫通して設けられ前記第2の面と前記反射金属膜とを導電する第2電極と、前記第1の面の一部に複数設けられて前記積層構造と導電する第1電極と、前記第1の面に設けられ前記第1電極と導電する透明導電膜と、前記透明導電膜の上に設けられる電極パッドとを備え、平面視において前記第1電極と当該第1電極に対して最短の位置にある第2電極との距離の平均値が5μm以上50μm以下であり、当該距離の70%が平均値の±20μm以内であり、前記パッド電極と前記第1電極又は前記第2電極との最短距離が10μm以上であり、前記積層構造は、前記発光層の面積が150000μm2以下である発光素子が提供される。
[Summary of embodiment]
A support substrate, a first surface as a light extraction surface, a second surface facing the first surface, and a light emitting layer between the first surface and the second surface III A laminated structure made of a -V group compound semiconductor, a reflective metal film provided between the support substrate and the second surface and reflecting the light emitted from the light emitting layer toward the first surface, and the reflective metal A transparent insulating film provided between the interface of the film and the semiconductor layer; and a second electrode that penetrates part of the transparent insulating film and that conducts the second surface and the reflective metal film; A plurality of first electrodes provided on a part of the first surface and electrically conductive with the laminated structure; a transparent conductive film provided on the first surface and electrically conductive with the first electrode; and An electrode pad provided on the first electrode, and is in the shortest position with respect to the first electrode and the first electrode in plan view The average distance between the two electrodes is 5 μm or more and 50 μm or less, 70% of the distance is within ± 20 μm of the average value, and the shortest distance between the pad electrode and the first electrode or the second electrode is 10 μm. As described above, the stacked structure provides a light-emitting element in which the area of the light-emitting layer is 150,000 μm 2 or less.
[実施の形態]
図1(a)は、本発明の実施の形態に係る発光素子の構造を説明するための概略平面図であり、図1(b)は図1(a)のA−A断面における概略断面図である。
[Embodiment]
FIG. 1A is a schematic plan view for explaining the structure of a light-emitting element according to an embodiment of the present invention, and FIG. 1B is a schematic cross-sectional view taken along the line AA in FIG. It is.
発光素子1は、Si等からなる支持基板3上に、支持基板3側へ発した光を活性層63側に反射する反射金属膜4と、反射金属膜4とP型コンタクト層60とを電気的に接続する第2電極50及び発光光を透過する透明絶縁膜51と、P型コンタクト層60と、P型クラッド層61と、光を発する活性層63と、光取り出し効率向上のために表面に凹凸形状を有するN型クラッド層64と、N型コンタクト層65と、N型コンタクト層65上に複数形成される第1電極70と、N型クラッド層64及び第1電極70の表面を覆って形成される透明導電膜71と、透明導電膜71の表面及び側面、N型クラッド層64の側面、活性層63の側面並びにP型クラッド層61の側面を覆って形成される透明絶縁膜8と、N側電極である電極パッド9とがこの順で積層され、支持基板3の裏面にP側電極である裏面電極2を備える。
The light emitting element 1 electrically connects the
反射金属膜4は、発光光の波長に対して80%以上の反射率を有する金属膜が好ましい。例えば、赤色波長帯の光に対しては、Au、Ag、Alのいずれか又はこれらの合金からなることが好ましい。青色波長帯の光に対しては、Ag、Al、又はこれらの合金が好ましい。
The
透明絶縁膜51は、発光光に対して透明であり、半導体層60〜65(以下、「積層構造10」という。)と反射金属膜4との間に挟さまれている。透明絶縁膜51の膜厚は発光波長λ、透明誘電体層の屈折率をnとした場合に、(2×λ)/(4×n)以上の膜厚であることが好ましい。また、具体的には透明誘電体層はSiO2、SiNから構成される。
The transparent insulating film 51 is transparent to the emitted light, and is sandwiched between the semiconductor layers 60 to 65 (hereinafter referred to as “
透明導電膜71は、発光素子1の面内に電流を広げる役割として機能するため、少なくとも1×10−3Ω・cm以下の抵抗率を有し、さらに膜厚は少なくとも50nm以上であることが好ましい。 The transparent conductive film 71 functions as a role of spreading current in the plane of the light-emitting element 1, and thus has a resistivity of at least 1 × 10 −3 Ω · cm and a film thickness of at least 50 nm. preferable.
また、透明導電膜71は.電流を発光素子1の面内に広げるために、光取り出し面側には必要だが、活性層63の側面部に形成すると、PN接合のリークとなるため形成しない。 Further, the transparent conductive film 71 is formed of. In order to spread the current in the plane of the light emitting element 1, it is necessary on the light extraction surface side, but if it is formed on the side surface portion of the active layer 63, it is not formed because it causes PN junction leakage.
また、本実施の形態の積層構造10は厚みが比較的薄く、例えば、1〜6μmの厚みに構成されている。つまり、N型コンタクト層65の表面から活性層63間の距離が小さい。そのため発光素子1のチップを機械的にピックアップする際に、発光素子1の側面への接触等によるダメージによりPN接合のリークが発生しやすいので、発光素子1の側面(活性層63側面)には、この機械的ダメージから保護するために透明絶縁膜8を形成することが好ましい。
Moreover, the
本実施の形態の発光素子1では、第1電極70と第2電極50との間の活性層63から第1電極70側又は第2電極50側に発光する。そのため、光取り出し効率を高くするためには、平面視において第1電極70に重なる位置、つまり断面視において第1電極70の下方に第2電極50を設けないことが重要である。また、発光素子1全体において光吸収要因として作用しやすい電極パッド9の光吸収の影響を小さくするために、電極パッド9の下方に第1電極70及び第2電極50を設けないことも重要であり、さらに平面視において電極パッド9の縁部とパッド9の縁部から最短の距離にある第1電極70及び第2電極50間の距離を10μm以上離して設計することが好ましい。
In the light emitting element 1 of the present embodiment, light is emitted from the active layer 63 between the
電流注入用の電極パッド9は、ワイヤーボンディングが可能である大きさで、かつ、上述したように活性層63で発光した光の吸収要因として大きく影響を及ぼさない程度の大きさが好ましい。電極パッド9の面積は、具体的には、平面視にて3500μm2以上であって12000μm2以下が好ましい。上限を12000μm2としたのは、これよりサイズを大きくすると、光の取り出し効率が落ち込むことがわかったためである。 The electrode pad 9 for current injection is preferably of a size that allows wire bonding and that does not significantly affect the absorption factor of light emitted from the active layer 63 as described above. Area of the electrode pads 9, specifically, preferably 12000Myuemu 2 or less there is 3500 2 or more in plan view. The upper limit was set to 12000 μm 2 because it was found that the light extraction efficiency declined when the size was made larger than this.
第1電極70の面積は、積層構造10との接触抵抗から見積もられる抵抗値が所定の値を超えないように決定されるが、小さいほど好ましい。また、活性層63で発光した光を吸収する原因として発光素子1の光取り出し効率に影響しないようにする。具体的には、第1電極は、例えば、円形状に形成されて、その面積は、1〜100μm2以下であることが好ましい。第1電極70は、それぞれが小さいほど好ましいが、小さすぎるとコンタクト層との接触抵抗が大きくなり、順方向電圧が上昇してしまう。そのため、接触抵抗が上昇しないように、第1電極70のN型コンタクト層65としてAlxGa1−xAs(但し、0≦x≦0.3)からなる半導体層を用いることが好ましい。また、第1電極70のサイズはそれぞれが1μm2以上であり、かつ総面積について管理できていれば、順方向電圧の上昇を抑制できることがわかった。
The area of the
図3は、本発明の実施の形態に係る発光素子のAl組成xと接触抵抗との関係を説明するためのグラフ図である。 FIG. 3 is a graph for explaining the relationship between the Al composition x and the contact resistance of the light emitting device according to the embodiment of the present invention.
Al組成と接触抵抗ρcの関係は、図3に示すように、Al組成がx=0.3以下で接触抵抗が十分小さくなっていることがわかる。 Relationship of the contact resistance [rho c and Al composition, it can be seen that as shown in FIG. 3, the contact resistance with Al composition x = 0.3 or less is sufficiently small.
第1電極70と第2電極50との距離が不均一だと、活性層63において注入される電流に偏りが発生する。そのため、第1電極70と第2電極間50の最短距離をDとした場合に、最短距離Dはそれぞれ均一であればあるほど、つまり標準偏差が小さいほど好ましく、少なくとも最短距離Dの70%が最短距離Dの平均値の±20μm以内であることが好ましい。さらに、活性層63の発光は第1電極70と第2電極50間で生じるため、第1電極70と第2電極50間の距離が狭いと、発光が第1電極70又は第2電極50に吸収されやすくなる。また、距離が広いと積層構造10の抵抗が順方向電圧の上昇に寄与してしまうため、問題となる。そこで、2電極間の距離は、5μm以上、50μm以下の範囲が好ましい。
If the distance between the
(発光素子1の製造工程)
図2A〜2Fは、本発明の実施の形態に係る発光素子の製造工程を説明するための概略断面図である。
(Manufacturing process of light-emitting element 1)
2A to 2F are schematic cross-sectional views for explaining a manufacturing process of the light-emitting element according to the embodiment of the present invention.
まず、MOVPE法によってGaN系やAlGaInP系の高品質結晶をGaAs基板67上に成長して、図2Aに示すように、P型コンタクト層60、P型クラッド層61、活性層63、N型クラッド層64及びN型コンタクト層65を含む積層構造10及びエッチングストップ層66を形成する。この積層構造10は、例えば、波長630nm付近の赤色光を発光する。
First, a GaN-based or AlGaInP-based high-quality crystal is grown on a GaAs substrate 67 by the MOVPE method, and as shown in FIG. 2A, a P-type contact layer 60, a P-
エピタキシャル成長方法、エピタキシャル層膜厚、エピタキシャル構造や電極形成方法及びLED素子製作方法は、以下の通りである。 An epitaxial growth method, an epitaxial layer thickness, an epitaxial structure, an electrode formation method, and an LED element manufacturing method are as follows.
まず、N型GaAs基板67上に、MOVPE法で、アンドープ(Al0.7Ga0.3)0.5In0.5Pからなるエッチングストップ層66、N型(Siドープ)GaAsからなるN型コンタクト層65、N型(Siドープ)(Al0.7Ga0.3)0.5ln0.5PからなるN型クラッド層64、アンドープ(Al0.1Ga0.9)0.5In0.5Pからなる活性層63、P型(Mgドープ)(Al0.7Ga0.3)0.5In0.5PからなるP型クラッド層61、P型(Mgドープ)GaPからなるP型コンタクト層60を順次積層成長させる。
First, an etching stop layer 66 made of undoped (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P and an N type (Si-doped) GaAs N film are formed on an N-type GaAs substrate 67 by the MOVPE method.
MOVPE成長での成長温度は650°Cとし、成長圧力50Torr、各層の成長速度は0.3〜1.0nm/sec、V/III比は約200前後で行なうことができる。なお、V/III比とは、分母をTMGaやTMAIなどのIII族原料のモル数とし、分子をAsH3、PH3などのV族原料のモル数とした場合の比率(商)を指す。 The growth temperature in MOVPE growth is 650 ° C., the growth pressure is 50 Torr, the growth rate of each layer is 0.3 to 1.0 nm / sec, and the V / III ratio is about 200. The V / III ratio refers to the ratio (quotient) when the denominator is the number of moles of a group III material such as TMGa or TMAI and the molecule is the number of moles of a group V material such as AsH 3 or PH 3 .
MOVPE成長において用いる原料としては、例えばトリメチルガリウム(TMGa)、又はトリエチルガリウム(TEGa)、トリメチルアルミニウム(TMAl)、トリメチルインジウム(TMIn)等の有機金属や、アルシン(AsH3)、ホスフィン(PH3)等の水素化物ガスを用いることができる。N型半導体層の添加物原料としては、ジシラン(Si2H6)を用いることができる。P型半導体層の導電型決定不純物の添加物原料としては、ビスシクロペンタジエニルマグネシウム(Cp2Mg)を用いることができる。 Examples of raw materials used in the MOVPE growth include trimethylgallium (TMGa), organic metals such as triethylgallium (TEGa), trimethylaluminum (TMAl), and trimethylindium (TMIn), arsine (AsH 3 ), and phosphine (PH 3 ). A hydride gas such as can be used. Disilane (Si 2 H 6 ) can be used as an additive material for the N-type semiconductor layer. Biscyclopentadienyl magnesium (Cp 2 Mg) can be used as an additive material for the conductivity type determining impurity of the P-type semiconductor layer.
その他、N型半導体層の導電型決定不純物の添加物原料として、セレン化水素(H2Se)、モノシラン(SiH4)、ジエチルテルル(DETe)、ジメチルテルル(DMTe)を用いることもできる。また、P型半導体層のP型添加物原料として、ジメチルジンク(DMZn)、ジエチルジンク(DEZn)を用いることもできる。 In addition, hydrogen selenide (H 2 Se), monosilane (SiH 4 ), diethyl tellurium (DETe), and dimethyl tellurium (DMTe) can also be used as an additive material for the conductivity determining impurity of the N-type semiconductor layer. Further, dimethyl zinc (DMZn) and diethyl zinc (DEZn) can also be used as a P-type additive material for the P-type semiconductor layer.
次に、この積層構造10を含むエピタキシャルウエハをMOCVD装置から搬出した後、図2Bに示すように、P型GaP表面にプラズマ−CVD装置でSiO2膜を成膜する。次に、レジストやマスクアライナなどの一般的なフォトリソグラフィー技術を駆使し、フッ酸系エッチング液でSiO2に開口部を形成する。次に、その開口部に真空蒸着法によって第2電極50として、単一から成るオーミックコンタクト接合部を形成する。オーミックコンタクト接合部としてAuZn(金・亜鉛)合金を用いる。また、オーミックコンタクト接合部は後で形成する電極パッド9に対して平面視で直下以外の領域になるように配置する。
Then, after unloading the epitaxial wafer including the stacked
次に、オーミックコンタクト接合部付きエピタキシャルウエハ上に反射金属層40として、図2Cに示すように、Al、Ti、Auを、それぞれ順に蒸着した。Alが反射膜、Tiが拡散防止バリア層、Auが接合層となる。 Next, as shown in FIG. 2C, Al, Ti, and Au were sequentially deposited on the epitaxial wafer with an ohmic contact junction as shown in FIG. 2C. Al is a reflective film, Ti is a diffusion barrier layer, and Au is a bonding layer.
また、支持基板として用意した導電性のSi基板3の表面にTi、Pt、Auをそれぞれこの順に蒸着し、金属密着層41を形成する。Tiがオーミックコンタクト金属、Ptが拡散防止バリア層、Auが接合層となる。 Further, Ti, Pt, and Au are vapor-deposited in this order on the surface of the conductive Si substrate 3 prepared as a support substrate, thereby forming the metal adhesion layer 41. Ti is an ohmic contact metal, Pt is a diffusion barrier layer, and Au is a bonding layer.
上記のようにして作製するオーミックコンタクト接合部及び反射金属層40付きエピタキシャルウエハとSi基板表面の金属密着層41を貼り合わせる。具体的には、圧力0.01Torr雰囲気で30Kgf/cm2の荷重を負荷した状態で、温度350℃で30分間保持することによって貼り合わせる。 The ohmic contact junction and the epitaxial wafer with the reflective metal layer 40 produced as described above are bonded to the metal adhesion layer 41 on the Si substrate surface. Specifically, bonding is performed by holding at a temperature of 350 ° C. for 30 minutes under a pressure of 0.01 Torr and a load of 30 kgf / cm 2 .
次に、図2Dに示すように、Si基板3に貼り合わせたエピタキシャルウエハのGaAs基板67をアンモニア水と過酸化水素水の混合液によってエッチング除去し、アンドープ(Al0.7Ga0.3)0.5In0.5Pからなるエッチングストップ層66を露出させた後、さらに塩酸でエッチングストップ層66を除去し、N型コンタクト層65を露出させる。
Next, as shown in FIG. 2D, the GaAs substrate 67 of the epitaxial wafer bonded to the Si substrate 3 is removed by etching with a mixed solution of ammonia water and hydrogen peroxide solution, and undoped (Al 0.7 Ga 0.3 ). After the etching stop layer 66 made of 0.5 In 0.5 P is exposed, the etching stop layer 66 is further removed with hydrochloric acid to expose the N-
次に、N型コンタクト層65表面にレジストやマスクアライナなどの一般的なフォトリソグラフィー技術を駆使し、真空蒸着法によって第1電極70を形成する。まず、図2Eに示すように、第1電極70となるAuGe(金・ゲルマニウム合金)、Ti、Auを、N型コンタクト層の全面にそれぞれ順に蒸着して形成する。
Next, the
次に、図2Fに示すように、第1電極70となる金属膜の形成後、硫酸と過酸化水素水と水の混合液からなるエッチング液を用いて、所定の領域にのみ第1電極70を残し、第1電極70以外の領域のN型コンタクト層65をエッチング除去し、選択性エッチングによってN型クラッド層64を露出させる。さらに、光取り出し面となるN型クラッド層64上にフォトリソグラフィー技術を用いて1.0μm〜3.0μm周期のパターニングを行ない、ウエットエッチング法でN型クラッド層64表面に凹凸形状を形成する。
Next, as shown in FIG. 2F, after the formation of the metal film to be the
次に、第1電極70及びN型クラッド層64を覆うITOからなる透明導電膜71をスパッタリング装置で形成する。なお、ITO原料ターゲットとしてSn濃度が重量パーセント濃度において5%のものを使用する。スパッタリング装置はRFマグネトロンスパッタ装置であり、RFの投入電力50W、酸素ガス導入なし、チャンバー圧力0.5Pa、成膜時間30分で成膜する。この時得られたITO膜の膜厚は、同時バッチに投入したSiダミー基板サンプルを分光エリプソメトリにて評価することができる。本実施形態では、ITO膜の膜厚を80nm、屈折率1.98となるよう成膜した。
Next, a transparent conductive film 71 made of ITO covering the
その後、素子と素子との間を分離するために、素子間のITO膜を除去してから、表面からGaPコンタクト層までをウエットエッチング法で除去する。さらに、チップ保護膜としてプラズマCVD装置でSiO2膜をチップ上面部とチップ側面部に成膜し、フォトリソグラフィー技術とエッチング技術を用いて、表面電極部分のSiO2保護膜を開口する。 Thereafter, in order to separate the elements from each other, the ITO film between the elements is removed, and then the surface to the GaP contact layer are removed by a wet etching method. Further, a SiO 2 film is formed as a chip protective film on the upper surface portion of the chip and the side surface portion of the chip with a plasma CVD apparatus, and the SiO 2 protective film on the surface electrode portion is opened using a photolithography technique and an etching technique.
また、Si基板裏面にTi、Auからなる裏面電極を真空蒸着法によって形成した後、電極の合金化であるアロイ工程を、窒素ガス雰囲気中にて400°Cに加熱し、5分間熱処理することで行なった。さらに、ワイヤーボンディング用にTi、Auからなる2つの電極パッド9を2つの表面電極上にフォトリソグラフィー技術及び真空蒸着法によって形成する。 Also, after forming a back electrode made of Ti and Au on the back surface of the Si substrate by vacuum deposition, the alloying process, which is electrode alloying, is heated to 400 ° C. in a nitrogen gas atmosphere and heat-treated for 5 minutes. It was done in. Further, two electrode pads 9 made of Ti and Au are formed on the two surface electrodes for wire bonding by a photolithography technique and a vacuum evaporation method.
上記のように支持基板に反射金属膜とオーミックコンタクト接合部を介して貼り換え、電極形成したLED用エピタキシャルウエハを、ダイシング装置を用いて切断し、チップサイズ250μm角のLEDベアチップを作製した。さらに前記LEDベアチップをTO−18ステム上にマウント(ダイボンディング)し、その後、さらにマウントされた該LEDベアチップに、ワイヤーボンディングを行ない、LED素子を作製する。 The LED epitaxial wafer having the electrode formed thereon was cut by using a dicing apparatus, and the LED bare chip having a chip size of 250 μm square was fabricated. Further, the LED bare chip is mounted on a TO-18 stem (die bonding), and then wire bonding is performed on the mounted LED bare chip to produce an LED element.
表面電極の電極パッド9は直径100μmの円形とする。また、ITOの透明導電膜71と積層構造10間の導電を取るための表面電極(第1電極70)は直径5μmの円形とする。第1電極70と、積層構造10と反射金属膜4との導電のための界面電極(第2電極50)との距離を、図1に示すように、一定値になるよう配置し、発光素子1の厚み方向の距離は12μmとする。
The electrode pad 9 of the surface electrode is circular with a diameter of 100 μm. In addition, the surface electrode (first electrode 70) for taking electrical conduction between the ITO transparent conductive film 71 and the
本発光素子1をエポキシ樹脂でモールドし、20mA通電時のLEDとしての特性は、発光出力、順方向電圧は、19.0mW、2.01Vであり、エネルギー効率は、47.3%であった。 The light emitting device 1 was molded with an epoxy resin, and the characteristics as an LED when energized with 20 mA were the light emission output, the forward voltage was 19.0 mW, 2.01 V, and the energy efficiency was 47.3%. .
(実施の形態の効果)
図6に示す従来の発光素子に比べて、光吸収要因となる表面電極面積、つまり第1電極70の面積を大幅に低減したために、発光出力が大幅に向上した。また、透明導電膜71の膜厚を積層構造10の電流が均一に分散するよう設計したため、積層構造10の順方向電圧を低く抑えることに成功した。
(Effect of embodiment)
Compared with the conventional light emitting device shown in FIG. 6, the surface output area, which is a light absorption factor, that is, the area of the
また、従来の発光素子の構造では表面電極の光吸収の影響を小さくするために、第1電極と第2電極間の距離を大きくしないと発光出力を大きくすることができなかった。しかし、第1電極と第2電極間の距離を大きくすると半導体層抵抗成分が大きくなり、順方向電圧の上昇により限界があった。しかし、本特許では第1電極の面積をドット状に一つ一つを小さくすることによって、第1電極と第2電極間の距離を小さくしても光吸収の影響がかなり小さく、高発光出力と低順方向電圧を同時に達成することが可能となった。その結果として、エネルギー効率も格段に向上することができた。 Further, in the structure of the conventional light emitting element, the light output cannot be increased unless the distance between the first electrode and the second electrode is increased in order to reduce the influence of light absorption of the surface electrode. However, when the distance between the first electrode and the second electrode is increased, the resistance component of the semiconductor layer is increased, and there is a limit due to the increase of the forward voltage. However, in this patent, by reducing the area of the first electrode in a dot shape one by one, even if the distance between the first electrode and the second electrode is reduced, the influence of light absorption is considerably small, and the high light emission output And a low forward voltage can be achieved simultaneously. As a result, energy efficiency has been significantly improved.
実施の形態において説明した発光素子の構造を有する200μm角と330μm角の発光素子を作成した。 200 μm square and 330 μm square light emitting elements having the structure of the light emitting element described in the embodiment were formed.
実施例1では、電極パッド9の面積を変えて発光素子1を作製した。この際、表面電極(第1電極70)は直径5μm、第1電極70と第2電極50との発光素子1の厚み方向の距離を12μmにした。
In Example 1, the light emitting device 1 was manufactured by changing the area of the electrode pad 9. At this time, the surface electrode (first electrode 70) had a diameter of 5 μm, and the distance between the
また、図1に示す発光素子1の構造で、各形状パラメータに合わせて第1電極70と第2電極50のペア数を変えて作製した。
Further, the structure of the light-emitting element 1 shown in FIG. 1 was manufactured by changing the number of pairs of the
なお、電極パッド9の面積が3500μm2以下だとワイヤーボンディングの歩留まりが低下するため3500μm2以上にした。 When the area of the electrode pad 9 is 3500 μm 2 or less, the yield of wire bonding decreases, so that the electrode pad 9 is made 3500 μm 2 or more.
電極パッド9の面積と、20mA通電時の発光素子1の発光出力、順方向電圧及びエネルギー効率の測定結果をそれぞれ図4A〜4Cに示す。 4A to 4C show the area of the electrode pad 9 and the measurement results of the light emission output, forward voltage, and energy efficiency of the light-emitting element 1 when energized with 20 mA.
図4Aは、本発明の実施例1に係る発光素子の電極パッドの面積と発光出力との関係を説明するためのグラフ図である。また、図4Bは、本発明の実施例1に係る発光素子の電極パッドの面積と順方向電圧との関係を説明するためのグラフ図である。また、図4Cは、本発明の実施例1に係る発光素子の電極パッドの面積とエネルギー効率との関係を説明するためのグラフ図である。 FIG. 4A is a graph for explaining the relationship between the area of the electrode pad of the light emitting element and the light emission output according to Example 1 of the present invention. FIG. 4B is a graph for explaining the relationship between the area of the electrode pad and the forward voltage of the light emitting device according to Example 1 of the invention. FIG. 4C is a graph for explaining the relationship between the area of the electrode pad and the energy efficiency of the light emitting device according to Example 1 of the invention.
電極パッド9の面積が12000μm2以上になると、積層構造10に対する電極パッド9の面積の割合が大きくなり、光吸収の要因となり、発光出力が低下する。
When the area of the electrode pad 9 is 12000 μm 2 or more, the ratio of the area of the electrode pad 9 to the
さらに、面積が増えると同時に発光面積が小さくなるため、チップ内の電流分布が局所的になり、順方向電圧が大きくなる。結果として、エネルギー効率も低下する。 Furthermore, since the light emitting area is reduced at the same time as the area is increased, the current distribution in the chip becomes local, and the forward voltage increases. As a result, energy efficiency is also reduced.
実施例2では、表面電極(第1電極70)の面積を変えて発光素子1を作製した。この際、電極パッド9電極は、直径100μm、第1電極70と第2電極50との発光素子1の厚み方向の距離を12μmにした。
In Example 2, the light emitting device 1 was manufactured by changing the area of the surface electrode (first electrode 70). At this time, the electrode pad 9 electrode had a diameter of 100 μm, and the distance between the
また、図1に示す発光素子1の構造で、各形状パラメータに合わせて第1電極70と第2電極50のペア数を変えて作製した。
Further, the structure of the light-emitting element 1 shown in FIG. 1 was manufactured by changing the number of pairs of the
1つの第1電極70の面積毎に、第1電極70の総面積と20mA通電時の発光出力、順方向電圧の測定結果を図5A〜図5Cに示す。
5A to 5C show measurement results of the total area of the
図5Aは、本発明の実施例2に係る発光素子の第1電極の総面積と発光出力との関係を説明するためのグラフ図である。また、図5Bは、本発明の実施例2に係る発光素子の第1電極の総面積と順方向電圧との関係を説明するためのグラフ図である。また、図5Cは、本発明の実施例2に係る発光素子の第1電極の総面積とエネルギー効率との関係を説明するためのグラフ図である。 FIG. 5A is a graph for explaining the relationship between the total area of the first electrodes and the light emission output of the light emitting device according to Example 2 of the present invention. FIG. 5B is a graph for explaining the relationship between the total area of the first electrodes and the forward voltage of the light emitting device according to Example 2 of the invention. FIG. 5C is a graph for explaining the relationship between the total area of the first electrodes and the energy efficiency of the light emitting device according to Example 2 of the present invention.
1つの第1電極70の面積が小さいほど、光吸収要因を低減できるため発光出力が高くなる。しかし、第1電極70の面積を小さくし過ぎると、第1電極70と積層構造10との間の接触抵抗により順方向電圧が上昇する。
As the area of one
本実施例において、第1電極70の面積が1μm2未満の場合は、順方向電圧が上昇することがわかった。また、第1電極70のサイズを小さくするにしたがい、精度にばらつきが生じることが影響したものと考えられる。
In this example, it was found that the forward voltage increased when the area of the
また、第1電極70の面積が大きくなると、光を吸収する影響が大きくなり、発光出力が低下する。なお、第1電極70の面積が大きくなっても、接触抵抗が十分低いために順方向電圧が著しく低下することはない。本実施例においては、第1電極70の面積は、100μm2以下が適切であると考えた。
Moreover, when the area of the
[他の実施例]
実施の形態に説明した構成において、発光素子1の駆動電流を100mAとした場合であっても、第1電極70及び第2電極50の総面積(又は総数)を大きくすることで、第1電極70及び第2電極50の1つあたりの面積が小さい場合であっても、例えば、1μm2であっても、順方向電圧の上昇を抑制できることがわかった。
[Other embodiments]
In the configuration described in the embodiment, even when the driving current of the light emitting element 1 is 100 mA, the
また、発光素子1を150μm角とした場合であって、駆動電流20mA以下、例えば、5mAとした場合、実施の形態に説明した構成において、注入した電力に応じた出力を得ることができた。 In the case where the light emitting element 1 is 150 μm square and the driving current is 20 mA or less, for example, 5 mA, an output corresponding to the injected power can be obtained in the configuration described in the embodiment.
また、透明導電膜71の膜厚を30nm〜1μmの範囲で変化させて発光素子1を作成した。発光素子1の発光層63の面積が150000μm2の場合、膜厚を50nmとすることで電流が分散され、所定の出力が得られた。透明導電膜71の膜厚が1μmより大きい場合、発光素子1の発光出力は向上せず、透明導電膜71の透過率が低下するため、1μm以下が好ましい。 Moreover, the light emitting element 1 was produced by changing the film thickness of the transparent conductive film 71 in the range of 30 nm to 1 μm. When the area of the light emitting layer 63 of the light emitting element 1 was 150,000 μm 2 , the current was dispersed by setting the film thickness to 50 nm, and a predetermined output was obtained. When the film thickness of the transparent conductive film 71 is larger than 1 μm, the light emission output of the light-emitting element 1 is not improved, and the transmittance of the transparent conductive film 71 is decreased.
[他の実施の形態]
なお、上記実施の形態及び実施例1〜3において、各構成は記載した内容に限定されるものでなく、本発明の趣旨を逸脱しない範囲で種々な変形が可能である。例えば、以下に示す変形が可能である。
(1)実施の形態及び実施例では、支持基板としてSi基板3を用いているが、LED素子プロセスに耐え得る支持基板であれば他の材料を用いることが可能である。具体的には、Ge基板、GaAs基板、GaP基板、その他メタル基板等が挙げられる。
(2)活性層63をバルク層としているが多重量子井戸等でもよい。
(3)反射金属膜4及び透明導電膜71の波長依存性を除き、本発明は、発光光の波長に依存せずに上記した効果が得られる。
(4)実施の形態及び実施例では、オーミックコンタクト接合部が単一から形成されているが、複数から形成されていても上記した効果は同様に得られる。
(5)実施の形態及び実施例では、第1電極70及び第2電極50を円形状とした。これは、角部を有する電極では、角部において電流集中が生じるおそれがあるためである。しかし、このような点が問題とならないのであれば、多角形状としてもよい。多角形状は、各辺の長さが異なるようにしてもよいが、各辺の長さが等しくすることが、作製の容易さ、位置合わせの観点から好ましい。
[Other embodiments]
In addition, in said Embodiment and Examples 1-3, each structure is not limited to the content described, A various deformation | transformation is possible in the range which does not deviate from the meaning of this invention. For example, the following modifications are possible.
(1) In the embodiments and examples, the Si substrate 3 is used as the support substrate. However, other materials can be used as long as the support substrate can withstand the LED element process. Specific examples include a Ge substrate, a GaAs substrate, a GaP substrate, and other metal substrates.
(2) Although the active layer 63 is a bulk layer, it may be a multiple quantum well or the like.
(3) Except for the wavelength dependency of the
(4) In the embodiment and the example, the ohmic contact junction is formed from a single piece, but the above-described effects can be obtained in the same manner even if it is formed from a plurality of pieces.
(5) In the embodiments and examples, the
1 発光素子
1A 発光素子
2 裏面電極
3 支持基板(Si基板)
4 反射金属膜
8 透明絶縁膜
9 電極パッド
10 積層構造
40 反射金属層
41 金属密着層
50 第2電極
51 透明絶縁膜
60 P型コンタクト層
61 P型クラッド層
63 活性層
64 N型クラッド層
65 N型コンタクト層
66 エッチングストップ層
67 GaAs基板
70 第1電極
71 透明導電膜
90 分配電極
DESCRIPTION OF SYMBOLS 1 Light emitting element 1A Light emitting element 2 Back surface electrode 3 Support substrate (Si substrate)
4 reflective metal film 8 transparent insulating film 9
Claims (12)
光取り出し面としての第1の面と、前記第1の面に対向する第2の面と、前記第1の面と前記第2の面との間に発光層とを有するIII−V族化合物半導体からなる積層構造と、
前記支持基板と前記第2の面との間に設けられ前記発光層の発光光を前記第1の面側に反射する反射金属膜と、
前記反射金属膜の界面と前記半導体層との間に、設けられる透明絶縁膜と、
前記透明絶縁膜の一部を貫通して設けられ前記第2の面と前記反射金属膜とを導電する第2電極と、
前記第1の面の一部に複数設けられて前記積層構造と導電する第1電極と、
前記第1の面に設けられ前記第1電極と導電する透明導電膜と、
前記透明導電膜の上に設けられる電極パッドとを備え、
平面視において前記第1電極と当該第1電極に対して最短の位置にある第2電極との距離の平均値が5μm以上50μm以下であり、当該距離の70%が平均値の±20μm以内であり、前記パッド電極と前記第1電極又は前記第2電極との最短距離が10μm以上であり、
前記積層構造は、前記発光層の面積が150000μm2以下である発光素子。 A support substrate;
A III-V group compound having a first surface as a light extraction surface, a second surface facing the first surface, and a light emitting layer between the first surface and the second surface A laminated structure composed of semiconductors;
A reflective metal film that is provided between the support substrate and the second surface and reflects the light emitted from the light emitting layer toward the first surface;
A transparent insulating film provided between the interface of the reflective metal film and the semiconductor layer;
A second electrode that penetrates a part of the transparent insulating film and conducts the second surface and the reflective metal film;
A plurality of first electrodes provided on a part of the first surface and electrically conductive with the stacked structure;
A transparent conductive film provided on the first surface and electrically conductive with the first electrode;
An electrode pad provided on the transparent conductive film,
The average value of the distance between the first electrode and the second electrode at the shortest position with respect to the first electrode in plan view is 5 μm or more and 50 μm or less, and 70% of the distance is within ± 20 μm of the average value. And the shortest distance between the pad electrode and the first electrode or the second electrode is 10 μm or more,
In the stacked structure, the light emitting layer has an area of 150,000 μm 2 or less.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010212509A JP2012069683A (en) | 2010-09-22 | 2010-09-22 | Light emitting element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010212509A JP2012069683A (en) | 2010-09-22 | 2010-09-22 | Light emitting element |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012069683A true JP2012069683A (en) | 2012-04-05 |
Family
ID=46166604
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010212509A Pending JP2012069683A (en) | 2010-09-22 | 2010-09-22 | Light emitting element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012069683A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020140981A (en) * | 2019-02-26 | 2020-09-03 | ローム株式会社 | Semiconductor light-emitting device |
-
2010
- 2010-09-22 JP JP2010212509A patent/JP2012069683A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020140981A (en) * | 2019-02-26 | 2020-09-03 | ローム株式会社 | Semiconductor light-emitting device |
JP7311276B2 (en) | 2019-02-26 | 2023-07-19 | ローム株式会社 | semiconductor light emitting device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7564071B2 (en) | Semiconductor light emitting device | |
US7968903B2 (en) | Light emitting device | |
TW437104B (en) | Semiconductor light-emitting device and method for manufacturing the same | |
JP5304662B2 (en) | Light emitting element | |
US7368759B2 (en) | Semiconductor light-emitting device | |
US7683379B2 (en) | Light emitting element and manufacturing method thereof | |
JP5169012B2 (en) | Semiconductor light emitting device | |
JP2011009524A (en) | Light-emitting element, and method of making the light-emitting element | |
EP1202355A2 (en) | Semiconductor light-emitting device and method of manufacturing the same | |
US20100078659A1 (en) | Light-emitting element | |
US8350277B2 (en) | Light emitting element | |
US8796711B2 (en) | Light-emitting element | |
JP2008283096A (en) | Semiconductor light-emitting element | |
JP2008103534A (en) | Semiconductor light emitting element | |
JP2010278112A (en) | Semiconductor light emitting element | |
JP2012129357A (en) | Semiconductor light-emitting element | |
JP2003168822A (en) | Light emitting element and its fabricating method | |
CN105122477A (en) | Semiconductor light emitting element and method for manufacturing same | |
JP5245529B2 (en) | Semiconductor light emitting device and method for manufacturing semiconductor light emitting device | |
JP2011054862A (en) | Epitaxial wafer, light-emitting element, method of manufacturing the epitaxial wafer, and method of manufacturing the light-emitting element | |
JP2012084779A (en) | Semiconductor light-emitting element | |
JP5298927B2 (en) | Light emitting element | |
JP2012129298A (en) | Semiconductor light-emitting element and method for manufacturing the same | |
JP5900400B2 (en) | Group III nitride semiconductor light emitting device manufacturing method | |
CN113875032B (en) | Light-emitting diode and manufacturing method thereof |