JP2012065441A - Power converter and photovoltaic power generation system - Google Patents

Power converter and photovoltaic power generation system Download PDF

Info

Publication number
JP2012065441A
JP2012065441A JP2010207244A JP2010207244A JP2012065441A JP 2012065441 A JP2012065441 A JP 2012065441A JP 2010207244 A JP2010207244 A JP 2010207244A JP 2010207244 A JP2010207244 A JP 2010207244A JP 2012065441 A JP2012065441 A JP 2012065441A
Authority
JP
Japan
Prior art keywords
bypass
voltage
input capacitor
relay
capacitor voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010207244A
Other languages
Japanese (ja)
Other versions
JP5645565B2 (en
Inventor
Hiroshi Ito
寛 伊藤
Naoki Nishio
直樹 西尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010207244A priority Critical patent/JP5645565B2/en
Publication of JP2012065441A publication Critical patent/JP2012065441A/en
Application granted granted Critical
Publication of JP5645565B2 publication Critical patent/JP5645565B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To reduce conduction loss while achieving no necessity for monitoring input capacitor voltages and DC bus capacitor voltages.SOLUTION: A bypass diode 12 is connected to a booster circuit 3 in parallel so as to obtain a forward direction from the positive electrode side of an input capacitor 2 toward the positive electrode side of a DC bus capacitor 4.

Description

本発明は電力変換装置および太陽光発電システムに関し、特にDC/DCコンバータに関する。   The present invention relates to a power conversion device and a photovoltaic power generation system, and more particularly to a DC / DC converter.

パワーコンディショナでは、太陽電池や燃料電池などで発生する直流電圧を必要な電圧に昇圧し、その昇圧電圧を交流電圧に変換して、交流機器で消費させたり、電力系統に逆潮流させたりしている。   In power conditioners, the DC voltage generated by solar cells, fuel cells, etc. is boosted to the required voltage, and the boosted voltage is converted to AC voltage for consumption by AC devices or reverse power flow to the power system. ing.

昇圧電圧は電力系統の電圧値やインバータ方式により決まる。また、太陽電池で発電する電圧の大きさによっては、昇圧回路で昇圧する必要のない条件が発生する。   The boost voltage is determined by the voltage value of the power system and the inverter method. Further, depending on the magnitude of the voltage generated by the solar cell, a condition that does not require boosting by the boosting circuit occurs.

一般的な昇圧回路は、昇圧用半導体スイッチと、ダイオードと、リアクトルにより構成される。この昇圧回路では、昇圧回路の動作を停止しても、ダイオードとリアクトルに電流が流れ続けるため、導通損失が発生する。   A general booster circuit includes a booster semiconductor switch, a diode, and a reactor. In this booster circuit, even if the operation of the booster circuit is stopped, current continues to flow through the diode and the reactor, so that conduction loss occurs.

また、特許文献1には、太陽光電圧をチョッパ回路にて昇圧して生成し、太陽光電圧が所定の電圧を超えるときチョッパ回路の昇圧動作を停止すると共に、並列接続されたバイパスリレーにてチョッパ回路内のリアクトルおよびダイオードをバイパスすることで、昇圧に係る損失を低減し、さらにチョッパ回路内部品の導通損失をなくす技術が開示されている。   Further, in Patent Document 1, a solar voltage is boosted and generated by a chopper circuit, and when the solar voltage exceeds a predetermined voltage, the boosting operation of the chopper circuit is stopped and a bypass relay connected in parallel is used. There is disclosed a technique for reducing a loss related to boosting by bypassing a reactor and a diode in a chopper circuit and further eliminating conduction loss of components in the chopper circuit.

特開2006−238629号公報JP 2006-238629 A

しかしながら、特許文献1の技術によれば、バイパスリレーの導通時に入力コンデンサ電圧と直流母線コンデンサ電圧との差が3V程度以上あると、バイパスリレーに大電流が流れ、バイパスリレーの接点が溶着故障することがあるという問題があった。   However, according to the technique of Patent Document 1, if the difference between the input capacitor voltage and the DC bus capacitor voltage is about 3 V or more when the bypass relay is turned on, a large current flows through the bypass relay, causing a contact failure of the bypass relay. There was a problem that there was something.

一方、バイパスリレーに大電流が流れるのを防止するには、入力コンデンサ電圧に対して直流母線コンデンサ電圧を高精度に追従させる必要がある。このため、入力コンデンサ電圧と直流母線コンデンサ電圧とを測定するために高精度なセンサが必要となり、バイパスリレーを導通させるための設備と制御も複雑化するという問題があった。   On the other hand, in order to prevent a large current from flowing through the bypass relay, it is necessary to make the DC bus capacitor voltage follow the input capacitor voltage with high accuracy. For this reason, a highly accurate sensor is required to measure the input capacitor voltage and the DC bus capacitor voltage, and there is a problem that the equipment and control for conducting the bypass relay are complicated.

本発明は、上記に鑑みてなされたものであって、入力コンデンサ電圧および直流母線コンデンサ電圧のモニタを不要としつつ、導通損失を低減することが可能な電力変換装置および太陽光発電システムを得ることを目的とする。   The present invention has been made in view of the above, and provides a power conversion device and a photovoltaic power generation system that can reduce conduction loss while eliminating the need to monitor the input capacitor voltage and the DC bus capacitor voltage. With the goal.

上述した課題を解決し、目的を達成するために、本発明の電力変換装置は、入力コンデンサ電圧を昇圧する昇圧回路と、前記昇圧回路に前記入力コンデンサ電圧を入力する入力コンデンサと、前記昇圧回路の出力側に接続された直流母線コンデンサと、前記入力コンデンサの正極側から前記直流母線コンデンサの正極側に向かって順方向になるように接続されたバイパスダイオードとを備えることを特徴とする。   In order to solve the above-described problems and achieve the object, a power conversion device of the present invention includes a booster circuit that boosts an input capacitor voltage, an input capacitor that inputs the input capacitor voltage to the booster circuit, and the booster circuit And a bypass diode connected in a forward direction from the positive electrode side of the input capacitor toward the positive electrode side of the DC bus capacitor.

この発明によれば、入力コンデンサ電圧および直流母線コンデンサ電圧のモニタを不要としつつ、導通損失を低減することが可能という効果を奏する。   According to the present invention, there is an effect that it is possible to reduce conduction loss while making monitoring of the input capacitor voltage and the DC bus capacitor voltage unnecessary.

図1は、本発明に係る電力変換装置の実施の形態1の概略構成を示すブロック図である。FIG. 1 is a block diagram showing a schematic configuration of a power conversion device according to Embodiment 1 of the present invention. 図2は、図1の電力変換装置の時間に対する入力コンデンサ電圧Vinと直流母線コンデンサ電圧Voとの関係を示す図である。FIG. 2 is a diagram illustrating a relationship between the input capacitor voltage Vin and the DC bus capacitor voltage Vo with respect to time of the power conversion device of FIG. 図3は、本発明に係る電力変換装置の実施の形態2の概略構成を示すブロック図である。FIG. 3 is a block diagram showing a schematic configuration of the power converter according to the second embodiment of the present invention. 図4は、図3の電力変換装置のSiCダイオードの順方向電圧と順方向電流の温度特性の一例を示す図である。FIG. 4 is a diagram illustrating an example of temperature characteristics of the forward voltage and the forward current of the SiC diode of the power conversion device of FIG. 3. 図5は、本発明に係る電力変換装置の実施の形態3の概略構成を示すブロック図である。FIG. 5 is a block diagram showing a schematic configuration of the power converter according to Embodiment 3 of the present invention. 図6(a)は、図5の電力変換装置の時間に対するパイパス電流Ixを示す図、図6(b)は、図5の電力変換装置の時間に対する入力コンデンサ電圧Vinと直流母線コンデンサ電圧Voとの関係を示す図である。6A is a diagram showing the bypass current Ix with respect to time of the power converter of FIG. 5, and FIG. 6B is a graph showing the input capacitor voltage Vin and the DC bus capacitor voltage Vo with respect to time of the power converter of FIG. It is a figure which shows the relationship. 図7(a)は、本発明に係る電力変換装置の実施の形態4の入力コンデンサ電圧Vinの上昇時におけるパイパス電流Ixと入力コンデンサ電圧Vinと直流母線コンデンサ電圧Voとの関係を示す図、図7(b)は、本発明に係る電力変換装置の実施の形態4の入力コンデンサ電圧Vinの下降時におけるパイパス電流Ixと入力コンデンサ電圧Vinと直流母線コンデンサ電圧Voとの関係を示す図である。FIG. 7A is a diagram showing the relationship among the bypass current Ix, the input capacitor voltage Vin, and the DC bus capacitor voltage Vo when the input capacitor voltage Vin of the fourth embodiment of the power conversion device according to the present invention is increased. FIG. 7B is a diagram showing a relationship among the bypass current Ix, the input capacitor voltage Vin, and the DC bus capacitor voltage Vo when the input capacitor voltage Vin is lowered in the power converter according to the fourth embodiment of the present invention. 図8(a)は、本発明に係る電力変換装置の実施の形態5の入力コンデンサ電圧Vinの上昇時におけるパイパス電流Ixと入力コンデンサ電圧Vinと直流母線コンデンサ電圧Voとの関係を示す図、図8(b)は、本発明に係る電力変換装置の実施の形態4の入力コンデンサ電圧Vinの下降時におけるパイパス電流Ixと入力コンデンサ電圧Vinと直流母線コンデンサ電圧Voとの関係を示す図である。FIG. 8A is a diagram showing the relationship among the bypass current Ix, the input capacitor voltage Vin, and the DC bus capacitor voltage Vo when the input capacitor voltage Vin is increased in the power converter according to the fifth embodiment of the present invention. 8 (b) is a diagram showing a relationship among the bypass current Ix, the input capacitor voltage Vin, and the DC bus capacitor voltage Vo when the input capacitor voltage Vin is lowered in the power conversion device according to the fourth embodiment of the present invention.

以下に、本発明に係る電力変換装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。   Hereinafter, an embodiment of a power converter according to the present invention will be described in detail with reference to the drawings. Note that the present invention is not limited to the embodiments.

実施の形態1.
図1は、本発明に係る電力変換装置の実施の形態1の概略構成を示すブロック図である。図1において、電力変換装置には、入力コンデンサ電圧Vinを昇圧する昇圧回路3が設けられている。そして、昇圧回路3の入力側には入力コンデンサ2が接続され、昇圧回路3の出力側には直流母線コンデンサ4が接続されている。
Embodiment 1 FIG.
FIG. 1 is a block diagram showing a schematic configuration of a power conversion device according to Embodiment 1 of the present invention. In FIG. 1, the power converter is provided with a booster circuit 3 that boosts the input capacitor voltage Vin. An input capacitor 2 is connected to the input side of the booster circuit 3, and a DC bus capacitor 4 is connected to the output side of the booster circuit 3.

また、入力コンデンサ2の前段には可変直流電源として太陽電池1が接続され、直流母線コンデンサ4の後段にはインバータ回路5を介して交流負荷6が接続されている。この交流負荷6は電力系統であってもよい。   A solar cell 1 is connected as a variable DC power source before the input capacitor 2, and an AC load 6 is connected via an inverter circuit 5 after the DC bus capacitor 4. The AC load 6 may be a power system.

昇圧回路3には、昇圧半導体スイッチ7、昇圧リアクトル8および昇圧ダイオード9が設けられている。昇圧リアクトル8と昇圧ダイオード9とは直列に接続され、この直列回路は、入力コンデンサ2の正極側から直流母線コンデンサ4の正極側に向かって昇圧ダイオード9が順方向になるように、入力コンデンサ2の正極側と直流母線コンデンサ4の正極側との間に接続されている。昇圧リアクトル8と昇圧ダイオード9との接続点には昇圧半導体スイッチ7が接続されている。   The booster circuit 3 is provided with a boost semiconductor switch 7, a boost reactor 8, and a boost diode 9. The step-up reactor 8 and the step-up diode 9 are connected in series, and this series circuit is configured so that the step-up diode 9 is in the forward direction from the positive side of the input capacitor 2 toward the positive side of the DC bus capacitor 4. Are connected between the positive electrode side and the positive electrode side of the DC bus capacitor 4. A step-up semiconductor switch 7 is connected to a connection point between the step-up reactor 8 and the step-up diode 9.

また、入力コンデンサ2の正極側から直流母線コンデンサ4の正極側に向かって順方向になるようにバイパスダイオード12が昇圧回路3に並列に接続されている。   A bypass diode 12 is connected in parallel to the booster circuit 3 so as to be forward from the positive side of the input capacitor 2 toward the positive side of the DC bus capacitor 4.

太陽電池1の電圧は入力コンデンサ2に充電され、入力コンデンサ電圧Vinが昇圧回路3に入力される。ここで、太陽電池1など自然エネルギーによる発電手段では、直流電圧の変動が大きく、入力コンデンサ2の電圧を安定的に所定の電圧以上に上昇させたり、太陽電池1で発生する直流電圧が高くなり、昇圧動作が不要になったりする条件が発生する。   The voltage of the solar cell 1 is charged to the input capacitor 2, and the input capacitor voltage Vin is input to the booster circuit 3. Here, in the power generation means using natural energy such as the solar cell 1, the fluctuation of the DC voltage is large, and the voltage of the input capacitor 2 is stably increased to a predetermined voltage or higher, or the DC voltage generated in the solar cell 1 is increased. In some cases, the boosting operation becomes unnecessary.

入力コンデンサ電圧Vinを所望の値に昇圧する場合、昇圧半導体スイッチ7がオン/オフ制御される。そして、昇圧半導体スイッチ7がオンの時は、昇圧半導体スイッチ7を介して昇圧リアクトル8に電流が流れ、昇圧半導体スイッチ7がオフの時は、昇圧リアクトル8に流れる電流が直流母線コンデンサ4へ充電されることで、入力コンデンサ電圧Vinが昇圧され、直流母線コンデンサ電圧Voが生成される。   When the input capacitor voltage Vin is boosted to a desired value, the boost semiconductor switch 7 is controlled to be turned on / off. When the step-up semiconductor switch 7 is on, a current flows through the step-up reactor 8 via the step-up semiconductor switch 7, and when the step-up semiconductor switch 7 is off, the current flowing through the step-up reactor 8 charges the DC bus capacitor 4. As a result, the input capacitor voltage Vin is boosted, and the DC bus capacitor voltage Vo is generated.

直流母線コンデンサ電圧Voはインバータ回路5にて直流から交流に変換されて、交流負荷6へ供給される。例えば、交流負荷6が電力系統の場合は、インバータ回路5が出力する電圧は電力系統電圧により決まる。また、直流母線コンデンサ電圧Voも系統電圧とインバータ回路方式により決まる。また、系統電圧が変動することがあり、これに対応するために直流母線コンデンサ電圧Voの目標値を変える。   The DC bus capacitor voltage Vo is converted from DC to AC by the inverter circuit 5 and supplied to the AC load 6. For example, when the AC load 6 is a power system, the voltage output from the inverter circuit 5 is determined by the power system voltage. The DC bus capacitor voltage Vo is also determined by the system voltage and the inverter circuit system. Further, the system voltage may fluctuate, and the target value of the DC bus capacitor voltage Vo is changed to cope with this.

昇圧回路3は、入力コンデンサ電圧Vinを所望の値に昇圧すると、昇圧半導体スイッチ7をオフし、昇圧動作を停止する。この時、昇圧半導体スイッチ7のスイッチングが止まっても、入力コンデンサ電圧Vinが直流母線コンデンサ電圧Vo+昇圧ダイオード9の順方向電圧より大きいと、昇圧リアクトル6と昇圧ダイオード9に電流は流れる。昇圧リアクトル6と昇圧ダイオード9に電流が流れると、導通損失が発生する。   When boosting the input capacitor voltage Vin to a desired value, the booster circuit 3 turns off the booster semiconductor switch 7 and stops the boosting operation. At this time, even if the switching of the boosting semiconductor switch 7 is stopped, if the input capacitor voltage Vin is larger than the DC bus capacitor voltage Vo + the forward voltage of the boosting diode 9, a current flows through the boosting reactor 6 and the boosting diode 9. When a current flows through the boosting reactor 6 and the boosting diode 9, conduction loss occurs.

ここで、入力コンデンサ電圧Vinが直流母線コンデンサ電圧Vo+バイパスダイオード12の順方向電圧より大きいと、バイパスダイオード12は導通し、入力コンデンサ電圧Vinが直流母線コンデンサ電圧Voより小さいと、バイパスダイオード12はオフする。   Here, when the input capacitor voltage Vin is larger than the DC bus capacitor voltage Vo + the forward voltage of the bypass diode 12, the bypass diode 12 becomes conductive, and when the input capacitor voltage Vin is smaller than the DC bus capacitor voltage Vo, the bypass diode 12 is turned off. To do.

バイパスダイオード12が導通している時は、昇圧回路3が停止している。このため、バイパスダイオード12がオフしている時に昇圧回路3は昇圧動作を行う。   When the bypass diode 12 is conductive, the booster circuit 3 is stopped. For this reason, the booster circuit 3 performs a boosting operation when the bypass diode 12 is off.

例えば、入力コンデンサ電圧Vinが直流母線コンデンサ電圧Voより小さく、昇圧回路3が昇圧動作している場合、バイパスダイオード12は非導通状態であるため、昇圧回路3は正常に動作することができる。   For example, when the input capacitor voltage Vin is smaller than the DC bus capacitor voltage Vo and the booster circuit 3 is performing a boost operation, the bypass diode 12 is in a non-conducting state, so that the booster circuit 3 can operate normally.

一方、入力コンデンサ電圧Vinが直流母線コンデンサ電圧Voより大きい場合、昇圧回路3は昇圧する必要がなく、昇圧回路3は昇圧動作を停止する。この時、バイパスダイオード12は導通状態になり、バイパスダイオード12にバイバス電流Ixが流れ、入力コンデンサ電圧Vinが直流母線コンデンサ電圧Vo+バイパスダイオード12の順方向電圧になる。   On the other hand, when the input capacitor voltage Vin is larger than the DC bus capacitor voltage Vo, the booster circuit 3 does not need to boost and the booster circuit 3 stops the boosting operation. At this time, the bypass diode 12 becomes conductive, the bypass current Ix flows through the bypass diode 12, and the input capacitor voltage Vin becomes the DC bus capacitor voltage Vo + the forward voltage of the bypass diode 12.

バイパスダイオード12では、入力コンデンサ電圧Vinと直流母線コンデンサ電圧Voの大小関係に応じてスイッチ動作がそれ自体の性質により実施されるため、入力コンデンサ電圧Vinおよび直流母線コンデンサ電圧Voのモニタやバイパスダイオード12の電圧制御を不要としつつ、昇圧リアクトル8と昇圧ダイオード9に流れる電流をバイパスさせることができ、昇圧リアクトル8と昇圧ダイオード9の導通損失を低減することができる。   In the bypass diode 12, the switching operation is performed according to the nature of the input capacitor voltage Vin and the DC bus capacitor voltage Vo depending on the nature of the input capacitor voltage Vin and the DC bus capacitor voltage Vo. Therefore, the current flowing through the boost reactor 8 and the boost diode 9 can be bypassed, and the conduction loss between the boost reactor 8 and the boost diode 9 can be reduced.

なお、バイパスダイオード12を使う場合、バイパスダイオード12の順方向電圧による導通損失が発生するが、昇圧リアクトル8に電流が流れる分だけ導通損失を低減させることができる。さらに、バイパスダイオード12の順方向電圧を昇圧ダイオード9の順方向電圧より小さくすることで、昇圧ダイオード9の導通損失よりもバイパスダイオード12の導通損失を小さくすることができる。ここで、バイパスダイオード12はスイッチング動作を必要としないため、リカバリー損失が大きくてもよく、昇圧ダイオード9より順方向電圧が低いものを選択することができる。   When the bypass diode 12 is used, conduction loss due to the forward voltage of the bypass diode 12 occurs, but the conduction loss can be reduced by the amount of current flowing through the boost reactor 8. Furthermore, by making the forward voltage of bypass diode 12 smaller than the forward voltage of boost diode 9, the conduction loss of bypass diode 12 can be made smaller than the conduction loss of boost diode 9. Here, since the bypass diode 12 does not require a switching operation, the recovery loss may be large, and a diode having a forward voltage lower than that of the boost diode 9 can be selected.

図2は、図1の電力変換装置の時間に対する入力コンデンサ電圧Vinと直流母線コンデンサ電圧Voとの関係を示す図である。図2において、入力コンデンサ電圧Vinが時間と伴に増加するものとする。時刻Aから時刻Bの間は入力コンデンサ電圧Vinが必要な直流母線コンデンサ電圧Voより低いため、図1の昇圧回路3は動作し、入力コンデンサ電圧Vinを所定の値まで増加させる。この状態では入力コンデンサ電圧Vinが直流母線コンデンサ電圧Voより小さいため、バイパスダイオード12はオフし、バイパス電流Ixは流れない。   FIG. 2 is a diagram illustrating a relationship between the input capacitor voltage Vin and the DC bus capacitor voltage Vo with respect to time of the power conversion device of FIG. In FIG. 2, it is assumed that the input capacitor voltage Vin increases with time. Since the input capacitor voltage Vin is lower than the necessary DC bus capacitor voltage Vo between time A and time B, the booster circuit 3 of FIG. 1 operates and increases the input capacitor voltage Vin to a predetermined value. In this state, since the input capacitor voltage Vin is smaller than the DC bus capacitor voltage Vo, the bypass diode 12 is turned off and the bypass current Ix does not flow.

時刻Bから時刻Cの間は、入力コンデンサ電圧Vinが所定の電圧を越えている。そのため、昇圧回路3は昇圧動作する必要がなく停止する。この状態では入力コンデンサ電圧Vinが直流母線コンデンサ電圧Vo+昇圧ダイオード9の順方向電圧より大きくなり、バイパスダイオード12は導通し、バイパス電流Ixが流れる。   Between time B and time C, the input capacitor voltage Vin exceeds a predetermined voltage. Therefore, the booster circuit 3 does not need to be boosted and stops. In this state, the input capacitor voltage Vin becomes larger than the DC bus capacitor voltage Vo + the forward voltage of the boost diode 9, so that the bypass diode 12 becomes conductive and the bypass current Ix flows.

昇圧回路3が停止の状態で、バイパスダイオード12にバイパス電流Ixを流すことができる。このため、昇圧回路3の動作停止時の導通損失を昇圧リアクトル8と昇圧ダイオード9の導通損失分から、バイパスダイオード12の導通損失分に減少させることができる。さらに、バイパスダイオード12は高い繰り返し周波数でのスイッチングを必要としないため、昇圧ダイオード9に比べて導通損失の少ないダイオードを選択することができ、バイパスダイオード12での損失も低減することができる。   The bypass current Ix can be passed through the bypass diode 12 while the booster circuit 3 is stopped. Therefore, the conduction loss when the operation of the booster circuit 3 is stopped can be reduced from the conduction loss of the boosting reactor 8 and the boosting diode 9 to the conduction loss of the bypass diode 12. Furthermore, since the bypass diode 12 does not require switching at a high repetition frequency, a diode having a smaller conduction loss than the boost diode 9 can be selected, and the loss in the bypass diode 12 can be reduced.

実施の形態2.
図3は、本発明に係る電力変換装置の実施の形態2の概略構成を示すブロック図である。図3において、この電力変換装置では図1のパイパスダイオード12としてワイドギャップ半導体ダイオード12a、12bが設けられている。これらのワイドギャップ半導体ダイオード12a、12bは互いに並列に接続されている。なお、ワイドギャップ半導体の材料としては、例えば、SiC、GaNあるいはダイヤモンド用いることができる。
SiCダイオードを並列に使うことにより導通損失を低減できる。
Embodiment 2. FIG.
FIG. 3 is a block diagram showing a schematic configuration of the power converter according to the second embodiment of the present invention. 3, in this power converter, wide gap semiconductor diodes 12a and 12b are provided as the bypass diode 12 of FIG. These wide gap semiconductor diodes 12a and 12b are connected in parallel to each other. As a material for the wide gap semiconductor, for example, SiC, GaN, or diamond can be used.
By using SiC diodes in parallel, conduction loss can be reduced.

ここで、Siダイオードに比べて、ワイドギャップ半導体ダイオード12a、12bはオン抵抗が小さい。このため、パイパスダイオード12としてワイドギャップ半導体ダイオード12a、12bを使用することにより、その導通損失を小さくすることができ、電力変換装置の効率を向上させることができる。   Here, the wide-gap semiconductor diodes 12a and 12b have lower on-resistance than the Si diode. For this reason, by using the wide gap semiconductor diodes 12a and 12b as the bypass diode 12, the conduction loss can be reduced, and the efficiency of the power converter can be improved.

また、ワイドギャップ半導体ダイオード12a、12bの順方向電圧は正の温度係数を持っており、ワイドギャップ半導体ダイオード12a、12bの温度が高くなると、順方向電圧が高くなり、電流が流れにくくなる。このため、ワイドギャップ半導体ダイオード12a、12bのどちらか一方に電流が集中すると、電流が集中した方のワイドギャップ半導体ダイオード12a、12bの温度が上昇し、電流が抑制される。この結果、ワイドギャップ半導体ダイオード12a、12bを互いに並列に接続することにより、ワイドギャップ半導体ダイオード12a、12bに流れる電流を均等化することができ、ワイドギャップ半導体ダイオード12a、12bでの損失を低減することができる。   In addition, the forward voltage of the wide gap semiconductor diodes 12a and 12b has a positive temperature coefficient. When the temperature of the wide gap semiconductor diodes 12a and 12b increases, the forward voltage increases and current does not easily flow. For this reason, when the current is concentrated on one of the wide gap semiconductor diodes 12a and 12b, the temperature of the wide gap semiconductor diode 12a and 12b on which the current is concentrated rises, and the current is suppressed. As a result, by connecting the wide gap semiconductor diodes 12a and 12b in parallel to each other, the current flowing through the wide gap semiconductor diodes 12a and 12b can be equalized, and the loss in the wide gap semiconductor diodes 12a and 12b is reduced. be able to.

図4は、図3の電力変換装置のSiCダイオードの順方向電圧と順方向電流の温度特性の一例を示す図である。図4において、ワイドギャップ半導体ダイオード12a、12bは順方向電圧が正の温度係数であるので、その温度が高くなると、順方向電圧が高くなり、電流が流れにくくなる。   FIG. 4 is a diagram illustrating an example of temperature characteristics of the forward voltage and the forward current of the SiC diode of the power conversion device of FIG. 3. In FIG. 4, since the forward voltage of the wide gap semiconductor diodes 12a and 12b has a positive temperature coefficient, the forward voltage becomes higher and the current hardly flows when the temperature becomes higher.

このため、ワイドギャップ半導体ダイオード12a、12bを並列に接続することで、ワイドギャップ半導体ダイオード12a、12bに流れる電流を均等化することができ、ワイドギャップ半導体ダイオード12a、12bでの損失を低減することができる。   For this reason, by connecting the wide gap semiconductor diodes 12a and 12b in parallel, the current flowing through the wide gap semiconductor diodes 12a and 12b can be equalized, and the loss in the wide gap semiconductor diodes 12a and 12b can be reduced. Can do.

これに対し、シリコンダイオードの順方向電圧は負の温度係数を持っており、シリコンダイオードの温度が高くなると、順方向電圧が低くなり、電流が流れ易くなる。このため、特定のシリコンダイオードに電流が集中すると、そのシリコンダイオードは発熱し、さらに順方向電圧が低くなることから、さらに電流集中が促進され、シリコンダイオードを並列に接続した場合においても、導通損失の改善が図れない。   On the other hand, the forward voltage of the silicon diode has a negative temperature coefficient. When the temperature of the silicon diode increases, the forward voltage decreases and current easily flows. For this reason, when current concentrates on a specific silicon diode, the silicon diode generates heat, and the forward voltage is further lowered.This further promotes current concentration, and conduction loss even when silicon diodes are connected in parallel. Cannot be improved.

実施の形態3.
図5は、本発明に係る電力変換装置の実施の形態3の概略構成を示すブロック図である。図5において、この電力変換装置では図1のパイパスダイオード12に並列にバイパス補助リレー13が接続されている。
Embodiment 3 FIG.
FIG. 5 is a block diagram showing a schematic configuration of the power converter according to Embodiment 3 of the present invention. 5, in this power converter, a bypass auxiliary relay 13 is connected in parallel to the bypass diode 12 of FIG.

また、パイパスダイオード12に流れるバイパス電流Ixを計測する電流計14、バイパス補助リレー13の導通制御を行うリレー制御装置16が設けられている。   Further, an ammeter 14 for measuring the bypass current Ix flowing through the bypass diode 12 and a relay control device 16 for controlling the conduction of the bypass auxiliary relay 13 are provided.

なお、図5の例では、電流計14は、バイパス補助リレー13の接続点と入力コンデンサ2の正極側との間に接続する方法について説明したが、バイパス補助リレー13の接続点とバイパスダイオード12のアノード端子の間に接続し、バイパスダイオード12だけの電流を測定できるようにしてもよい。電流計14としては、例えば、シャント抵抗、磁場を測定するセンサまたはカレントトランスなどを挙げることができる。また、リレー制御装置16はマイクロコンピュータあるいはDSPにて構成するようにしてもよいし、コンパレータなどのデジタル回路にて構成するようにしてもよい。   In the example of FIG. 5, the method of connecting the ammeter 14 between the connection point of the bypass auxiliary relay 13 and the positive electrode side of the input capacitor 2 has been described. However, the connection point of the bypass auxiliary relay 13 and the bypass diode 12 are described. It is also possible to connect between the anode terminals of the bypass diode 12 so that the current of only the bypass diode 12 can be measured. Examples of the ammeter 14 include a shunt resistance, a sensor for measuring a magnetic field, or a current transformer. The relay control device 16 may be configured by a microcomputer or a DSP, or may be configured by a digital circuit such as a comparator.

次に、図5の電力変換装置の動作について説明する。   Next, the operation of the power conversion device in FIG. 5 will be described.

昇圧回路3が停止し、バイパスダイオード12にバイパス電流Ixが流れ始めると、このバイパス電流Ixは電流計14にて計測され、その電流測定値15がリレー制御装置16に送られる。   When the booster circuit 3 is stopped and the bypass current Ix begins to flow through the bypass diode 12, the bypass current Ix is measured by the ammeter 14, and the current measurement value 15 is sent to the relay control device 16.

リレー制御装置16では電流測定値15が送られると、バイパス補助リレー制御信号17を出力し、バイパス補助リレー13が導通するように制御する。ここで、バイパス電流Ixが流れる場合、入力コンデンサ電圧Vinが直流母線コンデンサ電圧Vo+バイパスダイオード13の順方向電圧になっている。   When the current measurement value 15 is sent, the relay control device 16 outputs a bypass auxiliary relay control signal 17 and controls the bypass auxiliary relay 13 to be conductive. Here, when the bypass current Ix flows, the input capacitor voltage Vin is the DC bus capacitor voltage Vo + the forward voltage of the bypass diode 13.

すなわち、バイパス補助リレー13の両端には、バイパスダイオード12の順方向電圧が掛かる。この時、バイパス補助リレー13の両端の電位差が1V以下であれば、バイパス補助リレー13の接点は破損し難い。   That is, the forward voltage of the bypass diode 12 is applied to both ends of the bypass auxiliary relay 13. At this time, if the potential difference between both ends of the bypass auxiliary relay 13 is 1 V or less, the contact of the bypass auxiliary relay 13 is hardly damaged.

一方、バイパスダイオード12の順方向電圧は一般的には0.6V前後である。このため、バイパスダイオード12の導通後にバイパス補助リレー13を導通させると、バイパス補助リレー13の両端の電位差は1V以下となり、バイパス補助リレー13の接点の破損を防止することができる。   On the other hand, the forward voltage of the bypass diode 12 is generally around 0.6V. For this reason, when the bypass auxiliary relay 13 is turned on after the bypass diode 12 is turned on, the potential difference between both ends of the bypass auxiliary relay 13 becomes 1 V or less, and damage to the contact of the bypass auxiliary relay 13 can be prevented.

ここで、バイパスダイオード12にアノードからカソードに向かって順方向電流が流れると、バイパスダイオード12に順方向電圧が発生し、導通損失が発生する。一方、バイパス補助リレー13では、バイパスダイオード12に比べてオン抵抗を小さくすることができ、導通損失を小さくすることができる。   Here, when a forward current flows through the bypass diode 12 from the anode to the cathode, a forward voltage is generated in the bypass diode 12 and conduction loss occurs. On the other hand, in the bypass auxiliary relay 13, the on-resistance can be reduced as compared with the bypass diode 12, and the conduction loss can be reduced.

このため、バイパスダイオード12の導通後にバイパス補助リレー13を導通させることにより、バイパス補助リレー13の接点の破損を防止しつつ、導通損失をより一層低減させることができる。   For this reason, by conducting the bypass auxiliary relay 13 after the bypass diode 12 is conducted, the conduction loss can be further reduced while preventing the contact of the bypass auxiliary relay 13 from being damaged.

この時のバイパス補助リレー13の導通できる条件は、バイパスダイオード12にバイパス電流Ixが流れ、バイパスダイオード12のアノードとカソードの電位差が1V以下になった場合である。   At this time, the bypass auxiliary relay 13 can be conducted when the bypass current Ix flows through the bypass diode 12 and the potential difference between the anode and the cathode of the bypass diode 12 becomes 1V or less.

このため、電流計14にてバイパス電流Ixを計測することにより、バイパスダイオード12の導通を正確に監視することができ、バイパス補助リレー13が導通タイミングを精度よく設定することができる。このため、バイパス補助リレー13に過電流が流れるのを防止することができ、バイパス補助リレー13の損傷を回避することができる。   Therefore, by measuring the bypass current Ix with the ammeter 14, the conduction of the bypass diode 12 can be accurately monitored, and the bypass auxiliary relay 13 can set the conduction timing with high accuracy. For this reason, it is possible to prevent an overcurrent from flowing through the bypass auxiliary relay 13, and damage to the bypass auxiliary relay 13 can be avoided.

図6(a)は、図5の電力変換装置の時間に対するパイパス電流Ixを示す図、図6(b)は、図5の電力変換装置の時間に対する入力コンデンサ電圧Vinと直流母線コンデンサ電圧Voとの関係を示す図である。   6A is a diagram showing the bypass current Ix with respect to time of the power converter of FIG. 5, and FIG. 6B is a graph showing the input capacitor voltage Vin and the DC bus capacitor voltage Vo with respect to time of the power converter of FIG. It is a figure which shows the relationship.

図6において、バイパスダイオード12のアノードとカソードの電位差が1V以下になった場合では、バイパス電流Ixの電流ピークを抑えることができ、バイパス補助リレー13の損傷を回避することができる。   In FIG. 6, when the potential difference between the anode and the cathode of the bypass diode 12 is 1 V or less, the current peak of the bypass current Ix can be suppressed, and damage to the bypass auxiliary relay 13 can be avoided.

なお、上述した実施の形態では、バイパスダイオード12に流れるパイパス電流Ixを計測する電流計14を設け、電流計14にてパイパス電流Ixが検出された時にバイパス補助リレー13を導通させる方法について説明したが、入力コンデンサ電圧Vinと直流母線コンデンサ電圧Voを計測する電圧計を設け、入力コンデンサ電圧Vinと直流母線コンデンサ電圧Voとの差が1V程度以下になった時にバイパス補助リレー13を導通させるようにしてもよい。   In the above-described embodiment, a method has been described in which the ammeter 14 for measuring the bypass current Ix flowing through the bypass diode 12 is provided and the bypass auxiliary relay 13 is turned on when the ammeter 14 detects the bypass current Ix. However, a voltmeter for measuring the input capacitor voltage Vin and the DC bus capacitor voltage Vo is provided so that the bypass auxiliary relay 13 is turned on when the difference between the input capacitor voltage Vin and the DC bus capacitor voltage Vo is about 1 V or less. May be.

実施の形態4.
図7(a)は、本発明に係る電力変換装置の実施の形態4の入力コンデンサ電圧Vinの上昇時におけるパイパス電流Ixと入力コンデンサ電圧Vinと直流母線コンデンサ電圧Voとの関係を示す図、図7(b)は、本発明に係る電力変換装置の実施の形態4の入力コンデンサ電圧Vinの下降時におけるパイパス電流Ixと入力コンデンサ電圧Vinと直流母線コンデンサ電圧Voとの関係を示す図である。
Embodiment 4 FIG.
FIG. 7A is a diagram showing the relationship among the bypass current Ix, the input capacitor voltage Vin, and the DC bus capacitor voltage Vo when the input capacitor voltage Vin of the fourth embodiment of the power conversion device according to the present invention is increased. FIG. 7B is a diagram showing a relationship among the bypass current Ix, the input capacitor voltage Vin, and the DC bus capacitor voltage Vo when the input capacitor voltage Vin is lowered in the power converter according to the fourth embodiment of the present invention.

図7(a)および図7(b)において、入力コンデンサ電圧Vinが時間的に上昇したと仮定して、入力コンデンサ電圧Vinと直流母線コンデンサ電圧Voが等しくなり、さらに入力コンデンサ電圧Vinが上昇した点に、バイパスリレー導通電圧18およびバイパスリレー解列電圧19を設定する。   7 (a) and 7 (b), assuming that the input capacitor voltage Vin has risen in time, the input capacitor voltage Vin and the DC bus capacitor voltage Vo are equal, and the input capacitor voltage Vin has further increased. At a point, a bypass relay conducting voltage 18 and a bypass relay disconnecting voltage 19 are set.

そして、入力コンデンサ電圧Vinと直流母線コンデンサ電圧Voが等しくなると、パイパス電流Ixが流れる。さらに、入力コンデンサ電圧Vinがバイパスリレー導通電圧18を越えると、図5のリレー制御装置16からバイパス補助リレー制御信号17が出力され、バイパス補助リレー13が導通する。   When the input capacitor voltage Vin and the DC bus capacitor voltage Vo become equal, the bypass current Ix flows. Further, when the input capacitor voltage Vin exceeds the bypass relay conducting voltage 18, a bypass auxiliary relay control signal 17 is output from the relay control device 16 of FIG. 5, and the bypass auxiliary relay 13 is conducted.

また、図7(b)に示すように、入力コンデンサ電圧Vinが下降し、入力コンデンサ電圧Vinがバイパスリレー解列電圧19を下回ると、バイパス補助リレー制御信号17が遮断され、バイパス補助リレー13が解列する。   Further, as shown in FIG. 7B, when the input capacitor voltage Vin decreases and the input capacitor voltage Vin falls below the bypass relay disconnection voltage 19, the bypass auxiliary relay control signal 17 is cut off, and the bypass auxiliary relay 13 is turned on. Disconnect.

これにより、バイパスダイオード12に電流が流れた状態でバイパス補助リレー13を導通させることができ、バイパス補助リレー13を破壊するような突入電流を防ぐことができ、導通損失の少ない電力変換装置が期待できる。   As a result, the bypass auxiliary relay 13 can be conducted in a state where current flows through the bypass diode 12, an inrush current that can destroy the bypass auxiliary relay 13 can be prevented, and a power conversion device with low conduction loss is expected. it can.

すなわち、直流母線コンデンサ電圧Voに対して入力コンデンサ電圧Vinが高くなった状態が、バイパスダイオード12に電流が流れている状態である。この状態をリレー制御装置16で確認し、バイパス補助リレー13を導通させることにより、バイパス補助リレー13に過電流が発生することがなく、バイパス補助リレー13の損傷を回避させることができる。   That is, the state where the input capacitor voltage Vin is higher than the DC bus capacitor voltage Vo is a state where current flows through the bypass diode 12. By confirming this state with the relay control device 16 and making the bypass auxiliary relay 13 conductive, an overcurrent does not occur in the bypass auxiliary relay 13 and damage to the bypass auxiliary relay 13 can be avoided.

また、入力コンデンサ電圧Vinをバイパスリレー導通電圧18およびバイパスリレー解列電圧19と比較することにより、直流母線コンデンサ電圧Voは直接測定する必要がなくなり、バイパス補助リレー13の制御を容易に行うことができる。   Further, by comparing the input capacitor voltage Vin with the bypass relay conducting voltage 18 and the bypass relay disconnecting voltage 19, it is not necessary to directly measure the DC bus capacitor voltage Vo, and the bypass auxiliary relay 13 can be easily controlled. it can.

実施の形態5.
図8(a)は、本発明に係る電力変換装置の実施の形態5の入力コンデンサ電圧Vinの上昇時におけるパイパス電流Ixと入力コンデンサ電圧Vinと直流母線コンデンサ電圧Voとの関係を示す図、図8(b)は、本発明に係る電力変換装置の実施の形態4の入力コンデンサ電圧Vinの下降時におけるパイパス電流Ixと入力コンデンサ電圧Vinと直流母線コンデンサ電圧Voとの関係を示す図である。
Embodiment 5 FIG.
FIG. 8A is a diagram showing the relationship among the bypass current Ix, the input capacitor voltage Vin, and the DC bus capacitor voltage Vo when the input capacitor voltage Vin is increased in the power converter according to the fifth embodiment of the present invention. 8 (b) is a diagram showing a relationship among the bypass current Ix, the input capacitor voltage Vin, and the DC bus capacitor voltage Vo when the input capacitor voltage Vin is lowered in the power conversion device according to the fourth embodiment of the present invention.

図8において、図7のバイパスリレー導通電圧18とバイパスリレー解列電圧19の代わりにバイパスリレー導通電圧18´とバイパスリレー解列電圧19´が設定されている。入力コンデンサ電圧Vinの変化ヒステリシス動作が可能になるように、バイパスリレー導通電圧18´とバイパスリレー解列電圧19´とは互いに異なっている。   In FIG. 8, a bypass relay conducting voltage 18 ′ and a bypass relay disconnecting voltage 19 ′ are set instead of the bypass relay conducting voltage 18 and the bypass relay disconnecting voltage 19 shown in FIG. The bypass relay conducting voltage 18 'and the bypass relay disconnecting voltage 19' are different from each other so that a change hysteresis operation of the input capacitor voltage Vin is possible.

これにより、バイパスダイオード12に充分電流が流れてからバイパス補助リレー13を投入することが可能となるとともに、バイパスダイオード12に流れる電流がなくなる前にバイパス補助リレー13を解列させることができる。このため、入力コンデンサ電圧Vinの変化によるバイパス補助リレー13のチャタリングを防止でき安定した動作が可能になる。   As a result, the bypass auxiliary relay 13 can be turned on after a sufficient amount of current flows through the bypass diode 12, and the bypass auxiliary relay 13 can be disconnected before the current flowing through the bypass diode 12 runs out. For this reason, chattering of the bypass auxiliary relay 13 due to a change in the input capacitor voltage Vin can be prevented, and a stable operation becomes possible.

以上のように本発明に係る電力変換装置は、入力コンデンサ電圧および直流母線コンデンサ電圧のモニタを不要としつつ、導通損失を低減することが可能となり、太陽電池や燃料電池などで発生する直流電圧を必要な電圧に昇圧する電力変換装置および太陽光発電システムに適している。   As described above, the power conversion device according to the present invention makes it possible to reduce conduction loss while eliminating the need to monitor the input capacitor voltage and the DC bus capacitor voltage, and to reduce the DC voltage generated in solar cells, fuel cells, and the like. Suitable for power converters and solar power generation systems that boost the voltage to the required voltage.

1 太陽電池
2 入力コンデンサ
3 昇圧回路
4 直流母線コンデンサ
5 インバータ回路
6 交流負荷(電力系統)
7 昇圧半導体スイッチ
8 昇圧リアクトル
9 昇圧ダイオード
12 バイパスダイオード
13 バイパス補助リレー
14 電流計
15 電流測定値
16 リレー制御装置
17 バイパス補助リレー制御信号
18、18´ バイパスリレー導通電圧
19、19´ バイパスリレー解列電圧
DESCRIPTION OF SYMBOLS 1 Solar cell 2 Input capacitor 3 Booster circuit 4 DC bus capacitor 5 Inverter circuit 6 AC load (electric power system)
7 Boosting Semiconductor Switch 8 Boosting Reactor 9 Boosting Diode 12 Bypass Diode 13 Bypass Auxiliary Relay 14 Ammeter 15 Current Measurement Value 16 Relay Controller 17 Bypass Auxiliary Relay Control Signal 18, 18 ′ Bypass Relay Conducting Voltage 19, 19 ′ Bypass Relay Disconnection Voltage

Claims (11)

入力コンデンサ電圧を昇圧する昇圧回路と、
前記昇圧回路に前記入力コンデンサ電圧を入力する入力コンデンサと、
前記昇圧回路の出力側に接続された直流母線コンデンサと、
前記入力コンデンサの正極側から前記直流母線コンデンサの正極側に向かって順方向になるように接続されたバイパスダイオードとを備えることを特徴とする電力変換装置。
A booster circuit for boosting the input capacitor voltage;
An input capacitor for inputting the input capacitor voltage to the booster circuit;
A DC bus capacitor connected to the output side of the booster circuit;
And a bypass diode connected in a forward direction from the positive electrode side of the input capacitor toward the positive electrode side of the DC bus capacitor.
前記バイパスダイオードはワイドギャップ半導体ダイオードであることを特徴とする請求項1に記載の電力変換装置。   The power converter according to claim 1, wherein the bypass diode is a wide gap semiconductor diode. 複数のワイドギャップ半導体ダイオードが並列に接続されていることを特徴とする請求項2に記載の電力変換装置。   The power converter according to claim 2, wherein a plurality of wide gap semiconductor diodes are connected in parallel. 前記入力コンデンサの前段に接続された可変直流電源と、
前記直流母線コンデンサの後段に接続されたインバータ回路とを備えることを特徴とする請求項1から3のいずれか1項に記載の電力変換装置。
A variable DC power supply connected to the previous stage of the input capacitor;
4. The power conversion device according to claim 1, further comprising: an inverter circuit connected to a subsequent stage of the DC bus capacitor. 5.
前記バイパスダイオードに並列に接続されたバイパス補助リレーをさらに備えることを特徴とする請求項1から4のいずれか1項に記載の電力変換装置。   5. The power conversion device according to claim 1, further comprising a bypass auxiliary relay connected in parallel to the bypass diode. 6. 前記バイパスダイオードの導通後に前記バイパス補助リレーを導通させるリレー制御装置をさらに備えることを特徴とする請求項5に記載の電力変換装置。   The power conversion device according to claim 5, further comprising a relay control device that turns on the bypass auxiliary relay after the bypass diode is turned on. 前記バイパスダイオードに流れる電流を計測する電流計をさらに備え、
前記リレー制御装置は、前記バイパスダイオードに流れる電流に基づいて、前記バイパス補助リレーを導通させることを特徴とする請求項6に記載の電力変換装置。
Further comprising an ammeter for measuring the current flowing through the bypass diode;
The power conversion device according to claim 6, wherein the relay control device makes the bypass auxiliary relay conductive based on a current flowing through the bypass diode.
入力コンデンサ電圧と直流母線コンデンサ電圧を計測する電圧計をさらに備え、
前記リレー制御装置は、前記入力コンデンサ電圧と前記直流母線コンデンサ電圧との差に基づいて、前記バイパス補助リレーを導通させることを特徴とする請求項6または7に記載の電力変換装置。
It further includes a voltmeter that measures the input capacitor voltage and the DC bus capacitor voltage,
The power conversion device according to claim 6 or 7, wherein the relay control device makes the bypass auxiliary relay conductive based on a difference between the input capacitor voltage and the DC bus capacitor voltage.
入力コンデンサ電圧を計測する電圧計をさらに備え、
前記リレー制御装置は、前記入力コンデンサ電圧をバイパスリレー導通電圧およびバイパスリレー解列電圧と比較し、前記入力コンデンサ電圧が前記バイパスリレー導通電圧より高い場合、前記バイパス補助リレーを導通させ、前記入力コンデンサ電圧が前記バイパスリレー解列電圧より低い場合、前記バイパス補助リレーを解列させることを特徴とする請求項6または7に記載の電力変換装置。
A voltmeter for measuring the input capacitor voltage;
The relay control device compares the input capacitor voltage with a bypass relay conducting voltage and a bypass relay disconnecting voltage, and when the input capacitor voltage is higher than the bypass relay conducting voltage, causes the bypass auxiliary relay to conduct, The power converter according to claim 6 or 7, wherein when the voltage is lower than the bypass relay disconnection voltage, the bypass auxiliary relay is disconnected.
前記バイパスリレー導通電圧と前記バイパスリレー解列電圧を互いに異ならせることを特徴とする請求項9に記載の電力変換装置。   The power converter according to claim 9, wherein the bypass relay conduction voltage and the bypass relay disconnection voltage are different from each other. 請求項1から10のいずれか1項に記載の電力変換装置を有するパワーコンディショナを備えることを特徴とする太陽光発電システム。   A solar power generation system comprising a power conditioner having the power conversion device according to any one of claims 1 to 10.
JP2010207244A 2010-09-15 2010-09-15 Power converter and solar power generation system Expired - Fee Related JP5645565B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010207244A JP5645565B2 (en) 2010-09-15 2010-09-15 Power converter and solar power generation system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010207244A JP5645565B2 (en) 2010-09-15 2010-09-15 Power converter and solar power generation system

Publications (2)

Publication Number Publication Date
JP2012065441A true JP2012065441A (en) 2012-03-29
JP5645565B2 JP5645565B2 (en) 2014-12-24

Family

ID=46060595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010207244A Expired - Fee Related JP5645565B2 (en) 2010-09-15 2010-09-15 Power converter and solar power generation system

Country Status (1)

Country Link
JP (1) JP5645565B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013225191A (en) * 2012-04-20 2013-10-31 Hitachi Ltd Power conversion apparatus for photovoltaic generation
WO2014087750A1 (en) * 2012-12-05 2014-06-12 株式会社豊田自動織機 Power source circuit
JP2015100159A (en) * 2013-11-18 2015-05-28 オムロンオートモーティブエレクトロニクス株式会社 DC-DC converter
US9979286B2 (en) 2015-06-11 2018-05-22 Fuji Electric Co., Ltd. Power converting device
CN110249522A (en) * 2017-01-26 2019-09-17 Ntn株式会社 Electrodynamic type linear actuator and electrical braking device
JP2020099039A (en) * 2014-11-05 2020-06-25 ローム株式会社 Bidirectional switch
US11637431B2 (en) 2018-12-29 2023-04-25 Huawei Digital Power Technologies Co., Ltd. Inverter

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105337520A (en) * 2015-12-11 2016-02-17 珠海格力电器股份有限公司 Photovoltaic grid-connected converter, photovoltaic power supply system and electric appliance

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008109802A (en) * 2006-10-26 2008-05-08 Sanken Electric Co Ltd Power supply device
JP2008140038A (en) * 2006-11-30 2008-06-19 Sanyo Electric Co Ltd Converter device, and system linkage system
JP2009247187A (en) * 2008-03-31 2009-10-22 Mitsubishi Electric Corp Power converter and its control method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008109802A (en) * 2006-10-26 2008-05-08 Sanken Electric Co Ltd Power supply device
JP2008140038A (en) * 2006-11-30 2008-06-19 Sanyo Electric Co Ltd Converter device, and system linkage system
JP2009247187A (en) * 2008-03-31 2009-10-22 Mitsubishi Electric Corp Power converter and its control method

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013225191A (en) * 2012-04-20 2013-10-31 Hitachi Ltd Power conversion apparatus for photovoltaic generation
WO2014087750A1 (en) * 2012-12-05 2014-06-12 株式会社豊田自動織機 Power source circuit
JP2015100159A (en) * 2013-11-18 2015-05-28 オムロンオートモーティブエレクトロニクス株式会社 DC-DC converter
JP2020099039A (en) * 2014-11-05 2020-06-25 ローム株式会社 Bidirectional switch
US9979286B2 (en) 2015-06-11 2018-05-22 Fuji Electric Co., Ltd. Power converting device
DE112016000220B4 (en) 2015-06-11 2021-10-14 Fuji Electric Co., Ltd. POWER CONVERSION EQUIPMENT
CN110249522A (en) * 2017-01-26 2019-09-17 Ntn株式会社 Electrodynamic type linear actuator and electrical braking device
US11637431B2 (en) 2018-12-29 2023-04-25 Huawei Digital Power Technologies Co., Ltd. Inverter

Also Published As

Publication number Publication date
JP5645565B2 (en) 2014-12-24

Similar Documents

Publication Publication Date Title
JP5645565B2 (en) Power converter and solar power generation system
US10090709B2 (en) Bidirectional non-contact power supply device and bidirectional non-contact power supply system
US8559201B2 (en) Grid-connected inverter
US10211719B2 (en) Power converter
EP1209789A2 (en) Solar battery module and power generation apparatus
US9906134B1 (en) Insulation detecting circuit, power converting device and insulation impedance value detecting method
JP5857193B2 (en) Current collection box
US9306407B2 (en) Battery system and method
CN108604607B (en) Protection circuit for a Photovoltaic (PV) module, method for operating the protection circuit and Photovoltaic (PV) system comprising such a protection circuit
JPWO2010067467A1 (en) Power converter
US10763669B2 (en) Power conversion system control device
CN106469980B (en) DC-DC converter
US10090691B2 (en) Power generation system of renewable-energy-based electric power generator and DC power source combiner provided with reverse current prevention device capable of preventing power loss in power generation system
WO2018207224A1 (en) Power conversion device
JP2018198478A (en) Power supply device
EP3984123A1 (en) Voltage balance systems and methods for multilevel converters
JP2017059094A (en) Power generation operation point control circuit device with step-up function of solar battery
JP2015162963A (en) Power Conditioner
KR101318960B1 (en) Uninterruptible power supply and method controlling thereof
JP2016086586A (en) Interconnection inverter device
US8593844B2 (en) Interconnection inverter device
JP5828126B2 (en) Grid interconnection device
JP6025663B2 (en) Uninterruptible power system
JP6444204B2 (en) Power converter
JP7363858B2 (en) power conditioner

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130325

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141007

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141104

R150 Certificate of patent or registration of utility model

Ref document number: 5645565

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees