JP2012064624A - Storage element and memory unit - Google Patents

Storage element and memory unit Download PDF

Info

Publication number
JP2012064624A
JP2012064624A JP2010205261A JP2010205261A JP2012064624A JP 2012064624 A JP2012064624 A JP 2012064624A JP 2010205261 A JP2010205261 A JP 2010205261A JP 2010205261 A JP2010205261 A JP 2010205261A JP 2012064624 A JP2012064624 A JP 2012064624A
Authority
JP
Japan
Prior art keywords
layer
magnetization
memory
storage layer
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010205261A
Other languages
Japanese (ja)
Inventor
Masakatsu Hosomi
政功 細見
Kazuhiro Bessho
和宏 別所
Hiroyuki Omori
広之 大森
Yutaka Higo
豊 肥後
Ichiyo Yamane
一陽 山根
Hiroyuki Uchida
裕行 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2010205261A priority Critical patent/JP2012064624A/en
Publication of JP2012064624A publication Critical patent/JP2012064624A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a storage element that can reduce a write current and improve heat stability.SOLUTION: The storage element comprises a dual structure including a storage layer 17 having magnetization perpendicular to a film surface with a magnetization direction varying corresponding to information, insulation layers 16U, 16L provided above and below the storage layer 17, and magnetization fixed layers 15U, 15L provided above and below the insulation layers 16U, 16L, respectively, and each having magnetization perpendicular to the film face. Information is recorded by a magnetization direction of the storage layer 17 varied by injection of an electron spin polarized in a lamination direction. Here, a magnitude of an effective anti-magnetic field applied to the storage layer 17 is adjusted to be smaller than a magnitude of saturation magnetization of the storage layer 17. Further, magnetization directions perpendicular to respective film surfaces of the two magnetization fixed layers 15 are adjusted to be opposite to each other. Still further, a sheet resistivity value of the whole element is adjusted to be from 10 Ωμmto 40 Ωμm, and a sheet resistivity value of the upper insulation layer 16U is adjusted to be higher than a sheet resistivity value of the lower insulation layer 16L.

Description

本発明は、強磁性層の磁化状態を情報として記憶する記憶層と、磁化の向きが固定された磁化固定層とを有し、電流を流すことにより記憶層の磁化の向きを変化させる記憶素子及びこの記憶素子を備えたメモリ装置に関する。   The present invention has a storage layer that stores the magnetization state of a ferromagnetic layer as information and a magnetization fixed layer in which the magnetization direction is fixed, and changes the magnetization direction of the storage layer by passing a current. And a memory device including the memory element.

特開2003−17782号公報JP 2003-17782 A 米国特許第6256223号明細書US Pat. No. 6,256,223 米国特許第7242045号明細書US Pat. No. 7,242,045 特開2008−227388号公報JP 2008-227388 A 特開2006−93432号公報JP 2006-93432 A

PHYs. Rev. B,54.9353(1996)PHYs. Rev. B, 54.9353 (1996) J. Magn. Mat.,159,L1(1996)J. Magn. Mat., 159, L1 (1996) F. J. Albert et al.,Appl. Phy. Lett.,77,3809(2000)F. J. Albert et al., Appl. Phy. Lett., 77, 3809 (2000)

コンピュータ等の情報機器では、ランダム・アクセス・メモリとして、動作が高速で、高密度なDRAMが広く使われている。
しかし、DRAMは電源を切ると情報が消えてしまう揮発性メモリであるため、情報が消えない不揮発のメモリが望まれている。
In information devices such as computers, DRAMs with high speed and high density are widely used as random access memories.
However, since DRAM is a volatile memory in which information disappears when the power is turned off, a nonvolatile memory in which information does not disappear is desired.

そして、不揮発メモリの候補として、磁性体の磁化で情報を記録する磁気ランダム・アクセス・メモリ(MRAM)が注目され、開発が進められている。   As a candidate for a nonvolatile memory, a magnetic random access memory (MRAM) that records information by magnetization of a magnetic material has attracted attention and is being developed.

MRAMは、ほぼ直交する2種類のアドレス配線(ワード線、ビット線)にそれぞれ電流を流して、各アドレス配線から発生する電流磁場によって、アドレス配線の交点にある磁気記憶素子の磁性層の磁化を反転して情報の記録を行うものである。   In the MRAM, current is supplied to two types of address lines (word lines and bit lines) that are substantially orthogonal to each other, and the magnetization of the magnetic layer of the magnetic memory element at the intersection of the address lines is caused by a current magnetic field generated from each address line. Inverted information is recorded.

一般的なMRAMの模式図(斜視図)を図8に示す。
シリコン基板等の半導体基体110の素子分離層102により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域108、ソース領域107、並びにゲート電極101が、それぞれ形成されている。
また、ゲート電極101の上方には、図中前後方向に延びるワード線105が設けられている。
ドレイン領域108は、図中左右の選択用トランジスタに共通して形成されており、このドレイン領域108には、配線109が接続されている。
そして、ワード線105と、上方に配置された、図中左右方向に延びるビット線106との間に、磁化の向きが反転する記憶層を有する磁気記憶素子103が配置されている。この磁気記憶素子103は、例えば磁気トンネル接合素子(MTJ素子)により構成される。
さらに、磁気記憶素子103は、水平方向のバイパス線111及び上下方向のコンタクト層104を介して、ソース領域107に電気的に接続されている。
ワード線105及びビット線106にそれぞれ電流を流すことにより、電流磁界を磁気記憶素子103に印加して、これにより磁気記憶素子103の記憶層の磁化の向きを反転させて、情報の記録を行うことができる。
A schematic diagram (perspective view) of a general MRAM is shown in FIG.
A drain region 108, a source region 107, and a gate electrode 101 constituting a selection transistor for selecting each memory cell are formed in a portion separated by the element isolation layer 102 of the semiconductor substrate 110 such as a silicon substrate. Has been.
A word line 105 extending in the front-rear direction in the figure is provided above the gate electrode 101.
The drain region 108 is formed in common to the left and right selection transistors in the drawing, and a wiring 109 is connected to the drain region 108.
A magnetic storage element 103 having a storage layer whose magnetization direction is reversed is disposed between the word line 105 and the bit line 106 disposed above and extending in the horizontal direction in the drawing. The magnetic memory element 103 is composed of, for example, a magnetic tunnel junction element (MTJ element).
Further, the magnetic memory element 103 is electrically connected to the source region 107 via the horizontal bypass line 111 and the vertical contact layer 104.
By applying current to each of the word line 105 and the bit line 106, a current magnetic field is applied to the magnetic memory element 103, thereby reversing the magnetization direction of the memory layer of the magnetic memory element 103 and recording information. be able to.

そして、MRAM等の磁気メモリにおいて、記録した情報を安定に保持するためには、情報を記録する磁性層(記憶層)が、一定の保磁力を有していることが必要である。
一方、記録された情報を書き換えるためには、アドレス配線にある程度の電流を流さなければならない。
ところが、MRAMを構成する素子の微細化に従い、アドレス配線も細くなるため、充分な電流が流せなくなってくる。
In order to stably hold recorded information in a magnetic memory such as MRAM, it is necessary that a magnetic layer (storage layer) for recording information has a certain coercive force.
On the other hand, in order to rewrite the recorded information, a certain amount of current must be passed through the address wiring.
However, as the elements constituting the MRAM become finer, the address wiring becomes thinner, so that a sufficient current cannot flow.

そこで、より少ない電流で磁化反転が可能な構成として、スピン注入による磁化反転を利用する構成のメモリが注目されている(例えば、特許文献1、2、4、非特許文献1、2参照)。
スピン注入による磁化反転とは、磁性体の中を通過してスピン偏極した電子を、他の磁性体に注入することにより、他の磁性体において磁化反転を起こさせるものである。
In view of this, attention has been paid to a memory that uses magnetization reversal by spin injection as a configuration that allows magnetization reversal with a smaller current (see, for example, Patent Documents 1, 2, and 4, Non-Patent Documents 1 and 2).
Magnetization reversal by spin injection is to cause magnetization reversal in another magnetic material by injecting spin-polarized electrons that have passed through the magnetic material into another magnetic material.

例えば、巨大磁気抵抗効果素子(GMR素子)や磁気トンネル接合素子(MTJ素子)に対して、その膜面に垂直な方向に電流を流すことにより、これらの素子の少なくとも一部の磁性層の磁化の向きを反転させることができる。   For example, when a current is passed through a giant magnetoresistive element (GMR element) or a magnetic tunnel junction element (MTJ element) in a direction perpendicular to the film surface, magnetization of at least a part of the magnetic layer of these elements is performed. Can be reversed.

そして、スピン注入による磁化反転は、素子が微細化されても、電流を増やさずに磁化反転を実現することができる利点を有している。   Magnetization reversal by spin injection has an advantage that magnetization reversal can be realized without increasing current even if the element is miniaturized.

上述したスピン注入による磁化反転を利用する構成のメモリ装置の模式図を、図9及び図10に示す。図9は斜視図、図10は断面図である。
シリコン基板等の半導体基体60の素子分離層52により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域58、ソース領域57、並びにゲート電極51が、それぞれ形成されている。このうち、ゲート電極51は、図9中前後方向に延びるワード線を兼ねている。
ドレイン領域58は、図9中左右の選択用トランジスタに共通して形成されており、このドレイン領域58には、配線59が接続されている。
そして、ソース領域57と、上方に配置された、図9中左右方向に延びるビット線56との間に、スピン注入により磁化の向きが反転する記憶層を有する記憶素子53が配置されている。
この記憶素子53は、例えば磁気トンネル接合素子(MTJ素子)により構成される。記憶素子53は2つの磁性層61、62を有する。この2層の磁性層61,62のうち、一方の磁性層を磁化の向きが固定された磁化固定層として、他方の磁性層を磁化の向きが変化する磁化自由層即ち記憶層とする。
また、記憶素子53は、ビット線56と、ソース領域57とに、それぞれ上下のコンタクト層54を介して接続されている。これにより、記憶素子53に電流を流して、スピン注入により記憶層の磁化の向きを反転させることができる。
9 and 10 are schematic views of a memory device configured to use the above-described magnetization reversal by spin injection. 9 is a perspective view, and FIG. 10 is a cross-sectional view.
A drain region 58, a source region 57, and a gate electrode 51 constituting a selection transistor for selecting each memory cell are formed in a portion separated by the element isolation layer 52 of the semiconductor substrate 60 such as a silicon substrate. Has been. Among these, the gate electrode 51 also serves as a word line extending in the front-rear direction in FIG.
The drain region 58 is formed in common to the left and right selection transistors in FIG. 9, and a wiring 59 is connected to the drain region 58.
A storage element 53 having a storage layer in which the direction of magnetization is reversed by spin injection is disposed between the source region 57 and the bit line 56 disposed above and extending in the left-right direction in FIG.
The storage element 53 is configured by, for example, a magnetic tunnel junction element (MTJ element). The storage element 53 has two magnetic layers 61 and 62. Of these two magnetic layers 61 and 62, one magnetic layer is a magnetization fixed layer whose magnetization direction is fixed, and the other magnetic layer is a magnetization free layer, that is, a storage layer whose magnetization direction changes.
The storage element 53 is connected to the bit line 56 and the source region 57 via the upper and lower contact layers 54, respectively. As a result, a current can be passed through the memory element 53 to reverse the magnetization direction of the memory layer by spin injection.

このようなスピン注入による磁化反転を利用する構成のメモリ装置の場合、図8に示した一般的なMRAMと比較して、デバイス構造を単純化することができ、そのために高密度化が可能になるという特徴も有している。
また、スピン注入による磁化反転を利用することにより、外部磁界により磁化反転を行う一般的なMRAMと比較して、素子の微細化が進んでも、書き込みの電流が増大しないという利点がある。
In the case of a memory device configured to utilize such magnetization reversal by spin injection, the device structure can be simplified as compared with the general MRAM shown in FIG. It also has the feature of becoming.
Further, by utilizing magnetization reversal by spin injection, there is an advantage that the write current does not increase even when the element is miniaturized as compared with a general MRAM in which magnetization reversal is performed by an external magnetic field.

なお、上記特許文献5のように、面内磁化型の磁気メモリ素子でデュアル構造のものが提案されている。   As described in Patent Document 5, a dual-structure in-plane magnetization type magnetic memory element has been proposed.

ところで、MRAMの場合は、記憶素子とは別に書き込み配線(ワード線やビット線)を設けて、書き込み配線に電流を流して発生する電流磁界により、情報の書き込み(記録)を行っている。そのため、書き込み配線に、書き込みに必要となる電流量を充分に流すことができる。
一方、スピン注入による磁化反転を利用する構成のメモリ装置においては、記憶素子に流す電流によりスピン注入を行って、記憶層の磁化の向きを反転させる必要がある。
そして、このように記憶素子に直接電流を流して情報の書き込み(記録)を行うことから、書き込みを行うメモリセルを選択するために、記憶素子を選択トランジスタと接続してメモリセルを構成する。この場合、記憶素子に流れる電流は、選択トランジスタに流すことが可能な電流(選択トランジスタの飽和電流)の大きさに制限される。
このため、選択トランジスタの飽和電流以下の電流で書き込みを行う必要があり、スピン注入の効率を改善して、記憶素子に流す電流を低減する必要がある。
In the case of an MRAM, a write wiring (word line or bit line) is provided separately from a memory element, and information is written (recorded) by a current magnetic field generated by passing a current through the write wiring. Therefore, a sufficient amount of current required for writing can be passed through the write wiring.
On the other hand, in a memory device configured to utilize magnetization reversal by spin injection, it is necessary to reverse the magnetization direction of the storage layer by performing spin injection with a current flowing through the storage element.
Since the current is directly supplied to the memory element and information is written (recorded) as described above, the memory cell is configured by connecting the memory element to a selection transistor in order to select a memory cell to be written. In this case, the current flowing through the memory element is limited to the magnitude of the current that can flow through the selection transistor (the saturation current of the selection transistor).
Therefore, it is necessary to perform writing with a current lower than the saturation current of the selection transistor, and it is necessary to improve the efficiency of spin injection and reduce the current flowing through the memory element.

また、読み出し信号を大きくするためには、大きな磁気抵抗変化率を確保する必要があり、そのためには記憶層の両側に接している中間層をトンネル絶縁層(トンネルバリア層)とした記憶素子の構成にすることが効果的である。
このように中間層としてトンネル絶縁層を用いた場合には、トンネル絶縁層が絶縁破壊することを防ぐために、記憶素子に流す電流量に制限が生じる。この観点からも、スピン注入時の電流を抑制する必要がある。
Also, in order to increase the read signal, it is necessary to secure a large rate of change in magnetoresistance. To that end, a memory element having a tunnel insulating layer (tunnel barrier layer) as an intermediate layer in contact with both sides of the memory layer is required. The configuration is effective.
When the tunnel insulating layer is used as the intermediate layer as described above, the amount of current flowing through the memory element is limited in order to prevent the tunnel insulating layer from being broken down. From this viewpoint, it is necessary to suppress the current during spin injection.

この電流値を下げるためには、この電流値が記憶層の膜厚に比例し、記憶層の飽和磁化の2乗に比例するので、これら(膜厚や飽和磁化)を調節すれば良いことがわかる(例えば、非特許文献3参照)。
そして、例えば特許文献3には、記録材料の磁化量(Ms)を低減すれば、電流値を低減できることが示されている。
In order to reduce the current value, the current value is proportional to the film thickness of the memory layer and proportional to the square of the saturation magnetization of the memory layer. Therefore, it is only necessary to adjust these (film thickness and saturation magnetization). It is understood (for example, refer nonpatent literature 3).
For example, Patent Document 3 shows that the current value can be reduced by reducing the amount of magnetization (Ms) of the recording material.

しかしながら、一方で、電流によって書き込まれた情報を記憶しなければ不揮発性メモリとはなり得ない。つまり、記憶層の熱揺らぎに対する安定性(熱安定性)の確保が必要である。
スピン注入による磁化反転を利用する記憶素子の場合、従来のMRAMと比較して、記憶層の体積が小さくなるので、単純に考えると熱安定性は低下する方向にある。
記憶層の熱安定性が確保されていないと、反転した磁化の向きが、熱により再反転してしまい、書き込みエラーとなってしまう。
そして、スピン注入による磁化反転を利用する記憶素子の大容量化を進めた場合、記録素子の体積は一層小さくなるので、熱安定性の確保は重要な課題となる。
However, on the other hand, if the information written by the current is not stored, it cannot be a nonvolatile memory. That is, it is necessary to ensure the stability (thermal stability) of the storage layer against thermal fluctuation.
In the case of a memory element using magnetization reversal by spin injection, the volume of the memory layer is smaller than that of a conventional MRAM, so that the thermal stability tends to be lowered in a simple way.
If the thermal stability of the storage layer is not ensured, the reversed magnetization direction is reversed again by heat, resulting in a write error.
When the capacity of a storage element that utilizes magnetization reversal by spin injection is increased, the volume of the recording element is further reduced, so ensuring thermal stability becomes an important issue.

そのため、スピン注入による磁化反転を利用する記憶素子において、熱安定性は非常に重要な特性である。   Therefore, thermal stability is a very important characteristic in a memory element using magnetization reversal by spin injection.

従って、スピン注入により記憶層の磁化の向きを反転させる構成の記憶素子がメモリとして存在し得るためには、スピン注入による磁化反転に必要な電流をトランジスタの飽和電流以下に減らし、また、書き込まれた情報をしっかり保持する熱安定性を確保する必要がある。   Therefore, in order for a memory element configured to reverse the magnetization direction of the memory layer by spin injection to exist as a memory, the current required for magnetization reversal by spin injection is reduced below the saturation current of the transistor and written. It is necessary to ensure the thermal stability to hold the information firmly.

以上のように、スピン注入による磁化反転に必要な電流を低減するには、記憶層の飽和磁化量Msを低減することや、記憶層を薄くすることが考えられる。例えば、上述の特許文献3のように、記憶層の材料に、飽和磁化量Msの低い材料を使用することが有効である。しかしながら、このように、単純に飽和磁化量Msの低い材料を用いた場合、情報をしっかりと保持する熱安定性を確保することができない。
そこで本発明においては、書き込み電流を増大させることなく、熱安定性を改善することができる記憶素子、並びにこの記憶素子を有するメモリ装置を提供することを目的とする。
As described above, in order to reduce the current required for magnetization reversal by spin injection, it is conceivable to reduce the saturation magnetization amount Ms of the storage layer or to make the storage layer thinner. For example, as in Patent Document 3 described above, it is effective to use a material having a low saturation magnetization Ms as the material of the storage layer. However, as described above, when a material having a low saturation magnetization Ms is simply used, it is not possible to ensure thermal stability that holds information firmly.
Accordingly, an object of the present invention is to provide a memory element that can improve thermal stability without increasing a write current, and a memory device having the memory element.

本発明の記憶素子は、膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層と、上記記憶層の下面側に接して設けられる非磁性体による第1の絶縁層と、上記第1の絶縁層を介して上記記憶層の下方に設けられ、膜面に垂直な磁化を有する第1の磁化固定層と、上記記憶層の上面側に接して設けられる非磁性体による第2の絶縁層と、上記第2の絶縁層を介して上記記憶層の上方に設けられ、膜面に垂直な磁化を有する第2の磁化固定層とを有する層構造を備える。いわゆるデュアル構造である。そして上記層構造の積層方向にスピン偏極した電子を注入することにより、上記記憶層の磁化の向きが変化して、上記記憶層に対して情報の記録が行われるとともに、上記記憶層が受ける、実効的な反磁界の大きさが、上記記憶層の飽和磁化量よりも小さいものとされ、さらに上記第1,第2の磁化固定層のそれぞれの膜面に垂直な磁化方向は逆方向とされている。
また上記記憶層を構成する強磁性層材料がCo−Fe−Bであり、上記Co−Fe−Bの組成が、0≦Cox≦40、60≦Fey≦100、0<Bz≦30において、(Cox−Fey)100-z−Bzである。
また素子全体の面積抵抗値が10Ωμm2以上、40Ωμm2以下である。
また上記第2の絶縁層の面積抵抗値は、上記第1の絶縁層の面積抵抗値より高くされている。
The storage element of the present invention has a storage layer that has magnetization perpendicular to the film surface and whose magnetization direction changes corresponding to information, and a first nonmagnetic material provided in contact with the lower surface side of the storage layer. An insulating layer, a first magnetization fixed layer having a magnetization perpendicular to the film surface, and provided in contact with the upper surface side of the storage layer. A layer structure having a second insulating layer made of a nonmagnetic material and a second magnetization fixed layer provided above the memory layer via the second insulating layer and having magnetization perpendicular to the film surface . This is a so-called dual structure. Then, by injecting spin-polarized electrons in the stacking direction of the layer structure, the magnetization direction of the storage layer is changed, information is recorded on the storage layer, and the storage layer receives The effective demagnetizing field is smaller than the saturation magnetization of the storage layer, and the magnetization directions perpendicular to the film surfaces of the first and second fixed magnetization layers are opposite to each other. Has been.
The ferromagnetic layer material constituting the memory layer is Co—Fe—B, and the composition of Co—Fe—B is 0 ≦ Co x ≦ 40, 60 ≦ Fe y ≦ 100, 0 <B z ≦ 30. in a (Co x -Fe y) 100- z -B z.
Further, the area resistance value of the entire element is 10 Ωμm 2 or more and 40 Ωμm 2 or less.
The sheet resistance value of the second insulating layer is set higher than the sheet resistance value of the first insulating layer.

本発明のメモリ装置は、情報を磁性体の磁化状態により保持する記憶素子と、互いに交差する2種類の配線とを備え、記憶素子は上記本発明の記憶素子の構成であり、2種類の配線の間に記憶素子が配置され、これら2種類の配線を通じて、記憶素子に積層方向の電流が流れ、スピン偏極した電子が注入されるものである。   The memory device of the present invention includes a storage element that holds information according to the magnetization state of a magnetic material, and two types of wirings that intersect each other, and the storage element has the configuration of the above-described storage element of the present invention. A memory element is arranged between the two, a current in the stacking direction flows through the memory element through these two types of wiring, and spin-polarized electrons are injected.

上述の本発明の記憶素子の構成によれば、積層方向にスピン偏極した電子を注入することにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われるので、積層方向に電流を流してスピン偏極した電子を注入することによって情報の記録を行うことができる。
そして、記憶層が受ける、実効的な反磁界の大きさが、記憶層の飽和磁化量よりも小さいことにより、記憶層が受ける反磁界が低くなっており、記憶層の磁化の向きを反転させるために必要となる、書き込み電流量を低減することができる。
一方、記憶層の飽和磁化量を低減しなくても書き込み電流量を低減することができるため、記憶層の飽和磁化量を充分な量として、記憶層の熱安定性を充分に確保することが可能になる。
またデュアル構造であって上部の磁化固定層と下部の磁化固定層の垂直の磁化が逆向きになっている。
記憶層と固定層にFe比率の高いFeCoBを用いることで垂直磁化が得られ、同時にデュアル構造を持つことで、スピン注入効率が飛躍的に向上し、書き込み電流が低減される。
According to the configuration of the memory element of the present invention described above, by injecting spin-polarized electrons in the stacking direction, the magnetization direction of the memory layer changes, and information is recorded on the memory layer. Information can be recorded by injecting spin-polarized electrons by passing a current in the stacking direction.
Since the effective demagnetizing field received by the storage layer is smaller than the saturation magnetization of the storage layer, the demagnetizing field received by the storage layer is low, and the magnetization direction of the storage layer is reversed. Therefore, it is possible to reduce the amount of write current required.
On the other hand, since the amount of write current can be reduced without reducing the saturation magnetization amount of the storage layer, it is possible to sufficiently secure the thermal stability of the storage layer by making the saturation magnetization amount of the storage layer sufficient. It becomes possible.
Further, in the dual structure, the perpendicular magnetization of the upper magnetization fixed layer and the lower magnetization fixed layer is opposite.
By using FeCoB having a high Fe ratio for the memory layer and the fixed layer, perpendicular magnetization can be obtained, and at the same time, by having a dual structure, the spin injection efficiency is dramatically improved and the write current is reduced.

また上述の本発明のメモリ装置の構成によれば、2種類の配線の間に記憶素子が配置され、これら2種類の配線を通じて記憶素子に積層方向の電流が流れ、スピン偏極した電子が注入されるものであることにより、2種類の配線を通じて記憶素子の積層方向に電流を流してスピン注入による情報の記録を行うことができる。
また、記憶層の飽和磁化量を低減しなくても、記憶素子の書き込み電流量を低減することが可能になるため、記憶素子に記録された情報を安定して保持すると共に、メモリ装置の消費電力を低減することが可能になる。
Further, according to the configuration of the memory device of the present invention described above, the memory element is arranged between the two types of wirings, current in the stacking direction flows through the memory elements through these two types of wirings, and spin-polarized electrons are injected. Thus, information can be recorded by spin injection by flowing current in the stacking direction of the memory element through two types of wiring.
Further, since it becomes possible to reduce the amount of write current of the storage element without reducing the saturation magnetization amount of the storage layer, it is possible to stably hold the information recorded in the storage element and to consume the memory device. It becomes possible to reduce electric power.

本発明によれば、記憶層の飽和磁化量を低減しなくても、記憶素子の書き込み電流量を低減することが可能になるため、情報保持能力である熱安定性を充分に確保して、特性バランスに優れた記憶素子を構成することができる。
さらにデュアル構造を持つことで、スピン注入効率が飛躍的に向上し、書き込み電流が低減される。
従って、安定して動作する、信頼性の高いメモリ装置を実現することができる。
また、書き込み電流を低減して、記憶素子に書き込みを行う際の消費電力を低減することが可能になる。従って、メモリ装置全体の消費電力を低減することが可能になる。
According to the present invention, it is possible to reduce the write current amount of the storage element without reducing the saturation magnetization amount of the storage layer. A memory element having excellent characteristic balance can be configured.
Furthermore, by having a dual structure, the spin injection efficiency is dramatically improved and the write current is reduced.
Therefore, a highly reliable memory device that operates stably can be realized.
In addition, the write current can be reduced, so that power consumption when writing to the memory element can be reduced. Therefore, the power consumption of the entire memory device can be reduced.

本発明の実施の形態のメモリ装置の概略構成の説明図である。It is explanatory drawing of schematic structure of the memory device of embodiment of this invention. 実施の形態の記憶素子の断面図である。It is sectional drawing of the memory element of embodiment. 実施の形態の実験1〜実験4で用いる試料の説明図である。It is explanatory drawing of the sample used in Experiment 1-Experiment 4 of embodiment. 0.09×0.18μmサイズの記憶層のCoの量と、反転電流密度との関係を示した図である。It is the figure which showed the relationship between the quantity of Co of the memory | storage layer of 0.09x0.18 micrometer size, and inversion current density. 0.09×0.18μmサイズの記憶層のCoの量と、熱安定性の指標との関係を示した図である。It is the figure which showed the relationship between the quantity of Co of the memory | storage layer of 0.09x0.18 micrometer size, and the parameter | index of thermal stability. 50nmφサイズの記憶層のCoの量と、熱安定性の指標との関係を示した図である。It is the figure which showed the relationship between the quantity of Co of a 50 nm diameter size memory layer, and the parameter | index of thermal stability. 実施の形態の実験5の試料の層構造の説明図である。It is explanatory drawing of the layer structure of the sample of Experiment 5 of embodiment. 従来のMRAMの構成を模式的に示した斜視図である。It is the perspective view which showed the structure of the conventional MRAM typically. スピン注入による磁化反転を利用したメモリ装置の概略構成の説明図である。It is explanatory drawing of schematic structure of the memory device using the magnetization reversal by spin injection. 図9のメモリ装置の断面図である。FIG. 10 is a cross-sectional view of the memory device of FIG. 9.

以下、本発明の実施の形態を次の順序で説明する。
<1.実施の形態の記憶素子の概要>
<2.実施の形態の構成>
<3.実験>
Hereinafter, embodiments of the present invention will be described in the following order.
<1. Outline of Memory Element of Embodiment>
<2. Configuration of Embodiment>
<3. Experiment>

<1.実施の形態の記憶素子の概要>

まず、発明の実施の形態となる記憶素子の概要について説明する。
本発明の実施の形態は、前述したスピン注入により、記憶素子の記憶層の磁化の向きを反転させて、情報の記録を行うものである。
記憶層は、強磁性層等の磁性体により構成され、情報を磁性体の磁化状態(磁化の向き)により保持するものである。
<1. Outline of Memory Element of Embodiment>

First, an outline of a memory element according to an embodiment of the invention will be described.
In the embodiment of the present invention, information is recorded by reversing the magnetization direction of the memory layer of the memory element by the spin injection described above.
The memory layer is made of a magnetic material such as a ferromagnetic layer, and holds information by the magnetization state (magnetization direction) of the magnetic material.

詳しくは後述するが、本実施の形態の記憶素子は、例えば図2(a)に一例を示す層構造とされ、磁性層としての記憶層17、同じく磁性層としての磁化固定層15(15U、15L)を備え、また中間層としての絶縁層(トンネル絶縁層)16(16U,16L)を備えた、いわゆるデュアル構造を採る。   As will be described in detail later, the memory element of the present embodiment has a layer structure as shown in FIG. 2A, for example, and includes a memory layer 17 as a magnetic layer and a magnetization fixed layer 15 (15U, 15) as a magnetic layer. 15L) and an insulating layer (tunnel insulating layer) 16 (16U, 16L) as an intermediate layer is employed.

記憶層17は、膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される。
磁化固定層15U、15Lは、記憶層17に記憶された情報の基準となる膜面に垂直な磁化を有する。なお上下の磁化固定層15U、15Lのそれぞれの膜面に垂直な磁化方向は逆方向とされている。
絶縁層16U、16Lは、非磁性体であって、記憶層17と磁化固定層15Uの間、及び記憶層17と磁化固定層15Lの間に設けられる。
The storage layer 17 has magnetization perpendicular to the film surface, and the magnetization direction is changed in accordance with information.
The magnetization fixed layers 15U and 15L have magnetization perpendicular to the film surface serving as a reference for information stored in the storage layer 17. The magnetization directions perpendicular to the film surfaces of the upper and lower magnetization fixed layers 15U and 15L are opposite to each other.
The insulating layers 16U and 16L are non-magnetic materials and are provided between the storage layer 17 and the magnetization fixed layer 15U and between the storage layer 17 and the magnetization fixed layer 15L.

そしてこのような記憶層17、絶縁層16U、16L、磁化固定層15U、15Lを有する層構造の積層方向にスピン偏極した電子を注入することにより、記憶層17の磁化の向きが変化して、記憶層17に対して情報の記録が行われる。   Then, by injecting spin-polarized electrons in the stacking direction of the layer structure having the storage layer 17, the insulating layers 16U and 16L, and the magnetization fixed layers 15U and 15L, the magnetization direction of the storage layer 17 is changed. Information is recorded on the storage layer 17.

スピン注入により磁性層(記憶層17)の磁化の向きを反転させる基本的な動作は、巨大磁気抵抗効果素子(GMR素子)もしくはトンネル磁気抵抗効果素子(MTJ素子)から成る記憶素子に対して、その膜面に垂直な方向に、ある閾値以上の電流を流すものである。このとき、電流の極性(向き)は、反転させる磁化の向きに依存する。
この閾値よりも絶対値が小さい電流を流した場合には、磁化反転を生じない。
The basic operation of reversing the direction of magnetization of the magnetic layer (memory layer 17) by spin injection is performed on a memory element composed of a giant magnetoresistive element (GMR element) or a tunnel magnetoresistive element (MTJ element). A current exceeding a certain threshold is passed in a direction perpendicular to the film surface. At this time, the polarity (direction) of the current depends on the direction of magnetization to be reversed.
When a current having an absolute value smaller than this threshold is passed, magnetization reversal does not occur.

スピン注入によって、磁性層の磁化の向きを反転させるときに、必要となる電流の閾値Icは、下記式(1)により表される。   When the magnetization direction of the magnetic layer is reversed by spin injection, a current threshold Ic required is expressed by the following formula (1).

Figure 2012064624
ここで、A:定数、α:スピン制動定数、η:スピン注入効率、Ms:飽和磁化量、V:記憶層の体積、Hd:実効的な反磁界である。
Figure 2012064624
Here, A: constant, α: spin braking constant, η: spin injection efficiency, Ms: saturation magnetization, V: volume of storage layer, Hd: effective demagnetizing field.

式(1)で表されるように、電流の閾値は、磁性層の体積V、磁性層の飽和磁化Ms、スピン注入効率η、スピン制動定数αを制御することにより、任意に設定することが可能である。   As represented by Equation (1), the current threshold can be arbitrarily set by controlling the volume V of the magnetic layer, the saturation magnetization Ms of the magnetic layer, the spin injection efficiency η, and the spin braking constant α. Is possible.

本実施の形態では、磁化状態により情報を保持することができる磁性層(記憶層17)と、磁化の向きが固定された磁化固定層15とを有する記憶素子を構成する。
メモリとして存在し得るためには、書き込まれた情報を保持することができなければならない。情報を保持する能力の指標として、熱安定性の指標Δ(=KV/kBT)の値で判断される。このΔは、下記式(2)により表される。
In the present embodiment, a storage element including a magnetic layer (storage layer 17) capable of holding information depending on the magnetization state and a magnetization fixed layer 15 in which the magnetization direction is fixed is configured.
In order to be able to exist as a memory, it must be able to hold the written information. As an index of the ability to hold information, it is determined by the value of the thermal stability index Δ (= KV / k B T). This Δ is represented by the following formula (2).

Figure 2012064624
ここで、Hk:実効的な異方性磁界、kB:ボルツマン定数、T:温度、Ms:飽和磁化量、V:記憶層の体積である。
Figure 2012064624
Here, Hk: effective anisotropic magnetic field, k B : Boltzmann constant, T: temperature, Ms: saturation magnetization, and V: volume of the storage layer.

実効的な異方性磁界Hkには、形状磁気異方性、誘導磁気異方性、結晶磁気異方性等の影響が取り込まれており、単磁区のコヒーレントローテンションモデルを仮定した場合、保磁力と同等である。   The effective anisotropy magnetic field Hk incorporates effects such as shape magnetic anisotropy, induced magnetic anisotropy, and magnetocrystalline anisotropy. When a single domain coherent rotation model is assumed, It is equivalent to magnetic force.

熱安定性の指標Δと電流の閾値Icとは、トレードオフの関係になることが多い。そのため、メモリ特性を維持するには、これらの両立が課題となることが多い。   The thermal stability index Δ and the current threshold value Ic often have a trade-off relationship. Therefore, in order to maintain the memory characteristics, it is often a problem to achieve both.

記憶層17の磁化状態を変化させる電流の閾値は、実際には、例えば記憶層17の厚さが2nmであり、平面パターンが100nm×150nmの略楕円形のTMR素子において、+側の閾値+Ic=+0.5mAであり、−側の閾値−Ic=−0.3mAであり、その際の電流密度は約3.5×106A/cm2である。これらは、上記の式(1)にほぼ一致する。 The threshold value of the current for changing the magnetization state of the storage layer 17 is actually, for example, a threshold value on the + side + Ic in a substantially elliptic TMR element having a thickness of the storage layer 17 of 2 nm and a planar pattern of 100 nm × 150 nm. = + 0.5 mA, −side threshold −Ic = −0.3 mA, and the current density at that time is about 3.5 × 10 6 A / cm 2 . These are almost in agreement with the above formula (1).

これに対して、電流磁場により磁化反転を行う通常のMRAMでは、書き込み電流が数mA以上必要となる。
従って、スピン注入によって磁化反転を行う場合には、上述のように書き込み電流の閾値が充分に小さくなるため、集積回路の消費電力を低減させるために有効であることが分かる。
また、通常のMRAMで必要とされる、電流磁界発生用の配線(図8の配線105)が不要となるため、集積度においても通常のMRAMに比較して有利である。
On the other hand, in a normal MRAM that performs magnetization reversal by a current magnetic field, a write current of several mA or more is required.
Therefore, it can be seen that when the magnetization reversal is performed by spin injection, the threshold value of the write current becomes sufficiently small as described above, which is effective in reducing the power consumption of the integrated circuit.
In addition, the current magnetic field generation wiring (wiring 105 in FIG. 8) required in a normal MRAM is not necessary, and this is advantageous in terms of integration compared to a normal MRAM.

そして、スピン注入により磁化反転を行う場合には、記憶素子に直接電流を流して情報の書き込み(記録)を行うことから、書き込みを行うメモリセルを選択するために、記憶素子を選択トランジスタと接続してメモリセルを構成する。
この場合、記憶素子に流れる電流は、選択トランジスタで流すことが可能な電流(選択トランジスタの飽和電流)の大きさによって制限される。
When magnetization reversal is performed by spin injection, information is written (recorded) by directly passing a current through the memory element. Therefore, the memory element is connected to a selection transistor in order to select a memory cell to be written. Thus, a memory cell is configured.
In this case, the current flowing through the memory element is limited by the magnitude of the current that can be passed through the selection transistor (the saturation current of the selection transistor).

選択トランジスタの飽和電流よりも、スピン注入による磁化反転の電流の閾値Icを小さくするためには、式(1)より、記憶層17の飽和磁化量Msを減らせば良いことがわかる。
しかし、単純に飽和磁化量Msを減らした場合(例えば、特許文献3)には、記憶層17の熱安定性が著しく損なわれ、メモリとしての機能を果せなくなる。
メモリを構成するためには、熱安定性の指標Δがある程度以上の大きさである必要がある。
It can be seen from equation (1) that the saturation magnetization amount Ms of the memory layer 17 can be reduced in order to make the threshold value Ic of the magnetization reversal current by spin injection smaller than the saturation current of the selection transistor.
However, when the saturation magnetization amount Ms is simply reduced (for example, Patent Document 3), the thermal stability of the storage layer 17 is significantly impaired, and the function as a memory cannot be performed.
In order to configure the memory, it is necessary that the thermal stability index Δ is larger than a certain level.

そこで、本願の発明者等が種々の検討を行った結果、記憶層17を構成する強磁性層として、例えばCo−Fe−Bの組成を選定することにより、記憶層17が受ける実効的な反磁界(Meffective)の大きさが、記憶層17の飽和磁化量Msよりも小さくなることを見出した。
上述の強磁性材料を用いることにより、記憶層17が受ける実効的な反磁界の大きさが、記憶層17の飽和磁化量Msよりも小さい構成となる。
これにより、記憶層17が受ける反磁界を小さくすることができるので、式(2)により表される熱安定性Δを損ねることなく、式(1)中により表される電流の閾値Icを低減する効果が得られる。
さらに、発明者らは、上記の選定されたCo−Fe−B組成の内、限られた組成範囲において、Co−Fe−Bが膜面垂直方向に磁化し、それにより、Gbitクラスの容量を実現可能な極微小記録素子においても十分な熱安定性が確保可能であることを見出した。
従って、Gbitクラスのスピン注入型メモリにおいて熱安定性を保った状態で、低電流で情報の書き込みができる、という安定したメモリの形成を可能にする。
Therefore, as a result of various studies by the inventors of the present application, an effective reaction that the storage layer 17 receives is selected by selecting, for example, a Co—Fe—B composition as the ferromagnetic layer constituting the storage layer 17. It has been found that the magnitude of the magnetic field (Meffective) is smaller than the saturation magnetization amount Ms of the memory layer 17.
By using the above-described ferromagnetic material, the effective demagnetizing field received by the storage layer 17 is smaller than the saturation magnetization Ms of the storage layer 17.
As a result, the demagnetizing field received by the storage layer 17 can be reduced, and the current threshold value Ic represented by the equation (1) is reduced without impairing the thermal stability Δ represented by the equation (2). Effect is obtained.
Furthermore, the inventors have magnetized Co—Fe—B in the direction perpendicular to the film surface in the limited composition range of the selected Co—Fe—B composition, thereby increasing the capacity of the Gbit class. It has been found that sufficient thermal stability can be secured even in a feasible micro-recording element.
Accordingly, it is possible to form a stable memory in which information can be written with a low current while maintaining thermal stability in a Gbit class spin injection memory.

本実施の形態では、記憶層17が受ける実効的な反磁界の大きさが、記憶層17の飽和磁化量Msよりも小さい構成、即ち、記憶層17の飽和磁化量Msに対する実効的な反磁界の大きさの比の値を1より小さくする。   In the present embodiment, the effective demagnetizing field received by the storage layer 17 is smaller than the saturation magnetization amount Ms of the storage layer 17, that is, the effective demagnetizing field with respect to the saturation magnetization amount Ms of the storage layer 17. The value of the size ratio is made smaller than 1.

さらに、選択トランジスタの飽和電流値を考慮して、記憶層17と磁化固定層15との間の非磁性の中間層として、絶縁体から成るトンネル絶縁層(絶縁層16)を用いて磁気トンネル接合(MTJ)素子を構成する。
トンネル絶縁層を用いて磁気トンネル接合(MTJ)素子を構成することにより、非磁性導電層を用いて巨大磁気抵抗効果(GMR)素子を構成した場合と比較して、磁気抵抗変化率(MR比)を大きくすることができ、読み出し信号強度を大きくすることができるためである。
Further, in consideration of the saturation current value of the selection transistor, a magnetic tunnel junction is formed by using a tunnel insulating layer (insulating layer 16) made of an insulator as a nonmagnetic intermediate layer between the storage layer 17 and the magnetization fixed layer 15. (MTJ) The element is configured.
By constructing a magnetic tunnel junction (MTJ) element using a tunnel insulating layer, a magnetoresistance change rate (MR ratio) is compared with a case where a giant magnetoresistive effect (GMR) element is constructed using a nonmagnetic conductive layer. This is because the read signal intensity can be increased.

そして、特に、このトンネル絶縁層16(16U、16L)の材料として、酸化マグネシウム(MgO)を用いることにより、これまで一般的に用いられてきた酸化アルミニウムを用いた場合よりも、磁気抵抗変化率(MR比)を大きくすることができる。
また、一般に、スピン注入効率はMR比に依存し、MR比が大きいほど、スピン注入効率が向上し、磁化反転電流密度を低減することができる。
従って、中間層であるトンネル絶縁層16(16U、16L)の材料として酸化マグネシウムを用い、同時に上記の記憶層17を用いることにより、スピン注入による書き込み閾値電流を低減することができ、少ない電流で情報の書き込み(記録)を行うことができる。また、読み出し信号強度を大きくすることができる。
これにより、MR比(TMR比)を確保して、スピン注入による書き込み閾値電流を低減することができ、少ない電流で情報の書き込み(記録)を行うことができる。また、読み出し信号強度を大きくすることができる。
In particular, by using magnesium oxide (MgO) as the material of the tunnel insulating layer 16 (16U, 16L), the rate of change in magnetoresistance is higher than that in the case of using aluminum oxide that has been generally used so far. (MR ratio) can be increased.
In general, the spin injection efficiency depends on the MR ratio, and the larger the MR ratio, the higher the spin injection efficiency and the lower the magnetization reversal current density.
Therefore, by using magnesium oxide as the material of the tunnel insulating layer 16 (16U, 16L) which is the intermediate layer and simultaneously using the memory layer 17, the write threshold current due to spin injection can be reduced and the current can be reduced. Information can be written (recorded). In addition, the read signal intensity can be increased.
As a result, the MR ratio (TMR ratio) can be ensured, the write threshold current by spin injection can be reduced, and information can be written (recorded) with a small current. In addition, the read signal intensity can be increased.

このようにトンネル絶縁層16(16U、16L)を酸化マグネシウム(MgO)膜により形成する場合には、MgO膜が結晶化していて、001方向に結晶配向性を維持していることがより望ましい。   Thus, when the tunnel insulating layer 16 (16U, 16L) is formed of a magnesium oxide (MgO) film, it is more desirable that the MgO film is crystallized and the crystal orientation is maintained in the 001 direction.

なお、本実施の形態において、記憶層17と磁化固定層15U、15Lとの間の中間層(トンネル絶縁層16U、16L)は、酸化マグネシウムから成る構成とする他にも、例えば酸化アルミニウム、窒化アルミニウム、SiO2、Bi23、MgF2、CaF、SrTiO2、AlLaO3、Al−N−O等の各種の絶縁体、誘電体、半導体を用いて構成することもできる。 In the present embodiment, the intermediate layer (tunnel insulating layers 16U, 16L) between the storage layer 17 and the magnetization fixed layers 15U, 15L is made of magnesium oxide, for example, aluminum oxide, nitride Various insulators such as aluminum, SiO 2 , Bi 2 O 3 , MgF 2 , CaF, SrTiO 2 , AlLaO 3 , and Al—N—O, dielectrics, and semiconductors can also be used.

トンネル絶縁層16の面積抵抗値は、スピン注入により記憶層17の磁化の向きを反転させるために必要な電流密度を得る観点から、数十Ωμm2程度以下に制御する必要がある。
そして、MgO膜から成るトンネル絶縁層16では、面積抵抗値を上述の範囲とするために、MgO膜の膜厚を1.5nm以下に設定する必要がある。
The area resistance value of the tunnel insulating layer 16 needs to be controlled to about several tens of Ωμm 2 or less from the viewpoint of obtaining a current density necessary for reversing the magnetization direction of the storage layer 17 by spin injection.
In the tunnel insulating layer 16 made of the MgO film, it is necessary to set the film thickness of the MgO film to 1.5 nm or less in order to make the sheet resistance value in the above range.

また、記憶層17の磁化の向きを、小さい電流で容易に反転できるように、記憶素子を小さくすることが望ましい。
従って、好ましくは、記憶素子の面積を0.01μm2以下とする。
In addition, it is desirable to make the memory element small so that the magnetization direction of the memory layer 17 can be easily reversed with a small current.
Therefore, preferably, the area of the memory element is 0.01 μm 2 or less.

なお、本実施の形態における記憶層17は組成の異なる他の強磁性層を直接積層させることも可能である。また、強磁性層と軟磁性層とを積層させたり、複数層の強磁性層を軟磁性層や非磁性層を介して積層させたりすることも可能である。このように積層させた場合でも、本発明でいう効果が得られる。
特に複数層の強磁性層を非磁性層に介して積層させた構成としたときには、強磁性層の層間の相互作用の強さを調整することが可能になるため、記憶素子の寸法がサブミクロン以下になっても、磁化反転電流が大きくならないように抑制することが可能になるという効果が得られる。この場合の非磁性層の材料としては、Ru,Os,Re,Ir,Au,Ag,Cu,Al,Bi,Si,B,C,Cr,Ta,Pd,Pt,Zr,Hf,W,Mo,Nbまたはそれらの合金を用いることができる。
In the present embodiment, the storage layer 17 can be directly laminated with other ferromagnetic layers having different compositions. It is also possible to stack a ferromagnetic layer and a soft magnetic layer, or to stack a plurality of ferromagnetic layers via a soft magnetic layer or a nonmagnetic layer. Even when laminated in this way, the effect referred to in the present invention can be obtained.
In particular, when a configuration in which a plurality of ferromagnetic layers are laminated via a nonmagnetic layer, the strength of the interaction between the ferromagnetic layers can be adjusted. Even if it becomes below, the effect that it becomes possible to suppress so that a magnetization reversal current may not become large is acquired. The material of the nonmagnetic layer in this case is Ru, Os, Re, Ir, Au, Ag, Cu, Al, Bi, Si, B, C, Cr, Ta, Pd, Pt, Zr, Hf, W, Mo. , Nb or their alloys can be used.

磁化固定層15及び記憶層17は、一方向の異方性を有していることが望ましい。
また、磁化固定層15及び記憶層17のそれぞれの膜厚は、0.5nm〜30nmであることが好ましい。
It is desirable that the magnetization fixed layer 15 and the storage layer 17 have unidirectional anisotropy.
The film thicknesses of the magnetization fixed layer 15 and the storage layer 17 are preferably 0.5 nm to 30 nm.

記憶素子のその他の構成は、スピン注入により情報を記録する記憶素子の従来公知の構成と同様とすることができる。   The other configuration of the storage element can be the same as a conventionally known configuration of the storage element that records information by spin injection.

磁化固定層15は、強磁性層のみにより、或いは反強磁性層と強磁性層の反強磁性結合を利用することにより、その磁化の向きが固定された構成とすることが出来る。
例えば図2(b)の構成は、磁化固定層15U、15Lにそれぞれ隣接して反強磁性層19U、19Lを設ける。これにより磁化固定層15が、反強磁性層19との間の交換結合により一方向異方性を有し、外部磁場がない状態での磁化方向が固定されるようにする。
また、磁化固定層15は、単層の強磁性層から成る構成、或いは複数層の強磁性層を非磁性層を介して積層した積層フェリピン構造とすることが出来る。
積層フェリピン構造の磁化固定層15を構成する強磁性層の材料としては、Co,CoFe,CoFeB等を用いることができる。また、非磁性層の材料としては、Ru,Re,Ir,Os等を用いることができる。
The magnetization pinned layer 15 can be configured to have its magnetization direction fixed by using only the ferromagnetic layer or by using the antiferromagnetic coupling between the antiferromagnetic layer and the ferromagnetic layer.
For example, in the configuration of FIG. 2B, antiferromagnetic layers 19U and 19L are provided adjacent to the magnetization fixed layers 15U and 15L, respectively. Thus, the magnetization fixed layer 15 has unidirectional anisotropy by exchange coupling with the antiferromagnetic layer 19 and the magnetization direction in the absence of an external magnetic field is fixed.
In addition, the magnetization fixed layer 15 can be configured by a single ferromagnetic layer or a laminated ferripin structure in which a plurality of ferromagnetic layers are laminated via a nonmagnetic layer.
Co, CoFe, CoFeB, or the like can be used as the material of the ferromagnetic layer constituting the magnetization fixed layer 15 having the laminated ferripin structure. Moreover, Ru, Re, Ir, Os etc. can be used as a material of a nonmagnetic layer.

反強磁性層19の材料としては、FeMn合金、PtMn合金、PtCrMn合金、NiMn合金、IrMn合金、NiO、Fe23等の磁性体を挙げることができる。
また、これらの磁性体に、Ag,Cu,Au,Al,Si,Bi,Ta,B,C,O,N,Pd,Pt,Zr,Hf,Ir,W,Mo,Nb等の非磁性元素を添加して、磁気特性を調整したり、その他の結晶構造や結晶性や物質の安定性等の各種物性を調整したりすることができる。
Examples of the material of the antiferromagnetic layer 19 include magnetic materials such as FeMn alloy, PtMn alloy, PtCrMn alloy, NiMn alloy, IrMn alloy, NiO, and Fe 2 O 3 .
In addition, nonmagnetic elements such as Ag, Cu, Au, Al, Si, Bi, Ta, B, C, O, N, Pd, Pt, Zr, Hf, Ir, W, Mo, and Nb are included in these magnetic materials. Can be added to adjust the magnetic properties and other physical properties such as crystal structure, crystallinity and material stability.

なお、記憶素子の記憶層17に記録された情報を読み出す方法としては、記憶素子の記憶層17に薄い絶縁膜を介して、情報の基準となる磁性層を設けて、絶縁層16を介して流れる強磁性トンネル電流によって読み出してもよいし、磁気抵抗効果により読み出してもよい。   As a method for reading information recorded in the memory layer 17 of the memory element, a magnetic layer serving as a reference for information is provided on the memory layer 17 of the memory element via a thin insulating film, and the information is recorded via the insulating layer 16. Reading may be performed by a flowing ferromagnetic tunnel current, or may be performed by a magnetoresistive effect.

本実施の形態では、記憶層17と磁化固定層15U、15LにFe成分の高い組成のFeCoBを用いて垂直磁化を得ることに加え、上述のデュアル構造とすることで、スピン注入効率が飛躍に向上させ、書き込み電流を低減させる。
デュアル構造自体は図9,図10で説明した従来の面内磁化型MTJでも提案されている(例えば特許文献5)。
記憶層17に対して磁化固定層15が2枚になり、磁化固定層15と中間層(絶縁層16)でのスピントルク授受が2重になるため、構造的にスピン注入効率が増大し、反転電流を低減することができる。
ここで、本実施の形態は垂直磁化型MTJである。垂直磁化型MTJでは磁気異方性が形状磁気異方性ではなく、界面磁気異方性を利用しているため、面内磁化型とは大きく異なる。
垂直磁化型MTJにおいて、磁気異方性は主に界面異方性であるため、記憶層膜厚が薄い方が望ましいが、現実的にはスパッタ装置で何種類もの薄膜を積層するためラフネスや結晶成長の乱れが存在し、1nm以下の膜厚では記憶層/絶縁層界面微視的構造の均質性に問題が生じる。つまり、記憶層薄膜化と均質な界面異方性の両立の課題が生じる。
デュアル構造とすることによれば記憶層17を絶縁層16U、16Lで挟み込むため、記憶層17の上下面両方から界面異方性を付与することができ、膜厚を確保すると同時に、記憶層17全体にわたって確実に界面異方性を付与することができるようになる。
In the present embodiment, in addition to obtaining perpendicular magnetization by using FeCoB having a high Fe component composition for the memory layer 17 and the magnetization fixed layers 15U and 15L, the above-described dual structure dramatically increases the spin injection efficiency. Improve and reduce write current.
The dual structure itself has also been proposed in the conventional in-plane magnetization type MTJ described in FIGS. 9 and 10 (for example, Patent Document 5).
Since there are two fixed magnetization layers 15 with respect to the storage layer 17 and the spin torque transfer between the fixed magnetization layer 15 and the intermediate layer (insulating layer 16) is doubled, the spin injection efficiency is structurally increased, The inversion current can be reduced.
Here, the present embodiment is a perpendicular magnetization type MTJ. In the perpendicular magnetization type MTJ, the magnetic anisotropy is not the shape magnetic anisotropy but uses the interfacial magnetic anisotropy, which is greatly different from the in-plane magnetization type.
In the perpendicular magnetization type MTJ, since the magnetic anisotropy is mainly interface anisotropy, it is desirable that the memory layer is thin. However, in reality, since various types of thin films are laminated by a sputtering apparatus, roughness and crystal There is a growth disorder, and if the film thickness is 1 nm or less, a problem arises in the homogeneity of the microscopic structure of the memory layer / insulating layer interface. That is, there arises a problem of achieving both a reduction in memory layer thickness and uniform interface anisotropy.
According to the dual structure, since the memory layer 17 is sandwiched between the insulating layers 16U and 16L, the interface anisotropy can be imparted from both the upper and lower surfaces of the memory layer 17, and at the same time as ensuring the film thickness, the memory layer 17 Interfacial anisotropy can be reliably imparted throughout.

また、例えば従来の面内磁化型MTJのシングル構造、つまり記憶層と磁化固定層の対が中間層を介している構造では、磁化固定層,中間層が記憶層の下側にあるボトム構造が一般的で、面内磁化型デュアル構造の場合も下側の中間層が主体となる構造が一般的である。
垂直磁化型デュアル構造の場合、界面異方性はMgO(中間層:絶縁層16)/CoFeB(強磁性体層:記憶層17)の順に積層するよりも、CoFeB/MgOの順に積層する方が界面異方性が大きくなる。このため上側の中間層(絶縁層16U)の膜厚を厚くすることが必要である。
さらに磁化固定層・記憶層間でスピントルクの授受を行うために、記憶層間を電子が移動する距離を確保する必要があり、具体的には1nm以上の記憶層膜厚が必要である。その点でも膜厚確保できるデュアル構造は好ましい。
デュアル構造の場合、MgOの(001)成長とそれに高い整合性を持つbcc型のFeCo層(001)が成長するため、より理想的な結晶配向性が得られ、結果的にスピン注入効率ηの改善をもたらし、さらなる書き込み電流Ic低減へとつながる。
Further, for example, in the conventional single-layer structure of the in-plane magnetization type MTJ, that is, the structure in which the pair of the storage layer and the magnetization fixed layer is interposed through the intermediate layer, the bottom structure in which the magnetization fixed layer and the intermediate layer are below the storage layer has In general, even in the case of the in-plane magnetization type dual structure, a structure mainly composed of the lower intermediate layer is common.
In the case of the perpendicular magnetization type dual structure, the interface anisotropy is more in the order of CoFeB / MgO than in the order of MgO (intermediate layer: insulating layer 16) / CoFeB (ferromagnetic layer: storage layer 17). Interfacial anisotropy increases. For this reason, it is necessary to increase the thickness of the upper intermediate layer (insulating layer 16U).
Furthermore, in order to transfer spin torque between the magnetization fixed layer and the storage layer, it is necessary to secure a distance for electrons to move between the storage layers, and specifically, a storage layer thickness of 1 nm or more is required. From this point of view, a dual structure that can ensure the film thickness is preferable.
In the case of a dual structure, MgO (001) growth and a bcc-type FeCo layer (001) having high consistency are grown, so that a more ideal crystal orientation can be obtained. As a result, the spin injection efficiency η This leads to an improvement and leads to further reduction of the write current Ic.

<2.実施の形態の構成>

続いて、本発明の実施の形態の具体的構成について説明する。
本発明の一実施の形態としてのメモリ装置の概略構成図(斜視図)を図1に示す。
このメモリ装置は、互いに直交する2種類のアドレス配線(例えばワード線とビット線)の交点付近に、磁化状態で情報を保持することができる記憶素子3が配置されて成る。
即ち、シリコン基板等の半導体基体10の素子分離層2により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域8、ソース領域7、並びにゲート電極1が、それぞれ形成されている。このうち、ゲート電極1は、図中前後方向に延びる一方のアドレス配線(例えばワード線)を兼ねている。
ドレイン領域8は、図中左右の選択用トランジスタに共通して形成されており、このドレイン領域8には、配線9が接続されている。
<2. Configuration of Embodiment>

Next, a specific configuration of the embodiment of the present invention will be described.
FIG. 1 shows a schematic configuration diagram (perspective view) of a memory device according to an embodiment of the present invention.
In this memory device, a storage element 3 capable of holding information in a magnetized state is disposed near an intersection of two types of address lines (for example, a word line and a bit line) orthogonal to each other.
That is, the drain region 8, the source region 7, and the gate electrode 1 that constitute a selection transistor for selecting each memory cell in a portion separated by the element isolation layer 2 of the semiconductor substrate 10 such as a silicon substrate, Each is formed. Of these, the gate electrode 1 also serves as one address wiring (for example, a word line) extending in the front-rear direction in the figure.
The drain region 8 is formed in common to the left and right selection transistors in the figure, and a wiring 9 is connected to the drain region 8.

そして、ソース領域7と、上方に配置された、図中左右方向に延びる他方のアドレス配線(例えばビット線)6との間に、記憶素子3が配置されている。この記憶素子3は、スピン注入により磁化の向きが反転する強磁性層から成る記憶層を有する。
また、この記憶素子3は、2種類のアドレス配線1,6の交点付近に配置されている。
この記憶素子3は、ビット線6と、ソース領域7とに、それぞれ上下のコンタクト層4を介して接続されている。
これにより、2種類のアドレス配線1,6を通じて、記憶素子3に上下方向の電流を流して、スピン注入により記憶層の磁化の向きを反転させることができる。
The storage element 3 is disposed between the source region 7 and the other address wiring (for example, bit line) 6 disposed above and extending in the left-right direction in the drawing. The storage element 3 has a storage layer composed of a ferromagnetic layer whose magnetization direction is reversed by spin injection.
The storage element 3 is arranged near the intersection of the two types of address lines 1 and 6.
The storage element 3 is connected to the bit line 6 and the source region 7 through upper and lower contact layers 4, respectively.
As a result, a current in the vertical direction can be passed through the storage element 3 through the two types of address lines 1 and 6, and the magnetization direction of the storage layer can be reversed by spin injection.

また、本実施の形態のメモリ装置の記憶素子3の断面図を図2(a)(b)に示す。   2A and 2B are cross-sectional views of the memory element 3 of the memory device according to the present embodiment.

まず図2(a)の構造として、記憶素子3は、下層側から順に、下地層14、下部磁化固定層15L、下部絶縁層16L、記憶層17、上部絶縁層16U、上部磁化固定層15U、キャップ層18が積層されている。
即ち記憶層17に対し、上下に絶縁層16U、16Lを介して磁化固定層15U、15Lが設けられるデュアル構造となる。
2A, the memory element 3 includes, in order from the lower layer side, a base layer 14, a lower magnetization fixed layer 15L, a lower insulating layer 16L, a storage layer 17, an upper insulating layer 16U, an upper magnetization fixed layer 15U, A cap layer 18 is laminated.
That is, a dual structure is provided in which the magnetization fixed layers 15U and 15L are provided above and below the storage layer 17 via the insulating layers 16U and 16L.

このスピン注入型メモリにおいては、記憶層17の磁化M17と下部磁化固定層15Lの磁化M15Lの相対的な角度によって情報の「0」「1」を規定している。
またこのようなデュアル構造においては磁化固定層15U、15Lの磁化方向が変化しない(上部磁化固定層15Uの磁化M15Uと下部磁化固定層15Lの磁化M15Lが逆向きになっている)ことが必須である。
記憶層17と磁化固定層15U、15Lのそれぞれの間には、中間層としてトンネルバリア層となる絶縁層16U、16Lが設けられる。記憶層17と磁化固定層15L、記憶層17と磁化固定層15Uとにより、MTJ素子が構成されている。
In this spin injection memory, information “0” and “1” are defined by the relative angle between the magnetization M17 of the storage layer 17 and the magnetization M15L of the lower magnetization fixed layer 15L.
In such a dual structure, it is essential that the magnetization directions of the magnetization fixed layers 15U and 15L do not change (the magnetization M15U of the upper magnetization fixed layer 15U and the magnetization M15L of the lower magnetization fixed layer 15L are reversed). is there.
Insulating layers 16U and 16L serving as tunnel barrier layers are provided as intermediate layers between the storage layer 17 and the magnetization fixed layers 15U and 15L. The storage layer 17 and the magnetization fixed layer 15L, and the storage layer 17 and the magnetization fixed layer 15U constitute an MTJ element.

記憶層17は、磁化M17の方向が層面垂直方向に自由に変化する磁気モーメントを有する強磁性体から構成されている。磁化固定層15U、15Lは、磁化M15が膜面垂直方向に固定された磁気モーメントを有する強磁性体から構成されている。
情報の記憶は一軸異方性を有する記憶層15の磁化の向きにより行う。書込みは、膜面垂直方向に電流を印加し、スピントルク磁化反転を起こすことにより行う。このように、スピン注入により磁化の向きが反転する記憶層15に対して、例えば下部磁化固定層15Lが記憶層17の記憶情報(磁化方向)の基準とされる。
本実施の形態では、記憶層17、磁化固定層15U、15LとしてはCo−Fe−Bを用いる。
The memory layer 17 is made of a ferromagnetic material having a magnetic moment in which the direction of the magnetization M17 freely changes in the direction perpendicular to the layer surface. The magnetization fixed layers 15U and 15L are made of a ferromagnetic material having a magnetic moment in which the magnetization M15 is fixed in the direction perpendicular to the film surface.
Information is stored according to the direction of magnetization of the storage layer 15 having uniaxial anisotropy. Writing is performed by applying a current in the direction perpendicular to the film surface to cause spin torque magnetization reversal. Thus, for example, the lower magnetization fixed layer 15L is used as a reference for storage information (magnetization direction) of the storage layer 17 with respect to the storage layer 15 whose magnetization direction is reversed by spin injection.
In the present embodiment, Co—Fe—B is used for the memory layer 17 and the magnetization fixed layers 15U and 15L.

また素子全体の面積抵抗値は10Ωμm2以上、40Ωμm2以下とする。
さらに絶縁層16U、16Lにおいては、上部絶縁層16Uの面積抵抗値が下部絶縁層16L側よりも高いものとする。
In addition, the area resistance value of the entire element is 10 Ωμm 2 or more and 40 Ωμm 2 or less.
Furthermore, in the insulating layers 16U and 16L, the area resistance value of the upper insulating layer 16U is higher than that of the lower insulating layer 16L.

図2(b)は、図2(a)の構成に反強磁性層19U、19Lを加えた例である。
記憶素子3は、下層側から順に、下地層14、下部反強磁性層19L、下部磁化固定層15L、下部絶縁層16L、記憶層17、上部絶縁層16U、上部磁化固定層15U、上部反強磁性層19U、キャップ層18が積層されている。
即ち記憶層17に対し、上下に絶縁層16U、16Lを介して磁化固定層15U、15Lが設けられる。また磁化固定層15U、15Lに対して反強磁性層19U、19Lが積層される。
FIG. 2B is an example in which antiferromagnetic layers 19U and 19L are added to the configuration of FIG.
The memory element 3 includes a base layer 14, a lower antiferromagnetic layer 19L, a lower magnetization fixed layer 15L, a lower insulating layer 16L, a storage layer 17, an upper insulating layer 16U, an upper magnetization fixed layer 15U, and an upper antiferroelectric layer in order from the lower layer side. A magnetic layer 19U and a cap layer 18 are laminated.
That is, the magnetization fixed layers 15U and 15L are provided above and below the storage layer 17 via the insulating layers 16U and 16L. Antiferromagnetic layers 19U and 19L are stacked on the magnetization fixed layers 15U and 15L.

この場合、上下の磁化固定層15U,15Lの磁化を固定するために、PtMn、IrMnなどの反強磁性層19U,19Lをそれぞれ磁化固定層15U,15Lに接触させる。即ち磁化固定層15U、15Lが、反強磁性層19U,19Lとの間の交換結合により一方向異方性を有し、外部磁場がない状態での磁化方向が固定されるようにする。   In this case, in order to fix the magnetizations of the upper and lower magnetization fixed layers 15U and 15L, the antiferromagnetic layers 19U and 19L such as PtMn and IrMn are brought into contact with the magnetization fixed layers 15U and 15L, respectively. That is, the magnetization fixed layers 15U and 15L have unidirectional anisotropy by exchange coupling with the antiferromagnetic layers 19U and 19L, and the magnetization direction in the absence of an external magnetic field is fixed.

これにより外部磁場がない零磁場での磁化固定層15U、15Lの磁化方向が固定されて安定状態が一意に定まるようにしている。この場合、保磁力を超える磁界が印加された場合であっても、磁場が取り去られた後には、上下の磁化固定層15U、15Lの磁化M15U,M15Lは初めに設計された方向に戻る。
上記のように、デュアル構造の場合、必ず上部磁化固定層15Uの磁化M15Uと下部磁化固定層15Lの磁化M15Lが逆向きでないといけないため、反強磁性層19U、19Lを設けて磁化を安定させる必要性はシングル構造に比べて高い。換言すれば、デュアル構造の場合、反強磁性層19U、19Lは、記憶素子3の動作安定性に大きく寄与する。
As a result, the magnetization directions of the magnetization fixed layers 15U and 15L in a zero magnetic field with no external magnetic field are fixed, and the stable state is uniquely determined. In this case, even when a magnetic field exceeding the coercive force is applied, after the magnetic field is removed, the magnetizations M15U and M15L of the upper and lower magnetization fixed layers 15U and 15L return to the originally designed directions.
As described above, in the case of the dual structure, the magnetization M15U of the upper magnetization fixed layer 15U and the magnetization M15L of the lower magnetization fixed layer 15L must be opposite to each other, so the antiferromagnetic layers 19U and 19L are provided to stabilize the magnetization The necessity is high compared to the single structure. In other words, in the case of the dual structure, the antiferromagnetic layers 19U and 19L greatly contribute to the operational stability of the memory element 3.

以上の図2(a)(b)の実施の形態においては、特に、記憶層17が受ける実効的な反磁界の大きさが記憶層17の飽和磁化量Msよりも小さくなるように、記憶素子3の記憶層17の組成が調整されている。
即ち、記憶層17の強磁性材料Co−Fe−B組成を選定し、記憶層17が受ける実効的な反磁界の大きさを低くして、記憶層17の飽和磁化量Msよりも小さくなるようにする。
In the embodiment of FIGS. 2A and 2B described above, the storage element is particularly designed so that the effective demagnetizing field received by the storage layer 17 is smaller than the saturation magnetization amount Ms of the storage layer 17. 3 of the memory layer 17 is adjusted.
That is, the composition of the ferromagnetic material Co—Fe—B of the storage layer 17 is selected, and the magnitude of the effective demagnetizing field received by the storage layer 17 is reduced so as to be smaller than the saturation magnetization Ms of the storage layer 17. To.

さらに、本実施の形態において、中間層である絶縁層16U、16Lを、酸化マグネシウム(MgO)層としている。この場合には、磁気抵抗変化率(MR比)を高くすることができる。
このようにMR比を高くすることによって、スピン注入の効率を向上して、記憶層17の磁化M17の向きを反転させるために必要な電流密度を低減することができる。
Further, in the present embodiment, the insulating layers 16U and 16L which are intermediate layers are magnesium oxide (MgO) layers. In this case, the magnetoresistance change rate (MR ratio) can be increased.
By increasing the MR ratio in this way, the efficiency of spin injection can be improved and the current density required to reverse the direction of the magnetization M17 of the storage layer 17 can be reduced.

本実施の形態の記憶素子3は、下地層14からキャップ層18までを真空装置内で連続的に形成して、その後エッチング等の加工により記憶素子3のパターンを形成することにより、製造することができる。   The memory element 3 of the present embodiment is manufactured by continuously forming the base layer 14 to the cap layer 18 in a vacuum apparatus and then forming the pattern of the memory element 3 by processing such as etching. Can do.

以上の本実施の形態によれば、記憶素子3の記憶層17が、記憶層17が受ける実効的な反磁界の大きさが記憶層17の飽和磁化量Msよりも小さくなるように構成されているので、記憶層17が受ける反磁界が低くなっており、記憶層17の磁化M17の向きを反転させるために必要となる、書き込み電流量を低減することができる。
一方、記憶層17の飽和磁化量Msを低減しなくても書き込み電流量を低減することができるため、記憶層17の飽和磁化量Msを充分な量として、記憶層17の熱安定性を充分に確保することが可能になる。
According to the present embodiment described above, the storage layer 17 of the storage element 3 is configured such that the effective demagnetizing field received by the storage layer 17 is smaller than the saturation magnetization Ms of the storage layer 17. Therefore, the demagnetizing field received by the storage layer 17 is low, and the amount of write current necessary for reversing the direction of the magnetization M17 of the storage layer 17 can be reduced.
On the other hand, since the amount of write current can be reduced without reducing the saturation magnetization amount Ms of the storage layer 17, the thermal stability of the storage layer 17 is sufficient with the saturation magnetization amount Ms of the storage layer 17 sufficient. Can be secured.

このように、情報保持能力である熱安定性を充分に確保することができるため、特性バランスに優れた記憶素子3を構成することができる。
また図2(b)のように、磁化固定層15U、15Lを反強磁性層19U,19Lと積層させて、磁化固定層15U、15Lに一方向異方性を与えることで、磁化固定層15U、15Lの磁化は安定され、記録電流の低減、記録電流バラツキの低減、および保持特性改善に有効となる。
これにより、動作エラーをなくして、記憶素子3の動作マージンを充分に得ることができ、記憶素子3を安定して動作させることができる。
従って、安定して動作する、信頼性の高いメモリ装置を実現することができる。
As described above, since the thermal stability as the information holding capability can be sufficiently ensured, the memory element 3 having an excellent characteristic balance can be configured.
Further, as shown in FIG. 2B, the magnetization fixed layers 15U and 15L are stacked with the antiferromagnetic layers 19U and 19L, and the magnetization fixed layers 15U and 15L are given unidirectional anisotropy, whereby the magnetization fixed layer 15U. , 15L magnetization is stabilized, which is effective in reducing the recording current, reducing the recording current variation, and improving the holding characteristics.
As a result, an operation error can be eliminated, a sufficient operation margin of the memory element 3 can be obtained, and the memory element 3 can be operated stably.
Therefore, a highly reliable memory device that operates stably can be realized.

また、書き込み電流を低減して、記憶素子3に書き込みを行う際の消費電力を低減することが可能になる。
書き込み電流Icは α・Δ/ηであらわされる。(α:制動定数、Δ:熱安定性指標、η:スピン注入効率)
シングル構造に対してデュアル構造とすることにより、スピン注入効率ηの向上、書き込み電流・電圧低減、書き込みマージン拡大を実現できる。
また、垂直磁化型のため、MTJは円形で半径規定できる。従来の面内磁化型は形状磁気異方性のため、楕円形、即ち長軸を長くする必要性があったが、本実施の形態では円形でよく、面積が小さいので、電流も小さくなる。
さらに、記憶層17と中間層である絶縁層16U、16Lの界面構造制御により、面内磁化型デュアル構造に比べて、垂直磁化型デュアル構造の方がスピン注入効率を高くできるため、より書き込み電流低減が可能である。
以上のことから、本実施の形態の記憶素子3によりメモリセルを構成した、メモリ装置全体の消費電力を低減することが可能になる。
また従って、情報保持特性が優れた、安定して動作する信頼性の高いメモリ装置を実現することができ、記憶素子3を備えたメモリ装置において、消費電力を低減することができる。
In addition, it is possible to reduce the write current and reduce the power consumption when writing to the memory element 3.
The write current Ic is expressed by α · Δ / η. (Α: braking constant, Δ: thermal stability index, η: spin injection efficiency)
By using a dual structure with respect to a single structure, it is possible to improve the spin injection efficiency η, reduce the write current / voltage, and increase the write margin.
In addition, because of the perpendicular magnetization type, the MTJ is circular and can define a radius. Since the conventional in-plane magnetization type has an elliptical shape, that is, it is necessary to make the long axis long because of the shape magnetic anisotropy, in this embodiment, it may be circular and the area is small, so the current is also small.
Furthermore, by controlling the interface structure between the storage layer 17 and the insulating layers 16U and 16L, which are intermediate layers, the perpendicular magnetization type dual structure can increase the spin injection efficiency as compared with the in-plane magnetization type dual structure, so that the write current can be increased. Reduction is possible.
From the above, it is possible to reduce the power consumption of the entire memory device in which the memory cell is configured by the memory element 3 of the present embodiment.
Accordingly, a highly reliable memory device that has excellent information retention characteristics and operates stably can be realized, and power consumption can be reduced in the memory device including the memory element 3.

また本実施の形態では上記のように素子全体の面積抵抗値は10Ωum2以上、40Ωμm2以下とする。
この場合に好適な反転電流密度Jc0の値が得られる。
In the present embodiment, the area resistance value of the entire element is set to 10 Ωum 2 or more and 40 Ωμm 2 or less as described above.
In this case, a suitable value of the reversal current density Jc0 is obtained.

さらに絶縁層16U、16Lにおいては、上部絶縁層16Uの面積抵抗値が下部絶縁層16L側よりも高いものとする。
記憶層17の垂直磁気異方性は、界面異方性が支配していると推測され、下側から絶縁層/記憶層の積層状態の場合よりも下側から記憶層/絶縁層の積層状態のときに垂直磁気異方性に望ましい界面が形成され、より大きな界面異方性が得られる。このため下側から記憶層17/上部絶縁層16Uの構成を持つ上側のMTJをその素子抵抗の主体とした方が望ましいと考えられる。
なぜなら、上部絶縁層16Uが厚く、しっかり結晶性を保持していることが良好な界面異方性に結びつくため、良好なMR比や反転電流低減につながり、デュアル構造の効果がより顕著に得られるからである。
さらに、同時に上部絶縁層16Uが下部絶縁層16L側よりも厚いときにデュアル構造はより高い絶縁層破壊電圧を示すので、やはり、上部絶縁層16Uが厚く、高抵抗であることが望ましい。
Furthermore, in the insulating layers 16U and 16L, the area resistance value of the upper insulating layer 16U is higher than that of the lower insulating layer 16L.
The perpendicular magnetic anisotropy of the storage layer 17 is presumed to be governed by the interface anisotropy, and the storage layer / insulation layer lamination state from the lower side than the case of the insulation layer / storage layer lamination state from the lower side. In this case, an interface desirable for perpendicular magnetic anisotropy is formed, and a larger interface anisotropy is obtained. For this reason, it is considered that the upper MTJ having the configuration of the memory layer 17 / upper insulating layer 16U from the lower side should be mainly used as the element resistance.
This is because the upper insulating layer 16U is thick and has sufficient crystallinity to lead to good interface anisotropy, leading to a favorable MR ratio and a reduction in reversal current, and a dual structure effect can be obtained more remarkably. Because.
Furthermore, since the dual structure exhibits a higher insulating layer breakdown voltage when the upper insulating layer 16U is thicker than the lower insulating layer 16L at the same time, it is desirable that the upper insulating layer 16U is thick and has high resistance.

また記憶層17は垂直磁化を得るのにPtやPdなどの制動定数αの巨大化元素を含まず、Co/Pd積層のような極薄膜積層構造を必要としない。記憶層はαの小さなCo,Fe及び/又はBで構成され、垂直異方性の起源は界面異方性が主体である。つまりMTJ特性を犠牲にすることのない材料で構成できる。
また、書き込み電流低減により選択トランジスタのゲート幅を短縮でき、メモリセルサイズが飛躍的に縮小できる。
大容量化にも有利となる。
Further, the memory layer 17 does not include a giant element having a braking constant α such as Pt or Pd in order to obtain perpendicular magnetization, and does not require an extremely thin film laminated structure such as a Co / Pd laminated film. The memory layer is composed of Co, Fe and / or B having a small α, and the origin of perpendicular anisotropy is mainly interface anisotropy. That is, it can be made of a material that does not sacrifice MTJ characteristics.
Further, the gate width of the select transistor can be shortened by reducing the write current, and the memory cell size can be drastically reduced.
This is also advantageous for large capacity.

また、図2(a)又は図3(a)に示した記憶素子3を備え、図1に示した構成のメモリ装置は、メモリ装置を製造する際に、一般の半導体MOS形成プロセスを適用できるという利点を有している。
従って、本実施の形態のメモリ装置を、汎用メモリとして適用することが可能になる。
In addition, the memory device having the memory element 3 shown in FIG. 2A or 3A and configured as shown in FIG. 1 can apply a general semiconductor MOS formation process when manufacturing the memory device. Has the advantage.
Therefore, the memory device of this embodiment can be applied as a general-purpose memory.

<3.実験>

ここで、本実施の形態の記憶素子の構成において、具体的に記憶層17を構成する強磁性層の材料を選定することにより、記憶層が受ける実効的な反磁界の大きさを調整して、記憶素子の試料を作製し、その特性を調べた。
<3. Experiment>

Here, in the configuration of the memory element of the present embodiment, the magnitude of the effective demagnetizing field received by the memory layer is adjusted by specifically selecting the material of the ferromagnetic layer constituting the memory layer 17. A sample of the memory element was manufactured and its characteristics were examined.

実際のメモリ装置には、図1に示したように、記憶素子3以外にもスイッチング用の半導体回路等が存在するが、ここでは、記憶層17の磁化反転特性を調べる目的で、記憶素子のみを形成したウェハにより検討を行った。
なお、以下の[実験1]〜[実験4]では、図3(a)に示すシングル構造の試料を用いた。即ち、下地層14、磁化固定層15、絶縁層16、記憶層17、キャップ層18唐なる構造である。この[実験1]〜[実験4]では、記憶層17の強磁性材料Co−Fe−B組成を選定し、記憶層17が受ける実効的な反磁界の大きさを低くして、記憶層17の飽和磁化量Msよりも小さくなるようにすることについて検討した。
そして[実験5]では図2(a)に相当する試料を用い、デュアル構造の場合について検討した。
As shown in FIG. 1, an actual memory device includes a semiconductor circuit for switching in addition to the memory element 3. Here, for the purpose of examining the magnetization reversal characteristics of the memory layer 17, only the memory element is used. A study was carried out using a wafer on which the film was formed.
In the following [Experiment 1] to [Experiment 4], a sample having a single structure shown in FIG. That is, the base layer 14, the magnetization fixed layer 15, the insulating layer 16, the memory layer 17, and the cap layer 18 are structured. In [Experiment 1] to [Experiment 4], the ferromagnetic material Co—Fe—B composition of the memory layer 17 is selected, the magnitude of the effective demagnetizing field received by the memory layer 17 is reduced, and the memory layer 17 To make it smaller than the saturation magnetization amount Ms.
In [Experiment 5], a sample corresponding to FIG. 2A was used, and the case of a dual structure was examined.

[実験1]
厚さ0.725mmのシリコン基板上に、厚さ300nmの熱酸化膜を形成し、その上に図3(a)に示した構成の記憶素子3を形成した。
具体的には、図3(b)に示したように、各層の材料及び膜厚を選定した。
・下地層14:膜厚10nmのTa膜と膜厚25nmのRu膜の積層膜
・磁化固定層15:膜厚2.5nmのCoFeB膜
・トンネル絶縁層16:膜厚0.9nmの酸化マグネシウム膜
・記憶層17:磁化固定層と同じ組成のCoFeB膜
・キャップ層18:膜厚3nmのTa膜、膜厚3nmのRu膜、膜厚3nmのTa膜の積層膜
このように各層を選定し、また下地層14とシリコン基板との間に図示しない膜厚100nmのCu膜(後述するワード線となるもの)を設けた。
上記膜構成で、記憶層17の強磁性層は、材質をCo−Fe−Bの3元系合金とし、強磁性層の膜厚を2.0nmに固定した。
[Experiment 1]
A thermal oxide film having a thickness of 300 nm was formed on a silicon substrate having a thickness of 0.725 mm, and the memory element 3 having the configuration shown in FIG. 3A was formed thereon.
Specifically, as shown in FIG. 3B, the material and film thickness of each layer were selected.
-Underlayer 14: Laminated film of Ta film with a thickness of 10 nm and Ru film with a thickness of 25 nm-Magnetization fixed layer 15: CoFeB film with a thickness of 2.5 nm-Tunnel insulating layer 16: Magnesium oxide film with a thickness of 0.9 nm Memory layer 17: CoFeB film having the same composition as the magnetization fixed layer Cap layer 18: Laminated film of 3 nm thick Ta film, 3 nm thick Ru film, 3 nm thick Ta film A Cu film (not shown) having a thickness of 100 nm (to be described later) was provided between the base layer 14 and the silicon substrate.
With the above film configuration, the ferromagnetic layer of the memory layer 17 is made of a ternary alloy of Co—Fe—B, and the thickness of the ferromagnetic layer is fixed at 2.0 nm.

酸化マグネシウム膜から成る絶縁層16以外の各層は、DCマグネトロンスパッタ法を用いて成膜した。
酸化マグネシウム(MgO)膜から成る絶縁層16は、RFマグネトロンスパッタ法を用いて成膜した。
さらに、記憶素子3の各層を成膜した後に、磁場中熱処理炉で加熱処理を行った。
Each layer other than the insulating layer 16 made of a magnesium oxide film was formed using a DC magnetron sputtering method.
The insulating layer 16 made of a magnesium oxide (MgO) film was formed using an RF magnetron sputtering method.
Further, after each layer of the memory element 3 was formed, heat treatment was performed in a heat treatment furnace in a magnetic field.

次に、ワード線部分をフォトリソグラフィによってマスクした後に、ワード線以外の部分の積層膜に対してArプラズマにより選択エッチングを行うことにより、ワード線(下部電極)を形成した。
この際に、ワード線部分以外は、基板の深さ5nmまでエッチングされた。
Next, after masking the word line portion by photolithography, the word line (lower electrode) was formed by performing selective etching with Ar plasma on the laminated film other than the word line.
At this time, except for the word line portion, the substrate was etched to a depth of 5 nm.

その後、電子ビーム描画装置により記憶素子3のパターンのマスクを形成し、積層膜に対して選択エッチングを行い、記憶素子3を形成した。記憶素子3部分以外は、ワード線のCu層直上までエッチングした。
なお、特性評価用の記憶素子には、磁化反転に必要なスピントルクを発生させるために、記憶素子に充分な電流を流す必要があるため、トンネル絶縁層の抵抗値を抑える必要がある。そこで、記憶素子3のパターンを、短軸0.09μm×長軸0.18μmの楕円形状として、記憶素子3の面積抵抗値(Ωμm2)が20Ωμm2となるようにした。
Thereafter, a mask of the pattern of the memory element 3 was formed by an electron beam drawing apparatus, and selective etching was performed on the laminated film to form the memory element 3. Except for the memory element 3 portion, the etching was performed up to the Cu layer of the word line.
In addition, in order to generate the spin torque necessary for the magnetization reversal, it is necessary to flow a sufficient current through the storage element for the characteristic evaluation storage element, and thus it is necessary to suppress the resistance value of the tunnel insulating layer. Therefore, the pattern of the memory element 3 is an ellipse having a minor axis of 0.09 μm and a major axis of 0.18 μm, and the area resistance value (Ωμm 2 ) of the memory element 3 is 20 Ωμm 2 .

次に、記憶素子3部分以外を、厚さ100nm程度のAl23のスパッタリングによって絶縁した。
その後、フォトリソグラフィを用いて、上部電極となるビット線及び測定用のパッドを形成した。
このようにして、記憶素子3の試料を作製した。
Next, the portion other than the memory element 3 portion was insulated by sputtering of Al 2 O 3 having a thickness of about 100 nm.
Thereafter, a bit line to be an upper electrode and a measurement pad were formed using photolithography.
In this way, a sample of the memory element 3 was produced.

そして、上述の製造方法により、それぞれ記憶層17の強磁性層のCo−Fe−B合金の組成を変えた、記憶素子3の各試料を作製した。
Co−Fe−B合金の組成は、CoFeとBとの組成比(原子%)を80:20に固定して、CoFe中のCoの組成比x(原子%)を、90%、80%、70%、60%、50%、40%、30%、20%、10%、0%と変化させた。
Then, each sample of the memory element 3 was manufactured by changing the composition of the Co—Fe—B alloy of the ferromagnetic layer of the memory layer 17 by the above-described manufacturing method.
The composition of the Co—Fe—B alloy is such that the composition ratio (atomic%) of CoFe and B is fixed at 80:20, and the composition ratio x (atomic%) of Co in CoFe is 90%, 80%, It was changed to 70%, 60%, 50%, 40%, 30%, 20%, 10%, and 0%.

以上、作製した記憶素子3の各試料に対して、それぞれ以下のようにして、特性の評価を行った。
測定に先立ち、反転電流のプラス方向とマイナス方向の値を対称になるように制御することを可能にするため、記憶素子3に対して、外部から磁界を与えることができるように構成した。
また、記憶素子3に印加される電圧が、絶縁層16が破壊しない範囲内の1Vまでとなるように設定した。
As described above, the characteristics of each sample of the produced memory element 3 were evaluated as follows.
Prior to the measurement, the storage element 3 was configured to be able to apply a magnetic field from the outside in order to control the positive and negative values of the reversal current to be symmetrical.
Further, the voltage applied to the memory element 3 was set to 1 V within a range where the insulating layer 16 was not broken.

(飽和磁化量の測定)
飽和磁化量Msを、試料振動型磁力計(Vibrating Sample Magnetometer)を使用した、VSM測定によって、測定した。
(Measurement of saturation magnetization)
The saturation magnetization amount Ms was measured by VSM measurement using a vibrating sample magnetometer.

(実効的な反磁界の測定)
実効的な反磁界の測定用の試料として、上述した記憶素子3の試料とは別に、記憶素子3を構成する各層を形成し、これを20mm×20mm角の平面パターンに形成した試料を作製した。
そして、FMR(Ferromagnetic Resonance)測定によって、実効的な反磁界の大きさMeffectiveを求めた。
このFMR測定によって求められる、任意の外部磁場Hexに対する共鳴周波数fFMRは、下記の式(3)で与えられる。
(Measurement of effective demagnetizing field)
As a sample for measuring an effective demagnetizing field, a sample in which each layer constituting the memory element 3 was formed separately from the above-described sample of the memory element 3 and formed into a 20 mm × 20 mm square pattern was prepared. .
The effective demagnetizing field magnitude Meffective was determined by FMR (Ferromagnetic Resonance) measurement.
The resonance frequency fFMR obtained by this FMR measurement with respect to an arbitrary external magnetic field Hex is given by the following equation (3).

Figure 2012064624
Figure 2012064624

ここで、式(3)中のMeffectiveは、4πMeffective=4πMs−H⊥(H⊥:膜面に垂直な方向の異方性磁界)で表すことができる。   Here, Meffective in the formula (3) can be expressed by 4πMeffective = 4πMs−H⊥ (H⊥: an anisotropic magnetic field in a direction perpendicular to the film surface).

(反転電流値及び熱安定性の測定)
本実施の形態による記憶素子3の書き込み特性を評価する目的で、反転電流値の測定を行った。
記憶素子3に10μsから100msのパルス幅の電流を流して、その後の記憶素子3の抵抗値を測定した。
さらに、記憶素子3に流す電流量を変化させて、この記憶素子3の記憶層17の磁化M1の向きが反転する電流値を求めた。この電流値のパルス幅依存性をパルス幅1nsに外挿した値を、反転電流値とした。
また、反転電流値のパルス幅依存性の傾きは、記憶素子3の前述した熱安定性の指標(Δ)に対応する。反転電流値がパルス幅によって変化しない(傾きが小さい)ほど、熱の擾乱に強いことを意味する。
そして、記憶素子3間のばらつきを考慮するために、同一構成の記憶素子3を20個程度作製して、上述の測定を行い、反転電流値及び熱安定性の指標Δの平均値を求めた。
さらに、測定により得られた反転電流値の平均値と、記憶素子3の平面パターンの面積とから、反転電流密度Jc0を算出した。
(Measurement of reversal current value and thermal stability)
For the purpose of evaluating the writing characteristics of the memory element 3 according to the present embodiment, the inversion current value was measured.
A current having a pulse width of 10 μs to 100 ms was passed through the memory element 3, and the subsequent resistance value of the memory element 3 was measured.
Furthermore, the amount of current flowing through the storage element 3 was changed, and a current value at which the direction of the magnetization M1 of the storage layer 17 of the storage element 3 was reversed was obtained. A value obtained by extrapolating the pulse width dependence of the current value to a pulse width of 1 ns was defined as an inversion current value.
Further, the inclination of the pulse width dependency of the inversion current value corresponds to the above-described thermal stability index (Δ) of the memory element 3. It means that the more the reverse current value does not change with the pulse width (the smaller the slope), the stronger the heat disturbance.
Then, in order to take into account the variation between the storage elements 3, about 20 storage elements 3 having the same configuration were produced, and the above-described measurement was performed to obtain the average value of the inversion current value and the thermal stability index Δ. .
Further, the reversal current density Jc0 was calculated from the average value of the reversal current values obtained by the measurement and the area of the planar pattern of the memory element 3.

記憶素子3の各試料について、記憶層17のCo−Fe−B合金の組成と、飽和磁化量Ms及び実効的な反磁界の大きさMeffectiveの測定結果、さらに飽和磁化量と実効的な反磁界の大きさとの比Meffective/Msを表1に示す。ここで、表1に記載の記憶層17のCo−Fe−B合金のCo量は原子%で示している。   For each sample of the storage element 3, the composition of the Co—Fe—B alloy of the storage layer 17, the measurement result of the saturation magnetization amount Ms and the effective demagnetizing field magnitude Meffective, the saturation magnetization amount and the effective demagnetizing field Table 1 shows the ratio Meffective / Ms with respect to the size. Here, the Co content of the Co—Fe—B alloy of the memory layer 17 shown in Table 1 is shown in atomic%.

Figure 2012064624
Figure 2012064624

表1から、(CoxFe100-x8020のCo量xが70%以下の場合においては、実効的な反磁界の大きさ(Meffective)は飽和磁化量Msよりも小さく、つまり、Co量xが70%以下のときの比Meffective/はMs、1.0より小さな値になっている。
さらに、Co量xが小さくなるほど、MeffectiveとMsの差が大きくなっていることが確認できる。
Table 1, in the (Co x Fe 100-x) 80 when the amount of Co (x) of B 20 is 70% or less, the level of effective demagnetizing field (Meffective) is smaller than the saturation magnetization amount Ms, that is, The ratio Meffective / when the Co amount x is 70% or less is smaller than Ms, 1.0.
Furthermore, it can be confirmed that the difference between Meffective and Ms increases as the Co amount x decreases.

反転電流値の測定結果を図4に示し、熱安定性の指標の測定結果を図5に示す。
図4は、記憶層17のCo−Fe−B合金のCo量x(CoFe中の含有量;原子%)と、反転電流値から求めた反転電流密度Jc0との関係を示している。
図5は、記憶層17のCo−Fe−B合金のCo量(CoFe中の含有量;原子%)と、熱安定性の指標Δ(KV/kBT)との関係を示している。
The measurement result of the reverse current value is shown in FIG. 4, and the measurement result of the thermal stability index is shown in FIG.
FIG. 4 shows the relationship between the Co amount x (content in CoFe; atomic%) of the Co—Fe—B alloy of the memory layer 17 and the reversal current density Jc0 obtained from the reversal current value.
FIG. 5 shows the relationship between the Co content of the Co—Fe—B alloy of the memory layer 17 (content in CoFe; atomic%) and the thermal stability index Δ (KV / k B T).

図4より、Co量xが小さくになるにつれて、反転電流密度Jc0が小さくなっていくことがわかる。
これは、Co量xが小さくなった場合、飽和磁化量Msは増加するが実効的な反磁界Meffectiveが小さくなるために、両者の積(Ms×Meffective)としては小さくなることに起因する。
FIG. 4 shows that the reversal current density Jc0 decreases as the Co amount x decreases.
This is because when the Co amount x decreases, the saturation magnetization amount Ms increases, but the effective demagnetizing field Meffective decreases, so that the product of both (Ms × Meffective) decreases.

図5より、Co量xが小さくなるにつれて、熱安定性の指標Δ(=KV/kBT)が大きくなっていき、Co量xがある程度以上小さくなると熱安定性の指標Δが大きい値で安定することが分かる。
これは、図5に示した飽和磁化量Msの測定結果と、式(2)より熱安定性の指標Δが飽和磁化量Msに比例することとから予想される変化とよく一致している。
From FIG. 5, as the Co amount x decreases, the thermal stability index Δ (= KV / k B T) increases, and when the Co amount x decreases to a certain extent, the thermal stability index Δ increases. It turns out to be stable.
This is in good agreement with the change expected from the measurement result of the saturation magnetization amount Ms shown in FIG. 5 and the fact that the thermal stability index Δ is proportional to the saturation magnetization amount Ms from the equation (2).

表1、図4、図5の結果より、実効的な反磁界Meffectiveが飽和磁化量Msよりも小さくなる、Co量xが70%以下の組成において、Msを下げるといった熱安定性を犠牲にする手法を用いずに、高い熱安定性を有したまま、反転電流値Jc0を低減できることが明らかになった。   From the results of Table 1, FIG. 4, and FIG. 5, the thermal destabilization is sacrificed in the composition in which the effective demagnetizing field Meffective is smaller than the saturation magnetization Ms and the Co content x is 70% or less. It has been clarified that the reversal current value Jc0 can be reduced without using a technique while maintaining high thermal stability.

[実験2]
上記の[実験1]により、(CoxFe100-x8020の場合、Co量xが70%より大きい組成で高い熱安定性を有したまま、反転電流値Jc0を低減できることがわかった。
そこで、[実験2]において(Co70Fe3080z、および(Co80Fe2080z組成の記憶層17を用いて、B量zがCoとFeの比とMeffective/Msにどのような影響を与えるかを調べた。試料の詳細は[実験1]と同様である。
[Experiment 2]
The Experiment 1 above, found to be reduced in the case of (Co x Fe 100-x) 80 B 20, while the amount of Co (x) had a high thermal stability at greater than 70% composition, the inversion current value Jc0 It was.
Therefore, in [Experiment 2], using the storage layer 17 having a composition of (Co 70 Fe 30 ) 80 B z and (Co 80 Fe 20 ) 80 B z , the B amount z is set to the ratio of Co to Fe and Meffective / Ms. We examined what kind of effect it has. The details of the sample are the same as in [Experiment 1].

表2に(Co70Fe30100-zzで、B量z(原子%)を5〜40%としたCoFeB合金の組成と、飽和磁化量Ms及び実効的な反磁界の大きさMeffectiveの測定結果、さらに飽和磁化量と実効的な反磁界の大きさとの比Meffective/Msを示す。
また表3には、(Co80Fe20100-zzの場合で、同様に、B量z(原子%)を5〜40%としたCoFeB合金の組成と、飽和磁化量Ms、実効的な反磁界の大きさMeffective、比Meffective/Msを示している。
Table 2 shows the composition of a CoFeB alloy with (Co 70 Fe 30 ) 100-z B z and a B amount z (atomic%) of 5 to 40%, a saturation magnetization amount Ms, and an effective demagnetizing field magnitude M effective. Further, the ratio Meffective / Ms between the saturation magnetization and the effective demagnetizing field is shown.
Table 3 also shows the composition of the CoFeB alloy in which the amount of B (z) (atomic%) is 5 to 40%, the saturation magnetization Ms, and the effective in the case of (Co 80 Fe 20 ) 100-z B z. The demagnetizing field magnitude Meffective and the ratio Meffective / Ms are shown.

Figure 2012064624
Figure 2012064624

Figure 2012064624
Figure 2012064624

表2の結果より、(Co70Fe30100-zzのようにCoとFeの比を70/30で固定した場合、B量z=40原子%以外の組成では飽和磁化量Msが実効的な反磁界Meffectiveより小さくなっていることが確認できる。 From the results shown in Table 2, when the ratio of Co and Fe is fixed at 70/30, such as (Co 70 Fe 30 ) 100-z B z , the saturation magnetization Ms is not obtained for compositions other than B content z = 40 atomic%. It can be confirmed that the value is smaller than the effective demagnetizing field Meffective.

表3の結果より、(Co80Fe20100-zzのようにCoとFeの比を80/20で固定した場合、いずれの組成においても飽和磁化量Msが実効的な反磁界Meffectiveより大きくなっていることが確認できる。 From the results shown in Table 3, when the ratio of Co and Fe is fixed at 80/20 as in (Co 80 Fe 20 ) 100-z B z , the saturation magnetization Ms is effective demagnetizing field Meffective in any composition. It can be confirmed that it is larger.

上述の表1〜3の結果より、B量zが30原子%以下の範囲であれば、飽和磁化量Msと実効的な反磁界Meffectiveの大小関係はCoとFeの比で決定されることが明らかになった。
従って、記憶層17の飽和磁化量Msが実効的な反磁界Meffectiveより小さくなるCo−Fe−B合金の組成は、
0≦Cox≦70、
30≦Fey≦100、
0<Bz≦30において、
(Cox−Fey)100-z−Bzである。
From the results of Tables 1 to 3, if the B amount z is in the range of 30 atomic% or less, the magnitude relationship between the saturation magnetization Ms and the effective demagnetizing field Meffective is determined by the ratio of Co and Fe. It was revealed.
Therefore, the composition of the Co—Fe—B alloy in which the saturation magnetization amount Ms of the storage layer 17 is smaller than the effective demagnetizing field Meffective is:
0 ≦ Co x ≦ 70,
30 ≦ Fe y ≦ 100,
In 0 <B z ≦ 30,
It is (Co x -Fe y) 100- z -B z.

[実験3]
Gbitクラスのスピン注入型メモリでは、記録素子のサイズが100nmφ以下になることが想定される。そこで、[実験3]において、50nmφのサイズの記録素子を用いて、熱安定性を評価した。
Co−Fe−B合金の組成は、CoFeとBとの組成比(原子%)を80:20に固定して、CoFe中のCoの組成比x(原子%)を、90%、80%、70%、60%、50%、40%、30%、20%、10%、0%と変化させた。
素子サイズ以外の試料の詳細は[実験1]と同様である。
[Experiment 3]
In the Gbit class spin injection type memory, the size of the recording element is assumed to be 100 nmφ or less. Therefore, in [Experiment 3], thermal stability was evaluated using a recording element having a size of 50 nmφ.
The composition of the Co—Fe—B alloy is such that the composition ratio (atomic%) of CoFe and B is fixed at 80:20, and the composition ratio x (atomic%) of Co in CoFe is 90%, 80%, It was changed to 70%, 60%, 50%, 40%, 30%, 20%, 10%, and 0%.
Details of the sample other than the element size are the same as those in [Experiment 1].

記録素子3のサイズが50nmφの場合のCo−Fe−B合金のCo量(CoFe中の含有量;原子%)と熱安定性の指標Δ(KV/kBT)の関係を図6に示す。 FIG. 6 shows the relationship between the Co amount (content in CoFe; atomic%) of the Co—Fe—B alloy and the thermal stability index Δ (KV / k B T) when the size of the recording element 3 is 50 nmφ. .

図6より、素子サイズが50nmφになったことにより、熱安定性指数ΔのCo−Fe−B合金組成依存性が、図5に示した短軸0.09μm×長軸0.18μmの楕円形状記録素子で得られたΔのCo−Fe−B合金組成依存性から大きく変化したことが分かる。   As shown in FIG. 6, when the element size is 50 nmφ, the dependence of the thermal stability index Δ on the Co—Fe—B alloy composition is an elliptical shape with the minor axis 0.09 μm × major axis 0.18 μm shown in FIG. It can be seen that Δ greatly obtained from the Co—Fe—B alloy composition dependency of Δ obtained in the recording element.

図6によると、Feが60原子%以上存在するCo−Fe−B合金組成の場合にのみ、高い熱安定性が保持されている。
種々の検討を行った結果、Feが60原子%以上存在するCo−Fe−B合金が極微小な記録素子において高い熱安定性Δを示す理由は、Co−Fe−B合金の磁化が膜面面直方向を向いていることに起因していることが明らかになった。
Co−Fe−B合金の磁化が膜面面直方向になっている理由は、飽和磁化量Msが実効的な反磁界Meffectiveより著しく小さい組成であることに起因していると思われる。
また、垂直磁化膜になると極微小素子においても熱安定性が保たれる理由は、式(2)中のHk[実効的な異方性磁界]に関係しており、垂直磁化膜のHkは一般的に面内磁化膜よりも遥かに大きな値になる。つまり、垂直磁化膜では、大きなHkの効果により、面内磁化膜では十分な熱安定性Δを確保できない極微小な素子においても高い熱安定性Δを保つことが出来る。
上記の実験結果から、(CoxFe100-x8020という組成のCo−Fe−B合金では、Fe100-xが60以上になる場合、Gbitクラスのスピン注入を利用したメモリ装置に好適となるといえる。
According to FIG. 6, high thermal stability is maintained only in the case of a Co—Fe—B alloy composition in which Fe is present at 60 atomic% or more.
As a result of various studies, the reason why the Co—Fe—B alloy having Fe of 60 atomic% or more exhibits high thermal stability Δ in a very small recording element is that the magnetization of the Co—Fe—B alloy is the film surface. It became clear that it was caused by facing in the direction perpendicular to the surface.
The reason why the magnetization of the Co—Fe—B alloy is in the direction perpendicular to the film surface is thought to be due to the fact that the saturation magnetization Ms has a composition that is significantly smaller than the effective demagnetizing field Meffective.
In addition, the reason why the thermal stability is maintained even in a microelement when it is a perpendicular magnetization film is related to Hk [effective anisotropic magnetic field] in the equation (2), and the Hk of the perpendicular magnetization film is Generally, the value is much larger than that of the in-plane magnetization film. That is, in the perpendicular magnetization film, due to the effect of large Hk, high thermal stability Δ can be maintained even in a very small element that cannot secure sufficient thermal stability Δ in the in-plane magnetization film.
From the above experimental results, the (Co x Fe 100-x) 80 Co-Fe-B alloy having the composition of B 20, if the Fe 100-x is 60 or more, the memory device using the spin of Gbit class It can be said that it is preferable.

[実験4]
上記[実験3]において、(CoxFe100-x8020という組成のCo−Fe−B合金では、Fe量が60以上になる場合、Gbitクラスのスピン注入を利用したメモリ装置に好適となることを示した。[実験4]では、さらに、B量を5〜30原子%の範囲のCo−Fe−B合金で50nmφのサイズの記録素子を作製し、熱安定性を評価した。
素子サイズ以外の試料の詳細は[実験1]と同様である。
[Experiment 4]
In the Experiment 3, in the (Co x Fe 100-x) 80 Co-Fe-B alloy having the composition of B 20, if the Fe content is more than 60, preferably in a memory device using the spin of Gbit class It was shown that. In [Experiment 4], a recording element having a size of 50 nmφ was manufactured using a Co—Fe—B alloy having a B content in the range of 5 to 30 atomic%, and thermal stability was evaluated.
Details of the sample other than the element size are the same as those in [Experiment 1].

Co量x=50、40、30、20、10、0およびB量z=5、10、20、30という範囲における(CoxFe100-x100-zzという組成のCo−Fe−B合金と熱安定性の指標Δ(KV/kBT)の関係を表4に示す。 Co—Fe— having a composition of (Co x Fe 100-x ) 100-z B z in the range of Co amount x = 50, 40, 30, 20, 10, 0 and B amount z = 5, 10, 20, 30 Table 4 shows the relationship between the alloy B and the thermal stability index Δ (KV / k B T).

Figure 2012064624
Figure 2012064624

表4より、Co量x=50かつB量z=5〜30の場合を除いたすべての組成において熱安定性Δが大きく保たれていることが分かる。
つまり、[実験4]の結果と同様に、Co量x=50と60がGbitクラスのスピン注入型メモリに対応した極微小素子で高い熱安定性を確保する際の境界線になることが明らかになった。
From Table 4, it can be seen that the thermal stability Δ is largely maintained in all compositions except for the case where the Co amount x = 50 and the B amount z = 5-30.
That is, similarly to the result of [Experiment 4], it is clear that the Co amounts x = 50 and 60 are boundaries for ensuring high thermal stability in a micro device corresponding to a Gbit class spin injection memory. Became.

従って、上記の結果より、記憶層17のCo−Fe−B合金の組成が、
0≦Cox≦40、
60≦Fey≦100、
0<Bz≦30において、
(Cox−Fey)100-z−Bzである場合、Gbitクラスのスピン注入型メモリを作製するのに好適であることが判明した。
Therefore, from the above results, the composition of the Co—Fe—B alloy of the memory layer 17 is
0 ≦ Co x ≦ 40,
60 ≦ Fe y ≦ 100,
In 0 <B z ≦ 30,
(Co x -Fe y) when a 100-z -B z, it is suitable for producing a spin injection type memory of Gbit class has been found.

なおCo−Fe−B合金は、CoとFe比のFeが大きい組成において、MeffectiveとMsの乖離が大きくなり、垂直磁化し易くなるため、熱安定性が確保し易くなる。
そのため、磁気メモリの容量が増加し、記憶素子3のサイズが小さくなったときはFeを多く含むCo−Fe−B合金の方が熱安定性を確保し易くなる。
そこで、例えば、Feyが60、70nmφの記憶層17でGbitクラスのスピン注入型磁気メモリが実現できている状況を考えると、記憶素子3の直径が5nmφ小さくなる毎にCo−Fe−B合金のFe量yは5ずつ増えた状態になっていることが望ましい。
例えばFe量yは、上記の(Cox−Fey)100-z−Bzの場合において、CoFe中の含有量としての原子%が65%、70%、75%、80%・・・という組成とする(Co量xでいえば、35%,30%,25%,20%・・・とする)ことが、記憶素子サイズの縮小に応じてより好適な例となる。
Note that the Co—Fe—B alloy has a large Co and Fe ratio Fe, and the difference between Meffective and Ms becomes large, and it becomes easy to perform perpendicular magnetization, so that it is easy to ensure thermal stability.
Therefore, when the capacity of the magnetic memory is increased and the size of the memory element 3 is reduced, the Co—Fe—B alloy containing a large amount of Fe is more likely to ensure thermal stability.
Thus, for example, considering the situation where a Gbit class spin-injection type magnetic memory can be realized with the storage layer 17 having Fe y of 60, 70 nmφ, the Co—Fe—B alloy every time the diameter of the storage element 3 decreases by 5 nmφ. It is desirable that the Fe amount y is increased by 5 at a time.
For example Fe amount y, in case of the above (Co x -Fe y) 100- z -B z, atomic% as the content in the CoFe 65%, 70%, 75%, of 80%.. A composition (in terms of Co amount x, 35%, 30%, 25%, 20%,...) Is a more preferable example in accordance with the reduction in the memory element size.

[実験5]
次に、デュアル構造の場合の検討を行った。
この実験でも、厚さ0.725mmのシリコン基板上に、厚さ300nmの熱酸化膜を形成し、その上に図2(a)の構造に相当するに記憶素子3を形成した。
図2(a)の構造に相当する試料を試料3Aとする。また測定のため、試料3Aの一部の層構造の試料3Bも用いた。
[Experiment 5]
Next, the case of the dual structure was examined.
Also in this experiment, a thermal oxide film having a thickness of 300 nm was formed on a silicon substrate having a thickness of 0.725 mm, and the memory element 3 corresponding to the structure of FIG.
A sample corresponding to the structure of FIG. For the measurement, a sample 3B having a partial layer structure of the sample 3A was also used.

試料3Aは具体的には、図7(a)に示すように各層の材料及び膜厚を選定した。
・下地層14:膜厚10nmのTa膜と膜厚25nmのRu膜の積層膜
・下部磁化固定層15L:積層フェリピン構造を有する膜厚1.5nmのCoFe膜と膜厚0.8nmのRu膜と膜厚1.5nmのFeCoB膜の積層膜
・下部絶縁層16L:膜厚1nm前後の酸化マグネシウム膜
・記憶層17:膜厚2nmのFeCoB膜
・上部絶縁層16U:膜厚1nm前後の酸化マグネシウム膜
・上部磁化固定層15U:膜厚1.5nmのFeCoB膜
・キャップ層18:膜厚3nmのTa膜、膜厚3nmのRu膜、膜厚3nmのTa膜の積層膜
Specifically, for the sample 3A, the material and film thickness of each layer were selected as shown in FIG.
Underlayer 14: Laminated film of 10 nm thick Ta film and 25 nm thick Ru film Lower magnetization pinned layer 15 L: CoFe film having a laminated ferripin structure and 1.5 nm thick CoFe film and 0.8 nm thick Ru film And a lower insulating layer 16L: a magnesium oxide film having a thickness of about 1 nm; a memory layer 17: a FeCoB film having a thickness of 2 nm; and an upper insulating layer 16U: a magnesium oxide having a thickness of about 1 nm. Film / Upper magnetization fixed layer 15U: FeCoB film with a film thickness of 1.5 nm / Cap layer 18: Laminated film of Ta film with a film thickness of 3 nm, Ru film with a film thickness of 3 nm, Ta film with a film thickness of 3 nm

試料3Aに相当する各試料(後述するサンプル1〜7)では、下側のトンネルバリア層となる下部絶縁層16Lは酸化マグネシウム膜で膜厚を1nm前後で変化させて面積抵抗値を調整した。
また、各サンプルでは、上側のトンネルバリア層となる上部絶縁層16Uについても、酸化マグネシウム膜で膜厚を1nm前後で変化させて面積抵抗値を調整した。
また、記憶層17への漏れ磁界がキャンセルされるように、下部磁化固定層15Lと上部磁化固定層15Uの漏れ磁界を調節した。
In each sample (samples 1 to 7 described later) corresponding to the sample 3A, the lower insulating layer 16L serving as the lower tunnel barrier layer was a magnesium oxide film, and the thickness was changed around 1 nm to adjust the sheet resistance.
In each sample, the area resistance value was adjusted by changing the film thickness of the upper insulating layer 16U serving as the upper tunnel barrier layer to about 1 nm with a magnesium oxide film.
Further, the leakage magnetic fields of the lower magnetization fixed layer 15L and the upper magnetization fixed layer 15U were adjusted so that the leakage magnetic field to the storage layer 17 was canceled.

また下地層14とシリコン基板との間に図示しない膜厚100nmのCu膜(後述するワード線となるもの)を設けて、各層を形成した。   Further, a Cu film (not shown) having a thickness of 100 nm (to be a word line described later) was provided between the base layer 14 and the silicon substrate to form each layer.

記憶素子3の試料3Aは次のように作製した。
酸化マグネシウム膜から成る上下の絶縁層16U、16L以外の各層は、DCマグネトロンスパッタ法を用いて成膜した。
酸化マグネシウム(MgO)膜から成る上下の絶縁層16U、16Lは、RFマグネトロンスパッタ法を用いて成膜した。
さらに、記憶素子3の各層を成膜した後に、磁場中熱処理炉で加熱処理を行った。
A sample 3A of the memory element 3 was produced as follows.
Each layer other than the upper and lower insulating layers 16U and 16L made of a magnesium oxide film was formed by DC magnetron sputtering.
The upper and lower insulating layers 16U and 16L made of a magnesium oxide (MgO) film were formed using an RF magnetron sputtering method.
Further, after each layer of the memory element 3 was formed, heat treatment was performed in a heat treatment furnace in a magnetic field.

次に、ワード線部分をフォトリソグラフィによってマスクした後に、ワード線以外の部分の積層膜に対してArプラズマにより選択エッチングを行うことにより、ワード線(下部電極)を形成した。この際に、ワード線部分以外は、基板の深さ5nmまでエッチングされた。
その後、電子ビーム描画装置により記憶素子3のパターンのマスクを形成し、積層膜に対して選択エッチングを行い、記憶素子3を形成した。記憶素子3部分以外は、ワード線のCu層直上までエッチングした。
なお、特性評価用の記憶素子には、磁化反転に必要なスピントルクを発生させるために、記憶素子に充分な電流を流す必要があるため、トンネル絶縁層の抵抗値を抑える必要がある。そこで、記憶素子3のパターンを、短軸0.09μm×長軸0.09μmの円形状として、下側及び上側の絶縁層16U、16Lの膜厚調節により、記憶素子3の面積抵抗値(Ωμm2)が5〜100Ωμm2となるようにした。
Next, after masking the word line portion by photolithography, the word line (lower electrode) was formed by performing selective etching with Ar plasma on the laminated film other than the word line. At this time, except for the word line portion, the substrate was etched to a depth of 5 nm.
Thereafter, a mask of the pattern of the memory element 3 was formed by an electron beam drawing apparatus, and selective etching was performed on the laminated film to form the memory element 3. Except for the memory element 3 portion, the etching was performed up to the Cu layer of the word line.
In addition, in order to generate the spin torque necessary for the magnetization reversal, it is necessary to flow a sufficient current through the storage element for the characteristic evaluation storage element, and thus it is necessary to suppress the resistance value of the tunnel insulating layer. Therefore, the pattern of the memory element 3 is circular with a minor axis of 0.09 μm and a major axis of 0.09 μm, and the area resistance value (Ωμm) of the memory element 3 is adjusted by adjusting the film thickness of the lower and upper insulating layers 16U and 16L. 2 ) was set to 5 to 100 Ωμm 2 .

次に、記憶素子3部分以外を、厚さ100nm程度のAl23のスパッタリングによって絶縁した。その後、フォトリソグラフィを用いて、上部電極となるビット線及び測定用のパッドを形成した。
このようにして、記憶素子3の試料を作製した。
磁化固定層15U、15L、記憶層17のCo−Fe−B合金の組成は、(Co30%−Fe70%)80%−B20%(いずれも原子%)とした。
Next, the portion other than the memory element 3 portion was insulated by sputtering of Al 2 O 3 having a thickness of about 100 nm. Thereafter, a bit line to be an upper electrode and a measurement pad were formed using photolithography.
In this way, a sample of the memory element 3 was produced.
The composition of the Co—Fe—B alloys of the magnetization fixed layers 15U and 15L and the memory layer 17 was (Co 30% -Fe 70%) 80% -B 20% (both atomic%).

また測定のために試料3Aに相当する各サンプルに対応する試料3Bも作成した。
試料3Bは、図7(b)に示すように、試料3Aの下地層14から記憶層17までの層構造を持つものとした。これは、下部絶縁層16L側のみの面積抵抗値、JcO値を測定するための試料である。
つまり絶縁層16U、16Lの面積抵抗値を調整した試料3Aの各サンプルのそれぞれについて、同様の絶縁層16Lの面積抵抗値の試料3Bを作成した。
In addition, a sample 3B corresponding to each sample corresponding to the sample 3A was also prepared for measurement.
The sample 3B has a layer structure from the base layer 14 to the memory layer 17 of the sample 3A as shown in FIG. 7B. This is a sample for measuring the sheet resistance value and the JcO value only on the lower insulating layer 16L side.
That is, for each sample of the sample 3A in which the sheet resistance values of the insulating layers 16U and 16L were adjusted, the sample 3B having the same sheet resistance value of the insulating layer 16L was created.

以上、作製した試料3Aおよび3Bの各サンプルに対して、それぞれ以下のようにして、特性の評価を行った。
測定に先立ち、反転電流のプラス方向とマイナス方向の値を対称になるように制御することを可能にするため、記憶素子3に対して、外部から磁界を与えることができるように構成した。また、記憶素子3に印加される電圧が、絶縁層16U、16Lが破壊しない範囲内の1Vまでとなるように設定した。
As described above, the characteristics of the produced samples 3A and 3B were evaluated as follows.
Prior to the measurement, the storage element 3 was configured to be able to apply a magnetic field from the outside in order to control the positive and negative values of the reversal current to be symmetrical. In addition, the voltage applied to the memory element 3 was set to 1 V within a range where the insulating layers 16U and 16L were not broken.

(磁化曲線の測定)
各試料の磁化曲線を、試料振動型磁力計(Vibrating Sample Magnetometer)を使用した、VSM測定によって、測定した。このとき、測定には微細加工後の素子ではなく、ウェハ上に磁化曲線評価用に特別に設けた8mm×8mm程度のバルクフィルム部分を用いた。また測定磁界は、膜面垂直方向に印加した。

(反転電流値及び熱安定性の測定)
記憶素子3の書き込み特性を評価する目的で、反転電流値の測定を行った。
各試料に10μsから100msのパルス幅の電流を流して、その後の各試料の抵抗値を測定した。さらに、各試料に流す電流量を変化させて、各試料の記憶層17の磁化M17の向きが反転する電流値を求めた。この電流値のパルス幅依存性をパルス幅1nsに外挿した値を、反転電流値とした。
また、反転電流値のパルス幅依存性の傾きは、記憶素子3の前述した熱安定性の指標(Δ)に対応する。反転電流値がパルス幅によって変化しない(傾きが小さい)ほど、熱の擾乱に強いことを意味する。
そして、各試料間のばらつきを考慮するために、同一構成の試料を各々20個程度作製して、上述の測定を行い、反転電流値及び熱安定性の指標Δの平均値を求めた。
さらに、測定により得られた反転電流値の平均値と、記憶素子3の平面パターンの面積とから、反転電流密度Jc0を算出した。

(面積抵抗値の測定)
まず、記憶素子全体の抵抗値を測定した。
また、各サンプルの記憶素子に対して、図7(b)に示す下側半分の磁気抵抗素子の試料3Bを別に作製して、その抵抗値及び反転電流値を測定した。
そして、記憶素子全体の抵抗値と下半分の磁気抵抗素子の抵抗値及び反転電流値から下側の磁気抵抗効果と上側の磁気抵抗効果を分けて導出し、デュアル構造の効果を求めた。
(Measurement of magnetization curve)
The magnetization curve of each sample was measured by VSM measurement using a sample vibrating magnetometer. At this time, not the element after microfabrication but a bulk film portion of about 8 mm × 8 mm specially provided for evaluating the magnetization curve on the wafer was used for the measurement. The measurement magnetic field was applied in the direction perpendicular to the film surface.

(Measurement of reversal current value and thermal stability)
For the purpose of evaluating the writing characteristics of the memory element 3, the inversion current value was measured.
A current having a pulse width of 10 μs to 100 ms was passed through each sample, and then the resistance value of each sample was measured. Further, the amount of current flowing through each sample was changed to obtain a current value at which the direction of the magnetization M17 of the storage layer 17 of each sample was reversed. A value obtained by extrapolating the pulse width dependence of the current value to a pulse width of 1 ns was defined as an inversion current value.
Further, the inclination of the pulse width dependency of the inversion current value corresponds to the above-described thermal stability index (Δ) of the memory element 3. It means that the more the reverse current value does not change with the pulse width (the smaller the slope), the stronger the heat disturbance.
Then, in order to take into account the variation between the samples, about 20 samples each having the same configuration were prepared, the above-described measurement was performed, and the average value of the inversion current value and the thermal stability index Δ was obtained.
Further, the reversal current density Jc0 was calculated from the average value of the reversal current values obtained by the measurement and the area of the planar pattern of the memory element 3.

(Measurement of sheet resistance)
First, the resistance value of the entire memory element was measured.
Further, for the memory element of each sample, a sample 3B of the lower half magnetoresistive element shown in FIG. 7B was separately prepared, and its resistance value and inversion current value were measured.
Then, the lower magnetoresistive effect and the upper magnetoresistive effect were derived separately from the resistance value of the entire memory element, the resistance value of the lower half magnetoresistive element, and the inversion current value, and the effect of the dual structure was obtained.

VSMにより得られた各サンプルの保磁力、およびスピン注入磁化反転測定の結果から得られた、各サンプルの反転電流密度Jc0および熱安定性の指標Δの値は次のようになった。   The values of the reversal current density Jc0 and the thermal stability index Δ of each sample obtained from the coercive force of each sample obtained by VSM and the results of spin injection magnetization reversal measurement were as follows.

メモリとしては、Δは45以上必要である。各サンプルの場合、記憶層17のFeCoB膜の膜厚を2nm確保しているので、Δ値は50を確保している。
一方、書き込み電圧とバリア破壊電圧のマージンを確保するにはJc0値は4MA/cm2以下が必要である。前述したように、一般にΔ値とJc0値はトレードオフの関係にある。
As a memory, Δ needs to be 45 or more. In each sample, since the film thickness of the FeCoB film of the memory layer 17 is 2 nm, the Δ value is 50.
On the other hand, in order to secure a margin between the write voltage and the barrier breakdown voltage, the Jc0 value needs to be 4 MA / cm 2 or less. As described above, Δ value and Jc0 value are generally in a trade-off relationship.

表5は、上記の試料3Aとして、絶縁層16U、16Lの厚みを調整して、面積抵抗値を調整した各サンプルについて、反転電流密度Jc0、保磁力Oe、熱安定性指標Δの値を表5に示す。   Table 5 shows the values of the reversal current density Jc0, the coercive force Oe, and the thermal stability index Δ for each sample in which the thickness of the insulating layers 16U and 16L is adjusted and the sheet resistance value is adjusted as the sample 3A. As shown in FIG.

Figure 2012064624
Figure 2012064624

この表5において、デュアル構造の面積抵抗値は、図7(a)の試料3Aで測定した値であり、下側のみの面積抵抗値とは、対応する構造の図7(b)の試料3Bで測定した値である。
上側の面積抵抗値は、デュアル構造の面積抵抗値から下側のみの面積抵抗値を減算した値となる。
デュアル構造のJcO値、下側のみのJcO値についても同様である。
なお、サンプル1〜7は、デュアル構造として上述した試料3Aに相当する。サンプル8は図3(a)に示したシングル構造の試料に相当する。
In Table 5, the area resistance value of the dual structure is a value measured with the sample 3A of FIG. 7A, and the area resistance value of only the lower side is the sample 3B of FIG. 7B of the corresponding structure. It is the value measured by.
The upper area resistance value is a value obtained by subtracting the lower area resistance value from the area resistance value of the dual structure.
The same applies to the JcO value of the dual structure and the JcO value of the lower side only.
Samples 1 to 7 correspond to the sample 3A described above as a dual structure. Sample 8 corresponds to the single structure sample shown in FIG.

まず、サンプル1〜7の下側のみのJcO値、或いはサンプル8のシングル構造のJcO値からみて、サンプル1〜7のデュアル構造のJcO値は低減しており、デュアル構造が書き込み電流低減に有効であることがわかる。Jc0値が低減しているのは、デュアル構造によるスピン注入効率ηの向上によるものである。
特に、デュアル構造の記憶素子3の素子全体の面積抵抗値が10Ωμm2以上、40Ωμm2以下であるサンプル1〜4がJcO値の点で好適であることがわかった。
面積抵抗値が45Ωμm2のサンプル5は、高電圧で動作領域外となる。
面積抵抗値が8Ωμm2のサンプル7は、素子破壊が生じ測定不能であった。
First, the dual structure JcO values of Samples 1-7 are reduced from the JcO value of Samples 1-7 only or the single structure JcO values of Sample 8, and the dual structure is effective in reducing the write current. It can be seen that it is. The decrease in the Jc0 value is due to the improvement of the spin injection efficiency η by the dual structure.
In particular, it was found that Samples 1 to 4 having a total area resistance value of 10 Ωμm 2 or more and 40 Ωμm 2 or less of the dual-structure memory element 3 are preferable in terms of JcO value.
Sample 5 having a sheet resistance value of 45 Ωμm 2 is outside the operating region at a high voltage.
Sample 7 having a sheet resistance value of 8 Ωμm 2 could not be measured due to element breakdown.

また、サンプル1〜4は上部絶縁層16Uの面積抵抗値は、下部絶縁層16Lの面積抵抗値より高い。
一方、サンプル6は、逆に下部絶縁層16Lの方が面積抵抗値は高い。このサンプル6では、JcO値の向上が見られない。
このことから、上部絶縁層16Uの面積抵抗値が、下部絶縁層16Lの面積抵抗値より高くすることが適切であることがわかる。上部絶縁層16Uが厚く、しっかり結晶性を保持していることが良好な界面異方性に結びつくため、良好なMR比や反転電流低減につながり、デュアル構造の効果がより顕著に得られる。
In samples 1 to 4, the area resistance value of the upper insulating layer 16U is higher than the area resistance value of the lower insulating layer 16L.
On the other hand, in the sample 6, the lower insulating layer 16L has a higher area resistance value. In Sample 6, no improvement in the JcO value is observed.
From this, it can be seen that it is appropriate that the area resistance value of the upper insulating layer 16U is higher than the area resistance value of the lower insulating layer 16L. Since the upper insulating layer 16U is thick and has sufficient crystallinity, it leads to good interface anisotropy, leading to a favorable MR ratio and a reduction in inversion current, and a dual structure effect can be obtained more remarkably.

またデュアル構造のサンプル1〜6では、熱安定性指標Δは60となり、シングル構造のサンプル8よりも向上した。さらにデュアル構造のサンプル1〜6では保磁力(Hc)も600Oeとなり、シングル構造のサンプル8の300Oeよりも大きく増大しており、記憶層17の両側を絶縁層16U、16Lで挟んだデュアル構造による界面異方性向上の効果が得られている。   In the samples 1 to 6 having the dual structure, the thermal stability index Δ is 60, which is an improvement over the sample 8 having the single structure. Further, in the dual structure samples 1 to 6, the coercive force (Hc) is 600 Oe, which is larger than that of the single structure sample 8 300 Oe, and is based on the dual structure in which both sides of the memory layer 17 are sandwiched between the insulating layers 16U and 16L. The effect of improving the interface anisotropy is obtained.

以上実施の形態について説明してきたが、本発明では、上述の実施の形態で示した記憶素子3の層構成に限らず、様々な層構成を採用することが可能である。
例えば実施の形態では、記憶層17と磁化固定層15のCo−Fe−Bの組成を同一のものとしたが、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
また、下地層14やキャップ層18は、単一材料でも複数材料の積層構造でも良い。
また磁化固定層15(15L,15U)は、単層でも、2層の強磁性層と非磁性層から成る積層フェリピン構造を用いても良い。
Although the embodiment has been described above, the present invention is not limited to the layer configuration of the memory element 3 described in the above embodiment, and various layer configurations can be employed.
For example, in the embodiment, the composition of Co—Fe—B of the storage layer 17 and the magnetization fixed layer 15 is the same, but is not limited to the above embodiment, and does not depart from the gist of the present invention. Various other configurations are possible within the scope.
The underlayer 14 and the cap layer 18 may be a single material or a laminated structure of a plurality of materials.
In addition, the magnetization fixed layer 15 (15L, 15U) may be a single layer or a laminated ferri-pin structure including two ferromagnetic layers and a nonmagnetic layer.

3 記憶素子、14 下地層、15 磁化固定層、15U 上部磁化固定層、15L 下部磁化固定層、16 絶縁層、16U 上部絶縁層、16L 下部絶縁層、17 記憶層、18 キャップ層、19U 上部反強磁性層、19L 下部反強磁性層   3 memory element, 14 underlayer, 15 magnetization fixed layer, 15U upper magnetization fixed layer, 15L lower magnetization fixed layer, 16 insulation layer, 16U upper insulation layer, 16L lower insulation layer, 17 storage layer, 18 cap layer, 19U Ferromagnetic layer, 19L Lower antiferromagnetic layer

Claims (5)

膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層と、
上記記憶層の下面側に接して設けられる非磁性体による第1の絶縁層と、
上記第1の絶縁層を介して上記記憶層の下方に設けられ、膜面に垂直な磁化を有する第1の磁化固定層と、
上記記憶層の上面側に接して設けられる非磁性体による第2の絶縁層と、
上記第2の絶縁層を介して上記記憶層の上方に設けられ、膜面に垂直な磁化を有する第2の磁化固定層と、
を有する層構造を備え、
上記層構造の積層方向にスピン偏極した電子を注入することにより、上記記憶層の磁化の向きが変化して、上記記憶層に対して情報の記録が行われるとともに、
上記記憶層が受ける、実効的な反磁界の大きさが、上記記憶層の飽和磁化量よりも小さいものとされ、
さらに上記第1,第2の磁化固定層のそれぞれの膜面に垂直な磁化方向は逆方向とされている記憶素子。
A storage layer having magnetization perpendicular to the film surface and having the magnetization direction changed in response to information;
A first insulating layer made of a non-magnetic material provided in contact with the lower surface side of the storage layer;
A first magnetization fixed layer provided below the storage layer via the first insulating layer and having magnetization perpendicular to the film surface;
A second insulating layer made of a non-magnetic material provided in contact with the upper surface side of the storage layer;
A second magnetization fixed layer provided above the memory layer via the second insulating layer and having a magnetization perpendicular to the film surface;
A layer structure having
By injecting spin-polarized electrons in the stacking direction of the layer structure, the magnetization direction of the storage layer changes, and information is recorded on the storage layer.
The effective demagnetizing field received by the storage layer is smaller than the saturation magnetization of the storage layer,
Furthermore, the memory element in which the magnetization directions perpendicular to the film surfaces of the first and second magnetization fixed layers are opposite to each other.
上記記憶層を構成する強磁性層材料がCo−Fe−Bであり、
上記Co−Fe−Bの組成が、
0≦Cox≦40、
60≦Fey≦100、
0<Bz≦30
において、
(Cox−Fey)100-z−Bzである請求項1に記載の記憶素子。
The ferromagnetic layer material constituting the memory layer is Co-Fe-B,
The composition of the Co-Fe-B is
0 ≦ Co x ≦ 40,
60 ≦ Fe y ≦ 100,
0 <B z ≦ 30
In
The memory element according to claim 1, wherein (Co x −Fe y ) 100−z −B z .
素子全体の面積抵抗値が10Ωμm2以上、40Ωμm2以下である請求項2に記載の記憶素子。 The memory element according to claim 2 , wherein the area resistance value of the entire element is 10 Ωμm 2 or more and 40 Ωμm 2 or less. 上記第2の絶縁層の面積抵抗値は、上記第1の絶縁層の面積抵抗値より高くされている請求項3に記載の記憶素子。   The memory element according to claim 3, wherein a sheet resistance value of the second insulating layer is higher than a sheet resistance value of the first insulating layer. 情報を磁性体の磁化状態により保持する記憶素子と、
互いに交差する2種類の配線とを備え、
上記記憶素子は、
膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層と、上記記憶層の下面側に接して設けられる非磁性体による第1の絶縁層と、上記第1の絶縁層を介して上記記憶層の下方に設けられ、膜面に垂直な磁化を有する第1の磁化固定層と、上記記憶層の上面側に接して設けられる非磁性体による第2の絶縁層と、上記第2の絶縁層を介して上記記憶層の上方に設けられ、膜面に垂直な磁化を有する第2の磁化固定層とを有する層構造を備え、上記層構造の積層方向にスピン偏極した電子を注入することにより、上記記憶層の磁化の向きが変化して、上記記憶層に対して情報の記録が行われるとともに、上記記憶層が受ける、実効的な反磁界の大きさが、上記記憶層の飽和磁化量よりも小さいものとされ、さらに上記第1,第2の磁化固定層のそれぞれの膜面に垂直な磁化方向は逆方向とされている構成とされ、
上記2種類の配線の間に上記記憶素子が配置され、
上記2種類の配線を通じて、上記記憶素子に上記積層方向の電流が流れ、スピン偏極した電子が注入されるメモリ装置。
A storage element that holds information according to the magnetization state of the magnetic material;
Two types of wiring intersecting each other,
The memory element is
A storage layer that has magnetization perpendicular to the film surface and whose magnetization direction is changed according to information; a first insulating layer made of a non-magnetic material provided in contact with the lower surface of the storage layer; A first magnetization fixed layer having a magnetization perpendicular to the film surface, and a nonmagnetic material provided in contact with the upper surface side of the storage layer. A layer structure having an insulating layer and a second magnetization fixed layer provided above the memory layer via the second insulating layer and having a magnetization perpendicular to the film surface; and a stacking direction of the layer structure By injecting spin-polarized electrons into the storage layer, the magnetization direction of the storage layer changes, information is recorded on the storage layer, and the effective demagnetizing field received by the storage layer The size is smaller than the saturation magnetization of the storage layer, and the first, Perpendicular magnetization direction in each of the film surface of the second magnetization pinned layer is a configuration that is the reverse direction,
The memory element is disposed between the two types of wirings,
A memory device in which a current in the stacking direction flows through the memory element through the two types of wirings and spin-polarized electrons are injected.
JP2010205261A 2010-09-14 2010-09-14 Storage element and memory unit Pending JP2012064624A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010205261A JP2012064624A (en) 2010-09-14 2010-09-14 Storage element and memory unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010205261A JP2012064624A (en) 2010-09-14 2010-09-14 Storage element and memory unit

Publications (1)

Publication Number Publication Date
JP2012064624A true JP2012064624A (en) 2012-03-29

Family

ID=46060071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010205261A Pending JP2012064624A (en) 2010-09-14 2010-09-14 Storage element and memory unit

Country Status (1)

Country Link
JP (1) JP2012064624A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160143740A (en) * 2014-04-09 2016-12-14 마이크론 테크놀로지, 인크 Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US10014466B2 (en) 2013-09-18 2018-07-03 Micron Technology, Inc. Semiconductor devices with magnetic and attracter materials and methods of fabrication
US10134978B2 (en) 2014-12-02 2018-11-20 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10290799B2 (en) 2013-09-13 2019-05-14 Micron Technology, Inc. Magnetic memory cells and semiconductor devices
US10347689B2 (en) 2014-10-16 2019-07-09 Micron Technology, Inc. Magnetic devices with magnetic and getter regions and methods of formation
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10290799B2 (en) 2013-09-13 2019-05-14 Micron Technology, Inc. Magnetic memory cells and semiconductor devices
US11211554B2 (en) 2013-09-13 2021-12-28 Micron Technology, Inc. Electronic systems including magnetic regions
US10014466B2 (en) 2013-09-18 2018-07-03 Micron Technology, Inc. Semiconductor devices with magnetic and attracter materials and methods of fabrication
US10396278B2 (en) 2013-09-18 2019-08-27 Micron Technology, Inc. Electronic devices with magnetic and attractor materials and methods of fabrication
US10026889B2 (en) 2014-04-09 2018-07-17 Micron Technology, Inc. Semiconductor structures and devices and methods of forming semiconductor structures and magnetic memory cells
KR101960148B1 (en) * 2014-04-09 2019-07-04 마이크론 테크놀로지, 인크 Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
KR20160143740A (en) * 2014-04-09 2016-12-14 마이크론 테크놀로지, 인크 Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US10505104B2 (en) 2014-04-09 2019-12-10 Micron Technology, Inc. Electronic devices including magnetic cell core structures
JP2017513232A (en) * 2014-04-09 2017-05-25 マイクロン テクノロジー, インク. Memory cell, semiconductor structure, semiconductor device and manufacturing method thereof
US11251363B2 (en) 2014-04-09 2022-02-15 Micron Technology, Inc. Methods of forming electronic devices
US10347689B2 (en) 2014-10-16 2019-07-09 Micron Technology, Inc. Magnetic devices with magnetic and getter regions and methods of formation
US10355044B2 (en) 2014-10-16 2019-07-16 Micron Technology, Inc. Magnetic memory cells, semiconductor devices, and methods of formation
US10680036B2 (en) 2014-10-16 2020-06-09 Micron Technology, Inc. Magnetic devices with magnetic and getter regions
US10134978B2 (en) 2014-12-02 2018-11-20 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials

Similar Documents

Publication Publication Date Title
US9515254B2 (en) Storage element, memory and electronic apparatus
US10374146B2 (en) Memory element and memory device
JP4682998B2 (en) Memory element and memory
US8436438B2 (en) Memory element and memory device
JP4277870B2 (en) Storage element and memory
US9196333B2 (en) Magnetic memory element and magnetic memory device
JP5786341B2 (en) Memory element and memory device
JP2012151213A (en) Storage device and memory unit
JP2012160681A (en) Memory element, memory device
JP2012151213A5 (en)
JP2011003617A (en) Memory device and memory
JP2012064624A (en) Storage element and memory unit
JP2012059878A (en) Storage element and memory unit
JP5742142B2 (en) Memory element and memory device
JP5034317B2 (en) Memory element and memory
JP5724256B2 (en) Memory element and memory device
JP2012054439A (en) Storage element and storage device
JP5803079B2 (en) Memory element and memory device
JP2012059807A (en) Storage element and memory unit
JP2012059809A (en) Storage element and memory unit