JP2012060860A - Electronic device - Google Patents
Electronic device Download PDFInfo
- Publication number
- JP2012060860A JP2012060860A JP2010204364A JP2010204364A JP2012060860A JP 2012060860 A JP2012060860 A JP 2012060860A JP 2010204364 A JP2010204364 A JP 2010204364A JP 2010204364 A JP2010204364 A JP 2010204364A JP 2012060860 A JP2012060860 A JP 2012060860A
- Authority
- JP
- Japan
- Prior art keywords
- output voltage
- power supply
- supply circuit
- voltage
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
本発明は、複数の電源回路を有する電子機器に関する。 The present invention relates to an electronic device having a plurality of power supply circuits.
バッテリを電源とする電子機器の中には、複数の電源回路を有するものがある（特許文献１）。このような電子機器は、複数の電源回路を用いることにより、バッテリの出力電圧から複数の異なる電圧を生成することができる。生成された複数の異なる電圧は、例えば、コア電圧、Ｉ／Ｏ電圧及びメモリ電圧としてＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）に供給される。 Some electronic devices using a battery as a power source have a plurality of power supply circuits (Patent Document 1). Such an electronic device can generate a plurality of different voltages from the output voltage of the battery by using a plurality of power supply circuits. The generated different voltages are supplied to a CPU (Central Processing Unit) as, for example, a core voltage, an I / O voltage, and a memory voltage.
ＣＰＵに供給されるコア電圧、メモリ電圧及びＩ／Ｏ電圧を複数の電源回路を用いて生成するためには、複数の電源回路を起動させるためのシーケンスと、コア電圧、メモリ電圧及びＩ／Ｏ電圧を生成するためのシーケンスとを適切に制御する必要がある。 In order to generate the core voltage, memory voltage, and I / O voltage supplied to the CPU using a plurality of power supply circuits, a sequence for starting up the plurality of power supply circuits, the core voltage, the memory voltage, and the I / O voltage It is necessary to appropriately control the sequence for generating the voltage.
一方、コア電圧、メモリ電圧及びＩ／Ｏ電圧が供給されているＣＰＵの動作を正常に停止させるためには、複数の電源回路を停止させるためのシーケンスと、コア電圧、メモリ電圧及びＩ／Ｏ電圧の供給を停止させるためのシーケンスとを適切に制御する必要がある。 On the other hand, in order to normally stop the operation of the CPU to which the core voltage, the memory voltage, and the I / O voltage are supplied, a sequence for stopping a plurality of power supply circuits, the core voltage, the memory voltage, and the I / O It is necessary to appropriately control the sequence for stopping the supply of voltage.
本発明は、このような状況に鑑みてなされたものであり、複数の電源回路を起動させるためのシーケンスと、コア電圧、メモリ電圧及びＩ／Ｏ電圧を生成するためのシーケンスとを適切に制御できるようにすることを目的とする。 The present invention has been made in view of such a situation, and appropriately controls a sequence for starting a plurality of power supply circuits and a sequence for generating a core voltage, a memory voltage, and an I / O voltage. The purpose is to be able to.
また、本発明は、複数の電源回路を停止させるためのシーケンスと、コア電圧、メモリ電圧及びＩ／Ｏ電圧の供給を停止させるためのシーケンスとを適切に制御できるようにすることを目的とする。 It is another object of the present invention to appropriately control a sequence for stopping a plurality of power supply circuits and a sequence for stopping supply of a core voltage, a memory voltage, and an I / O voltage. .
本発明に係る電子機器は、バッテリと接続可能な電子機器であって、前記バッテリの出力電圧から第１の出力電圧を生成する第１の電源回路と、前記第１の出力電圧から第２の出力電圧、第３の出力電圧及び第４の出力電圧を生成する第２の電源回路と、前記第２の出力電圧、前記第３の出力電圧及び前記第４の出力電圧が供給される制御手段と、前記電子機器の起動、前記電子機器の動作の停止のいずれかを前記電子機器に指示するための操作手段と、前記第１の電源回路の起動及び停止を制御する第１の電源制御手段と、前記第２の電源回路の起動及び停止を制御する第２の電源制御手段とを有し、前記操作手段によって前記電子機器の起動が指示された場合、前記第１の電源制御手段は、前記第１の電源回路を起動させるための制御信号を生成し、前記第１の電源回路を起動させるための制御信号が前記第１の電源回路に入力された場合、前記第１の電源回路は、前記第１の出力電圧の生成を開始し、前記第１の出力電圧が所定のレベルに達した場合、前記第２の電源制御手段は、前記第２の電源回路を起動させるための制御信号を生成し、前記第２の電源回路を起動させるための制御信号が前記第２の電源回路に入力された場合、前記第２の電源回路は、前記第２の出力電圧、前記第３の出力電圧、前記第４の出力電圧の順に、前記第２の出力電圧、前記第３の出力電圧及び前記第４の出力電圧の前記制御手段への供給を開始する。 An electronic device according to the present invention is an electronic device connectable to a battery, wherein a first power supply circuit that generates a first output voltage from the output voltage of the battery, and a second from the first output voltage A second power supply circuit for generating an output voltage, a third output voltage, and a fourth output voltage; and a control means for supplying the second output voltage, the third output voltage, and the fourth output voltage. And an operating means for instructing the electronic device to start or stop the operation of the electronic device, and a first power control means for controlling the start and stop of the first power supply circuit And second power control means for controlling start and stop of the second power supply circuit, and when the operation means instructs to start the electronic device, the first power control means Control signal for starting up the first power supply circuit And a control signal for activating the first power supply circuit is input to the first power supply circuit, the first power supply circuit starts generating the first output voltage, When the first output voltage reaches a predetermined level, the second power supply control unit generates a control signal for starting up the second power supply circuit, and starts up the second power supply circuit. When the control signal for input is input to the second power supply circuit, the second power supply circuit is configured to output the second output voltage, the third output voltage, and the fourth output voltage in the order of the second output voltage. Supply of the second output voltage, the third output voltage, and the fourth output voltage to the control means is started.
本発明によれば、複数の電源回路を起動させるためのシーケンスと、コア電圧、メモリ電圧及びＩ／Ｏ電圧を生成するためのシーケンスとを適切に制御することができる。
また、本発明によれば、複数の電源回路を停止させるためのシーケンスと、コア電圧、メモリ電圧及びＩ／Ｏ電圧の供給を停止させるためのシーケンスとを適切に制御することができる。
According to the present invention, a sequence for starting a plurality of power supply circuits and a sequence for generating a core voltage, a memory voltage, and an I / O voltage can be appropriately controlled.
Further, according to the present invention, it is possible to appropriately control a sequence for stopping a plurality of power supply circuits and a sequence for stopping the supply of the core voltage, the memory voltage, and the I / O voltage.
以下、図面を参照して本発明の実施形態を説明する。
［実施形態１］
図１は、本発明の実施形態１における電子機器１０の構成要素を示すブロック図である。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[Embodiment 1]
FIG. 1 is a block diagram illustrating components of an electronic device 10 according to Embodiment 1 of the present invention.
電子機器１０は、図１に示すように、パワーボタン１０１、第１の電源回路１０２、第２の電源回路１０３、第１の電源制御部１０４及び第２の電源制御部１０５及びＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１０６を有する。第１の電源制御部１０４は、第１のＯＲ回路１０４ａ及び第２のＯＲ回路１０４ｂを有する。第２の電源制御部１０５は、ダイオード１０５ａ、プルダウン抵抗１０５ｂ及びプルアップ抵抗１０５ｃを有する。ＣＰＵ１０６は、コア部１０７、メモリ部１０８及びＩ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）部１０９を有する。 As shown in FIG. 1, the electronic device 10 includes a power button 101, a first power supply circuit 102, a second power supply circuit 103, a first power supply control unit 104, a second power supply control unit 105, and a CPU (Central Processing). Unit) 106. The first power supply control unit 104 includes a first OR circuit 104a and a second OR circuit 104b. The second power supply control unit 105 includes a diode 105a, a pull-down resistor 105b, and a pull-up resistor 105c. The CPU 106 includes a core unit 107, a memory unit 108, and an I / O (Input / Output) unit 109.
電子機器１０は、カメラ、ビデオカメラなどの撮像装置として構成することができる。電子機器１０は、携帯電話などの携帯機器として構成することもできる。ただし、電子機器１０は、撮像装置及び携帯機器に限るものではない。 The electronic device 10 can be configured as an imaging device such as a camera or a video camera. The electronic device 10 can also be configured as a mobile device such as a mobile phone. However, the electronic device 10 is not limited to the imaging device and the portable device.
バッテリ２０は、電子機器１０と接続可能であり、電子機器１０から取り外し可能なバッテリパックである。バッテリ２０は、リチウムイオンバッテリ、太陽電池、燃料電池の少なくとも一つを有する。バッテリ２０がリチウムイオンバッテリを有する場合、バッテリ２０は充電可能である。バッテリ２０が電子機器１０に接続されている場合、バッテリ２０の出力電圧Ｄ１は、第１の電源回路１０２のＶＤＤ１ポートに供給される。 The battery 20 is a battery pack that can be connected to the electronic device 10 and is removable from the electronic device 10. The battery 20 includes at least one of a lithium ion battery, a solar cell, and a fuel cell. When the battery 20 includes a lithium ion battery, the battery 20 can be charged. When the battery 20 is connected to the electronic device 10, the output voltage D 1 of the battery 20 is supplied to the VDD 1 port of the first power supply circuit 102.
パワーボタン１０１は、電子機器１０の起動、電子機器１０の動作の停止のいずれかを電子機器１０に指示するための操作手段である。電子機器１０がパワーＯＦＦ状態である場合にパワーボタン１０１が所定時間Ｔ１以上押圧され続けると、電子機器１０は起動し、パワーＯＮ状態になる。電子機器１０がパワーＯＮ状態である場合にパワーボタン１０１が所定時間Ｔ２以上押圧され続けると、電子機器１０は動作を停止し、パワーＯＦＦ状態になる。 The power button 101 is an operation unit for instructing the electronic device 10 to start the electronic device 10 or stop the operation of the electronic device 10. If the power button 101 is kept pressed for a predetermined time T1 or more when the electronic device 10 is in the power OFF state, the electronic device 10 is activated and enters the power ON state. If the power button 101 continues to be pressed for a predetermined time T2 or more when the electronic device 10 is in a power-on state, the electronic device 10 stops operating and enters a power-off state.
第１のＯＲ回路１０４ａは、パワーボタン１０１からの出力信号Ｄ２と、ＣＰＵ１０６で生成された出力信号Ｄ４とを入力し、出力信号Ｄ２及び出力信号Ｄ４から出力信号Ｄ３を生成する論理和回路である。第１のＯＲ回路１０４ａで生成された出力信号Ｄ３は、第２のＯＲ回路１０４ｂに入力される。 The first OR circuit 104a is an OR circuit that receives the output signal D2 from the power button 101 and the output signal D4 generated by the CPU 106 and generates the output signal D3 from the output signal D2 and the output signal D4. . The output signal D3 generated by the first OR circuit 104a is input to the second OR circuit 104b.
第１の電源制御部１０４は、第１の電源回路１０２の起動と、第１の電源回路１０２の動作の停止とを制御するための制御信号Ｄ５を生成する。制御信号Ｄ５は、第１の電源制御部１０４内の第２のＯＲ回路１０４ｂによって生成される。第２のＯＲ回路１０４ｂは、第１のＯＲ回路１０４ａで生成された出力信号Ｄ３と、第２の電源回路１０３で生成された出力電圧Ｄ９とを入力し、出力信号Ｄ３及び出力電圧Ｄ９から制御信号Ｄ５を生成する論理和回路である。第２のＯＲ回路１０４ｂで生成された制御信号Ｄ５は、第１の電源回路１０２のＣＴＬ１ポートに入力される。 The first power supply control unit 104 generates a control signal D5 for controlling the start of the first power supply circuit 102 and the stop of the operation of the first power supply circuit 102. The control signal D5 is generated by the second OR circuit 104b in the first power supply control unit 104. The second OR circuit 104b receives the output signal D3 generated by the first OR circuit 104a and the output voltage D9 generated by the second power supply circuit 103, and controls from the output signal D3 and the output voltage D9. This is an OR circuit that generates the signal D5. The control signal D5 generated by the second OR circuit 104b is input to the CTL1 port of the first power supply circuit 102.
第２の電源制御部１０５は、第２の電源回路１０３の起動と、第２の電源回路１０３の動作の停止とを制御するための制御信号Ｄ１０を生成する。第２の電源制御部１０５は、第１のＯＲ回路１０４ａで生成された出力信号Ｄ３と、第１の電源回路１０２で生成された出力電圧Ｄ６とを入力し、出力信号Ｄ３及び出力電圧Ｄ６から制御信号Ｄ１０を生成する。第２の電源制御部１０５で生成された制御信号Ｄ１０は、第２の電源回路１０３のＣＴＬ２ポートに入力される。 The second power supply control unit 105 generates a control signal D10 for controlling the start of the second power supply circuit 103 and the stop of the operation of the second power supply circuit 103. The second power supply control unit 105 inputs the output signal D3 generated by the first OR circuit 104a and the output voltage D6 generated by the first power supply circuit 102, and outputs the output signal D3 and the output voltage D6. A control signal D10 is generated. The control signal D10 generated by the second power supply control unit 105 is input to the CTL2 port of the second power supply circuit 103.
第１の電源回路１０２は、出力電圧Ｄ１を出力電圧Ｄ１と異なる出力電圧Ｄ６に変換する電圧変換器を有する。第１の電源回路１０２で生成された出力電圧Ｄ６は、第２の電源回路１０３のＶＤＤ２ポートに供給される。 The first power supply circuit 102 includes a voltage converter that converts the output voltage D1 into an output voltage D6 different from the output voltage D1. The output voltage D6 generated by the first power supply circuit 102 is supplied to the VDD2 port of the second power supply circuit 103.
第２の電源回路１０３は、出力電圧Ｄ６から出力電圧Ｄ６と異なる３つの出力電圧Ｄ７、Ｄ８及びＤ９を生成することができる。第２の電源回路１０３は、出力電圧Ｄ６を出力電圧Ｄ９に変換する電圧変換器と、出力電圧Ｄ６を出力電圧Ｄ９と異なる出力電圧Ｄ８に変換する電圧変換器と、出力電圧Ｄ６を出力電圧Ｄ８及びＤ９と異なる出力電圧Ｄ７に変換する電圧変換器とを有する。これにより、第２の電源回路１０３は、３つの異なる出力電圧Ｄ７、Ｄ８及びＤ９を生成することができる。出力電圧Ｄ９は、コア電圧であり、ＣＰＵ１０６のコア部１０７に供給される。出力電圧Ｄ８は、メモリ電圧であり、ＣＰＵ１０６のメモリ部１０８に供給される。出力電圧Ｄ８は、メモリ部１０８に接続されているＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、プログラムメモリ、不揮発性メモリなどにも供給される。出力電圧Ｄ７は、Ｉ／Ｏ電圧であり、ＣＰＵ１０６のＩ／Ｏ部１０９に供給される。出力電圧Ｄ７は、Ｉ／Ｏ部１０９に接続されているカメラ部、画像処理部、コーデック部、表示部、ＵＩ（ユーザインターフェース）部、ＭＣ（メモリカード）コントローラなどにも供給される。出力電圧Ｄ７は、Ｉ／Ｏ部１０９に接続されているＨＤＭＩ（Ｈｉｇｈ−Ｄｅｆｉｎｉｔｉｏｎ Ｍｕｌｔｉｍｅｄｉａ Ｉｎｔｅｒｆａｃｅ）コントローラ、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）コントローラなどにも供給される。このように、第２の電源回路１０３は、ＣＰＵ１０６のコア電源、メモリ電源、Ｉ／Ｏ電源として機能することができる。 The second power supply circuit 103 can generate three output voltages D7, D8, and D9 different from the output voltage D6 from the output voltage D6. The second power supply circuit 103 includes a voltage converter that converts the output voltage D6 into the output voltage D9, a voltage converter that converts the output voltage D6 into an output voltage D8 different from the output voltage D9, and the output voltage D6 as the output voltage D8. And a voltage converter for converting to an output voltage D7 different from D9. Accordingly, the second power supply circuit 103 can generate three different output voltages D7, D8, and D9. The output voltage D <b> 9 is a core voltage and is supplied to the core unit 107 of the CPU 106. The output voltage D8 is a memory voltage and is supplied to the memory unit 108 of the CPU 106. The output voltage D8 is also supplied to a DRAM (Dynamic Random Access Memory) connected to the memory unit 108, a program memory, a nonvolatile memory, and the like. The output voltage D7 is an I / O voltage and is supplied to the I / O unit 109 of the CPU 106. The output voltage D7 is also supplied to a camera unit, an image processing unit, a codec unit, a display unit, a UI (user interface) unit, an MC (memory card) controller, and the like connected to the I / O unit 109. The output voltage D7 is also supplied to an HDMI (High-Definition Multimedia Interface) controller, a USB (Universal Serial Bus) controller, and the like connected to the I / O unit 109. As described above, the second power supply circuit 103 can function as a core power supply, a memory power supply, and an I / O power supply for the CPU 106.
出力電圧Ｄ７、Ｄ８及びＤ９がＨｉｇｈレベルにある場合、ＣＰＵ１０６は、プログラムメモリに格納されている様々なプログラムに従って電子機器１０を制御することができる。出力電圧Ｄ７、Ｄ８及びＤ９がＨｉｇｈレベルにある場合、ＣＰＵ１０６は、Ｉ／Ｏ部１０９に接続されているカメラ部、画像処理部、コーデック部、表示部、ＵＩ部、ＭＣコントローラ、ＨＤＭＩコントローラ、ＵＳＢコントローラなども制御することができる。 When the output voltages D7, D8, and D9 are at a high level, the CPU 106 can control the electronic device 10 according to various programs stored in the program memory. When the output voltages D7, D8, and D9 are at a high level, the CPU 106 is connected to the I / O unit 109. The camera unit, image processing unit, codec unit, display unit, UI unit, MC controller, HDMI controller, USB Controllers can also be controlled.
次に、図２及び図３を参照して、電子機器１０で行われる起動処理（スタートアップ処理）を説明する。起動処理（スタートアップ処理）は、電子機器１０を起動させるための処理である。 Next, a startup process (startup process) performed in the electronic device 10 will be described with reference to FIGS. 2 and 3. The activation process (startup process) is a process for activating the electronic device 10.
図２は、電子機器１０で行われる起動処理（スタートアップ処理）の流れを説明するためのフローチャートである。図３は、電子機器１０で行われる起動処理（スタートアップ処理）を説明するためのタイミングチャートである。 FIG. 2 is a flowchart for explaining the flow of the startup process (startup process) performed in the electronic device 10. FIG. 3 is a timing chart for explaining a start-up process (start-up process) performed in the electronic device 10.
電子機器１０がパワーＯＦＦ状態である場合に、パワーボタン１０１が押圧されたならば、出力信号Ｄ２は、ＬｏｗレベルからＨｉｇｈレベルに変化する（図２のＳ２０１，図３のｔ３１）。パワーボタン１０１が押圧されている間、出力信号Ｄ２はＨｉｇｈレベルに維持される。実施形態１では、図３のｔ３１からｔ３７までの間、パワーボタン１０１が押圧されている。 If the power button 101 is pressed when the electronic device 10 is in the power OFF state, the output signal D2 changes from the Low level to the High level (S201 in FIG. 2, t31 in FIG. 3). While the power button 101 is pressed, the output signal D2 is maintained at a high level. In the first embodiment, the power button 101 is pressed between t31 and t37 in FIG.
出力信号Ｄ２がＬｏｗレベルからＨｉｇｈレベルに変化したならば、第１のＯＲ回路１０４ａは、出力信号Ｄ３をＬｏｗレベルからＨｉｇｈレベルに変更する（図２のＳ２０２，図３のｔ３１）。 If the output signal D2 changes from Low level to High level, the first OR circuit 104a changes the output signal D3 from Low level to High level (S202 in FIG. 2, t31 in FIG. 3).
出力信号Ｄ３がＬｏｗレベルからＨｉｇｈレベルに変化したならば、第２のＯＲ回路１０４ｂは、制御信号Ｄ５をＬｏｗレベルからＨｉｇｈレベルに変更する（図２のＳ２０３，図３のｔ３１）。 If the output signal D3 changes from Low level to High level, the second OR circuit 104b changes the control signal D5 from Low level to High level (S203 in FIG. 2, t31 in FIG. 3).
制御信号Ｄ５は、第２のＯＲ回路１０４ｂから第１の電源回路１０２のＣＴＬ１ポートに入力される。Ｈｉｇｈレベルの制御信号Ｄ５がＣＴＬ１ポートに入力されたならば、第１の電源回路１０２は起動し、動作可能になる（図２のＳ２０４，図３のｔ３１）。 The control signal D5 is input from the second OR circuit 104b to the CTL1 port of the first power supply circuit 102. When the high level control signal D5 is input to the CTL1 port, the first power supply circuit 102 is activated and becomes operable (S204 in FIG. 2, t31 in FIG. 3).
第１の電源回路１０２が動作可能になったならば、第１の電源回路１０２は、出力電圧Ｄ１を出力電圧Ｄ６に変換する第１の電圧変換処理を開始する（図２のＳ２０５，図３のｔ３１）。第１の電源回路１０２で生成された出力電圧Ｄ６は、第１の電源回路１０２から第２の電源回路１０３のＶＤＤ２ポートに供給される。 When the first power supply circuit 102 becomes operable, the first power supply circuit 102 starts a first voltage conversion process for converting the output voltage D1 into the output voltage D6 (S205 in FIG. 2, FIG. 3). T31). The output voltage D6 generated by the first power supply circuit 102 is supplied from the first power supply circuit 102 to the VDD2 port of the second power supply circuit 103.
出力電圧Ｄ６がＬｏｗレベルからＨｉｇｈレベルに変化するまでの間、制御信号Ｄ１０も、ＬｏｗレベルからＨｉｇｈレベルに変化する（図２のＳ２０５，図３のｔ３１〜ｔ３２）。プルアップ抵抗１０５ｃの影響により、制御信号Ｄ１０は、出力電圧Ｄ６よりもゆっくりとＨｉｇｈレベルに変化する。 Until the output voltage D6 changes from the Low level to the High level, the control signal D10 also changes from the Low level to the High level (S205 in FIG. 2, t31 to t32 in FIG. 3). Due to the influence of the pull-up resistor 105c, the control signal D10 changes to the High level more slowly than the output voltage D6.
出力電圧Ｄ６がＨｉｇｈレベルに達する前に、制御信号Ｄ１０がＨｉｇｈレベルに変化してしまうと、第２の電源回路１０３が起動する前に、Ｈｉｇｈレベルの出力電圧Ｄ６が第２の電源回路１０３のＶＤＤ２ポートに供給されてしまう。第２の電源回路１０３が起動する前に、Ｈｉｇｈレベルの出力電圧Ｄ６が第２の電源回路１０３のＶＤＤ２ポートに供給されてしまうと、第２の電源回路１０３が故障してしまうおそれがある。そこで、実施形態１の電子機器１０は、第２の電源制御部１０５を設け、制御信号Ｄ１０が出力電圧Ｄ６よりもゆっくりとＨｉｇｈレベルに変化するようにしている。これにより、第２の電源回路１０３が起動する前に、Ｈｉｇｈレベルの出力電圧Ｄ６が第２の電源回路１０３のＶＤＤ２ポートに供給されないようにすることができる。 If the control signal D10 changes to the high level before the output voltage D6 reaches the high level, the high-level output voltage D6 is output from the second power supply circuit 103 before the second power supply circuit 103 is activated. It will be supplied to the VDD2 port. If the high-level output voltage D6 is supplied to the VDD2 port of the second power supply circuit 103 before the second power supply circuit 103 is activated, the second power supply circuit 103 may break down. Therefore, the electronic device 10 according to the first embodiment includes the second power control unit 105 so that the control signal D10 changes to the High level more slowly than the output voltage D6. Thus, the high-level output voltage D6 can be prevented from being supplied to the VDD2 port of the second power supply circuit 103 before the second power supply circuit 103 is activated.
制御信号Ｄ１０は、第２の電源回路１０３のＣＴＬ２ポートに入力される。Ｈｉｇｈレベルの制御信号Ｄ１０がＣＴＬ２ポートに入力されたならば、第２の電源回路１０３は起動し、動作可能になる（図２のＳ２０６，図３のｔ３１）。 The control signal D10 is input to the CTL2 port of the second power supply circuit 103. When the high level control signal D10 is input to the CTL2 port, the second power supply circuit 103 is activated and becomes operable (S206 in FIG. 2, t31 in FIG. 3).
第２の電源回路１０３は、電子機器１０が正常に起動できるようにするために、コア部１０７、メモリ部１０８及びＩ／Ｏ部１０９への電力供給をコア部１０７、メモリ部１０８、Ｉ／Ｏ部１０９の順に開始する。まず、第２の電源回路１０３は、出力電圧Ｄ６を出力電圧Ｄ９に変換する第２の電圧変換処理を開始する（図２のＳ２０７，図３のｔ３２〜ｔ３３）。第２の電源回路１０３で生成された出力電圧Ｄ９は、コア部１０７に供給される。出力電圧Ｄ９がＨｉｇｈレベルに達したならば、コア部１０７が動作可能になる。 The second power supply circuit 103 supplies power to the core unit 107, the memory unit 108, and the I / O unit 109 so that the electronic device 10 can be normally activated. The process starts in the order of the O unit 109. First, the second power supply circuit 103 starts a second voltage conversion process for converting the output voltage D6 to the output voltage D9 (S207 in FIG. 2, t32 to t33 in FIG. 3). The output voltage D <b> 9 generated by the second power supply circuit 103 is supplied to the core unit 107. When the output voltage D9 reaches the high level, the core unit 107 becomes operable.
出力電圧Ｄ９がＨｉｇｈレベルに達した後、第２の電源回路１０３は、出力電圧Ｄ６を出力電圧Ｄ８に変換する第３の電圧変換処理を開始する（図２のＳ２０８，図３のｔ３３〜ｔ３４）。第２の電源回路１０３で生成された出力電圧Ｄ８は、メモリ部１０８に供給される。出力電圧Ｄ８がＨｉｇｈレベルに達したならば、メモリ部１０８が動作可能になる。出力電圧Ｄ８は、メモリ部１０８に接続されているＤＲＡＭ、プログラムメモリなどにも供給される。出力電圧Ｄ８がＨｉｇｈレベルに達したならば、メモリ部１０８に接続されているＤＲＡＭ、プログラムメモリなども動作可能になる。 After the output voltage D9 reaches the High level, the second power supply circuit 103 starts a third voltage conversion process for converting the output voltage D6 to the output voltage D8 (S208 in FIG. 2, t33 to t34 in FIG. 3). ). The output voltage D8 generated by the second power supply circuit 103 is supplied to the memory unit 108. When the output voltage D8 reaches the high level, the memory unit 108 becomes operable. The output voltage D8 is also supplied to a DRAM, a program memory, etc. connected to the memory unit. When the output voltage D8 reaches the High level, the DRAM, the program memory, etc. connected to the memory unit 108 can be operated.
出力電圧Ｄ８がＨｉｇｈレベルに達した後、第２の電源回路１０３は、出力電圧Ｄ６を出力電圧Ｄ７に変換する第４の電圧変換処理を開始する（図２のＳ２０９，図３のｔ３４〜ｔ３５）。第２の電源回路１０３で生成された出力電圧Ｄ７は、Ｉ／Ｏ部１０９に供給される。出力電圧Ｄ７がＨｉｇｈレベルに達したならば、Ｉ／Ｏ部１０９が動作可能になる。出力電圧Ｄ７は、Ｉ／Ｏ部１０９に接続されているカメラ部、画像処理部、コーデック部、表示部、ＵＩ部、ＭＣコントローラ、ＨＤＭＩコントローラ、ＵＳＢコントローラなどにも供給される。出力電圧Ｄ７がＨｉｇｈレベルに達したならば、Ｉ／Ｏ部１０９に接続されているカメラ部、画像処理部、コーデック部、表示部、ＵＩ部、ＭＣコントローラ、ＨＤＭＩコントローラ、ＵＳＢコントローラなども動作可能になる。 After the output voltage D8 reaches the High level, the second power supply circuit 103 starts a fourth voltage conversion process for converting the output voltage D6 into the output voltage D7 (S209 in FIG. 2, t34 to t35 in FIG. 3). ). The output voltage D7 generated by the second power supply circuit 103 is supplied to the I / O unit 109. When the output voltage D7 reaches the High level, the I / O unit 109 becomes operable. The output voltage D7 is also supplied to a camera unit, an image processing unit, a codec unit, a display unit, a UI unit, an MC controller, an HDMI controller, a USB controller, and the like connected to the I / O unit 109. When the output voltage D7 reaches the High level, the camera unit, image processing unit, codec unit, display unit, UI unit, MC controller, HDMI controller, USB controller, etc. connected to the I / O unit 109 can also operate. become.
出力電圧Ｄ７がＨｉｇｈレベルに達したならば、ＣＰＵ１０６は、所定時間ごとに、出力信号Ｄ２がＨｉｇｈレベルであるか否かをチェックする。出力信号Ｄ２がＨｉｇｈレベルであることをＣＰＵ１０６が検出したならば、ＣＰＵ１０６は、出力信号Ｄ４をＬｏｗレベルからＨｉｇｈレベルに変更する（図２のＳ２１０，図３のｔ３６）。これにより、パワーボタン１０１の押圧が解放され、出力電圧Ｄ２がＨｉｇｈレベルからＬｏｗレベルに変化したとしても、出力信号Ｄ３及び制御信号Ｄ５は、Ｈｉｇｈレベルに維持される（図３のｔ３７）。出力信号Ｄ４がＨｉｇｈレベルに達したならば、電子機器１０の起動処理は正常に完了し、電子機器１０は正常にパワーＯＮ状態となる（図２のＳ２１０）。 When the output voltage D7 reaches the high level, the CPU 106 checks whether or not the output signal D2 is at the high level every predetermined time. If the CPU 106 detects that the output signal D2 is at the high level, the CPU 106 changes the output signal D4 from the low level to the high level (S210 in FIG. 2, t36 in FIG. 3). Thereby, even if the pressing of the power button 101 is released and the output voltage D2 changes from the High level to the Low level, the output signal D3 and the control signal D5 are maintained at the High level (t37 in FIG. 3). If the output signal D4 reaches the High level, the startup process of the electronic device 10 is normally completed, and the electronic device 10 is normally turned on (S210 in FIG. 2).
以上のような起動処理を行うことにより、電子機器１０は、複数の電源回路１０２及び１０３を起動させるためのシーケンスと、コア電圧Ｄ９、メモリ電圧Ｄ８及びＩ／Ｏ電圧Ｄ７を生成するためのシーケンスとを適切に制御することができる。これにより、ＣＰＵ１０６を正常に起動させ、電子機器１０を正常にパワーＯＮ状態にすることができる。 By performing the activation process as described above, the electronic device 10 activates the plurality of power supply circuits 102 and 103, and generates a core voltage D9, a memory voltage D8, and an I / O voltage D7. And can be controlled appropriately. Thereby, CPU106 can be started normally and the electronic device 10 can be normally made into a power ON state.
次に、図４及び図５を参照して、電子機器１０で行われる動作停止処理（シャットダウン処理）を説明する。動作停止処理（シャットダウン処理）は、電子機器１０の動作を停止させるための処理である。 Next, an operation stop process (shutdown process) performed in the electronic device 10 will be described with reference to FIGS. 4 and 5. The operation stop process (shutdown process) is a process for stopping the operation of the electronic device 10.
図４は、電子機器１０で行われる動作停止処理（シャットダウン処理）の流れを説明するためのフローチャートである。図５は、電子機器１０で行われる動作停止処理（シャットダウン処理）を説明するためのタイミングチャートである。 FIG. 4 is a flowchart for explaining the flow of the operation stop process (shutdown process) performed in the electronic device 10. FIG. 5 is a timing chart for explaining an operation stop process (shutdown process) performed in the electronic device 10.
電子機器１０がパワーＯＮ状態である場合に、パワーボタン１０１が押圧されたならば、出力信号Ｄ２は、ＬｏｗレベルからＨｉｇｈレベルに変化する（図４のＳ４０１，図５のｔ５１）。パワーボタン１０１が押圧されている間、出力信号Ｄ２はＨｉｇｈレベルに維持される。実施形態１では、図５のｔ５１からｔ５３までの間、パワーボタン１０１が押圧されている。 If the power button 101 is pressed while the electronic device 10 is in the power ON state, the output signal D2 changes from the Low level to the High level (S401 in FIG. 4, t51 in FIG. 5). While the power button 101 is pressed, the output signal D2 is maintained at a high level. In the first embodiment, the power button 101 is pressed between t51 and t53 in FIG.
電子機器１０がパワーＯＮ状態である間、ＣＰＵ１０６は、所定時間ごとに、出力信号Ｄ２がＬｏｗレベルからＨｉｇｈレベルに変化したか否かをチェックしている。出力信号Ｄ２がＬｏｗレベルからＨｉｇｈレベルに変化したことをＣＰＵ１０６が検出したならば、ＣＰＵ１０６は、出力信号Ｄ４をＨｉｇｈレベルからＬｏｗレベルに変更する（図４のＳ４０２，図５のｔ５２）。 While the electronic device 10 is in the power-on state, the CPU 106 checks whether or not the output signal D2 has changed from the low level to the high level every predetermined time. If the CPU 106 detects that the output signal D2 has changed from the Low level to the High level, the CPU 106 changes the output signal D4 from the High level to the Low level (S402 in FIG. 4, t52 in FIG. 5).
出力信号Ｄ４がＬｏｗレベルである場合において出力信号Ｄ２がＨｉｇｈレベルからＬｏｗレベルに変化したならば、第１のＯＲ回路１０４ａは、出力信号Ｄ３をＨｉｇｈレベルからＬｏｗレベルに変更する（図４のＳ４０３、図５のｔ５３）。その結果、プルダウン抵抗１０５ｂ及びダイオード１０５ａの影響により、制御信号Ｄ１０もＨｉｇｈレベルからＬｏｗレベルに変化する（図４のＳ４０４，図５のｔ５３〜ｔ５４）。 If the output signal D2 changes from the high level to the low level when the output signal D4 is at the low level, the first OR circuit 104a changes the output signal D3 from the high level to the low level (S403 in FIG. 4). , T53 in FIG. As a result, the control signal D10 also changes from the High level to the Low level due to the influence of the pull-down resistor 105b and the diode 105a (S404 in FIG. 4, t53 to t54 in FIG. 5).
電子機器１０がパワーＯＮ状態である間、第２の電源回路１０３は、所定時間ごとに、制御信号Ｄ１０がＨｉｇｈレベルからＬｏｗレベルに変化したか否かをチェックしている。制御信号Ｄ１０がＨｉｇｈレベルからＬｏｗレベルに変化したことを第２の電源回路１０３が検出したならば、第２の電源回路１０３は、出力電圧Ｄ７、Ｄ８及びＤ９の生成を停止する。 While the electronic device 10 is in the power-on state, the second power supply circuit 103 checks whether or not the control signal D10 has changed from the high level to the low level every predetermined time. If the second power supply circuit 103 detects that the control signal D10 has changed from the High level to the Low level, the second power supply circuit 103 stops generating the output voltages D7, D8, and D9.
第２の電源回路１０３は、電子機器１０が正常に動作を停止できるようにするために、コア部１０７、メモリ部１０８及びＩ／Ｏ部１０９への電力供給をＩ／Ｏ部１０９、メモリ部１０８、コア部１０７の順に停止する。まず、第２の電源回路１０３は、出力電圧Ｄ６を出力電圧Ｄ７に変換する第４の電圧変換処理を停止する（図４のＳ４０５，図５のｔ５４〜ｔ５５）。ＣＰＵ１０６は、出力電圧Ｄ７がＨｉｇｈレベルからＬｏｗレベルに変化するまでの間に、Ｉ／Ｏ部１０９の動作を正常に停止させる。このとき、ＣＰＵ１０６は、Ｉ／Ｏ部１０９に接続されているカメラ部、画像処理部、コーデック部、表示部、ＵＩ部、ＭＣコントローラ、ＨＤＭＩコントローラ、ＵＳＢコントローラなどの動作も正常に停止させる。 The second power supply circuit 103 supplies power to the core unit 107, the memory unit 108, and the I / O unit 109 so that the electronic device 10 can normally stop operating. 108 and the core unit 107 are stopped in this order. First, the second power supply circuit 103 stops the fourth voltage conversion process for converting the output voltage D6 to the output voltage D7 (S405 in FIG. 4 and t54 to t55 in FIG. 5). The CPU 106 normally stops the operation of the I / O unit 109 until the output voltage D7 changes from the High level to the Low level. At this time, the CPU 106 normally stops the operations of the camera unit, image processing unit, codec unit, display unit, UI unit, MC controller, HDMI controller, USB controller, and the like connected to the I / O unit 109.
出力電圧Ｄ７がＬｏｗレベルに達した後、第２の電源回路１０３は、出力電圧Ｄ６を出力電圧Ｄ８に変換する第３の電圧変換処理を停止する（図４のＳ４０６，図５のｔ５５〜ｔ５６）。ＣＰＵ１０６は、出力電圧Ｄ８がＨｉｇｈレベルからＬｏｗレベルに変化するまでの間に、メモリ部１０８の動作を正常に停止させる。このとき、ＣＰＵ１０６は、メモリ部１０８に接続されているＤＲＡＭ、プログラムメモリなどの動作も正常に停止させる。 After the output voltage D7 reaches the Low level, the second power supply circuit 103 stops the third voltage conversion process for converting the output voltage D6 to the output voltage D8 (S406 in FIG. 4, t55 to t56 in FIG. 5). ). The CPU 106 normally stops the operation of the memory unit 108 until the output voltage D8 changes from the High level to the Low level. At this time, the CPU 106 normally stops operations of the DRAM, program memory, and the like connected to the memory unit 108.
出力電圧Ｄ８がＬｏｗレベルに達した後、第２の電源回路１０３は、出力電圧Ｄ６を出力電圧Ｄ９に変換する第２の電圧変換処理を停止する（図４のＳ４０７，図５のｔ５６〜ｔ５７）。ＣＰＵ１０６は、出力電圧Ｄ９がＨｉｇｈレベルからＬｏｗレベルに変化するまでの間に、コア部１０７の動作を正常に停止させる。出力電圧Ｄ９がＬｏｗレベルに達したならば、第２の電源回路１０３は動作を停止する（図４のＳ４０７，図５のｔ５７）。 After the output voltage D8 reaches the Low level, the second power supply circuit 103 stops the second voltage conversion process for converting the output voltage D6 to the output voltage D9 (S407 in FIG. 4, t56 to t57 in FIG. 5). ). The CPU 106 normally stops the operation of the core unit 107 until the output voltage D9 changes from the High level to the Low level. When the output voltage D9 reaches the Low level, the second power supply circuit 103 stops operating (S407 in FIG. 4, t57 in FIG. 5).
出力信号Ｄ３がＬｏｗレベルである場合において出力電圧Ｄ９がＨｉｇｈレベルからＬｏｗレベルに変化したならば、第２のＯＲ回路１０４ｂは、制御信号Ｄ５をＨｉｇｈレベルからＬｏｗレベルに変更する（図４のＳ４０８，図５のｔ５７）。 If the output voltage D9 changes from the High level to the Low level when the output signal D3 is at the Low level, the second OR circuit 104b changes the control signal D5 from the High level to the Low level (S408 in FIG. 4). , T57 in FIG.
電子機器１０がパワーＯＮ状態である間、第１の電源回路１０２は、所定時間ごとに、制御信号Ｄ５がＨｉｇｈレベルからＬｏｗレベルに変化したか否かをチェックしている。制御信号Ｄ５がＨｉｇｈレベルからＬｏｗレベルに変化したことを第１の電源回路１０２が検出したならば、第１の電源回路１０２は、出力電圧Ｄ１を出力電圧Ｄ６に変換する第１の電圧変換処理を停止する（図４のＳ４０９）。出力電圧Ｄ６がＬｏｗレベルに達したならば、第１の電源回路１０２は動作を停止する（図４のＳ４０９）。これにより、電子機器１０の動作停止処理（シャットダウン処理）は正常に完了し、電子機器１０は正常にパワーＯＦＦ状態となる（図４のＳ４１０）。 While the electronic device 10 is in the power-on state, the first power supply circuit 102 checks whether or not the control signal D5 has changed from the high level to the low level every predetermined time. If the first power supply circuit 102 detects that the control signal D5 has changed from the High level to the Low level, the first power supply circuit 102 converts the output voltage D1 into the output voltage D6. Is stopped (S409 in FIG. 4). When the output voltage D6 reaches the Low level, the first power supply circuit 102 stops operating (S409 in FIG. 4). Thereby, the operation stop process (shutdown process) of the electronic device 10 is normally completed, and the electronic device 10 is normally in the power-off state (S410 in FIG. 4).
以上のような動作停止処理を行うことにより、電子機器１０は、複数の電源回路１０２及び１０３を停止させるためのシーケンスと、コア電圧Ｄ９、メモリ電圧Ｄ８及びＩ／Ｏ電圧Ｄ７の供給を停止させるためのシーケンスとを適切に制御することができる。これにより、ＣＰＵ１０６の動作を正常に停止させ、電子機器１０を正常にパワーＯＦＦ状態にすることができる。 By performing the operation stop process as described above, the electronic device 10 stops the supply of the sequence for stopping the plurality of power supply circuits 102 and 103 and the core voltage D9, the memory voltage D8, and the I / O voltage D7. The sequence for this can be controlled appropriately. Thereby, the operation of the CPU 106 can be stopped normally, and the electronic device 10 can be normally put into the power OFF state.
［実施形態２］
実施形態１で説明した様々な機能及び処理は、パーソナルコンピュータ、マイクロコンピュータ、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）などがプログラムを用いて実現することもできる。以下、実施形態２では、パーソナルコンピュータ、マイクロコンピュータ、ＣＰＵなどを「コンピュータ」と呼ぶ。また、実施形態２では、コンピュータを制御するためのプログラムであって、実施形態１で説明した様々な機能及び処理を実現するためのプログラムを「所定のプログラム」と呼ぶ。
[Embodiment 2]
The various functions and processes described in the first embodiment can be realized by a personal computer, a microcomputer, a CPU (Central Processing Unit), or the like using a program. Hereinafter, in the second embodiment, a personal computer, a microcomputer, a CPU, and the like are referred to as a “computer”. In the second embodiment, a program for controlling the computer and realizing the various functions and processes described in the first embodiment is referred to as a “predetermined program”.
実施形態１で説明した様々な機能及び処理は、コンピュータが所定のプログラムを実行することによって実現される。この場合において、所定のプログラムは、コンピュータ読み取り可能な記録媒体を介してコンピュータに供給される。実施形態２におけるコンピュータ読み取り可能な記録媒体は、ハードディスク装置、光ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、メモリカード、ＲＯＭ、ＲＡＭなどの少なくとも一つを含む。また、実施形態２におけるコンピュータ読み取り可能な記録媒体は、ｎｏｎ−ｔｒａｎｓｉｔｏｒｙ（非一時的）な記録媒体である。 The various functions and processes described in the first embodiment are realized by a computer executing a predetermined program. In this case, the predetermined program is supplied to the computer via a computer-readable recording medium. The computer-readable recording medium according to the second embodiment includes at least one of a hard disk device, an optical disk, a CD-ROM, a CD-R, a memory card, a ROM, a RAM, and the like. In addition, the computer-readable recording medium in the second embodiment is a non-transitory recording medium.
１０ 電子機器 10 Electronic equipment
Claims (6)
前記バッテリの出力電圧から第１の出力電圧を生成する第１の電源回路と、
前記第１の出力電圧から第２の出力電圧、第３の出力電圧及び第４の出力電圧を生成する第２の電源回路と、
前記第２の出力電圧、前記第３の出力電圧及び前記第４の出力電圧が供給される制御手段と、
前記電子機器の起動、前記電子機器の動作の停止のいずれかを前記電子機器に指示するための操作手段と、
前記第１の電源回路の起動及び停止を制御する第１の電源制御手段と、
前記第２の電源回路の起動及び停止を制御する第２の電源制御手段とを有し、
前記操作手段によって前記電子機器の起動が指示された場合、前記第１の電源制御手段は、前記第１の電源回路を起動させるための制御信号を生成し、
前記第１の電源回路を起動させるための制御信号が前記第１の電源回路に入力された場合、前記第１の電源回路は、前記第１の出力電圧の生成を開始し、
前記第１の出力電圧が所定のレベルに達した場合、前記第２の電源制御手段は、前記第２の電源回路を起動させるための制御信号を生成し、
前記第２の電源回路を起動させるための制御信号が前記第２の電源回路に入力された場合、前記第２の電源回路は、前記第２の出力電圧、前記第３の出力電圧、前記第４の出力電圧の順に、前記第２の出力電圧、前記第３の出力電圧及び前記第４の出力電圧の前記制御手段への供給を開始する電子機器。 An electronic device that can be connected to a battery,
A first power supply circuit for generating a first output voltage from the output voltage of the battery;
A second power supply circuit for generating a second output voltage, a third output voltage, and a fourth output voltage from the first output voltage;
Control means for supplying the second output voltage, the third output voltage and the fourth output voltage;
Operation means for instructing the electronic device to start the electronic device or stop the operation of the electronic device;
First power control means for controlling start and stop of the first power circuit;
Second power control means for controlling start and stop of the second power circuit,
When activation of the electronic device is instructed by the operation means, the first power supply control means generates a control signal for activating the first power supply circuit,
When a control signal for activating the first power supply circuit is input to the first power supply circuit, the first power supply circuit starts generating the first output voltage;
When the first output voltage reaches a predetermined level, the second power supply control means generates a control signal for starting the second power supply circuit,
When a control signal for activating the second power supply circuit is input to the second power supply circuit, the second power supply circuit includes the second output voltage, the third output voltage, and the second output voltage. An electronic device that starts supplying the second output voltage, the third output voltage, and the fourth output voltage to the control means in the order of four output voltages.
前記第２の電源回路を停止させるための制御信号が前記第２の電源回路に入力された場合、前記第２の電源回路は、前記第４の出力電圧、前記第３の出力電圧、前記第２の出力電圧の順に、前記第２の出力電圧、前記第３の出力電圧及び前記第４の出力電圧の前記制御手段への供給を停止する請求項１に記載の電子機器。 When the operation means instructs to stop the operation of the electronic device, the second power supply control means generates a control signal for stopping the second power supply circuit,
When a control signal for stopping the second power supply circuit is input to the second power supply circuit, the second power supply circuit includes the fourth output voltage, the third output voltage, and the second output voltage. 2. The electronic apparatus according to claim 1, wherein supply of the second output voltage, the third output voltage, and the fourth output voltage to the control unit is stopped in the order of two output voltages.
前記操作手段の出力信号と、前記制御手段の出力信号とを入力する第１の論理和回路と、
前記第１の論理和回路の出力信号と、前記第２の出力電圧とを入力し、前記第１の電源回路を起動または停止させるための制御信号を生成する第２の論理和回路と
を有する請求項１から３のいずれか１項に記載の電子機器。 The first power supply control means includes:
A first OR circuit for inputting the output signal of the operation means and the output signal of the control means;
A second OR circuit that receives the output signal of the first OR circuit and the second output voltage and generates a control signal for starting or stopping the first power supply circuit; The electronic device of any one of Claim 1 to 3.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010204364A JP2012060860A (en) | 2010-09-13 | 2010-09-13 | Electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010204364A JP2012060860A (en) | 2010-09-13 | 2010-09-13 | Electronic device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012060860A true JP2012060860A (en) | 2012-03-22 |
Family
ID=46057275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010204364A Pending JP2012060860A (en) | 2010-09-13 | 2010-09-13 | Electronic device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2012060860A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014082643A (en) * | 2012-10-16 | 2014-05-08 | Kyocera Corp | Portable electronic apparatus |
-
2010
- 2010-09-13 JP JP2010204364A patent/JP2012060860A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014082643A (en) * | 2012-10-16 | 2014-05-08 | Kyocera Corp | Portable electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102117841B1 (en) | Electronic device and control method thereof | |
| JP6288913B2 (en) | Electronic device and program | |
| US11463955B2 (en) | Method for implementing low power consumption on standby for bluetooth security device and bluetooth security device | |
| JP2007306646A (en) | Starting circuit, method and low-voltage malfunction preventive circuit using the same, power supply circuit, and electronic equipment | |
| US10569726B2 (en) | In-vehicle system | |
| US20210083498A1 (en) | Method, electronic device, and storage medium for displaying charging state in start of charging | |
| CN106685018B (en) | Reverse charging method and device and terminal | |
| CN107332313B (en) | Electronic device and charging method thereof | |
| JP5850019B2 (en) | Information processing apparatus and control method | |
| CN108540664B (en) | Starting method and electronic equipment | |
| KR101495181B1 (en) | Mobile terminal and thermal management method for cpu thereof | |
| JP2012060860A (en) | Electronic device | |
| US11334140B2 (en) | Electronic device and a control method for operating with external power supplies having different power supply capabililties | |
| US20170132013A1 (en) | Information processing method and first electronic device | |
| CN107817699B (en) | Control circuit, control method and electronic equipment | |
| US9831698B2 (en) | Mobile power supply terminal and power supply method thereof | |
| JP6838123B1 (en) | Information processing device and power supply control method | |
| CN103677881A (en) | Method for controlling electronic device, and electronic device | |
| WO2018214380A1 (en) | Drive method and drive circuit for flat motor, and electronic apparatus | |
| US20180270390A1 (en) | Information processing apparatus and system and non-transitory computer readable medium | |
| TWI806380B (en) | Wearable electronic device and control method thereof | |
| TWI489458B (en) | Operation system and control method thereof | |
| US20160170464A1 (en) | System and method of power control for embedded systems without advanced configuration and power interface (acpi) | |
| JP2019022206A (en) | Electronic apparatus | |
| JP2014180158A (en) | Electronic apparatus |