JP2012060613A - Self excitation type oscillation circuit, and class d amplifier device - Google Patents
Self excitation type oscillation circuit, and class d amplifier device Download PDFInfo
- Publication number
- JP2012060613A JP2012060613A JP2010204813A JP2010204813A JP2012060613A JP 2012060613 A JP2012060613 A JP 2012060613A JP 2010204813 A JP2010204813 A JP 2010204813A JP 2010204813 A JP2010204813 A JP 2010204813A JP 2012060613 A JP2012060613 A JP 2012060613A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- class
- signal
- current
- oscillation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 41
- 230000005284 excitation Effects 0.000 title abstract 4
- 239000003990 capacitor Substances 0.000 claims abstract description 58
- 238000006243 chemical reaction Methods 0.000 claims abstract description 42
- 239000010752 BS 2869 Class D Substances 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 34
- 230000003321 amplification Effects 0.000 abstract description 11
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 13
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45112—Complementary long tailed pairs having parallel inputs and being supplied in parallel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45374—Indexing scheme relating to differential amplifiers the AAC comprising one or more discrete resistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Electronic Switches (AREA)
Abstract
Description
本発明は、自励型発振回路及びD級増幅装置の技術分野に属し、より詳細には、PWM(Pulse Width Modulation)駆動方式によりD級増幅回路を駆動するための自励型発振回路及びそれを備えたD級増幅装置の技術分野に属する。 The present invention belongs to the technical field of a self-excited oscillation circuit and a class D amplifier, and more specifically, a self-excited oscillation circuit for driving a class D amplifier circuit by a PWM (Pulse Width Modulation) drive system and the same Belongs to the technical field of class D amplifiers with
先ず図6を用いて、従来の自励型発振回路を用いてPWM駆動されるD級増幅装置の構成及び動作を説明する。なお図6は、従来のD級増幅装置の構成等を示すブロック図である。 First, the configuration and operation of a class D amplifier that is PWM driven using a conventional self-excited oscillation circuit will be described with reference to FIG. FIG. 6 is a block diagram showing the configuration of a conventional class D amplifier.
図6(a)に例示するように、従来のD級増幅装置AAは、信号入力端子IN側から、抵抗30と、オペアンプ31及び積分コンデンサ11からなる積分回路CCと、コンパレータ32と、ゲートドライバ13と、帰還抵抗14と、ゲートドライバ13により相補的に駆動されるスイッチング素子15A及び15Bと、出力フィルタ16と、接続点Czが接地された直流電源17及び18と、が接続されて構成され、その出力は信号出力端子OUTから出力される。このとき、図6(a)に示すD級増幅装置AAでは、積分回路CCとコンパレータ32との組合せにより、PWM駆動用の自励型発振回路としての発振動作とパルス幅変調動作とを同時に行う構成とされている。なお積分回路CCとコンパレータ32との組合せを、コンパレータ32と遅延回路との組合せに代えてもよい。このような従来のD級増幅装置AAと同等の積分回路を備えるD級増幅装置は、例えば下記特許文献1及び特許文献2にも開示されている。
As illustrated in FIG. 6 (a), the conventional class D amplifier AA includes, from the signal input terminal IN side, an integration circuit CC including a
ここで、図6(a)に例示するD級増幅装置AAでは、積分コンデンサ11の一端(図6(a)における左側の端子)は、オペアンプ31の反転入力端子及び非反転入力端子を介して接地されているが、これはいわゆる「仮想的な」接地でしかない。一方、図6(a)に例示するD級増幅装置AAをオーディオアンプとして用いる場合、その動作周波数(キャリア)は例えば数百キロヘルツと高いため、オペアンプ31としては高速動作或いは超高速動作が可能な素子を用いる必要がある。
Here, in the class D amplifier AA illustrated in FIG. 6A, one end of the integrating capacitor 11 (the left terminal in FIG. 6A) is connected via the inverting input terminal and the non-inverting input terminal of the
しかしながら、上述した従来のD級増幅装置AAの構成によると、オペアンプ31の周波数帯域が有限であるため、それが含まれる積分回路CCの出力信号としての三角波に大きなノイズが必然的に含まれる。そしてこの結果として、信号出力端子OUTから出力される出力信号における歪みや音質低下をもたらすという問題点があった。
However, according to the configuration of the above-described conventional class D amplifier AA, the frequency band of the
即ち、図6(a)に例示するオペアンプ31と仮想的に接地された積分コンデンサ11とを含む積分回路CCにおいて、その積分対象は、出力フィルタ16とスイッチング素子15A及び15Bの出力段との間の接続点Cyから帰還抵抗14を介して出力される信号である(図6(b)上段の波形参照)。よって当該積分回路CCは、例えば数百キロヘルツの高速で動作させられるだけでなく、接続点Cyからの例えば20メガヘルツ程度の周波数を有する大振幅波形の信号が入力される。
That is, in the integration circuit CC including the
ここで、積分回路CCのインピーダンスについて考察すると、図6(a)に例示するように、積分回路CCとしての入力信号は抵抗30を介してオペアンプ31の反転入力端子に入力されるが、この入力信号は同時に積分コンデンサ11の反転入力端子にも入力(印加)される。このとき、オペアンプ31のゲインが十分に高い周波数帯域では、上記反転入力端子と非反転入力端子とが仮想的に短絡することとなり、結果として両端子間が低インピーダンスとなる。しかしながらオペアンプ31のゲインが低下する高周波数帯域では、反転入力端子と非反転入力端子との間のインピーダンスが上がってしまうことにより、積分コンデンサ11に対する上記仮想的な接地状態が崩れることで積分精度が低下し、積分回路CCの出力端子(図6(a)における接続点Cx)からの出力信号としての三角波の頂点部分(即ち、スイッチング素子15Aとスイッチング素子15Bとがちょうど切り替わるタイミング)に、図6(b)下段に例示するような大きなノイズNが発生するのである。このノイズNは、オペアンプ31の反転入力端子と非反転入力端子との間のインピーダンスが高くなって、スイッチング素子15A及び15Bの出力段からの高速大振幅波形の信号が積分コンデンサ11を通じて接続点Cxにスルーされてしまうことによっても助長される。そしてこの結果として、信号出力端子OUTから出力される出力信号における歪みや音質低下が発生する。
Here, considering the impedance of the integration circuit CC, as illustrated in FIG. 6A, an input signal as the integration circuit CC is input to the inverting input terminal of the
以上の通り、図6(a)に例示するD級増幅装置AAでは、スイッチング素子15A及び15Bから出力される信号が急峻な立ち上がり波形及び立下り波形を有しており、これに加えて高い周波数成分と大きな振幅を同時に有している。このため、この信号(接続点Cyからの信号)を、図6(a)の積分回路CCでは高精度に積分できないのである。そしてこのような積分精度の低下は、一般に、D級増幅装置AAにとって重要な微小領域の歪みを増大させる結果を招き、その音質を悪化させていたのである。
As described above, in the class D amplifier AA illustrated in FIG. 6A, the signals output from the
そこで、本発明は上記の問題点に鑑みて為されたもので、その課題の一例は、自励型発振回路を備えるD級増幅装置における音質を従来から更に向上させることが可能な自励型発振回路及びそれを備えたD級増幅装置を提供することにある。 Therefore, the present invention has been made in view of the above problems, and one example of the problem is a self-excited type that can further improve the sound quality in a class D amplifying device including a self-excited oscillation circuit. An object of the present invention is to provide an oscillation circuit and a class D amplification device including the oscillation circuit.
上記の課題を解決するために、請求項1に記載の発明は、信号出力端子に接続されたスイッチング素子を含むD級増幅回路と、信号入力端子と、の間に接続される自励型発振回路において、入力端が前記信号入力端子に接続され且つ増幅素子を含む電流駆動型の電圧/電流変換手段と、前記電圧/電流変換手段の出力端に一端が接続され且つ他端が直接接地された積分コンデンサと、前記D級増幅回路の出力段と、前記一端と、の間に接続された帰還抵抗と、前記一端と、前記D級増幅回路の入力端と、の間に接続されたコンパレータと、により構成されている。 In order to solve the above problem, the invention according to claim 1 is a self-excited oscillation connected between a class D amplifier circuit including a switching element connected to a signal output terminal and the signal input terminal. In the circuit, a current-driven voltage / current conversion unit having an input terminal connected to the signal input terminal and including an amplifying element, one end connected to the output terminal of the voltage / current conversion unit, and the other end directly grounded A feedback resistor connected between the integrating capacitor, the output stage of the class D amplifier circuit and the one end, and a comparator connected between the one end and the input terminal of the class D amplifier circuit. And is constituted by.
請求項1に記載の発明によれば、増幅素子を含む電流駆動型の電圧/電流変換手段とコンパレータとの間に一端が接続された積分コンデンサの他端が、増幅素子等を介さずに直接接地されている。そしてD級増幅回路の出力段に接続された帰還抵抗がその積分コンデンサの一端に接続されている。よって、当該積分コンデンサ及び当該帰還抵抗により増幅素子等を含まない積分回路を構成することができ、これが電圧/電流変換手段により高インピーダンスで電流駆動されることになるので、コンパレータに入力される信号におけるノイズを低減することができる。 According to the first aspect of the present invention, the other end of the integrating capacitor having one end connected between the current-driven voltage / current converting means including the amplifying element and the comparator is directly connected to the amplifying element without passing through the amplifying element or the like. Grounded. A feedback resistor connected to the output stage of the class D amplifier circuit is connected to one end of the integrating capacitor. Therefore, the integration capacitor and the feedback resistor can constitute an integration circuit that does not include an amplification element and the like, and this is driven with high impedance by the voltage / current conversion means, so that the signal input to the comparator Noise can be reduced.
上記の課題を解決するために、請求項2に記載の発明は、請求項1に記載の自励型発振回路において、前記コンパレータはヒステリシスコンパレータであるように構成される。 In order to solve the above-described problem, the invention according to claim 2 is configured such that in the self-excited oscillation circuit according to claim 1, the comparator is a hysteresis comparator.
請求項2に記載の発明によれば、請求項1に記載の発明の作用に加えて、積分コンデンサの一端とD級増幅回路の入力端に接続されたコンパレータがヒステリシスコンパレータであるので、D級増幅回路に入力される信号に含まれるノイズを更に低減することができる。 According to the invention described in claim 2, in addition to the operation of the invention described in claim 1, the comparator connected to one end of the integrating capacitor and the input terminal of the class D amplifier circuit is a hysteresis comparator. Noise contained in the signal input to the amplifier circuit can be further reduced.
上記の課題を解決するために、請求項3に記載の発明は、請求項1又は2に記載の自励型発振回路と、前記信号入力端子と、前記D級増幅回路と、前記信号出力端子と、を備える。 In order to solve the above problem, the invention according to claim 3 is the self-excited oscillation circuit according to claim 1, the signal input terminal, the class D amplifier circuit, and the signal output terminal. And comprising.
請求項3に記載の発明によれば、請求項1又は2に記載の事例型発振回路を含むので、それを構成する積分コンデンサ及び帰還抵抗により増幅素子等を含まない積分回路を構成することができ、これが電圧/電流変換手段により高インピーダンスで電流駆動されることになるので、コンパレータに入力される信号におけるノイズを低減することができる。 According to the invention described in claim 3, since the case-type oscillation circuit described in claim 1 or 2 is included, an integration circuit that does not include an amplifying element or the like can be configured by the integration capacitor and the feedback resistor. This is driven by the voltage / current conversion means with high impedance, so that noise in the signal input to the comparator can be reduced.
本発明によれば、増幅素子等を含まない積分回路を構成することができ、それが電圧/電流変換手段により高インピーダンスで電流駆動されることになるので、コンパレータに入力される信号におけるノイズを低減することができる。 According to the present invention, an integration circuit that does not include an amplifying element or the like can be configured, and it is driven with high impedance by the voltage / current conversion means, so that noise in the signal input to the comparator is reduced. Can be reduced.
従って、当該ノイズに起因する歪みをより低減することで、D級増幅回路を用いたD級増幅装置の音質を従来から更に向上させることができる。 Therefore, by further reducing distortion caused by the noise, it is possible to further improve the sound quality of the class D amplification device using the class D amplification circuit.
次に、本発明を実施するための形態について、図1乃至図5を用いて説明する。なお以下に説明する実施形態は、自励型発振回路を含むD級増幅装置に対して本発明を適用した場合の実施の形態である。また、図1は実施形態に係るD級増幅装置の構成等を示すブロック図であり、図2及び図3は当該D級増幅装置の動作を示すタイミングチャートである。更に図4及び図5は、実施形態に係る電圧/電流変換部の構成を例示する回路図である。なお図1において、図6に示した従来のD級増幅装置AAと同様の構成部材については、同様の部材番号を用いて説明する。 Next, a mode for carrying out the present invention will be described with reference to FIGS. The embodiment described below is an embodiment when the present invention is applied to a class D amplifier including a self-excited oscillation circuit. FIG. 1 is a block diagram showing the configuration of the class D amplifier according to the embodiment, and FIGS. 2 and 3 are timing charts showing the operation of the class D amplifier. 4 and 5 are circuit diagrams illustrating the configuration of the voltage / current conversion unit according to the embodiment. In FIG. 1, the same components as those of the conventional class D amplifier AA shown in FIG. 6 will be described using the same member numbers.
図1(a)に示すように、実施形態に係るD級増幅装置Aは、信号入力端子IN側から、電圧/電流変換手段の一例としての電圧/電流変換部10と、積分コンデンサ11と、ヒステリシスコンパレータ12と、ゲートドライバ13と、帰還抵抗14と、ゲートドライバ13により相補的に駆動されるスイッチング素子15A及び15Bと、出力フィルタ16と、接続点C3が接地された直流電源17及び18と、が接続されて構成され、その出力は信号出力端子OUTから出力される。
As shown in FIG. 1A, the class D amplifier A according to the embodiment includes, from the signal input terminal IN side, a voltage /
なお電圧/電流変換部10は、信号入力端子INから入力される入力信号の極性に対応させて、反転電圧/電流変換部として構成してもよい。電圧/電流変換部10の具体的な回路構成については、後ほど図4及び図5を用いて例示しつつ、説明する。更に積分コンデンサ11は、複数の異なる容量のコンデンサを並列に接続することにより構成してもよい。
The voltage /
またヒステリシスコンパレータ12は正帰還が施されたコンパレータであり、その入力信号の変動がその出力信号におけるノイズとして現れることを防止すべく、コンパレータとしての閾値を二つ備えるコンパレータである。ヒステリシスコンパレータ12として具体的には、図1(b)に例示するように、反転入力端子が例えば接地されたコンパレータ23と、コンパレータ23の非反転入力端子とヒステリシスコンパレータ12の入力端子20との間に接続された抵抗21と、コンパレータ23の(即ちヒステリシスコンパレータ12の)出力端子24とその非反転入力端子との間に接続されてコンパレータ23に対して正帰還を施す抵抗22と、により構成されている。なおヒステリシスコンパレータ12を、図1(c)に例示するようなロジック回路としての比較部25と遅延部26とにより構成することもできる。
The
図1(a)に示す構成において電圧/電流変換部10は、信号入力端子INに入力信号として印加される電圧の変化を電流の変化に変換し、ヒステリシスコンパレータ12に出力する。
In the configuration shown in FIG. 1A, the voltage /
一方、積分コンデンサ11と、当該ヒステリシスコンパレータ12と、帰還抵抗14と、により実施形態に係る自励型発振回路SBが形成されている。この自励型発振回路SBにおいて積分コンデンサ11は、電圧/電流変換部10とヒステリシスコンパレータ12との接続点C1にその一端が接続されている。またその他端は、図6に例示した従来の積分コンデンサ11とは異なり、オペアンプ等の能動素子を介さずに、直接接地されている。帰還抵抗14は、出力フィルタ16とスイッチング素子15A及び15Bの出力段との間の接続点C2と、電圧/電流変換部10とヒステリシスコンパレータ12との接続点(換言すれば、積分コンデンサ11の一端)C1と、の間に接続されている。
On the other hand, the integrating
実施形態に係る自励型発振回路SBは、信号入力端子INに入力される入力信号の電圧に比例した大きさの電流を生成し、ゲートドライバ13に出力する。ゲートドライバ13は自励型発振回路SBからの電流に基づき、直流電源17及び18を電圧源としてスイッチング素子15A及び15Bを相補的に駆動する。出力フィルタ16はスイッチング素子15A及び15Bからの出力信号における不要な高周波成分を除去し、信号出力端子OUTに出力する。以上の動作により、D級増幅装置Aとしての出力信号が信号出力端子OUTから出力される。なお、自励型発振回路SBからの電流を用いた上述のゲートドライバ13、スイッチング素子15A及び15B、出力フィルタ16並びに直流電源17及び18夫々の動作自体は、図6(a)を用いて説明した従来のD級増幅装置AAにおけるゲートドライバ13、スイッチング素子15A及び15B、出力フィルタ16並びに直流電源17及び18夫々の動作と同様である。
The self-excited oscillation circuit SB according to the embodiment generates a current having a magnitude proportional to the voltage of the input signal input to the signal input terminal IN and outputs the current to the
以上の動作において自励型発振回路SBは、それ自体でいわゆる反転アンプとして機能する。この自励型発振回路SBは、低域周波数帯域において十分大きな増幅度を有している。このような自励型発振回路SBを用い、更に電圧/電流変換部10として精度が高い回路構成を用いることにより、帰還抵抗14の両端に発生する電圧の平均値(低周波の電圧)は、信号入力端子INに入力される入力信号の電圧に対して高い精度で比例することになる。これにより実施形態に係るD級増幅装置A全体としては、低歪み率及び高安定度が実現可能となるのである。
In the above operation, the self-excited oscillation circuit SB functions as a so-called inverting amplifier by itself. This self-excited oscillation circuit SB has a sufficiently large amplification in the low frequency band. By using such a self-excited oscillation circuit SB and using a highly accurate circuit configuration as the voltage /
次に、実施形態に係る自励型発振回路SBの動作について、より詳細に図2及び図3を用いて説明する。なお、図2及び図3に夫々例示するタイミングチャートにおける時間軸(横軸)のスケールは、全て同一である。 Next, the operation of the self-excited oscillation circuit SB according to the embodiment will be described in more detail with reference to FIGS. The scales of the time axis (horizontal axis) in the timing charts illustrated in FIGS. 2 and 3 are all the same.
先ず、信号入力端子INからの入力信号がいわゆる無信号時である場合の自励型発振回路SBの動作について、図2(a)を用いて説明する。なお上記「無信号時」とは、信号入力端子INからの入力信号がプラスの振幅もマイナスの振幅も有していない期間をいう。また図2(a)は、当該無信号時における自励型発振回路SBを中心としたD級増幅装置Aの動作を示すタイミングチャートである。 First, the operation of the self-excited oscillation circuit SB when the input signal from the signal input terminal IN is a so-called no signal will be described with reference to FIG. The “no signal” refers to a period in which the input signal from the signal input terminal IN has neither a positive amplitude nor a negative amplitude. FIG. 2A is a timing chart showing the operation of the class D amplifying apparatus A centering on the self-excited oscillation circuit SB when there is no signal.
図2(a)に示すように、無信号時のあるタイミングT01においてスイッチング素子15AのゲートGAがオンとなり、スイッチング素子15BのゲートGBがオフとなったとき、帰還抵抗14に電流I14が流れ、これにより積分コンデンサ11の端子電圧(換言すれば、接続点C1の電圧)が上昇する。次に、ヒステリシスコンパレータ12における二つの閾値のうち上側の閾値に積分コンデンサ11の端子電圧が到達すると、ヒステリシスコンパレータ12の出力信号C12が反転される。これによりゲートドライバ13は、タイミングT02においてスイッチング素子15AのゲートGAをオフとし、スイッチング素子15BのゲートGBをオフとする。すると、帰還抵抗14の電流I14が反転され、タイミングT02以降積分コンデンサ11の端子電圧は低下する。その後、積分コンデンサ11の端子電圧がタイミングT03においてヒステリシスコンパレータ12における二つの閾値のうち下側の閾値に到達すると、ヒステリシスコンパレータ12の出力信号C12が再度反転される。これによりゲートドライバ13は、タイミングT03においてスイッチング素子15BのゲートGBをオフとし、スイッチング素子15AのゲートGAをオンとする。信号入力端子INからの入力信号が無信号時には、以上の一連の動作が交互に繰り返されることにより、自励型発振回路SBとしての自励型発振動作が実現される。この期間の接続点C2の電圧のデューティ比はちょうど50%となる。よって出力フィルタ16を介した信号出力端子OUTからの出力信号の電圧VOUTは、図2(a)に示すように0ボルトを保つことになる。
As shown in FIG. 2 (a), the gate GA of the
次に、信号入力端子INからの入力信号がプラスの振幅を有する期間の自励型発振回路SBの動作について、図2(b)を用いて説明する。なお以下の説明において、信号入力端子INからの入力信号がプラスの振幅を有する期間を「正振幅期間」と称する。また図2(b)は、当該正振幅期間における自励型発振回路SBを中心としたD級増幅装置Aの動作を示すタイミングチャートである。 Next, the operation of the self-excited oscillation circuit SB during a period in which the input signal from the signal input terminal IN has a positive amplitude will be described with reference to FIG. In the following description, a period in which an input signal from the signal input terminal IN has a positive amplitude is referred to as a “positive amplitude period”. FIG. 2B is a timing chart showing the operation of the class D amplification device A centering on the self-excited oscillation circuit SB in the positive amplitude period.
図2(b)に示すように、正振幅期間においては、信号入力端子INからの入力信号は電圧/電流変換部10によりマイナス電流へ変換される。一方、正振幅期間内のあるタイミングT11においてスイッチング素子15AのゲートGAがオンとなり、スイッチング素子15BのゲートGBがオフとなると、帰還抵抗14に電流I14が流れ、これにより無信号時と同様に積分コンデンサ11の端子電圧は上昇する。この時、電流/電圧変換部10からの上記マイナス電流は積分コンデンサ11に流れる電流と逆方向に流れることになる。そのため積分コンデンサ11の充電電流が減少することになり、これにより積分コンデンサ11の端子間の電圧上昇率が図2(a)に例示する無信号時よりも減少する(図2(b)符号「C1」参照)。よって、積分コンデンサ11の端子電圧がタイミングT11以降ヒステリシスコンパレータ12の上記上側の閾値に到達するまでの時間が図2(a)に例示する無信号時よりも長くなる(図2(b)符号「C1」参照)。次に、当該上側の閾値に積分コンデンサ11の端子電圧が到達したタイミングT12において、ヒステリシスコンパレータ12の出力信号C12が反転されると、これによりゲートドライバ13は、スイッチング素子15BのゲートGBをオンとし、スイッチング素子15AのゲートGAをオフとする。すると、帰還抵抗14の電流I14が反転され、積分コンデンサ11の端子電圧が低下する。この時、電圧/電流変換部10の出力電流は積分コンデンサ11に対して放電方向なので、タイミングT12の積分コンデンサ11の電圧低下率が図2(a)に例示する無信号時よりも大きくなる(図2(b)符号「C1」参照)。これにより、積分コンデンサ11の端子電圧がタイミングT12以降ヒステリシスコンパレータ12の上記下側の閾値に到達するまでの時間が図2(a)に例示する無信号時よりも短くなる(図2(b)符号「C1」参照)。そして、当該下側の閾値に積分コンデンサ11の端子電圧が到達したタイミングT13において、ヒステリシスコンパレータ12の出力信号C12が再度反転されると、これによりゲートドライバ13は、スイッチング素子15BのゲートGBをオフとし、スイッチング素子15AのゲートGAをオンとする。上記正振幅期間においては、以上の一連の動作が交互に繰り返されることにより、出力フィルタ16を介した信号出力端子OUTからの出力信号の電圧VOUTは、図2(b)に示すようにプラスの値を有することになる。
As shown in FIG. 2B, in the positive amplitude period, the input signal from the signal input terminal IN is converted into a negative current by the voltage /
最後に、信号入力端子INからの入力信号がマイナスの振幅を有する期間の自励型発振回路SBの動作について、図3を用いて説明する。なお以下の説明において、信号入力端子INからの入力信号がマイナスの振幅を有する期間を「負振幅期間」と称する。また図3は、当該負振幅期間における自励型発振回路SBを中心としたD級増幅装置Aの動作を示すタイミングチャートである。 Finally, the operation of the self-excited oscillation circuit SB during a period in which the input signal from the signal input terminal IN has a negative amplitude will be described with reference to FIG. In the following description, a period in which an input signal from the signal input terminal IN has a negative amplitude is referred to as a “negative amplitude period”. FIG. 3 is a timing chart showing the operation of the class D amplifier A centering on the self-excited oscillation circuit SB in the negative amplitude period.
図3に示すように、負振幅期間においては、信号入力端子INからの入力信号は電圧/電流変換部10によりプラス電流へ変換される。一方、負振幅期間内のあるタイミングT21においてスイッチング素子15AのゲートGAがオンとなり、スイッチング素子15BのゲートGBがオフとなると、帰還抵抗14に電流I14が流れ、これにより無信号時と同様に積分コンデンサ11の端子電圧は上昇する。この時、電流/電圧変換部10からの上記プラス電流は積分コンデンサ11に流れる電流と同方向に流れることになる。そのため積分コンデンサ11の充電電流が増大することになり、これにより積分コンデンサ11の端子間の電圧上昇率が図2(a)に例示する無信号時よりも増大する(図3符号「C1」参照)。よって、積分コンデンサ11の端子電圧がタイミングT21以降ヒステリシスコンパレータ12の上記上側の閾値に到達するまでの時間が図2(a)に例示する無信号時よりも短くなる(図3符号「C1」参照)。次に、当該上側の閾値に積分コンデンサ11の端子電圧が到達したタイミングT22において、ヒステリシスコンパレータ12の出力信号C12が反転されると、これによりゲートドライバ13は、スイッチング素子15BのゲートGBをオンとし、スイッチング素子15AのゲートGAをオフとする。すると、帰還抵抗14の電流I14が反転され、積分コンデンサ11の端子電圧が減少する。この時、電圧/電流変換部10の出力電流は積分コンデンサ11に対して充電方向なので、タイミングT22以降の積分コンデンサ11の電圧低下率が図2(a)に例示する無信号時よりも小さくなる(図3符号「C1」参照)。これにより、積分コンデンサ11の端子電圧がタイミングT22以降ヒステリシスコンパレータ12の上記下側の閾値に到達するまでの時間が図2(a)に例示する無信号時よりも長くなる(図3符号「C1」参照)。そして、当該下側の閾値に積分コンデンサ11の端子電圧が到達したタイミングT23において、ヒステリシスコンパレータ12の出力信号C12が再度反転されると、これによりゲートドライバ13は、スイッチング素子15BのゲートGBをオフとし、スイッチング素子15AのゲートGAをオンとする。上記負振幅期間においては、以上の一連の動作が交互に繰り返されることにより、出力フィルタ16を介した信号出力端子OUTからの出力信号の電圧VOUTは、図3に示すようにマイナスを値を有することになる。
As shown in FIG. 3, in the negative amplitude period, the input signal from the signal input terminal IN is converted into a positive current by the voltage /
以上図2及び図3において説明した実施形態に係る自励型発振回路SBの構成及び動作によれば、積分コンデンサ11が増幅素子等を介さずに直接接地されており、帰還抵抗14がその積分コンデンサ11の一端の接続点C1に接続されている。よって、積分コンデンサ11及び帰還抵抗14により増幅素子等を含まない積分回路を構成することができ、これが電圧/電流変換部10により高インピーダンスで電流駆動されることになるので、ヒステリシスコンパレータ12の入力信号における三角波の頂点部分のノイズ(図6(b)符号N参照)を低減することができる。
According to the configuration and operation of the self-excited oscillation circuit SB according to the embodiment described above with reference to FIGS. 2 and 3, the integrating
次に、上記電圧/電流変換部10の具体的な回路構成について、図4及び図5を用いて例示しつつ説明する。
Next, a specific circuit configuration of the voltage /
上述したように、実施形態に係るD級増幅装置Aを構成する電圧/電流変換部10に求められる要件は、信号入力端子INに入力された入力信号の電圧を高精度に電流に変換して出力できることに加えて、積分コンデンサ11が接続されている接続点C1から見て高インピーダンスであることである。これらの要件を満たす電圧/電流変換部10の具体的な回路構成の例としては、例えば図4及び図5に示される三つの回路構成が挙げられる。なお図4及び図5に示す回路構成の夫々自体は、電圧/電流変換部を構成する回路構成としては従来から知られているものであるが、これらはいずれも上述した実施形態に係る電圧/電流変換部10に求められる要件を全て具備しているものである。
As described above, the requirement for the voltage /
始めに、実施形態に係る電圧/電流変換部10の回路構成の第一例について、図4(a)を用いて説明する。
First, a first example of the circuit configuration of the voltage /
当該第一例としては、図4(a)に例示するように、トランジスタ等の能動素子35乃至39と、抵抗40乃至47と、電流源50及び51と、ダイオード55及び56と、コンデンサ57と、により構成される電圧/電流変換部10が挙げられる。この構成においてD級増幅装置Aとしての入力信号は信号入力端子INに夫々印加され、それが電流変換されて接続点C1に出力される。この図4(a)に例示する回路構成の電圧/電流変換部10は、電圧/電流の変換精度が高く、広帯域であり、更に部品点数が少なく抑えられ、接続点C1から見た電圧/電流変換部10としてのインピーダンスが広い周波数帯域に渡って高い、という特長を有する。これに対し、接続点C1に出力される電流の変化分が電流源50及び51を含む電源部に流れてしまうという弱点を有している。
As the first example, as illustrated in FIG. 4A,
次に、実施形態に係る電圧/電流変換部10の回路構成の第二例について、図4(b)を用いて説明する。
Next, a second example of the circuit configuration of the voltage /
当該第二例としては、図4(b)に例示するように、トランジスタ等の能動素子60乃至67と、抵抗70乃至81と、電流源85乃至88と、コンデンサ89と、により構成される電圧/電流変換部10が挙げられる。この構成においてD級増幅装置Aとしての入力信号は信号入力端子INに夫々印加され、それが電流変換されて接続点C1に出力される。この図4(b)に例示する回路構成の電圧/電流変換部10は、図4(a)に例示する回路構成の電圧/電流変換部10と同様の、電圧/電流の変換精度が高く、広帯域であり、接続点C1から見た電圧/電流変換部10としてのインピーダンスが広い周波数帯域に渡って高い、という特長に加えて、接続点C1に出力される電流の変化分が電流源87及び88を含む電源部に流れない完全差動型であるという特長を有している。これに対し、図4(b)から明らかなように他の例の電圧/電流変換部10よりも部品点数が多いという弱点を有している。
As the second example, as illustrated in FIG. 4B, a voltage constituted by
最後に、実施形態に係る電圧/電流変換部10の回路構成の第三例について、図5を用いて説明する。
Finally, a third example of the circuit configuration of the voltage /
当該第三例としては、図5に例示するように、オペアンプ90並びにトランジスタ等の能動素子91及び92と、抵抗93乃至101と、ダイオード102及び103と、コンデンサ104と、により構成される電圧/電流変換部10が挙げられる。この構成においてD級増幅装置Aとしての入力信号は信号入力端子INに夫々印加され、それが電流変換されて接続点C1に出力される。この図5に例示する回路構成の電圧/電流変換部10は、電圧/電流の変換精度が高く、部品点数が少なく、接続点C1から見た電圧/電流変換部10としてのインピーダンスが広い周波数帯域に渡って高い、という特長を有している。これに対し、図4(a)に例示する回路構成の電圧/電流変換部10と同様の、接続点C1に出力される電流の変化分が電流源50及び51を含む電源部に流れてしまうという弱点を有している。
As the third example, as illustrated in FIG. 5, a voltage / voltage composed of an
以上例示した三つの回路構成は、当該電圧/電流変換部10を備えるD級増幅装置Aを実際に設計する場合に、上述した特長と弱点を考慮しつつ、適宜選択されて採用されるべきものである。
The three circuit configurations exemplified above should be appropriately selected and adopted in consideration of the above-described features and weak points when actually designing a class D amplifier A having the voltage /
以上説明したように、実施形態に係るD級増幅装置Aの構成及び動作によれば、積分コンデンサ11及び帰還抵抗14により増幅素子等を含まない積分回路が構成され、これが電圧/電流変換部10により高インピーダンスで電流駆動されるので、ヒステリシスコンパレータコンパレータ12の入力信号におけるノイズを低減することができる。
As described above, according to the configuration and operation of the class D amplifier A according to the embodiment, the integrating
従って、当該ノイズに起因する歪みをより低減することで、D級増幅装置Aの音質を従来から更に向上させることができる。 Therefore, the sound quality of the class D amplifying apparatus A can be further improved by further reducing distortion caused by the noise.
また、積分コンデンサ11の一端が接続された接続点C1とゲートドライバ13との間に接続されたコンパレータがヒステリシスコンパレータ12であるので、ゲートドライバ13に入力される信号に含まれるノイズを更に低減することができる。
Further, since the comparator connected between the connection point C1 to which one end of the integrating
なお、実施形態に係る電圧/電流変換部10の回路構成の例を図4及び図5に三つ挙げたが、これら以外でも、上述した電圧/電流変換部10に求められる要件を全て備える回路構成であれば、どのような回路構成をもって電圧/電流変換部10を構成しても、実施形態に係るD級増幅装置Aとしての音質向上の効果を得ることができる。
Although three examples of the circuit configuration of the voltage /
以上夫々説明したように、本発明はD級増幅装置の分野に利用することが可能であり、特に高音質化が望まれるD級増幅装置の分野に適用すれば特に顕著な効果が得られる。 As described above, the present invention can be used in the field of class D amplifiers, and particularly when applied to the field of class D amplifiers where higher sound quality is desired, a particularly remarkable effect can be obtained.
10 電圧/電流変換部
11 積分コンデンサ
12 ヒステリシスコンパレータ
13 ゲートドライバ
14 帰還抵抗
15A、15B スイッチング素子
16 出力フィルタ
17、18 直流電源
20 入力端子
21、22、30、40、41、42、43、44、45、46、47、70、71、72、73、74、75、76、77、78、79、80、81、93、94、95、96、97、98、99、100、101 抵抗
23、32 コンパレータ
24 出力端子
25 比較部
26 遅延部
31、90 オペアンプ
35、36、37、38、39、60、61、62、63、64、65、66、67、91、92 能動素子
50、51、85、86、87、88 電流源
55、56、102、103 ダイオード
57、89、104 コンデンサ
A、AA D級増幅装置
GA、GB ゲート
IN 信号入力端子
OUT 信号出力端子
SB 自励型発振回路
I14 電流
C1、C2、C3、Cx、Cy、Cz 接続点
C12 出力信号
CC 積分回路
N ノイズ
DESCRIPTION OF
Claims (3)
入力端が前記信号入力端子に接続され且つ増幅素子を含む電流駆動型の電圧/電流変換手段と、
前記電圧/電流変換手段の出力端に一端が接続され且つ他端が直接接地された積分コンデンサと、
前記D級増幅回路の出力段と、前記一端と、の間に接続された帰還抵抗と、
前記一端と、前記D級増幅回路の入力端と、の間に接続されたコンパレータと、
により構成されていることを特徴とする自励型発振回路。 In a self-excited oscillation circuit connected between a class D amplifier circuit including a switching element connected to a signal output terminal and a signal input terminal,
Current-driven voltage / current conversion means having an input terminal connected to the signal input terminal and including an amplifying element;
An integrating capacitor having one end connected to the output end of the voltage / current converting means and the other end directly grounded;
A feedback resistor connected between the output stage of the class D amplifier circuit and the one end;
A comparator connected between the one end and the input end of the class D amplifier circuit;
A self-excited oscillation circuit comprising:
前記コンパレータはヒステリシスコンパレータであることを特徴とする自励型発振回路。 The self-excited oscillation circuit according to claim 1,
The self-excited oscillation circuit, wherein the comparator is a hysteresis comparator.
前記信号入力端子と、
前記D級増幅回路と、
前記信号出力端子と、
を備えることを特徴とするD級増幅装置。 The self-excited oscillation circuit according to claim 1 or 2,
The signal input terminal;
The class D amplifier circuit;
The signal output terminal;
A class-D amplifying apparatus comprising:
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010204813A JP2012060613A (en) | 2010-09-13 | 2010-09-13 | Self excitation type oscillation circuit, and class d amplifier device |
PCT/JP2011/070466 WO2012036066A1 (en) | 2010-09-13 | 2011-09-08 | Self-oscillating circuit and class d amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010204813A JP2012060613A (en) | 2010-09-13 | 2010-09-13 | Self excitation type oscillation circuit, and class d amplifier device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012060613A true JP2012060613A (en) | 2012-03-22 |
Family
ID=45831529
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010204813A Pending JP2012060613A (en) | 2010-09-13 | 2010-09-13 | Self excitation type oscillation circuit, and class d amplifier device |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2012060613A (en) |
WO (1) | WO2012036066A1 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013219691A (en) * | 2012-04-11 | 2013-10-24 | Sony Corp | Amplifier |
JP2015515839A (en) * | 2012-04-30 | 2015-05-28 | インディス、セミコンダクター、インコーポレイテッドIndice Semiconductor Inc. | Pulse generator for audio frequency amplifier and stabilized power supply |
JPWO2018061386A1 (en) * | 2016-09-29 | 2019-03-07 | ヤマハ株式会社 | Class D amplifier |
CN113676144A (en) * | 2020-05-13 | 2021-11-19 | 联发科技股份有限公司 | Class D amplifier |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5639606A (en) * | 1979-09-07 | 1981-04-15 | Matsushita Electric Ind Co Ltd | Self-excited type d-class amplifier |
NL1011002C2 (en) * | 1999-01-12 | 2000-07-20 | Univ Eindhoven Tech | Amplifier circuit. |
JP4048781B2 (en) * | 2002-01-08 | 2008-02-20 | ヤマハ株式会社 | Class D amplifier |
JP2005322958A (en) * | 2004-05-06 | 2005-11-17 | Nec Electronics Corp | Class d amplifier |
-
2010
- 2010-09-13 JP JP2010204813A patent/JP2012060613A/en active Pending
-
2011
- 2011-09-08 WO PCT/JP2011/070466 patent/WO2012036066A1/en active Application Filing
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013219691A (en) * | 2012-04-11 | 2013-10-24 | Sony Corp | Amplifier |
JP2015515839A (en) * | 2012-04-30 | 2015-05-28 | インディス、セミコンダクター、インコーポレイテッドIndice Semiconductor Inc. | Pulse generator for audio frequency amplifier and stabilized power supply |
JPWO2018061386A1 (en) * | 2016-09-29 | 2019-03-07 | ヤマハ株式会社 | Class D amplifier |
CN113676144A (en) * | 2020-05-13 | 2021-11-19 | 联发科技股份有限公司 | Class D amplifier |
Also Published As
Publication number | Publication date |
---|---|
WO2012036066A1 (en) | 2012-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7332962B2 (en) | Filterless class D power amplifier | |
US7446603B2 (en) | Differential input Class D amplifier | |
US7944297B2 (en) | Class D amplifier | |
US20050248399A1 (en) | Class D amplifier | |
US9231535B2 (en) | Silent start class-D amplifier | |
CN107623495B (en) | Low noise circuit | |
KR20050050608A (en) | Class-d amplifier | |
US8526640B2 (en) | Apparatus and method for switching audio amplification | |
JP2012156616A (en) | Semiconductor integrated circuit and method of operating the same | |
WO2012036066A1 (en) | Self-oscillating circuit and class d amplifier | |
JP2018137576A (en) | Class D amplifier | |
JP4853176B2 (en) | Class D amplifier | |
WO2013175876A1 (en) | Switching amplifier, and transmitter using same | |
KR100972155B1 (en) | Class-d amplifier providing dual feedback loop | |
US6734725B2 (en) | Power amplifier | |
US8917143B2 (en) | Method and apparatus for filter-less analog input class D audio amplifier clipping | |
US10367458B2 (en) | Signal amplifier | |
US11837999B2 (en) | Audio amplifier having idle mode | |
US10911010B2 (en) | Class-D amplifier and sound system | |
US9825600B2 (en) | Class D amplifier and electronic devices including the same | |
US20150365059A1 (en) | Class-d amplifier and electronic apparatus | |
JP5283060B2 (en) | amplifier | |
JP2007088999A (en) | Switching amplifier | |
JP2004056211A (en) | Semiconductor device and class-d amplifier | |
EP2562933A1 (en) | Class D amplifier and control method |