JP2012060613A - Self excitation type oscillation circuit, and class d amplifier device - Google Patents

Self excitation type oscillation circuit, and class d amplifier device Download PDF

Info

Publication number
JP2012060613A
JP2012060613A JP2010204813A JP2010204813A JP2012060613A JP 2012060613 A JP2012060613 A JP 2012060613A JP 2010204813 A JP2010204813 A JP 2010204813A JP 2010204813 A JP2010204813 A JP 2010204813A JP 2012060613 A JP2012060613 A JP 2012060613A
Authority
JP
Japan
Prior art keywords
voltage
class
signal
current
oscillation circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010204813A
Other languages
Japanese (ja)
Inventor
Mare Tan
希 丹
Shoji Horiuchi
彰二 堀内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
UINZU KK
Winz Corp
Original Assignee
UINZU KK
Winz Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by UINZU KK, Winz Corp filed Critical UINZU KK
Priority to JP2010204813A priority Critical patent/JP2012060613A/en
Priority to PCT/JP2011/070466 priority patent/WO2012036066A1/en
Publication of JP2012060613A publication Critical patent/JP2012060613A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217Class D power amplifiers; Switching amplifiers
    • H03F3/2173Class D power amplifiers; Switching amplifiers of the bridge type
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217Class D power amplifiers; Switching amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45112Complementary long tailed pairs having parallel inputs and being supplied in parallel
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K7/00Modulating pulses with a continuously-variable modulating signal
    • H03K7/08Duration or width modulation ; Duty cycle modulation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45374Indexing scheme relating to differential amplifiers the AAC comprising one or more discrete resistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45702Indexing scheme relating to differential amplifiers the LC comprising two resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Electronic Switches (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a self excitation type oscillation circuit capable of further improving sound quality of a class D amplifier equipped with a self excitation type oscillation circuit.SOLUTION: A self excitation type oscillation circuit SB is connected between switching elements 15A and 15B connected to a signal output terminal OUT and a signal input terminal IN. The circuit includes a current driving type voltage/current conversion part 10 an input end of which is connected to a signal input terminal IN and which contains an amplification element, an integration capacitor 11 whose one end is connected to an output end of the voltage/current conversion part 10 while the other end directly grounded, a feedback resistor 14 connected between an output stage of the switching elements 15A and 15B and one end of the integration capacitor 11, and a hysteresis comparator 12 which is connected between one end of the integration capacitor 11 and a gate driver 13.

Description

本発明は、自励型発振回路及びD級増幅装置の技術分野に属し、より詳細には、PWM(Pulse Width Modulation)駆動方式によりD級増幅回路を駆動するための自励型発振回路及びそれを備えたD級増幅装置の技術分野に属する。   The present invention belongs to the technical field of a self-excited oscillation circuit and a class D amplifier, and more specifically, a self-excited oscillation circuit for driving a class D amplifier circuit by a PWM (Pulse Width Modulation) drive system and the same Belongs to the technical field of class D amplifiers with

先ず図6を用いて、従来の自励型発振回路を用いてPWM駆動されるD級増幅装置の構成及び動作を説明する。なお図6は、従来のD級増幅装置の構成等を示すブロック図である。   First, the configuration and operation of a class D amplifier that is PWM driven using a conventional self-excited oscillation circuit will be described with reference to FIG. FIG. 6 is a block diagram showing the configuration of a conventional class D amplifier.

図6(a)に例示するように、従来のD級増幅装置AAは、信号入力端子IN側から、抵抗30と、オペアンプ31及び積分コンデンサ11からなる積分回路CCと、コンパレータ32と、ゲートドライバ13と、帰還抵抗14と、ゲートドライバ13により相補的に駆動されるスイッチング素子15A及び15Bと、出力フィルタ16と、接続点Czが接地された直流電源17及び18と、が接続されて構成され、その出力は信号出力端子OUTから出力される。このとき、図6(a)に示すD級増幅装置AAでは、積分回路CCとコンパレータ32との組合せにより、PWM駆動用の自励型発振回路としての発振動作とパルス幅変調動作とを同時に行う構成とされている。なお積分回路CCとコンパレータ32との組合せを、コンパレータ32と遅延回路との組合せに代えてもよい。このような従来のD級増幅装置AAと同等の積分回路を備えるD級増幅装置は、例えば下記特許文献1及び特許文献2にも開示されている。   As illustrated in FIG. 6 (a), the conventional class D amplifier AA includes, from the signal input terminal IN side, an integration circuit CC including a resistor 30, an operational amplifier 31 and an integration capacitor 11, a comparator 32, and a gate driver. 13, a feedback resistor 14, switching elements 15 </ b> A and 15 </ b> B that are complementarily driven by the gate driver 13, an output filter 16, and DC power sources 17 and 18 whose connection point Cz is grounded are connected. The output is output from the signal output terminal OUT. At this time, in the class D amplification device AA shown in FIG. 6A, the combination of the integration circuit CC and the comparator 32 simultaneously performs an oscillation operation as a self-excited oscillation circuit for PWM driving and a pulse width modulation operation. It is configured. Note that the combination of the integration circuit CC and the comparator 32 may be replaced with a combination of the comparator 32 and the delay circuit. Such a class D amplifying device having an integration circuit equivalent to the conventional class D amplifying device AA is also disclosed in, for example, Patent Document 1 and Patent Document 2 below.

ここで、図6(a)に例示するD級増幅装置AAでは、積分コンデンサ11の一端(図6(a)における左側の端子)は、オペアンプ31の反転入力端子及び非反転入力端子を介して接地されているが、これはいわゆる「仮想的な」接地でしかない。一方、図6(a)に例示するD級増幅装置AAをオーディオアンプとして用いる場合、その動作周波数(キャリア)は例えば数百キロヘルツと高いため、オペアンプ31としては高速動作或いは超高速動作が可能な素子を用いる必要がある。   Here, in the class D amplifier AA illustrated in FIG. 6A, one end of the integrating capacitor 11 (the left terminal in FIG. 6A) is connected via the inverting input terminal and the non-inverting input terminal of the operational amplifier 31. Although it is grounded, this is only a so-called “virtual” ground. On the other hand, when the class D amplifying device AA illustrated in FIG. 6A is used as an audio amplifier, the operational frequency (carrier) is as high as several hundred kilohertz, for example, so that the operational amplifier 31 can operate at high speed or very high speed. It is necessary to use an element.

特開2003−204590公報(例えば第4図)Japanese Patent Laid-Open No. 2003-204590 (for example, FIG. 4) 特開2005−269580公報(例えば第1図)Japanese Patent Laying-Open No. 2005-269580 (for example, FIG. 1)

しかしながら、上述した従来のD級増幅装置AAの構成によると、オペアンプ31の周波数帯域が有限であるため、それが含まれる積分回路CCの出力信号としての三角波に大きなノイズが必然的に含まれる。そしてこの結果として、信号出力端子OUTから出力される出力信号における歪みや音質低下をもたらすという問題点があった。   However, according to the configuration of the above-described conventional class D amplifier AA, the frequency band of the operational amplifier 31 is finite, so that a large noise is inevitably included in the triangular wave as the output signal of the integrating circuit CC including the operational amplifier 31. As a result, there is a problem in that the output signal output from the signal output terminal OUT causes distortion and sound quality degradation.

即ち、図6(a)に例示するオペアンプ31と仮想的に接地された積分コンデンサ11とを含む積分回路CCにおいて、その積分対象は、出力フィルタ16とスイッチング素子15A及び15Bの出力段との間の接続点Cyから帰還抵抗14を介して出力される信号である(図6(b)上段の波形参照)。よって当該積分回路CCは、例えば数百キロヘルツの高速で動作させられるだけでなく、接続点Cyからの例えば20メガヘルツ程度の周波数を有する大振幅波形の信号が入力される。   That is, in the integration circuit CC including the operational amplifier 31 and the virtually grounded integration capacitor 11 illustrated in FIG. 6A, the integration target is between the output filter 16 and the output stages of the switching elements 15A and 15B. The signal is output from the connection point Cy through the feedback resistor 14 (see the upper waveform in FIG. 6B). Therefore, the integration circuit CC is not only operated at a high speed of, for example, several hundred kilohertz, but also receives a signal with a large amplitude waveform having a frequency of, for example, about 20 megahertz from the connection point Cy.

ここで、積分回路CCのインピーダンスについて考察すると、図6(a)に例示するように、積分回路CCとしての入力信号は抵抗30を介してオペアンプ31の反転入力端子に入力されるが、この入力信号は同時に積分コンデンサ11の反転入力端子にも入力(印加)される。このとき、オペアンプ31のゲインが十分に高い周波数帯域では、上記反転入力端子と非反転入力端子とが仮想的に短絡することとなり、結果として両端子間が低インピーダンスとなる。しかしながらオペアンプ31のゲインが低下する高周波数帯域では、反転入力端子と非反転入力端子との間のインピーダンスが上がってしまうことにより、積分コンデンサ11に対する上記仮想的な接地状態が崩れることで積分精度が低下し、積分回路CCの出力端子(図6(a)における接続点Cx)からの出力信号としての三角波の頂点部分(即ち、スイッチング素子15Aとスイッチング素子15Bとがちょうど切り替わるタイミング)に、図6(b)下段に例示するような大きなノイズNが発生するのである。このノイズNは、オペアンプ31の反転入力端子と非反転入力端子との間のインピーダンスが高くなって、スイッチング素子15A及び15Bの出力段からの高速大振幅波形の信号が積分コンデンサ11を通じて接続点Cxにスルーされてしまうことによっても助長される。そしてこの結果として、信号出力端子OUTから出力される出力信号における歪みや音質低下が発生する。   Here, considering the impedance of the integration circuit CC, as illustrated in FIG. 6A, an input signal as the integration circuit CC is input to the inverting input terminal of the operational amplifier 31 via the resistor 30. The signal is simultaneously input (applied) to the inverting input terminal of the integrating capacitor 11. At this time, in the frequency band where the gain of the operational amplifier 31 is sufficiently high, the inverting input terminal and the non-inverting input terminal are virtually short-circuited, resulting in a low impedance between both terminals. However, in the high frequency band where the gain of the operational amplifier 31 decreases, the impedance between the inverting input terminal and the non-inverting input terminal increases, so that the above-mentioned virtual ground state with respect to the integrating capacitor 11 collapses, so that the integration accuracy is improved. 6 at the apex portion of the triangular wave as an output signal from the output terminal of the integration circuit CC (the connection point Cx in FIG. 6A) (that is, the timing at which the switching element 15A and the switching element 15B are just switched). (B) A large noise N as exemplified in the lower part is generated. The noise N has a high impedance between the inverting input terminal and the non-inverting input terminal of the operational amplifier 31, and a signal having a high-speed large-amplitude waveform from the output stage of the switching elements 15 A and 15 B is connected to the connection point Cx It is also encouraged by being passed through. As a result, distortion and deterioration in sound quality occur in the output signal output from the signal output terminal OUT.

以上の通り、図6(a)に例示するD級増幅装置AAでは、スイッチング素子15A及び15Bから出力される信号が急峻な立ち上がり波形及び立下り波形を有しており、これに加えて高い周波数成分と大きな振幅を同時に有している。このため、この信号(接続点Cyからの信号)を、図6(a)の積分回路CCでは高精度に積分できないのである。そしてこのような積分精度の低下は、一般に、D級増幅装置AAにとって重要な微小領域の歪みを増大させる結果を招き、その音質を悪化させていたのである。   As described above, in the class D amplifier AA illustrated in FIG. 6A, the signals output from the switching elements 15A and 15B have steep rising and falling waveforms, and in addition to this, a high frequency It has a component and a large amplitude at the same time. For this reason, this signal (signal from the connection point Cy) cannot be integrated with high accuracy by the integrating circuit CC of FIG. Such a decrease in integration accuracy generally results in an increase in distortion in a minute region that is important for the class D amplifier AA, thereby deteriorating the sound quality.

そこで、本発明は上記の問題点に鑑みて為されたもので、その課題の一例は、自励型発振回路を備えるD級増幅装置における音質を従来から更に向上させることが可能な自励型発振回路及びそれを備えたD級増幅装置を提供することにある。   Therefore, the present invention has been made in view of the above problems, and one example of the problem is a self-excited type that can further improve the sound quality in a class D amplifying device including a self-excited oscillation circuit. An object of the present invention is to provide an oscillation circuit and a class D amplification device including the oscillation circuit.

上記の課題を解決するために、請求項1に記載の発明は、信号出力端子に接続されたスイッチング素子を含むD級増幅回路と、信号入力端子と、の間に接続される自励型発振回路において、入力端が前記信号入力端子に接続され且つ増幅素子を含む電流駆動型の電圧/電流変換手段と、前記電圧/電流変換手段の出力端に一端が接続され且つ他端が直接接地された積分コンデンサと、前記D級増幅回路の出力段と、前記一端と、の間に接続された帰還抵抗と、前記一端と、前記D級増幅回路の入力端と、の間に接続されたコンパレータと、により構成されている。   In order to solve the above problem, the invention according to claim 1 is a self-excited oscillation connected between a class D amplifier circuit including a switching element connected to a signal output terminal and the signal input terminal. In the circuit, a current-driven voltage / current conversion unit having an input terminal connected to the signal input terminal and including an amplifying element, one end connected to the output terminal of the voltage / current conversion unit, and the other end directly grounded A feedback resistor connected between the integrating capacitor, the output stage of the class D amplifier circuit and the one end, and a comparator connected between the one end and the input terminal of the class D amplifier circuit. And is constituted by.

請求項1に記載の発明によれば、増幅素子を含む電流駆動型の電圧/電流変換手段とコンパレータとの間に一端が接続された積分コンデンサの他端が、増幅素子等を介さずに直接接地されている。そしてD級増幅回路の出力段に接続された帰還抵抗がその積分コンデンサの一端に接続されている。よって、当該積分コンデンサ及び当該帰還抵抗により増幅素子等を含まない積分回路を構成することができ、これが電圧/電流変換手段により高インピーダンスで電流駆動されることになるので、コンパレータに入力される信号におけるノイズを低減することができる。   According to the first aspect of the present invention, the other end of the integrating capacitor having one end connected between the current-driven voltage / current converting means including the amplifying element and the comparator is directly connected to the amplifying element without passing through the amplifying element or the like. Grounded. A feedback resistor connected to the output stage of the class D amplifier circuit is connected to one end of the integrating capacitor. Therefore, the integration capacitor and the feedback resistor can constitute an integration circuit that does not include an amplification element and the like, and this is driven with high impedance by the voltage / current conversion means, so that the signal input to the comparator Noise can be reduced.

上記の課題を解決するために、請求項2に記載の発明は、請求項1に記載の自励型発振回路において、前記コンパレータはヒステリシスコンパレータであるように構成される。   In order to solve the above-described problem, the invention according to claim 2 is configured such that in the self-excited oscillation circuit according to claim 1, the comparator is a hysteresis comparator.

請求項2に記載の発明によれば、請求項1に記載の発明の作用に加えて、積分コンデンサの一端とD級増幅回路の入力端に接続されたコンパレータがヒステリシスコンパレータであるので、D級増幅回路に入力される信号に含まれるノイズを更に低減することができる。   According to the invention described in claim 2, in addition to the operation of the invention described in claim 1, the comparator connected to one end of the integrating capacitor and the input terminal of the class D amplifier circuit is a hysteresis comparator. Noise contained in the signal input to the amplifier circuit can be further reduced.

上記の課題を解決するために、請求項3に記載の発明は、請求項1又は2に記載の自励型発振回路と、前記信号入力端子と、前記D級増幅回路と、前記信号出力端子と、を備える。   In order to solve the above problem, the invention according to claim 3 is the self-excited oscillation circuit according to claim 1, the signal input terminal, the class D amplifier circuit, and the signal output terminal. And comprising.

請求項3に記載の発明によれば、請求項1又は2に記載の事例型発振回路を含むので、それを構成する積分コンデンサ及び帰還抵抗により増幅素子等を含まない積分回路を構成することができ、これが電圧/電流変換手段により高インピーダンスで電流駆動されることになるので、コンパレータに入力される信号におけるノイズを低減することができる。   According to the invention described in claim 3, since the case-type oscillation circuit described in claim 1 or 2 is included, an integration circuit that does not include an amplifying element or the like can be configured by the integration capacitor and the feedback resistor. This is driven by the voltage / current conversion means with high impedance, so that noise in the signal input to the comparator can be reduced.

本発明によれば、増幅素子等を含まない積分回路を構成することができ、それが電圧/電流変換手段により高インピーダンスで電流駆動されることになるので、コンパレータに入力される信号におけるノイズを低減することができる。   According to the present invention, an integration circuit that does not include an amplifying element or the like can be configured, and it is driven with high impedance by the voltage / current conversion means, so that noise in the signal input to the comparator is reduced. Can be reduced.

従って、当該ノイズに起因する歪みをより低減することで、D級増幅回路を用いたD級増幅装置の音質を従来から更に向上させることができる。   Therefore, by further reducing distortion caused by the noise, it is possible to further improve the sound quality of the class D amplification device using the class D amplification circuit.

実施形態に係るD級増幅装置の構成等を示すブロック図であり、(a)は当該D級増幅装置の構成を示すブロック図であり、(b)はヒステリシスコンパレータの一例を示す回路図であり、(c)はヒステリシスコンパレータの他の例を示すブロック図である。It is a block diagram which shows the structure of the class D amplifier which concerns on embodiment, etc., (a) is a block diagram which shows the structure of the said class D amplifier, (b) is a circuit diagram which shows an example of a hysteresis comparator (C) is a block diagram which shows the other example of a hysteresis comparator. 実施形態に係るD級増幅装置の動作を示すタイミングチャートであり、(a)は入力信号が無信号時の動作を示すタイミングチャートであり、(b)は正振幅期間の動作を示すタイミングチャートである。It is a timing chart which shows operation | movement of the class D amplifier which concerns on embodiment, (a) is a timing chart which shows operation | movement when an input signal is no signal, (b) is a timing chart which shows operation | movement of a positive amplitude period. is there. 実施形態に係るD級増幅装置における負振幅期間の動作を示すタイミングチャートである。It is a timing chart which shows operation | movement of the negative amplitude period in the class D amplifier which concerns on embodiment. 実施形態に係る電圧/電流変換部の構成を示す回路図であり、(a)は電圧/電流変換部の第一例を示す回路図であり、(b)は電圧/電流変換部の第二例を示す回路図である。It is a circuit diagram which shows the structure of the voltage / current conversion part which concerns on embodiment, (a) is a circuit diagram which shows the 1st example of a voltage / current conversion part, (b) is the 2nd of a voltage / current conversion part. It is a circuit diagram which shows an example. 実施形態に係る電圧/電流変換部の第三例を示す回路図である。It is a circuit diagram which shows the 3rd example of the voltage / current conversion part which concerns on embodiment. 従来のD級増幅装置の構成等を示すブロック図であり、(a)は当該D級増幅装置の構成を示すブロック図であり、(b)は当該D級増幅装置の動作を示すタイミングチャートである。It is a block diagram which shows the structure of the conventional class D amplifier, etc., (a) is a block diagram which shows the structure of the said class D amplifier, (b) is a timing chart which shows the operation | movement of the said class D amplifier. is there.

次に、本発明を実施するための形態について、図1乃至図5を用いて説明する。なお以下に説明する実施形態は、自励型発振回路を含むD級増幅装置に対して本発明を適用した場合の実施の形態である。また、図1は実施形態に係るD級増幅装置の構成等を示すブロック図であり、図2及び図3は当該D級増幅装置の動作を示すタイミングチャートである。更に図4及び図5は、実施形態に係る電圧/電流変換部の構成を例示する回路図である。なお図1において、図6に示した従来のD級増幅装置AAと同様の構成部材については、同様の部材番号を用いて説明する。   Next, a mode for carrying out the present invention will be described with reference to FIGS. The embodiment described below is an embodiment when the present invention is applied to a class D amplifier including a self-excited oscillation circuit. FIG. 1 is a block diagram showing the configuration of the class D amplifier according to the embodiment, and FIGS. 2 and 3 are timing charts showing the operation of the class D amplifier. 4 and 5 are circuit diagrams illustrating the configuration of the voltage / current conversion unit according to the embodiment. In FIG. 1, the same components as those of the conventional class D amplifier AA shown in FIG. 6 will be described using the same member numbers.

図1(a)に示すように、実施形態に係るD級増幅装置Aは、信号入力端子IN側から、電圧/電流変換手段の一例としての電圧/電流変換部10と、積分コンデンサ11と、ヒステリシスコンパレータ12と、ゲートドライバ13と、帰還抵抗14と、ゲートドライバ13により相補的に駆動されるスイッチング素子15A及び15Bと、出力フィルタ16と、接続点C3が接地された直流電源17及び18と、が接続されて構成され、その出力は信号出力端子OUTから出力される。   As shown in FIG. 1A, the class D amplifier A according to the embodiment includes, from the signal input terminal IN side, a voltage / current converter 10 as an example of a voltage / current converter, an integrating capacitor 11, The hysteresis comparator 12, the gate driver 13, the feedback resistor 14, the switching elements 15A and 15B driven complementarily by the gate driver 13, the output filter 16, and the DC power sources 17 and 18 whose connection point C3 is grounded , Are connected, and the output is output from the signal output terminal OUT.

なお電圧/電流変換部10は、信号入力端子INから入力される入力信号の極性に対応させて、反転電圧/電流変換部として構成してもよい。電圧/電流変換部10の具体的な回路構成については、後ほど図4及び図5を用いて例示しつつ、説明する。更に積分コンデンサ11は、複数の異なる容量のコンデンサを並列に接続することにより構成してもよい。   The voltage / current converter 10 may be configured as an inverted voltage / current converter in accordance with the polarity of the input signal input from the signal input terminal IN. A specific circuit configuration of the voltage / current conversion unit 10 will be described later with reference to FIGS. 4 and 5. Further, the integrating capacitor 11 may be configured by connecting a plurality of capacitors having different capacities in parallel.

またヒステリシスコンパレータ12は正帰還が施されたコンパレータであり、その入力信号の変動がその出力信号におけるノイズとして現れることを防止すべく、コンパレータとしての閾値を二つ備えるコンパレータである。ヒステリシスコンパレータ12として具体的には、図1(b)に例示するように、反転入力端子が例えば接地されたコンパレータ23と、コンパレータ23の非反転入力端子とヒステリシスコンパレータ12の入力端子20との間に接続された抵抗21と、コンパレータ23の(即ちヒステリシスコンパレータ12の)出力端子24とその非反転入力端子との間に接続されてコンパレータ23に対して正帰還を施す抵抗22と、により構成されている。なおヒステリシスコンパレータ12を、図1(c)に例示するようなロジック回路としての比較部25と遅延部26とにより構成することもできる。   The hysteresis comparator 12 is a comparator to which positive feedback is applied, and is a comparator having two threshold values as a comparator in order to prevent fluctuations in the input signal from appearing as noise in the output signal. Specifically, as illustrated in FIG. 1B, the hysteresis comparator 12 includes a comparator 23 whose inverting input terminal is grounded, for example, and a non-inverting input terminal of the comparator 23 and an input terminal 20 of the hysteresis comparator 12. And a resistor 22 connected between the output terminal 24 of the comparator 23 (that is, the hysteresis comparator 12) and its non-inverting input terminal to provide positive feedback to the comparator 23. ing. The hysteresis comparator 12 can also be configured by a comparison unit 25 and a delay unit 26 as logic circuits as illustrated in FIG.

図1(a)に示す構成において電圧/電流変換部10は、信号入力端子INに入力信号として印加される電圧の変化を電流の変化に変換し、ヒステリシスコンパレータ12に出力する。   In the configuration shown in FIG. 1A, the voltage / current converter 10 converts a change in voltage applied as an input signal to the signal input terminal IN into a change in current and outputs the change to the hysteresis comparator 12.

一方、積分コンデンサ11と、当該ヒステリシスコンパレータ12と、帰還抵抗14と、により実施形態に係る自励型発振回路SBが形成されている。この自励型発振回路SBにおいて積分コンデンサ11は、電圧/電流変換部10とヒステリシスコンパレータ12との接続点C1にその一端が接続されている。またその他端は、図6に例示した従来の積分コンデンサ11とは異なり、オペアンプ等の能動素子を介さずに、直接接地されている。帰還抵抗14は、出力フィルタ16とスイッチング素子15A及び15Bの出力段との間の接続点C2と、電圧/電流変換部10とヒステリシスコンパレータ12との接続点(換言すれば、積分コンデンサ11の一端)C1と、の間に接続されている。   On the other hand, the integrating capacitor 11, the hysteresis comparator 12, and the feedback resistor 14 form a self-excited oscillation circuit SB according to the embodiment. In this self-excited oscillation circuit SB, one end of the integrating capacitor 11 is connected to a connection point C1 between the voltage / current conversion unit 10 and the hysteresis comparator 12. Further, unlike the conventional integrating capacitor 11 illustrated in FIG. 6, the other end is directly grounded without using an active element such as an operational amplifier. The feedback resistor 14 includes a connection point C2 between the output filter 16 and the output stages of the switching elements 15A and 15B, and a connection point between the voltage / current conversion unit 10 and the hysteresis comparator 12 (in other words, one end of the integration capacitor 11). ) It is connected between C1.

実施形態に係る自励型発振回路SBは、信号入力端子INに入力される入力信号の電圧に比例した大きさの電流を生成し、ゲートドライバ13に出力する。ゲートドライバ13は自励型発振回路SBからの電流に基づき、直流電源17及び18を電圧源としてスイッチング素子15A及び15Bを相補的に駆動する。出力フィルタ16はスイッチング素子15A及び15Bからの出力信号における不要な高周波成分を除去し、信号出力端子OUTに出力する。以上の動作により、D級増幅装置Aとしての出力信号が信号出力端子OUTから出力される。なお、自励型発振回路SBからの電流を用いた上述のゲートドライバ13、スイッチング素子15A及び15B、出力フィルタ16並びに直流電源17及び18夫々の動作自体は、図6(a)を用いて説明した従来のD級増幅装置AAにおけるゲートドライバ13、スイッチング素子15A及び15B、出力フィルタ16並びに直流電源17及び18夫々の動作と同様である。   The self-excited oscillation circuit SB according to the embodiment generates a current having a magnitude proportional to the voltage of the input signal input to the signal input terminal IN and outputs the current to the gate driver 13. Based on the current from the self-excited oscillation circuit SB, the gate driver 13 complementarily drives the switching elements 15A and 15B using the DC power sources 17 and 18 as voltage sources. The output filter 16 removes unnecessary high frequency components from the output signals from the switching elements 15A and 15B, and outputs them to the signal output terminal OUT. With the above operation, an output signal as the class D amplifier A is output from the signal output terminal OUT. The operations of the gate driver 13, the switching elements 15A and 15B, the output filter 16, and the DC power supplies 17 and 18 using the current from the self-excited oscillation circuit SB are described with reference to FIG. The operations of the gate driver 13, the switching elements 15A and 15B, the output filter 16, and the DC power supplies 17 and 18 in the conventional class D amplifier AA are the same.

以上の動作において自励型発振回路SBは、それ自体でいわゆる反転アンプとして機能する。この自励型発振回路SBは、低域周波数帯域において十分大きな増幅度を有している。このような自励型発振回路SBを用い、更に電圧/電流変換部10として精度が高い回路構成を用いることにより、帰還抵抗14の両端に発生する電圧の平均値(低周波の電圧)は、信号入力端子INに入力される入力信号の電圧に対して高い精度で比例することになる。これにより実施形態に係るD級増幅装置A全体としては、低歪み率及び高安定度が実現可能となるのである。   In the above operation, the self-excited oscillation circuit SB functions as a so-called inverting amplifier by itself. This self-excited oscillation circuit SB has a sufficiently large amplification in the low frequency band. By using such a self-excited oscillation circuit SB and using a highly accurate circuit configuration as the voltage / current converter 10, the average value of the voltage generated at both ends of the feedback resistor 14 (low frequency voltage) is It is proportional to the voltage of the input signal input to the signal input terminal IN with high accuracy. As a result, the entire class D amplification device A according to the embodiment can achieve a low distortion rate and high stability.

次に、実施形態に係る自励型発振回路SBの動作について、より詳細に図2及び図3を用いて説明する。なお、図2及び図3に夫々例示するタイミングチャートにおける時間軸(横軸)のスケールは、全て同一である。   Next, the operation of the self-excited oscillation circuit SB according to the embodiment will be described in more detail with reference to FIGS. The scales of the time axis (horizontal axis) in the timing charts illustrated in FIGS. 2 and 3 are all the same.

先ず、信号入力端子INからの入力信号がいわゆる無信号時である場合の自励型発振回路SBの動作について、図2(a)を用いて説明する。なお上記「無信号時」とは、信号入力端子INからの入力信号がプラスの振幅もマイナスの振幅も有していない期間をいう。また図2(a)は、当該無信号時における自励型発振回路SBを中心としたD級増幅装置Aの動作を示すタイミングチャートである。   First, the operation of the self-excited oscillation circuit SB when the input signal from the signal input terminal IN is a so-called no signal will be described with reference to FIG. The “no signal” refers to a period in which the input signal from the signal input terminal IN has neither a positive amplitude nor a negative amplitude. FIG. 2A is a timing chart showing the operation of the class D amplifying apparatus A centering on the self-excited oscillation circuit SB when there is no signal.

図2(a)に示すように、無信号時のあるタイミングT01においてスイッチング素子15AのゲートGAがオンとなり、スイッチング素子15BのゲートGBがオフとなったとき、帰還抵抗14に電流I14が流れ、これにより積分コンデンサ11の端子電圧(換言すれば、接続点C1の電圧)が上昇する。次に、ヒステリシスコンパレータ12における二つの閾値のうち上側の閾値に積分コンデンサ11の端子電圧が到達すると、ヒステリシスコンパレータ12の出力信号C12が反転される。これによりゲートドライバ13は、タイミングT02においてスイッチング素子15AのゲートGAをオフとし、スイッチング素子15BのゲートGBをオフとする。すると、帰還抵抗14の電流I14が反転され、タイミングT02以降積分コンデンサ11の端子電圧は低下する。その後、積分コンデンサ11の端子電圧がタイミングT03においてヒステリシスコンパレータ12における二つの閾値のうち下側の閾値に到達すると、ヒステリシスコンパレータ12の出力信号C12が再度反転される。これによりゲートドライバ13は、タイミングT03においてスイッチング素子15BのゲートGBをオフとし、スイッチング素子15AのゲートGAをオンとする。信号入力端子INからの入力信号が無信号時には、以上の一連の動作が交互に繰り返されることにより、自励型発振回路SBとしての自励型発振動作が実現される。この期間の接続点C2の電圧のデューティ比はちょうど50%となる。よって出力フィルタ16を介した信号出力端子OUTからの出力信号の電圧VOUTは、図2(a)に示すように0ボルトを保つことになる。 As shown in FIG. 2 (a), the gate GA of the switching element 15A is turned on at the timing T 01 with a no-signal state, when the gate GB of the switching element 15B is turned off, the current I 14 in the feedback resistor 14 As a result, the terminal voltage of the integrating capacitor 11 (in other words, the voltage at the connection point C1) increases. Next, when the terminal voltage of the integrating capacitor 11 reaches the upper threshold value of the two threshold values in the hysteresis comparator 12, the output signal C12 of the hysteresis comparator 12 is inverted. Thus the gate driver 13 turns off the gate GA of the switching element 15A at the timing T 02, to turn off the gate GB of the switching element 15B. Then, a current I 14 of the feedback resistor 14 is inverted, the terminal voltage of the timing T 02 after integrating capacitor 11 is reduced. Thereafter, when the terminal voltage of the integrating capacitor 11 reaches the lower threshold value of the two threshold values in the hysteresis comparator 12 at timing T03 , the output signal C12 of the hysteresis comparator 12 is inverted again. Thus the gate driver 13 turns off the gate GB of the switching element 15B at the timing T 03, to turn on the gate GA of the switching element 15A. When the input signal from the signal input terminal IN is no signal, the above series of operations are alternately repeated to realize the self-excited oscillation operation as the self-excited oscillation circuit SB. The duty ratio of the voltage at the connection point C2 during this period is exactly 50%. Therefore, the voltage V OUT of the output signal from the signal output terminal OUT via the output filter 16 is maintained at 0 volt as shown in FIG.

次に、信号入力端子INからの入力信号がプラスの振幅を有する期間の自励型発振回路SBの動作について、図2(b)を用いて説明する。なお以下の説明において、信号入力端子INからの入力信号がプラスの振幅を有する期間を「正振幅期間」と称する。また図2(b)は、当該正振幅期間における自励型発振回路SBを中心としたD級増幅装置Aの動作を示すタイミングチャートである。   Next, the operation of the self-excited oscillation circuit SB during a period in which the input signal from the signal input terminal IN has a positive amplitude will be described with reference to FIG. In the following description, a period in which an input signal from the signal input terminal IN has a positive amplitude is referred to as a “positive amplitude period”. FIG. 2B is a timing chart showing the operation of the class D amplification device A centering on the self-excited oscillation circuit SB in the positive amplitude period.

図2(b)に示すように、正振幅期間においては、信号入力端子INからの入力信号は電圧/電流変換部10によりマイナス電流へ変換される。一方、正振幅期間内のあるタイミングT11においてスイッチング素子15AのゲートGAがオンとなり、スイッチング素子15BのゲートGBがオフとなると、帰還抵抗14に電流I14が流れ、これにより無信号時と同様に積分コンデンサ11の端子電圧は上昇する。この時、電流/電圧変換部10からの上記マイナス電流は積分コンデンサ11に流れる電流と逆方向に流れることになる。そのため積分コンデンサ11の充電電流が減少することになり、これにより積分コンデンサ11の端子間の電圧上昇率が図2(a)に例示する無信号時よりも減少する(図2(b)符号「C1」参照)。よって、積分コンデンサ11の端子電圧がタイミングT11以降ヒステリシスコンパレータ12の上記上側の閾値に到達するまでの時間が図2(a)に例示する無信号時よりも長くなる(図2(b)符号「C1」参照)。次に、当該上側の閾値に積分コンデンサ11の端子電圧が到達したタイミングT12において、ヒステリシスコンパレータ12の出力信号C12が反転されると、これによりゲートドライバ13は、スイッチング素子15BのゲートGBをオンとし、スイッチング素子15AのゲートGAをオフとする。すると、帰還抵抗14の電流I14が反転され、積分コンデンサ11の端子電圧が低下する。この時、電圧/電流変換部10の出力電流は積分コンデンサ11に対して放電方向なので、タイミングT12の積分コンデンサ11の電圧低下率が図2(a)に例示する無信号時よりも大きくなる(図2(b)符号「C1」参照)。これにより、積分コンデンサ11の端子電圧がタイミングT12以降ヒステリシスコンパレータ12の上記下側の閾値に到達するまでの時間が図2(a)に例示する無信号時よりも短くなる(図2(b)符号「C1」参照)。そして、当該下側の閾値に積分コンデンサ11の端子電圧が到達したタイミングT13において、ヒステリシスコンパレータ12の出力信号C12が再度反転されると、これによりゲートドライバ13は、スイッチング素子15BのゲートGBをオフとし、スイッチング素子15AのゲートGAをオンとする。上記正振幅期間においては、以上の一連の動作が交互に繰り返されることにより、出力フィルタ16を介した信号出力端子OUTからの出力信号の電圧VOUTは、図2(b)に示すようにプラスの値を有することになる。 As shown in FIG. 2B, in the positive amplitude period, the input signal from the signal input terminal IN is converted into a negative current by the voltage / current conversion unit 10. The gate GA of the switching element 15A is turned on at the timing T 11 with a positive amplitude period, the gate GB of the switching element 15B is turned off, current I 14 flows through the feedback resistor 14, similarly to the thereby no signal Then, the terminal voltage of the integrating capacitor 11 rises. At this time, the negative current from the current / voltage converter 10 flows in the opposite direction to the current flowing through the integrating capacitor 11. For this reason, the charging current of the integrating capacitor 11 is reduced, and thereby the rate of voltage increase between the terminals of the integrating capacitor 11 is reduced as compared with the case of no signal illustrated in FIG. C1 "). Therefore, the time until the terminal voltage of the integrating capacitor 11 reaches the upper threshold value of the timing T 11 after the hysteresis comparator 12 is longer than the time of no signal illustrated in FIG. 2 (a) (FIG. 2 (b) code (See “C1”). Next, at a timing T 12 the terminal voltage of the integration capacitor 11 to the upper threshold value is reached, the output signal C12 of the hysteresis comparator 12 is inverted, thereby the gate driver 13, on the gate GB of the switching element 15B And the gate GA of the switching element 15A is turned off. Then, a current I 14 of the feedback resistor 14 is inverted, the terminal voltage of the integration capacitor 11 is reduced. At this time, the output current of the voltage / current converter 10 the discharge direction with respect to the integrating capacitor 11, the voltage drop rate of the integrating capacitor 11 of the timing T 12 is greater than the no-signal illustrated in FIGS. 2 (a) (See FIG. 2B, reference numeral “C1”). As a result, the time until the terminal voltage of the integrating capacitor 11 reaches the lower threshold value of the hysteresis comparator 12 after the timing T12 is shorter than when there is no signal illustrated in FIG. 2A (FIG. 2B). ) Reference sign “C1”). Then, at timing T 13 where the terminal voltage of the integration capacitor 11 to the threshold of the lower reaches, and the output signal C12 of the hysteresis comparator 12 is reversed again, thereby the gate driver 13, a gate GB of the switching element 15B The switching element 15A is turned on and the gate GA of the switching element 15A is turned on. In the positive amplitude period, the above series of operations are alternately repeated, so that the voltage V OUT of the output signal from the signal output terminal OUT via the output filter 16 is positive as shown in FIG. Will have the value of

最後に、信号入力端子INからの入力信号がマイナスの振幅を有する期間の自励型発振回路SBの動作について、図3を用いて説明する。なお以下の説明において、信号入力端子INからの入力信号がマイナスの振幅を有する期間を「負振幅期間」と称する。また図3は、当該負振幅期間における自励型発振回路SBを中心としたD級増幅装置Aの動作を示すタイミングチャートである。   Finally, the operation of the self-excited oscillation circuit SB during a period in which the input signal from the signal input terminal IN has a negative amplitude will be described with reference to FIG. In the following description, a period in which an input signal from the signal input terminal IN has a negative amplitude is referred to as a “negative amplitude period”. FIG. 3 is a timing chart showing the operation of the class D amplifier A centering on the self-excited oscillation circuit SB in the negative amplitude period.

図3に示すように、負振幅期間においては、信号入力端子INからの入力信号は電圧/電流変換部10によりプラス電流へ変換される。一方、負振幅期間内のあるタイミングT21においてスイッチング素子15AのゲートGAがオンとなり、スイッチング素子15BのゲートGBがオフとなると、帰還抵抗14に電流I14が流れ、これにより無信号時と同様に積分コンデンサ11の端子電圧は上昇する。この時、電流/電圧変換部10からの上記プラス電流は積分コンデンサ11に流れる電流と同方向に流れることになる。そのため積分コンデンサ11の充電電流が増大することになり、これにより積分コンデンサ11の端子間の電圧上昇率が図2(a)に例示する無信号時よりも増大する(図3符号「C1」参照)。よって、積分コンデンサ11の端子電圧がタイミングT21以降ヒステリシスコンパレータ12の上記上側の閾値に到達するまでの時間が図2(a)に例示する無信号時よりも短くなる(図3符号「C1」参照)。次に、当該上側の閾値に積分コンデンサ11の端子電圧が到達したタイミングT22において、ヒステリシスコンパレータ12の出力信号C12が反転されると、これによりゲートドライバ13は、スイッチング素子15BのゲートGBをオンとし、スイッチング素子15AのゲートGAをオフとする。すると、帰還抵抗14の電流I14が反転され、積分コンデンサ11の端子電圧が減少する。この時、電圧/電流変換部10の出力電流は積分コンデンサ11に対して充電方向なので、タイミングT22以降の積分コンデンサ11の電圧低下率が図2(a)に例示する無信号時よりも小さくなる(図3符号「C1」参照)。これにより、積分コンデンサ11の端子電圧がタイミングT22以降ヒステリシスコンパレータ12の上記下側の閾値に到達するまでの時間が図2(a)に例示する無信号時よりも長くなる(図3符号「C1」参照)。そして、当該下側の閾値に積分コンデンサ11の端子電圧が到達したタイミングT23において、ヒステリシスコンパレータ12の出力信号C12が再度反転されると、これによりゲートドライバ13は、スイッチング素子15BのゲートGBをオフとし、スイッチング素子15AのゲートGAをオンとする。上記負振幅期間においては、以上の一連の動作が交互に繰り返されることにより、出力フィルタ16を介した信号出力端子OUTからの出力信号の電圧VOUTは、図3に示すようにマイナスを値を有することになる。 As shown in FIG. 3, in the negative amplitude period, the input signal from the signal input terminal IN is converted into a positive current by the voltage / current conversion unit 10. The gate GA of the switching element 15A is turned on at the timing T 21 with a negative amplitude period, the gate GB of the switching element 15B is turned off, current I 14 flows through the feedback resistor 14, similarly to the thereby no signal Then, the terminal voltage of the integrating capacitor 11 rises. At this time, the positive current from the current / voltage conversion unit 10 flows in the same direction as the current flowing through the integrating capacitor 11. As a result, the charging current of the integrating capacitor 11 increases, whereby the rate of voltage increase between the terminals of the integrating capacitor 11 increases compared to the case of no signal illustrated in FIG. 2A (see “C1” in FIG. 3). ). Therefore, the terminal voltage of the integration capacitor 11 is the time to reach the upper threshold value of the timing T 21 after the hysteresis comparator 12 is shorter than the no-signal illustrated in FIG. 2 (a) (Fig. 3 reference numeral "C1" reference). Next, at a timing T 22 where the terminal voltage of the integration capacitor 11 to the upper threshold value is reached, the output signal C12 of the hysteresis comparator 12 is inverted, thereby the gate driver 13, on the gate GB of the switching element 15B And the gate GA of the switching element 15A is turned off. Then, a current I 14 of the feedback resistor 14 is inverted, the terminal voltage of the integration capacitor 11 is reduced. At this time, since the output current of the voltage / current converter 10 charging direction to integrating capacitor 11, the voltage drop rate of the timing T 22 after the integration capacitor 11 is less than the no-signal illustrated in FIGS. 2 (a) (See reference numeral “C1” in FIG. 3). Accordingly, the time until the terminal voltage of the integrating capacitor 11 reaches the lower threshold value of the timing T 22 after the hysteresis comparator 12 is longer than the time of no signal illustrated in FIG. 2 (a) (Fig. 3 reference numeral " C1 "). Then, at timing T 23 where the terminal voltage of the integration capacitor 11 to the threshold of the lower reaches, and the output signal C12 of the hysteresis comparator 12 is reversed again, thereby the gate driver 13, a gate GB of the switching element 15B The switching element 15A is turned on and the gate GA of the switching element 15A is turned on. In the negative amplitude period, the above series of operations are alternately repeated, so that the voltage V OUT of the output signal from the signal output terminal OUT via the output filter 16 has a negative value as shown in FIG. Will have.

以上図2及び図3において説明した実施形態に係る自励型発振回路SBの構成及び動作によれば、積分コンデンサ11が増幅素子等を介さずに直接接地されており、帰還抵抗14がその積分コンデンサ11の一端の接続点C1に接続されている。よって、積分コンデンサ11及び帰還抵抗14により増幅素子等を含まない積分回路を構成することができ、これが電圧/電流変換部10により高インピーダンスで電流駆動されることになるので、ヒステリシスコンパレータ12の入力信号における三角波の頂点部分のノイズ(図6(b)符号N参照)を低減することができる。   According to the configuration and operation of the self-excited oscillation circuit SB according to the embodiment described above with reference to FIGS. 2 and 3, the integrating capacitor 11 is directly grounded without passing through the amplifying element or the like, and the feedback resistor 14 is integrated. The capacitor 11 is connected to a connection point C1 at one end. Therefore, an integrating circuit that does not include an amplifying element or the like can be configured by the integrating capacitor 11 and the feedback resistor 14, and this is driven by the voltage / current converting unit 10 with high impedance. It is possible to reduce noise at the apex portion of the triangular wave in the signal (see reference numeral N in FIG. 6B).

次に、上記電圧/電流変換部10の具体的な回路構成について、図4及び図5を用いて例示しつつ説明する。   Next, a specific circuit configuration of the voltage / current conversion unit 10 will be described with reference to FIGS. 4 and 5.

上述したように、実施形態に係るD級増幅装置Aを構成する電圧/電流変換部10に求められる要件は、信号入力端子INに入力された入力信号の電圧を高精度に電流に変換して出力できることに加えて、積分コンデンサ11が接続されている接続点C1から見て高インピーダンスであることである。これらの要件を満たす電圧/電流変換部10の具体的な回路構成の例としては、例えば図4及び図5に示される三つの回路構成が挙げられる。なお図4及び図5に示す回路構成の夫々自体は、電圧/電流変換部を構成する回路構成としては従来から知られているものであるが、これらはいずれも上述した実施形態に係る電圧/電流変換部10に求められる要件を全て具備しているものである。   As described above, the requirement for the voltage / current conversion unit 10 constituting the class D amplification device A according to the embodiment is that the voltage of the input signal input to the signal input terminal IN is converted into a current with high accuracy. In addition to being able to output, the impedance is high when viewed from the connection point C1 to which the integration capacitor 11 is connected. Examples of specific circuit configurations of the voltage / current conversion unit 10 that satisfy these requirements include, for example, three circuit configurations shown in FIGS. 4 and 5. Each of the circuit configurations shown in FIG. 4 and FIG. 5 has been conventionally known as a circuit configuration constituting the voltage / current conversion unit, but both of these are the voltage / current converters according to the above-described embodiments. All the requirements for the current converter 10 are provided.

始めに、実施形態に係る電圧/電流変換部10の回路構成の第一例について、図4(a)を用いて説明する。   First, a first example of the circuit configuration of the voltage / current conversion unit 10 according to the embodiment will be described with reference to FIG.

当該第一例としては、図4(a)に例示するように、トランジスタ等の能動素子35乃至39と、抵抗40乃至47と、電流源50及び51と、ダイオード55及び56と、コンデンサ57と、により構成される電圧/電流変換部10が挙げられる。この構成においてD級増幅装置Aとしての入力信号は信号入力端子INに夫々印加され、それが電流変換されて接続点C1に出力される。この図4(a)に例示する回路構成の電圧/電流変換部10は、電圧/電流の変換精度が高く、広帯域であり、更に部品点数が少なく抑えられ、接続点C1から見た電圧/電流変換部10としてのインピーダンスが広い周波数帯域に渡って高い、という特長を有する。これに対し、接続点C1に出力される電流の変化分が電流源50及び51を含む電源部に流れてしまうという弱点を有している。   As the first example, as illustrated in FIG. 4A, active elements 35 to 39 such as transistors, resistors 40 to 47, current sources 50 and 51, diodes 55 and 56, a capacitor 57, The voltage / current conversion unit 10 configured by In this configuration, input signals as the class D amplifier A are applied to the signal input terminals IN, respectively, and are converted into currents and output to the connection point C1. The voltage / current conversion unit 10 having the circuit configuration illustrated in FIG. 4A has high voltage / current conversion accuracy, a wide bandwidth, a small number of components, and the voltage / current viewed from the connection point C1. The converter 10 has a feature that the impedance is high over a wide frequency band. On the other hand, there is a weak point that the amount of change in the current output to the connection point C1 flows to the power supply unit including the current sources 50 and 51.

次に、実施形態に係る電圧/電流変換部10の回路構成の第二例について、図4(b)を用いて説明する。   Next, a second example of the circuit configuration of the voltage / current conversion unit 10 according to the embodiment will be described with reference to FIG.

当該第二例としては、図4(b)に例示するように、トランジスタ等の能動素子60乃至67と、抵抗70乃至81と、電流源85乃至88と、コンデンサ89と、により構成される電圧/電流変換部10が挙げられる。この構成においてD級増幅装置Aとしての入力信号は信号入力端子INに夫々印加され、それが電流変換されて接続点C1に出力される。この図4(b)に例示する回路構成の電圧/電流変換部10は、図4(a)に例示する回路構成の電圧/電流変換部10と同様の、電圧/電流の変換精度が高く、広帯域であり、接続点C1から見た電圧/電流変換部10としてのインピーダンスが広い周波数帯域に渡って高い、という特長に加えて、接続点C1に出力される電流の変化分が電流源87及び88を含む電源部に流れない完全差動型であるという特長を有している。これに対し、図4(b)から明らかなように他の例の電圧/電流変換部10よりも部品点数が多いという弱点を有している。   As the second example, as illustrated in FIG. 4B, a voltage constituted by active elements 60 to 67 such as transistors, resistors 70 to 81, current sources 85 to 88, and a capacitor 89. / Current conversion unit 10 may be mentioned. In this configuration, input signals as the class D amplifier A are applied to the signal input terminals IN, respectively, and are converted into currents and output to the connection point C1. The voltage / current conversion unit 10 having the circuit configuration illustrated in FIG. 4B has high voltage / current conversion accuracy similar to the voltage / current conversion unit 10 having the circuit configuration illustrated in FIG. In addition to the feature that the impedance as the voltage / current converter 10 seen from the connection point C1 is high over a wide frequency band, the change in the current output to the connection point C1 is the current source 87 and It has the feature that it is a fully differential type that does not flow through the power supply unit including 88. On the other hand, as is apparent from FIG. 4B, there is a weak point that the number of parts is larger than that of the voltage / current conversion unit 10 of another example.

最後に、実施形態に係る電圧/電流変換部10の回路構成の第三例について、図5を用いて説明する。   Finally, a third example of the circuit configuration of the voltage / current conversion unit 10 according to the embodiment will be described with reference to FIG.

当該第三例としては、図5に例示するように、オペアンプ90並びにトランジスタ等の能動素子91及び92と、抵抗93乃至101と、ダイオード102及び103と、コンデンサ104と、により構成される電圧/電流変換部10が挙げられる。この構成においてD級増幅装置Aとしての入力信号は信号入力端子INに夫々印加され、それが電流変換されて接続点C1に出力される。この図5に例示する回路構成の電圧/電流変換部10は、電圧/電流の変換精度が高く、部品点数が少なく、接続点C1から見た電圧/電流変換部10としてのインピーダンスが広い周波数帯域に渡って高い、という特長を有している。これに対し、図4(a)に例示する回路構成の電圧/電流変換部10と同様の、接続点C1に出力される電流の変化分が電流源50及び51を含む電源部に流れてしまうという弱点を有している。   As the third example, as illustrated in FIG. 5, a voltage / voltage composed of an operational amplifier 91 and active elements 91 and 92 such as a transistor, resistors 93 to 101, diodes 102 and 103, and a capacitor 104. An example of the current converter 10 is given. In this configuration, input signals as the class D amplifier A are applied to the signal input terminals IN, respectively, and are converted into currents and output to the connection point C1. The voltage / current conversion unit 10 having the circuit configuration illustrated in FIG. 5 has a high voltage / current conversion accuracy, a small number of parts, and a wide frequency band as the voltage / current conversion unit 10 viewed from the connection point C1. It has the feature that it is high over the range. On the other hand, the change in the current output to the connection point C1 flows to the power supply unit including the current sources 50 and 51, similar to the voltage / current conversion unit 10 having the circuit configuration illustrated in FIG. It has a weak point.

以上例示した三つの回路構成は、当該電圧/電流変換部10を備えるD級増幅装置Aを実際に設計する場合に、上述した特長と弱点を考慮しつつ、適宜選択されて採用されるべきものである。   The three circuit configurations exemplified above should be appropriately selected and adopted in consideration of the above-described features and weak points when actually designing a class D amplifier A having the voltage / current converter 10. It is.

以上説明したように、実施形態に係るD級増幅装置Aの構成及び動作によれば、積分コンデンサ11及び帰還抵抗14により増幅素子等を含まない積分回路が構成され、これが電圧/電流変換部10により高インピーダンスで電流駆動されるので、ヒステリシスコンパレータコンパレータ12の入力信号におけるノイズを低減することができる。   As described above, according to the configuration and operation of the class D amplifier A according to the embodiment, the integrating capacitor 11 and the feedback resistor 14 form an integrating circuit that does not include an amplifying element, and this is the voltage / current converting unit 10. Therefore, noise in the input signal of the hysteresis comparator / comparator 12 can be reduced.

従って、当該ノイズに起因する歪みをより低減することで、D級増幅装置Aの音質を従来から更に向上させることができる。   Therefore, the sound quality of the class D amplifying apparatus A can be further improved by further reducing distortion caused by the noise.

また、積分コンデンサ11の一端が接続された接続点C1とゲートドライバ13との間に接続されたコンパレータがヒステリシスコンパレータ12であるので、ゲートドライバ13に入力される信号に含まれるノイズを更に低減することができる。   Further, since the comparator connected between the connection point C1 to which one end of the integrating capacitor 11 is connected and the gate driver 13 is the hysteresis comparator 12, noise included in the signal input to the gate driver 13 is further reduced. be able to.

なお、実施形態に係る電圧/電流変換部10の回路構成の例を図4及び図5に三つ挙げたが、これら以外でも、上述した電圧/電流変換部10に求められる要件を全て備える回路構成であれば、どのような回路構成をもって電圧/電流変換部10を構成しても、実施形態に係るD級増幅装置Aとしての音質向上の効果を得ることができる。   Although three examples of the circuit configuration of the voltage / current conversion unit 10 according to the embodiment are shown in FIGS. 4 and 5, a circuit including all the requirements for the voltage / current conversion unit 10 described above is also provided. As long as the configuration is employed, the effect of improving the sound quality as the class D amplification device A according to the embodiment can be obtained regardless of the circuit configuration of the voltage / current conversion unit 10.

以上夫々説明したように、本発明はD級増幅装置の分野に利用することが可能であり、特に高音質化が望まれるD級増幅装置の分野に適用すれば特に顕著な効果が得られる。   As described above, the present invention can be used in the field of class D amplifiers, and particularly when applied to the field of class D amplifiers where higher sound quality is desired, a particularly remarkable effect can be obtained.

10 電圧/電流変換部
11 積分コンデンサ
12 ヒステリシスコンパレータ
13 ゲートドライバ
14 帰還抵抗
15A、15B スイッチング素子
16 出力フィルタ
17、18 直流電源
20 入力端子
21、22、30、40、41、42、43、44、45、46、47、70、71、72、73、74、75、76、77、78、79、80、81、93、94、95、96、97、98、99、100、101 抵抗
23、32 コンパレータ
24 出力端子
25 比較部
26 遅延部
31、90 オペアンプ
35、36、37、38、39、60、61、62、63、64、65、66、67、91、92 能動素子
50、51、85、86、87、88 電流源
55、56、102、103 ダイオード
57、89、104 コンデンサ
A、AA D級増幅装置
GA、GB ゲート
IN 信号入力端子
OUT 信号出力端子
SB 自励型発振回路
14 電流
C1、C2、C3、Cx、Cy、Cz 接続点
C12 出力信号
CC 積分回路
N ノイズ
DESCRIPTION OF SYMBOLS 10 Voltage / current conversion part 11 Integration capacitor 12 Hysteresis comparator 13 Gate driver 14 Feedback resistance 15A, 15B Switching element 16 Output filter 17, 18 DC power supply 20 Input terminal 21, 22, 30, 40, 41, 42, 43, 44, 45, 46, 47, 70, 71, 72, 73, 74, 75, 76, 77, 78, 79, 80, 81, 93, 94, 95, 96, 97, 98, 99, 100, 101 Resistance 23, 32 Comparator 24 Output terminal 25 Comparison unit 26 Delay unit 31, 90 Operational amplifier 35, 36, 37, 38, 39, 60, 61, 62, 63, 64, 65, 66, 67, 91, 92 Active element 50, 51, 85, 86, 87, 88 Current source 55, 56, 102, 103 Diode 57, 89, 104 Condensate A, AA Class D amplifier GA, GB Gate IN Signal input terminal OUT Signal output terminal SB Self-excited oscillation circuit I 14 Current C1, C2, C3, Cx, Cy, Cz Connection point C12 Output signal CC Integration circuit N Noise

Claims (3)

信号出力端子に接続されたスイッチング素子を含むD級増幅回路と、信号入力端子と、の間に接続される自励型発振回路において、
入力端が前記信号入力端子に接続され且つ増幅素子を含む電流駆動型の電圧/電流変換手段と、
前記電圧/電流変換手段の出力端に一端が接続され且つ他端が直接接地された積分コンデンサと、
前記D級増幅回路の出力段と、前記一端と、の間に接続された帰還抵抗と、
前記一端と、前記D級増幅回路の入力端と、の間に接続されたコンパレータと、
により構成されていることを特徴とする自励型発振回路。
In a self-excited oscillation circuit connected between a class D amplifier circuit including a switching element connected to a signal output terminal and a signal input terminal,
Current-driven voltage / current conversion means having an input terminal connected to the signal input terminal and including an amplifying element;
An integrating capacitor having one end connected to the output end of the voltage / current converting means and the other end directly grounded;
A feedback resistor connected between the output stage of the class D amplifier circuit and the one end;
A comparator connected between the one end and the input end of the class D amplifier circuit;
A self-excited oscillation circuit comprising:
請求項1に記載の自励型発振回路において、
前記コンパレータはヒステリシスコンパレータであることを特徴とする自励型発振回路。
The self-excited oscillation circuit according to claim 1,
The self-excited oscillation circuit, wherein the comparator is a hysteresis comparator.
請求項1又は2に記載の自励型発振回路と、
前記信号入力端子と、
前記D級増幅回路と、
前記信号出力端子と、
を備えることを特徴とするD級増幅装置。
The self-excited oscillation circuit according to claim 1 or 2,
The signal input terminal;
The class D amplifier circuit;
The signal output terminal;
A class-D amplifying apparatus comprising:
JP2010204813A 2010-09-13 2010-09-13 Self excitation type oscillation circuit, and class d amplifier device Pending JP2012060613A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010204813A JP2012060613A (en) 2010-09-13 2010-09-13 Self excitation type oscillation circuit, and class d amplifier device
PCT/JP2011/070466 WO2012036066A1 (en) 2010-09-13 2011-09-08 Self-oscillating circuit and class d amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010204813A JP2012060613A (en) 2010-09-13 2010-09-13 Self excitation type oscillation circuit, and class d amplifier device

Publications (1)

Publication Number Publication Date
JP2012060613A true JP2012060613A (en) 2012-03-22

Family

ID=45831529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010204813A Pending JP2012060613A (en) 2010-09-13 2010-09-13 Self excitation type oscillation circuit, and class d amplifier device

Country Status (2)

Country Link
JP (1) JP2012060613A (en)
WO (1) WO2012036066A1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013219691A (en) * 2012-04-11 2013-10-24 Sony Corp Amplifier
JP2015515839A (en) * 2012-04-30 2015-05-28 インディス、セミコンダクター、インコーポレイテッドIndice Semiconductor Inc. Pulse generator for audio frequency amplifier and stabilized power supply
JPWO2018061386A1 (en) * 2016-09-29 2019-03-07 ヤマハ株式会社 Class D amplifier
CN113676144A (en) * 2020-05-13 2021-11-19 联发科技股份有限公司 Class D amplifier

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5639606A (en) * 1979-09-07 1981-04-15 Matsushita Electric Ind Co Ltd Self-excited type d-class amplifier
NL1011002C2 (en) * 1999-01-12 2000-07-20 Univ Eindhoven Tech Amplifier circuit.
JP4048781B2 (en) * 2002-01-08 2008-02-20 ヤマハ株式会社 Class D amplifier
JP2005322958A (en) * 2004-05-06 2005-11-17 Nec Electronics Corp Class d amplifier

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013219691A (en) * 2012-04-11 2013-10-24 Sony Corp Amplifier
JP2015515839A (en) * 2012-04-30 2015-05-28 インディス、セミコンダクター、インコーポレイテッドIndice Semiconductor Inc. Pulse generator for audio frequency amplifier and stabilized power supply
JPWO2018061386A1 (en) * 2016-09-29 2019-03-07 ヤマハ株式会社 Class D amplifier
CN113676144A (en) * 2020-05-13 2021-11-19 联发科技股份有限公司 Class D amplifier

Also Published As

Publication number Publication date
WO2012036066A1 (en) 2012-03-22

Similar Documents

Publication Publication Date Title
US7332962B2 (en) Filterless class D power amplifier
US7446603B2 (en) Differential input Class D amplifier
US7944297B2 (en) Class D amplifier
US20050248399A1 (en) Class D amplifier
US9231535B2 (en) Silent start class-D amplifier
CN107623495B (en) Low noise circuit
KR20050050608A (en) Class-d amplifier
US8526640B2 (en) Apparatus and method for switching audio amplification
JP2012156616A (en) Semiconductor integrated circuit and method of operating the same
WO2012036066A1 (en) Self-oscillating circuit and class d amplifier
JP2018137576A (en) Class D amplifier
JP4853176B2 (en) Class D amplifier
WO2013175876A1 (en) Switching amplifier, and transmitter using same
KR100972155B1 (en) Class-d amplifier providing dual feedback loop
US6734725B2 (en) Power amplifier
US8917143B2 (en) Method and apparatus for filter-less analog input class D audio amplifier clipping
US10367458B2 (en) Signal amplifier
US11837999B2 (en) Audio amplifier having idle mode
US10911010B2 (en) Class-D amplifier and sound system
US9825600B2 (en) Class D amplifier and electronic devices including the same
US20150365059A1 (en) Class-d amplifier and electronic apparatus
JP5283060B2 (en) amplifier
JP2007088999A (en) Switching amplifier
JP2004056211A (en) Semiconductor device and class-d amplifier
EP2562933A1 (en) Class D amplifier and control method