JP2012044505A - Video processing apparatus and video display apparatus - Google Patents

Video processing apparatus and video display apparatus Download PDF

Info

Publication number
JP2012044505A
JP2012044505A JP2010184759A JP2010184759A JP2012044505A JP 2012044505 A JP2012044505 A JP 2012044505A JP 2010184759 A JP2010184759 A JP 2010184759A JP 2010184759 A JP2010184759 A JP 2010184759A JP 2012044505 A JP2012044505 A JP 2012044505A
Authority
JP
Japan
Prior art keywords
video signal
delay buffer
output
frame
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010184759A
Other languages
Japanese (ja)
Other versions
JP5817093B2 (en
Inventor
Mitsunari Todoroki
晃成 轟
Original Assignee
Seiko Epson Corp
セイコーエプソン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, セイコーエプソン株式会社 filed Critical Seiko Epson Corp
Priority to JP2010184759A priority Critical patent/JP5817093B2/en
Publication of JP2012044505A publication Critical patent/JP2012044505A/en
Application granted granted Critical
Publication of JP5817093B2 publication Critical patent/JP5817093B2/en
Application status is Active legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a video processing apparatus, and a video display apparatus etc. capable of preventing a frame loss without deterioration of an image quality even when a trapezoidal correction angle is increased.SOLUTION: A video processing apparatus 100 for performing trapezoidal correction processing on a video signal comprises: a trapezoidal correction processing unit 130 for performing the trapezoidal correction processing on the video signal; a delay buffer 190 for buffering at least either a video signal before the trapezoidal correction processing unit 130 performs the trapezoidal correction processing or a video signal after the trapezoidal correction processing unit 130 performs the trapezoidal correction processing; and a delay buffer control unit 180 which performs control to output the video signal from the delay buffer 190 by delaying by a frame period corresponding to the set number of delay frames.

Description

本発明は、映像処理装置、及び映像表示装置等に関する。 The present invention is a video processing apparatus and a video display device and the like.

従来、映像表示装置としての液晶プロジェクターは、図17に示すように、フレームメモリー900、液晶ライトバルブ駆動部906、液晶ライトバルブ908を少なくとも備えている。 Conventionally, the liquid crystal projector as an image display device, as shown in FIG. 17, the frame memory 900, liquid crystal light valve drive unit 906 includes at least a liquid crystal light valve 908. 更に、映像信号に対してスケーリング処理や台形補正処理等の映像処理を行うため、液晶プロジェクターは、映像入力インターフェイス(InterFace:I/F)部910、メモリー制御部912、スケーラー902、台形補正処理部904を備えている。 Furthermore, in order to perform image processing such as scaling processing and keystone correction processing to the video signal, the liquid crystal projector, a video input interface (InterFace: I / F) unit 910, the memory control unit 912, a scaler 902, a trapezoidal correction processing unit It is equipped with a 904. このような構成の液晶プロジェクターにおいて、映像信号が映像入力I/F部910に入力されると、メモリー制御部912により、一旦、映像信号がフレームメモリー900にバッファリングされる。 In the liquid crystal projector having such a configuration, a video signal is inputted to the image input I / F unit 910, the memory control unit 912, once the video signal is buffered in the frame memory 900. その後、液晶プロジェクターでは、フレームメモリー900から映像信号を読み出して、該映像信号に対してスケーリング処理や台形補正処理等の映像処理を行い、液晶ライトバルブ駆動部906に対して映像処理後の映像信号を供給する。 Thereafter, the liquid crystal projector to read the video signal from the frame memory 900, performs image processing such as scaling processing and keystone correction processing to the video signal, the video signal after the image processing to the liquid crystal light valve drive unit 906 and supplies.

このような液晶プロジェクターで行われる映像処理については、例えば特許文献1に開示されている。 The video processing performed in such a liquid crystal projector, for example, disclosed in Patent Document 1. この特許文献1には、スケーラーによるスケーリング処理において、映像信号の同期信号の周波数から映像信号の解像度を決定し、映像を拡大又は縮小することによって、映像信号の解像度を表示デバイスの解像度に一致するように変換する技術が開示されている。 The Patent Document 1, the scaling processing by the scaler, to determine the resolution of the video signal from the frequency of the synchronizing signal of the video signal, by enlarging or reducing an image, that matches the resolution of the video signal to the display device resolution transformation techniques have been disclosed as.

特開2003−84738号公報 JP 2003-84738 JP

特許文献1に開示されているように、映像表示装置におけるこの種の映像処理は、映像信号に対応した垂直同期信号や水平同期信号に同期させている。 As disclosed in Patent Document 1, the video processing of this kind in the video display device is in synchronization with the vertical synchronizing signal and a horizontal synchronizing signal corresponding to a video signal. そのため、台形補正処理において出力1ライン当たりに複数ライン分の映像信号が必要となり、映像処理が複雑になって処理時間がかかるという問題がある。 Therefore, the video signals for a plurality of lines in the output per line in the keystone correction process is required, there is a video processing it takes a long processing time is complicated. その結果、台形補正角度が大きくなると映像処理がリアルタイムで処理できなくなり、フレームの欠落を招き、台形補正角度を大きくすることが困難であった。 As a result, the image processing when the keystone correction angle increases will not be able to process in real time, leading to dropped frames, it is difficult to increase the keystone correction angle. 或いは、フレームの欠落をある程度許容して画質を劣化させながら、台形補正角度を大きくせざるを得なかった。 Alternatively, while image quality is reduced by allowing the missing frame to some extent, it had to increase the keystone correction angle.

本発明は、以上のような技術的課題に鑑みてなされたものである。 The present invention has been made in view of the above technical problems. 本発明の幾つかの態様によれば、台形補正角度を大きくしても画質を劣化させることなくフレーム欠落を防止できる映像処理装置、及び映像表示装置等を提供することができる。 According to some aspects of the present invention, it is possible to provide an image processing apparatus, and an image display device such as a missing frame can be prevented without degrading the image quality by increasing the keystone correction angle.

(1)本発明の一態様は、映像信号に対して台形補正処理を行う映像処理装置が、前記映像信号に対して前記台形補正処理を行う台形補正処理部と、前記台形補正処理部によって前記台形補正処理が行われる前の映像信号、及び前記台形補正処理部によって前記台形補正処理が行われた後の映像信号の少なくとも一方をバッファリングする遅延バッファーと、設定された遅延フレーム数に応じたフレーム期間だけ遅延させて、前記遅延バッファーから前記映像信号を出力する制御を行う遅延バッファー制御部とを含む。 (1) One aspect of the present invention, the image processing apparatus for performing keystone correction processing to the video signal, the trapezoidal correction processing unit that performs the keystone correction process on the video signal, the by the trapezoidal correction processing unit a delay buffer for buffering at least one of the video signal after the keystone correction process has been performed before the video signal, and by the trapezoidal correction processing unit for trapezoidal correction process is performed, in accordance with the number of delay frame set It is delayed by a frame period, and a delay buffer controller for controlling to output the video signal from the delay buffer.

本態様においては、台形補正処理部によって台形補正処理が行われる前の映像信号、及び台形補正処理部によって前記台形補正処理が行われた後の映像信号の少なくとも一方をバッファリングする遅延バッファーを設けている。 In this embodiment, the video signal before keystone correction process is performed, and a delay buffer for buffering at least one of the video signal after the keystone correction process has been performed by the trapezoidal correction processing unit provided by the trapezoidal correction processing unit ing. そして、設定された遅延フレーム数に応じたフレーム期間だけ遅延させて、遅延バッファーから映像信号を出力する制御を行うようにしている。 Then, delayed by a frame period corresponding to the number of delay frame set, and to perform control for outputting a video signal from the delay buffer. これにより、台形補正角度が大きくなって台形補正処理の処理時間が長くなり入力同期や出力同期に間に合わない場合であっても、台形補正処理を継続できるようになる。 Accordingly, even when the trapezoidal correction angle is not turned in time for the trapezoidal correction processing time of processing is longer input sync and output sync large, it becomes possible to continue the keystone correction process. これにより、台形補正角度を大きくしても画質を劣化させることなくフレーム欠落を防止できる映像処理装置を提供できるようになる。 Thus, it becomes possible to provide an image processing apparatus a frame dropout can be prevented without even larger keystone correction angle deteriorate the image quality.

(2)本発明の他の態様に係る映像処理装置では、前記遅延バッファーは、前記台形補正処理部によって前記台形補正処理が行われる前の映像信号をバッファリングする第1の遅延バッファーを含み、前記台形補正処理部は、前記第1の遅延バッファーから出力された映像信号に対して台形補正処理を行い、前記遅延バッファー制御部は、設定された第1の遅延フレーム数に応じたフレーム期間だけ遅延させて、前記映像信号を前記第1の遅延バッファーから前記台形補正処理部に出力する制御を行う。 (2) In the image processing apparatus according to another aspect of the present invention, the delay buffer comprises a first delay buffer for buffering the video signal before the keystone correction process by the keystone correction unit is carried out, the trapezoidal correction processing unit performs the keystone correction process on the video signal outputted from the first delay buffer, the delay buffer control unit, only the frame period corresponding to the first number of delay frame set delaying, performs control to output to the trapezoidal correction processing unit the video signal from the first delay buffer.
本態様によれば、可変の遅延フレーム数に応じて第1の遅延バッファーから映像信号を遅延させて読み出すようにしたので、台形補正角度が大きくなって台形補正処理の処理時間が長くなり入力同期に間に合わない場合であっても、画質を劣化させることなくフレーム欠落を防止できる映像処理装置を提供できるようになる。 According to this embodiment, since from the first delay buffer according to the number of delayed frame variable as read by delaying the video signal, keystone correction angle becomes in a longer processing time of the keystone correction process large input sync even if not in time to be, it is possible to provide an image processing apparatus capable of preventing the missing frame without deteriorating the image quality.

(3)本発明の他の態様に係る映像処理装置では、前記第1の遅延フレーム数がN(Nは自然数)のとき、前記遅延バッファー制御部は、Nフレーム期間だけ遅延させて前記映像信号を出力する制御を行う。 (3) In the image processing apparatus according to another aspect of the present invention, when said first number of delay frames N in (N is a natural number), the delay buffer controller, the video signal delayed by N frame periods It performs control to output.
本態様によれば、上記の効果に加えて、第1の遅延フレーム数を変更することで、台形補正処理の処理時間に応じた適切な遅延時間で映像処理を行うことができるようになる。 According to this embodiment, in addition to the above advantages, by changing the number of first delayed frame, it is possible to perform image processing at the appropriate delay time corresponding to the processing time of the keystone correction process.

(4)本発明の他の態様に係る映像処理装置は、前記遅延バッファー制御部は、前記第1の遅延バッファーに空き領域がない状態で前記第1の遅延バッファーに入力映像信号がバッファリングされる場合に、前記第1の遅延バッファーに前記台形補正処理部による処理が未処理のフレームの映像信号があるとき、該フレームの映像信号に前記入力映像信号を上書きする。 (4) a video processing apparatus according to another aspect of the present invention, the delay buffer controller, the input video signal to said first delay buffer with no free space in the first delay buffer is buffered If that, the first delay processing by the trapezoidal correction processing unit in the buffer when there is a video signal of unprocessed frame overwrites the input video signal to the video signal of the frame.
本態様によれば、上記の効果に加えて、未処理の古いフレームの映像信号を破棄することで、入力同期が間に合わない場合でも、完全な1フレームを構成し、画質の劣化を防止できる。 According to this embodiment, in addition to the above advantages, by discarding the video signal of the old unprocessed frame, even if the input sync is not in time, to form a complete frame, thereby preventing the deterioration of image quality.

(5)本発明の他の態様に係る映像処理装置では、前記遅延バッファーは、前記台形補正処理部によって行われた前記台形補正処理後の映像信号をバッファリングする第2の遅延バッファーを含み、前記遅延バッファー制御部は、設定された第2の遅延フレーム数に応じたフレーム期間だけ遅延させて、前記映像信号を前記第2の遅延バッファーから出力する制御を行う。 (5) In the image processing apparatus according to another aspect of the present invention, the delay buffer comprises a second delay buffer for buffering the video signal after the keystone correction process has been performed by the trapezoidal correction processing unit, the delay buffer controller controls only delaying frame period corresponding to the second number of delay frame set, and outputs the video signal from the second delay buffer.

本態様によれば、台形補正角度が大きくなって台形補正処理の処理時間が長くなり出力同期に間に合わない場合でも、完全な1フレームの処理後の映像信号をバッファリングできる。 According to this aspect, even if keystone correction angle is not turned in time for the synchronous trapezoidal correction processing time of processing becomes longer output increase, a video signal after processing of one complete frame can be buffered. そのため、画質を劣化させることなく、フレームの欠落を防止できる映像処理装置を提供できるようになる。 Therefore, without deteriorating the picture quality, it is possible to provide an image processing apparatus capable of preventing the loss of frames.

(6)本発明の他の態様に係る映像処理装置では、前記第2の遅延フレーム数がM(Mは自然数)のとき、前記遅延バッファー制御部は、Mフレーム期間だけ遅延させて前記映像信号を出力する制御を行う。 (6) In the image processing apparatus according to another aspect of the present invention, when the second delay number of frames M of (M is a natural number), the delay buffer controller, the video signal delayed by M frame periods It performs control to output.
本態様によれば、上記の効果に加えて、出力同期に間に合わない場合でも、完全な1フレームの処理後の映像信号をバッファリングでき、画質を劣化させることなく、フレームの欠落を防止できる映像処理装置を提供できるようになる。 According to this embodiment, in addition to the above advantages, even if not in time for the output synchronization, can buffer the processed video signal of one complete frame, without deteriorating the image quality, image capable of preventing loss of frame it becomes possible to provide the processing device.

(7)本発明の他の態様に係る映像処理装置では、前記遅延バッファー制御部は、前記遅延バッファーへの映像信号の書き込みタイミングと独立して設けられた読み出しタイミングで、前記遅延バッファーから映像信号を読み出す制御を行う。 (7) In the image processing apparatus according to another aspect of the present invention, the delay buffer controller is a read timing provided independently of the write timing of the video signal to the delay buffer, the video signal from the delay buffer It performs a control to read out.
本態様によれば、上記の効果に加えて、遅延バッファーの書き込み側と読み出し側とでフレームの更新速度が異なる場合であっても、1フレームの映像信号の出力を継続でき、映像信号の更新制御が簡素化できるようになる。 According to this embodiment, in addition to the above advantages, even if the update rate of the frame in the write side and the read side of the delay buffer are different, we can continue to output one frame of the video signal, the video signal update control comes to be simplified.

(8)本発明の他の態様に係る映像処理装置では、前記遅延バッファー制御部は、前記遅延バッファーへの映像信号の書き込みが完了するまで、前記遅延バッファーからの映像信号の読み出しを抑制する。 In the image processing apparatus according to another embodiment of (8) The present invention, the delay buffer controller until writing of the video signal to the delay buffer is completed, inhibits the reading of the video signal from the delay buffer.
本態様によれば、上記の効果に加えて、遅延バッファーの書き込み側と読み出し側とでフレームの更新速度が異なる場合であっても2つの異なるフレームの映像信号が同時に出力される事態を回避できる。 According to this embodiment, in addition to the above effects, it is possible to avoid the situation in which video signals of update rate is a vary even two different frames of the frame are outputted simultaneously in the write side and the read side of the delay buffer .

(9)本発明の一態様は、映像表示装置が、上記のいずれか記載の映像処理装置と、前記台形補正処理部によって行われた前記台形補正処理後の映像信号に基づいて映像を表示する映像表示部とを含む。 (9) In one aspect of the present invention, the image display apparatus displays an image based on an image processing apparatus according to any one of the above, the video signal after the keystone correction process has been performed by the trapezoidal correction processing unit and a video display unit.

本態様によれば、台形補正角度が大きくなって台形補正処理の処理時間が長くなり入力同期に間に合わない場合であっても、画質を劣化させることなくフレーム欠落を防止できる映像表示装置を提供できるようになる。 According to this embodiment, even when the trapezoidal correction angle is not turned in time for the synchronous trapezoidal correction processing time of processing is longer input greater, can provide an image display device capable of preventing the missing frame without deteriorating the image quality so as to.

本発明の一実施形態に係る映像表示装置としての液晶プロジェクターが適用された表示システムの構成例のブロック図。 Block diagram of a configuration example of a display system in which the liquid crystal projector has been applied as an image display device according to an embodiment of the present invention. 本実施形態における台形補正角度の説明図。 Illustration of keystone correction angle in the present embodiment. 本実施形態における台形補正処理の処理内容の説明図。 Illustration of processing of the keystone correction process in this embodiment. 台形補正角度とフレームレートの関係を模式的に示す図。 Diagram schematically illustrating the relationship keystone correction angles and frame rates. 図1の映像処理装置の構成例のブロック図。 Block diagram of a configuration example of the video processing apparatus of FIG. 図5の入力遅延バッファー制御部の要部の構成例のブロック図。 Block diagram of a configuration example of a main part of the input delay buffer control unit of FIG. 入力完了通知及び台形補正処理完了通知の説明図。 Illustration of input completion notification and keystone correction process end notice. 図5の出力遅延バッファー制御部の要部の構成例のブロック図。 Block diagram of a configuration example of a main portion of the output delay buffer control unit of FIG. 台形補正処理完了通知及び出力垂直同期信号の説明図。 Illustration of trapezoidal correction processing completion notification and the output vertical synchronizing signal. 本実施形態におけるマージン値についての説明図。 Illustration of margin value in the present embodiment. 本実施形態におけるマージン値についての説明図。 Illustration of margin value in the present embodiment. 本実施形態におけるマージン値についての説明図。 Illustration of margin value in the present embodiment. 映像処理装置の動作タイミングの一例を示す図。 It shows an example of the operation timing of the video processing apparatus. 映像処理装置の動作タイミングの他の例を示す図。 It shows another example of the operation timing of the video processing apparatus. 独立カウンター制御方式の説明図。 Illustration of independent counter control scheme. フレーム更新待ち合わせ方式の説明図。 Illustration of a frame update queuing system. 従来の液晶プロジェクターの構成を示すブロック図。 Block diagram showing the configuration of a conventional liquid crystal projector.

以下、本発明の実施の形態について図面を用いて詳細に説明する。 It will be described in detail with reference to the drawings, embodiments of the present invention. なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。 The embodiments described below do not unduly limit the content of the invention as set forth in the appended claims. また以下で説明される構成のすべてが本発明の課題を解決するために必須の構成要件であるとは限らない。 In addition, all of the configurations described below are not necessarily essential constituent elements for solving the problems of the present invention.
以下では、本発明に係る映像表示装置として液晶プロジェクターを例に説明するが、本発明はこれに限定されるものではなく、種々の態様の映像表示装置に適用することができるのは言うまでもない。 Hereinafter will be described as an example a liquid crystal projector as an image display device according to the present invention, the present invention is not limited thereto, of course can be applied to the image display device of various embodiments.

図1に、本発明の一実施形態に係る映像表示装置としての液晶プロジェクターが適用された表示システムの構成例のブロック図を示す。 Figure 1 shows a block diagram of a configuration example of a display system in which the liquid crystal projector has been applied as an image display device according to an embodiment of the present invention. なお、図1における液晶プロジェクターの構成は、簡略化して図示されている。 The configuration of the liquid crystal projector in FIG. 1 is shown in a simplified manner.
表示システム10は、映像供給装置(画像供給装置)20と、映像表示装置(画像表示装置)としての液晶プロジェクター30と、スクリーン200とを含む。 Display system 10 includes a video supply device (image supply device) 20, a liquid crystal projector 30 as an image display device (image display device), and a screen 200. 映像供給装置20は、液晶プロジェクター30に供給する映像に対応した映像信号(画像信号)、該映像信号に対応した垂直同期信号及び水平同期信号を生成する。 Image providing unit 20, a video signal (image signal) corresponding to the video supplied to the liquid crystal projector 30, to generate the vertical synchronizing signal and a horizontal synchronizing signal corresponding to the video signal. 映像供給装置20からの映像信号、垂直同期信号及び水平同期信号は、液晶プロジェクター30に入力される。 Video signal from the video supply apparatus 20, the vertical synchronizing signal and a horizontal synchronizing signal is input to the liquid crystal projector 30. このような映像供給装置20の機能は、PC(Personal Computer)やDVD(Digital Versatile Disc)プレーヤー等によって実現される。 Function of such image providing apparatus 20 is realized by a PC (Personal Computer) and a DVD (Digital Versatile Disc) player or the like. なお、液晶プロジェクター30に入力される映像信号等は、図示しないコンピューターで読取可能な記憶媒体から読み出されたものであってもよい。 Note that the video signal or the like input to the liquid crystal projector 30, or may be read from the storage medium read by unillustrated computer. このコンピューターで読取可能な記憶媒体は、ROM、RAM、CD−ROM、DVD、FD、MD、メモリーカード等のいずれでもよい。 Readable storage medium on this computer, ROM, RAM, CD-ROM, DVD, FD, MD, may be any of such memory cards.

液晶プロジェクター30は、光変調部として液晶ライトバルブを採用したプロジェクターであり、映像処理装置(画像処理装置)100と、液晶ライトバルブ駆動部32、液晶ライトバルブ(光変調部)34と、投写レンズ36と、光源部40とを含む。 LCD projector 30 is a projector employing a liquid crystal light valve as an optical modulator unit, a video processing apparatus (image processing apparatus) 100, liquid crystal light valve drive section 32, a liquid crystal light valve (optical modulation section) 34, a projection lens 36, and a light source unit 40. 光源部40は、ランプ42と、レンズ44とを含む。 Light source unit 40 includes a lamp 42 and a lens 44. 液晶プロジェクター30は、映像供給装置20からの映像信号に基づいて、映像(画像)をスクリーン200に表示する。 LCD projector 30, based on the video signal from the video supply apparatus 20 displays an image (picture) on the screen 200. 液晶プロジェクター30では、映像処理装置100が、スクリーン200における投写面に対する設置位置に応じて決定される台形補正角度に従って、映像供給装置20からの映像信号に対して台形補正処理を行う。 In the liquid crystal projector 30, the image processing device 100, in accordance with keystone correction angle determined according to the installation position with respect to the projection plane on the screen 200, performs keystone correction processing to the video signal from the video supply apparatus 20. そのため、映像処理装置100は、台形補正処理の前段及び後段に遅延バッファーを備えており、台形補正処理前後の映像信号を各遅延バッファーにバッファリングする。 Therefore, the image processing apparatus 100 includes a delay buffer upstream and downstream of the keystone correction process, to buffer the video signal before and after the keystone correction process to each delay buffer. 各遅延バッファーは、設定されたマージン値に応じたフレーム期間(1フレーム分の映像信号に対応する期間)だけ遅延させて映像信号を出力する。 Each delay buffer outputs a video signal delayed by a frame period corresponding to the set margin value (time period corresponding to the video signal for one frame). このマージン値は、遅延フレーム数に対応しており、可変である。 This margin value corresponds to the number of delay frames, it is variable. こうすることで、台形補正角度が大きくなってもフレームが欠落することなく映像信号を処理できるようになる。 In this way, it becomes possible to process the image signal without the keystone correction angle frame is missing even larger. 映像処理装置100によって行われた台形補正処理後の映像信号は、該映像信号に対応した垂直同期信号及び水平同期信号と共に液晶ライトバルブ駆動部32に入力される。 Video signal after keystone correction process performed by the image processing unit 100 is input to the liquid crystal light valve drive unit 32 together with the vertical synchronizing signal and a horizontal synchronizing signal corresponding to the video signal.

液晶ライトバルブ駆動部32は、液晶ライトバルブ34を駆動する回路である。 Liquid crystal light valve drive unit 32 is a circuit for driving the liquid crystal light valve 34. 液晶ライトバルブ34は、液晶ライトバルブ駆動部32で生成された信号を映像化する光変調素子である。 Liquid crystal light valve 34 is a light modulation element to image signals generated by the liquid crystal light valve drive unit 32. この液晶ライトバルブ駆動部32は、出力水平同期信号及び出力垂直同期信号を生成し、これらの同期信号に同期して、映像処理装置100からの映像信号に基づく画像を表示する。 The liquid crystal light valve drive unit 32 generates an output horizontal sync signal and the output vertical sync signal, in synchronism with these synchronization signals, and displays an image based on the video signal from the video processor 100. 具体的には、液晶ライトバルブ34は、光源部40から射出される光を、液晶ライトバルブ駆動部32で生成された信号に基づいて変調して投写に必要な光をスクリーン200側へ向けて射出する。 Specifically, the liquid crystal light valve 34, the light emitted from the light source unit 40, the light required for projecting the modulated based on signals generated by the liquid crystal light valve drive unit 32 toward the screen 200 side injection. 光源部40は、画像を投写するための光源であり、主に、ランプ42が発する光をレンズ44により平行光とする。 Light source unit 40 is a light source for projecting an image, primarily parallel light by the lens 44 the light lamp 42 emits. この平行光は、液晶ライトバルブ34で変調された後、投写レンズ36に入射する。 The collimated light is modulated by the liquid crystal light valve 34, and enters the projection lens 36. 投写レンズ36は、光源部40から射出され、液晶ライトバルブ34で変調された光をスクリーン200に拡大して表示させる。 The projection lens 36 is emitted from the light source unit 40, an enlarged display light modulated by the liquid crystal light valve 34 onto a screen 200. このスクリーン200は、液晶プロジェクター30から投写される投写像を表示する投写面を有している。 The screen 200 includes a projection surface for displaying a projection image to be projected from the liquid crystal projector 30. 上記の液晶ライトバルブ駆動部32、液晶ライトバルブ34、投写レンズ36及び光源部40により、映像表示部の機能を実現できる。 The above liquid crystal light valve drive section 32, the liquid crystal light valve 34, by the projection lens 36 and the light source unit 40 can realize the function of the image display unit.

ここで、本実施形態における台形補正処理について説明する。 It will now be described keystone correction process in the embodiment. 台形補正処理は、スクリーン200における投写面に対する液晶プロジェクター30の傾きによって生じる映像の歪を補正する処理である。 Keystone correction process is a process for correcting the distortion of the image caused by the tilt of the liquid crystal projector 30 with respect to the projection plane on the screen 200.
図2に、本実施形態における台形補正角度の説明図を示す。 Figure 2 is a diagram for explaining the keystone correction angle in the present embodiment. 図2は、液晶プロジェクター30及びスクリーン200の投写面を横から見た図であり、縦方向の台形補正角度を模式的に表す。 Figure 2 is a view of the projection surface of the liquid crystal projector 30 and screen 200 from the side, represents a keystone correction angle in the vertical direction schematically.
液晶プロジェクター30の投写光軸Cに対して所与の角度(例えば、垂直)となるようにスクリーン200の投写面が設けられているとき、該投写面に表示される映像が基準映像であるものとする。 Given angle (e.g., perpendicular) with respect to the projection optical axis C of the liquid crystal projector 30 when the projection surface of the screen 200 so that it is provided, as the image displayed on-projecting Utsushimen is the reference image to. このとき、図2に示すように液晶プロジェクター30の投写光軸Cが基準より角度Hだけ傾けて設定されていると、投写面の画像が歪む。 At this time, the projection optical axis C of the liquid crystal projector 30 as shown in FIG. 2 is set to be inclined by an angle H than the reference distorted image of the projection surface. そこで、液晶プロジェクター30は、この角度Hに応じた台形補正処理を行って、基準映像と同様の映像を表示させる。 Therefore, the liquid crystal projector 30 performs the keystone correction process in accordance with the angle H, and displays the same image and the reference image. この角度Hは、縦方向の台形補正角度であり、映像処理装置100において、台形補正角度に応じて映像の歪みを補正する。 The angle H is the keystone correction angle in the vertical direction, the image processing apparatus 100 corrects the distortion of the image according to keystone correction angle. なお、図2では縦方向の台形補正角度の例を説明したが、横方向の台形補正角度も同様であり、液晶プロジェクター30は、縦方向の台形補正角度及び横方向の補正角度に応じて映像の歪みを補正する。 Incidentally, a description has been given of an example of a keystone correction angle in the vertical direction in FIG. 2, keystone correction angle in the lateral direction is also similar, the liquid crystal projector 30 in accordance with the correction angle in the vertical direction keystone correction angle and lateral images to correct the distortion of.

図3に、本実施形態における台形補正処理の処理内容の説明図を示す。 Figure 3 is a diagram for explaining the processing contents of keystone correction process in this embodiment. 図3は、台形補正処理前の元画像IMG0と台形補正処理後の出力画像IMG1を模式的に表す。 Figure 3 represents a trapezoidal correction processing before the original image IMG0 and output image IMG1 after keystone correction process schematically.
元画像IMG0の映像信号に基づいてスクリーンSCRの投写面に投写した画像が出力画像IMG1となったものとする。 Image projected on the projection surface of the screen SCR is assumed that as the output image IMG1 on the basis of the video signal of the original image IMG0. このとき、液晶ライトバルブ34上における左下隅領域AR1と右上隅領域AR2に着目すると、右上隅領域AR2における元画像に対する縮小率は、左下隅領域AR1における元画像に対する縮小率より高くなる。 At this time, when focusing on the lower left corner area AR1 and the upper right corner area AR2 on the liquid crystal light valve 34, the reduction ratio to the original image in the upper right corner area AR2 is higher than the reduction rate for the original image in the lower left corner area AR1. 即ち、右上隅領域AR2では元画像に対する変形率が大きく、左下隅領域AR1では元画像に対する変形率が小さくなり、1画面内の画素位置によって変形率が異なる。 That is, a large deformation rate against the upper right corner area AR2 in the original image, the deformation rate is reduced relative to the lower left corner in the area AR1 original image, deformation rate is different depending on the pixel position in one screen. このように1画面内で種々の処理速度で処理する台形補正処理を行うためには、予め映像信号をバッファリングさせておく必要がある。 To perform the keystone correction process to be processed by various processing speeds Thus in one screen, it is necessary to advance the video signal is buffered. また、台形補正処理では、台形補正角度が大きくなるほど、別の走査ラインの映像信号を参照する必要があり、台形補正角度に応じて処理速度が変化する。 Also, keystone correction process, the larger the keystone correction angle, it is necessary to refer to the video signals of different scanning lines, the processing speed is changed according to keystone correction angle.

図4に、台形補正角度とフレームレートの関係を模式的に示す。 Figure 4 shows the relationship between the keystone correction angles and frame rates schematically. 図4では、1フレーム分の映像信号に対する台形補正処理に要する時間をフレームレートとして表し、横方向の台形補正角度と縦方向の台形補正角度とに対応した台形補正処理のフレームレートを模式的に表している。 In FIG. 4, represents the time required for keystone correction process for one frame of the video signal as a frame rate, the frame rate of the keystone correction process corresponding to the trapezoidal correction angle in the lateral direction of the keystone correction angles and the vertical direction schematically it represents.
図4では、縦方向の台形補正角度及び横方向の台形補正角度のそれぞれについて、台形補正角度が大きくなるほどフレームレートが低下することを示している。 In Figure 4, for each of the vertical keystone correction angle and lateral keystone correction angle, the higher the frame rate keystone correction angle increases indicates a decrease. これにより、縦方向の台形補正角度及び横方向の台形補正角度が最大となるとき、フレームレートが最低となる。 Thus, when the keystone correction angle and keystone correction angle in the lateral direction of the longitudinal direction is maximized, the frame rate is the lowest. ここで、液晶ライトバルブ34に対する映像信号の出力周期は、例えば60fps等の固定周期であるため、例えば図4に示す領域BRでは60fps以下となり、フレームの欠落が発生する。 Here, the output period of the video signal to the liquid crystal light valve 34, for example because it is a fixed period, such as 60fps, for example, a 60fps or less in the region BR 4, the missing frame is generated. そこで、本実施形態では、台形補正処理の前段及び後段に遅延バッファーを設けることで、映像出力のフレーム欠落を抑制する。 Therefore, in this embodiment, by providing the delay buffer upstream and downstream of the keystone correction process, inhibiting the missing frame of the video output.

図5に、図1の映像処理装置100の構成例のブロック図を示す。 Figure 5 is a block diagram showing a configuration example of the image processing apparatus 100 of FIG. 図5において、映像処理装置100の他に液晶ライトバルブ駆動部32もあわせて図示している。 5 illustrates also to liquid crystal light valve drive unit 32 to another image processing apparatus 100.
映像処理装置100は、映像入力I/F部110、遅延バッファー制御部180、遅延バッファー190、台形補正処理部130を含む。 The video processing apparatus 100 includes an image input I / F unit 110, a delay buffer control unit 180, a delay buffer 190, including a trapezoidal correction processing unit 130. 遅延バッファー制御部180は、入力遅延バッファー制御部120、フレームメモリー制御部122、出力遅延バッファー制御部140、フレームメモリー制御部142を含む。 Delay buffer controller 180, input delay buffer control unit 120, the frame memory control unit 122, the output delay buffer control unit 140 includes a frame memory control unit 142. 遅延バッファー190は、台形補正処理部130によって台形補正処理が行われる前の映像信号、及び台形補正処理部130によって台形補正処理が行われた後の映像信号の少なくとも一方をバッファリングする。 Delay buffer 190 buffers at least one of the video signal after the video signal before keystone correction process by the trapezoidal correction processing unit 130 is performed, and the keystone correction process by the trapezoidal correction processing unit 130 has been performed. 遅延バッファー制御部180は、設定された遅延フレーム数に応じたフレーム期間だけ遅延させて、遅延バッファー190から映像信号を出力する制御を行う。 Delay buffer control unit 180 is delayed by a frame period corresponding to the number of delay frame set, it performs control of outputting the video signal from the delay buffer 190.

このような遅延バッファー190は、入力遅延バッファー(第1の遅延バッファー)124、出力遅延バッファー(第2の遅延バッファー)144を含む。 Such delay buffer 190 includes an input delay buffer (first delay buffer) 124, the output delay buffer (second delay buffer) 144. 入力遅延バッファー124は、4フレーム分の映像信号を記憶する入力フレームメモリー0〜入力フレームメモリー3を有する。 Input delay buffer 124 has an input frame memory 0 input frame memory 3 for storing the video signal for four frames. 入力遅延バッファー124は、設定されたマージン値に応じたフレーム期間(垂直走査期間)だけ映像信号を遅延させて出力する遅延バッファーとして機能する。 Input delay buffer 124 serves as a delay buffer for delaying and outputting the frame period (vertical scanning period) only the image signal corresponding to the set margin value. マージン値は、ある映像信号の入力に対してこの映像信号の出力を遅延させるフレーム数であり、図示しないプロセッサーによって入力側マージン値設定レジスターへ設定される。 Margin value is a number of frames to delay the output of the video signal to the input of a video signal is set to the input side margin value setting register by a not-shown processor. ここでは、設定されたマージン値である第1の遅延フレーム数がN(Nは自然数)のとき、遅延バッファー制御部180は、Nフレーム期間だけ遅延させて映像信号を入力遅延バッファー124から台形補正処理部130に出力する制御を行う。 Here, when the first delay frame number is set margin value N of the (N is a natural number), the delay buffer controller 180, trapezoidal correction from the input delay buffer 124 the video signal delayed by N frame periods It performs control to output to the processing unit 130. 本実施形態では、入力遅延バッファー124に対してマージン値は0〜3のいずれかを設定できるものとする。 In this embodiment, the margin value for input delay buffer 124 is assumed to be set to one of 0-3.

同様に、出力遅延バッファー144もまた、4フレーム分の映像信号を記憶する出力フレームメモリー0〜出力フレームメモリー3を有する。 Similarly, the output delay buffer 144 also has an output frame memory 0 output frame memory 3 for storing the video signal for four frames. 出力遅延バッファー144は、設定されたマージン値に応じたフレーム期間(垂直走査期間)だけ映像信号を遅延させて出力する遅延バッファーとして機能する。 Output delay buffer 144 serves as a delay buffer for delaying and outputting the frame period (vertical scanning period) only the image signal corresponding to the set margin value. マージン値は、ある映像信号の入力に対してこの映像信号の出力を遅延させるフレーム数であり、図示しないプロセッサーによって出力側マージン値設定レジスターへ設定される。 Margin value is a number of frames to delay the output of the video signal to the input of a video signal is set to the output side margin value setting register by a not-shown processor. ここでは、設定されたマージン値である第2の遅延フレーム数がM(Mは自然数)のとき、遅延バッファー制御部180は、Mフレーム期間だけ遅延させて映像信号を出力遅延バッファー144から出力する制御を行う。 Here, when the second delay the number of frames is set margin value M of (M is a natural number), the delay buffer control unit 180 outputs a video signal from the output delay buffer 144 delayed by M frame periods It performs control. 本実施形態では、出力遅延バッファー144に対してマージン値は0〜3のいずれかを設定できるものとする。 In this embodiment, the margin value to the output delay buffer 144 is assumed to be set to one of 0-3.

映像入力I/F部110は、映像供給装置20からの映像信号VIDEOi、映像信号VIDEOiに対応した入力垂直同期信号等を受け付ける。 Image input I / F unit 110 receives the video signal VIDEOi from the video supply apparatus 20, an input vertical synchronizing signal corresponding to a video signal VIDEOi like. 映像入力I/F部110は、受け付けた映像信号VIDEOiを映像信号VIDEO1として入力遅延バッファー制御部120に出力する。 Image input I / F unit 110 outputs the input delay buffer control unit 120 a video signal VIDEOi accepted as a video signal VIDEO1. また映像入力I/F部110は、1フレーム分の映像信号VIDEOiの入力が完了すると、入力完了通知を入力遅延バッファー制御部120に対して出力する。 The image input I / F unit 110, the input video signal VIDEOi for one frame is completed, and outputs the input completion notification to the input delay buffer control unit 120. 映像入力I/F部110が受け付けた入力垂直同期信号は、台形補正処理部130に出力される。 Input vertical synchronizing signal video input I / F unit 110 has received is output to the trapezoidal correction processing unit 130.

入力遅延バッファー制御部120は、入力完了通知及び台形補正処理部130からの台形補正処理完了通知に基づいて、入力遅延バッファー124への映像信号の書き込み指示や、入力遅延バッファー124からの映像信号の読み出し指示を行う。 Input delay buffer control unit 120, based on the input completion notification and keystone correction processing completion notification from the trapezoidal correction processing unit 130, a write instruction and the video signal to the input delay buffer 124, the video signal from the input delay buffer 124 perform a reading instruction. このとき、入力遅延バッファー制御部120は、映像信号VIDEO1をバッファリングする入力遅延バッファー124内の入力フレームメモリーの選択、及び映像信号を読み出す入力遅延バッファー124内の入力フレームメモリーの選択も行う。 At this time, input delay buffer control unit 120 performs video signal VIDEO1 input selection frame memory within the input delay buffer 124 for buffering, and also the selection of the input frame memory input delay buffer 124 to read out the video signal.

図6に、図5の入力遅延バッファー制御部120の要部の構成例のブロック図を示す。 Figure 6 is a block diagram showing a configuration example of a main part of the input delay buffer control unit 120 of FIG.
入力遅延バッファー制御部120は、カウンター更新判定部150、入力側マージン値設定レジスター152、第1の入力フレームカウンター154、第2の入力フレームカウンター156、メモリーアドレス変換部158を含む。 Input delay buffer control unit 120 includes a counter update determination unit 150, the input side margin value setting register 152, a first input frame counter 154, a second input frame counter 156, the memory address conversion unit 158.

カウンター更新判定部150は、入力側マージン値設定レジスター152の設定値に対応したマージン設定信号、入力完了通知、及び台形補正処理完了通知に基づいて、入力遅延バッファー124の各入力フレームメモリーに対応するカウント値の更新判定を行う。 Counter update determination unit 150, a margin setting signal corresponding to the set value of the input side margin value setting register 152, based on the input completion notification, and keystone correction processing completion notification, corresponding to each input frame memory input delay buffer 124 to update the determination of the count value. このカウント値により、入力遅延バッファー124の入力フレームメモリー0〜入力フレームメモリー3のいずれかが特定される。 The count value, either the input frame memory 0 input frame memory 3 of the input delay buffer 124 is specified. まず、カウンター更新判定部150は、マージン設定信号に対応したカウンター初期値を第1の入力フレームカウンター154及び第2の入力フレームカウンター156にそれぞれ出力する。 First, the counter update determination unit 150 outputs the counter initial value corresponding to the margin setting signal to the first input frame counter 154 and the second input frame counter 156. そして、カウンター更新判定部150は、入力完了通知、及び台形補正処理完了通知に基づく更新判定結果に対応したカウント値更新信号を、第1の入力フレームカウンター154及び第2の入力フレームカウンター156にそれぞれ出力する。 Then, the counter update determination unit 150, an input completion notification, and the count value update signal corresponding to the trapezoidal correction processing completion notification to based update judgment result, each of the first input frame counter 154 and the second input frame counter 156 Output.

第1の入力フレームカウンター154は、カウンター更新判定部150からのカウンター初期値を基準に、カウント値更新信号が入力されるたびにカウント値を更新し、更新されたカウント値を第1の入力フレームメモリーカウント値としてメモリーアドレス変換部158に出力する。 The first input frame counter 154 is based on the counter initial value from the counter update determination unit 150 updates the count value each time the count value update signal is input, the first input frame updated count value and outputs as a memory a count value in the memory address conversion unit 158. 第2の入力フレームカウンター156も同様に、カウンター更新判定部150からのカウンター初期値を基準に、カウント値更新信号が入力されるたびにカウント値を更新し、更新されたカウント値を第2の入力フレームメモリーカウント値としてメモリーアドレス変換部158に出力する。 Similarly, the second input frame counter 156, the counter on the basis of the counter initial value from the update determination unit 150 updates the count value each time the count value update signal is input, the updated count value second and it outputs the memory address conversion unit 158 ​​as an input frame memory count. 第1の入力フレームカウンター154により更新されるカウント値は、入力遅延バッファー124の入力フレームメモリー0〜入力フレームメモリー3のうち映像信号が書き込まれる入力フレームメモリーを特定するカウント値である。 Count value that is updated by the first input frame counter 154 is a count value for identifying the input frame memory video signal is written in the input frame memory 0 input frame memory 3 of the input delay buffer 124. 第2の入力フレームカウンター156により更新されるカウント値は、入力遅延バッファー124の入力フレームメモリー0〜入力フレームメモリー3のうち映像信号が読み出される入力フレームメモリーを特定するカウント値である。 Count value that is updated by the second input frame counter 156 is a count value for identifying the input frame memory the image signal is read out of the input frame memory 0 input frame memory 3 of the input delay buffer 124.

メモリーアドレス変換部158は、入力遅延バッファー124の入力フレームメモリー0〜入力フレームメモリー3のうち第1の入力フレームメモリーカウント値に対応する入力フレームメモリーのアドレスを第1の入力フレームメモリーアドレスとして出力する。 Memory address conversion unit 158 ​​outputs the address of the input frame memory corresponding to the first input frame memory count value of the input frame memory 0 input frame memory 3 of the input delay buffer 124 as a first input frame memory address . メモリーアドレス変換部158は、入力遅延バッファー124の入力フレームメモリー0〜入力フレームメモリー3のうち第2の入力フレームメモリーカウント値に対応する入力フレームメモリーのアドレスを第2の入力フレームメモリーアドレスとして出力する。 Memory address conversion unit 158 ​​outputs the address of the input frame memory corresponding to the second input frame memory count value of the input frame memory 0 input frame memory 3 of the input delay buffer 124 as a second input frame memory address . 以上のように、入力遅延バッファー制御部120は、入力遅延バッファー124に映像信号を書き込むと共に、遅延フレーム数に対応するマージン値に応じたフレーム数だけ遅延させて映像信号を読み出すことができる。 As described above, the input delay buffer control unit 120 writes the video signal to the input delay buffer 124 can only number of frames corresponding to the margin value that corresponds to the number of delayed frame delays reading the video signal.

図5において、フレームメモリー制御部122は、入力遅延バッファー制御部120からの書き込み指示又は読み出し指示やフレームメモリーアドレスに応じて、入力遅延バッファー124に対するアクセス制御信号を生成する。 5, the frame memory control unit 122, in response to a write instruction or read instruction or a frame memory address from input delay buffer control unit 120 generates an access control signal for the input delay buffer 124. 例えば、入力遅延バッファー制御部120からの書き込み指示に応じて、フレームメモリー制御部122が入力遅延バッファー124に対してメモリーアドレス及び書き込み制御信号を出力して、映像信号を対応する入力フレームメモリーに書き込む。 For example, in response to a write instruction from the input delay buffer control unit 120 outputs a memory address and a write control signal frame memory control unit 122 to the input delay buffer 124, writes the input frame memory corresponding video signal . また、例えば、入力遅延バッファー制御部120からの読み出し指示に応じて、フレームメモリー制御部122が入力遅延バッファー124に対してメモリーアドレス及び読み出し制御信号を出力して、対応する入力フレームメモリーから映像信号を読み出す。 Further, for example, in response to a read instruction from the input delay buffer control unit 120 outputs a memory address and a read control signal frame memory control unit 122 to the input delay buffer 124, the video signal from the corresponding input frame memory a read. 入力遅延バッファー制御部120によって読み出された映像信号VIDEO2は、台形補正処理部130に入力される。 Video signal VIDEO2 read by the input delay buffer control unit 120 is input to the trapezoidal correction processing unit 130.

台形補正処理部130は、入力垂直同期信号及び出力垂直同期信号に同期して、入力遅延バッファー制御部120からの映像信号VIDEO2に対し、台形補正角度に応じた台形補正処理を行う。 Trapezoidal correction processing unit 130, in synchronization with the input vertical synchronizing signal and the output vertical synchronizing signals, to a video signal VIDEO2 from the input delay buffer control unit 120 performs the keystone correction process corresponding to the trapezoidal correction angle. 台形補正処理部130が行う台形補正処理は、図3に示すように、公知の処理であり、詳細な説明を省略する。 Keystone correction process trapezoidal correction processing unit 130 performs, as shown in FIG. 3 is a known process, a detailed description thereof will be omitted. 台形補正処理部130による台形補正処理後の映像信号VIDEO3は、出力遅延バッファー制御部140に出力される。 Video signal VIDEO3 after keystone correction processing by the trapezoidal correction processing unit 130 is output to the output delay buffer controller 140. 台形補正処理後に生成される台形補正完了通知は、入力遅延バッファー制御部120及び出力遅延バッファー制御部140に出力される。 Keystone correction completion notification generated after keystone correction processing is output to the input delay buffer control unit 120 and the output delay buffer controller 140.

図7に、入力完了通知及び台形補正処理完了通知の説明図を示す。 Figure 7 shows an explanatory diagram of an input completion notification and keystone correction process end notice. 図7は、1フレーム毎に、入力される映像信号が台形補正処理される様子を模式的に示し、これらに対応して出力される入力完了通知及び台形補正処理完了通知のタイミングの一例を表す。 7, for each frame, the manner in which an input image signal is a trapezoidal correction processing shown schematically shows an example of the timing of the input completion notice is outputted in response to these and keystone correction process end notice .
映像入力I/F部110を介して映像信号が入力され、1フレーム分の映像信号の受け付けが完了すると、映像入力I/F部110は、入力完了通知を出力する。 Video signal is input through the image input I / F unit 110, the reception of one frame of the video signal is completed, the image input I / F unit 110 outputs the input completion notice. 受け付けられた映像信号は、入力遅延バッファー124にバッファリングされた後、映像信号VIDEO2として台形補正処理の処理対象となる。 Video signal accepted, after being buffered in the input delay buffer 124, it is processed by the trapezoidal correction processing as a video signal VIDEO2. 台形補正処理部130は、映像信号VIDEO2に対して台形補正処理を行い、当該フレームの映像信号の台形補正処理が完了すると、台形補正処理完了通知を出力する。 Trapezoidal correction processing unit 130 performs the keystone correction process on the video signal VIDEO2, the keystone correction process of the video signal of the frame is completed, and outputs a trapezoidal correction processing completion notice. 本実施形態では、図7に示すような各通知をモニターすることで、入力遅延バッファー124への書き込み、入力遅延バッファー124からの読み出し、台形補正処理を1フレーム単位で行うことができる。 In the present embodiment, by monitoring each notification as shown in Figure 7, write to input delay buffer 124, read from the input delay buffer 124, it is possible to perform keystone correction processing in units of one frame.

図5において、出力遅延バッファー制御部140は、台形補正処理完了通知及びデータ送出完了通知に基づいて、出力遅延バッファー144への映像信号の書き込み指示や、出力遅延バッファー144からの映像信号の読み出し指示を行う。 5, the output delay buffer control unit 140, based on the trapezoidal correction processing completion notification and the data transmission completion notification, the write instruction and the video signal to the output delay buffer 144, the read instruction of the video signal from the output delay buffer 144 I do. データ送出完了通知は、出力遅延バッファー144から読み出された1フレーム分の映像信号が液晶ライトバルブ駆動部32において受け付けが完了されたときに、液晶ライトバルブ駆動部32から通知される。 Data transmission completion notification, the image signal of one frame read out from the output delay buffer 144 when the reception is completed in the liquid crystal light valve drive unit 32 is notified from the liquid crystal light valve drive section 32. 出力遅延バッファー制御部140は、映像信号VIDEO3をバッファリングする出力遅延バッファー144内の出力フレームメモリーの選択、及び映像信号を読み出す出力遅延バッファー144内の出力フレームメモリーの選択も行う。 Output delay buffer control unit 140 performs video signal VIDEO3 selection of the output frame memory in the output delay buffer 144 for buffering, and also selects the output frame memory in the output delay buffer 144 to read out the video signal.

図8に、図5の出力遅延バッファー制御部140の要部の構成例のブロック図を示す。 Figure 8 is a block diagram showing a configuration example of a main portion of the output delay buffer control unit 140 of FIG.
出力遅延バッファー制御部140の構成は、入力遅延バッファー制御部120と同様である。 Configuration of output delay buffer control unit 140 is similar to the input delay buffer control unit 120. 即ち、出力遅延バッファー制御部140は、カウンター更新判定部160、出力側マージン値設定レジスター162、第1の出力フレームカウンター164、第2の出力フレームカウンター166、メモリーアドレス変換部168を含む。 That is, the output delay buffer control unit 140 includes a counter update determination unit 160, the output side margin value setting register 162, the first output frame counter 164, the second output frame counter 166, the memory address conversion unit 168.

カウンター更新判定部160は、出力遅延バッファー144の各出力フレームメモリーに対応するカウント値の更新判定を行う。 Counter update determination unit 160 performs update determination of the count value corresponding to each output frame memory output delay buffer 144. この更新判定は、出力側マージン値設定レジスター162の設定値に対応したマージン設定信号、台形補正処理完了通知、出力垂直同期信号及びデータ送出完了通知に基づいて行われる。 The update determination margin setting signal corresponding to the set value of the output side margin value setting register 162, the keystone correction process end notice is performed on the basis of the output vertical synchronizing signal and a data transmission completion notification. このカウント値により、出力遅延バッファー144の出力フレームメモリー0〜出力フレームメモリー3のいずれかが特定される。 The count value, either the output frame memory 0 output frame memory 3 output delay buffer 144 is specified. まず、カウンター更新判定部160は、マージン設定信号に対応したカウンター初期値を第1の出力フレームカウンター164及び第2の出力フレームカウンター166にそれぞれ出力する。 First, the counter update determination unit 160 outputs a counter initial value corresponding to the margin setting signal to the first output frame counter 164 and the second output frame counter 166. そして、カウンター更新判定部160は、台形補正処理完了通知及びデータ送出完了通知に基づく更新判定結果に対応したカウント値更新信号を、第1の出力フレームカウンター164及び第2の出力フレームカウンター166にそれぞれ出力する。 Then, the counter update determination unit 160, a count value update signal corresponding to the update determination result based on the trapezoidal correction processing completion notification and the data transmission completion notification, each of the first output frame counter 164 and the second output frame counter 166 Output.

第1の出力フレームカウンター164は、カウンター更新判定部160からのカウンター初期値を基準に、カウント値更新信号が入力されるたびにカウント値を更新し、更新されたカウント値を第1の出力フレームメモリーカウント値としてメモリーアドレス変換部168に出力する。 The first output frame counter 164, a reference counter initial value from the counter update determination unit 160 updates the count value each time the count value update signal is input, the first output frame updated count value and outputs as a memory a count value in the memory address conversion unit 168. 第2の出力フレームカウンター166も同様に、カウンター更新判定部160からのカウンター初期値を基準に、カウント値更新信号が入力されるたびにカウント値を更新し、更新されたカウント値を第2の出力フレームメモリーカウント値としてメモリーアドレス変換部168に出力する。 Similarly, the second output frame counter 166, the counter on the basis of the counter initial value from the update determination unit 160 updates the count value each time the count value update signal is input, the updated count value second and it outputs the memory address conversion unit 168 as the output frame memory count. 第1の出力フレームカウンター164により更新されるカウント値は、出力遅延バッファー144の出力フレームメモリー0〜出力フレームメモリー3のうち映像信号が書き込まれる出力フレームメモリーを特定するカウント値である。 Count value that is updated by the first output frame counter 164 is a count value for identifying the output frame memory video signal is written in the output frame memory 0 output frame memory 3 output delay buffer 144. 第2の出力フレームカウンター166により更新されるカウント値は、出力遅延バッファー144の出力フレームメモリー0〜出力フレームメモリー3のうち映像信号が読み出される出力フレームメモリーを特定するカウント値である。 Count value that is updated by the second output frame counter 166 is a count value for identifying the output frame memory video signal is read out of the output frame memory 0 output frame memory 3 output delay buffer 144.

メモリーアドレス変換部168は、出力遅延バッファー144の出力フレームメモリー0〜出力フレームメモリー3のうち第1の出力フレームメモリーカウント値に対応する出力フレームメモリーのアドレスを第1の出力フレームメモリーアドレスとして出力する。 Memory address conversion unit 168 outputs the address of the output frame memory corresponding to the first output frame memory count value of the output frame memory 0 output frame memory 3 output delay buffer 144 as the first output frame memory addresses . メモリーアドレス変換部168は、出力遅延バッファー144の出力フレームメモリー0〜出力フレームメモリー3のうち第2の出力フレームメモリーカウント値に対応する出力フレームメモリーのアドレスを第2の出力フレームメモリーアドレスとして出力する。 Memory address conversion unit 168 outputs the address of the output frame memory corresponding to the second output frame memory count value of the output frame memory 0 output frame memory 3 output delay buffer 144 as the second output frame memory addresses . 以上のように、出力遅延バッファー制御部140は、出力遅延バッファー144に映像信号を書き込むと共に、遅延フレーム数に対応するマージン値に応じたフレーム数だけ遅延させて映像信号を読み出すことができる。 As described above, the output delay buffer control unit 140 writes the video signal to the output delay buffer 144 can be delayed by the number of frames corresponding to the margin value that corresponds to the number of delay frames read out video signal.

図5において、フレームメモリー制御部142は、出力遅延バッファー制御部140からの書き込み指示又は読み出し指示やフレームメモリーアドレスに応じて、出力遅延バッファー144に対するアクセス制御信号を生成する。 5, the frame memory control unit 142, in response to a write instruction or read instruction or a frame memory address from the output delay buffer control unit 140 generates an access control signal for the output delay buffer 144. 例えば、出力遅延バッファー制御部140からの書き込み指示に応じて、フレームメモリー制御部142が出力遅延バッファー144に対してメモリーアドレス及び書き込み制御信号を出力して、映像信号を対応する出力フレームメモリーに書き込む。 For example, in response to a write instruction from the output delay buffer control unit 140 outputs a memory address and a write control signal frame memory control unit 142 to the output delay buffer 144 is written to the output frame memory corresponding video signal . また、例えば、出力遅延バッファー制御部140からの読み出し指示に応じて、フレームメモリー制御部142が出力遅延バッファー144に対してメモリーアドレス及び読み出し制御信号を出力して、対応する出力フレームメモリーから映像信号を読み出す。 Further, for example, in response to a read instruction from the output delay buffer control unit 140 outputs a memory address and a read control signal frame memory control unit 142 to the output delay buffer 144, the video signal from the corresponding output frame memory a read. 出力遅延バッファー制御部140によって読み出された映像信号VIDEOoは、液晶ライトバルブ駆動部32に対して出力される。 Video signal VIDEOo read by the output delay buffer control unit 140 is output to the liquid crystal light valve drive unit 32. 液晶ライトバルブ駆動部32は、1フレーム分の映像信号VIDEOoの入力の受け付けを完了すると、出力遅延バッファー制御部140に対してデータ送出完了通知を出力する。 Liquid crystal light valve drive section 32 completes the reception of input of the video signal VIDEOo for one frame, and outputs the data transmission completion notification to the output delay buffer controller 140.

図9に、台形補正処理完了通知及び出力垂直同期信号の説明図を示す。 Figure 9 is a diagram for explaining the keystone correction process completion notification and an output vertical synchronizing signal. 図9は、1フレーム毎に、台形補正処理された後に出力される映像信号の様子を模式的に表し、これらに対応して出力される台形補正処理完了通知及び出力垂直同期信号のタイミングの一例を表す。 9, 1 for each frame, showing a state of an image signal output after being keystone correction process schematically, an example of the timing of the trapezoidal correction processing completion notification and the output vertical synchronizing signal is outputted corresponding to these a representative.
台形補正処理部130は、映像信号VIDEO2に対して台形補正処理を行い、当該フレームの映像信号の台形補正処理が完了すると、台形補正処理完了通知を出力する。 Trapezoidal correction processing unit 130 performs the keystone correction process on the video signal VIDEO2, the keystone correction process of the video signal of the frame is completed, and outputs a trapezoidal correction processing completion notice. 一方、出力垂直同期信号に同期して出力遅延バッファー144から読み出された映像信号は、液晶ライトバルブ駆動部32に供給される。 On the other hand, the video signal read from the output delay buffer 144 in synchronism with the output vertical synchronizing signal is supplied to the liquid crystal light valve drive unit 32. この1フレーム分の映像信号VIDEOoが液晶ライトバルブ駆動部32に受け付けられると、データ送出完了通知が出力されるようになっている。 A video signal VIDEOo of one frame is accepted by the liquid crystal light valve drive unit 32, the data transmission completion notification is to be outputted. 本実施形態では、図9に示すような各通知をモニターすることで、台形補正処理後の出力遅延バッファー144への書き込み、出力遅延バッファー144からの読み出しを1フレーム単位で行うことができる。 In the present embodiment, by monitoring each notification as shown in Figure 9, it is possible to perform writing to the output delay buffer 144 after the keystone correction process, the reading from the output delay buffer 144 in units of frames.

ここで、本実施形態における入力遅延フレーム数に対応したマージン値及び出力遅延フレーム数に対応したマージン値について説明する。 Here, a description will be given margin value corresponding to the margin value and output delay frame number corresponding to the number of input delay frames in this embodiment. 2つのマージン値は同様であるため、以下では出力遅延フレーム数に対応したマージン値を例に説明する。 Since the two margin values ​​are the same, the following description will margin value corresponding to the number of output delayed frame as an example.
図10、図11及び図12に、マージン値についての説明図を示す。 10, 11 and 12 show an illustration of the margin value. 図10は、マージン値「0」のときのフレーム単位の処理の流れを模式的に表す。 Figure 10 represents a flow of processing in units of frames when the margin value "0" schematically. 図11は、マージン値「1」のときのフレーム単位の処理の流れを模式的に表す。 Figure 11 represents a flow of processing in units of frames when the margin value "1" schematically. 図12は、マージン値「2」のときのフレーム単位の処理の流れを模式的に表す。 Figure 12 represents a flow of processing in units of frames when the margin value "2" schematically. 図10〜図12において、映像信号VIDEO3については第1の出力フレームメモリーカウント値、映像信号VIDEOoについては第2の出力フレームメモリーカウント値を示している。 In FIGS. 10 to 12, the first output frame memory count value for the video signal VIDEO3, the video signal VIDEOo shows a second output frame memory count.
図10に示すように、マージン値「0」のとき、出力遅延バッファー144の例えば出力フレームメモリー0にバッファリングされた映像信号は、次のフレームで映像信号VIDEOoとして出力される。 As shown in FIG. 10, when the margin value of "0", buffered video signal, for example, the output frame memory 0 output delay buffer 144 is output as a video signal VIDEOo in the next frame. 即ち、遅延フレーム数が「0」である。 In other words, the number of delayed frames is "0". これに対して、マージン値「1」のとき、図11に示すように、出力遅延バッファー144の例えば出力フレームメモリー0にバッファリングされた映像信号は、マージン値「0」の場合よりも1フレーム期間だけ遅延させた後に映像信号VIDEOoとして出力される。 In contrast, when the margin value of "1", as shown in FIG. 11, the video signal buffered for example to the output frame memory 0 output delay buffer 144, one frame than the margin value of "0" It is outputted as a video signal VIDEOo after only delaying period. 即ち、遅延フレーム数が「1」である。 In other words, the number of delayed frames is "1".

一方、図12に示すように、マージン値「2」のとき、出力遅延バッファー144の例えば出力フレームメモリー0にバッファリングされた映像信号は、マージン値「0」の場合よりも2フレーム期間だけ遅延させた後に映像信号VIDEOoとして出力される。 On the other hand, as shown in FIG. 12, when the margin value of "2", the video signal buffered for example to the output frame memory 0 output delay buffer 144, only two frame periods than the margin value of "0" Delay It is outputted as a video signal VIDEOo after is. 即ち、遅延フレーム数が「2」である。 In other words, the number of delayed frames is "2". このように、本実施形態では、第1の出力フレームメモリーカウント値で特定される出力フレームメモリーに映像信号が書き込まれ、第2の出力フレームメモリーカウント値で特定される出力フレームメモリーから映像信号が読み出される。 Thus, in the present embodiment, the video signal is written to the output frame memory specified by the first output frame memory count, the video signal from the output frame memory specified by the second output frame memory count It is read. このとき、図8で示したように、2つのカウント値を、(遅延フレーム数+1)だけ互いにずらしながら更新することで、書き込み側及び読み出し側の出力フレームメモリーを容易に特定でき、マージン値に対応した読み出し制御を簡素化できる。 At this time, as shown in FIG. 8, the two count values, by updating while displaced from each other by (count + 1 delayed frame), you can easily identify the output frame memory writing side and the reading side, the margin value It can be simplified the corresponding read control.

次に、上記した映像処理装置100の動作例について説明する。 Next, an operation example of the video processing apparatus 100 described above.
図13に、映像処理装置100の動作タイミングの一例を示す。 Figure 13 shows an example of an operation timing of the video processing apparatus 100. 図13は、入力遅延バッファー124にマージン値「0」、出力遅延バッファー144にマージン値「1」を設定したときの映像処理装置100の動作例のタイミング図を表す。 13, "0" margin value to input delay buffer 124, represents a timing diagram of an operation example of the video processing apparatus 100 at the time of setting the margin value "1" to the output delay buffer 144.
まず、図示しないプロセッサーが、入力遅延バッファー124に対して入力遅延フレーム数に対応するマージン値を設定する。 First, not shown processor sets the margin value corresponding to the number of input delay frames for an input delay buffer 124. ここでは、マージン値「0」が設定される(第1の遅延フレーム数設定ステップ)。 Here, the margin value "0" is set (the first delay frame number setting step). 続いて、このプロセッサーが、出力遅延バッファー144に対して出力遅延フレーム数に対応するマージン値を設定する。 Subsequently, the processor sets the margin value corresponding to the number of output delayed frame to the output delay buffer 144. ここでは、マージン値「1」が設定される(第2の遅延フレーム数設定ステップ)。 Here, the margin value "1" is set (second delayed frame number setting step). その後、入力垂直同期信号に同期して映像信号が入力される。 Then, a video signal is inputted in synchronization with the input vertical synchronizing signal. 入力遅延バッファー制御部120等は、この映像信号を、入力遅延バッファー124にバッファリングする(第1の書き込みステップ)。 Input delay buffer control unit 120 and the like, the video signal is buffered in the input delay buffer 124 (first write step). その後、入力遅延バッファー制御部120等は、マージン値「0」に対応する遅延フレーム数「0」で、入力遅延バッファー124から映像信号を読み出す(第1の読み出しステップ)。 Then, the input delay buffer control unit 120 and the like, the number of delay frames corresponding to the margin value "0" "0", reading out the video signal from the input delay buffer 124 (first reading step). そして、台形補正処理部130が、入力遅延バッファー124から読み出した映像信号に対して台形補正処理を行う(台形補正処理ステップ)。 Then, the trapezoidal correction processing unit 130 performs the keystone correction process on the read image signal from the input delay buffer 124 (trapezoidal correction processing step).

次に、出力遅延バッファー制御部140等は、台形補正処理後の映像信号を出力遅延バッファー144にバッファリングする(第2の書き込みステップ)。 Next, the such output delay buffer control unit 140, buffers the video signal after keystone correction processing to the output delay buffer 144 (second write step). その後、出力遅延バッファー制御部140等は、マージン値「1」に対応する遅延フレーム数「1」で、出力遅延バッファー144から映像信号を読み出す(第2の読み出しステップ)。 Thereafter, the like output delay buffer control unit 140, the number of delay frames corresponding to the margin value "1" in the "1", reads the video signal from the output delay buffer 144 (second reading step). その後、出力垂直同期信号に同期して映像信号が出力される。 Thereafter, the video signal is output in synchronization with the output vertical synchronizing signal. こうすることで、複雑な台形補正処理によって処理時間がかかる場合であっても、台形補正処理を継続して、映像出力を行うことができるようになる。 By doing so, even if it takes a processing time by a complex keystone correction process, to continue the keystone correction process, it is possible to perform the video output.

図14に、映像処理装置100の動作タイミングの他の例を示す。 14 shows another example of the operation timing of the video processing apparatus 100. 図14は、入力遅延バッファー124にマージン値「0」、出力遅延バッファー144にマージン値「2」を設定したときの映像処理装置100の動作例のタイミング図を表す。 Figure 14 is a margin value to the input delay buffer 124 "0" represents a timing diagram of an operation example of the video processing apparatus 100 at the time of setting the margin value "2" to the output delay buffer 144.
図14では、入力垂直同期信号に同期して映像信号が入力される。 In Figure 14, a video signal is inputted in synchronization with the input vertical synchronizing signal. この映像信号は入力遅延バッファー124にバッファリングされるが、マージン値「0」であるため、次の台形補正処理完了通知をトリガーとして、台形補正処理の処理対象となる。 This video signal is buffered in the input delay buffer 124, because it is margin value "0", as a trigger for the next keystone correction process end notice, be processed by the keystone correction process. 台形補正処理後の映像信号は出力遅延バッファー144にバッファリングされるが、マージン値「2」であるため、マージン値「2」に対応する2フレーム期間(2フレーム分)だけ遅れて、出力垂直同期信号に同期して映像信号が出力される。 Although video signal after keystone correction process is buffered in the output delay buffer 144, because it is a margin value "2", two frame periods corresponding to the margin value "2" (two frames) delayed, the output vertical in synchronism with the sync signal video signal is output. こうすることで、複雑な台形補正処理によって処理時間がかかる場合であっても、台形補正処理を継続して、映像出力を行うことができるようになる。 By doing so, even if it takes a processing time by a complex keystone correction process, to continue the keystone correction process, it is possible to perform the video output.

また、入力遅延バッファー124にマージン値「1」や「2」を設定することで、台形補正処理の処理時間がかかり、入力同期に間に合わない場合であっても、フレームを欠落させることなく映像信号を取り込めるようになる。 Further, by setting the margin value "1" or "2" to the input delay buffer 124, takes time to execute trapezoidal correction process, even if not in time for the input sync, video signals without any loss of frame the so capture.

このような映像処理装置100は、入力遅延バッファー124に空き領域がない状態で映像信号VIDEO1をバッファリングする際に、台形補正処理が未処理のフレームの映像信号があるとき、未処理の映像信号に映像信号VIDEO1を上書きする。 Such image processing apparatus 100, when to buffer the video signal VIDEO1 in the absence of free space input delay buffer 124, when the trapezoidal correction processing is a video signal unprocessed frame, unprocessed video signal to override the video signal VIDEO1 in. このとき、上書きされる未処理のフレームは、表示されることなく破棄されることになる。 At this time, unprocessed frame to be overwritten, will be discarded without being displayed. このように、入力遅延バッファー124にバッファリングされている未処理の古いフレームの映像信号を破棄することで、入力同期が間に合わない場合でも、完全な1フレームを構成し、画質の劣化を防止できる。 Thus, by discarding the video signal of the old frame of outstanding input delay buffer 124 is buffered, even if the input sync is not in time, to form a complete frame, thereby preventing the deterioration of image quality .

また、入力遅延バッファー124又は出力遅延バッファー144の書き込み側と読み出し側とでフレーム更新速度が異なる場合に、次のように各遅延バッファー内の映像信号を更新することができる。 Further, it is possible if the frame update rate differs between the write side and the read side of the input delay buffer 124 or the output delay buffer 144, and updates the video signal in the delay buffer as follows. 1つは、独立カウンター制御方式であり、もう1つは、フレーム更新待ち合わせ方式である。 One is a separate counter control method and one is a frame update synchronization system. 独立カウンター制御方式では、遅延バッファー制御部180が、遅延バッファー190への映像信号の書き込みタイミングと独立して設けられた読み出しタイミングで、遅延バッファー190から映像信号を読み出す制御を行う。 Independent counter control scheme, the delay buffer control unit 180, the read timing is provided independently of the write timing of the video signal to the delay buffer 190, performs control to read out the video signal from the delay buffer 190. フレーム更新待ち合わせ方式では、遅延バッファー制御部180は、遅延バッファー190への映像信号の書き込みが完了するまで、遅延バッファー190からの映像信号の読み出しを抑制する。 Frame update synchronization system, the delay buffer control unit 180 until the writing of the video signal to the delay buffer 190 is completed, suppresses the reading of the video signal from the delay buffer 190. 以下では、出力遅延バッファー144への映像信号の更新制御を例に説明するが、入力遅延バッファー124への映像信号の更新制御も同様である。 In the following description, the update control of the video signal to the output delay buffer 144 as an example, is the same update control of the video signal to the input delay buffer 124.

図15に、独立カウンター制御方式の説明図を示す。 Figure 15 is a diagram for explaining the independent counter control scheme. 図15は、出力遅延バッファー144への映像信号の書き込み動作と出力遅延バッファー144からの映像信号の読み出し動作のタイミング例を表す。 Figure 15 represents an example of the timing operation of the read video signal from the write operation to the output delay buffer 144 of the video signal to the output delay buffer 144. 図15では、倍速駆動で、2回毎に映像信号VIDEOoを更新している。 In Figure 15, in double speed driving, and updates the video signal VIDEOo every two times. 図15において、映像信号VIDEO3については第1の出力フレームメモリーカウント値、映像信号VIDEOoについては第2の出力フレームメモリーカウント値を示している。 15, the first output frame memory count value for the video signal VIDEO3, the video signal VIDEOo shows a second output frame memory count.
独立カウンター制御方式では、第1の出力フレームメモリーカウント値及び第2の出力フレームメモリーカウント値が独立して更新される。 Independent counter control system, the first output frame memory count value and the second output frame memory count value is updated independently. 図15において、例えばマージン値「1」であるものとすると、映像信号VIDEO3が、映像信号VIDEOoとして出力される。 15, assuming that for example, a margin value "1", the video signal VIDEO3 is output as a video signal VIDEOo. 具体的には、遅延バッファー制御部180では、第1の出力フレームカウンター164のカウント値にかかわらず、第2の出力フレームカウンター166のカウント値により特定されるフレームの映像信号を出力遅延バッファー144から読み出す制御を行う。 Specifically, the delay buffer controller 180, the first output frame regardless of the count value of the counter 164, the second output frame output delay buffer 144 to the video signal of the frame specified by the count value of the counter 166 the control of reading done. 即ち、出力遅延バッファー144に書き込まれる映像信号のフレームを特定するカウント値は、出力遅延バッファー144から読み出される映像信号のフレームを特定するカウント値に対して独立に更新される。 That is, the count value for identifying the frames of video signals written into the output delay buffer 144 is updated independently for the count value identifying a frame of the video signal read from the output delay buffer 144.

同様に、入力遅延バッファー124については、遅延バッファー制御部180では、第1の入力フレームカウンター154のカウント値にかかわらず、第2の入力フレームカウンター156のカウント値により特定されるフレームの映像信号を入力遅延バッファー124から読み出す制御を行う。 Similarly, the input delay buffer 124, the delay buffer controller 180, regardless of the count value of the first input frame counter 154, a video signal of a frame specified by the count value of the second input frame counter 156 performs control to read from the input delay buffer 124. 即ち、入力遅延バッファー124に書き込まれる映像信号のフレームを特定するカウント値は、入力遅延バッファー124から読み出される映像信号のフレームを特定するカウント値に対して独立に更新される。 That is, the count value for identifying the frames of video signals written into the input delay buffer 124 is updated independently for the count value identifying a frame of the video signal read from the input delay buffer 124.

以上のように、フレーム更新速度が異なる場合であっても、1フレームの映像信号の出力を継続でき、独立カウンター制御方式によれば、各カウント値の更新制御が簡素化できるようになる。 As described above, even when the frame update rate is different, can continue to output one frame of the video signal, according to the independent counter control method, the update control of the count value comes to be simplified.

ところが、映像信号VIDEO3のうちフレームFM1の映像信号のように、スキップされる場合が生じる。 However, as the video signal of the frame FM1 of the video signal VIDEO3, it occurs when it is skipped. また、フレームFM2における映像信号のように、2つの異なるフレームの映像信号が、同時に映像信号VIDEOoとして出力される場合が生ずる。 Also, as the video signal in the frame FM2, video signals of two different frames, if occurs is output as a video signal VIDEOo simultaneously. そこで、独立カウンター制御方式に代えてフレーム更新待ち合わせ方式で、各遅延バッファー内の映像信号を更新するようにしてもよい。 Therefore, the frame update synchronization system in place of the independent counter control scheme, may be updated the video signal in each delay buffer.

図16に、フレーム更新待ち合わせ方式の説明図を示す。 Figure 16 is a diagram for explaining the frame update synchronization system. 図16は、出力遅延バッファー144への映像信号の書き込み動作と出力遅延バッファー144からの映像信号の読み出し動作のタイミング例を表す。 Figure 16 represents an example of the timing operation of the read video signal from the write operation to the output delay buffer 144 of the video signal to the output delay buffer 144. 図16において、映像信号VIDEO3については第1の出力フレームメモリーカウント値、映像信号VIDEOoについては第2の出力フレームメモリーカウント値を示している。 16, the first output frame memory count value for the video signal VIDEO3, the video signal VIDEOo shows a second output frame memory count.
フレーム更新待ち合わせ方式は、出力遅延バッファー144への映像信号VIDEO3への更新が完了するまで、映像信号VIDEOoの更新を抑制する方式である。 Frame update queuing scheme, until an update to the video signal VIDEO3 to the output delay buffer 144 is completed, a suppressing method updates the video signal VIDEOo. 図16において、例えばマージン値「1」であるものとすると、映像信号VIDEO3の更新が完了するまで映像信号VIDEOoは更新されない。 16, for example, it is assumed that margin value "1", the video signal VIDEOo until updating of the video signal VIDEO3 is complete is not updated. 具体的には、遅延バッファー制御部180では、第1の出力フレームカウンター164のカウント値に対応したフレームの映像信号の出力遅延バッファー144への書き込みが完了するまで、第2の出力フレームカウンター166のカウント値に対応したフレームの映像信号の読み出しを抑制する。 Specifically, the delay buffer controller 180, to write to the output delay buffer 144 of the video signal frame corresponding to the count value of the first output frame counter 164 is completed, the second output frame counter 166 It suppresses reading of the video signal frame corresponding to the count value. 即ち、第2の出力フレームカウンター166のカウント動作は、第1の出力フレームカウンター164のカウント値に応じて抑制される。 That is, the count operation of the second output frame counter 166 is suppressed in accordance with the count value of the first output frame counter 164.

同様に、入力遅延バッファー124については、遅延バッファー制御部180では、第1の入力フレームカウンター154のカウント値に対応したフレームの映像信号の入力遅延バッファー124への書き込みが完了するまで、第2の入力フレームカウンター156のカウント値に対応したフレームの映像信号の読み出しを抑制する。 Similarly, the input delay buffer 124, the delay buffer controller 180, to write to the input delay buffer 124 of the video signal frame corresponding to the count value of the first input frame counter 154 is completed, the second It suppresses reading of the video signal frame corresponding to the count value of the input frame counter 156. 即ち、第2の入力フレームカウンター156のカウント動作は、第1の入力フレームカウンター154のカウント値に応じて抑制される。 That is, the count operation of the second input frame counter 156 is suppressed in accordance with the count value of the first input frame counter 154.

以上のように、このフレーム更新待ち合わせ方式によれば、制御が複雑になるものの、独立カウンター制御方式でのスキップや、2つの異なるフレームの映像信号が同時に出力される事態を回避できる。 As described above, according to this frame update synchronization system, although the control is complicated, and skip independent counter control method, video signals of two different frames can be avoided to be output simultaneously.

以上説明したように、本実施形態によれば、台形補正処理を行う台形補正処理部の前段に入力遅延バッファーを設けるようにしている。 As described above, according to this embodiment, it is provided with a input delay buffer in front of the trapezoidal correction processing unit that performs keystone correction process. このため、台形補正角度が大きくなって台形補正処理の処理時間が長くなり入力同期に間に合わない場合であっても、台形補正処理を継続できるようになる。 Therefore, even when the trapezoidal correction angle is not turned in time for the synchronous trapezoidal correction processing time of processing is longer input large, it becomes possible to continue the keystone correction process. また、本実施形態によれば、台形補正処理部の後段に出力遅延バッファーを設けるようにしたので、台形補正角度が大きくなって台形補正処理の処理時間が長くなり出力同期に間に合わない場合でも、完全な1フレームの処理後の映像信号をバッファリングできる。 Further, according to this embodiment, since the provided output delay buffer to the subsequent trapezoidal correction processing unit, even if keystone correction angle is not turned in time for the synchronous trapezoidal correction processing time of processing becomes longer output large, the video signal after processing of one complete frame can be buffered. そのため、画質を劣化させることなく、フレームの欠落を防止できる映像処理装置を提供できるようになる。 Therefore, without deteriorating the picture quality, it is possible to provide an image processing apparatus capable of preventing the loss of frames.

なお、本発明は上記の各実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。 The present invention is not limited to the embodiments described above, the without departing from the spirit and scope may be reduced to practice in various embodiments, are also possible for example, the following modifications.

(1)上記の実施形態では、台形補正処理部の前段に入力遅延バッファー、台形補正処理部の後段に出力遅延バッファーを設ける構成について説明したが、入力遅延バッファー及び出力遅延バッファーの一方が省略された構成であってもよい。 (1) In the above embodiments, input delay buffer in front of the trapezoidal correction processing unit has been described for the case where providing the output delay buffer to the subsequent trapezoidal correction processing unit, one of which is omitted for the input delay buffer and output delay buffer it may be a configuration.

(2)上記の実施形態では、入力遅延バッファー及び出力遅延バッファーには、それぞれ4フレーム分の記憶領域が割り当てられる例を説明したが、本発明はこれに限定されるものではない。 (2) In the above embodiment, the input delay buffer and output delay buffer, an example has been described in which storage regions of the respective four frames is allocated, the present invention is not limited thereto.

(3)上記の実施形態では、マージン値を「0」、「1」又は「2」に設定する例を説明したが、マージン値が「3」以上であってもよい。 (3) In the above embodiment, the margin value "0", an example has been described to be set to "1" or "2", it may be margin value is "3" or more. しかしながら、マージン値を大きくするほど遅延時間が長くなるため、マージン値を「1」又は「2」に設定することが望ましい。 However, since the delay time Higher margin value is increased, it is desirable to set the margin value to "1" or "2".

(4)上記の実施形態では、映像供給装置が液晶プロジェクターと独立して設けられる例について説明したが、本発明はこれに限定されるものではない。 (4) In the above described embodiment, the image providing apparatus has been described an example which is provided independently of the liquid crystal projector, the present invention is not limited thereto. 例えば液晶プロジェクターが映像供給装置を内蔵するように構成されていてもよい。 For example, a liquid crystal projector may be configured to incorporate the image providing device.

(5)上記の実施形態では、映像表示装置として液晶プロジェクターを例に説明したが、本発明はこれに限定されるものではない。 (5) In the above embodiment has been described as an example a liquid crystal projector as an image display device, the present invention is not limited thereto. 本発明に係る映像表示装置が有する光変調部として、液晶ライトバルブに限定されるものではなく、例えば、DMD(Digital Micromirror Device)を用いることができる。 As the light modulation unit included in the image display apparatus according to the present invention, is not limited to the liquid crystal light valve, for example, it can be used a DMD (Digital Micromirror Device). また、本発明に係る映像表示装置として、プラズマディスプレイや有機EL(Electro Luminescence)ディスプレイ等の直視型の映像表示装置であってもよい。 Further, as an image display device according to the present invention, a plasma display or an organic EL (Electro Luminescence) may be a direct-view-type image display device such as a display.

(6)なお、本発明は、種々の態様で実現することが可能である。 (6) The present invention can be implemented in various forms. 例えば、本発明に係る映像処理方法や映像表示方法を実現するためのコンピュータープログラム、そのコンピュータープログラムを記録した記録媒体等の形態で実現することができる。 For example, it can be realized in the form of such a recording medium that a computer program, recording the computer program for implementing the video processing method and image display method according to the present invention.

10…表示システム、 20…映像供給装置、 30…液晶プロジェクター、 10 ... display system, 20 ... image providing apparatus, 30 ... liquid crystal projector,
32,906…液晶ライトバルブ駆動部、 34,908…液晶ライトバルブ、 32,906 ... the liquid crystal light valve drive section, 34,908 ... the liquid crystal light valve,
36…投写レンズ、 40…光源部、 42…ランプ、 44…レンズ、 36 ... projection lens 40 ... light source section, 42 ... lamp, 44 ... lens,
100…映像処理装置、 110,910…映像入力I/F部、 100 ... image processing apparatus, 110,910 ... video input I / F unit,
120…入力遅延バッファー制御部、 122,142…フレームメモリー制御部、 120 ... input delay buffer control unit, 122, 142 ... frame memory control unit,
124…入力遅延バッファー(第1の遅延バッファー)、 124 ... input delay buffer (first delay buffer)
130,904…台形補正処理部、 140…出力遅延バッファー制御部、 130,904 ... trapezoidal correction processing unit, 140 ... output delay buffer control unit,
144…出力遅延バッファー(第2の遅延バッファー)、 144 ... output delay buffer (second delay buffer)
150,160…カウンター更新判定部、 152…入力側マージン値設定レジスター、 150, 160 ... counter update determination unit, 152 ... input margin value setting register,
154…第1の入力フレームカウンター、 156…第2の入力フレームカウンター、 154 ... first input frame counter, 156 ... second input frame counter,
158,168…メモリーアドレス変換部、 158, 168 ... memory address conversion unit,
162…出力側マージン値設定レジスター、 164…第1の出力フレームカウンター、 162 ... output margin value setting register, 164 ... first output frame counter,
166…第2の出力フレームカウンター、 180…遅延バッファー制御部、 166 ... second output frame counter, 180 ... delay buffer controller,
190…遅延バッファー、 200…スクリーン、 900…フレームメモリー、 190 ... delay buffer, 200 ... screen, 900 ... frame memory,
912…メモリー制御部、 902…スケーラー、 912 ... memory controller, 902 ... scaler,
VIDEOi,VIDEOo,VIDEO1〜VIDEO3…映像信号 VIDEOi, VIDEOo, VIDEO1~VIDEO3 ... the video signal

Claims (9)

  1. 映像信号に対して台形補正処理を行う映像処理装置であって、 A video processing apparatus for performing keystone correction processing to the video signal,
    前記映像信号に対して前記台形補正処理を行う台形補正処理部と、 And the trapezoidal correction processing unit that performs the keystone correction process on the video signal,
    前記台形補正処理部によって前記台形補正処理が行われる前の映像信号、及び前記台形補正処理部によって前記台形補正処理が行われた後の映像信号の少なくとも一方をバッファリングする遅延バッファーと、 A delay buffer for buffering at least one of the video signal after the keystone correction process has been performed by said by the trapezoidal correction processing unit video signal before keystone correction process is performed, and the keystone correction processing unit,
    設定された遅延フレーム数に応じたフレーム期間だけ遅延させて、前記遅延バッファーから前記映像信号を出力する制御を行う遅延バッファー制御部とを含むことを特徴とする映像処理装置。 Only delays frame period corresponding to the number of delay frames set, image processing apparatus, characterized in that from the delay buffer and a delay buffer controller for controlling to output the video signal.
  2. 請求項1において、 According to claim 1,
    前記遅延バッファーは、 The delay buffer,
    前記台形補正処理部によって前記台形補正処理が行われる前の映像信号をバッファリングする第1の遅延バッファーを含み、 Comprises a first delay buffer for buffering the video signal before the keystone correction process is performed by the trapezoidal correction processing unit,
    前記台形補正処理部は、 The trapezoidal correction processing unit,
    前記第1の遅延バッファーから出力された映像信号に対して台形補正処理を行い、 It performs keystone correction processing on the video signal outputted from the first delay buffer,
    前記遅延バッファー制御部は、 The delay buffer control unit,
    設定された第1の遅延フレーム数に応じたフレーム期間だけ遅延させて、前記映像信号を前記第1の遅延バッファーから前記台形補正処理部に出力する制御を行うことを特徴とする映像処理装置。 Only delays frame period corresponding to the first delay number of frames is set, the image processing apparatus according to claim the video signal from the first delay buffer that performs control to output to the trapezoidal correction processing unit.
  3. 請求項2において、 According to claim 2,
    前記第1の遅延フレーム数がN(Nは自然数)のとき、前記遅延バッファー制御部は、Nフレーム期間だけ遅延させて前記映像信号を出力する制御を行うことを特徴とする映像処理装置。 When said first number of delay frame N of the (N is a natural number), the delay buffer control unit, the image processing apparatus characterized by delaying by N frame periods performs control to output the video signal.
  4. 請求項2又は3において、 According to claim 2 or 3,
    前記遅延バッファー制御部は、 The delay buffer control unit,
    前記第1の遅延バッファーに空き領域がない状態で前記第1の遅延バッファーに入力映像信号がバッファリングされる場合に、前記第1の遅延バッファーに前記台形補正処理部による処理が未処理のフレームの映像信号があるとき、該フレームの映像信号に前記入力映像信号を上書きすることを特徴とする映像処理装置。 When said input video signal to said first delay buffer with no free space in the first delay buffer is buffered frame of the first process by the trapezoidal correction processing unit delay buffer unprocessed when there is a video signal, the video processing apparatus characterized by overwriting the input video signal to the video signal of the frame.
  5. 請求項1乃至4のいずれかにおいて、 In any one of claims 1 to 4,
    前記遅延バッファーは、 The delay buffer,
    前記台形補正処理部によって行われた前記台形補正処理後の映像信号をバッファリングする第2の遅延バッファーを含み、 Includes a second delay buffer for buffering the video signal after the keystone correction process has been performed by the trapezoidal correction processing unit,
    前記遅延バッファー制御部は、 The delay buffer control unit,
    設定された第2の遅延フレーム数に応じたフレーム期間だけ遅延させて、前記映像信号を前記第2の遅延バッファーから出力する制御を行うことを特徴とする映像処理装置。 Only delays frame period corresponding to the second delay the number of frames that is set, the image processing apparatus according to claim the video signal by performing a control output from the second delay buffer.
  6. 請求項5において、 In claim 5,
    前記第2の遅延フレーム数がM(Mは自然数)のとき、前記遅延バッファー制御部は、Mフレーム期間だけ遅延させて前記映像信号を出力する制御を行うことを特徴とする映像処理装置。 When said second number of delay frames M of (M is a natural number), the delay buffer control unit, a video processing apparatus and performs control for outputting the video signal delayed by M frame periods.
  7. 請求項1乃至6のいずれかにおいて、 In any one of claims 1 to 6,
    前記遅延バッファー制御部は、 The delay buffer control unit,
    前記遅延バッファーへの映像信号の書き込みタイミングと独立して設けられた読み出しタイミングで、前記遅延バッファーから映像信号を読み出す制御を行うことを特徴とする映像処理装置。 In read timing provided independently of the write timing of the video signal to the delay buffer, a video processing apparatus and performs control to read out the video signal from the delay buffer.
  8. 請求項1乃至6のいずれかにおいて、 In any one of claims 1 to 6,
    前記遅延バッファー制御部は、 The delay buffer control unit,
    前記遅延バッファーへの映像信号の書き込みが完了するまで、前記遅延バッファーからの映像信号の読み出しを抑制することを特徴とする映像処理装置。 Image processing apparatus characterized by writing the video signal to the delay buffer to complete, to suppress the reading of the video signal from the delay buffer.
  9. 請求項1乃至8のいずれか記載の映像処理装置と、 An image processing apparatus according to any one of claims 1 to 8,
    前記台形補正処理部によって行われた前記台形補正処理後の映像信号に基づいて映像を表示する映像表示部とを含むことを特徴とする映像表示装置。 A video display device which comprises a video display unit for displaying an image based on the video signal after the keystone correction process has been performed by the trapezoidal correction processing unit.
JP2010184759A 2010-08-20 2010-08-20 Image processing apparatus, and an image display device Active JP5817093B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010184759A JP5817093B2 (en) 2010-08-20 2010-08-20 Image processing apparatus, and an image display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010184759A JP5817093B2 (en) 2010-08-20 2010-08-20 Image processing apparatus, and an image display device

Publications (2)

Publication Number Publication Date
JP2012044505A true JP2012044505A (en) 2012-03-01
JP5817093B2 JP5817093B2 (en) 2015-11-18

Family

ID=45900282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010184759A Active JP5817093B2 (en) 2010-08-20 2010-08-20 Image processing apparatus, and an image display device

Country Status (1)

Country Link
JP (1) JP5817093B2 (en)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999052077A1 (en) * 1998-03-31 1999-10-14 Sony Computer Entertainment Inc. Image drawing device, image drawing method, and providing medium
JP2001023562A (en) * 1999-07-08 2001-01-26 Hitachi Ltd Image processing device for electron microscope
JP2002112148A (en) * 2000-09-14 2002-04-12 Delta Electronics Inc Method for automatically correcting projected image of projector, and its device
JP2002369032A (en) * 2001-06-08 2002-12-20 Mitsubishi Electric Corp Frame synchronizer
JP2002374423A (en) * 2001-06-15 2002-12-26 Imagelink Inc Image processor, image processing program and image processing method
JP2005027195A (en) * 2003-07-04 2005-01-27 Sony Corp Video signal conversion device, display device, and video signal conversion method
JP2007336023A (en) * 2006-06-13 2007-12-27 Oki Electric Ind Co Ltd Motion picture processing apparatus
JP2008170855A (en) * 2007-01-15 2008-07-24 Seiko Epson Corp Projection system, projector, voice-reproducing device, and voice-reproducing method
JP2008227820A (en) * 2007-03-12 2008-09-25 Casio Comput Co Ltd Imaging apparatus, and program thereof
JP2009005235A (en) * 2007-06-25 2009-01-08 Seiko Epson Corp Projector, and image processor

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999052077A1 (en) * 1998-03-31 1999-10-14 Sony Computer Entertainment Inc. Image drawing device, image drawing method, and providing medium
JPH11283041A (en) * 1998-03-31 1999-10-15 Sony Computer Entertainment Inc Plotting device, its method and providing medium
JP2001023562A (en) * 1999-07-08 2001-01-26 Hitachi Ltd Image processing device for electron microscope
JP2002112148A (en) * 2000-09-14 2002-04-12 Delta Electronics Inc Method for automatically correcting projected image of projector, and its device
JP2002369032A (en) * 2001-06-08 2002-12-20 Mitsubishi Electric Corp Frame synchronizer
JP2002374423A (en) * 2001-06-15 2002-12-26 Imagelink Inc Image processor, image processing program and image processing method
JP2005027195A (en) * 2003-07-04 2005-01-27 Sony Corp Video signal conversion device, display device, and video signal conversion method
JP2007336023A (en) * 2006-06-13 2007-12-27 Oki Electric Ind Co Ltd Motion picture processing apparatus
JP2008170855A (en) * 2007-01-15 2008-07-24 Seiko Epson Corp Projection system, projector, voice-reproducing device, and voice-reproducing method
JP2008227820A (en) * 2007-03-12 2008-09-25 Casio Comput Co Ltd Imaging apparatus, and program thereof
JP2009005235A (en) * 2007-06-25 2009-01-08 Seiko Epson Corp Projector, and image processor

Also Published As

Publication number Publication date
JP5817093B2 (en) 2015-11-18

Similar Documents

Publication Publication Date Title
JP4079793B2 (en) Display method, a display device and its available data write circuit
US8817083B2 (en) Image display apparatus and method
CN1241406C (en) Image processing device and image processing method
US7348951B2 (en) Circuit and method for driving electro-optical device, electro-optical device, and electronic apparatus
US7417649B2 (en) Method and apparatus for nonlinear anamorphic scaling of video images
KR101082259B1 (en) System, a method for controlling a stereo glasses shutter, and a computer readable medium
EP1115105B1 (en) Projection display with on-screen display and compensation of image distortions
US7696988B2 (en) Selective use of LCD overdrive for reducing motion artifacts in an LCD device
JP4301769B2 (en) The color correction method and apparatus for a liquid crystal display device
KR100188218B1 (en) Asymmetric picture compensating control method for projector
CN101577801B (en) Projection type video display device
US7358930B2 (en) Display system with scrolling color and wobble device
US20080151040A1 (en) Three-dimensional image display apparatus and method and system for processing three-dimensional image signal
CN101079239B (en) Electro-optical device, image processing device, and electronic apparatus
JP2005189758A (en) Display device and projection display apparatus
JP2006184896A (en) Image display method, image display device, and projector
JP3954979B2 (en) Projection display device, an optical deflector and direct-view image display device in a projection display apparatus
CN1627359A (en) Frame rate conversion device, overtaking prediction method for use in the same, display control device and video receiving display device
JP2010271366A (en) Display device and display method
JP2003069961A (en) Frame rate conversion
JP2009009157A (en) Method and apparatus for driving liquid crystal display device
CN1278291C (en) Display device and its control method
CN1169228A (en) Method and apparatus for pre-compensating and asymmetrical picture in a projection system for displaying a picture
JP2008516278A (en) Over-drive technology in the display driver
US7786964B2 (en) Display apparatus and display control method therefor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140527

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141224

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150914

R150 Certificate of patent or registration of utility model

Ref document number: 5817093

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350