JP2012044505A - Video processing apparatus and video display apparatus - Google Patents
Video processing apparatus and video display apparatus Download PDFInfo
- Publication number
- JP2012044505A JP2012044505A JP2010184759A JP2010184759A JP2012044505A JP 2012044505 A JP2012044505 A JP 2012044505A JP 2010184759 A JP2010184759 A JP 2010184759A JP 2010184759 A JP2010184759 A JP 2010184759A JP 2012044505 A JP2012044505 A JP 2012044505A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- delay buffer
- video
- output
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Projection Apparatus (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
Description
本発明は、映像処理装置、及び映像表示装置等に関する。 The present invention relates to a video processing device, a video display device, and the like.
従来、映像表示装置としての液晶プロジェクターは、図１７に示すように、フレームメモリー９００、液晶ライトバルブ駆動部９０６、液晶ライトバルブ９０８を少なくとも備えている。更に、映像信号に対してスケーリング処理や台形補正処理等の映像処理を行うため、液晶プロジェクターは、映像入力インターフェイス（InterFace：Ｉ／Ｆ）部９１０、メモリー制御部９１２、スケーラー９０２、台形補正処理部９０４を備えている。このような構成の液晶プロジェクターにおいて、映像信号が映像入力Ｉ／Ｆ部９１０に入力されると、メモリー制御部９１２により、一旦、映像信号がフレームメモリー９００にバッファリングされる。その後、液晶プロジェクターでは、フレームメモリー９００から映像信号を読み出して、該映像信号に対してスケーリング処理や台形補正処理等の映像処理を行い、液晶ライトバルブ駆動部９０６に対して映像処理後の映像信号を供給する。
Conventionally, a liquid crystal projector as an image display apparatus includes at least a
このような液晶プロジェクターで行われる映像処理については、例えば特許文献１に開示されている。この特許文献１には、スケーラーによるスケーリング処理において、映像信号の同期信号の周波数から映像信号の解像度を決定し、映像を拡大又は縮小することによって、映像信号の解像度を表示デバイスの解像度に一致するように変換する技術が開示されている。
The video processing performed by such a liquid crystal projector is disclosed in
特許文献１に開示されているように、映像表示装置におけるこの種の映像処理は、映像信号に対応した垂直同期信号や水平同期信号に同期させている。そのため、台形補正処理において出力１ライン当たりに複数ライン分の映像信号が必要となり、映像処理が複雑になって処理時間がかかるという問題がある。その結果、台形補正角度が大きくなると映像処理がリアルタイムで処理できなくなり、フレームの欠落を招き、台形補正角度を大きくすることが困難であった。或いは、フレームの欠落をある程度許容して画質を劣化させながら、台形補正角度を大きくせざるを得なかった。
As disclosed in
本発明は、以上のような技術的課題に鑑みてなされたものである。本発明の幾つかの態様によれば、台形補正角度を大きくしても画質を劣化させることなくフレーム欠落を防止できる映像処理装置、及び映像表示装置等を提供することができる。 The present invention has been made in view of the above technical problems. According to some aspects of the present invention, it is possible to provide a video processing device, a video display device, and the like that can prevent frame loss without deteriorating image quality even when the trapezoidal correction angle is increased.
（１）本発明の一態様は、映像信号に対して台形補正処理を行う映像処理装置が、前記映像信号に対して前記台形補正処理を行う台形補正処理部と、前記台形補正処理部によって前記台形補正処理が行われる前の映像信号、及び前記台形補正処理部によって前記台形補正処理が行われた後の映像信号の少なくとも一方をバッファリングする遅延バッファーと、設定された遅延フレーム数に応じたフレーム期間だけ遅延させて、前記遅延バッファーから前記映像信号を出力する制御を行う遅延バッファー制御部とを含む。 (1) According to one aspect of the present invention, a video processing apparatus that performs a keystone correction process on a video signal includes a trapezoid correction processing unit that performs the keystone correction process on the video signal, and the trapezoid correction processing unit. A delay buffer for buffering at least one of the video signal before the keystone correction processing and the video signal after the keystone correction processing by the keystone correction processing unit, and the number of delay frames set A delay buffer control unit that performs control to delay the frame period and output the video signal from the delay buffer.
本態様においては、台形補正処理部によって台形補正処理が行われる前の映像信号、及び台形補正処理部によって前記台形補正処理が行われた後の映像信号の少なくとも一方をバッファリングする遅延バッファーを設けている。そして、設定された遅延フレーム数に応じたフレーム期間だけ遅延させて、遅延バッファーから映像信号を出力する制御を行うようにしている。これにより、台形補正角度が大きくなって台形補正処理の処理時間が長くなり入力同期や出力同期に間に合わない場合であっても、台形補正処理を継続できるようになる。これにより、台形補正角度を大きくしても画質を劣化させることなくフレーム欠落を防止できる映像処理装置を提供できるようになる。 In this aspect, there is provided a delay buffer for buffering at least one of the video signal before the keystone correction processing unit performs the keystone correction processing and the video signal after the keystone correction processing unit performs the keystone correction processing. ing. Then, control is performed so that the video signal is output from the delay buffer after being delayed by a frame period corresponding to the set number of delay frames. As a result, the trapezoidal correction process can be continued even when the trapezoidal correction angle becomes large and the processing time of the keystone correction process becomes long and the input synchronization or output synchronization is not in time. As a result, it is possible to provide a video processing apparatus capable of preventing frame loss without deteriorating image quality even when the trapezoid correction angle is increased.
（２）本発明の他の態様に係る映像処理装置では、前記遅延バッファーは、前記台形補正処理部によって前記台形補正処理が行われる前の映像信号をバッファリングする第１の遅延バッファーを含み、前記台形補正処理部は、前記第１の遅延バッファーから出力された映像信号に対して台形補正処理を行い、前記遅延バッファー制御部は、設定された第１の遅延フレーム数に応じたフレーム期間だけ遅延させて、前記映像信号を前記第１の遅延バッファーから前記台形補正処理部に出力する制御を行う。
本態様によれば、可変の遅延フレーム数に応じて第１の遅延バッファーから映像信号を遅延させて読み出すようにしたので、台形補正角度が大きくなって台形補正処理の処理時間が長くなり入力同期に間に合わない場合であっても、画質を劣化させることなくフレーム欠落を防止できる映像処理装置を提供できるようになる。
(2) In the video processing device according to another aspect of the present invention, the delay buffer includes a first delay buffer that buffers a video signal before the trapezoid correction processing unit performs the trapezoid correction processing, The trapezoid correction processing unit performs a keystone correction process on the video signal output from the first delay buffer, and the delay buffer control unit performs a frame period corresponding to the set first delay frame number. Control is performed to delay and output the video signal from the first delay buffer to the trapezoidal correction processing unit.
According to this aspect, since the video signal is delayed and read from the first delay buffer according to the variable number of delay frames, the trapezoid correction angle becomes large and the processing time of the trapezoid correction processing becomes long, and the input synchronization is increased. Even if it is not in time, it is possible to provide a video processing apparatus capable of preventing frame loss without degrading image quality.
（３）本発明の他の態様に係る映像処理装置では、前記第１の遅延フレーム数がＮ（Ｎは自然数）のとき、前記遅延バッファー制御部は、Ｎフレーム期間だけ遅延させて前記映像信号を出力する制御を行う。
本態様によれば、上記の効果に加えて、第１の遅延フレーム数を変更することで、台形補正処理の処理時間に応じた適切な遅延時間で映像処理を行うことができるようになる。
(3) In the video processing device according to another aspect of the present invention, when the first delay frame number is N (N is a natural number), the delay buffer control unit delays the video signal by N frame periods. Is controlled.
According to this aspect, in addition to the above-described effect, by changing the first number of delay frames, video processing can be performed with an appropriate delay time corresponding to the processing time of the trapezoid correction processing.
（４）本発明の他の態様に係る映像処理装置は、前記遅延バッファー制御部は、前記第１の遅延バッファーに空き領域がない状態で前記第１の遅延バッファーに入力映像信号がバッファリングされる場合に、前記第１の遅延バッファーに前記台形補正処理部による処理が未処理のフレームの映像信号があるとき、該フレームの映像信号に前記入力映像信号を上書きする。
本態様によれば、上記の効果に加えて、未処理の古いフレームの映像信号を破棄することで、入力同期が間に合わない場合でも、完全な１フレームを構成し、画質の劣化を防止できる。
(4) In the video processing device according to another aspect of the present invention, the delay buffer control unit buffers an input video signal in the first delay buffer in a state where there is no free area in the first delay buffer. When there is a video signal of a frame that has not been processed by the trapezoidal correction processing unit in the first delay buffer, the input video signal is overwritten on the video signal of the frame.
According to this aspect, in addition to the above effect, by discarding the unprocessed old frame video signal, even if the input synchronization is not in time, one complete frame can be formed and the deterioration of the image quality can be prevented.
（５）本発明の他の態様に係る映像処理装置では、前記遅延バッファーは、前記台形補正処理部によって行われた前記台形補正処理後の映像信号をバッファリングする第２の遅延バッファーを含み、前記遅延バッファー制御部は、設定された第２の遅延フレーム数に応じたフレーム期間だけ遅延させて、前記映像信号を前記第２の遅延バッファーから出力する制御を行う。 (5) In the video processing device according to another aspect of the present invention, the delay buffer includes a second delay buffer that buffers the video signal after the trapezoid correction processing performed by the trapezoid correction processing unit, The delay buffer control unit performs control to delay the frame period corresponding to the set second delay frame number and output the video signal from the second delay buffer.
本態様によれば、台形補正角度が大きくなって台形補正処理の処理時間が長くなり出力同期に間に合わない場合でも、完全な１フレームの処理後の映像信号をバッファリングできる。そのため、画質を劣化させることなく、フレームの欠落を防止できる映像処理装置を提供できるようになる。 According to this aspect, even when the trapezoidal correction angle becomes large and the processing time of the keystone correction process becomes long and the output synchronization is not in time, the video signal after processing of one complete frame can be buffered. Therefore, it is possible to provide a video processing apparatus that can prevent missing frames without degrading the image quality.
（６）本発明の他の態様に係る映像処理装置では、前記第２の遅延フレーム数がＭ（Ｍは自然数）のとき、前記遅延バッファー制御部は、Ｍフレーム期間だけ遅延させて前記映像信号を出力する制御を行う。
本態様によれば、上記の効果に加えて、出力同期に間に合わない場合でも、完全な１フレームの処理後の映像信号をバッファリングでき、画質を劣化させることなく、フレームの欠落を防止できる映像処理装置を提供できるようになる。
(6) In the video processing device according to another aspect of the present invention, when the second delay frame number is M (M is a natural number), the delay buffer control unit delays the video signal by M frame periods. Is controlled.
According to this aspect, in addition to the above effects, even when the output synchronization is not in time, a video signal after processing of one complete frame can be buffered, and a video that can prevent frame loss without degrading image quality A processing apparatus can be provided.
（７）本発明の他の態様に係る映像処理装置では、前記遅延バッファー制御部は、前記遅延バッファーへの映像信号の書き込みタイミングと独立して設けられた読み出しタイミングで、前記遅延バッファーから映像信号を読み出す制御を行う。
本態様によれば、上記の効果に加えて、遅延バッファーの書き込み側と読み出し側とでフレームの更新速度が異なる場合であっても、１フレームの映像信号の出力を継続でき、映像信号の更新制御が簡素化できるようになる。
(7) In the video processing device according to another aspect of the present invention, the delay buffer control unit receives the video signal from the delay buffer at a read timing provided independently of the video signal write timing to the delay buffer. Control to read out.
According to this aspect, in addition to the above effect, even when the update speed of the frame is different between the write side and the read side of the delay buffer, the output of the video signal of one frame can be continued, and the video signal is updated. Control can be simplified.
（８）本発明の他の態様に係る映像処理装置では、前記遅延バッファー制御部は、前記遅延バッファーへの映像信号の書き込みが完了するまで、前記遅延バッファーからの映像信号の読み出しを抑制する。
本態様によれば、上記の効果に加えて、遅延バッファーの書き込み側と読み出し側とでフレームの更新速度が異なる場合であっても２つの異なるフレームの映像信号が同時に出力される事態を回避できる。
(8) In the video processing device according to another aspect of the present invention, the delay buffer control unit suppresses reading of the video signal from the delay buffer until the writing of the video signal to the delay buffer is completed.
According to this aspect, in addition to the above-described effects, it is possible to avoid a situation in which video signals of two different frames are output at the same time even when the update rate of the frames is different between the write side and the read side of the delay buffer. .
（９）本発明の一態様は、映像表示装置が、上記のいずれか記載の映像処理装置と、前記台形補正処理部によって行われた前記台形補正処理後の映像信号に基づいて映像を表示する映像表示部とを含む。 (9) In one embodiment of the present invention, a video display device displays a video based on any of the video processing devices described above and a video signal after the trapezoid correction processing performed by the trapezoid correction processing unit. And a video display unit.
本態様によれば、台形補正角度が大きくなって台形補正処理の処理時間が長くなり入力同期に間に合わない場合であっても、画質を劣化させることなくフレーム欠落を防止できる映像表示装置を提供できるようになる。 According to this aspect, it is possible to provide a video display device capable of preventing frame loss without deteriorating image quality even when the trapezoidal correction angle becomes large and the processing time of the keystone correction process becomes long and the input synchronization is not in time. It becomes like this.
以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の課題を解決するために必須の構成要件であるとは限らない。
以下では、本発明に係る映像表示装置として液晶プロジェクターを例に説明するが、本発明はこれに限定されるものではなく、種々の態様の映像表示装置に適用することができるのは言うまでもない。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The embodiments described below do not unduly limit the contents of the present invention described in the claims. In addition, all of the configurations described below are not necessarily indispensable configuration requirements for solving the problems of the present invention.
Hereinafter, a liquid crystal projector will be described as an example of the video display device according to the present invention. However, the present invention is not limited to this, and it is needless to say that the video display device can be applied to various types of video display devices.
図１に、本発明の一実施形態に係る映像表示装置としての液晶プロジェクターが適用された表示システムの構成例のブロック図を示す。なお、図１における液晶プロジェクターの構成は、簡略化して図示されている。
表示システム１０は、映像供給装置（画像供給装置）２０と、映像表示装置（画像表示装置）としての液晶プロジェクター３０と、スクリーン２００とを含む。映像供給装置２０は、液晶プロジェクター３０に供給する映像に対応した映像信号（画像信号）、該映像信号に対応した垂直同期信号及び水平同期信号を生成する。映像供給装置２０からの映像信号、垂直同期信号及び水平同期信号は、液晶プロジェクター３０に入力される。このような映像供給装置２０の機能は、ＰＣ（Personal Computer）やＤＶＤ（Digital Versatile Disc）プレーヤー等によって実現される。なお、液晶プロジェクター３０に入力される映像信号等は、図示しないコンピューターで読取可能な記憶媒体から読み出されたものであってもよい。このコンピューターで読取可能な記憶媒体は、ＲＯＭ、ＲＡＭ、ＣＤ−ＲＯＭ、ＤＶＤ、ＦＤ、ＭＤ、メモリーカード等のいずれでもよい。
FIG. 1 is a block diagram showing a configuration example of a display system to which a liquid crystal projector as a video display device according to an embodiment of the present invention is applied. Note that the configuration of the liquid crystal projector in FIG. 1 is illustrated in a simplified manner.
The
液晶プロジェクター３０は、光変調部として液晶ライトバルブを採用したプロジェクターであり、映像処理装置（画像処理装置）１００と、液晶ライトバルブ駆動部３２、液晶ライトバルブ（光変調部）３４と、投写レンズ３６と、光源部４０とを含む。光源部４０は、ランプ４２と、レンズ４４とを含む。液晶プロジェクター３０は、映像供給装置２０からの映像信号に基づいて、映像（画像）をスクリーン２００に表示する。液晶プロジェクター３０では、映像処理装置１００が、スクリーン２００における投写面に対する設置位置に応じて決定される台形補正角度に従って、映像供給装置２０からの映像信号に対して台形補正処理を行う。そのため、映像処理装置１００は、台形補正処理の前段及び後段に遅延バッファーを備えており、台形補正処理前後の映像信号を各遅延バッファーにバッファリングする。各遅延バッファーは、設定されたマージン値に応じたフレーム期間（１フレーム分の映像信号に対応する期間）だけ遅延させて映像信号を出力する。このマージン値は、遅延フレーム数に対応しており、可変である。こうすることで、台形補正角度が大きくなってもフレームが欠落することなく映像信号を処理できるようになる。映像処理装置１００によって行われた台形補正処理後の映像信号は、該映像信号に対応した垂直同期信号及び水平同期信号と共に液晶ライトバルブ駆動部３２に入力される。
The
液晶ライトバルブ駆動部３２は、液晶ライトバルブ３４を駆動する回路である。液晶ライトバルブ３４は、液晶ライトバルブ駆動部３２で生成された信号を映像化する光変調素子である。この液晶ライトバルブ駆動部３２は、出力水平同期信号及び出力垂直同期信号を生成し、これらの同期信号に同期して、映像処理装置１００からの映像信号に基づく画像を表示する。具体的には、液晶ライトバルブ３４は、光源部４０から射出される光を、液晶ライトバルブ駆動部３２で生成された信号に基づいて変調して投写に必要な光をスクリーン２００側へ向けて射出する。光源部４０は、画像を投写するための光源であり、主に、ランプ４２が発する光をレンズ４４により平行光とする。この平行光は、液晶ライトバルブ３４で変調された後、投写レンズ３６に入射する。投写レンズ３６は、光源部４０から射出され、液晶ライトバルブ３４で変調された光をスクリーン２００に拡大して表示させる。このスクリーン２００は、液晶プロジェクター３０から投写される投写像を表示する投写面を有している。上記の液晶ライトバルブ駆動部３２、液晶ライトバルブ３４、投写レンズ３６及び光源部４０により、映像表示部の機能を実現できる。
The liquid crystal light
ここで、本実施形態における台形補正処理について説明する。台形補正処理は、スクリーン２００における投写面に対する液晶プロジェクター３０の傾きによって生じる映像の歪を補正する処理である。
図２に、本実施形態における台形補正角度の説明図を示す。図２は、液晶プロジェクター３０及びスクリーン２００の投写面を横から見た図であり、縦方向の台形補正角度を模式的に表す。
液晶プロジェクター３０の投写光軸Ｃに対して所与の角度（例えば、垂直）となるようにスクリーン２００の投写面が設けられているとき、該投写面に表示される映像が基準映像であるものとする。このとき、図２に示すように液晶プロジェクター３０の投写光軸Ｃが基準より角度Ｈだけ傾けて設定されていると、投写面の画像が歪む。そこで、液晶プロジェクター３０は、この角度Ｈに応じた台形補正処理を行って、基準映像と同様の映像を表示させる。この角度Ｈは、縦方向の台形補正角度であり、映像処理装置１００において、台形補正角度に応じて映像の歪みを補正する。なお、図２では縦方向の台形補正角度の例を説明したが、横方向の台形補正角度も同様であり、液晶プロジェクター３０は、縦方向の台形補正角度及び横方向の補正角度に応じて映像の歪みを補正する。
Here, the trapezoid correction process in the present embodiment will be described. The trapezoidal correction process is a process for correcting image distortion caused by the inclination of the
FIG. 2 is an explanatory diagram of the trapezoidal correction angle in the present embodiment. FIG. 2 is a view of the projection surfaces of the
When the projection surface of the
図３に、本実施形態における台形補正処理の処理内容の説明図を示す。図３は、台形補正処理前の元画像ＩＭＧ０と台形補正処理後の出力画像ＩＭＧ１を模式的に表す。
元画像ＩＭＧ０の映像信号に基づいてスクリーンＳＣＲの投写面に投写した画像が出力画像ＩＭＧ１となったものとする。このとき、液晶ライトバルブ３４上における左下隅領域ＡＲ１と右上隅領域ＡＲ２に着目すると、右上隅領域ＡＲ２における元画像に対する縮小率は、左下隅領域ＡＲ１における元画像に対する縮小率より高くなる。即ち、右上隅領域ＡＲ２では元画像に対する変形率が大きく、左下隅領域ＡＲ１では元画像に対する変形率が小さくなり、１画面内の画素位置によって変形率が異なる。このように１画面内で種々の処理速度で処理する台形補正処理を行うためには、予め映像信号をバッファリングさせておく必要がある。また、台形補正処理では、台形補正角度が大きくなるほど、別の走査ラインの映像信号を参照する必要があり、台形補正角度に応じて処理速度が変化する。
FIG. 3 is an explanatory diagram of processing details of the trapezoid correction processing in the present embodiment. FIG. 3 schematically shows the original image IMG0 before the trapezoid correction process and the output image IMG1 after the trapezoid correction process.
It is assumed that an image projected on the projection surface of the screen SCR based on the video signal of the original image IMG0 is an output image IMG1. At this time, focusing on the lower left corner area AR1 and the upper right corner area AR2 on the liquid crystal
図４に、台形補正角度とフレームレートの関係を模式的に示す。図４では、１フレーム分の映像信号に対する台形補正処理に要する時間をフレームレートとして表し、横方向の台形補正角度と縦方向の台形補正角度とに対応した台形補正処理のフレームレートを模式的に表している。
図４では、縦方向の台形補正角度及び横方向の台形補正角度のそれぞれについて、台形補正角度が大きくなるほどフレームレートが低下することを示している。これにより、縦方向の台形補正角度及び横方向の台形補正角度が最大となるとき、フレームレートが最低となる。ここで、液晶ライトバルブ３４に対する映像信号の出力周期は、例えば６０ｆｐｓ等の固定周期であるため、例えば図４に示す領域ＢＲでは６０ｆｐｓ以下となり、フレームの欠落が発生する。そこで、本実施形態では、台形補正処理の前段及び後段に遅延バッファーを設けることで、映像出力のフレーム欠落を抑制する。
FIG. 4 schematically shows the relationship between the trapezoidal correction angle and the frame rate. In FIG. 4, the time required for trapezoid correction processing for a video signal for one frame is represented as a frame rate, and the frame rate of the trapezoid correction processing corresponding to the trapezoid correction angle in the horizontal direction and the trapezoid correction angle in the vertical direction is schematically shown. Represents.
FIG. 4 shows that the frame rate decreases as the trapezoidal correction angle increases for each of the vertical and horizontal trapezoidal correction angles. Accordingly, when the vertical trapezoidal correction angle and the horizontal trapezoidal correction angle are maximized, the frame rate is minimized. Here, since the output period of the video signal to the liquid crystal
図５に、図１の映像処理装置１００の構成例のブロック図を示す。図５において、映像処理装置１００の他に液晶ライトバルブ駆動部３２もあわせて図示している。
映像処理装置１００は、映像入力Ｉ／Ｆ部１１０、遅延バッファー制御部１８０、遅延バッファー１９０、台形補正処理部１３０を含む。遅延バッファー制御部１８０は、入力遅延バッファー制御部１２０、フレームメモリー制御部１２２、出力遅延バッファー制御部１４０、フレームメモリー制御部１４２を含む。遅延バッファー１９０は、台形補正処理部１３０によって台形補正処理が行われる前の映像信号、及び台形補正処理部１３０によって台形補正処理が行われた後の映像信号の少なくとも一方をバッファリングする。遅延バッファー制御部１８０は、設定された遅延フレーム数に応じたフレーム期間だけ遅延させて、遅延バッファー１９０から映像信号を出力する制御を行う。
FIG. 5 shows a block diagram of a configuration example of the
The
このような遅延バッファー１９０は、入力遅延バッファー（第１の遅延バッファー）１２４、出力遅延バッファー（第２の遅延バッファー）１４４を含む。入力遅延バッファー１２４は、４フレーム分の映像信号を記憶する入力フレームメモリー０〜入力フレームメモリー３を有する。入力遅延バッファー１２４は、設定されたマージン値に応じたフレーム期間（垂直走査期間）だけ映像信号を遅延させて出力する遅延バッファーとして機能する。マージン値は、ある映像信号の入力に対してこの映像信号の出力を遅延させるフレーム数であり、図示しないプロセッサーによって入力側マージン値設定レジスターへ設定される。ここでは、設定されたマージン値である第１の遅延フレーム数がＮ（Ｎは自然数）のとき、遅延バッファー制御部１８０は、Ｎフレーム期間だけ遅延させて映像信号を入力遅延バッファー１２４から台形補正処理部１３０に出力する制御を行う。本実施形態では、入力遅延バッファー１２４に対してマージン値は０〜３のいずれかを設定できるものとする。
The
同様に、出力遅延バッファー１４４もまた、４フレーム分の映像信号を記憶する出力フレームメモリー０〜出力フレームメモリー３を有する。出力遅延バッファー１４４は、設定されたマージン値に応じたフレーム期間（垂直走査期間）だけ映像信号を遅延させて出力する遅延バッファーとして機能する。マージン値は、ある映像信号の入力に対してこの映像信号の出力を遅延させるフレーム数であり、図示しないプロセッサーによって出力側マージン値設定レジスターへ設定される。ここでは、設定されたマージン値である第２の遅延フレーム数がＭ（Ｍは自然数）のとき、遅延バッファー制御部１８０は、Ｍフレーム期間だけ遅延させて映像信号を出力遅延バッファー１４４から出力する制御を行う。本実施形態では、出力遅延バッファー１４４に対してマージン値は０〜３のいずれかを設定できるものとする。
Similarly, the
映像入力Ｉ／Ｆ部１１０は、映像供給装置２０からの映像信号ＶＩＤＥＯｉ、映像信号ＶＩＤＥＯｉに対応した入力垂直同期信号等を受け付ける。映像入力Ｉ／Ｆ部１１０は、受け付けた映像信号ＶＩＤＥＯｉを映像信号ＶＩＤＥＯ１として入力遅延バッファー制御部１２０に出力する。また映像入力Ｉ／Ｆ部１１０は、１フレーム分の映像信号ＶＩＤＥＯｉの入力が完了すると、入力完了通知を入力遅延バッファー制御部１２０に対して出力する。映像入力Ｉ／Ｆ部１１０が受け付けた入力垂直同期信号は、台形補正処理部１３０に出力される。
The video input I /
入力遅延バッファー制御部１２０は、入力完了通知及び台形補正処理部１３０からの台形補正処理完了通知に基づいて、入力遅延バッファー１２４への映像信号の書き込み指示や、入力遅延バッファー１２４からの映像信号の読み出し指示を行う。このとき、入力遅延バッファー制御部１２０は、映像信号ＶＩＤＥＯ１をバッファリングする入力遅延バッファー１２４内の入力フレームメモリーの選択、及び映像信号を読み出す入力遅延バッファー１２４内の入力フレームメモリーの選択も行う。
Based on the input completion notification and the keystone correction processing completion notification from the keystone
図６に、図５の入力遅延バッファー制御部１２０の要部の構成例のブロック図を示す。
入力遅延バッファー制御部１２０は、カウンター更新判定部１５０、入力側マージン値設定レジスター１５２、第１の入力フレームカウンター１５４、第２の入力フレームカウンター１５６、メモリーアドレス変換部１５８を含む。
FIG. 6 shows a block diagram of a configuration example of a main part of the input delay
The input delay
カウンター更新判定部１５０は、入力側マージン値設定レジスター１５２の設定値に対応したマージン設定信号、入力完了通知、及び台形補正処理完了通知に基づいて、入力遅延バッファー１２４の各入力フレームメモリーに対応するカウント値の更新判定を行う。このカウント値により、入力遅延バッファー１２４の入力フレームメモリー０〜入力フレームメモリー３のいずれかが特定される。まず、カウンター更新判定部１５０は、マージン設定信号に対応したカウンター初期値を第１の入力フレームカウンター１５４及び第２の入力フレームカウンター１５６にそれぞれ出力する。そして、カウンター更新判定部１５０は、入力完了通知、及び台形補正処理完了通知に基づく更新判定結果に対応したカウント値更新信号を、第１の入力フレームカウンター１５４及び第２の入力フレームカウンター１５６にそれぞれ出力する。
The counter
第１の入力フレームカウンター１５４は、カウンター更新判定部１５０からのカウンター初期値を基準に、カウント値更新信号が入力されるたびにカウント値を更新し、更新されたカウント値を第１の入力フレームメモリーカウント値としてメモリーアドレス変換部１５８に出力する。第２の入力フレームカウンター１５６も同様に、カウンター更新判定部１５０からのカウンター初期値を基準に、カウント値更新信号が入力されるたびにカウント値を更新し、更新されたカウント値を第２の入力フレームメモリーカウント値としてメモリーアドレス変換部１５８に出力する。第１の入力フレームカウンター１５４により更新されるカウント値は、入力遅延バッファー１２４の入力フレームメモリー０〜入力フレームメモリー３のうち映像信号が書き込まれる入力フレームメモリーを特定するカウント値である。第２の入力フレームカウンター１５６により更新されるカウント値は、入力遅延バッファー１２４の入力フレームメモリー０〜入力フレームメモリー３のうち映像信号が読み出される入力フレームメモリーを特定するカウント値である。
The first
メモリーアドレス変換部１５８は、入力遅延バッファー１２４の入力フレームメモリー０〜入力フレームメモリー３のうち第１の入力フレームメモリーカウント値に対応する入力フレームメモリーのアドレスを第１の入力フレームメモリーアドレスとして出力する。メモリーアドレス変換部１５８は、入力遅延バッファー１２４の入力フレームメモリー０〜入力フレームメモリー３のうち第２の入力フレームメモリーカウント値に対応する入力フレームメモリーのアドレスを第２の入力フレームメモリーアドレスとして出力する。以上のように、入力遅延バッファー制御部１２０は、入力遅延バッファー１２４に映像信号を書き込むと共に、遅延フレーム数に対応するマージン値に応じたフレーム数だけ遅延させて映像信号を読み出すことができる。
The memory
図５において、フレームメモリー制御部１２２は、入力遅延バッファー制御部１２０からの書き込み指示又は読み出し指示やフレームメモリーアドレスに応じて、入力遅延バッファー１２４に対するアクセス制御信号を生成する。例えば、入力遅延バッファー制御部１２０からの書き込み指示に応じて、フレームメモリー制御部１２２が入力遅延バッファー１２４に対してメモリーアドレス及び書き込み制御信号を出力して、映像信号を対応する入力フレームメモリーに書き込む。また、例えば、入力遅延バッファー制御部１２０からの読み出し指示に応じて、フレームメモリー制御部１２２が入力遅延バッファー１２４に対してメモリーアドレス及び読み出し制御信号を出力して、対応する入力フレームメモリーから映像信号を読み出す。入力遅延バッファー制御部１２０によって読み出された映像信号ＶＩＤＥＯ２は、台形補正処理部１３０に入力される。
In FIG. 5, the frame
台形補正処理部１３０は、入力垂直同期信号及び出力垂直同期信号に同期して、入力遅延バッファー制御部１２０からの映像信号ＶＩＤＥＯ２に対し、台形補正角度に応じた台形補正処理を行う。台形補正処理部１３０が行う台形補正処理は、図３に示すように、公知の処理であり、詳細な説明を省略する。台形補正処理部１３０による台形補正処理後の映像信号ＶＩＤＥＯ３は、出力遅延バッファー制御部１４０に出力される。台形補正処理後に生成される台形補正完了通知は、入力遅延バッファー制御部１２０及び出力遅延バッファー制御部１４０に出力される。
The trapezoidal
図７に、入力完了通知及び台形補正処理完了通知の説明図を示す。図７は、１フレーム毎に、入力される映像信号が台形補正処理される様子を模式的に示し、これらに対応して出力される入力完了通知及び台形補正処理完了通知のタイミングの一例を表す。
映像入力Ｉ／Ｆ部１１０を介して映像信号が入力され、１フレーム分の映像信号の受け付けが完了すると、映像入力Ｉ／Ｆ部１１０は、入力完了通知を出力する。受け付けられた映像信号は、入力遅延バッファー１２４にバッファリングされた後、映像信号ＶＩＤＥＯ２として台形補正処理の処理対象となる。台形補正処理部１３０は、映像信号ＶＩＤＥＯ２に対して台形補正処理を行い、当該フレームの映像信号の台形補正処理が完了すると、台形補正処理完了通知を出力する。本実施形態では、図７に示すような各通知をモニターすることで、入力遅延バッファー１２４への書き込み、入力遅延バッファー１２４からの読み出し、台形補正処理を１フレーム単位で行うことができる。
FIG. 7 is an explanatory diagram of an input completion notification and a keystone correction processing completion notification. FIG. 7 schematically shows how the input video signal is trapezoidally corrected for each frame, and represents an example of the timing of the input completion notification and the trapezoid correction processing completion notification that are output corresponding to these. .
When a video signal is input via the video input I /
図５において、出力遅延バッファー制御部１４０は、台形補正処理完了通知及びデータ送出完了通知に基づいて、出力遅延バッファー１４４への映像信号の書き込み指示や、出力遅延バッファー１４４からの映像信号の読み出し指示を行う。データ送出完了通知は、出力遅延バッファー１４４から読み出された１フレーム分の映像信号が液晶ライトバルブ駆動部３２において受け付けが完了されたときに、液晶ライトバルブ駆動部３２から通知される。出力遅延バッファー制御部１４０は、映像信号ＶＩＤＥＯ３をバッファリングする出力遅延バッファー１４４内の出力フレームメモリーの選択、及び映像信号を読み出す出力遅延バッファー１４４内の出力フレームメモリーの選択も行う。
In FIG. 5, the output delay
図８に、図５の出力遅延バッファー制御部１４０の要部の構成例のブロック図を示す。
出力遅延バッファー制御部１４０の構成は、入力遅延バッファー制御部１２０と同様である。即ち、出力遅延バッファー制御部１４０は、カウンター更新判定部１６０、出力側マージン値設定レジスター１６２、第１の出力フレームカウンター１６４、第２の出力フレームカウンター１６６、メモリーアドレス変換部１６８を含む。
FIG. 8 is a block diagram showing a configuration example of a main part of the output delay
The configuration of the output delay
カウンター更新判定部１６０は、出力遅延バッファー１４４の各出力フレームメモリーに対応するカウント値の更新判定を行う。この更新判定は、出力側マージン値設定レジスター１６２の設定値に対応したマージン設定信号、台形補正処理完了通知、出力垂直同期信号及びデータ送出完了通知に基づいて行われる。このカウント値により、出力遅延バッファー１４４の出力フレームメモリー０〜出力フレームメモリー３のいずれかが特定される。まず、カウンター更新判定部１６０は、マージン設定信号に対応したカウンター初期値を第１の出力フレームカウンター１６４及び第２の出力フレームカウンター１６６にそれぞれ出力する。そして、カウンター更新判定部１６０は、台形補正処理完了通知及びデータ送出完了通知に基づく更新判定結果に対応したカウント値更新信号を、第１の出力フレームカウンター１６４及び第２の出力フレームカウンター１６６にそれぞれ出力する。
The counter
第１の出力フレームカウンター１６４は、カウンター更新判定部１６０からのカウンター初期値を基準に、カウント値更新信号が入力されるたびにカウント値を更新し、更新されたカウント値を第１の出力フレームメモリーカウント値としてメモリーアドレス変換部１６８に出力する。第２の出力フレームカウンター１６６も同様に、カウンター更新判定部１６０からのカウンター初期値を基準に、カウント値更新信号が入力されるたびにカウント値を更新し、更新されたカウント値を第２の出力フレームメモリーカウント値としてメモリーアドレス変換部１６８に出力する。第１の出力フレームカウンター１６４により更新されるカウント値は、出力遅延バッファー１４４の出力フレームメモリー０〜出力フレームメモリー３のうち映像信号が書き込まれる出力フレームメモリーを特定するカウント値である。第２の出力フレームカウンター１６６により更新されるカウント値は、出力遅延バッファー１４４の出力フレームメモリー０〜出力フレームメモリー３のうち映像信号が読み出される出力フレームメモリーを特定するカウント値である。
The first
メモリーアドレス変換部１６８は、出力遅延バッファー１４４の出力フレームメモリー０〜出力フレームメモリー３のうち第１の出力フレームメモリーカウント値に対応する出力フレームメモリーのアドレスを第１の出力フレームメモリーアドレスとして出力する。メモリーアドレス変換部１６８は、出力遅延バッファー１４４の出力フレームメモリー０〜出力フレームメモリー３のうち第２の出力フレームメモリーカウント値に対応する出力フレームメモリーのアドレスを第２の出力フレームメモリーアドレスとして出力する。以上のように、出力遅延バッファー制御部１４０は、出力遅延バッファー１４４に映像信号を書き込むと共に、遅延フレーム数に対応するマージン値に応じたフレーム数だけ遅延させて映像信号を読み出すことができる。
The memory
図５において、フレームメモリー制御部１４２は、出力遅延バッファー制御部１４０からの書き込み指示又は読み出し指示やフレームメモリーアドレスに応じて、出力遅延バッファー１４４に対するアクセス制御信号を生成する。例えば、出力遅延バッファー制御部１４０からの書き込み指示に応じて、フレームメモリー制御部１４２が出力遅延バッファー１４４に対してメモリーアドレス及び書き込み制御信号を出力して、映像信号を対応する出力フレームメモリーに書き込む。また、例えば、出力遅延バッファー制御部１４０からの読み出し指示に応じて、フレームメモリー制御部１４２が出力遅延バッファー１４４に対してメモリーアドレス及び読み出し制御信号を出力して、対応する出力フレームメモリーから映像信号を読み出す。出力遅延バッファー制御部１４０によって読み出された映像信号ＶＩＤＥＯｏは、液晶ライトバルブ駆動部３２に対して出力される。液晶ライトバルブ駆動部３２は、１フレーム分の映像信号ＶＩＤＥＯｏの入力の受け付けを完了すると、出力遅延バッファー制御部１４０に対してデータ送出完了通知を出力する。
In FIG. 5, the frame
図９に、台形補正処理完了通知及び出力垂直同期信号の説明図を示す。図９は、１フレーム毎に、台形補正処理された後に出力される映像信号の様子を模式的に表し、これらに対応して出力される台形補正処理完了通知及び出力垂直同期信号のタイミングの一例を表す。
台形補正処理部１３０は、映像信号ＶＩＤＥＯ２に対して台形補正処理を行い、当該フレームの映像信号の台形補正処理が完了すると、台形補正処理完了通知を出力する。一方、出力垂直同期信号に同期して出力遅延バッファー１４４から読み出された映像信号は、液晶ライトバルブ駆動部３２に供給される。この１フレーム分の映像信号ＶＩＤＥＯｏが液晶ライトバルブ駆動部３２に受け付けられると、データ送出完了通知が出力されるようになっている。本実施形態では、図９に示すような各通知をモニターすることで、台形補正処理後の出力遅延バッファー１４４への書き込み、出力遅延バッファー１４４からの読み出しを１フレーム単位で行うことができる。
FIG. 9 is an explanatory diagram of the trapezoidal correction process completion notification and the output vertical synchronization signal. FIG. 9 schematically shows the state of the video signal output after the trapezoid correction process for each frame, and an example of the timing of the trapezoid correction process completion notification and the output vertical synchronization signal output corresponding to these Represents.
The keystone
ここで、本実施形態における入力遅延フレーム数に対応したマージン値及び出力遅延フレーム数に対応したマージン値について説明する。２つのマージン値は同様であるため、以下では出力遅延フレーム数に対応したマージン値を例に説明する。
図１０、図１１及び図１２に、マージン値についての説明図を示す。図１０は、マージン値「０」のときのフレーム単位の処理の流れを模式的に表す。図１１は、マージン値「１」のときのフレーム単位の処理の流れを模式的に表す。図１２は、マージン値「２」のときのフレーム単位の処理の流れを模式的に表す。図１０〜図１２において、映像信号ＶＩＤＥＯ３については第１の出力フレームメモリーカウント値、映像信号ＶＩＤＥＯｏについては第２の出力フレームメモリーカウント値を示している。
図１０に示すように、マージン値「０」のとき、出力遅延バッファー１４４の例えば出力フレームメモリー０にバッファリングされた映像信号は、次のフレームで映像信号ＶＩＤＥＯｏとして出力される。即ち、遅延フレーム数が「０」である。これに対して、マージン値「１」のとき、図１１に示すように、出力遅延バッファー１４４の例えば出力フレームメモリー０にバッファリングされた映像信号は、マージン値「０」の場合よりも１フレーム期間だけ遅延させた後に映像信号ＶＩＤＥＯｏとして出力される。即ち、遅延フレーム数が「１」である。
Here, the margin value corresponding to the number of input delay frames and the margin value corresponding to the number of output delay frames in the present embodiment will be described. Since the two margin values are the same, a margin value corresponding to the number of output delay frames will be described below as an example.
10, 11 and 12 are explanatory diagrams for the margin value. FIG. 10 schematically shows a flow of processing for each frame when the margin value is “0”. FIG. 11 schematically shows a flow of processing for each frame when the margin value is “1”. FIG. 12 schematically shows a flow of processing for each frame when the margin value is “2”. 10 to 12, the first output frame memory count value is shown for the video signal VIDEO3, and the second output frame memory count value is shown for the video signal VIDEOo.
As shown in FIG. 10, when the margin value is “0”, the video signal buffered in, for example, the
一方、図１２に示すように、マージン値「２」のとき、出力遅延バッファー１４４の例えば出力フレームメモリー０にバッファリングされた映像信号は、マージン値「０」の場合よりも２フレーム期間だけ遅延させた後に映像信号ＶＩＤＥＯｏとして出力される。即ち、遅延フレーム数が「２」である。このように、本実施形態では、第１の出力フレームメモリーカウント値で特定される出力フレームメモリーに映像信号が書き込まれ、第２の出力フレームメモリーカウント値で特定される出力フレームメモリーから映像信号が読み出される。このとき、図８で示したように、２つのカウント値を、（遅延フレーム数＋１）だけ互いにずらしながら更新することで、書き込み側及び読み出し側の出力フレームメモリーを容易に特定でき、マージン値に対応した読み出し制御を簡素化できる。
On the other hand, as shown in FIG. 12, when the margin value is “2”, the video signal buffered in, for example, the
次に、上記した映像処理装置１００の動作例について説明する。
図１３に、映像処理装置１００の動作タイミングの一例を示す。図１３は、入力遅延バッファー１２４にマージン値「０」、出力遅延バッファー１４４にマージン値「１」を設定したときの映像処理装置１００の動作例のタイミング図を表す。
まず、図示しないプロセッサーが、入力遅延バッファー１２４に対して入力遅延フレーム数に対応するマージン値を設定する。ここでは、マージン値「０」が設定される（第１の遅延フレーム数設定ステップ）。続いて、このプロセッサーが、出力遅延バッファー１４４に対して出力遅延フレーム数に対応するマージン値を設定する。ここでは、マージン値「１」が設定される（第２の遅延フレーム数設定ステップ）。その後、入力垂直同期信号に同期して映像信号が入力される。入力遅延バッファー制御部１２０等は、この映像信号を、入力遅延バッファー１２４にバッファリングする（第１の書き込みステップ）。その後、入力遅延バッファー制御部１２０等は、マージン値「０」に対応する遅延フレーム数「０」で、入力遅延バッファー１２４から映像信号を読み出す（第１の読み出しステップ）。そして、台形補正処理部１３０が、入力遅延バッファー１２４から読み出した映像信号に対して台形補正処理を行う（台形補正処理ステップ）。
Next, an operation example of the
FIG. 13 shows an example of the operation timing of the
First, a processor (not shown) sets a margin value corresponding to the number of input delay frames in the
次に、出力遅延バッファー制御部１４０等は、台形補正処理後の映像信号を出力遅延バッファー１４４にバッファリングする（第２の書き込みステップ）。その後、出力遅延バッファー制御部１４０等は、マージン値「１」に対応する遅延フレーム数「１」で、出力遅延バッファー１４４から映像信号を読み出す（第２の読み出しステップ）。その後、出力垂直同期信号に同期して映像信号が出力される。こうすることで、複雑な台形補正処理によって処理時間がかかる場合であっても、台形補正処理を継続して、映像出力を行うことができるようになる。
Next, the output delay
図１４に、映像処理装置１００の動作タイミングの他の例を示す。図１４は、入力遅延バッファー１２４にマージン値「０」、出力遅延バッファー１４４にマージン値「２」を設定したときの映像処理装置１００の動作例のタイミング図を表す。
図１４では、入力垂直同期信号に同期して映像信号が入力される。この映像信号は入力遅延バッファー１２４にバッファリングされるが、マージン値「０」であるため、次の台形補正処理完了通知をトリガーとして、台形補正処理の処理対象となる。台形補正処理後の映像信号は出力遅延バッファー１４４にバッファリングされるが、マージン値「２」であるため、マージン値「２」に対応する２フレーム期間（２フレーム分）だけ遅れて、出力垂直同期信号に同期して映像信号が出力される。こうすることで、複雑な台形補正処理によって処理時間がかかる場合であっても、台形補正処理を継続して、映像出力を行うことができるようになる。
FIG. 14 shows another example of the operation timing of the
In FIG. 14, the video signal is input in synchronization with the input vertical synchronization signal. Although this video signal is buffered in the
また、入力遅延バッファー１２４にマージン値「１」や「２」を設定することで、台形補正処理の処理時間がかかり、入力同期に間に合わない場合であっても、フレームを欠落させることなく映像信号を取り込めるようになる。
Also, by setting the margin value “1” or “2” in the
このような映像処理装置１００は、入力遅延バッファー１２４に空き領域がない状態で映像信号ＶＩＤＥＯ１をバッファリングする際に、台形補正処理が未処理のフレームの映像信号があるとき、未処理の映像信号に映像信号ＶＩＤＥＯ１を上書きする。このとき、上書きされる未処理のフレームは、表示されることなく破棄されることになる。このように、入力遅延バッファー１２４にバッファリングされている未処理の古いフレームの映像信号を破棄することで、入力同期が間に合わない場合でも、完全な１フレームを構成し、画質の劣化を防止できる。
When such a
また、入力遅延バッファー１２４又は出力遅延バッファー１４４の書き込み側と読み出し側とでフレーム更新速度が異なる場合に、次のように各遅延バッファー内の映像信号を更新することができる。１つは、独立カウンター制御方式であり、もう１つは、フレーム更新待ち合わせ方式である。独立カウンター制御方式では、遅延バッファー制御部１８０が、遅延バッファー１９０への映像信号の書き込みタイミングと独立して設けられた読み出しタイミングで、遅延バッファー１９０から映像信号を読み出す制御を行う。フレーム更新待ち合わせ方式では、遅延バッファー制御部１８０は、遅延バッファー１９０への映像信号の書き込みが完了するまで、遅延バッファー１９０からの映像信号の読み出しを抑制する。以下では、出力遅延バッファー１４４への映像信号の更新制御を例に説明するが、入力遅延バッファー１２４への映像信号の更新制御も同様である。
In addition, when the frame update rate is different between the writing side and the reading side of the
図１５に、独立カウンター制御方式の説明図を示す。図１５は、出力遅延バッファー１４４への映像信号の書き込み動作と出力遅延バッファー１４４からの映像信号の読み出し動作のタイミング例を表す。図１５では、倍速駆動で、２回毎に映像信号ＶＩＤＥＯｏを更新している。図１５において、映像信号ＶＩＤＥＯ３については第１の出力フレームメモリーカウント値、映像信号ＶＩＤＥＯｏについては第２の出力フレームメモリーカウント値を示している。
独立カウンター制御方式では、第１の出力フレームメモリーカウント値及び第２の出力フレームメモリーカウント値が独立して更新される。図１５において、例えばマージン値「１」であるものとすると、映像信号ＶＩＤＥＯ３が、映像信号ＶＩＤＥＯｏとして出力される。具体的には、遅延バッファー制御部１８０では、第１の出力フレームカウンター１６４のカウント値にかかわらず、第２の出力フレームカウンター１６６のカウント値により特定されるフレームの映像信号を出力遅延バッファー１４４から読み出す制御を行う。即ち、出力遅延バッファー１４４に書き込まれる映像信号のフレームを特定するカウント値は、出力遅延バッファー１４４から読み出される映像信号のフレームを特定するカウント値に対して独立に更新される。
FIG. 15 is an explanatory diagram of the independent counter control method. FIG. 15 shows a timing example of the video signal writing operation to the
In the independent counter control method, the first output frame memory count value and the second output frame memory count value are updated independently. In FIG. 15, for example, assuming that the margin value is “1”, the video signal VIDEO3 is output as the video signal VIDEOo. Specifically, the delay
同様に、入力遅延バッファー１２４については、遅延バッファー制御部１８０では、第１の入力フレームカウンター１５４のカウント値にかかわらず、第２の入力フレームカウンター１５６のカウント値により特定されるフレームの映像信号を入力遅延バッファー１２４から読み出す制御を行う。即ち、入力遅延バッファー１２４に書き込まれる映像信号のフレームを特定するカウント値は、入力遅延バッファー１２４から読み出される映像信号のフレームを特定するカウント値に対して独立に更新される。
Similarly, for the
以上のように、フレーム更新速度が異なる場合であっても、１フレームの映像信号の出力を継続でき、独立カウンター制御方式によれば、各カウント値の更新制御が簡素化できるようになる。 As described above, even when the frame update rates are different, the output of one frame of the video signal can be continued, and according to the independent counter control method, the update control of each count value can be simplified.
ところが、映像信号ＶＩＤＥＯ３のうちフレームＦＭ１の映像信号のように、スキップされる場合が生じる。また、フレームＦＭ２における映像信号のように、２つの異なるフレームの映像信号が、同時に映像信号ＶＩＤＥＯｏとして出力される場合が生ずる。そこで、独立カウンター制御方式に代えてフレーム更新待ち合わせ方式で、各遅延バッファー内の映像信号を更新するようにしてもよい。 However, there are cases where the video signal VIDEO3 is skipped like the video signal of the frame FM1. In addition, there are cases where two different frames of video signals are simultaneously output as the video signal VIDEOo, such as the video signal in the frame FM2. Therefore, the video signal in each delay buffer may be updated by a frame update waiting method instead of the independent counter control method.
図１６に、フレーム更新待ち合わせ方式の説明図を示す。図１６は、出力遅延バッファー１４４への映像信号の書き込み動作と出力遅延バッファー１４４からの映像信号の読み出し動作のタイミング例を表す。図１６において、映像信号ＶＩＤＥＯ３については第１の出力フレームメモリーカウント値、映像信号ＶＩＤＥＯｏについては第２の出力フレームメモリーカウント値を示している。
フレーム更新待ち合わせ方式は、出力遅延バッファー１４４への映像信号ＶＩＤＥＯ３への更新が完了するまで、映像信号ＶＩＤＥＯｏの更新を抑制する方式である。図１６において、例えばマージン値「１」であるものとすると、映像信号ＶＩＤＥＯ３の更新が完了するまで映像信号ＶＩＤＥＯｏは更新されない。具体的には、遅延バッファー制御部１８０では、第１の出力フレームカウンター１６４のカウント値に対応したフレームの映像信号の出力遅延バッファー１４４への書き込みが完了するまで、第２の出力フレームカウンター１６６のカウント値に対応したフレームの映像信号の読み出しを抑制する。即ち、第２の出力フレームカウンター１６６のカウント動作は、第１の出力フレームカウンター１６４のカウント値に応じて抑制される。
FIG. 16 is an explanatory diagram of the frame update waiting method. FIG. 16 shows a timing example of the video signal writing operation to the
The frame update waiting method is a method for suppressing the update of the video signal VIDEOo until the update of the video signal VIDEO3 to the
同様に、入力遅延バッファー１２４については、遅延バッファー制御部１８０では、第１の入力フレームカウンター１５４のカウント値に対応したフレームの映像信号の入力遅延バッファー１２４への書き込みが完了するまで、第２の入力フレームカウンター１５６のカウント値に対応したフレームの映像信号の読み出しを抑制する。即ち、第２の入力フレームカウンター１５６のカウント動作は、第１の入力フレームカウンター１５４のカウント値に応じて抑制される。
Similarly, with respect to the
以上のように、このフレーム更新待ち合わせ方式によれば、制御が複雑になるものの、独立カウンター制御方式でのスキップや、２つの異なるフレームの映像信号が同時に出力される事態を回避できる。 As described above, according to this frame update waiting method, although the control is complicated, it is possible to avoid the skip in the independent counter control method and the situation in which the video signals of two different frames are output simultaneously.
以上説明したように、本実施形態によれば、台形補正処理を行う台形補正処理部の前段に入力遅延バッファーを設けるようにしている。このため、台形補正角度が大きくなって台形補正処理の処理時間が長くなり入力同期に間に合わない場合であっても、台形補正処理を継続できるようになる。また、本実施形態によれば、台形補正処理部の後段に出力遅延バッファーを設けるようにしたので、台形補正角度が大きくなって台形補正処理の処理時間が長くなり出力同期に間に合わない場合でも、完全な１フレームの処理後の映像信号をバッファリングできる。そのため、画質を劣化させることなく、フレームの欠落を防止できる映像処理装置を提供できるようになる。 As described above, according to the present embodiment, the input delay buffer is provided in the preceding stage of the trapezoid correction processing unit that performs the trapezoid correction processing. For this reason, even if the trapezoid correction angle becomes large and the processing time of the trapezoid correction process becomes long and the input synchronization is not in time, the trapezoid correction process can be continued. Further, according to the present embodiment, since the output delay buffer is provided at the subsequent stage of the trapezoid correction processing unit, even when the trapezoid correction angle becomes large and the processing time of the trapezoid correction processing becomes long and the output synchronization is not in time, The video signal after processing of one complete frame can be buffered. Therefore, it is possible to provide a video processing apparatus that can prevent missing frames without degrading the image quality.
なお、本発明は上記の各実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。 The present invention is not limited to the above-described embodiments, and can be implemented in various modes without departing from the gist thereof. For example, the following modifications are possible.
（１）上記の実施形態では、台形補正処理部の前段に入力遅延バッファー、台形補正処理部の後段に出力遅延バッファーを設ける構成について説明したが、入力遅延バッファー及び出力遅延バッファーの一方が省略された構成であってもよい。 (1) In the above embodiment, the input delay buffer is provided in the preceding stage of the trapezoid correction processing unit, and the output delay buffer is provided in the subsequent stage of the trapezoid correction processing unit. However, one of the input delay buffer and the output delay buffer is omitted. It may be a configuration.
（２）上記の実施形態では、入力遅延バッファー及び出力遅延バッファーには、それぞれ４フレーム分の記憶領域が割り当てられる例を説明したが、本発明はこれに限定されるものではない。 (2) In the above-described embodiment, an example in which storage areas for four frames are allocated to the input delay buffer and the output delay buffer has been described, but the present invention is not limited to this.
（３）上記の実施形態では、マージン値を「０」、「１」又は「２」に設定する例を説明したが、マージン値が「３」以上であってもよい。しかしながら、マージン値を大きくするほど遅延時間が長くなるため、マージン値を「１」又は「２」に設定することが望ましい。 (3) In the above embodiment, the margin value is set to “0”, “1”, or “2”, but the margin value may be “3” or more. However, since the delay time increases as the margin value increases, it is desirable to set the margin value to “1” or “2”.
（４）上記の実施形態では、映像供給装置が液晶プロジェクターと独立して設けられる例について説明したが、本発明はこれに限定されるものではない。例えば液晶プロジェクターが映像供給装置を内蔵するように構成されていてもよい。 (4) In the above embodiment, the example in which the video supply device is provided independently of the liquid crystal projector has been described, but the present invention is not limited to this. For example, the liquid crystal projector may be configured to incorporate a video supply device.
（５）上記の実施形態では、映像表示装置として液晶プロジェクターを例に説明したが、本発明はこれに限定されるものではない。本発明に係る映像表示装置が有する光変調部として、液晶ライトバルブに限定されるものではなく、例えば、ＤＭＤ（Digital Micromirror Device）を用いることができる。また、本発明に係る映像表示装置として、プラズマディスプレイや有機ＥＬ（Electro Luminescence）ディスプレイ等の直視型の映像表示装置であってもよい。 (5) Although the liquid crystal projector has been described as an example of the video display device in the above embodiment, the present invention is not limited to this. The light modulation unit included in the video display device according to the present invention is not limited to a liquid crystal light valve, and for example, a DMD (Digital Micromirror Device) can be used. The video display device according to the present invention may be a direct-view video display device such as a plasma display or an organic EL (Electro Luminescence) display.
（６）なお、本発明は、種々の態様で実現することが可能である。例えば、本発明に係る映像処理方法や映像表示方法を実現するためのコンピュータープログラム、そのコンピュータープログラムを記録した記録媒体等の形態で実現することができる。 (6) The present invention can be realized in various modes. For example, the present invention can be realized in the form of a computer program for realizing the video processing method and the video display method according to the present invention, a recording medium on which the computer program is recorded, and the like.
１０…表示システム、 ２０…映像供給装置、 ３０…液晶プロジェクター、
３２，９０６…液晶ライトバルブ駆動部、 ３４，９０８…液晶ライトバルブ、
３６…投写レンズ、 ４０…光源部、 ４２…ランプ、 ４４…レンズ、
１００…映像処理装置、 １１０，９１０…映像入力Ｉ／Ｆ部、
１２０…入力遅延バッファー制御部、 １２２，１４２…フレームメモリー制御部、
１２４…入力遅延バッファー（第１の遅延バッファー）、
１３０，９０４…台形補正処理部、 １４０…出力遅延バッファー制御部、
１４４…出力遅延バッファー（第２の遅延バッファー）、
１５０，１６０…カウンター更新判定部、 １５２…入力側マージン値設定レジスター、
１５４…第１の入力フレームカウンター、 １５６…第２の入力フレームカウンター、
１５８，１６８…メモリーアドレス変換部、
１６２…出力側マージン値設定レジスター、 １６４…第１の出力フレームカウンター、
１６６…第２の出力フレームカウンター、 １８０…遅延バッファー制御部、
１９０…遅延バッファー、 ２００…スクリーン、 ９００…フレームメモリー、
９１２…メモリー制御部、 ９０２…スケーラー、
ＶＩＤＥＯｉ，ＶＩＤＥＯｏ，ＶＩＤＥＯ１〜ＶＩＤＥＯ３…映像信号
10 ... Display system, 20 ... Video supply device, 30 ... Liquid crystal projector,
32,906 ... Liquid crystal light valve drive unit, 34,908 ... Liquid crystal light valve,
36 ... Projection lens, 40 ... Light source section, 42 ... Lamp, 44 ... Lens,
100 ... Video processing device 110,910 ... Video input I / F unit,
120 ... Input delay buffer control unit 122,142 ... Frame memory control unit,
124: Input delay buffer (first delay buffer),
130, 904 ... trapezoid correction processing unit, 140 ... output delay buffer control unit,
144 ... Output delay buffer (second delay buffer),
150, 160 ... counter update determination unit, 152 ... input side margin value setting register,
154 ... first input frame counter, 156 ... second input frame counter,
158, 168 ... Memory address conversion unit,
162: Output side margin value setting register, 164: First output frame counter,
166 ... second output frame counter, 180 ... delay buffer control unit,
190 ... delay buffer, 200 ... screen, 900 ... frame memory,
912: Memory control unit, 902 ... Scaler,
VIDEOi, VIDEOo, VIDEO1 to VIDEO3 ... Video signal
Claims (9)
前記映像信号に対して前記台形補正処理を行う台形補正処理部と、
前記台形補正処理部によって前記台形補正処理が行われる前の映像信号、及び前記台形補正処理部によって前記台形補正処理が行われた後の映像信号の少なくとも一方をバッファリングする遅延バッファーと、
設定された遅延フレーム数に応じたフレーム期間だけ遅延させて、前記遅延バッファーから前記映像信号を出力する制御を行う遅延バッファー制御部とを含むことを特徴とする映像処理装置。 A video processing device that performs keystone correction processing on a video signal,
A trapezoidal correction processing unit for performing the trapezoidal correction processing on the video signal;
A delay buffer for buffering at least one of the video signal before the keystone correction processing is performed by the keystone correction processing unit and the video signal after the keystone correction processing is performed by the trapezoid correction processing unit;
A video processing apparatus, comprising: a delay buffer control unit that performs control for delaying a frame period corresponding to a set number of delay frames and outputting the video signal from the delay buffer.
前記遅延バッファーは、
前記台形補正処理部によって前記台形補正処理が行われる前の映像信号をバッファリングする第１の遅延バッファーを含み、
前記台形補正処理部は、
前記第１の遅延バッファーから出力された映像信号に対して台形補正処理を行い、
前記遅延バッファー制御部は、
設定された第１の遅延フレーム数に応じたフレーム期間だけ遅延させて、前記映像信号を前記第１の遅延バッファーから前記台形補正処理部に出力する制御を行うことを特徴とする映像処理装置。 In claim 1,
The delay buffer is
A first delay buffer for buffering a video signal before the keystone correction processing is performed by the keystone correction processing unit;
The trapezoidal correction processing unit
Performing a keystone correction process on the video signal output from the first delay buffer;
The delay buffer control unit
A video processing apparatus, wherein the video signal is delayed by a frame period corresponding to the set number of first delay frames, and the video signal is controlled to be output from the first delay buffer to the trapezoidal correction processing unit.
前記第１の遅延フレーム数がＮ（Ｎは自然数）のとき、前記遅延バッファー制御部は、Ｎフレーム期間だけ遅延させて前記映像信号を出力する制御を行うことを特徴とする映像処理装置。 In claim 2,
When the first delay frame number is N (N is a natural number), the delay buffer control unit performs control to output the video signal with a delay of N frame periods.
前記遅延バッファー制御部は、
前記第１の遅延バッファーに空き領域がない状態で前記第１の遅延バッファーに入力映像信号がバッファリングされる場合に、前記第１の遅延バッファーに前記台形補正処理部による処理が未処理のフレームの映像信号があるとき、該フレームの映像信号に前記入力映像信号を上書きすることを特徴とする映像処理装置。 In claim 2 or 3,
The delay buffer control unit
When an input video signal is buffered in the first delay buffer in a state where there is no free space in the first delay buffer, a frame that has not been processed by the trapezoidal correction processing unit in the first delay buffer. When there is a video signal, the video signal of the frame is overwritten with the input video signal.
前記遅延バッファーは、
前記台形補正処理部によって行われた前記台形補正処理後の映像信号をバッファリングする第２の遅延バッファーを含み、
前記遅延バッファー制御部は、
設定された第２の遅延フレーム数に応じたフレーム期間だけ遅延させて、前記映像信号を前記第２の遅延バッファーから出力する制御を行うことを特徴とする映像処理装置。 In any one of Claims 1 thru | or 4,
The delay buffer is
A second delay buffer for buffering the video signal after the trapezoid correction processing performed by the trapezoid correction processing unit;
The delay buffer control unit
A video processing apparatus, wherein the video signal is delayed by a frame period corresponding to a set second delay frame number, and the video signal is controlled to be output from the second delay buffer.
前記第２の遅延フレーム数がＭ（Ｍは自然数）のとき、前記遅延バッファー制御部は、Ｍフレーム期間だけ遅延させて前記映像信号を出力する制御を行うことを特徴とする映像処理装置。 In claim 5,
When the second delay frame number is M (M is a natural number), the delay buffer control unit performs control to output the video signal with a delay of M frame periods.
前記遅延バッファー制御部は、
前記遅延バッファーへの映像信号の書き込みタイミングと独立して設けられた読み出しタイミングで、前記遅延バッファーから映像信号を読み出す制御を行うことを特徴とする映像処理装置。 In any one of Claims 1 thru | or 6.
The delay buffer control unit
A video processing apparatus that performs control of reading a video signal from the delay buffer at a read timing provided independently of a write timing of the video signal to the delay buffer.
前記遅延バッファー制御部は、
前記遅延バッファーへの映像信号の書き込みが完了するまで、前記遅延バッファーからの映像信号の読み出しを抑制することを特徴とする映像処理装置。 In any one of Claims 1 thru | or 6.
The delay buffer control unit
A video processing apparatus that suppresses reading of a video signal from the delay buffer until the writing of the video signal to the delay buffer is completed.
前記台形補正処理部によって行われた前記台形補正処理後の映像信号に基づいて映像を表示する映像表示部とを含むことを特徴とする映像表示装置。 The video processing device according to any one of claims 1 to 8,
And a video display unit that displays video based on the video signal after the trapezoidal correction processing performed by the trapezoidal correction processing unit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010184759A JP5817093B2 (en) | 2010-08-20 | 2010-08-20 | Video processing device and video display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010184759A JP5817093B2 (en) | 2010-08-20 | 2010-08-20 | Video processing device and video display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012044505A true JP2012044505A (en) | 2012-03-01 |
| JP5817093B2 JP5817093B2 (en) | 2015-11-18 |
Family
ID=45900282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010184759A Expired - Fee Related JP5817093B2 (en) | 2010-08-20 | 2010-08-20 | Video processing device and video display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5817093B2 (en) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999052077A1 (en) * | 1998-03-31 | 1999-10-14 | Sony Computer Entertainment Inc. | Image drawing device, image drawing method, and providing medium |
| JP2001023562A (en) * | 1999-07-08 | 2001-01-26 | Hitachi Ltd | Image processing device for electron microscope |
| JP2002112148A (en) * | 2000-09-14 | 2002-04-12 | Delta Electronics Inc | Method for automatically correcting projected image of projector, and its device |
| JP2002369032A (en) * | 2001-06-08 | 2002-12-20 | Mitsubishi Electric Corp | Frame synchronizer |
| JP2002374423A (en) * | 2001-06-15 | 2002-12-26 | Imagelink Inc | Image processor, image processing program and image processing method |
| JP2005027195A (en) * | 2003-07-04 | 2005-01-27 | Sony Corp | Video signal conversion device, display device, and video signal conversion method |
| JP2007336023A (en) * | 2006-06-13 | 2007-12-27 | Oki Electric Ind Co Ltd | Motion picture processing apparatus |
| JP2008170855A (en) * | 2007-01-15 | 2008-07-24 | Seiko Epson Corp | Projection system, projector, voice-reproducing device, and voice-reproducing method |
| JP2008227820A (en) * | 2007-03-12 | 2008-09-25 | Casio Comput Co Ltd | Imaging apparatus, and program thereof |
| JP2009005235A (en) * | 2007-06-25 | 2009-01-08 | Seiko Epson Corp | Projector, and image processor |
-
2010
- 2010-08-20 JP JP2010184759A patent/JP5817093B2/en not_active Expired - Fee Related
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999052077A1 (en) * | 1998-03-31 | 1999-10-14 | Sony Computer Entertainment Inc. | Image drawing device, image drawing method, and providing medium |
| JPH11283041A (en) * | 1998-03-31 | 1999-10-15 | Sony Computer Entertainment Inc | Plotting device, its method and providing medium |
| JP2001023562A (en) * | 1999-07-08 | 2001-01-26 | Hitachi Ltd | Image processing device for electron microscope |
| JP2002112148A (en) * | 2000-09-14 | 2002-04-12 | Delta Electronics Inc | Method for automatically correcting projected image of projector, and its device |
| JP2002369032A (en) * | 2001-06-08 | 2002-12-20 | Mitsubishi Electric Corp | Frame synchronizer |
| JP2002374423A (en) * | 2001-06-15 | 2002-12-26 | Imagelink Inc | Image processor, image processing program and image processing method |
| JP2005027195A (en) * | 2003-07-04 | 2005-01-27 | Sony Corp | Video signal conversion device, display device, and video signal conversion method |
| JP2007336023A (en) * | 2006-06-13 | 2007-12-27 | Oki Electric Ind Co Ltd | Motion picture processing apparatus |
| JP2008170855A (en) * | 2007-01-15 | 2008-07-24 | Seiko Epson Corp | Projection system, projector, voice-reproducing device, and voice-reproducing method |
| JP2008227820A (en) * | 2007-03-12 | 2008-09-25 | Casio Comput Co Ltd | Imaging apparatus, and program thereof |
| JP2009005235A (en) * | 2007-06-25 | 2009-01-08 | Seiko Epson Corp | Projector, and image processor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5817093B2 (en) | 2015-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8300978B2 (en) | Projector, electronic apparatus, and method of controlling projector | |
| KR100188218B1 (en) | Asymmetric picture compensating control method for projector | |
| JP4923863B2 (en) | Image display system, image display apparatus, and image correction processing program | |
| KR0173704B1 (en) | Asymmetric picture compensating apparatus for projector | |
| JP6232778B2 (en) | Image processing apparatus, image display apparatus, and control method for image processing apparatus | |
| US20070097326A1 (en) | Digital rear-projection display apapratus and method for adjusting a displayed image thereof | |
| JP7309360B2 (en) | Image projection device and its control method | |
| JP2006330329A (en) | Multi-projection display | |
| JP5266740B2 (en) | Projection system and projector | |
| JP2008116914A (en) | Projection-type video display device | |
| US9412310B2 (en) | Image processing apparatus, projector, and image processing method | |
| JP2016161752A (en) | Image processing device, display device, and image processing method | |
| JP2020194107A (en) | Method for controlling display, and display | |
| JP2015053558A (en) | Image display device and method for controlling the same | |
| JP5817093B2 (en) | Video processing device and video display device | |
| JP2005208413A (en) | Image processor and image display device | |
| JP2007251723A (en) | Projection type video display apparatus | |
| JP2012044504A (en) | Video processing apparatus, video display apparatus, and video processing method | |
| JP5732887B2 (en) | Frame memory controller | |
| JP5407928B2 (en) | Projection display apparatus and display method | |
| JP5470875B2 (en) | Image processing apparatus and image processing method | |
| JP2016184775A (en) | Video processing device, display device, video processing method | |
| JP2008015565A (en) | Circuit, system and method for processing image | |
| JP2013168896A (en) | Projection apparatus | |
| JP2011141341A (en) | Image signal distribution apparatus and control method thereof, and program |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130805 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140513 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140527 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140725 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141224 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150901 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150914 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5817093 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |