JP2012033519A - Element chip, element built-in substrate, and electronic device - Google Patents

Element chip, element built-in substrate, and electronic device Download PDF

Info

Publication number
JP2012033519A
JP2012033519A JP2010169015A JP2010169015A JP2012033519A JP 2012033519 A JP2012033519 A JP 2012033519A JP 2010169015 A JP2010169015 A JP 2010169015A JP 2010169015 A JP2010169015 A JP 2010169015A JP 2012033519 A JP2012033519 A JP 2012033519A
Authority
JP
Japan
Prior art keywords
resin film
substrate
element chip
wiring
inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010169015A
Other languages
Japanese (ja)
Inventor
Shuhei Shinchi
修平 新池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2010169015A priority Critical patent/JP2012033519A/en
Publication of JP2012033519A publication Critical patent/JP2012033519A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an element chip having a structure resistant to flexural stress even when the element chip is pressed in its thickness direction.SOLUTION: An element chip 1 is mounted on a circuit board 13 through an adhesive agent 12. The element chip includes: an inductor wiring 5 with which a spiral inductor is formed on a substrate 2; a first resin layer 6 covering a part of the inductor wiring 5 along the inductor wiring 5; and a second resin layer 7 located between the other part of the inductor wiring 5 that is not covered by the first resin layer 6 and the substrate 2.

Description

本発明は、素子チップ、素子内蔵基板及び電子機器にかかわり、特に薄い素子チップに関するものである。   The present invention relates to an element chip, an element-embedded substrate, and an electronic device, and particularly relates to a thin element chip.

携帯用の電気製品は小型化、軽量化の要望が高い。そして、電気製品を構成する電子部品においても薄型化、軽量化の要望が高くなっている。この電子部品の１つにインダクターがある。そして、インダクターの素子チップが特許文献１に開示されている。これによると、基板の一方の面にスパイラルインダクターが形成されている。そして、インダクターを構成する配線の両端の場所から他方の面へ貫通した配線であるタングステンプラグを配置し、他方の面に形成された半導体の能動領域に接続している。   Portable electronic products are highly demanded for miniaturization and weight reduction. And the demand for thickness reduction and weight reduction is increasing also in the electronic component which comprises an electric product. One of these electronic components is an inductor. An inductor element chip is disclosed in Patent Document 1. According to this, a spiral inductor is formed on one surface of the substrate. A tungsten plug, which is a wiring penetrating from both ends of the wiring constituting the inductor to the other surface, is disposed and connected to an active region of a semiconductor formed on the other surface.

素子チップの基板が薄いときの実装方法が特許文献２に開示されている。これによると、素子チップの端子を基板の周囲に配列して設置している。この端子には樹脂をコアとするバンプが用いられている。そして、配列した端子の外周または内側にダミーバンプが配置されている。これにより、実装時に基板を押圧するときにも基板を曲げる力がかからないようにしている。   A mounting method when the substrate of the element chip is thin is disclosed in Patent Document 2. According to this, the terminals of the element chip are arranged around the substrate. A bump having a resin core is used for this terminal. Dummy bumps are arranged on the outer periphery or the inner side of the arranged terminals. As a result, a force for bending the substrate is not applied when the substrate is pressed during mounting.

特開２００５−７２５８８号公報JP-A-2005-72588 特開２００７−１９３８８号公報JP 2007-19388 A

スパイラルインダクターが形成された素子チップを実装するとき、素子チップを押圧する。このとき、素子チップを構成する基板の厚みが薄いときには、素子チップに曲げ応力が加わって破損してしまうことがある。そこで、素子チップの厚み方向に素子チップを押圧しても曲げ応力が加わり難い構造の素子チップが望まれていた。   When mounting the element chip on which the spiral inductor is formed, the element chip is pressed. At this time, when the thickness of the substrate constituting the element chip is thin, the element chip may be damaged due to bending stress. Therefore, there has been a demand for an element chip having a structure in which bending stress is not easily applied even when the element chip is pressed in the thickness direction of the element chip.

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。   SUMMARY An advantage of some aspects of the invention is to solve at least a part of the problems described above, and the invention can be implemented as the following forms or application examples.

［適用例１］
本適用例にかかる素子チップは、回路基板に接着剤を介して実装される素子チップであって、基板上にスパイラルインダクターを構成する配線と、前記配線に沿って前記配線の一部を覆う第１樹脂膜と、前記第１樹脂膜に覆われていない前記配線の他の一部と前記基板との間に位置する第２樹脂膜と、を有することを特徴とする。 [Application Example 1]
An element chip according to this application example is an element chip mounted on a circuit board via an adhesive, and covers a part of the wiring along the wiring that forms a spiral inductor on the board. It has a 1st resin film and the 2nd resin film located between the other part of the said wiring which is not covered with the said 1st resin film, and the said board | substrate.

この素子チップによれば、基板上に配線がスパイラル状に配置され、配線によるスパイラルインダクターが設置されている。この配線の一部は第１樹脂膜に覆われている。さらに、基板上には第２樹脂膜が設置され、第１樹脂膜に覆われていない配線の他の一部は第２樹脂膜の上に配置されている。第２樹脂膜上の配線を回路基板に接触させて実装することにより回路基板からスパイラルインダクターに電流を流すことができる。   According to this element chip, the wiring is spirally arranged on the substrate, and the spiral inductor by the wiring is installed. A part of this wiring is covered with the first resin film. Further, a second resin film is provided on the substrate, and another part of the wiring not covered with the first resin film is disposed on the second resin film. By mounting the wiring on the second resin film in contact with the circuit board, a current can flow from the circuit board to the spiral inductor.

素子チップを回路基板に実装するとき、素子チップを回路基板に押圧した状態にて接着剤を固化する。このとき、基板が薄いときには基板に曲げ応力が生じて基板が破損しないように押圧する必要がある。本適用例では配線に沿って第１樹脂膜が配置されている。さらに、第１樹脂膜が配置されない場所には第２樹脂膜が配置されている。従って、第１樹脂膜及び第２樹脂膜の配置された場所は樹脂膜の弾力性が作用するので特定の部分に応力が集中することを防止できる。その結果、配線が配置された場所に応力が集中することを防止できる。   When the element chip is mounted on the circuit board, the adhesive is solidified in a state where the element chip is pressed against the circuit board. At this time, when the substrate is thin, it is necessary to press the substrate so that bending stress is not generated and the substrate is not damaged. In this application example, the first resin film is disposed along the wiring. Further, a second resin film is disposed at a place where the first resin film is not disposed. Accordingly, since the elasticity of the resin film acts at the place where the first resin film and the second resin film are arranged, it is possible to prevent stress from being concentrated on a specific portion. As a result, it is possible to prevent stress from concentrating on the place where the wiring is arranged.

［適用例２］
上記適用例にかかる素子チップにおいて、前記基板の厚み方向において前記第１樹脂膜が前記基板から最も離れている場所と前記基板との距離を第１距離とし、前記基板の厚み方向において前記第２樹脂膜上に位置する前記配線が前記基板から最も離れている場所と前記基板との距離を第２距離とするとき、前記第２距離は前記第１距離より長い距離であることを特徴とする。 [Application Example 2]
In the element chip according to the application example described above, a distance between the position where the first resin film is farthest from the substrate in the thickness direction of the substrate and the substrate is a first distance, and the second direction in the thickness direction of the substrate. The second distance is longer than the first distance when the distance between the position where the wiring located on the resin film is farthest from the substrate and the substrate is the second distance. .

この素子チップによれば、第１樹脂膜が位置する場所の第１樹脂膜の厚みを第１距離としている。さらに、第２樹脂膜が位置する場所の配線の厚みと第２樹脂膜の厚みとを加算した長さを第２距離としている。そして、第２距離は第１距離より長い距離となっている。従って、第１樹脂膜よりも第２樹脂膜上の配線の方が基板より離れた場所に位置している。基板を実装するときに素子チップを押圧する。このときまず第２樹脂膜上の配線が押圧された後、次に第１樹脂膜が押圧される。従って、実装する相手の回路基板と配線とが確実に接触できるので、確実に導通を確保することができる。   According to this element chip, the thickness of the first resin film where the first resin film is located is set as the first distance. Further, a length obtained by adding the thickness of the wiring where the second resin film is located and the thickness of the second resin film is defined as the second distance. The second distance is longer than the first distance. Therefore, the wiring on the second resin film is located farther from the substrate than the first resin film. The element chip is pressed when the substrate is mounted. At this time, the wiring on the second resin film is first pressed, and then the first resin film is pressed. Accordingly, the circuit board to be mounted and the wiring can be reliably in contact with each other, so that conduction can be reliably ensured.

［適用例３］
上記適用例にかかる素子チップにおいて、前記基板の平面視にて前記スパイラルインダクターを囲む場所に第３樹脂膜が位置することを特徴とする。 [Application Example 3]
In the element chip according to the application example described above, a third resin film is located at a location surrounding the spiral inductor in a plan view of the substrate.

この素子チップによれば、スパイラルインダクターを囲む場所に第３樹脂膜が位置する。基板を押圧するとき、スパイラルインダクターの周囲に加わる力は第３樹脂膜を押圧する。これにより、スパイラルインダクターの周囲に加わる力によって基板に曲げ応力が加わることを防止することができる。   According to this element chip, the third resin film is located at a location surrounding the spiral inductor. When pressing the substrate, the force applied around the spiral inductor presses the third resin film. Thereby, it is possible to prevent bending stress from being applied to the substrate due to the force applied around the spiral inductor.

［適用例４］
上記適用例にかかる素子チップにおいて、前記基板の平面視にて隣り合う前記第１樹脂膜の間に第４樹脂膜が位置することを特徴とする。 [Application Example 4]
In the element chip according to the application example described above, a fourth resin film is located between the first resin films adjacent to each other in plan view of the substrate.

この素子チップによれば、基板の上には配線がスパイラルインダクターの形状に配置されている。そして、第１樹脂膜は配線に沿って配置されているので、第１樹脂膜はスパイラルインダクターの形状となっている。隣り合う配線と配線との間隔が大きい場所では、隣り合う第１樹脂膜の間隔も大きくなる。そして、押圧される基板により第１樹脂膜が変形し易くなる。この場所において、隣り合う第１樹脂膜の間に第４樹脂膜が設置される。これにより、押圧される基板の力は第４樹脂膜を押圧するので、基板の特定の場所に曲げ応力が生ずることを防止することができる。   According to this element chip, the wiring is arranged in the shape of a spiral inductor on the substrate. And since the 1st resin film is arrange | positioned along wiring, the 1st resin film has the shape of a spiral inductor. In places where the distance between adjacent wirings is large, the distance between adjacent first resin films also increases. The first resin film is easily deformed by the pressed substrate. In this place, the fourth resin film is installed between the adjacent first resin films. Thereby, since the force of the board | substrate pressed presses the 4th resin film, it can prevent that a bending stress arises in the specific location of a board | substrate.

［適用例５］
上記適用例にかかる素子チップにおいて、前記配線と対向する場所には前記第１樹脂膜または前記第２樹脂膜が位置することを特徴とする。 [Application Example 5]
In the element chip according to the application example, the first resin film or the second resin film is located at a position facing the wiring.

この素子チップによれば、配線のある場所には第１樹脂膜または第２樹脂膜が配置されている。そして、基板の配線と対向する場所を押圧する力は第１樹脂膜と第２樹脂膜を押圧する。従って、配線に曲げ応力が生じ難くすることができる。   According to this element chip, the first resin film or the second resin film is disposed at a place where the wiring is present. And the force which presses the location facing the wiring of a board | substrate presses the 1st resin film and the 2nd resin film. Therefore, it is possible to make it difficult for bending stress to occur in the wiring.

［適用例６］
上記適用例にかかる素子チップにおいて、前記第１樹脂膜は前記スパイラルインダクターを囲む閉曲線を有することを特徴とする。 [Application Example 6]
In the element chip according to the application example described above, the first resin film has a closed curve surrounding the spiral inductor.

この素子チップによれば、第１樹脂膜の形状は閉曲線を含んでいる。そして、閉曲線の内側にスパイラルインダクターが配置されている。従って、素子チップを実装するときに閉曲線の外側に接着剤を塗布することにより、スパイラルインダクターの配線間へ接着剤が侵入することを防止することができる。   According to this element chip, the shape of the first resin film includes a closed curve. And the spiral inductor is arrange | positioned inside the closed curve. Therefore, it is possible to prevent the adhesive from entering between the wirings of the spiral inductor by applying the adhesive to the outside of the closed curve when the element chip is mounted.

［適用例７］
本適用例にかかる素子内蔵基板は、上記に記載の素子チップが基板に内蔵されていることを特徴とする。 [Application Example 7]
The element built-in substrate according to this application example is characterized in that the element chip described above is built in the substrate.

この素子内蔵基板には、品質良く実装可能な薄い素子チップが内蔵されている。従って、薄くて品質の良いインダクターを備えた素子内蔵基板とすることができる。   The element-embedded substrate contains a thin element chip that can be mounted with high quality. Therefore, it is possible to provide a device-embedded substrate having a thin and high quality inductor.

［適用例８］
本適用例にかかる電子機器は、インダクターを備えた回路を有する電子機器であって、上記に記載の素子チップが前記インダクターに用いられていること特徴とする。 [Application Example 8]
An electronic apparatus according to this application example is an electronic apparatus having a circuit including an inductor, and the element chip described above is used for the inductor.

この電子機器によれば、品質良く実装可能な薄い素子チップが内蔵されている。従って、インダクターの機能を有する薄い素子チップを備えた電子機器とすることができる。   According to this electronic device, a thin element chip that can be mounted with high quality is incorporated. Accordingly, an electronic device including a thin element chip having an inductor function can be provided.

第１の実施形態にかかわり、（ａ）は素子チップの構成を示す概略斜視図、（ｂ）は、素子チップのＡ−Ａ’線に沿う模式断面図、（ｃ）は、素子チップのＢ−Ｂ’線に沿う模式断面図。In relation to the first embodiment, (a) is a schematic perspective view showing the configuration of an element chip, (b) is a schematic cross-sectional view along the line AA ′ of the element chip, and (c) is B of the element chip. A schematic cross-sectional view along the line B ′. （ａ）及び（ｂ）は素子チップを回路基板に実装した状態を示す模式図、（ｃ）は、素子チップが形成されたマザー基板を示す模式図。(A) And (b) is a schematic diagram which shows the state which mounted the element chip in the circuit board, (c) is a schematic diagram which shows the mother board | substrate with which the element chip was formed. 素子チップの製造方法を説明するための模式図。The schematic diagram for demonstrating the manufacturing method of an element chip. 素子チップの構成を示す模式断面図。The schematic cross section which shows the structure of an element chip. 第２の実施形態にかかわる素子内蔵基板の模式断面図。The schematic cross section of the element built-in board | substrate concerning 2nd Embodiment. 第３の実施形態にかかわる携帯電話の回路図。FIG. 6 is a circuit diagram of a mobile phone according to a third embodiment.

以下、本発明を具体化した実施形態について図面に従って説明する。尚、各図面における各部材は、各図面上で認識可能な程度の大きさとするため、各部材毎に縮尺を異ならせて図示している。   DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, embodiments of the invention will be described with reference to the drawings. In addition, each member in each drawing is illustrated with a different scale for each member in order to make the size recognizable on each drawing.

（第１の実施形態）
本実施形態では、スパイラルインダクターが設置された特徴的な素子チップとその製造方法との例について、図１〜図４に従って説明する。 (First embodiment)
In the present embodiment, an example of a characteristic element chip provided with a spiral inductor and a manufacturing method thereof will be described with reference to FIGS.

（素子チップ）
図１（ａ）は素子チップの構成を示す概略斜視図である。図１（ｂ）は図１（ａ）の素子チップのＡ−Ａ’線に沿う模式断面図であり、図１（ｃ）は図１（ａ）の素子チップのＢ−Ｂ’線に沿う模式断面図である。最初に素子チップ１について図１に従って説明する。素子チップ１は長方形の基板２を備えている。基板２の長手方向をＸ方向とし、基板２の平面方向でＸ方向と直交する方向をＹ方向とする。基板２の厚み方向をＺ方向とする。基板２の材質は剛性があり絶縁性がある材質であればよく、シリコン基板、ガラス基板、樹脂基板、強化材を含む樹脂基板等を用いることができる。本実施形態では、例えば、シリコン基板を採用している。 (Element chip)
FIG. 1A is a schematic perspective view showing the configuration of the element chip. 1B is a schematic cross-sectional view taken along line AA ′ of the element chip of FIG. 1A, and FIG. 1C is taken along line BB ′ of the element chip of FIG. It is a schematic cross section. First, the element chip 1 will be described with reference to FIG. The element chip 1 includes a rectangular substrate 2. The longitudinal direction of the substrate 2 is defined as the X direction, and the direction perpendicular to the X direction in the planar direction of the substrate 2 is defined as the Y direction. The thickness direction of the substrate 2 is taken as the Z direction. The substrate 2 may be made of any material having rigidity and insulation, and a silicon substrate, a glass substrate, a resin substrate, a resin substrate containing a reinforcing material, or the like can be used. In this embodiment, for example, a silicon substrate is employed.

基板２のＺ方向側の面２ａにはパッシベーション膜３が設置されている。パッシベーション膜３は絶縁性のある膜であれば良く酸化シリコン、窒化シリコンの膜を用いることができる。本実施形態では、例えば、窒化シリコンを採用している。   A passivation film 3 is provided on the surface 2 a on the Z direction side of the substrate 2. The passivation film 3 may be an insulating film, and a silicon oxide film or a silicon nitride film can be used. In this embodiment, for example, silicon nitride is employed.

パッシベーション膜３上には絶縁膜４が重ねて設置されている。絶縁膜４の外形形状は長方形であり、基板２の外形形状より小さくなっている。これにより、絶縁膜４の外形は基板２の側面に接しないようになっている。絶縁膜４の材料は絶縁性のある樹脂材料であれば良く、例えば、ポリイミドを主材料とした材料に感光性材料を添加してパターニングし易くした材料を用いることができる。   An insulating film 4 is stacked on the passivation film 3. The outer shape of the insulating film 4 is rectangular and is smaller than the outer shape of the substrate 2. Thus, the outer shape of the insulating film 4 is not in contact with the side surface of the substrate 2. The insulating film 4 may be made of an insulating resin material. For example, a material that is easily patterned by adding a photosensitive material to a material mainly made of polyimide can be used.

絶縁膜４のＺ方向側の面には配線としてのインダクター配線５が設置されている。インダクター配線５は複数の直線が直角に繋げられて螺旋形に配置されている。基板２の外形形状が長方形のときにはインダクター配線５をこの形状にすることにより基板２の面２ａの面積を有効に活用することができる。そして、インダクター配線５に電流を流すときインダクター配線５はスパイラルインダクターとして作用する。インダクター配線５の材料は導電性の材料であれば良く、金、銀、アルミニウム、銅等の金属や導電性の樹脂を用いることができる。さらに、インダクター配線５の材料は電気抵抗の小さい材料が好ましく、本実施形態では、例えば、銅を採用している。   An inductor wiring 5 as a wiring is provided on the surface of the insulating film 4 on the Z direction side. The inductor wiring 5 is arranged in a spiral shape by connecting a plurality of straight lines at right angles. When the outer shape of the substrate 2 is rectangular, the area of the surface 2a of the substrate 2 can be effectively utilized by making the inductor wiring 5 in this shape. When the current flows through the inductor wiring 5, the inductor wiring 5 acts as a spiral inductor. The material of the inductor wiring 5 may be a conductive material, and a metal such as gold, silver, aluminum, copper, or a conductive resin can be used. Furthermore, the material of the inductor wiring 5 is preferably a material having a small electric resistance. In this embodiment, for example, copper is employed.

インダクター配線５のＺ方向側にはインダクター配線５を覆うように第１樹脂膜６が配置されている。第１樹脂膜６はインダクター配線５に沿って配置され、インダクター配線５の両端を除いた総ての場所を覆っている。従って、第１樹脂膜６は螺旋状となっている。第１樹脂膜６の最外周と最外周から内側に入る場所の間には連結部６ａが配置されている。連結部６ａにより第１樹脂膜６の最外周は閉曲線６ｂとなり、第１樹脂膜６はインダクター配線５を囲む閉曲線６ｂとなる。   A first resin film 6 is arranged on the Z direction side of the inductor wiring 5 so as to cover the inductor wiring 5. The first resin film 6 is disposed along the inductor wiring 5 and covers all the places except for both ends of the inductor wiring 5. Accordingly, the first resin film 6 has a spiral shape. A connecting portion 6 a is disposed between the outermost periphery of the first resin film 6 and a place entering the inner side from the outermost periphery. Due to the connecting portion 6 a, the outermost periphery of the first resin film 6 becomes a closed curve 6 b, and the first resin film 6 becomes a closed curve 6 b surrounding the inductor wiring 5.

第１樹脂膜６は柱状に形成され、第１樹脂膜６の長手方向と直交する断面を横断面とする。第１樹脂膜６の横断面は半円形をしており、インダクター配線５の長手方向が半円形の軸方向となっている。第１樹脂膜６の材料は感光性絶縁樹脂や熱硬化性絶縁樹脂からなるもので、具体的には、エポキシ樹脂、ポリイミド樹脂やアクリル樹脂、フェノール樹脂、シリコン樹脂、シリコン変性ポリイミド樹脂、シリコン変性エポキシ樹脂、ベンゾシクロブテン、ポリベンゾオキサゾール等の材料を用いることができる。本実施形態では、例えば、エポキシ樹脂を採用している。   The first resin film 6 is formed in a columnar shape, and a cross section orthogonal to the longitudinal direction of the first resin film 6 is a cross section. The cross section of the first resin film 6 is semicircular, and the longitudinal direction of the inductor wiring 5 is the semicircular axial direction. The material of the first resin film 6 is made of a photosensitive insulating resin or a thermosetting insulating resin. Specifically, an epoxy resin, a polyimide resin or an acrylic resin, a phenol resin, a silicon resin, a silicon-modified polyimide resin, or a silicon-modified resin is used. Materials such as epoxy resin, benzocyclobutene, and polybenzoxazole can be used. In this embodiment, for example, an epoxy resin is employed.

インダクター配線５は１本の繋がった線であり、インダクター配線５の両端には第２樹脂膜７が配置されている。第２樹脂膜７は横断面が半円形の柱状をしており、第２樹脂膜７の軸方向がインダクター配線５の端における幅方向となっている。第２樹脂膜７の周壁となっている面がＺ方向を向いている。その周壁にはインダクター配線５と接続する配線としての端子８が形成されている。この端子８は第１樹脂膜６に覆われていないインダクター配線５の他の一部に相当する。第２樹脂膜７の一部はインダクター配線５の端の上に配置されている。周壁はインダクター配線５と接する場所に位置するので、端子８はインダクター配線５と接続し易くなっている。第２樹脂膜７と端子８とにより樹脂コアバンプ９が構成されている。   The inductor wiring 5 is a single connected line, and the second resin film 7 is disposed on both ends of the inductor wiring 5. The second resin film 7 has a columnar shape with a semicircular cross section, and the axial direction of the second resin film 7 is the width direction at the end of the inductor wiring 5. The surface serving as the peripheral wall of the second resin film 7 faces the Z direction. A terminal 8 as a wiring connected to the inductor wiring 5 is formed on the peripheral wall. The terminal 8 corresponds to another part of the inductor wiring 5 that is not covered with the first resin film 6. A part of the second resin film 7 is disposed on the end of the inductor wiring 5. Since the peripheral wall is located at a position where the peripheral wall is in contact with the inductor wiring 5, the terminal 8 is easily connected to the inductor wiring 5. A resin core bump 9 is constituted by the second resin film 7 and the terminal 8.

インダクター配線５の両端には第２樹脂膜７が位置し、第２樹脂膜７の間では第１樹脂膜６がインダクター配線５に沿って配置されている。従って、インダクター配線５と対向する場所には第１樹脂膜６または第２樹脂膜７が配置されている。   The second resin film 7 is located at both ends of the inductor wiring 5, and the first resin film 6 is disposed along the inductor wiring 5 between the second resin films 7. Accordingly, the first resin film 6 or the second resin film 7 is disposed at a location facing the inductor wiring 5.

第２樹脂膜７の高さと第１樹脂膜６との高さは同じ高さとなっている。第１樹脂膜６の高さを第１距離６ｃとする。そして、樹脂コアバンプ９の高さは第２樹脂膜７の高さと端子８の高さとを加算した高さである。樹脂コアバンプ９の高さを第２距離９ａとする。このとき、第２距離９ａは第１距離６ｃより長くなっている。   The height of the second resin film 7 and the height of the first resin film 6 are the same. The height of the first resin film 6 is the first distance 6c. The height of the resin core bump 9 is a height obtained by adding the height of the second resin film 7 and the height of the terminal 8. The height of the resin core bump 9 is the second distance 9a. At this time, the second distance 9a is longer than the first distance 6c.

第２樹脂膜７の材料は第１樹脂膜６の材料と同様の材料を用いることができる。本実施形態では、例えば、エポキシ樹脂を採用している。端子８の材料は電気伝導性の良い材料であれば良く、金、銀、銅、アルミニウム、鉛、チタン、タングステン等の金属や合金を用いることができる。端子８は単層の膜でも複層でも良い。本実施形態では、例えば、金を採用している。   The material of the second resin film 7 can be the same material as that of the first resin film 6. In this embodiment, for example, an epoxy resin is employed. The material of the terminal 8 may be any material having good electrical conductivity, and a metal or alloy such as gold, silver, copper, aluminum, lead, titanium, or tungsten can be used. The terminal 8 may be a single layer film or multiple layers. In the present embodiment, for example, gold is adopted.

基板２の平面視において基板２のＸ方向両端付近には第３樹脂膜１０が配置されている。第３樹脂膜１０は横断面が半円形の柱状をしており、第３樹脂膜１０の軸方向がＹ方向に延在して配置されている。そして、第３樹脂膜１０はインダクター配線５を囲む場所に位置している。   The third resin film 10 is disposed in the vicinity of both ends in the X direction of the substrate 2 in a plan view of the substrate 2. The third resin film 10 has a columnar shape with a semicircular cross section, and the third resin film 10 is arranged such that the axial direction of the third resin film 10 extends in the Y direction. The third resin film 10 is located at a location surrounding the inductor wiring 5.

基板２の平面視にて第１樹脂膜６は螺旋状となっている。この形状のために第１樹脂膜６同士が隣り合う場所が形成されている。その隣り合う第１樹脂膜６同士の間が広くなっている場所に第４樹脂膜１１が３個設置されている。第４樹脂膜１１は横断面が半円形の柱状をしており、柱状の軸方向をＹ方向にして配置されている。第３樹脂膜１０及び第４樹脂膜１１の個数と大きさとは限定されない。また、第３樹脂膜１０及び第４樹脂膜１１は第１樹脂膜６と接触しないように配置されている。   The first resin film 6 has a spiral shape in plan view of the substrate 2. Due to this shape, a place where the first resin films 6 are adjacent to each other is formed. Three fourth resin films 11 are provided at a location where the space between the adjacent first resin films 6 is wide. The fourth resin film 11 has a columnar shape with a semicircular cross section, and the columnar axial direction is arranged in the Y direction. The number and size of the third resin film 10 and the fourth resin film 11 are not limited. The third resin film 10 and the fourth resin film 11 are arranged so as not to contact the first resin film 6.

図２（ａ）及び図２（ｂ）は素子チップを回路基板に実装した状態を示す模式図である。図２（ａ）及び図２（ｂ）に示すように、接着剤１２を挟んで素子チップ１と回路基板１３が接着されている。接着剤１２が乾燥するとき接着剤１２に含まれる溶媒が揮発することにより接着剤１２が収縮する。これにより、素子チップ１と回路基板１３とが接近するので樹脂コアバンプ９が回路基板１３に押圧される。回路基板１３には端子１３ａが形成されており、端子８と端子１３ａとが押圧される。そして、端子８と端子１３ａとの間で通電可能となる。   2A and 2B are schematic views showing a state in which the element chip is mounted on the circuit board. As shown in FIGS. 2A and 2B, the element chip 1 and the circuit board 13 are bonded to each other with the adhesive 12 interposed therebetween. When the adhesive 12 dries, the solvent contained in the adhesive 12 volatilizes and the adhesive 12 contracts. Thereby, since the element chip 1 and the circuit board 13 approach, the resin core bump 9 is pressed against the circuit board 13. A terminal 13a is formed on the circuit board 13, and the terminal 8 and the terminal 13a are pressed. And it becomes possible to supply electricity between the terminal 8 and the terminal 13a.

第２距離９ａは第１距離６ｃより端子８の厚みの距離だけ長くなっており、さらに、樹脂コアバンプ９と回路基板１３との間には端子１３ａが位置する。これにより、実装後の第２樹脂膜７は端子８及び端子１３ａの厚みに相当する長さ分第１樹脂膜６よりさらに圧縮させられる。そして、第２樹脂膜７が圧縮した分の反力により端子８と端子１３ａとが互いに押圧させられるので、端子８と端子１３ａと間で確実に電気的導通をとることができる。   The second distance 9 a is longer than the first distance 6 c by the distance of the terminal 8, and the terminal 13 a is located between the resin core bump 9 and the circuit board 13. Thereby, the second resin film 7 after being mounted is further compressed than the first resin film 6 by a length corresponding to the thickness of the terminal 8 and the terminal 13a. Since the terminal 8 and the terminal 13a are pressed against each other by the reaction force corresponding to the compression of the second resin film 7, it is possible to reliably establish electrical continuity between the terminal 8 and the terminal 13a.

素子チップ１を回路基板１３に実装するとき、素子チップ１は回路基板１３に押圧される。このとき、素子チップ１が受ける力は、第１樹脂膜６、第２樹脂膜７、第３樹脂膜１０、第４樹脂膜１１を介して回路基板１３を押圧する。従って、基板２は多くの場所にて回路基板１３からの反力を受けるので、基板２に曲げ応力が発生しないようにすることができる。   When the element chip 1 is mounted on the circuit board 13, the element chip 1 is pressed against the circuit board 13. At this time, the force received by the element chip 1 presses the circuit board 13 through the first resin film 6, the second resin film 7, the third resin film 10, and the fourth resin film 11. Accordingly, since the substrate 2 receives the reaction force from the circuit board 13 in many places, it is possible to prevent bending stress from being generated in the substrate 2.

詳しくは、第１樹脂膜６がインダクター配線５に沿って位置するので、インダクター配線５に均等に圧力が加わるようになっている。隣り合うインダクター配線５の間の間隔が長い場所には第４樹脂膜１１が設置されている。これにより、隣り合うインダクター配線５の間の距離がある場所でも、基板２に均等に圧力が加わるようになっている。さらに、基板２のＸ方向両端の付近には第３樹脂膜１０が設置されている。これにより、基板２のＸ方向両端が押圧されるときにも、押圧された力を第３樹脂膜１０が回路基板１３に伝えることにより、基板２に曲げ応力が加わらないようになっている。   Specifically, since the first resin film 6 is located along the inductor wiring 5, the pressure is evenly applied to the inductor wiring 5. A fourth resin film 11 is provided at a place where the distance between adjacent inductor wires 5 is long. As a result, even when there is a distance between the adjacent inductor wirings 5, pressure is evenly applied to the substrate 2. Further, the third resin film 10 is provided in the vicinity of both ends of the substrate 2 in the X direction. As a result, even when both ends of the substrate 2 in the X direction are pressed, the third resin film 10 transmits the pressed force to the circuit board 13 so that no bending stress is applied to the substrate 2.

第１樹脂膜６の最外周は閉曲線６ｂとなっており、接着剤１２はこの閉曲線６ｂの外周側に塗布される。そして、第１樹脂膜６の閉曲線６ｂの内周には接着剤１２が侵入しない。これにより、インダクター配線５の間に接着剤１２が存在しない空洞となった状態を維持することができる。そして、隣り合うインダクター配線５の間に接着剤１２が存在するときには誘電率が高くなるため、隣り合うインダクター配線５の間に浮遊容量が形成される。本実施形態では、インダクター配線５の間は空洞となっているので誘電率を低い状態に維持することができる。従って、隣り合うインダクター配線５の間に浮遊容量が形成されることを防止することができる。   The outermost periphery of the first resin film 6 is a closed curve 6b, and the adhesive 12 is applied to the outer periphery of the closed curve 6b. The adhesive 12 does not enter the inner periphery of the closed curve 6b of the first resin film 6. As a result, it is possible to maintain a state in which the adhesive 12 does not exist between the inductor wires 5. When the adhesive 12 is present between the adjacent inductor wirings 5, the dielectric constant becomes high, so that stray capacitance is formed between the adjacent inductor wirings 5. In this embodiment, since the space between the inductor wirings 5 is a cavity, the dielectric constant can be maintained in a low state. Accordingly, stray capacitance can be prevented from being formed between the adjacent inductor wirings 5.

（素子チップの製造方法）
次に、素子チップ１の製造方法について説明する。図２（ｃ）は、素子チップが形成されたマザー基板を示す模式図である。図２（ｃ）に示すように、素子チップ１は円板状のマザー基板１４上にマトリックス状に形成される。そして、切断予定線１５に沿ってマザー基板１４が切断されることにより、素子チップ１が分離される。続いて、工程順に沿って図３を用いて製造方法を説明する。図３は、素子チップの製造方法を説明するための模式図である。 (Method for manufacturing element chip)
Next, a method for manufacturing the element chip 1 will be described. FIG. 2C is a schematic diagram showing a mother substrate on which element chips are formed. As shown in FIG. 2C, the element chips 1 are formed in a matrix on a disk-like mother substrate 14. Then, the element substrate 1 is separated by cutting the mother substrate 14 along the planned cutting line 15. Then, a manufacturing method is demonstrated using FIG. 3 along process order. FIG. 3 is a schematic diagram for explaining a method for manufacturing an element chip.

まず、図３（ａ）に示すように、マザー基板１４の１つの面にパッシベーション膜３を形成する。パッシベーション膜３を形成する方法はスパッタ法、蒸着法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｏｎ）法等の各種の方法を用いることができる。   First, as shown in FIG. 3A, the passivation film 3 is formed on one surface of the mother substrate 14. As a method of forming the passivation film 3, various methods such as a sputtering method, a vapor deposition method, and a CVD (Chemical Vapor Deposition) method can be used.

次に、図３（ｂ）に示すように、パッシベーション膜３上に絶縁膜４を積層する。絶縁膜４の形成方法は、まず、ポリイミドを主材料とした材料に感光性材料を添加し溶媒にて希釈した膜材料液を調合する。スピンコーター法等を用いて例えば１０μｍ〜２０μｍ程度の厚さにパッシベーション膜３上に膜材料液を塗布する。次に、塗布した膜材料液をプリベークして樹脂膜を形成する。続いて、樹脂膜上にフォトマスクを配置し、このフォトマスク上に露光光を照射する。そして、フォトマスクの開口部内に露出する樹脂膜を露光した後に、現像処理を行なう。これにより、切断予定線１５に近い場所の絶縁膜４が除去され、絶縁膜４は長方形に形成される。マザー基板１４を切断するときに回転刃を切断予定線１５に沿って進行させる。このとき、回転刃が絶縁膜４に触れて絶縁膜４の一部が剥がれることを防止することができる。   Next, as shown in FIG. 3B, an insulating film 4 is laminated on the passivation film 3. The insulating film 4 is formed by first preparing a film material solution obtained by adding a photosensitive material to a material mainly composed of polyimide and diluting with a solvent. A film material solution is applied on the passivation film 3 to a thickness of, for example, about 10 μm to 20 μm by using a spin coater method or the like. Next, the applied film material solution is pre-baked to form a resin film. Subsequently, a photomask is disposed on the resin film, and exposure light is irradiated onto the photomask. Then, after the resin film exposed in the opening of the photomask is exposed, development processing is performed. As a result, the insulating film 4 near the cutting planned line 15 is removed, and the insulating film 4 is formed in a rectangular shape. When cutting the mother substrate 14, the rotary blade is advanced along the planned cutting line 15. At this time, it can be prevented that the rotary blade touches the insulating film 4 and a part of the insulating film 4 is peeled off.

次に、図３（ｃ）に示すように、絶縁膜４上にインダクター配線５を形成する。インダクター配線５の形成方法は、まず、絶縁膜４上に第１シード層を積層する。第１シード層は絶縁膜４とインダクター配線５との密着性を良くするための膜である。第１シード層の材料には例えば、チタン、タングステン、チタンとタングステンとの合金等を用いることができる。本実施形態では、例えば、チタンとタングステンとの合金を採用している。第１シード層を形成する方法はスパッタ法、蒸着法、ＣＶＤ法等の各種の方法を用いることができる。   Next, as shown in FIG. 3C, inductor wiring 5 is formed on the insulating film 4. The inductor wiring 5 is formed by first laminating a first seed layer on the insulating film 4. The first seed layer is a film for improving the adhesion between the insulating film 4 and the inductor wiring 5. For example, titanium, tungsten, an alloy of titanium and tungsten, or the like can be used as the material of the first seed layer. In this embodiment, for example, an alloy of titanium and tungsten is employed. As a method for forming the first seed layer, various methods such as a sputtering method, a vapor deposition method, and a CVD method can be used.

続いて、第１シード層と重ねて配線下地層を形成する。配線下地層はインダクター配線５と同じ材料からなる層であり、本実施形態では、例えば、銅を用いている。配線下地層を形成する方法はスパッタ法、蒸着法、ＣＶＤ法等の各種の方法を用いることができる。   Subsequently, a wiring base layer is formed so as to overlap with the first seed layer. The wiring base layer is a layer made of the same material as that of the inductor wiring 5. In this embodiment, for example, copper is used. As a method for forming the wiring underlayer, various methods such as a sputtering method, a vapor deposition method, and a CVD method can be used.

次に、配線下地層と重ねて第１レジスト膜を形成する。第１レジスト膜はパッシベーション膜３を形成する方法と同様の方法にて形成することができる。そして、第１レジスト膜はインダクター配線５の形状に配線下地層が露出するようにパターニングされる。   Next, a first resist film is formed so as to overlap with the wiring base layer. The first resist film can be formed by a method similar to the method for forming the passivation film 3. Then, the first resist film is patterned in the shape of the inductor wiring 5 so that the wiring base layer is exposed.

続いて、電気めっき法を用いて配線下地層に銅の金属膜を積層することによりインダクター配線５を形成する。次に、第１レジスト膜を除去した後、露出する配線下地層と第１シード層とをエッチングして除去する。第１レジスト膜の除去は剥離液に浸漬して除去する方法やドライエッチングして除去する方法を用いることができる。配線下地層と第１シード層とを除去する方法も、例えばプラズマを用いたドライエッチングや、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）、薬液を用いるウエットエッチング、等、任意の手法を採用することができる。配線下地層と第１シード層はインダクター配線５に比べて薄い膜でありエッチング条件を調整することにより完全に除去することができる。   Subsequently, the inductor wiring 5 is formed by laminating a copper metal film on the wiring base layer using electroplating. Next, after removing the first resist film, the exposed wiring base layer and the first seed layer are removed by etching. The first resist film can be removed by dipping in a stripping solution or by dry etching. As a method for removing the wiring base layer and the first seed layer, for example, any method such as dry etching using plasma, reactive ion etching (RIE), wet etching using a chemical solution, or the like is adopted. be able to. The wiring underlayer and the first seed layer are thinner than the inductor wiring 5 and can be completely removed by adjusting the etching conditions.

次に、図３（ｄ）に示すように、絶縁膜４及びインダクター配線５上に第１樹脂膜６、連結部６ａ、第２樹脂膜７、第３樹脂膜１０、第４樹脂膜１１を形成する。これらの樹脂膜の形成方法は、まず、エポキシ系樹脂を主材料とした材料に感光性材料を添加し溶媒にて希釈した膜材料液を調合する。この膜材料液を、スピンコーター法等を用いて、絶縁膜４及びインダクター配線５上に塗布する。次に、塗布した膜材料液をプリベークして樹脂膜を形成する。   Next, as shown in FIG. 3D, the first resin film 6, the connecting portion 6 a, the second resin film 7, the third resin film 10, and the fourth resin film 11 are formed on the insulating film 4 and the inductor wiring 5. Form. In order to form these resin films, first, a film material solution is prepared by adding a photosensitive material to a material mainly composed of an epoxy resin and diluting with a solvent. This film material solution is applied onto the insulating film 4 and the inductor wiring 5 by using a spin coater method or the like. Next, the applied film material solution is pre-baked to form a resin film.

続いて、樹脂膜上にフォトマスクを配置し、このフォトマスク上から露光光を照射する。そして、フォトマスクの開口部内に露出する樹脂膜を露光した後に、現像処理を行なう。露光光の照射方向等の露光条件を調整することにより現像後に得られる樹脂膜の横断面を略半円形状または略半楕円形状に近いパターンにする。次に、樹脂膜が軟化し表面が溶融する温度まで樹脂膜を加熱する。このようにして加熱し溶融させた後で常温に戻すことにより、横断面が略半円形状の樹脂膜が形成される。   Subsequently, a photomask is disposed on the resin film, and exposure light is irradiated from above the photomask. Then, after the resin film exposed in the opening of the photomask is exposed, development processing is performed. By adjusting the exposure conditions such as the irradiation direction of the exposure light, the cross section of the resin film obtained after development is made a pattern that is almost semicircular or nearly semielliptical. Next, the resin film is heated to a temperature at which the resin film softens and the surface melts. The resin film having a substantially semicircular cross section is formed by returning to room temperature after heating and melting in this manner.

加熱処理によってその表面が軟化・溶融し、固化する過程で、表面状態が全体的になだらかに湾曲する連続曲面になる。略半円形状に形成された横断面について言えば、周壁全体が連続したなだらかな湾曲線になって、横断面がさらに半円に近い形状になる。つまり、樹脂が軟化し表面が溶融すると周壁が自重によって垂れることにより、横断面形状がより半円に近い形状になる。尚、本実施形態では樹脂膜の横断面形状を半円形状にしたが、横断面形状を台形形状にしても良い。この工程では第１樹脂膜６、連結部６ａ、第２樹脂膜７、第３樹脂膜１０、第４樹脂膜１１は同時に形成される。   In the process of softening, melting, and solidifying the surface by heat treatment, the surface state becomes a continuous curved surface that gently curves as a whole. Speaking of the cross section formed in a substantially semicircular shape, the entire peripheral wall becomes a continuous and gently curved line, and the cross section becomes a shape closer to a semicircle. That is, when the resin softens and the surface melts, the peripheral wall hangs down by its own weight, so that the cross-sectional shape becomes a shape closer to a semicircle. In this embodiment, the cross-sectional shape of the resin film is a semicircular shape, but the cross-sectional shape may be a trapezoidal shape. In this step, the first resin film 6, the connecting portion 6a, the second resin film 7, the third resin film 10, and the fourth resin film 11 are formed simultaneously.

次に、図３（ｅ）に示すように、樹脂コアバンプ９の端子８を形成する。端子８の形成方法は、まず、絶縁膜４、第１樹脂膜６、連結部６ａ、第２樹脂膜７、第３樹脂膜１０、第４樹脂膜１１上に第２シード層を積層する。この第２シード層の材料は第１シード層と同じ材料であり、本実施形態では、例えば、チタンとタングステンとの合金を採用している。第２シード層と重ねて端子層を形成する。端子層は端子８の材料からなる金属の層であり、本実施形態では、例えば、金を採用している。第２シード層及び端子層を形成する方法はスパッタ法、蒸着法、ＣＶＤ法等の各種の方法を用いることができる。   Next, as shown in FIG. 3E, the terminals 8 of the resin core bumps 9 are formed. The terminal 8 is formed by first laminating a second seed layer on the insulating film 4, the first resin film 6, the connecting portion 6 a, the second resin film 7, the third resin film 10, and the fourth resin film 11. The material of the second seed layer is the same material as that of the first seed layer. In this embodiment, for example, an alloy of titanium and tungsten is used. A terminal layer is formed overlying the second seed layer. The terminal layer is a metal layer made of the material of the terminal 8. In this embodiment, for example, gold is used. As a method for forming the second seed layer and the terminal layer, various methods such as a sputtering method, a vapor deposition method, and a CVD method can be used.

次に、端子層と重ねて第２レジスト膜を形成する。第２レジスト膜は第１レジスト膜を形成する方法と同様の方法にて形成することができる。続いて、第２レジスト膜上にフォトマスクを配置し、このフォトマスク上から露光光を照射する。そして、フォトマスクの開口部内に露出する樹脂膜を露光した後に、現像処理を行なう。これにより、端子８の形状に金の端子層が覆われるように第２レジスト膜がパターニングされる。次に、端子層をエッチングして除去する。このエッチングを除去する方法は、例えばプラズマを用いたドライエッチングや、薬液を用いるウエットエッチングを用いることができる。   Next, a second resist film is formed so as to overlap with the terminal layer. The second resist film can be formed by a method similar to the method for forming the first resist film. Subsequently, a photomask is disposed on the second resist film, and exposure light is irradiated from above the photomask. Then, after the resin film exposed in the opening of the photomask is exposed, development processing is performed. Thus, the second resist film is patterned so that the gold terminal layer is covered with the shape of the terminal 8. Next, the terminal layer is removed by etching. As a method for removing this etching, for example, dry etching using plasma or wet etching using a chemical solution can be used.

続いて、第２レジスト膜を除去することにより、端子８が露出する。尚、第２レジスト膜を除去方法は、第１レジスト膜を除去する方法と同様に、剥離液に浸漬して除去する方法やドライエッチングして除去する方法を用いることができる。次に、第２シード層をエッチングして除去する。第２シード層を除去する方法も、第１シード層を除去する方法と同様の方法を用いることができる。第２シード層は端子８に比べて薄い膜でありエッチング条件を調整することにより完全に除去することができる。   Subsequently, the terminal 8 is exposed by removing the second resist film. As the method for removing the second resist film, similarly to the method for removing the first resist film, a method of removing by immersing in a stripping solution or a method of removing by dry etching can be used. Next, the second seed layer is removed by etching. The method for removing the second seed layer can be the same method as the method for removing the first seed layer. The second seed layer is a thin film compared to the terminal 8 and can be completely removed by adjusting the etching conditions.

次に、マザー基板１４を切断予定線１５にて切断する。マザー基板１４を粘着性のあるシートに貼る。続いて、先端にダイヤモンド粉が塗布された回転刃を用いて切断予定線１５に沿って切り込みを入れる。この後、シートを広げることにより切断予定線１５に沿ってマザー基板１４が破断するので各素子チップ１がチップ状に分離する。その結果、図３（ｆ）に示すように、素子チップ１が完成する。   Next, the mother substrate 14 is cut along the planned cutting line 15. The mother substrate 14 is attached to an adhesive sheet. Subsequently, a cutting is made along the planned cutting line 15 by using a rotary blade with a diamond powder applied to the tip. Thereafter, the mother substrate 14 is broken along the planned cutting line 15 by spreading the sheet, so that each element chip 1 is separated into chips. As a result, the element chip 1 is completed as shown in FIG.

（比較例）
図４は素子チップの構成を示す模式断面図である。図４において、素子チップ１８にはインダクター配線５が形成され、インダクター配線５を覆って第５樹脂膜１９が配置されている。この第５樹脂膜１９は隣り合うインダクター配線５の間にも配置されている。隣り合うインダクター配線５の間に第５樹脂膜１９が存在するときには誘電率が高くなるため、隣り合うインダクター配線５の間に浮遊容量が形成される。その結果、素子チップ１８をインダクターとして用いたときにはＱ値の低いインダクターとなる。 (Comparative example)
FIG. 4 is a schematic cross-sectional view showing the configuration of the element chip. In FIG. 4, the inductor wiring 5 is formed on the element chip 18, and the fifth resin film 19 is disposed so as to cover the inductor wiring 5. The fifth resin film 19 is also disposed between the adjacent inductor wires 5. Since the dielectric constant increases when the fifth resin film 19 exists between the adjacent inductor wirings 5, a stray capacitance is formed between the adjacent inductor wirings 5. As a result, when the element chip 18 is used as an inductor, the inductor has a low Q value.

上述したように、本実施形態によれば、以下の効果を有する。
（１）本実施形態によれば、素子チップ１を実装するとき、基板２に接着剤１２を塗布して固定する。そして、素子チップ１を押圧した状態にて接着剤１２が固化される。このとき、基板２が薄いときには基板２に曲げ応力が生じないように押圧する必要がある。本実施形態ではインダクター配線５に沿って第１樹脂膜６が配置されている。さらに、第１樹脂膜６が配置されない場所には第２樹脂膜７が配置されている。従って、第１樹脂膜６及び第２樹脂膜７の配置された場所は樹脂膜の弾力性が作用するので特定の部分に応力が集中することを防止できる。その結果、配線が配置された場所に曲げ応力が生じることを防止できる。 As described above, this embodiment has the following effects.
(1) According to this embodiment, when the element chip 1 is mounted, the adhesive 12 is applied and fixed to the substrate 2. Then, the adhesive 12 is solidified while the element chip 1 is pressed. At this time, when the substrate 2 is thin, it is necessary to press the substrate 2 so that no bending stress is generated. In the present embodiment, the first resin film 6 is disposed along the inductor wiring 5. Further, a second resin film 7 is disposed at a place where the first resin film 6 is not disposed. Therefore, since the elasticity of the resin film acts at the place where the first resin film 6 and the second resin film 7 are arranged, it is possible to prevent stress from being concentrated on a specific portion. As a result, it is possible to prevent a bending stress from being generated at the place where the wiring is disposed.

（２）本実施形態によれば、第１樹脂膜６の厚みを第１距離６ｃとしている。さらに、樹脂コアバンプ９の厚みを第２距離９ａとしている。そして、第２距離９ａは第１距離６ｃより長い距離となっている。従って、第１樹脂膜６よりも樹脂コアバンプ９上の端子８の方が基板２より離れた場所に位置している。素子チップ１を実装するときに素子チップ１を押圧する。このときまず樹脂コアバンプ９上の端子８が押圧された後、次に第１樹脂膜６が押圧される。従って、実装する相手である回路基板１３の端子１３ａと樹脂コアバンプ９の端子８とは確実に接触できるので、確実に導通させることができる。   (2) According to the present embodiment, the thickness of the first resin film 6 is set to the first distance 6c. Furthermore, the thickness of the resin core bump 9 is set to the second distance 9a. The second distance 9a is longer than the first distance 6c. Accordingly, the terminal 8 on the resin core bump 9 is located at a position farther from the substrate 2 than the first resin film 6. The element chip 1 is pressed when the element chip 1 is mounted. At this time, the terminal 8 on the resin core bump 9 is first pressed, and then the first resin film 6 is pressed. Therefore, since the terminal 13a of the circuit board 13 which is the mounting partner and the terminal 8 of the resin core bump 9 can be reliably contacted, it is possible to reliably establish conduction.

（３）本実施形態によれば、インダクター配線５の周囲に２つの第３樹脂膜１０が位置している。素子チップ１を押圧するとき、インダクター配線５の周囲に加わる力は第３樹脂膜１０を押圧する。これにより、インダクター配線５の周囲に加わる力によって基板２に曲げ応力が加わることを防止することができる。   (3) According to the present embodiment, the two third resin films 10 are located around the inductor wiring 5. When pressing the element chip 1, the force applied around the inductor wiring 5 presses the third resin film 10. Thereby, it is possible to prevent the bending stress from being applied to the substrate 2 due to the force applied around the inductor wiring 5.

（４）本実施形態によれば、第１樹脂膜６はインダクター配線５に沿って配置されているので、第１樹脂膜６はインダクター配線５と同様の形状となっている。インダクター配線５において隣り合う配線と配線との間隔が大きい場所では、隣り合う第１樹脂膜６の間隔も大きくなる。そして、押圧される基板２により第１樹脂膜６が変形し易くなる。この場所には隣り合う第１樹脂膜６の間に第４樹脂膜１１が設置されている。これにより、押圧される基板２の力は第４樹脂膜１１を押圧するので、特定の場所の第１樹脂膜６が変形し易くなることを防止することができる。   (4) According to this embodiment, since the first resin film 6 is disposed along the inductor wiring 5, the first resin film 6 has the same shape as the inductor wiring 5. In the inductor wiring 5, where the distance between adjacent wirings is large, the distance between the adjacent first resin films 6 also increases. The first resin film 6 is easily deformed by the pressed substrate 2. In this place, the fourth resin film 11 is disposed between the adjacent first resin films 6. Thereby, since the force of the pressed substrate 2 presses the fourth resin film 11, it is possible to prevent the first resin film 6 at a specific place from being easily deformed.

（５）本実施形態によれば、インダクター配線５のある場所には第１樹脂膜６または第２樹脂膜７が配置されている。そして、基板２のインダクター配線５と対向する場所を押圧する力は第１樹脂膜６と第２樹脂膜７との少なくとも一方を押圧する。従って、インダクター配線５に曲げ応力がかかり難くすることができる。   (5) According to this embodiment, the first resin film 6 or the second resin film 7 is disposed at a place where the inductor wiring 5 is present. And the force which presses the location facing the inductor wiring 5 of the board | substrate 2 presses at least one of the 1st resin film 6 and the 2nd resin film 7. FIG. Therefore, it is possible to make it difficult to apply bending stress to the inductor wiring 5.

（６）本実施形態によれば、第１樹脂膜６及び連結部６ａにより閉曲線６ｂが形成されている。そして、閉曲線６ｂの内側にインダクター配線５が配置されている。従って、素子チップ１を実装するときに閉曲線６ｂの外側に接着剤を塗布することにより、インダクター配線５の配線間への接着剤の侵入を防止することができる。   (6) According to this embodiment, the closed curve 6b is formed by the 1st resin film 6 and the connection part 6a. And the inductor wiring 5 is arrange | positioned inside the closed curve 6b. Therefore, the adhesive can be prevented from entering between the wirings of the inductor wiring 5 by applying the adhesive on the outside of the closed curve 6b when the element chip 1 is mounted.

（７）本実施形態によれば、インダクター配線５に囲まれた場所に樹脂コアバンプ９が設置されている。素子チップ１の端子に半田バンプを用いる方法がある。このとき、半田バンプは金属の塊りであり、電磁波により渦電流が形成されるので、エネルギーが損失する。本実施形態の樹脂コアバンプ９では膜状の端子８を用いているので渦電流が形成され難くなっている。従って、端子８によるエネルギー損失を小さくすることができる。   (7) According to the present embodiment, the resin core bump 9 is installed in a place surrounded by the inductor wiring 5. There is a method of using solder bumps for the terminals of the element chip 1. At this time, the solder bump is a lump of metal, and an eddy current is formed by the electromagnetic wave, so that energy is lost. In the resin core bump 9 of this embodiment, since the film-like terminal 8 is used, it is difficult to form an eddy current. Therefore, energy loss due to the terminal 8 can be reduced.

（８）本実施形態によれば、端子８に樹脂コアバンプ９を設置している。端子８に半田バンプを設置するときには半田ボールを設置するのに適した広さの端子８が必要となる。樹脂コアバンプ９は半田ボールを設置するときに比べて、狭い範囲に端子８を設置することができる。また、実装後の基板２と回路基板１３との間は半田ボールの大きさ以上の距離になる。そのときに比べて、樹脂コアバンプ９を用いるときには実装後の基板２と回路基板１３との間を狭くすることができる。   (8) According to this embodiment, the resin core bumps 9 are installed on the terminals 8. When solder bumps are installed on the terminals 8, the terminals 8 having a size suitable for installing solder balls are required. The resin core bump 9 can be provided with the terminals 8 in a narrower range than when the solder balls are installed. Further, the distance between the mounted board 2 and the circuit board 13 is not less than the size of the solder ball. Compared with that time, when the resin core bump 9 is used, the space between the mounted substrate 2 and the circuit substrate 13 can be narrowed.

（９）本実施形態によれば、第１樹脂膜６はインダクター配線５に沿って配置されている。インクジェット法や印刷法を用いて樹脂膜材料を第１樹脂膜６に塗布する場合には、引用例における第５樹脂膜１９に比べて樹脂膜材料の消費量を少なくすることができる。従って、省資源な構造にすることができる。   (9) According to the present embodiment, the first resin film 6 is disposed along the inductor wiring 5. When the resin film material is applied to the first resin film 6 using the ink jet method or the printing method, the consumption amount of the resin film material can be reduced as compared with the fifth resin film 19 in the cited example. Accordingly, a resource-saving structure can be achieved.

（第２の実施形態）
次に、素子チップを内蔵した基板の一実施形態について図５の素子内蔵基板の模式断面図を用いて説明する。本実施形態が第１の実施形態と異なるところは、素子チップが基板に内蔵されている点にある。尚、第１の実施形態と同じ点については説明を省略する。 (Second Embodiment)
Next, an embodiment of a substrate incorporating an element chip will be described with reference to the schematic cross-sectional view of the element-embedded substrate of FIG. This embodiment is different from the first embodiment in that the element chip is built in the substrate. Note that description of the same points as in the first embodiment is omitted.

すなわち、本実施形態では、図５に示すように素子内蔵基板２１は第１基板２２及び第２基板２３を備えている。そして、第１基板２２と第２基板２３とは樹脂層２４を挟んで積層されている。第１基板２２の外側の面には所定のパターンの配線２５が形成され、第２基板２３の外側の面にも所定のパターンの配線２５が形成されている。そして、第１基板２２、樹脂層２４、第２基板２３を貫通して貫通電極２６が形成されている。この貫通電極２６により第１基板２２上の配線２５と第２基板２３上の配線２５とが電気的に接続されている。説明をわかり易くするために図中に貫通電極２６は１つのみ記載されているが、必要に応じて複数の貫通電極２６が設置されても良い。   That is, in the present embodiment, the element-embedded substrate 21 includes a first substrate 22 and a second substrate 23 as shown in FIG. The first substrate 22 and the second substrate 23 are stacked with the resin layer 24 interposed therebetween. A predetermined pattern of wiring 25 is formed on the outer surface of the first substrate 22, and a predetermined pattern of wiring 25 is also formed on the outer surface of the second substrate 23. A through electrode 26 is formed through the first substrate 22, the resin layer 24, and the second substrate 23. With the through electrode 26, the wiring 25 on the first substrate 22 and the wiring 25 on the second substrate 23 are electrically connected. For ease of explanation, only one through electrode 26 is shown in the figure, but a plurality of through electrodes 26 may be provided as necessary.

第１基板２２の内側の面には端子２７が設置され、端子２７と樹脂コアバンプ９とが接触するように素子チップ１が第１基板２２に実装されている。そして、素子チップ１は樹脂層２４に覆われている。従って、素子チップ１は素子内蔵基板２１に内蔵されている。端子２７は図示しない配線により貫通電極２６と接続されている。   Terminals 27 are installed on the inner surface of the first substrate 22, and the element chip 1 is mounted on the first substrate 22 so that the terminals 27 and the resin core bumps 9 are in contact with each other. The element chip 1 is covered with a resin layer 24. Therefore, the element chip 1 is built in the element built-in substrate 21. The terminal 27 is connected to the through electrode 26 by a wiring (not shown).

第２基板２３の配線２５にはキャパシターや抵抗等の受動素子２８や図示しない能動素子が配置され、これらの素子と素子チップ１とが電気回路を構成している。   Passive elements 28 such as capacitors and resistors and active elements (not shown) are arranged on the wiring 25 of the second substrate 23, and these elements and the element chip 1 constitute an electric circuit.

上述したように、本実施形態によれば、以下の効果を有する。
（１）本実施形態によれば、素子内蔵基板２１には、品質良く実装可能な薄い素子チップ１が内蔵されている。従って、品質の良いインダクターを備えた素子内蔵基板２１とすることができる。 As described above, this embodiment has the following effects.
(1) According to the present embodiment, the element-embedded substrate 21 contains the thin element chip 1 that can be mounted with high quality. Therefore, the element-embedded substrate 21 having a high quality inductor can be obtained.

（第３の実施形態）
次に、素子チップを内蔵した携帯電話の一実施形態について図６の携帯電話の回路図を用いて説明する。本実施形態が第１の実施形態と異なるところは、素子チップが携帯電話に内蔵されている点にある。尚、第１の実施形態と同じ点については説明を省略する。 (Third embodiment)
Next, an embodiment of a mobile phone incorporating an element chip will be described with reference to the circuit diagram of the mobile phone in FIG. This embodiment is different from the first embodiment in that an element chip is built in a mobile phone. Note that description of the same points as in the first embodiment is omitted.

すなわち、本実施形態では図６に示すように電子機器としての携帯電話３０はアンテナ３１を備えている。そして、アンテナ３１はマッチング回路３２と接続され、アンテナ３１を通過する電波により生じた電圧信号はマッチング回路３２に入力される。そして、マッチング回路３２は高周波集積回路３３と接続される。マッチング回路３２はアンテナ３１と高周波集積回路３３の入力インピーダンスとのインピーダンスマッチングを行う回路であり、インダクターやキャパシター等の素子を組み合わせた回路を用いることができる。このマッチング回路３２のインダクターに素子チップ１が用いられている。   That is, in the present embodiment, as shown in FIG. 6, the mobile phone 30 as an electronic device includes an antenna 31. The antenna 31 is connected to the matching circuit 32, and a voltage signal generated by the radio wave passing through the antenna 31 is input to the matching circuit 32. The matching circuit 32 is connected to the high frequency integrated circuit 33. The matching circuit 32 is a circuit that performs impedance matching between the antenna 31 and the input impedance of the high-frequency integrated circuit 33, and a circuit in which elements such as an inductor and a capacitor are combined can be used. The element chip 1 is used for the inductor of the matching circuit 32.

高周波集積回路３３は高周波信号からデータ信号を復調する機能と、データ信号を高周波信号へ変調する機能を備えている。高周波集積回路３３は制御回路３４と接続され、復調したデータ信号を制御回路３４に出力する。さらに、高周波集積回路３３はデータ信号を制御回路３４から入力して変調した後、高周波信号をマッチング回路３２を経てアンテナ３１に出力する。   The high frequency integrated circuit 33 has a function of demodulating a data signal from a high frequency signal and a function of modulating the data signal into a high frequency signal. The high frequency integrated circuit 33 is connected to the control circuit 34 and outputs a demodulated data signal to the control circuit 34. Further, the high frequency integrated circuit 33 receives the data signal from the control circuit 34 and modulates it, and then outputs the high frequency signal to the antenna 31 via the matching circuit 32.

制御回路３４には表示装置３５、入力装置３６、音声出力装置３７が接続されている。表示装置３５は文字や画像を表示する装置であり、液晶表示装置や有機エレクトロルミネッセンス表示装置等を用いることができる。入力装置３６はキーパッド、カメラ、マイクロフォン等の装置であり、文字、画像、音声を入力することが可能になっている。音声出力装置３７は音を出力する装置でありスピーカーを用いることができる。   A display device 35, an input device 36, and an audio output device 37 are connected to the control circuit 34. The display device 35 is a device that displays characters and images, and a liquid crystal display device, an organic electroluminescence display device, or the like can be used. The input device 36 is a device such as a keypad, camera, or microphone, and can input characters, images, and sounds. The audio output device 37 is a device that outputs sound, and a speaker can be used.

そして、高周波集積回路３３から入力した信号が文字や画像の信号であるとき、制御回路３４は信号を表示装置３５に出力する。これにより、表示装置３５には画像や文字が表示される。高周波集積回路３３から入力した信号が音声信号であるとき、制御回路３４は信号を音声出力装置３７に出力する。これにより、音声出力装置３７から音が出力される。   When the signal input from the high frequency integrated circuit 33 is a character or image signal, the control circuit 34 outputs the signal to the display device 35. As a result, images and characters are displayed on the display device 35. When the signal input from the high frequency integrated circuit 33 is an audio signal, the control circuit 34 outputs the signal to the audio output device 37. Thereby, a sound is output from the audio output device 37.

操作者が入力装置３６から文字、画像、音を入力するとき、制御回路３４は入力した信号を高周波集積回路３３に出力する。そして、高周波集積回路３３は信号を高周波信号に変調してマッチング回路３２を介してアンテナ３１に出力する。従って、携帯電話３０は高周波信号を受信して表示装置３５や音声出力装置３７に出力し、入力装置３６によって入力された信号を高周波信号として発信することが可能になっている。   When the operator inputs characters, images, and sounds from the input device 36, the control circuit 34 outputs the input signal to the high frequency integrated circuit 33. The high frequency integrated circuit 33 modulates the signal into a high frequency signal and outputs the signal to the antenna 31 via the matching circuit 32. Therefore, the mobile phone 30 can receive the high frequency signal and output it to the display device 35 and the audio output device 37, and can transmit the signal input by the input device 36 as a high frequency signal.

上述したように、本実施形態によれば、以下の効果を有する。
（１）本実施形態によれば、携帯電話３０には、品質良く実装可能な薄い素子チップ１が内蔵されている。従って、携帯電話３０は品質が良く薄いインダクターを備えた携帯電話３０とすることができる。 As described above, this embodiment has the following effects.
(1) According to the present embodiment, the mobile phone 30 incorporates the thin element chip 1 that can be mounted with high quality. Therefore, the mobile phone 30 can be a mobile phone 30 having a high quality and a thin inductor.

尚、本実施形態は上述した実施形態に限定されるものではなく、種々の変更や改良を加えることも可能である。変形例を以下に述べる。
（変形例１）
前記第１の実施形態では、第１樹脂膜６に囲まれた場所に第４樹脂膜１１を３個設置した。第１樹脂膜６に囲まれた場所に隣り合うインダクター配線５の間が長い場所がないときには、必ずしも第４樹脂膜１１を配置しなくとも良い。インクジェット法や印刷法を用いて樹脂膜材料を第４樹脂膜１１に塗布する場合には、第４樹脂膜１１の材料の消費量を減らせるので、省資源な素子チップ１にすることができる。 In addition, this embodiment is not limited to embodiment mentioned above, A various change and improvement can also be added. A modification will be described below.
(Modification 1)
In the first embodiment, three fourth resin films 11 are installed in a place surrounded by the first resin film 6. When there is no long place between the adjacent inductor wires 5 in the place surrounded by the first resin film 6, the fourth resin film 11 is not necessarily arranged. When the resin film material is applied to the fourth resin film 11 by using the ink jet method or the printing method, the consumption of the material of the fourth resin film 11 can be reduced, so that the resource-saving element chip 1 can be obtained. .

（変形例２）
前記第１の実施形態では、基板２のＸ方向両端に第３樹脂膜１０を配置した。第３樹脂膜１０を配置する場所はこの場所に限らない。基板２のＹ方向両端に第３樹脂膜１０を配置しても良く。基板２の外周を囲むように第３樹脂膜１０を配置しても良い。実装時に素子チップ１を押圧する条件に合わせて第３樹脂膜１０の配置を変更しても良い。また、第３樹脂膜１０を配置する面積がないときには、必ずしも第３樹脂膜１０を配置しなくても良い。このときには、第１樹脂膜６が押圧する力を受けることができるので基板２が曲げられるのを防止することができる。そして、インクジェット法や印刷法を用いて樹脂膜材料を第３樹脂膜１０に塗布する場合には、第３樹脂膜１０の材料の消費量を減らせるので、省資源な素子チップ１にすることができる。 (Modification 2)
In the first embodiment, the third resin film 10 is disposed at both ends of the substrate 2 in the X direction. The place where the third resin film 10 is disposed is not limited to this place. The third resin film 10 may be disposed on both ends of the substrate 2 in the Y direction. The third resin film 10 may be disposed so as to surround the outer periphery of the substrate 2. You may change arrangement | positioning of the 3rd resin film 10 according to the conditions which press the element chip 1 at the time of mounting. Further, when there is no area for arranging the third resin film 10, the third resin film 10 is not necessarily arranged. At this time, since the first resin film 6 can receive a pressing force, the substrate 2 can be prevented from being bent. When the resin film material is applied to the third resin film 10 using the ink jet method or the printing method, the consumption amount of the material of the third resin film 10 can be reduced, so that the resource-saving element chip 1 is obtained. Can do.

（変形例３）
前記第１の実施形態では、２つの樹脂コアバンプ９のうち、１つの樹脂コアバンプ９はインダクター配線５に囲まれた場所に設置した。樹脂コアバンプ９を設置する場所は２つともインダクター配線５の外周側の場所にしても良い。絶縁膜を挟んで交差するようにインダクター配線５を配置することにより、端子８を２つともインダクター配線５の外周側の場所に配置することができる。これにより、端子８を設置する位置の自由度を高めることができる。 (Modification 3)
In the first embodiment, one resin core bump 9 out of two resin core bumps 9 is installed at a location surrounded by the inductor wiring 5. The two resin core bumps 9 may be installed on the outer peripheral side of the inductor wiring 5. By arranging the inductor wiring 5 so as to cross each other with the insulating film interposed therebetween, both of the terminals 8 can be arranged at a location on the outer peripheral side of the inductor wiring 5. Thereby, the freedom degree of the position which installs the terminal 8 can be raised.

（変形例４）
前記第１の実施形態では、フォトリソグラフィ法やエッチング法を用いて第１樹脂膜６、第２樹脂膜７、第３樹脂膜１０、第４樹脂膜１１を形成した。樹脂膜は他の方法を用いて形成しても良い。例えば、インクジェット法やスクリーン印刷等の印刷法を用いて樹脂膜材料を塗布した後固化させても良い。樹脂膜をエッチングして除去する必要がないので省資源な素子チップ１にすることができる。 (Modification 4)
In the first embodiment, the first resin film 6, the second resin film 7, the third resin film 10, and the fourth resin film 11 are formed using a photolithography method or an etching method. The resin film may be formed using other methods. For example, the resin film material may be applied and solidified using a printing method such as an inkjet method or screen printing. Since it is not necessary to etch away the resin film, the resource-saving element chip 1 can be obtained.

（変形例５）
前記第１の実施形態では、第１樹脂膜６に連結部６ａを配置して第１樹脂膜６の閉曲線６ｂを形成したが、実装時に用いる接着剤の粘度が高く、隣り合う第１樹脂膜６の間に侵入し難い場合には連結部６ａを省略しても良い。連結部６ａによってインダクター配線５間の誘電率が高くなるのを防止することができる。 (Modification 5)
In the first embodiment, the connecting portion 6a is arranged on the first resin film 6 to form the closed curve 6b of the first resin film 6. However, the adhesive used at the time of mounting has a high viscosity, and the adjacent first resin film In the case where it is difficult to intrude between 6, the connecting portion 6 a may be omitted. It is possible to prevent the dielectric constant between the inductor wirings 5 from being increased by the connecting portion 6a.

（変形例６）
前記第１の実施形態では、インダクター配線５は複数の直線を直角に繋げた形状になっていたがインダクター配線５の形状は他の形状でも良い。曲線でも良く、直角以外の角度で繋げても良い。基板２の形状に合わせて基板２上の面積を有効に活用することができる。 (Modification 6)
In the first embodiment, the inductor wiring 5 has a shape in which a plurality of straight lines are connected at right angles, but the shape of the inductor wiring 5 may be other shapes. It may be a curved line or connected at an angle other than a right angle. The area on the substrate 2 can be effectively utilized according to the shape of the substrate 2.

（変形例７）
前記第３の実施形態では、素子チップ１を内蔵する電子機器の１例として携帯電話３０を示した。素子チップ１を内蔵する電子機器はこれに限らない。ラジオコントローラー、ラジオ受信機、携帯情報端末、ワイヤレスリモコン、ワイヤレスヘッドフォン、ＲＦＩＤタグ（Ｒａａｄｉｏ Ｆｒｅｑｕｅｎｃｙ ＩＤｅｎｔｉｆｉｃａｔｉｏｎ）等のインダクターを含む電気回路を搭載した電子機器に用いることができる。 (Modification 7)
In the third embodiment, the mobile phone 30 is shown as an example of an electronic device in which the element chip 1 is built. The electronic device incorporating the element chip 1 is not limited to this. A radio controller, a radio receiver, a portable information terminal, a wireless remote controller, a wireless headphone, an RFID tag (Radio Frequency IDentification) and the like can be used for an electronic device equipped with an electric circuit including an inductor.

１…素子チップ、２…基板、５…配線としてのインダクター配線、６…第１樹脂膜、６ｂ…閉曲線、６ｃ…第１距離、７…第２樹脂膜、８…配線としての端子、９ａ…第２距離、１０…第３樹脂膜、１１…第４樹脂膜、２１…素子内蔵基板、３０…電子機器としての携帯電話。   DESCRIPTION OF SYMBOLS 1 ... Element chip, 2 ... Board | substrate, 5 ... Inductor wiring as wiring, 6 ... 1st resin film, 6b ... Closed curve, 6c ... 1st distance, 7 ... 2nd resin film, 8 ... Terminal as wiring, 9a ... Second distance, 10... Third resin film, 11... Fourth resin film, 21.

Claims (8)

回路基板に接着剤を介して実装される素子チップであって、
基板上にスパイラルインダクターを構成する配線と、
前記配線に沿って前記配線の一部を覆う第１樹脂膜と、
前記第１樹脂膜に覆われていない前記配線の他の一部と前記基板との間に位置する第２樹脂膜と、を有することを特徴とする素子チップ。 An element chip mounted on a circuit board via an adhesive,
Wiring to form a spiral inductor on the substrate;
A first resin film covering a part of the wiring along the wiring;
An element chip comprising: a second resin film positioned between another portion of the wiring not covered with the first resin film and the substrate. 請求項１に記載の素子チップであって、
前記基板の厚み方向において前記第１樹脂膜が前記基板から最も離れている場所と前記基板との距離を第１距離とし、
前記基板の厚み方向において前記第２樹脂膜上に位置する前記配線が前記基板から最も離れている場所と前記基板との距離を第２距離とするとき、
前記第２距離は前記第１距離より長い距離であることを特徴とする素子チップ。 The element chip according to claim 1,
The distance between the substrate and the position where the first resin film is farthest from the substrate in the thickness direction of the substrate is the first distance,
When the distance between the substrate and the position where the wiring located on the second resin film in the thickness direction of the substrate is farthest from the substrate is the second distance,
The element chip according to claim 1, wherein the second distance is longer than the first distance. 請求項２に記載の素子チップであって、
前記基板の平面視にて前記スパイラルインダクターを囲む場所に第３樹脂膜が位置することを特徴とする素子チップ。 The element chip according to claim 2,
An element chip, wherein a third resin film is located at a location surrounding the spiral inductor in a plan view of the substrate. 請求項３に記載の素子チップであって、
前記基板の平面視にて隣り合う前記第１樹脂膜の間に第４樹脂膜が位置することを特徴とする素子チップ。 The element chip according to claim 3,
A device chip, wherein a fourth resin film is located between the first resin films adjacent to each other in plan view of the substrate. 請求項４に記載の素子チップであって、
前記配線と対向する場所には前記第１樹脂膜または前記第２樹脂膜が位置することを特徴とする素子チップ。 The element chip according to claim 4,
The element chip, wherein the first resin film or the second resin film is located at a location facing the wiring. 請求項５に記載の素子チップであって、
前記第１樹脂膜は前記スパイラルインダクターを囲む閉曲線を有することを特徴とする素子チップ。 The element chip according to claim 5,
The element chip, wherein the first resin film has a closed curve surrounding the spiral inductor. 請求項１〜６のいずれか一項に記載の素子チップが基板に内蔵されていることを特徴とする素子内蔵基板。   A device built-in substrate, wherein the device chip according to claim 1 is built in a substrate. インダクターを備えた回路を有する電子機器であって、
請求項１〜６のいずれか一項に記載の素子チップが前記インダクターに用いられていること特徴とする電子機器。 An electronic device having a circuit with an inductor,
An electronic device in which the element chip according to claim 1 is used for the inductor.
JP2010169015A 2010-07-28 2010-07-28 Element chip, element built-in substrate, and electronic device Withdrawn JP2012033519A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010169015A JP2012033519A (en) 2010-07-28 2010-07-28 Element chip, element built-in substrate, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010169015A JP2012033519A (en) 2010-07-28 2010-07-28 Element chip, element built-in substrate, and electronic device

Publications (1)

Publication Number Publication Date
JP2012033519A true JP2012033519A (en) 2012-02-16

Family

ID=45846650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010169015A Withdrawn JP2012033519A (en) 2010-07-28 2010-07-28 Element chip, element built-in substrate, and electronic device

Country Status (1)

Country Link
JP (1) JP2012033519A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112635156A (en) * 2019-10-08 2021-04-09 株式会社村田制作所 Inductance component and method for manufacturing inductance component

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112635156A (en) * 2019-10-08 2021-04-09 株式会社村田制作所 Inductance component and method for manufacturing inductance component

Similar Documents

Publication Publication Date Title
TW492120B (en) Semiconductor device and its manufacturing method, stacked type semiconductor device, circuit substrate and electronic machine
JP6626697B2 (en) Wiring board and method of manufacturing the same
EP1734576A1 (en) Semiconductor device having through electrode and method of manufacturing the same
CN208141425U (en) Component built-in device and RFID tag
US11632861B2 (en) Method for manufacturing embedded circuit board, embedded circuit board, and application
JP5018024B2 (en) Electronic component mounting method, electronic substrate, and electronic device
JP2004128418A (en) Semiconductor device and manufacturing method thereof
TW200910556A (en) Method for connecting an electronic chip to a radiofrequency identification device
JP2010027996A (en) High-frequency module, and method of manufacturing the same
JP2009302707A (en) Semiconductor device and substrate
JPH11250214A (en) Method for mounting parts, ic card and its manufacture
JP2017011244A (en) Communication module and communication module manufacturing method
JP2012033519A (en) Element chip, element built-in substrate, and electronic device
WO2019004266A1 (en) Electronic component module
CN115707189A (en) Method for manufacturing printed circuit board
US8212359B2 (en) Semiconductor integrated circuit device, mounting structure of semiconductor integrated circuit device, and method for manufacturing semiconductor integrated circuit device
US11289825B2 (en) Radio frequency module and method of manufacturing radio frequency module
JP4692719B2 (en) Wiring substrate, semiconductor device and manufacturing method thereof
TWI311452B (en) Method of fabricating a device-containing substrate
CN110972389B (en) Circuit board
CN111343802A (en) Circuit board and manufacturing method thereof
WO2021171671A1 (en) Ic module and method for manufacturing ic module
JP2004288815A (en) Semiconductor device and its manufacturing method
JP7001096B2 (en) Manufacturing method of electronic component module and electronic component module
TWI343108B (en) Structure of integrated active component within substrate and manufacturing method of the same

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20131001