JP2012028570A - Super-luminescent diode and oct device using the same as light source - Google Patents

Super-luminescent diode and oct device using the same as light source Download PDF

Info

Publication number
JP2012028570A
JP2012028570A JP2010166053A JP2010166053A JP2012028570A JP 2012028570 A JP2012028570 A JP 2012028570A JP 2010166053 A JP2010166053 A JP 2010166053A JP 2010166053 A JP2010166053 A JP 2010166053A JP 2012028570 A JP2012028570 A JP 2012028570A
Authority
JP
Japan
Prior art keywords
electrode
face
diode
light
suppressing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010166053A
Other languages
Japanese (ja)
Other versions
JP5645525B2 (en
Inventor
Hironobu Sai
寛展 齋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2010166053A priority Critical patent/JP5645525B2/en
Publication of JP2012028570A publication Critical patent/JP2012028570A/en
Application granted granted Critical
Publication of JP5645525B2 publication Critical patent/JP5645525B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Investigating Or Analysing Materials By Optical Means (AREA)
  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a super-luminescent diode capable of suppressing an excess electric current due to return light generated near its reflection end surface and being utilized without using an isolator, and an OCT device using the same as a light source.SOLUTION: There is provided a super-luminescent diode comprising a ridge structure formed by etching a laminated body including an active layer at a prescribed width and depth from the top face of the laminated body, in which natural emission light generated by applying a prescribed voltage to an upper surface electrode and lower surface electrode formed on the upper surface and lower surface of the laminated body, respectively, is guided by the ridge structure, and the guided natural emission light is emitted from an emission end face side. In the diode, the upper surface electrode includes a structure divided into a first electrode and a second electrode, and means for suppressing an excess current provided between the first electrode and the second electrode suppresses the excess current due to return light generated near a reflection end face opposite to the emission end face side.

Description

本発明は、スーパールミネッセントダイオードおよびスーパールミネッセントダイオードを光源とするOCT装置に関する。   The present invention relates to a super luminescent diode and an OCT apparatus using a super luminescent diode as a light source.

スーパールミネッセントダイオード(SLD;Super Luminescent Diode)は、増幅自然放出光(ASE)を放出し、低コヒーレンス性を持つ高輝度な光源として知られている。
例えば、特許文献1に開示されているようなデバイス構成を備えている。以下、このスーパールミネッセントダイオードをSLDと記す。
また、このSLDは応用例として、高速に光断層像を取得するSD(spectral domain)−OCT(optical coherence tomography)の光源に用いられる。
A super luminescent diode (SLD) is known as a high-intensity light source that emits amplified spontaneous emission (ASE) and has low coherence.
For example, a device configuration as disclosed in Patent Document 1 is provided. Hereinafter, this superluminescent diode is referred to as SLD.
As an application example, this SLD is used as a light source for SD (spectral domain) -OCT (optical coherence tomography) that acquires an optical tomographic image at high speed.

ここで、従来例における一般的なSLDの概要について説明する。図5(a)に従来例における一般的なSLDの概要を説明する模式的的平面図を、図5(b)に上記SLDの駆動状態における電流密度分布の模式図を示す。
図5(a)、(b)において、500はSLD、501は電極、507は増幅された自然放出光、508は出射端面、509は反射端面、510はリッジ構造、511は電流密度、512デバイス長さである。
SLDは、活性層を含む積層体の上面から所定幅及び深さでエッチングにより形成されたリッジ構造510を備える。
例えば0.8μm帯のAlGaAs系で構成される場合、上記積層体の上面及び下面に形成された上面電極(501)及び下面電極(不図示)に1.8V程度の電圧を印加すると、素子内部のpn接合へ電流が流れ、自然放出光が発生する。発生した自然放出光は素子内部を伝播しながら増幅され、この増幅された自然放出光507が出射端面508より取り出される。
上記したようにSLDの内部では自然放出光が増幅される。これは素子外部からの入射光についても同様である。
Here, an outline of a general SLD in the conventional example will be described. FIG. 5A is a schematic plan view for explaining an outline of a general SLD in the conventional example, and FIG. 5B is a schematic diagram of a current density distribution in the driving state of the SLD.
5A and 5B, 500 is an SLD, 501 is an electrode, 507 is amplified spontaneous emission light, 508 is an emission end face, 509 is a reflection end face, 510 is a ridge structure, 511 is a current density, and 512 device. Length.
The SLD includes a ridge structure 510 formed by etching with a predetermined width and depth from the upper surface of the stacked body including the active layer.
For example, in the case of an AlGaAs system of 0.8 μm band, when a voltage of about 1.8 V is applied to the upper electrode (501) and the lower electrode (not shown) formed on the upper and lower surfaces of the laminate, A current flows to the pn junction of this, and spontaneous emission light is generated. The generated spontaneous emission light is amplified while propagating inside the device, and the amplified spontaneous emission light 507 is extracted from the emission end face 508.
As described above, spontaneous emission light is amplified inside the SLD. The same applies to incident light from outside the element.

その際、上記増幅された自然放出光507の戻り光が出射端面508の反対側の反射端面509に到達し、内部が強い励起状態にある場合には端面付近において、通常よりも光吸収に伴う発熱、電流の集中が起こりやすくなり、端面が破壊される確率が高まる。
図5(b)に示すように、戻り光は一般的に図中SLD内部でおおよそ1000倍に増幅され、後部の反射端面509に到達する。
動作中の反射端面は非常に光密度が高い状態となっており、それを反映して図5に示すような端面付近において電流密度が高い状態となる。特に出射端面508に比べ、高い反射率を持つ反射端面509では顕著である。そこに増幅された戻り光のエネルギーが加算され端面付近が高温になることで、過剰電流が局部的に流れ、DLD(dark line defect)などにより反射端面が破壊しやすくなる。
特に、SLDをSD−OCTに搭載する場合に、OCT内光学系からの戻り光による素子の端面破壊を防ぐため、光学系とSLDの間に高価なアイソレーター素子が必要になる。
半導体発光素子の端面が破壊されるのを防止する方法として、例えば特許文献2のような窓構造が知られている。
At this time, the return light of the amplified spontaneous emission light 507 reaches the reflection end face 509 opposite to the emission end face 508, and when the inside is in a strongly excited state, the light is absorbed more than usual near the end face. Heat generation and current concentration are likely to occur, and the probability that the end face is broken increases.
As shown in FIG. 5B, the return light is generally amplified approximately 1000 times inside the SLD in the figure, and reaches the rear reflection end face 509.
The reflecting end surface during operation is in a state where the light density is very high, and reflecting this, the current density is high in the vicinity of the end surface as shown in FIG. In particular, the reflection end face 509 having a higher reflectance than the emission end face 508 is remarkable. The energy of the amplified return light is added thereto and the vicinity of the end surface becomes high temperature, so that an excessive current flows locally, and the reflection end surface is easily destroyed by DLD (dark line defect) or the like.
In particular, when an SLD is mounted on SD-OCT, an expensive isolator element is required between the optical system and the SLD in order to prevent end face destruction of the element due to return light from the optical system in the OCT.
As a method for preventing the end face of the semiconductor light emitting element from being destroyed, for example, a window structure as in Patent Document 2 is known.

特開平6−188509号公報JP-A-6-188509 特開平7−58402号公報JP-A-7-58402

しかしながら、上記のような窓構造を用いた場合でも、端面破壊を防止できる駆動条件には限界がある。
特に、SD−OCTへSLDを応用する場合には、戻り光の光強度レベルが高く端面破壊を起こし易い。
However, even when the window structure as described above is used, there is a limit to driving conditions that can prevent end face destruction.
In particular, when SLD is applied to SD-OCT, the light intensity level of the return light is high and end face destruction is likely to occur.

本発明は、上記課題に鑑み、反射端面付近に発生する戻り光による過剰電流を抑制し、アイソレータを用いずに使用が可能となるスーパールミネッセントダイオードおよびスーパールミネッセントダイオードを光源とするOCT装置の提供を目的とする。   In view of the above-described problems, the present invention suppresses excess current due to return light generated in the vicinity of a reflection end face, and makes it possible to use a superluminescent diode without using an isolator and an OCT using a superluminescent diode as a light source. The purpose is to provide a device.

本発明は、つぎのように構成したスーパールミネッセントダイオードおよびスーパールミネッセントダイオードを光源とするOCT装置を提供するものである。
本発明のスーパールミネッセントダイオードは、活性層を含む積層体の上面から所定幅及び深さでエッチングにより形成されたリッジ構造を備え、
前記積層体の上面及び下面に形成された上面電極及び下面電極に所定電圧を印加することによって発生した自然放出光を前記リッジ構造によって導波し、該自然放出光を出射端面側より出射するスーパールミネッセントダイオードであって、
前記上面電極が、第1の電極と第2の電極に分割された構造を備え、
前記第1の電極と第2の電極との間に過剰電流を抑制する手段が設けられ、該過剰電流を抑制する手段によって、前記出射端面側と反対方向の反射端面付近に発生する戻り光による過剰電流を抑制することを特徴とする。
また、本発明のOCT装置は、上記したスーパールミネッセントダイオードによって構成された光源を備えていることを特徴とする。
The present invention provides a super luminescent diode configured as follows and an OCT apparatus using the super luminescent diode as a light source.
The superluminescent diode of the present invention comprises a ridge structure formed by etching at a predetermined width and depth from the upper surface of a laminate including an active layer,
A superstructure that guides spontaneous emission light generated by applying a predetermined voltage to the upper surface electrode and the lower surface electrode formed on the upper and lower surfaces of the laminated body by the ridge structure, and emits the spontaneous emission light from the emission end face side. A luminescent diode,
The upper surface electrode comprises a structure divided into a first electrode and a second electrode,
Means for suppressing excess current is provided between the first electrode and the second electrode, and the means for suppressing excess current causes the return light generated in the vicinity of the reflection end face in the direction opposite to the emission end face side. It is characterized by suppressing excess current.
Moreover, the OCT apparatus of this invention is equipped with the light source comprised by the above-mentioned superluminescent diode, It is characterized by the above-mentioned.

本発明によれば、反射端面付近に発生する戻り光による過剰電流を抑制し、アイソレータを用いずに使用が可能となるスーパールミネッセントダイオードおよびスーパールミネッセントダイオードを光源とするOCT装置を実現することができる。   According to the present invention, an excess current due to return light generated near the reflection end face is suppressed, and a superluminescent diode that can be used without using an isolator and an OCT apparatus using a superluminescent diode as a light source are realized. can do.

本発明の実施形態および実施例1におけるリッジ構造を備えたSLDの構成を説明する模式的平面図。FIG. 3 is a schematic plan view illustrating the configuration of an SLD having a ridge structure according to an embodiment of the present invention and Example 1. 本発明の実施例1におけるSLDを構成する活性層を含む積層体の構造を説明する断面図。Sectional drawing explaining the structure of the laminated body containing the active layer which comprises SLD in Example 1 of this invention. 本発明の実施例2におけるリッジ構造を備えたSLDの構成を説明する模式的平面図。FIG. 6 is a schematic plan view for explaining the configuration of an SLD having a ridge structure in Embodiment 2 of the present invention. 本発明の実施例3におけるスーパールミネッセントダイオードによって構成された光源を備えたSD−OCTの構成例について説明する図。The figure explaining the structural example of SD-OCT provided with the light source comprised by the superluminescent diode in Example 3 of this invention. 従来例における一般的なSLDの構造を説明する模式図であり、(a)はその模式的平面図、(b)はその駆動状態における電流密度分布の模式図。It is a schematic diagram explaining the structure of the general SLD in a prior art example, (a) is the schematic top view, (b) is the schematic diagram of the current density distribution in the drive state.

本発明の実施形態におけるSLD(スーパールミネッセントダイオード)の構成例について、図1を用いて説明する。
本実施形態のSLD100は、活性層を含む積層体の上面から所定幅及び深さでエッチングにより形成されたリッジ構造110を備える。
上記積層体の上面及び下面に形成された上面電極及び下面電極に所定電圧を印加することによって、例えば1.8V程度の電圧を印加すると素子内部のpn接合へ電流が流れ、自然放出光が発生する。
発生した自然放出光を、前記リッジ構造によって導波により伝播されながら増幅され、この増幅された自然放出光107が出射端面側108より出射される。
このようにSLDの内部では自然放出光が増幅される。外部からの入射光についても同様である。外部から入射端面に光が入射した場合、戻り光は強く増幅され出射端面側と反対方向の反射端面付近109に到達する。
内部が強い励起状態にある場合には端面付近において光吸収に伴う発熱、電流の集中が起こり端面が破壊される。
A configuration example of an SLD (super luminescent diode) in an embodiment of the present invention will be described with reference to FIG.
The SLD 100 according to this embodiment includes a ridge structure 110 formed by etching with a predetermined width and depth from the upper surface of a stacked body including an active layer.
By applying a predetermined voltage to the upper and lower electrodes formed on the upper and lower surfaces of the laminate, for example, when a voltage of about 1.8 V is applied, a current flows to the pn junction inside the element, and spontaneous emission light is generated. To do.
The generated spontaneous emission light is amplified while being propagated by the ridge structure through the waveguide, and the amplified spontaneous emission light 107 is emitted from the emission end face side 108.
Thus, spontaneous emission light is amplified inside the SLD. The same applies to incident light from the outside. When light is incident on the incident end face from the outside, the return light is strongly amplified and reaches the reflection end face vicinity 109 in the direction opposite to the exit end face side.
When the inside is in a strong excited state, heat generation and current concentration occur due to light absorption near the end face, and the end face is destroyed.

これらに対処するため、本実施形態のSLD100においては、上記上面電極が、第1の電極101と第2の電極102に分割され、これら第1の電極と第2の電極との間に、反射端面付近に発生する戻り光による過剰電流を抑制する手段が設けられる。
具体的には、SLD100の反射端面直上付近に独立した第2の電極102を設け、これに接続した上記過剰電流を抑制する手段として構成された定電流ダイオード104によりその部分の駆動電流を制限する。
これにより、特にSD−OCTなどのシステムからの戻り光によってSLDの反射端面が破壊されるのを、アイソレータを用いることなく抑制することができる。
本実施形態においては、上記定電流ダイオード104とは別に、更に前記第1の電極側101に調整抵抗103を設け、戻り光の光強度レベルにより第2の電極102への印加電圧を予め調整可能に構成することができる。
その際、上記調整抵抗及び定電流ダイオードが、第1の電極101と第2の電極102に印加される電圧を調整し、駆動電流密度を一定にすることが可能に構成することができる。
また、過剰電流を抑制する手段として、定電流ダイオード104に変え、上記戻り光の光強度レベルにより反射端面が破壊される電流値にならないように抵抗値が予め調整可能な抵抗素子で構成することができる。
また、上記活性層を含む積層体が、AlGaAs系の材料によって構成することができる。
In order to cope with these, in the SLD 100 of the present embodiment, the upper surface electrode is divided into a first electrode 101 and a second electrode 102, and reflection is performed between the first electrode and the second electrode. Means are provided for suppressing excess current due to return light generated in the vicinity of the end face.
Specifically, an independent second electrode 102 is provided in the vicinity of the reflection end face of the SLD 100, and the drive current of the portion is limited by the constant current diode 104 configured as means for suppressing the excess current connected thereto. .
Thereby, it is possible to prevent the reflection end face of the SLD from being broken by return light from a system such as SD-OCT without using an isolator.
In this embodiment, in addition to the constant current diode 104, an adjustment resistor 103 is further provided on the first electrode side 101, and the voltage applied to the second electrode 102 can be adjusted in advance according to the light intensity level of the return light. Can be configured.
At this time, the adjustment resistor and the constant current diode can be configured to adjust the voltage applied to the first electrode 101 and the second electrode 102 and to make the driving current density constant.
Further, as a means for suppressing the excessive current, instead of the constant current diode 104, a resistance element whose resistance value can be adjusted in advance so that the reflection end face is not destroyed by the light intensity level of the return light is configured. Can do.
In addition, the laminate including the active layer can be made of an AlGaAs material.

以下、本発明の実施形態について説明する。
[実施例1]
実施例1として、リッジ構造を備えたSLDを構成する活性層を含む積層体構造の作製方法について、図2を用いて説明する。
図2において、201はp型GaAsコンタクト層、202はp型Al0.4Ga0.6Asクラッド層、203はAl0.2ga0.8As/GaAs量子井戸である。
また、204はn型Al0.4Ga0.6Asクラッド層、205はn型GaAsバッファーおよびウェハーである。
また、206はp型電極層、207はn型電極層である。
まず、SLDを形成する際の基板となるn+のGaAsウェハー205を用意する。高品質なデバイス層を形成するためエピタキシャル成長を行う。
エピタキシャルウェハーとしては、ドーピング濃度7x1018cm-3程度のn+−GaAsウェハー205を、つぎのようにエピタキシャル成長させる。
結晶成長前に表面酸化膜の除去を行った後に、MOCVDなど結晶成長装置により成長温度650℃程度の高温でGaAs205を1μm程度成長させる。
Hereinafter, embodiments of the present invention will be described.
[Example 1]
As Example 1, a manufacturing method of a stacked structure including an active layer constituting an SLD having a ridge structure will be described with reference to FIGS.
In FIG. 2, 201 is a p-type GaAs contact layer, 202 is a p-type Al 0.4 Ga 0.6 As cladding layer, and 203 is an Al 0.2 ga 0.8 As / GaAs quantum well.
Reference numeral 204 denotes an n-type Al 0.4 Ga 0.6 As clad layer, and 205 denotes an n-type GaAs buffer and a wafer.
Reference numeral 206 denotes a p-type electrode layer, and 207 denotes an n-type electrode layer.
First, an n + GaAs wafer 205 is prepared as a substrate for forming an SLD. Epitaxial growth is performed to form a high-quality device layer.
As an epitaxial wafer, an n + -GaAs wafer 205 having a doping concentration of about 7 × 10 18 cm −3 is epitaxially grown as follows.
After removing the surface oxide film before crystal growth, GaAs205 is grown by about 1 μm at a high temperature of about 650 ° C. by a crystal growth apparatus such as MOCVD.

次に、SLD100の層構造を形成するため結晶成長を行う。
図2に示すクラッド層としてキャリア濃度3x1017cm-3程度n型Al0.4Ga0.6As層204を1μm程度成長させる。
次に、活性層としてAl0.2Ga0.8As/GaAsの量子井戸層(MQW)203を0.4μm程度成長させる。
MQW203の構造はバリア層Al0.2Ga0.8Asを層厚80nmでウェル層GaAsは20nmとし、これを交互に結晶成長させる。
次に、上部のクラッド層として5x1017cm-3程度のp型Al0.4Ga0.6As層202を1μm程度形成し、最後にコンタクト層として1x1019cm-3のp+ GaAs層201を50nm程度形成する。
このようにして、基板上に活性層を含む積層体構造を形成する。
Next, crystal growth is performed in order to form the layer structure of the SLD 100.
As the cladding layer shown in FIG. 2, an n-type Al 0.4 Ga 0.6 As layer 204 is grown by about 1 μm with a carrier concentration of about 3 × 10 17 cm −3 .
Next, an Al 0.2 Ga 0.8 As / GaAs quantum well layer (MQW) 203 is grown as an active layer by about 0.4 μm.
The MQW 203 has a structure in which a barrier layer Al 0.2 Ga 0.8 As has a layer thickness of 80 nm and a well layer GaAs has a thickness of 20 nm, and this is alternately crystal-grown.
Next, a p-type Al 0.4 Ga 0.6 As layer 202 of about 5 × 10 17 cm −3 is formed as an upper clad layer of about 1 μm, and finally a 1 × 10 19 cm −3 p + GaAs layer 201 is formed of about 50 nm as a contact layer. To do.
In this way, a laminate structure including an active layer is formed on the substrate.

次に、リッジ構造110および端面の形成プロセスについて説明する。
図1に<110>など結晶のへき開により形成された反射端面109と直交する角度に対して5度程度傾斜させた角度で、幅4μmのリッジ構造110を、積層体構造に形成する。
リッジの元になるストライプパターンのレジストを、幅4umで基板表面上に積層体構造の上面に前記の角度となるように形成する。
次に、塩素ガスを用いたドライエッチング装置により、レジストの無い領域を1μm程度の深さにエッチングし、その後、レジストを取り除く。図2におけるAl0.2Ga0.8As/GaAsの量子井戸層(MQW)203がエッチング後の表面となる。次にポリイミドにより、リッジ部表面のコンタクト層206を除いて、エッチング表面に絶縁膜を形成する。
次に、スクライブ装置により、ウェハーのへき開を行い、デバイス長さが2mm、幅0.7mmとする。
次に、端面の反射コーティングを行う。出射端面108及び反射端面109はSiOおよびTiOをスパッタ装置により堆積を行いそれぞれ反射率の調整を行う。出射端面108、反射端面109の反射率はそれぞれ、0%、1%程度である。
Next, a process for forming the ridge structure 110 and the end face will be described.
In FIG. 1, a ridge structure 110 having a width of 4 μm is formed in a laminated structure at an angle of about 5 degrees with respect to an angle orthogonal to the reflection end face 109 formed by cleaving the crystal such as <110>.
A resist having a stripe pattern, which is a source of the ridge, is formed on the substrate surface with a width of 4 μm on the upper surface of the multilayer structure at the above angle.
Next, an area without resist is etched to a depth of about 1 μm by a dry etching apparatus using chlorine gas, and then the resist is removed. The Al 0.2 Ga 0.8 As / GaAs quantum well layer (MQW) 203 in FIG. 2 is the etched surface. Next, an insulating film is formed on the etching surface by using polyimide except the contact layer 206 on the surface of the ridge.
Next, the wafer is cleaved by a scribing device so that the device length is 2 mm and the width is 0.7 mm.
Next, the reflective coating of the end face is performed. The emission end face 108 and the reflection end face 109 are deposited with SiO 2 and TiO 2 by a sputtering apparatus to adjust the reflectance. The reflectivities of the emission end face 108 and the reflection end face 109 are about 0% and 1%, respectively.

次に電極形成プロセスとして、上記積層体構造における基板の裏面にn型電極層207としてAu/Ge/Niを蒸着後、400度程度の窒素中アニールを行いオーミック電極を形成する。
次に、上記積層体構造の上面に電極を形成するに際し、図1に示すような第1の電極101と第2の電極102を形成するための電極の分離を行うため、まず2つの電極間の領域において、コンタクト層の選択エッチングを行う。
エッチングはレジストによるパターン形成と硫酸系エッチング液により行う。
次に、2つの電極を形成するため、まずはレジストでパターニングをした後に、Ti/Auを真空蒸着を行い、上記2つの電極を形成するためのp型電極層206を形成した後、レジストのリフトオフにより電気的に分離された2つの電極を形成する。
最後に、配線のプロセスとなるが、図1に示したように第1の電極101には調整抵抗を、第2の電極102には定電流ダイオード104を配線する。
調整抵抗103、および定電流ダイオード104への結線は、第1の電極101、第2の電極102の上部において、金線をワイヤーボンディングにより、サブマウント上の電極パッドを介して行う。
Next, as an electrode formation process, Au / Ge / Ni is vapor-deposited as the n-type electrode layer 207 on the back surface of the substrate in the multilayer structure, and then annealed in nitrogen at about 400 degrees to form an ohmic electrode.
Next, when the electrodes are formed on the upper surface of the laminated structure, the electrodes for forming the first electrode 101 and the second electrode 102 as shown in FIG. In this region, the contact layer is selectively etched.
Etching is performed using a resist pattern formation and a sulfuric acid-based etchant.
Next, in order to form two electrodes, first, after patterning with a resist, Ti / Au is vacuum-deposited to form the p-type electrode layer 206 for forming the two electrodes, and then the resist is lifted off. To form two electrically separated electrodes.
Finally, as a wiring process, as shown in FIG. 1, an adjustment resistor is wired to the first electrode 101, and a constant current diode 104 is wired to the second electrode 102.
The adjustment resistor 103 and the constant current diode 104 are connected to the upper portion of the first electrode 101 and the second electrode 102 by wire bonding of a gold wire via an electrode pad on the submount.

[実施例2]
実施例2として、定電流ダイオードに変え、戻り光の光強度レベルにより反射端面が破壊される電流値にならないように抵抗値が予め調整可能な抵抗素子で構成される例について、図3を用いて説明する。
第2の電極102へ配線する定電流ダイオードの変わりにチップ抵抗など抵抗素子106を使い、最大電流を制限する。戻り光の光強度レベルを予め予測し、端面が破壊される電流値とならないように抵抗値を調整する。
[Example 2]
As Example 2, an example in which the resistance value is changed in advance so that the reflection end face is not destroyed by the light intensity level of the return light instead of the constant current diode will be described with reference to FIG. I will explain.
A resistance element 106 such as a chip resistor is used instead of the constant current diode wired to the second electrode 102 to limit the maximum current. The light intensity level of the return light is predicted in advance, and the resistance value is adjusted so that the current value does not break the end face.

[実施例3]
実施例3として、本発明のスーパールミネッセントダイオードによって構成された光源を備えたOCT装置の構成例について説明する。
ここでは、SD−OCTに適用した例について、図4用いて説明する。
図4において、300はSD−OCT、301はサンプル、302はSLD、303は計測系、304はビームスプリッタ−、305はミラーである。
SD−OCT300は、インコヒーレントな白色光(=SLD)302をサンプル301に照射し、そこから得られる信号光を参照光とビームスプリッタ−304で干渉させ、計測系303内部の回折格子などにより波長分散させる。
これを計測系303内部の1次元の撮像素子(ラインセンサー)により波長情報として取得する。
SD−OCT300では干渉距離によって干渉縞の周期が異なることから、ラインセンサーの信号をフーリエ−変換し、その周期を特定することで干渉距離を算出することが可能となる。この原理により、SD−OCT300はサンプル301の3次元画像を取得している。
図4に示すように、戻り光の発生はOCT内部の反射ミラー305により発生する。
従来例のものでは反射の入射を防止するため、SLDの前にアイソレータ−を付けることが必要となるが、本実施例の構成によれば、アイソレータ−は不要である。
[Example 3]
As a third embodiment, a configuration example of an OCT apparatus provided with a light source configured by the superluminescent diode of the present invention will be described.
Here, an example applied to SD-OCT will be described with reference to FIG.
4, 300 is SD-OCT, 301 is a sample, 302 is an SLD, 303 is a measurement system, 304 is a beam splitter, and 305 is a mirror.
The SD-OCT 300 irradiates the sample 301 with incoherent white light (= SLD) 302, causes the signal light obtained therefrom to interfere with the reference light by the beam splitter 304, and the wavelength by the diffraction grating inside the measurement system 303. Disperse.
This is acquired as wavelength information by a one-dimensional image sensor (line sensor) inside the measurement system 303.
In the SD-OCT 300, since the period of the interference fringes varies depending on the interference distance, the interference distance can be calculated by Fourier-transforming the signal of the line sensor and specifying the period. Based on this principle, the SD-OCT 300 acquires a three-dimensional image of the sample 301.
As shown in FIG. 4, the return light is generated by the reflection mirror 305 inside the OCT.
In the conventional example, in order to prevent the incidence of reflection, it is necessary to attach an isolator in front of the SLD. However, according to the configuration of this embodiment, the isolator is unnecessary.

100:SLD
101:第1の電極
102:第2の電極
103:調整抵抗
104:定電流ダイオード
105:印加電圧
106:抵抗素子
107:増幅自然放出光
108:出射端面
109:反射端面
110:リッジ構造
100: SLD
DESCRIPTION OF SYMBOLS 101: 1st electrode 102: 2nd electrode 103: Adjustment resistance 104: Constant current diode 105: Applied voltage 106: Resistance element 107: Amplified spontaneous emission light 108: Output end surface 109: Reflection end surface 110: Ridge structure

Claims (7)

活性層を含む積層体の上面から所定幅及び深さでエッチングにより形成されたリッジ構造を備え、
前記積層体の上面及び下面に形成された上面電極及び下面電極に所定電圧を印加することによって発生した自然放出光を前記リッジ構造によって導波し、該自然放出光を出射端面側より出射するスーパールミネッセントダイオードであって、
前記上面電極が、第1の電極と第2の電極に分割された構造を備え、
前記第1の電極と第2の電極との間に過剰電流を抑制する手段が設けられ、該過剰電流を抑制する手段によって、前記出射端面側と反対方向の反射端面付近に発生する戻り光による過剰電流を抑制することを特徴とするスーパールミネッセントダイオード。
Comprising a ridge structure formed by etching at a predetermined width and depth from the upper surface of the laminate including the active layer;
A superstructure that guides spontaneous emission light generated by applying a predetermined voltage to the upper surface electrode and the lower surface electrode formed on the upper and lower surfaces of the laminated body by the ridge structure, and emits the spontaneous emission light from the emission end face side. A luminescent diode,
The upper surface electrode comprises a structure divided into a first electrode and a second electrode,
Means for suppressing excess current is provided between the first electrode and the second electrode, and the means for suppressing excess current causes the return light generated in the vicinity of the reflection end face in the direction opposite to the emission end face side. A super luminescent diode characterized by suppressing excess current.
前記過剰電流を抑制する手段が、定電流ダイオードで構成されていることを特徴とする請求項1に記載のスーパールミネッセントダイオード。   2. The super luminescent diode according to claim 1, wherein the means for suppressing the excess current comprises a constant current diode. 前記定電流ダイオードとは別に、更に前記第1の電極側に調整抵抗を備え、
該調整抵抗は、前記戻り光の光強度レベルにより前記第2の電極への印加電圧が予め調整可能に構成されていることを特徴とする請求項2に記載のスーパールミネッセントダイオード。
In addition to the constant current diode, an adjustment resistor is further provided on the first electrode side,
3. The superluminescent diode according to claim 2, wherein the adjustment resistor is configured such that a voltage applied to the second electrode can be adjusted in advance according to a light intensity level of the return light.
前記調整抵抗及び定電流ダイオードが、前記第1の電極と前記第2の電極に印加される電圧を調整し、駆動電流密度を一定にすることが可能に構成されていることを特徴とする請求項3に記載のスーパールミネッセントダイオード。   The adjustment resistor and the constant current diode are configured to be capable of adjusting a voltage applied to the first electrode and the second electrode to make a driving current density constant. Item 4. The superluminescent diode according to item 3. 前記過剰電流を抑制する手段が、前記戻り光の光強度レベルにより前記反射端面が破壊される電流値にならないように抵抗値が予め調整可能な抵抗素子で構成されていることを特徴とする請求項1に記載のスーパールミネッセントダイオード。   The means for suppressing the excess current is configured by a resistance element whose resistance value can be adjusted in advance so as not to have a current value at which the reflection end face is destroyed by the light intensity level of the return light. Item 2. The superluminescent diode according to item 1. 前記活性層を含む積層体が、AlGaAs系の材料によって構成されていることを特徴とする請求項1から5のいずれか1項に記載のスーパールミネッセントダイオード。   The superluminescent diode according to any one of claims 1 to 5, wherein the stacked body including the active layer is made of an AlGaAs-based material. 請求項1から6のいずれか1項に記載のスーパールミネッセントダイオードによって構成された光源を備えていることを特徴とするOCT装置。   An OCT apparatus comprising a light source configured by the superluminescent diode according to claim 1.
JP2010166053A 2010-07-23 2010-07-23 Super luminescent diode and OCT apparatus using super luminescent diode as light source Expired - Fee Related JP5645525B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010166053A JP5645525B2 (en) 2010-07-23 2010-07-23 Super luminescent diode and OCT apparatus using super luminescent diode as light source

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010166053A JP5645525B2 (en) 2010-07-23 2010-07-23 Super luminescent diode and OCT apparatus using super luminescent diode as light source

Publications (2)

Publication Number Publication Date
JP2012028570A true JP2012028570A (en) 2012-02-09
JP5645525B2 JP5645525B2 (en) 2014-12-24

Family

ID=45781149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010166053A Expired - Fee Related JP5645525B2 (en) 2010-07-23 2010-07-23 Super luminescent diode and OCT apparatus using super luminescent diode as light source

Country Status (1)

Country Link
JP (1) JP5645525B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014050102A1 (en) * 2012-09-28 2014-04-03 Canon Kabushiki Kaisha Light source and optical coherence tomography apparatus including the light source
JP2014082486A (en) * 2012-09-28 2014-05-08 Canon Inc Light source and optical coherence tomography device using the same
KR20160135801A (en) * 2014-03-27 2016-11-28 캐논 가부시끼가이샤 Light emitting device, light source system including the light emitting device, and optical coherence tomography including the light source system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03228380A (en) * 1990-02-02 1991-10-09 Nippon Telegr & Teleph Corp <Ntt> Semiconductor light emitting element
JPH07176785A (en) * 1993-12-20 1995-07-14 Sharp Corp Superluminescent diode element and its manufacture
US20060034576A1 (en) * 2004-08-16 2006-02-16 Merritt Scott A Superluminescent diodes having high output power and reduced internal reflections

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03228380A (en) * 1990-02-02 1991-10-09 Nippon Telegr & Teleph Corp <Ntt> Semiconductor light emitting element
JPH07176785A (en) * 1993-12-20 1995-07-14 Sharp Corp Superluminescent diode element and its manufacture
US20060034576A1 (en) * 2004-08-16 2006-02-16 Merritt Scott A Superluminescent diodes having high output power and reduced internal reflections

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014050102A1 (en) * 2012-09-28 2014-04-03 Canon Kabushiki Kaisha Light source and optical coherence tomography apparatus including the light source
JP2014082486A (en) * 2012-09-28 2014-05-08 Canon Inc Light source and optical coherence tomography device using the same
EP2901500A4 (en) * 2012-09-28 2016-05-18 Canon Kk Light source and optical coherence tomography apparatus including the light source
US10109762B2 (en) 2012-09-28 2018-10-23 Canon Kabushiki Kaisha Light source and optical coherence tomography apparatus including the light source
KR20160135801A (en) * 2014-03-27 2016-11-28 캐논 가부시끼가이샤 Light emitting device, light source system including the light emitting device, and optical coherence tomography including the light source system

Also Published As

Publication number Publication date
JP5645525B2 (en) 2014-12-24

Similar Documents

Publication Publication Date Title
JP6608352B2 (en) Semiconductor light emitting device and manufacturing method thereof
WO2012101686A1 (en) Semiconductor light emitting element and light emitting device
JP2010118702A (en) Nitride semiconductor light-emitting device
JP5298889B2 (en) Nitride semiconductor device
JP6160141B2 (en) Semiconductor laser device
TW201034323A (en) Semiconductor laser and manufacturing process thereof
JP5824786B2 (en) Manufacturing method of nitride semiconductor laser device
JP5645525B2 (en) Super luminescent diode and OCT apparatus using super luminescent diode as light source
JP6218561B2 (en) Optical semiconductor element and optical coherence tomographic imaging apparatus including the optical semiconductor element as a light source
JP6253326B2 (en) Light source and optical coherence tomography apparatus using the light source
JP2013197237A (en) Light source device including super luminescent diode and driving method thereof, and optical tomographic image pickup device
JP4526260B2 (en) Nitride semiconductor light emitting device
CN102804416B (en) Semiconductor light emitting element and method for manufacturing same
JP2011029224A (en) Semiconductor laser device
WO2020196735A1 (en) Infrared led device
JP2020167223A (en) Infrared LED element
JP2013165239A (en) Super-luminescent diode, and sd-oct system equipped with super-luminescent diode
JP2012134327A (en) Nitride semiconductor light-emitting element
KR20200127252A (en) Semiconductor light emitting device and its manufacturing method
WO2021112170A1 (en) Infrared led element
JP3712855B2 (en) Super luminescent diode
JP2010219287A (en) Semiconductor light emitting element and method for manufacturing thereof
JP2021090003A (en) Infrared led element and manufacturing method for the same
JP4330319B2 (en) Nitride semiconductor light emitting device and manufacturing method thereof
JP3685925B2 (en) Super luminescent diode

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130722

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20131212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140624

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141007

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141104

LAPS Cancellation because of no payment of annual fees