JP2012026741A - Probe substrate and method of manufacturing probe card - Google Patents

Probe substrate and method of manufacturing probe card Download PDF

Info

Publication number
JP2012026741A
JP2012026741A JP2010162545A JP2010162545A JP2012026741A JP 2012026741 A JP2012026741 A JP 2012026741A JP 2010162545 A JP2010162545 A JP 2010162545A JP 2010162545 A JP2010162545 A JP 2010162545A JP 2012026741 A JP2012026741 A JP 2012026741A
Authority
JP
Japan
Prior art keywords
probe
substrate
film
conductive
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010162545A
Other languages
Japanese (ja)
Other versions
JP5426494B2 (en
Inventor
Teppei Kimura
哲平 木村
Noriyuki Fukushima
則之 福嶋
Shohei Tajima
章平 田島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Electronic Materials Corp
Original Assignee
Japan Electronic Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Electronic Materials Corp filed Critical Japan Electronic Materials Corp
Priority to JP2010162545A priority Critical patent/JP5426494B2/en
Publication of JP2012026741A publication Critical patent/JP2012026741A/en
Application granted granted Critical
Publication of JP5426494B2 publication Critical patent/JP5426494B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a probe card in which each contact probe on a probe substrate is electrically connected with wiring on a wiring board and a number of circuit elements can be disposed.SOLUTION: In a probe card where a probe substrate 3 is disposed on a sub substrate 2 and the sub substrate 2 and the probe substrate 3 are electrically connected, electric plating background films 17, 18 formed on the probe substrate 3 are separated from each other, a bonding electrode 12 is formed on the background film 17, and a contact probe 11 is formed on the background film 18. The bonding electrode 12 is conducted with the contact probe 11 via a resistance film 14 and is also conducted with wiring on the sub substrate 2.

Description

本発明は、プローブ基板及びプローブカードの製造方法に係り、さらに詳しくは、プローブが形成されたプローブ基板を配線基板上に搭載し、プローブ基板上の各プローブと配線基板上の配線とを電気的に接続させたプローブカードに関する。   The present invention relates to a method of manufacturing a probe board and a probe card. More specifically, the probe board on which a probe is formed is mounted on a wiring board, and each probe on the probe board and wiring on the wiring board are electrically connected. It relates to the probe card connected to.

一般に、半導体装置を製造する場合、半導体ウエハ上に形成された各電子回路について、半導体ウエハのダイシング前に電気的特性の検査が行われる。この検査は、テスター装置を用いて、検査対象となる電子回路に電源及び検査信号を供給し、その応答信号を検出することによって行われる。このとき、半導体ウエハ上に形成された多数の微少電極と、テスター装置の多数の信号端子とを導通させるために、プローブカードが用いられる。   In general, when a semiconductor device is manufactured, electrical characteristics of each electronic circuit formed on a semiconductor wafer are inspected before dicing the semiconductor wafer. This inspection is performed by supplying a power source and an inspection signal to an electronic circuit to be inspected and detecting a response signal using a tester device. At this time, a probe card is used to connect a large number of minute electrodes formed on the semiconductor wafer to a large number of signal terminals of the tester device.

プローブカードは、半導体ウエハ上の微小電極に接触させるためのコンタクトプローブと、当該コンタクトプローブとテスター装置とを導通させるための配線基板からなる。また、配線基板上には、コンタクトプローブに加えて、抵抗素子、容量素子などの回路素子が設けられている。これらの回路素子は、検査精度を向上させ、あるいは、電子回路を保護するためのものであり、例えば、DRAM(Dynamic Random Access Memory)チップ用のプローブカードの場合、1チップ当たり約20個の抵抗素子及び約4個の容量素子が搭載されている。   The probe card includes a contact probe for making contact with the microelectrode on the semiconductor wafer, and a wiring board for making the contact probe and the tester device conductive. In addition to the contact probe, circuit elements such as a resistance element and a capacitive element are provided on the wiring board. These circuit elements are for improving inspection accuracy or protecting electronic circuits. For example, in the case of a probe card for a DRAM (Dynamic Random Access Memory) chip, about 20 resistors are used per chip. An element and about four capacitive elements are mounted.

ここで、最近のプローブカードには、配線基板上に2以上のプローブ基板が配設され、プローブ基板上に多数のコンタクトプローブがそれぞれ形成されているものがある。この種のプローブカードは、矩形からなる多数のプローブ基板を配線基板上で整列配置させたものであり、この種のプローブカードは、コンタクトプローブが形成されたプローブ基板を配線基板上に取り付けて構成されることから、プローブ基板を交換すれば、プローブカードをリペアすることができるという利点がある。   Here, some recent probe cards have two or more probe substrates disposed on a wiring substrate, and a plurality of contact probes are respectively formed on the probe substrate. This type of probe card has a large number of rectangular probe boards arranged on a wiring board, and this type of probe card is constructed by attaching a probe board on which a contact probe is formed on the wiring board. Therefore, there is an advantage that the probe card can be repaired by replacing the probe substrate.

上述したプローブカードでは、回路素子を配置するための素子領域として、配線基板上に十分な領域を確保することが難しいという問題があった。特に、プローブ基板上の端子電極と配線基板上の端子電極とをワイヤボンディングによって導通させるプローブカードの場合、プローブ基板の周辺にワイヤボンディングのためのボンディング領域を設ける必要がある。このため、プローブ基板間に十分な素子領域を確保することが難しく、所望の回路素子を配置することができない場合があるという問題があった。   The probe card described above has a problem that it is difficult to ensure a sufficient area on the wiring board as an element area for arranging circuit elements. In particular, in the case of a probe card in which the terminal electrode on the probe substrate and the terminal electrode on the wiring substrate are electrically connected by wire bonding, it is necessary to provide a bonding region for wire bonding around the probe substrate. For this reason, it is difficult to secure a sufficient element region between the probe substrates, and there is a problem that a desired circuit element may not be arranged.

図9は、従来のプローブカードの構成を示した断面図である。図9(a)には、配線基板200上にコンタクトプローブ11が形成されたプローブカードが示されている。一方、図9(b)には、配線基板200上にプローブ基板3が固着され、当該プローブ基板3上にコンタクトプローブ11が形成されたプローブカードが示されている。   FIG. 9 is a cross-sectional view showing a configuration of a conventional probe card. FIG. 9A shows a probe card in which the contact probe 11 is formed on the wiring board 200. On the other hand, FIG. 9B shows a probe card in which the probe board 3 is fixed on the wiring board 200 and the contact probe 11 is formed on the probe board 3.

図9(a)のプローブカードの場合、コンタクトプローブ11が配線基板200上に直接形成されているため、回路素子を配置することができる素子領域300は、隣接するコンタクトプローブ11に挟まれた領域となる。一方、図9(b)のプローブカードの場合、プローブ基板3上のボンディング電極12と、配線基板200上のボンディング電極21とが、導電性ワイヤ22によって接続されている。このため、回路素子を配置するための素子領域302は、ボンディング領域301を除く領域となる。つまり、コンタクトプローブ11の配置間隔が同じであれば、(b)の素子領域302の面積は、(a)の素子領域300の面積に比べ、ボンディング領域301に相当する面積だけ狭くなる。   In the case of the probe card of FIG. 9A, since the contact probe 11 is directly formed on the wiring board 200, the element region 300 where the circuit element can be arranged is a region sandwiched between adjacent contact probes 11. It becomes. On the other hand, in the case of the probe card of FIG. 9B, the bonding electrode 12 on the probe substrate 3 and the bonding electrode 21 on the wiring substrate 200 are connected by a conductive wire 22. For this reason, the element region 302 for arranging the circuit elements is a region excluding the bonding region 301. That is, if the arrangement intervals of the contact probes 11 are the same, the area of the element region 302 in (b) is narrower by an area corresponding to the bonding region 301 than the area of the element region 300 in (a).

コンタクトプローブ11の配置は、コンタクトプローブ11が当接する電極パッド202の半導体ウエハ201上における配置によって決まる。このため、検査に必要な回路素子の数が多い場合や、コンタクトプローブ11の配置ピッチが狭い場合、ワイヤボンディングを利用したプローブカードでは、所望の数の回路素子を配線基板200上に配置することができないという問題があった。   The arrangement of the contact probe 11 is determined by the arrangement on the semiconductor wafer 201 of the electrode pad 202 with which the contact probe 11 abuts. For this reason, when the number of circuit elements required for inspection is large, or when the arrangement pitch of the contact probes 11 is narrow, in a probe card using wire bonding, a desired number of circuit elements are arranged on the wiring board 200. There was a problem that could not.

本発明は、上記事情に鑑みてなされたものであり、プローブが形成されたプローブ基板を配線基板上に配設したプローブカードにおいて、多くの回路素子を配置することができるプローブ基板及びプローブカードの製造方法を提供することを目的とする。   The present invention has been made in view of the above circumstances, and in a probe card in which a probe board on which a probe is formed is arranged on a wiring board, a probe board and a probe card in which many circuit elements can be arranged. An object is to provide a manufacturing method.

第1の本発明によるプローブ基板は、プローブ基板上に設けられ、プローブが形成される第1導電領域と、上記プローブ基板上に第1導電領域から離れて設けられ、入出力端子が形成される第2導電領域と、第1導電領域及び第2導電領域よりも電気抵抗率の高い導電部材によって第1導電領域及び第2導電領域を接続する抵抗領域とを備えて構成される。   The probe substrate according to the first aspect of the present invention is provided on the probe substrate and provided with a first conductive region on which the probe is formed and on the probe substrate apart from the first conductive region, and an input / output terminal is formed. The second conductive region includes a first conductive region and a resistance region that connects the first conductive region and the second conductive region with a conductive member having a higher electrical resistivity than the first conductive region and the second conductive region.

この様な構成によれば、プローブ基板上のプローブ及び入出力端子間に抵抗領域を形成することにより、プローブ基板上に抵抗素子を形成し、配線基板上に搭載すべき回路素子の数を減少させている。このため、プローブ基板及び配線基板が電気的に接続されるプローブカード上に、より多くの回路素子を搭載することができる。特に、配線基板上に2以上のプローブ基板が配設され、かつ、プローブ基板の間隔が狭い場合であっても、多くの回路素子をプローブカード上に搭載することが可能になる。また、この様な構成は、プローブ基板間に十分な素子領域が確保できなくても、所望の回路素子を配置することができるので、プローブ基板上の入出力端子と配線基板上の入出力端子とをボンディングワイヤを介して導通させるプローブカードに特に好適である。   According to such a configuration, by forming a resistance region between the probe and the input / output terminal on the probe board, a resistance element is formed on the probe board, and the number of circuit elements to be mounted on the wiring board is reduced. I am letting. For this reason, more circuit elements can be mounted on the probe card to which the probe board and the wiring board are electrically connected. In particular, even when two or more probe boards are arranged on a wiring board and the distance between the probe boards is narrow, many circuit elements can be mounted on the probe card. Also, with such a configuration, a desired circuit element can be arranged even if a sufficient element region cannot be secured between the probe boards. Is particularly suitable for a probe card that conducts through a bonding wire.

第2の本発明によるプローブカードの製造方法は、プローブ基板上に互いに離間した第1導電層及び第2導電層を形成するステップと、第1導電層及び第2導電層の形成後のプローブ基板上に、第1導電層及び第2導電層よりも電気抵抗率の高い導電部材によって第1導電層及び第2導電層を接続する抵抗膜を形成するステップと、上記抵抗膜の形成後のプローブ基板を加熱し、上記抵抗膜を一定温度でアニールするステップと、上記抵抗膜のアニール処理後、電気めっきにより第1導電層上にプローブを形成するステップと、上記プローブの形成後のプローブ基板を配線基板上に配設するステップとからなるように構成される。   According to a second aspect of the present invention, there is provided a method of manufacturing a probe card comprising: forming a first conductive layer and a second conductive layer spaced apart from each other on a probe substrate; and a probe substrate after forming the first conductive layer and the second conductive layer. Forming a resistive film connecting the first conductive layer and the second conductive layer with a conductive member having a higher electrical resistivity than the first conductive layer and the second conductive layer; and a probe after the formation of the resistive film. Heating the substrate and annealing the resistive film at a constant temperature; after annealing the resistive film; forming a probe on the first conductive layer by electroplating; and a probe substrate after forming the probe. And a step of arranging on the wiring board.

この様な構成によれば、抵抗膜を熱処理した後に、プローブの一部又は全部が形成されるので、熱処理によってプローブが軟化することがない。   According to such a configuration, a part or all of the probe is formed after heat-treating the resistance film, so that the probe is not softened by the heat treatment.

本発明によるプローブ基板及びプローブカードの製造方法は、プローブ基板上に互いに離間した第1導電層及び第2導電層が設けられ、これらの導電層上にそれぞれプローブ及び入出力端子が形成される。そして、入出力端子が、プローブ基板上の抵抗膜を介してプローブと導通するとともに、配線基板と導通する。   In the method for manufacturing a probe board and a probe card according to the present invention, a first conductive layer and a second conductive layer that are spaced apart from each other are provided on a probe board, and a probe and an input / output terminal are formed on these conductive layers, respectively. The input / output terminal is electrically connected to the probe through the resistance film on the probe substrate and electrically connected to the wiring substrate.

このため、プローブ基板及び配線基板が電気的に接続されるプローブカードにおいて、プローブカード上により多くの回路素子を配置することができる。また、隣接するプローブ基板間の間隔が狭い場合であっても、多くの回路素子をプローブカード上に配置することができる。   For this reason, in the probe card to which the probe board and the wiring board are electrically connected, more circuit elements can be arranged on the probe card. Moreover, even when the interval between adjacent probe substrates is narrow, many circuit elements can be arranged on the probe card.

本発明の実施の形態によるプローブカード100の概略構成の一例を示した外観図である。It is the external view which showed an example of schematic structure of the probe card 100 by embodiment of this invention. 図1のプローブカード100の一部について詳細構成を示した拡大図である。It is the enlarged view which showed the detailed structure about some probe cards 100 of FIG. 図2のプローブカード100の一部を更に拡大して示した拡大図である。It is the enlarged view which expanded and showed a part of probe card 100 of FIG. 図3のプローブ基板3をA−A切断線及びB−B切断線により切断した場合の切断面を示した断面図である。It is sectional drawing which showed the cut surface at the time of cut | disconnecting the probe board | substrate 3 of FIG. 3 by an AA cutting line and a BB cutting line. 図1のプローブカード100の製造工程の一例を示した断面図である。It is sectional drawing which showed an example of the manufacturing process of the probe card 100 of FIG. 図1のプローブカード100の製造工程の一例を示した断面図である(図5の続き)。It is sectional drawing which showed an example of the manufacturing process of the probe card 100 of FIG. 1 (continuation of FIG. 5). 図3の抵抗膜14の素子特性の一例を示した図である。It is the figure which showed an example of the element characteristic of the resistive film 14 of FIG. 図3の抵抗膜14として適用可能な抵抗材の一例を示した図である。It is the figure which showed an example of the resistive material applicable as the resistive film 14 of FIG. 従来のプローブカードの構成を示した断面図である。It is sectional drawing which showed the structure of the conventional probe card.

図1は、本発明の実施の形態によるプローブカード100の概略構成の一例を示した外観図であり、図中の(a)に平面図、(b)に側面図が示されている。プローブカード100は、メイン基板1、サブ基板2及びプローブ基板3により構成される。サブ基板2上には、複数のプローブ基板3が整列配置され、各プローブ基板3上には、複数のコンタクトプローブ11がそれぞれ形成されている。   FIG. 1 is an external view showing an example of a schematic configuration of a probe card 100 according to an embodiment of the present invention, in which (a) is a plan view and (b) is a side view. The probe card 100 includes a main board 1, a sub board 2 and a probe board 3. A plurality of probe substrates 3 are aligned on the sub-substrate 2, and a plurality of contact probes 11 are formed on each probe substrate 3.

このプローブカード100は、図示しないプローブ装置によって、コンタクトプローブ11の形成面を下方に向けた状態で水平に保持されるとともに、図示しないテスター装置の信号端子が、外部端子10に接続される。そして、微小電極の形成面を上方に向けて水平に保持された半導体ウエハを下方から近づけ、コンタクトプローブ11を半導体ウエハ上の微小電極に当接させることにより、半導体ウエハ上の電子回路をテスター装置と導通させることができる。   The probe card 100 is held horizontally by a probe device (not shown) with the formation surface of the contact probe 11 facing downward, and a signal terminal of a tester device (not shown) is connected to the external terminal 10. Then, the semiconductor wafer held horizontally with the microelectrode forming surface facing upward is approached from below, and the contact probe 11 is brought into contact with the microelectrode on the semiconductor wafer, whereby the electronic circuit on the semiconductor wafer is tested. Can be conducted.

メイン基板1は、プローブ装置に着脱可能に取り付けられる配線基板であり、ここでは円形形状のプリント回路基板からなる。メイン基板1の下面の中央部にはサブ基板2が配設され、また、当該下面の周辺部には多数の外部端子10が形成されている。外部端子10は、メイン基板1、サブ基板2及びプローブ基板3上の各配線を介して、コンタクトプローブ11と導通している。   The main board 1 is a wiring board that is detachably attached to the probe device, and here is formed of a circular printed circuit board. A sub-substrate 2 is disposed at the center of the lower surface of the main substrate 1, and a large number of external terminals 10 are formed at the periphery of the lower surface. The external terminal 10 is electrically connected to the contact probe 11 via each wiring on the main substrate 1, the sub substrate 2 and the probe substrate 3.

サブ基板2は、メイン基板1上に配設された配線基板である。このサブ基板2は、配線ピッチの広いメイン基板1上の配線と、配線ピッチの狭いプローブ基板3上の配線とを導通させるための基板であり、このようなピッチ変換のための基板はST(Space Transformer)基板と呼ばれる。また、メイン基板1及びプローブ基板3間にサブ基板2を介在させることにより、メイン基板1に対するコンタクトプローブ11の高さを調節することもできる。ここでは、サブ基板2が矩形形状からなり、その上面がメイン基板1の中央部に固着され、その下面には複数のプローブ基板3が固着されている。   The sub board 2 is a wiring board disposed on the main board 1. The sub-board 2 is a board for conducting the wiring on the main board 1 having a wide wiring pitch and the wiring on the probe board 3 having a narrow wiring pitch, and the board for such pitch conversion is ST ( Space Transformer) substrate. Further, the height of the contact probe 11 with respect to the main substrate 1 can be adjusted by interposing the sub-substrate 2 between the main substrate 1 and the probe substrate 3. Here, the sub-board 2 has a rectangular shape, its upper surface is fixed to the central portion of the main substrate 1, and a plurality of probe substrates 3 are fixed to its lower surface.

プローブ基板3は、多数のコンタクトプローブ11が形成された絶縁性基板であり、複数のプローブ基板3が、互いに離間した状態で、共通のサブ基板2上に整列配置されている。この例では、縦長の矩形形状からなるプローブ基板3が、2行3列のマトリクス状に配置されている。このような構成を採用することにより、一部のコンタクトプローブ11が損傷した場合に、損傷したコンタクトプローブ11を含むプローブ基板3を交換することにより、プローブカード100をリペアすることができる。また、各プローブ基板3を同一の構成にすることによって、製造コストを低減することができる。一般に、半導体ウエハ上には、同一の構成からなる多数の電子回路が形成されている。このため、各プローブ基板3を半導体ウエハ上の1又は2以上の電子回路に対応づけて配置することにより、複数のプローブ基板3を同一の構成とし、製造コストを低減することができる。   The probe substrate 3 is an insulating substrate on which a large number of contact probes 11 are formed, and a plurality of probe substrates 3 are arranged on the common sub-substrate 2 in a state of being separated from each other. In this example, probe substrates 3 each having a vertically long rectangular shape are arranged in a matrix of 2 rows and 3 columns. By adopting such a configuration, when some of the contact probes 11 are damaged, the probe card 100 can be repaired by replacing the probe substrate 3 including the damaged contact probes 11. Moreover, manufacturing cost can be reduced by making each probe board | substrate 3 into the same structure. In general, a large number of electronic circuits having the same configuration are formed on a semiconductor wafer. For this reason, by arranging each probe substrate 3 in association with one or more electronic circuits on the semiconductor wafer, the plurality of probe substrates 3 can have the same configuration, and the manufacturing cost can be reduced.

各コンタクトプローブ11は、半導体ウエハ上の微小電極に接触させる探針である。つまり、検査対象となる電子回路の電極パッドに対応づけて整列配置されている。なお、この実施形態では、コンタクトプローブ11がカンチレバー(片持ち梁)型である場合について説明するが、本発明は、カンチレバー型以外のコンタクトプローブ11を備えたプローブカードにも適用することができることは言うまでもない。   Each contact probe 11 is a probe that is brought into contact with a microelectrode on a semiconductor wafer. That is, they are arranged in alignment with the electrode pads of the electronic circuit to be inspected. In this embodiment, a case where the contact probe 11 is a cantilever (cantilever) type will be described. However, the present invention can be applied to a probe card including a contact probe 11 other than the cantilever type. Needless to say.

図2は、図1のプローブカード100の一部について詳細構成を示した拡大図である。図中の(a)は、コンタクトプローブ11の形成面を上方に向けた状態で水平方向から見たサブ基板2の一部を示した側面図であり、図中の(b)は、コンタクトプローブ11の形成面側から見たサブ基板2の一部を示した平面図である。   FIG. 2 is an enlarged view showing a detailed configuration of a part of the probe card 100 of FIG. (A) in the figure is a side view showing a part of the sub-board 2 viewed from the horizontal direction with the formation surface of the contact probe 11 facing upward, and (b) in the figure is a contact probe. 11 is a plan view showing a part of the sub-substrate 2 as viewed from the formation surface side of FIG.

プローブ基板3は、例えば、接着シートを介して、サブ基板2に固着されている。また、プローブ基板3上には、コンタクトプローブ11及びボンディング電極12が形成されている。ボンディング電極12は、対応するコンタクトプローブ11と導通している入出力端子であり、複数のボンディング電極12が、プローブ基板3の周辺部に形成され、導電性ワイヤ22の一端がそれぞれ接続される。   The probe substrate 3 is fixed to the sub substrate 2 via an adhesive sheet, for example. A contact probe 11 and a bonding electrode 12 are formed on the probe substrate 3. The bonding electrode 12 is an input / output terminal that is electrically connected to the corresponding contact probe 11, and a plurality of bonding electrodes 12 are formed on the periphery of the probe substrate 3, and one end of the conductive wire 22 is connected thereto.

サブ基板2上には、導電性ワイヤ22の他端が接続される複数のボンディング電極21が形成されている。ボンディング電極21は、対応するメイン基板1の外部端子10と導通する入出力端子であり、プローブ基板3の周縁部を挟んで、プローブ基板3上のボンディング電極12と対向するように形成されている。導電性ワイヤ22は、ボンディング装置を用いて、対応するボンディング電極12,21間に形成される金(Ag)などの導電性材料からなる細線であり、その両端を除いて配線基板2及びプローブ基板3から離れ、中空を経由するように配置されている。   A plurality of bonding electrodes 21 to which the other ends of the conductive wires 22 are connected are formed on the sub-substrate 2. The bonding electrodes 21 are input / output terminals that are electrically connected to the corresponding external terminals 10 of the main substrate 1, and are formed so as to face the bonding electrodes 12 on the probe substrate 3 with the peripheral edge of the probe substrate 3 interposed therebetween. . The conductive wire 22 is a thin wire made of a conductive material such as gold (Ag) formed between the corresponding bonding electrodes 12 and 21 using a bonding apparatus, and the wiring board 2 and the probe board except for both ends thereof. It is arrange | positioned so that it may leave | separate from 3 and pass through a hollow.

この図では、長方形からなるプローブ基板3が、その長辺を互いに対向させて、左右方向に配列され、複数のボンディング電極12及び21が、それぞれプローブ基板3の長辺に沿って配置されている。素子領域302は、検査対象とする電子回路を保護するための保護抵抗やコンデンサなどの部品が実装される領域であり、隣り合う2つのプローブ基板3間において、一方のプローブ基板3と導通するボンディング電極21と、他方のプローブ基板3と導通するボンディング電極21との間に形成されている。   In this figure, a rectangular probe substrate 3 is arranged in the left-right direction with its long sides facing each other, and a plurality of bonding electrodes 12 and 21 are arranged along the long side of the probe substrate 3, respectively. . The element region 302 is a region where components such as a protective resistor and a capacitor for protecting an electronic circuit to be inspected are mounted, and bonding between the two adjacent probe substrates 3 and one probe substrate 3 are conducted. It is formed between the electrode 21 and the bonding electrode 21 that is electrically connected to the other probe substrate 3.

導電性ワイヤ22を用いて、プローブ基板3上のボンディング電極12と、サブ基板2上のボンディング電極21とを接続したプローブカード100の場合、サブ基板2上にコンタクトプローブ11を直接形成したコンタクトプローブに比べて、導電性ワイヤ22を取り回さなければならない分だけ、素子領域302の左右方向の幅が狭くなる。そこで、本実施の形態によるプローブカード100では、電子回路の検査に必要な抵抗素子をプローブ基板3上に形成している。   In the case of the probe card 100 in which the bonding electrode 12 on the probe substrate 3 and the bonding electrode 21 on the sub-substrate 2 are connected using the conductive wire 22, the contact probe in which the contact probe 11 is directly formed on the sub-substrate 2. As compared with the above, the width in the left-right direction of the element region 302 is narrowed by the amount that the conductive wire 22 has to be routed. Therefore, in the probe card 100 according to the present embodiment, a resistance element necessary for the inspection of the electronic circuit is formed on the probe substrate 3.

図3は、図2に示したプローブカード100の一部を更に拡大して示した拡大図であり、プローブ基板3上に形成された抵抗膜14が示されている。図中の(a)は、コンタクトプローブ11の形成面を上方に向けた状態で水平方向から見たプローブ基板3の一部を示した側面図であり、図中の(b)は、コンタクトプローブ11の形成面側から見たプローブ基板3の一部を示した平面図である。   FIG. 3 is an enlarged view showing a part of the probe card 100 shown in FIG. 2 in an enlarged manner, and shows the resistance film 14 formed on the probe substrate 3. (A) in the figure is a side view showing a part of the probe substrate 3 viewed from the horizontal direction with the formation surface of the contact probe 11 facing upward, and (b) in the figure is a contact probe. 11 is a plan view showing a part of the probe substrate 3 as viewed from the forming surface side of FIG.

このコンタクトプローブ11は、カンチレバー型のコンタクトプローブであり、検査対象物に接触させるコンタクト部111と、コンタクト部111を弾性的に支持するビーム部112と、プローブ基板3に固着されるベース部113とによって構成される。ビーム部112は、プローブ基板3と並行に延びる細長い形状からなる。また、ベース部113は、プローブ基板3上に形成されたプローブ電極115と、プローブ電極115上に形成されたベース脚部114からなる。プローブ電極115及びベース脚部114は、いずれも電気めっきにより形成され、プローブ電極115は、ボンディング電極12と同時にプローブ基板3上に形成される導電膜であり、ベース脚部114は、プローブ電極115及び抵抗膜14の形成後に形成される導電性の柱状体である。   The contact probe 11 is a cantilever-type contact probe, and includes a contact portion 111 that comes into contact with an inspection object, a beam portion 112 that elastically supports the contact portion 111, and a base portion 113 that is fixed to the probe substrate 3. Consists of. The beam portion 112 has an elongated shape extending in parallel with the probe substrate 3. The base portion 113 includes a probe electrode 115 formed on the probe substrate 3 and a base leg portion 114 formed on the probe electrode 115. The probe electrode 115 and the base leg 114 are both formed by electroplating, the probe electrode 115 is a conductive film formed on the probe substrate 3 simultaneously with the bonding electrode 12, and the base leg 114 is formed by the probe electrode 115. And a conductive columnar body formed after the formation of the resistance film 14.

抵抗膜14は、コンタクトプローブ11及びボンディング電極12よりも電気抵抗率の高い導電部材からなる導電膜からなり、プローブ電極115及びボンディング電極12を導通させる抵抗素子として機能する。この抵抗膜14は、ビーム部112の延伸方向、すなわち、図3(b)において左右方向に延びる細長い形状を有している。ここでは、抵抗膜14の膜厚L1が、プローブ電極部115及びボンディング電極12よりも薄く、また、抵抗膜14の幅L2は、抵抗膜14の長さL3よりも狭いものとする。   The resistance film 14 is made of a conductive film made of a conductive member having a higher electrical resistivity than the contact probe 11 and the bonding electrode 12, and functions as a resistance element for conducting the probe electrode 115 and the bonding electrode 12. The resistance film 14 has an elongated shape extending in the extending direction of the beam portion 112, that is, in the left-right direction in FIG. Here, it is assumed that the thickness L1 of the resistance film 14 is thinner than the probe electrode portion 115 and the bonding electrode 12, and the width L2 of the resistance film 14 is narrower than the length L3 of the resistance film 14.

この様な抵抗膜14は、プローブ電極部115とボンディング電極12との間に必要に応じて設けられている。すなわち、抵抗素子を必要としないコンタクトプローブ11については、抵抗膜14が形成されず、プローブ電極115及びボンディング電極12として機能する1つの配線パターン16のみが形成される。   Such a resistance film 14 is provided between the probe electrode portion 115 and the bonding electrode 12 as necessary. That is, for the contact probe 11 that does not require a resistance element, the resistance film 14 is not formed, and only one wiring pattern 16 that functions as the probe electrode 115 and the bonding electrode 12 is formed.

図4は、図3のプローブ基板3の切断面を示した断面図であり、図中の(a)は、A−A切断線により切断した場合の断面図であり、図中の(b)は、B−B切断線により切断した場合の断面図である。これらの断面図は、いずれもコンタクトプローブ11を含む断面図であるが、(a)では、抵抗膜14が接続されたコンタクトプローブ11の断面が示されているのに対し、(b)では、抵抗膜14に接続されていないコンタクトプローブ11の断面が示されている点で異なっている。   FIG. 4 is a cross-sectional view showing a cut surface of the probe substrate 3 of FIG. 3, and FIG. 4A is a cross-sectional view taken along the line AA, and FIG. These are sectional drawings at the time of cut | disconnecting by a BB cutting line. Each of these cross-sectional views is a cross-sectional view including the contact probe 11, but in (a), a cross-section of the contact probe 11 to which the resistance film 14 is connected is shown, whereas in (b), The difference is that the cross section of the contact probe 11 not connected to the resistive film 14 is shown.

図中の(a)に示した通り、抵抗膜14が形成される場合、プローブ電極部115及びボンディング電極12が、導電性金属からなる電気めっき用の下地膜17,18上にそれぞれ形成される。下地膜17及び下地膜18は、プローブ基板3上に同時に形成された導電層の一部であり、互いに分離された領域からなる。また、ボンディング電極12及びプローブ電極部115も、同時に形成されためっき層の一部であり、互いに分離された領域からなる。つまり、下地膜18及びプローブ電極部115と、下地膜17及びボンディング電極12とは、いずれもプローブ基板3上にアイランド状に形成され、互いに分離されている。   As shown in FIG. 2A, when the resistance film 14 is formed, the probe electrode portion 115 and the bonding electrode 12 are formed on the electroplating base films 17 and 18 made of a conductive metal, respectively. . The base film 17 and the base film 18 are part of a conductive layer formed on the probe substrate 3 at the same time, and are composed of regions separated from each other. The bonding electrode 12 and the probe electrode portion 115 are also part of the plating layer formed at the same time, and are formed from regions separated from each other. That is, the base film 18 and the probe electrode portion 115, the base film 17, and the bonding electrode 12 are all formed in an island shape on the probe substrate 3 and separated from each other.

抵抗膜14は、少なくとも、プローブ電極部115、ボンディング電極12及び下地膜17,18よりも電気抵抗率の高い金属からなり、プローブ基板3上におけるプローブ電極部115及びボンディング電極12間に形成されている。この抵抗膜14は、プローブ電極部115及びボンディング電極12を形成した後、下地膜17,18を分離するために余分な下地膜を除去することによって露出したプローブ基板3上に形成される。   The resistance film 14 is made of at least a metal having a higher electrical resistivity than the probe electrode portion 115, the bonding electrode 12, and the base films 17 and 18, and is formed between the probe electrode portion 115 and the bonding electrode 12 on the probe substrate 3. Yes. The resistance film 14 is formed on the probe substrate 3 exposed by forming the probe electrode portion 115 and the bonding electrode 12 and then removing the excess base film to separate the base films 17 and 18.

一方、図中の(b)に示した通り、抵抗膜14が形成されない場合、1つの連続領域からなる配線パターン16が形成され、プローブ電極部115及びボンディング電極12として用いられる。この配線パターン16は、導電性金属からなる電気めっき用の下地膜19上に形成される。この下地膜19は、配線パターン16と同一の形状からなり、下地膜17,18のように分離されていない。   On the other hand, as shown in (b) of the figure, when the resistance film 14 is not formed, the wiring pattern 16 composed of one continuous region is formed and used as the probe electrode portion 115 and the bonding electrode 12. The wiring pattern 16 is formed on a base film 19 for electroplating made of a conductive metal. The base film 19 has the same shape as the wiring pattern 16 and is not separated like the base films 17 and 18.

この様にして、1つのプローブ基板3上に、配線パターン16に接続され、抵抗膜14を介在させないコンタクトプローブ11と、抵抗膜14を介在させてボンディング電極12に接続されるコンタクトプローブ11とを混在させることができる。   In this manner, the contact probe 11 connected to the wiring pattern 16 without interposing the resistance film 14 on one probe substrate 3 and the contact probe 11 connected to the bonding electrode 12 with the resistance film 14 interposed therebetween. Can be mixed.

図5及び図6は、図1のプローブカード100の製造工程の一例を示した断面図である。図5(a)〜(f)には、ボンディング電極12、コンタクトプローブ11のベース部113及び抵抗膜14を形成する工程が示され、図6(a)〜(e)には、コンタクトプローブ11のビーム部112及びコンタクト部111を形成する工程が示されている。   5 and 6 are cross-sectional views showing an example of the manufacturing process of the probe card 100 of FIG. 5A to 5F show a process of forming the bonding electrode 12, the base portion 113 of the contact probe 11, and the resistance film 14, and FIGS. 6A to 6E show the contact probe 11. The step of forming the beam portion 112 and the contact portion 111 is shown.

図5(a)には、絶縁性材料からなるプローブ基板3上に導電性金属からなる電気めっき用の下地膜51を形成する工程が示されている。このプローブ基板3は、例えば、アルミナ(酸化アルミニウム)からなる。下地膜51は、例えば、金(Au)とクロム(Cr)の合金からなるシード層であり、スパッタリングにより成膜される。   FIG. 5A shows a process of forming an electroplating base film 51 made of a conductive metal on the probe substrate 3 made of an insulating material. The probe substrate 3 is made of alumina (aluminum oxide), for example. The base film 51 is a seed layer made of an alloy of gold (Au) and chromium (Cr), for example, and is formed by sputtering.

図5(b)には、図5(a)の下地膜51の形成後のプローブ基板3上に導電性金属からなるめっき層52を選択的に形成する工程が示されている。下地膜51上にアイランド状のめっき層52を形成することにより、ボンディング電極12及びプローブ電極115がそれぞれ形成される。具体的には、下地膜51上にフォトレジストを塗布することによりレジスト層を形成し、このレジスト層をパターニングした後に、めっき層52が形成される。めっき層52の形成後に、レジスト層は剥離剤を用いて除去される。めっき層52は、例えば、金(Au)からなり、電気めっきにより形成される。   FIG. 5B shows a step of selectively forming a plating layer 52 made of a conductive metal on the probe substrate 3 after the formation of the base film 51 of FIG. 5A. By forming the island-shaped plating layer 52 on the base film 51, the bonding electrode 12 and the probe electrode 115 are formed. Specifically, a resist layer is formed on the base film 51 by applying a photoresist, and after the resist layer is patterned, the plating layer 52 is formed. After the formation of the plating layer 52, the resist layer is removed using a release agent. The plating layer 52 is made of, for example, gold (Au) and is formed by electroplating.

図5(c)には、図5(b)のめっき層52の形成後のプローブ基板3上にめっき層53を選択的に形成する工程が示されている。プローブ電極115上にめっき層53を形成することにより、ベース脚部114が形成される。具体的には、プローブ基板3の全面にレジスト層を形成し、このレジスト層をパターニングした後に、めっき層53が形成される。めっき層53の形成後に、レジスト層は剥離剤を用いて除去される。めっき層53は、導電性金属、例えば、ニッケル(Ni)とコバルト(Co)の合金からなり、電気めっきにより形成される。   FIG. 5C shows a step of selectively forming the plating layer 53 on the probe substrate 3 after the formation of the plating layer 52 of FIG. By forming the plating layer 53 on the probe electrode 115, the base leg 114 is formed. Specifically, a resist layer is formed on the entire surface of the probe substrate 3, and after the resist layer is patterned, the plating layer 53 is formed. After the formation of the plating layer 53, the resist layer is removed using a release agent. The plating layer 53 is made of a conductive metal, for example, an alloy of nickel (Ni) and cobalt (Co), and is formed by electroplating.

図5(d)には、図5(c)のめっき層53の形成後のプローブ基板3から余分な下地膜51を除去する工程が示されている。めっき層52をマスクとして、余分な下地膜51を除去することにより、互いに分離された下地膜17及び18が形成される。下地膜51は、例えば、ドライエッチングにより除去される。その結果、プローブ電極部115及びベース脚部114が、下地膜18上に形成され、ボンディング電極12が、下地膜17上に形成される。   FIG. 5D shows a process of removing the excess base film 51 from the probe substrate 3 after the formation of the plating layer 53 of FIG. By using the plating layer 52 as a mask and removing the excess base film 51, the base films 17 and 18 separated from each other are formed. For example, the base film 51 is removed by dry etching. As a result, the probe electrode portion 115 and the base leg portion 114 are formed on the base film 18, and the bonding electrode 12 is formed on the base film 17.

図5(e)には、図5(d)の下地膜51の除去後のプローブ基板3上に抵抗膜14に相当する金属膜54を形成する工程が示されている。金属膜54は、下地膜51及びめっき層52,53よりも電気抵抗率の高い金属からなり、例えば、スパッタリングにより成膜される。   FIG. 5E shows a step of forming a metal film 54 corresponding to the resistance film 14 on the probe substrate 3 after the removal of the base film 51 of FIG. The metal film 54 is made of a metal having a higher electrical resistivity than the base film 51 and the plating layers 52 and 53, and is formed by sputtering, for example.

図5(f)には、図5(e)の金属膜54をパターニングして抵抗膜14を形成する工程が示されている。金属膜54の形成後のプローブ基板3に対し、フォトレジストを塗布することによりレジスト層を形成し、このレジスト層をパターニングした後、ドライエッチングにより金属膜54を選択的に除去すれば、抵抗膜14が形成される。抵抗膜14の形成後、レジスト層は剥離剤を用いて除去される。   FIG. 5F shows a process of forming the resistance film 14 by patterning the metal film 54 of FIG. A resist layer is formed by applying a photoresist to the probe substrate 3 on which the metal film 54 has been formed, and after the resist layer is patterned, the metal film 54 is selectively removed by dry etching. 14 is formed. After the formation of the resistance film 14, the resist layer is removed using a release agent.

図6(a)には、図5(f)の抵抗膜14の形成後のプローブ基板3に対し、犠牲層70を形成する工程が示されている。まず、犠牲層70を形成する前に、抵抗膜14の電気抵抗を安定させ、或いは、プロセス耐性を向上させるための熱処理が行われる。   FIG. 6A shows a process of forming the sacrificial layer 70 on the probe substrate 3 after the formation of the resistance film 14 of FIG. First, before the sacrificial layer 70 is formed, heat treatment is performed to stabilize the electrical resistance of the resistance film 14 or improve process resistance.

一般に、抵抗膜を形成しただけでは、抵抗膜の電気抵抗率は一定値ではない。この電気抵抗率は熱処理温度に依存し、所定の温度状態でアニールすることによって所定の抵抗率に安定させることができる。すなわち、抵抗膜の形成直後では、電気抵抗率は極めて高い状態を示し、抵抗素子としての使用は考えられないが、所定の温度状態で所定時間放置することにより、材料によっては電気抵抗率が約4桁の減少を示し、安定した電気抵抗率の抵抗膜として使用できるようになる。   Generally, the electrical resistivity of the resistive film is not a constant value simply by forming the resistive film. This electrical resistivity depends on the heat treatment temperature, and can be stabilized to a predetermined resistivity by annealing at a predetermined temperature state. That is, immediately after the formation of the resistance film, the electrical resistivity shows an extremely high state, and use as a resistance element cannot be considered, but depending on the material, the electrical resistivity may be about It shows a decrease of 4 orders of magnitude, and can be used as a resistive film having a stable electrical resistivity.

具体的には、抵抗膜14が形成され、レジスト層が除去されたプローブ基板3を加熱し、所定の温度に一定時間だけ保持することにより、抵抗膜14をアニールする熱処理が行われる。熱処理の温度及び時間は、抵抗膜14の材料及び形状に応じて予め定められる。   Specifically, a heat treatment is performed to anneal the resistance film 14 by heating the probe substrate 3 on which the resistance film 14 is formed and removing the resist layer, and holding the probe substrate 3 at a predetermined temperature for a certain period of time. The temperature and time of the heat treatment are predetermined according to the material and shape of the resistance film 14.

この熱処理後、ビーム部112を形成するための犠牲層70がプローブ基板3上に形成される。犠牲層70は、導電性金属、例えば、銅(Cu)からなるめっき層であり、電気めっきにより形成される。犠牲層70の形成後、めっき層53が完全に露出するまで表面が研磨される。   After this heat treatment, a sacrificial layer 70 for forming the beam portion 112 is formed on the probe substrate 3. The sacrificial layer 70 is a plating layer made of a conductive metal, for example, copper (Cu), and is formed by electroplating. After the formation of the sacrificial layer 70, the surface is polished until the plating layer 53 is completely exposed.

図6(b)には、図6(a)の犠牲層70の形成後のプローブ基板3に対し、めっき層61,62,63及び犠牲層71,72,73を形成する工程が示されている。犠牲層70の形成後、表面が研磨処理されたプローブ基板3に対し、レジスト層を形成してパターニングした後、めっき層61が電気めっきにより形成される。めっき層61の形成後、犠牲層71が形成され、めっき層61が完全に露出するまで表面が研磨される。その後、同様の処理手順を繰り返すことにより、めっき層62,63及び犠牲層72,73が形成される。   FIG. 6B shows a process of forming plating layers 61, 62, 63 and sacrificial layers 71, 72, 73 on the probe substrate 3 after the formation of the sacrificial layer 70 in FIG. 6A. Yes. After the sacrificial layer 70 is formed, a resist layer is formed and patterned on the probe substrate 3 whose surface is polished, and then a plating layer 61 is formed by electroplating. After the plating layer 61 is formed, a sacrificial layer 71 is formed, and the surface is polished until the plating layer 61 is completely exposed. Thereafter, the plating layers 62 and 63 and the sacrificial layers 72 and 73 are formed by repeating the same processing procedure.

図6(c)には、図6(b)の犠牲層73の形成後のプローブ基板3に対し、めっき層64を形成する工程が示されている。めっき層64は、レジスト層を形成してパターニングした後、電気めっきにより形成される。めっき層64の形成後、表面を研磨してからレジスト層を除去すれば、ビーム部112が完成する。なお、めっき層61〜64は、ニッケル(Ni)とコバルト(Co)の合金からなり、犠牲層71〜73は、銅(Cu)からなる。   FIG. 6C shows a step of forming the plating layer 64 on the probe substrate 3 after the formation of the sacrificial layer 73 of FIG. The plating layer 64 is formed by electroplating after forming a resist layer and patterning. If the resist layer is removed after the surface is polished after the plating layer 64 is formed, the beam portion 112 is completed. The plating layers 61 to 64 are made of an alloy of nickel (Ni) and cobalt (Co), and the sacrificial layers 71 to 73 are made of copper (Cu).

図6(d)には、図6(c)のめっき層64の形成後のプローブ基板3に対し、コンタクト部111を構成するめっき層65,66を形成する工程が示されている。めっき層65,66は、レジスト層を形成してパターニングし、めっき層を電気めっきにより形成して表面を研磨し、レジスト層を除去する処理手順を繰り返すことにより形成される。めっき層65は、ニッケル(Ni)とコバルト(Co)の合金からなり、めっき層66は、めっき層63よりも硬くて耐摩耗性が高い金属、例えば、ロジウム(Rh)からなる。   FIG. 6D shows a process of forming the plating layers 65 and 66 constituting the contact portion 111 on the probe substrate 3 after the formation of the plating layer 64 of FIG. The plated layers 65 and 66 are formed by forming a resist layer and patterning, repeating the processing procedure of forming the plated layer by electroplating, polishing the surface, and removing the resist layer. The plating layer 65 is made of an alloy of nickel (Ni) and cobalt (Co), and the plating layer 66 is made of a metal that is harder and has higher wear resistance than the plating layer 63, for example, rhodium (Rh).

図6(e)には、図6(d)のめっき層66の形成後のプローブ基板3から犠牲層70〜73を除去する工程が示されている。銅(Cu)を選択的に溶解させるエッチング液にプローブ基板3を浸潤して犠牲層70〜73を除去すれば、抵抗膜14を介してボンディング電極12に接続されたコンタクトプローブ11がプローブ基板3上に完成する。この例では、抵抗膜14の熱処理を予め行っているため、熱処理によってコンタクトプローブ11が軟化することを抑制することができる。   FIG. 6E shows a step of removing the sacrificial layers 70 to 73 from the probe substrate 3 after the formation of the plating layer 66 of FIG. If the sacrificial layers 70 to 73 are removed by infiltrating the probe substrate 3 into an etching solution that selectively dissolves copper (Cu), the contact probe 11 connected to the bonding electrode 12 through the resistance film 14 is connected to the probe substrate 3. Completed above. In this example, since the heat treatment of the resistance film 14 is performed in advance, it is possible to suppress the contact probe 11 from being softened by the heat treatment.

図7は、図3のプローブ基板3上に形成される抵抗膜14の素子特性の一例を示した図である。DRAMのシェアピンを保護するための保護抵抗としては、200〜300Ω程度の抵抗値が要求される。そこで、抵抗膜14のサイズとしては、プローブ電極部115及びボンディング電極12を含む配線長を200μm程度に抑える必要があることから、長さL3を150μm以下、好ましくは、100μm程度とする。   FIG. 7 is a diagram showing an example of element characteristics of the resistance film 14 formed on the probe substrate 3 of FIG. A resistance value of about 200 to 300Ω is required as a protective resistance for protecting the share pin of the DRAM. Therefore, as the size of the resistance film 14, since the wiring length including the probe electrode portion 115 and the bonding electrode 12 needs to be suppressed to about 200 μm, the length L3 is set to 150 μm or less, preferably about 100 μm.

また、幅L2は、コンタクトプローブ11の配列間隔が50μmである場合、40μm以下とし、パターニングの解像度やバラツキの影響を考慮すれば、10μm以上であることが望ましい。また、膜厚L1は、バラツキの影響を考慮すれば、プロセス制御が容易な厚さである30nm以上であることが望ましい。   The width L2 is preferably 40 μm or less when the arrangement interval of the contact probes 11 is 50 μm, and is preferably 10 μm or more in consideration of patterning resolution and variation. The film thickness L1 is desirably 30 nm or more, which is a thickness that facilitates process control, in consideration of the influence of variation.

図中には、長さL3=100μm、幅L2=20μmの抵抗膜に対し、膜厚L1を30nmとした場合と、50nmとした場合について、100〜300μΩ・cmの範囲で抵抗率を異ならせた際の抵抗値が示されている。   In the figure, with respect to a resistance film having a length L3 = 100 μm and a width L2 = 20 μm, the resistivity is varied in the range of 100 to 300 μΩ · cm when the film thickness L1 is 30 nm and when it is 50 nm. The resistance value is shown.

この図から、要求される抵抗値を得るためには、膜厚L1=30nmの場合、抵抗率が150μΩ・cm以上、かつ、200μΩ・cm以下である抵抗材が好ましいことがわかる。また、膜厚L1=50nmの場合、抵抗率が200μΩ・cm以上、かつ、300μΩ・cm以下である抵抗材が好ましいことがわかる。   From this figure, in order to obtain the required resistance value, it can be seen that when the film thickness L1 = 30 nm, a resistance material having a resistivity of 150 μΩ · cm or more and 200 μΩ · cm or less is preferable. In addition, when the film thickness L1 = 50 nm, it is understood that a resistive material having a resistivity of 200 μΩ · cm or more and 300 μΩ · cm or less is preferable.

図8は、図3のプローブ基板3上に形成される抵抗膜14として適用可能な抵抗材の一例を示した図である。抵抗膜14として適用可能な抵抗材としては、半導体ウエハの高温試験時などにおいて抵抗値の変化が少なく、ジュール熱による温度上昇の影響を受け難いことから、抵抗温度係数が小さい方が好ましい。   FIG. 8 is a view showing an example of a resistance material applicable as the resistance film 14 formed on the probe substrate 3 of FIG. As a resistance material applicable as the resistance film 14, a resistance temperature coefficient is preferably small because the resistance value hardly changes during a high-temperature test of a semiconductor wafer and is not easily affected by a temperature rise due to Joule heat.

その様な条件を満たす抵抗材としては、まず、ニクロムが考えられる。ニクロムの場合、膜厚L1=30nm、長さL3=100μmで抵抗値が300Ωとなるためには、幅L2を12.2μmとすれば良い。   Nichrome can be considered as a resistance material that satisfies such conditions. In the case of Nichrome, the width L2 may be 12.2 μm in order to obtain a resistance value of 300Ω with a film thickness L1 = 30 nm and a length L3 = 100 μm.

さらに、ニッケル及びクロムを含む抵抗材について、素子特性を調査した結果、図中に示す7つの抵抗材が抽出された。すなわち、抵抗材として、ニッケル、クロム及びアルミニウム(Al)の合金と、ニッケル、クロム、アルミニウム及びイットリウム(Y)を含む金属と、ニッケル、クロム、アルミニウム及びシリコン(Si)を含む金属と、ニッケル、クロム、アルミニウム及びタンタル(Ta)を含む金属であって含有率の異なる2つの金属と、ニッケル、クロム及びシリコンを含む金属と、ニッケル及びクロムの合金が抽出された。   Further, as a result of investigating element characteristics of the resistance material containing nickel and chromium, seven resistance materials shown in the figure were extracted. That is, as a resistance material, an alloy of nickel, chromium and aluminum (Al), a metal containing nickel, chromium, aluminum and yttrium (Y), a metal containing nickel, chromium, aluminum and silicon (Si), nickel, Two metals including chromium, aluminum, and tantalum (Ta) having different contents, a metal including nickel, chromium, and silicon, and an alloy of nickel and chromium were extracted.

これらの抵抗材のうち、ニッケル、クロム、アルミニウム及びタンタルを含む2つの金属は、成膜後に必要な熱処理温度が530℃と高いことから、抵抗膜14としてプロセス上好ましくないと考えられる。また、ニッケル、クロム及びシリコンを含む金属と、ニッケル及びクロムの合金は、150℃に保持した状態における抵抗変化率が0.1%以上と高いことから、抵抗膜14として好ましくないと考えられる。   Among these resistance materials, two metals including nickel, chromium, aluminum, and tantalum are considered to be unpreferable in terms of process as the resistance film 14 because the heat treatment temperature required after film formation is as high as 530 ° C. Further, it is considered that a metal containing nickel, chromium and silicon and an alloy of nickel and chromium have a high resistance change rate of 0.1% or more in a state kept at 150 ° C., which is not preferable as the resistance film 14.

これに対し、ニッケル、クロム及びアルミニウムの合金は、抵抗温度係数が小さく、熱処理温度も300℃と低いことから、抵抗膜14を構成する抵抗材として好適である。すなわち、ニッケル、クロム及びアルミニウムの合金からなる抵抗膜14を形成し、300℃以上の熱処理を行うことが望ましい。   On the other hand, an alloy of nickel, chromium and aluminum has a small resistance temperature coefficient and a heat treatment temperature as low as 300 ° C., and is therefore suitable as a resistance material constituting the resistance film 14. That is, it is desirable to form a resistance film 14 made of an alloy of nickel, chromium, and aluminum and to perform heat treatment at 300 ° C. or higher.

本実施の形態によれば、コンタクトプローブ11及びボンディング電極12を電気的に接続する抵抗膜14がプローブ基板3上に形成される。このため、サブ基板2上に形成すべき抵抗素子の数を減少させ、サブ基板2上に確保しなければならない素子領域302を小さくすることができる。従って、プローブ基板3をサブ基板2上に搭載したプローブカードにおいて、プローブ基板3上のボンディング電極12と、サブ基板2上のボンディング電極21とを導電性ワイヤ22を介して導通させ、かつ、素子領域30内に必要な回路素子を配置することが可能になる。   According to the present embodiment, the resistance film 14 that electrically connects the contact probe 11 and the bonding electrode 12 is formed on the probe substrate 3. For this reason, the number of resistance elements to be formed on the sub-substrate 2 can be reduced, and the element region 302 that must be secured on the sub-substrate 2 can be reduced. Therefore, in the probe card in which the probe substrate 3 is mounted on the sub-substrate 2, the bonding electrode 12 on the probe substrate 3 and the bonding electrode 21 on the sub-substrate 2 are made conductive through the conductive wire 22, and the element Necessary circuit elements can be arranged in the region 30.

また、抵抗膜14を熱処理した後に犠牲層70が形成される。この犠牲層70の存在によって、プローブ基板3に設けられた構造物に後の処理の影響を及ぼすことが無い。さらに、プローブ基板3から余分な下地膜51を除去した後に抵抗膜14が形成されるため、抵抗膜14の形成後に下地膜51を形成する場合に比べ、抵抗膜14の抵抗値を安定させることができるとともに、プロセスを簡素化することができる。   In addition, the sacrificial layer 70 is formed after the resistance film 14 is heat-treated. The presence of the sacrificial layer 70 does not affect the structure provided on the probe substrate 3 by subsequent processing. Furthermore, since the resistance film 14 is formed after removing the excess base film 51 from the probe substrate 3, the resistance value of the resistance film 14 can be stabilized as compared with the case where the base film 51 is formed after the formation of the resistance film 14. And can simplify the process.

なお、本実施の形態では、望ましい工程として、下地膜51上にボンディング電極12及びコンタクトプローブ11の一部を形成した後、余分な下地膜51を除去してから抵抗膜14を形成する場合の例について説明したが、本発明はこのような工程により製造されるコンタクトプローブには限定されない。下地膜51と、コンタクトプローブ11やボンディング電極12を構成するめっき層52,53と、抵抗膜14とを形成する際の順序は他のものであってもよい。例えば、抵抗膜14の形成後に、下地膜51、めっき層52,53を形成してもよいし、あるいは、下地膜51の形成後、抵抗膜14を形成してからめっき層を形成するような構成であってもよい。   In this embodiment, as a desirable step, after forming a part of the bonding electrode 12 and the contact probe 11 on the base film 51 and then removing the excess base film 51, the resistance film 14 is formed. Although examples have been described, the present invention is not limited to contact probes manufactured by such processes. The order of forming the base film 51, the plating layers 52 and 53 constituting the contact probe 11 and the bonding electrode 12, and the resistance film 14 may be other. For example, the base film 51 and the plating layers 52 and 53 may be formed after the formation of the resistance film 14, or the plating layer may be formed after the formation of the resistance film 14 after the formation of the base film 51. It may be a configuration.

また、本実施の形態では、プローブ基板3上のボンディング電極12とサブ基板2上のボンディング電極21とを導電性ワイヤ22を介して導通させる場合の例について説明したが、本発明はこのようにワイヤボンディングにより接続されるプローブカードには限定されない。例えば、抵抗膜14を介してコンタクトプローブ11と導通するプローブ基板3上の端子電極に対し、プローブ基板3を貫通する配線層を形成し、この配線層とサブ基板2上の端子電極とを接触させることにより、これらの端子電極を導通させるような構成であっても良い。   Further, in the present embodiment, the example in which the bonding electrode 12 on the probe substrate 3 and the bonding electrode 21 on the sub-substrate 2 are made conductive through the conductive wire 22 has been described. The probe card is not limited to be connected by wire bonding. For example, a wiring layer penetrating the probe substrate 3 is formed on the terminal electrode on the probe substrate 3 that is electrically connected to the contact probe 11 through the resistance film 14, and this wiring layer and the terminal electrode on the sub-substrate 2 are brought into contact Therefore, the terminal electrode may be electrically connected.

また、本実施の形態では、プローブ基板3上に形成された導電層にめっき工程によりプローブが形成される場合の例について説明したが、本発明はプローブをプローブ基板上に形成する方法をこれに限定するものではない。例えば、プローブをプローブ基板上に形成された導電層に半田付けするようなものも本発明には含まれる。   In the present embodiment, an example in which the probe is formed on the conductive layer formed on the probe substrate 3 by the plating process has been described. However, the present invention provides a method for forming the probe on the probe substrate. It is not limited. For example, the present invention includes soldering a probe to a conductive layer formed on a probe substrate.

1 メイン基板
2 サブ基板
3 プローブ基板
10 外部端子
11 コンタクトプローブ
111 コンタクト部
112 ビーム部
113 ベース部
114 ベース脚部
115 プローブ電極
12 ボンディング電極
14 抵抗膜
16 配線パターン
17〜19 下地膜
21 ボンディング電極
22 導電性ワイヤ
51,54 金属膜(スパッタリングによるもの)
52,53,61〜66 めっき層
70〜73 犠牲層
100 プローブカード
DESCRIPTION OF SYMBOLS 1 Main board | substrate 2 Sub board | substrate 3 Probe board | substrate 10 External terminal 11 Contact probe 111 Contact part 112 Beam part 113 Base part 114 Base leg part 115 Probe electrode 12 Bonding electrode 14 Resistance film 16 Wiring pattern 17-19 Underlayer film 21 Bonding electrode 22 Conductivity Wire 51, 54 Metal film (by sputtering)
52, 53, 61-66 Plating layer 70-73 Sacrificial layer 100 Probe card

Claims (2)

プローブ基板上に設けられ、プローブが形成される第1導電領域と、
上記プローブ基板上に第1導電領域から離れて設けられ、入出力端子が形成される第2導電領域と、
第1導電領域及び第2導電領域よりも電気抵抗率の高い導電部材によって第1導電領域及び第2導電領域を接続する抵抗領域とを備えたことを特徴とするプローブ基板。
A first conductive region provided on the probe substrate and on which the probe is formed;
A second conductive region provided on the probe substrate apart from the first conductive region and having an input / output terminal formed thereon;
A probe substrate comprising: a resistance region that connects the first conductive region and the second conductive region with a conductive member having a higher electrical resistivity than the first conductive region and the second conductive region.
プローブ基板上に互いに離間した第1導電層及び第2導電層を形成するステップと、
第1導電層及び第2導電層の形成後のプローブ基板上に、第1導電層及び第2導電層よりも電気抵抗率の高い導電部材によって第1導電層及び第2導電層を接続する抵抗膜を形成するステップと、
上記抵抗膜の形成後のプローブ基板を加熱し、上記抵抗膜を一定温度でアニールするステップと、
上記抵抗膜のアニール処理後、電気めっきにより第1導電層上にプローブを形成するステップと、
上記プローブの形成後のプローブ基板を配線基板上に配設するステップとからなることを特徴とするプローブカードの製造方法。
Forming a first conductive layer and a second conductive layer spaced apart from each other on the probe substrate;
A resistance for connecting the first conductive layer and the second conductive layer on the probe substrate after the formation of the first conductive layer and the second conductive layer by a conductive member having a higher electrical resistivity than the first conductive layer and the second conductive layer. Forming a film;
Heating the probe substrate after the formation of the resistive film and annealing the resistive film at a constant temperature;
After annealing the resistive film, forming a probe on the first conductive layer by electroplating;
A probe card manufacturing method, comprising: a step of disposing a probe board after the formation of the probe on a wiring board.
JP2010162545A 2010-07-20 2010-07-20 Probe card manufacturing method Active JP5426494B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010162545A JP5426494B2 (en) 2010-07-20 2010-07-20 Probe card manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010162545A JP5426494B2 (en) 2010-07-20 2010-07-20 Probe card manufacturing method

Publications (2)

Publication Number Publication Date
JP2012026741A true JP2012026741A (en) 2012-02-09
JP5426494B2 JP5426494B2 (en) 2014-02-26

Family

ID=45779871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010162545A Active JP5426494B2 (en) 2010-07-20 2010-07-20 Probe card manufacturing method

Country Status (1)

Country Link
JP (1) JP5426494B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014062902A (en) * 2012-09-19 2014-04-10 Mjc Probe Inc Probe card and method for manufacturing the same
CN105319400A (en) * 2014-07-29 2016-02-10 中华大学 Vertical probe card and technology method thereof
JP2016115695A (en) * 2014-12-11 2016-06-23 三菱電機株式会社 Semiconductor evaluation device and semiconductor evaluation method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008283131A (en) * 2007-05-14 2008-11-20 Micronics Japan Co Ltd Multilayer wiring board, method of manufacturing the same, and probe apparatus
JP2010045100A (en) * 2008-08-11 2010-02-25 Ngk Spark Plug Co Ltd Wiring board, ic electric characteristics inspection wiring board, and production of wiring board

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008283131A (en) * 2007-05-14 2008-11-20 Micronics Japan Co Ltd Multilayer wiring board, method of manufacturing the same, and probe apparatus
JP2010045100A (en) * 2008-08-11 2010-02-25 Ngk Spark Plug Co Ltd Wiring board, ic electric characteristics inspection wiring board, and production of wiring board

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014062902A (en) * 2012-09-19 2014-04-10 Mjc Probe Inc Probe card and method for manufacturing the same
US9341648B2 (en) 2012-09-19 2016-05-17 Mpi Corporation Probe card and manufacturing method thereof
CN105319400A (en) * 2014-07-29 2016-02-10 中华大学 Vertical probe card and technology method thereof
JP2016115695A (en) * 2014-12-11 2016-06-23 三菱電機株式会社 Semiconductor evaluation device and semiconductor evaluation method

Also Published As

Publication number Publication date
JP5426494B2 (en) 2014-02-26

Similar Documents

Publication Publication Date Title
JP4521611B2 (en) Manufacturing method of semiconductor integrated circuit device
TW451225B (en) Flexible wiring board element and wiring sheet
JP2008504559A (en) Substrate with patterned conductive layer
WO2007017955A1 (en) Probe for energization test
JP6110113B2 (en) Multilayer wiring board and manufacturing method thereof
JP5426494B2 (en) Probe card manufacturing method
JP3099754B2 (en) Method of manufacturing probe card
JP6017123B2 (en) Probe for passing electrical signals, electrical connection device using the same, and probe manufacturing method
JP2011064705A (en) Method of manufacturing semiconductor integrated circuit
JP5643477B2 (en) Contact probe
JP7386139B2 (en) wiring board
JP7386138B2 (en) wiring board
JP2008241595A (en) Substrate for probe card assembly and probe card using it
JP2009216552A (en) Method for manufacturing contact probe
JP5700761B2 (en) Electrical connection device
JPH0555327A (en) Screening method of semiconductor element
US20230408547A1 (en) Probe-card multilayer wiring substrate and probe card
JP2010107319A (en) Manufacturing method of contact probe
JP5203136B2 (en) Contact probe manufacturing method
JP2005172509A (en) Sheet-like probe, its manufacturing method, and its application
JP2014016371A (en) Contact probe
KR20120110290A (en) Manufacturing method of single body probe block and apparatus for testing electric signal with the probe block
US20080191727A1 (en) Probe and probe assembly
JP2009300079A (en) Contact probe and probe card
JP2010025629A (en) Probe card

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130520

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131128

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5426494

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250