JP2012023325A - Light emitting module - Google Patents

Light emitting module Download PDF

Info

Publication number
JP2012023325A
JP2012023325A JP2010184258A JP2010184258A JP2012023325A JP 2012023325 A JP2012023325 A JP 2012023325A JP 2010184258 A JP2010184258 A JP 2010184258A JP 2010184258 A JP2010184258 A JP 2010184258A JP 2012023325 A JP2012023325 A JP 2012023325A
Authority
JP
Japan
Prior art keywords
light emitting
ceramic layer
submount
light
emitting module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010184258A
Other languages
Japanese (ja)
Inventor
Shunsuke Sato
俊介 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2010184258A priority Critical patent/JP2012023325A/en
Publication of JP2012023325A publication Critical patent/JP2012023325A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Optical Couplings Of Light Guides (AREA)
  • Semiconductor Lasers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a light emitting module capable of suppressing a characteristic impedance mismatch.SOLUTION: A light emitting module 1 includes a multilayer ceramic package 2 having ceramic layers 3-5. The intermediate ceramic layer 4 comprises an opening 10 forming a recess section 11 to mount an optical device cooperating with an upper surface of the lower ceramic layer 3. The upper layer ceramic 5 is configured to have a side wall of the package so as to surround an area including the recess section 11. A sub-mount 14 is placed on a bottom surface of the recess section 11. A laser diode 16 is mounted on an upper surface of the sub-mount 14. An upper surface of the multilayer ceramic package 2 is bonded to a metal sleeve 31 via a holder 25 and a joint 28. A ferrule 34 holding an optical fiber 33 optically coupled to the laser diode 16 is put inside the metal sleeve 31.

Description

本発明は、光通信等で使用される発光モジュールに関するものである。   The present invention relates to a light emitting module used in optical communication or the like.

従来の発光モジュールとしては、例えば特許文献1に記載されているように、VCSEL(発光素子)を内蔵するセラミックパッケージと、このセラミックパッケージに固定された光カプラとを備えたものが知られている。   As a conventional light emitting module, for example, as described in Patent Document 1, a module including a ceramic package incorporating a VCSEL (light emitting element) and an optical coupler fixed to the ceramic package is known. .

米国特許第7476040号U.S. Pat. No. 7,476,040

しかしながら、上記従来技術においては、セラミックパッケージの上面にサブマウントを介して発光素子を実装しているため、セラミックパッケージの上面に設けられた配線回路パターンと発光素子とをワイヤで接続する場合に、サブマウントの分だけワイヤ長が長くならざるを得ない。このため、ワイヤの寄生インダクタンス成分の影響が大きくなり、特性インピーダンスの不整合が生じてしまう。その結果、高速伝送において良好な周波数特性が得られなくなる。   However, in the above prior art, since the light emitting element is mounted on the upper surface of the ceramic package via the submount, when the wiring circuit pattern provided on the upper surface of the ceramic package and the light emitting element are connected by a wire, The wire length must be increased by the amount of the submount. For this reason, the influence of the parasitic inductance component of the wire increases, and mismatching of characteristic impedance occurs. As a result, good frequency characteristics cannot be obtained in high-speed transmission.

本発明の目的は、特性インピーダンスの不整合を抑制することができる発光モジュールを提供することである。   The objective of this invention is providing the light emitting module which can suppress the mismatch of characteristic impedance.

本発明の発光モジュールは、発光素子を内蔵する積層セラミックパッケージと、積層セラミックパッケージの上面に固定され、発光素子と光結合される光ファイバを収容する金属筒状部材とを備え、積層セラミックパッケージは、第1セラミック層と、第1セラミック層上に積層され、第1セラミック層の上面と協働して発光素子を実装するための凹部を形成する開口部を有する第2セラミック層と、第2セラミック層上に積層され、凹部を含む領域を取り囲むように設けられた第3セラミック層とを有し、凹部にはサブマウントが配置されており、発光素子は、サブマウントに実装されていることを特徴とするものである。   The light emitting module of the present invention includes a multilayer ceramic package containing a light emitting element, and a metal cylindrical member that is fixed to the upper surface of the multilayer ceramic package and accommodates an optical fiber that is optically coupled to the light emitting element. A first ceramic layer, a second ceramic layer laminated on the first ceramic layer, and having an opening for forming a recess for mounting the light emitting element in cooperation with the upper surface of the first ceramic layer; A third ceramic layer that is laminated on the ceramic layer and surrounds the region including the recess, the submount being disposed in the recess, and the light emitting element being mounted on the submount It is characterized by.

このように本発明の発光モジュールにおいては、積層セラミックパッケージにおける第1セラミック層の上面と第2セラミック層の開口部との協働により形成される凹部にサブマウントを配置し、そのサブマウントに発光素子を実装することにより、第2セラミック層の上面に設けられた配線回路パターンと発光素子とをワイヤで接続する際に、ワイヤ長を短くすることができる。このとき、例えばサブマウントの上面に設けられた配線回路パターンを介してワイヤを接続する場合には、第2セラミック層の上面高さ位置とサブマウントの上面高さ位置とを合わせたり、或いはワイヤを発光素子に直接接続する場合には、サブマウントの上面高さ位置を第2セラミック層の上面高さ位置よりも低くする。このようにワイヤの接続形態等に応じてサブマウントの高さ寸法を適切に設定することで、ワイヤ長を十分短くすることができる。これにより、ワイヤの寄生インダクタンス成分の影響を軽減し、特性インピーダンスの不整合を抑制することができる。   As described above, in the light emitting module of the present invention, the submount is disposed in the concave portion formed by the cooperation of the upper surface of the first ceramic layer and the opening of the second ceramic layer in the multilayer ceramic package, and the submount emits light. By mounting the element, the wire length can be shortened when the wiring circuit pattern provided on the upper surface of the second ceramic layer and the light emitting element are connected by a wire. At this time, for example, when connecting a wire via a wiring circuit pattern provided on the upper surface of the submount, the upper surface height position of the second ceramic layer and the upper surface height position of the submount are matched, or the wire Is directly connected to the light emitting element, the upper surface height position of the submount is set lower than the upper surface height position of the second ceramic layer. Thus, the wire length can be sufficiently shortened by appropriately setting the height dimension of the submount in accordance with the connection form of the wires. Thereby, the influence of the parasitic inductance component of the wire can be reduced, and mismatching of the characteristic impedance can be suppressed.

好ましくは、凹部の底面には、発光素子の出力光量をモニタするモニタ用受光素子が実装され、発光素子とモニタ用受光素子との間には、発光素子から出射された光を光ファイバに向けて反射させると共に当該光の一部をモニタ用受光素子に向けて透過させる光学部材が配置されている。   Preferably, a monitor light receiving element for monitoring the output light amount of the light emitting element is mounted on the bottom surface of the recess, and light emitted from the light emitting element is directed to the optical fiber between the light emitting element and the monitor light receiving element. And an optical member that transmits a part of the light toward the light receiving element for monitoring.

発光素子を駆動するための駆動信号は発光素子の後方から供給されるが、モニタ用受光素子は発光素子の前方(光出射側)に配置されているため、モニタ用受光素子の微弱な出力電流が駆動信号に起因したノイズの影響を受けにくくなる。従って、ノイズによるモニタ用受光素子の出力電流の変動が抑制されるため、結果的に発光素子の発光出力を安定に保つことができる。   The drive signal for driving the light emitting element is supplied from the rear side of the light emitting element, but the monitor light receiving element is arranged in front of the light emitting element (light emission side), so the weak output current of the monitor light receiving element. Becomes less susceptible to noise caused by the drive signal. Therefore, fluctuations in the output current of the monitoring light receiving element due to noise are suppressed, and as a result, the light emission output of the light emitting element can be kept stable.

また、好ましくは、サブマウントは、第1〜第3セラミック層を形成するセラミック材料よりも熱伝導率の高い絶縁材料で形成されている。この場合には、発光素子で発生した熱がサブマウントで十分拡散されるようになる。このため、発光素子の熱膨張による発光出力の低下を抑制することができる。   Preferably, the submount is formed of an insulating material having a higher thermal conductivity than the ceramic material forming the first to third ceramic layers. In this case, the heat generated by the light emitting element is sufficiently diffused by the submount. For this reason, the fall of the light emission output by the thermal expansion of a light emitting element can be suppressed.

このとき、サブマウントは、窒化アルミニウムで形成されていることが好ましい。サブマウントを形成する絶縁材料としては、熱伝導率が十分高い窒化アルミニウムを用いるのが最も効果的である。   At this time, the submount is preferably formed of aluminum nitride. As an insulating material for forming the submount, it is most effective to use aluminum nitride having a sufficiently high thermal conductivity.

本発明によれば、発光モジュールの特性インピーダンスの不整合を抑制することができる。これにより、高速伝送において良好な周波数特性を得ることが可能となる。   ADVANTAGE OF THE INVENTION According to this invention, the mismatch of the characteristic impedance of a light emitting module can be suppressed. This makes it possible to obtain good frequency characteristics in high-speed transmission.

本発明に係わる発光モジュールの一実施形態を示す斜視図である。It is a perspective view which shows one Embodiment of the light emitting module concerning this invention. 図1に示した発光モジュールの一部断面を含む斜視図である。It is a perspective view including the partial cross section of the light emitting module shown in FIG. 図2の要部拡大図である。FIG. 3 is an enlarged view of a main part of FIG. 2. 図2に示した積層セラミックパッケージを含む箇所の拡大断面図である。FIG. 3 is an enlarged cross-sectional view of a location including the multilayer ceramic package shown in FIG. 2. 図2に示した積層セラミックパッケージの内部を示す拡大斜視図である。FIG. 3 is an enlarged perspective view showing the inside of the multilayer ceramic package shown in FIG. 2. 図3に示したLDから出射された光の方向を示す断面図である。It is sectional drawing which shows the direction of the light radiate | emitted from LD shown in FIG. 図1に示した発光モジュールを備えた光トランシーバを示す断面図である。It is sectional drawing which shows the optical transceiver provided with the light emitting module shown in FIG.

以下、本発明に係わる発光モジュールの好適な実施形態について、図面を参照して詳細に説明する。   Hereinafter, a preferred embodiment of a light emitting module according to the present invention will be described in detail with reference to the drawings.

図1は、本発明に係わる発光モジュールの一実施形態を示す斜視図である。図2は、図1に示した発光モジュールの一部断面を含む斜視図であり、図3は、図2の要部拡大断面図である。各図において、本実施形態の発光モジュール1は、光デバイス及び電子部品が配置される積層セラミックパッケージ2を備えている。   FIG. 1 is a perspective view showing an embodiment of a light emitting module according to the present invention. 2 is a perspective view including a partial cross section of the light emitting module shown in FIG. 1, and FIG. 3 is an enlarged cross-sectional view of the main part of FIG. In each figure, the light emitting module 1 of this embodiment includes a multilayer ceramic package 2 in which optical devices and electronic components are arranged.

積層セラミックパッケージ2は、下部セラミック層3、中間セラミック層4、上部セラミック層5からなる3層構造を有している。中間セラミック層4は、下部セラミック層3上に積層され、上部セラミック層5は、中間セラミック層4上に積層されている。これらのセラミック層3〜5は、加工性に優れるアルミナで形成されている。積層セラミックパッケージ2は、セラミック層3〜5を位置決め積層した状態で焼結及びダイシング加工を行うことにより形成される。なお、セラミック層3〜5を位置決め積層した状態で、刃物を用いてセラミック層3〜5を切断して小分けにし、その後で焼結を行うことで、積層セラミックパッケージ2を形成しても良い。焼結する前に切断を行うことで、積層されたセラミック層3〜5を容易に小分けにすることができる。   The multilayer ceramic package 2 has a three-layer structure including a lower ceramic layer 3, an intermediate ceramic layer 4, and an upper ceramic layer 5. The intermediate ceramic layer 4 is laminated on the lower ceramic layer 3, and the upper ceramic layer 5 is laminated on the intermediate ceramic layer 4. These ceramic layers 3 to 5 are formed of alumina having excellent workability. The laminated ceramic package 2 is formed by performing sintering and dicing processing in a state where the ceramic layers 3 to 5 are positioned and laminated. In the state where the ceramic layers 3 to 5 are positioned and laminated, the ceramic layers 3 to 5 may be cut and subdivided using a blade and then sintered, and then the laminated ceramic package 2 may be formed. By cutting before sintering, the laminated ceramic layers 3 to 5 can be easily subdivided.

下部セラミック層3の外形は、略矩形となっている。下部セラミック層3の上面及び下面には、金属製の回路配線パターン(メタライズ層)6がそれぞれ設けられている。下部セラミック層には、図4に示すように、上下の回路配線パターン6同士を電気的に接続する複数のビア7が下部セラミック層3を貫通するように設けられている。また、下部セラミック層3の下面には、外部回路との接続を行うための外部接続端子(図示せず)が設けられている。   The outer shape of the lower ceramic layer 3 is substantially rectangular. Metal circuit wiring patterns (metallized layers) 6 are respectively provided on the upper and lower surfaces of the lower ceramic layer 3. As shown in FIG. 4, a plurality of vias 7 that electrically connect the upper and lower circuit wiring patterns 6 are provided in the lower ceramic layer so as to penetrate the lower ceramic layer 3. An external connection terminal (not shown) for connecting to an external circuit is provided on the lower surface of the lower ceramic layer 3.

中間セラミック層4の外形は、下部セラミック層3と同様に略矩形となっている。また、中間セラミック層4の厚みは、下部セラミック層3と同様である。中間セラミック層4の上面及び下面には、回路配線パターン8がそれぞれ設けられている。中間セラミック層4には、図4に示すように、上下の回路配線パターン8同士を電気的に接続する複数のビア9が中間セラミック層4を貫通するように設けられている。   The outer shape of the intermediate ceramic layer 4 is substantially rectangular like the lower ceramic layer 3. The thickness of the intermediate ceramic layer 4 is the same as that of the lower ceramic layer 3. Circuit wiring patterns 8 are respectively provided on the upper surface and the lower surface of the intermediate ceramic layer 4. As shown in FIG. 4, a plurality of vias 9 that electrically connect the upper and lower circuit wiring patterns 8 are provided in the intermediate ceramic layer 4 so as to penetrate the intermediate ceramic layer 4.

中間セラミック層4の中央部分には、開口部10が形成されている。この開口部10は、下部セラミック層3の上面と協働して光デバイスを実装するための矩形状の凹部(キャビティ)11を形成している。   An opening 10 is formed in the central portion of the intermediate ceramic layer 4. The opening 10 forms a rectangular recess 11 for mounting an optical device in cooperation with the upper surface of the lower ceramic layer 3.

上部セラミック層5は、中間セラミック層4に電子部品を実装するためのスペースを確保するように略矩形環状を呈しており、積層セラミックパッケージ2の側壁を構成している。つまり、上部セラミック層5は、凹部11を含む領域を取り囲むように設けられている。上部セラミック層5の厚みは、中間セラミック層4の厚みよりも大きくなっている。もしくは、上部セラミック層5の厚みを中間セラミック層4の厚みと同等として、上部セラミック層5を複数枚積層させることもできる。全てのセラミックシート(セラミック層)の厚みを揃えることで、セラミックシートの厚さを管理する工程を統一でき、製造工程を簡略化することができる。   The upper ceramic layer 5 has a substantially rectangular ring shape so as to secure a space for mounting electronic components on the intermediate ceramic layer 4, and constitutes a side wall of the multilayer ceramic package 2. That is, the upper ceramic layer 5 is provided so as to surround a region including the recess 11. The thickness of the upper ceramic layer 5 is larger than the thickness of the intermediate ceramic layer 4. Alternatively, a plurality of upper ceramic layers 5 can be laminated with the thickness of the upper ceramic layer 5 equal to the thickness of the intermediate ceramic layer 4. By aligning the thicknesses of all the ceramic sheets (ceramic layers), the process of managing the thickness of the ceramic sheets can be unified, and the manufacturing process can be simplified.

上部セラミック層5の上面及び下面には、回路配線パターン12がそれぞれ設けられている。ただし、上部セラミック層5には、上下の回路配線パターン12同士を電気的に接続するビアは設けられていない。従って、上部セラミック層5の上面と下面とは、電気的に完全に絶縁(分離)された状態となっている。上部セラミック層5の上面の回路配線パターン(メタライズ層)12には、略矩形環状の金属リング13がロウ付け等により固定されている。   Circuit wiring patterns 12 are respectively provided on the upper and lower surfaces of the upper ceramic layer 5. However, the upper ceramic layer 5 is not provided with vias that electrically connect the upper and lower circuit wiring patterns 12 to each other. Therefore, the upper surface and the lower surface of the upper ceramic layer 5 are electrically insulated (separated) completely. A substantially rectangular metal ring 13 is fixed to a circuit wiring pattern (metallized layer) 12 on the upper surface of the upper ceramic layer 5 by brazing or the like.

上記凹部11の底面には、図3及び図5に示すように、直方体状のサブマウント14が載置されている。サブマウント14の厚みは、中間セラミック層4の厚みと同等である。つまり、サブマウント14の上面と中間セラミック層4の上面とは面一となっている。   As shown in FIGS. 3 and 5, a rectangular parallelepiped submount 14 is placed on the bottom surface of the recess 11. The thickness of the submount 14 is equal to the thickness of the intermediate ceramic layer 4. That is, the upper surface of the submount 14 and the upper surface of the intermediate ceramic layer 4 are flush with each other.

サブマウント14は、セラミック層3〜5を形成するアルミナよりも熱伝導率の高い絶縁材料で形成されている。このような絶縁材料としては、アルミナの10倍以上の熱伝導率を有する窒化アルミニウムを用いるのが好ましい。また、絶縁材料としては、酸化ベリリウム(BeO)、炭化珪素(SiC)、サファイア、ダイヤモンド等を用いることもできる。   The submount 14 is formed of an insulating material having a higher thermal conductivity than alumina forming the ceramic layers 3 to 5. As such an insulating material, it is preferable to use aluminum nitride having a thermal conductivity 10 times or more that of alumina. As the insulating material, beryllium oxide (BeO), silicon carbide (SiC), sapphire, diamond, or the like can be used.

サブマウント14の上面には、回路配線パターン15が設けられている。また、サブマウント14の上面には、レーザダイオード(LD:発光素子)16が実装されている。LD16は、端面発光型LDであり、横方向(中間セラミック層4の上面に沿った方向)に向けて光が出射される。   A circuit wiring pattern 15 is provided on the upper surface of the submount 14. A laser diode (LD: light emitting element) 16 is mounted on the upper surface of the submount 14. The LD 16 is an edge-emitting LD and emits light in the lateral direction (the direction along the upper surface of the intermediate ceramic layer 4).

このとき、サブマウント14は熱伝導率の高い絶縁材料で形成されているので、LD16等で発生した熱がサブマウント14を介して下部セラミック層3に十分拡散されるようになり、サブマウント14に熱が籠もることが防止される。従って、LD16の熱膨張による発光出力の低下が抑制されるため、LD16は良好に動作するようになる。   At this time, since the submount 14 is formed of an insulating material having a high thermal conductivity, the heat generated by the LD 16 or the like is sufficiently diffused to the lower ceramic layer 3 via the submount 14. Heat is prevented from being trapped. Accordingly, a decrease in the light emission output due to the thermal expansion of the LD 16 is suppressed, so that the LD 16 operates well.

LD16を構成する基材としては、線膨張係数が4.5ppm/K程度であるInP(インジウムリン)が用いられる。発光モジュールの動作範囲としては、−40℃〜85℃が要求されることがある。LD16は、サブマウント14の上に半田等の接合材料を介して実装される。半田材料としては、AuSn半田が望ましいが、それ以外にSuAgCu半田やAuGe半田等を用いても良い。半田は、熱伝導率が接着剤よりも高く、LD16で生じた熱を効率良くサブマウント14に伝導することができる。LD16をサブマウント14に搭載する場合、サブマウント14の線膨張係数がLD16の線膨張係数と大きく異なると、線膨張係数差による応力が生じてしまい、LD16にひずみを生じさせるおそれがある。そのため、サブマウント14の材料としては、熱伝導率と共に線膨張係数がLD16に近い材料であることが望ましい。窒化アルミニウムの線膨張係数は4.6ppm/K程度であり、LD16の線膨張係数に非常に近いことからも、サブマウント14の材料としては、上記の通り窒化アルミニウムを用いることが望ましい。   As a base material constituting the LD 16, InP (indium phosphide) having a linear expansion coefficient of about 4.5 ppm / K is used. As an operation range of the light emitting module, −40 ° C. to 85 ° C. may be required. The LD 16 is mounted on the submount 14 via a bonding material such as solder. As the solder material, AuSn solder is desirable, but other than that, SuAgCu solder, AuGe solder or the like may be used. The solder has a higher thermal conductivity than the adhesive, and can efficiently conduct the heat generated in the LD 16 to the submount 14. When the LD 16 is mounted on the submount 14, if the linear expansion coefficient of the submount 14 is significantly different from the linear expansion coefficient of the LD 16, stress due to the difference in linear expansion coefficient is generated, which may cause distortion in the LD 16. Therefore, the material of the submount 14 is desirably a material having a thermal expansion coefficient and a linear expansion coefficient close to that of the LD 16. Aluminum nitride has a linear expansion coefficient of about 4.6 ppm / K and is very close to the linear expansion coefficient of LD 16. Therefore, it is desirable to use aluminum nitride as the material of the submount 14 as described above.

図5に示すように、中間セラミック層4の上面に設けられた複数の回路配線パターン8のうち、サブマウント14の両側に位置する2つの回路配線パターンは、LD端子接続用パターン8aとなっている。LD端子接続用パターン8aは、ビア9,7を介して下部セラミック層3の下面に設けられた回路配線パターン(パッド)6とつながっている。   As shown in FIG. 5, among the plurality of circuit wiring patterns 8 provided on the upper surface of the intermediate ceramic layer 4, two circuit wiring patterns located on both sides of the submount 14 become LD terminal connection patterns 8a. Yes. The LD terminal connection pattern 8 a is connected to a circuit wiring pattern (pad) 6 provided on the lower surface of the lower ceramic layer 3 through vias 9 and 7.

LD端子接続用パターン8aの高周波信号ラインとサブマウント14の回路配線パターン15の高周波信号ラインとは複数本のワイヤ17で接続されている。このとき、中間セラミック層4の上面の高さ位置とサブマウント14の上面の高さ位置とが一致しているので、ワイヤ17の長さを最短にすることができる。また、LD16と回路配線パターン15の高周波信号ラインとは1本のワイヤ18で接続されている。LD端子接続用パターン8aのグランドラインと回路配線パターン15のグランドラインとは複数本のワイヤ19で接続されている。   The high frequency signal line of the LD terminal connection pattern 8 a and the high frequency signal line of the circuit wiring pattern 15 of the submount 14 are connected by a plurality of wires 17. At this time, since the height position of the upper surface of the intermediate ceramic layer 4 and the height position of the upper surface of the submount 14 coincide with each other, the length of the wire 17 can be minimized. The LD 16 and the high-frequency signal line of the circuit wiring pattern 15 are connected by a single wire 18. The ground line of the LD terminal connection pattern 8 a and the ground line of the circuit wiring pattern 15 are connected by a plurality of wires 19.

LD端子接続用パターン8aの高周波信号ラインとサブマウント14の回路配線パターン15の高周波信号ラインとの接続には、リボンワイヤを用いることもできる。このような横幅の太いワイヤを用いることで、ワイヤによるインダクタンス成分を低減することができ、高周波線路としてより好ましい設計を実現することができる。また、リボンワイヤを用いる場合は、ウェッジボンドを用いることになり、よりワイヤループ高さを低くし、ワイヤ長を短くすることができる。   Ribbon wires can also be used to connect the high-frequency signal lines of the LD terminal connection pattern 8a and the high-frequency signal lines of the circuit wiring pattern 15 of the submount 14. By using such a wide wire, the inductance component due to the wire can be reduced, and a more preferable design as a high-frequency line can be realized. In addition, when a ribbon wire is used, a wedge bond is used, so that the wire loop height can be further reduced and the wire length can be shortened.

積層セラミックパッケージ2内部の高周波信号ラインは、所望の特性インピーダンスに設計され、線路内でのインピーダンスばらつきを小さくしている。特性インピーダンスを整合させるには、ビア7,9等により生じるインダクタンス成分と、信号ラインとグランドラインとの結合により生じるコンダクタンス成分とを適度に配置する必要がある。信号ラインを伝搬する高周波信号の立ち上がり時間に対し短い間隔でインダクタンス成分及びコンダクタンス成分を配置することにより、特性インピーダンスの整合が可能となる。   The high-frequency signal line inside the multilayer ceramic package 2 is designed to have a desired characteristic impedance, thereby reducing impedance variation in the line. In order to match the characteristic impedance, it is necessary to appropriately arrange the inductance component generated by the vias 7 and 9 and the conductance component generated by the coupling between the signal line and the ground line. By arranging the inductance component and the conductance component at short intervals with respect to the rise time of the high-frequency signal propagating through the signal line, the characteristic impedance can be matched.

特性インピーダンスZ0は、下記式で表される。

Figure 2012023325

特性インピーダンスZ0が設計の狙いよりも高い場合は、伝送線路のインダクタンス成分Lが大きいため、コンダクタンス成分Cが大きくなるように伝送線路及び接地電位結合を高め、寄生容量を大きくする等の設計修正が必要となる。反対に特性インピーダンスZ0が設計の狙いよりも低い場合は、伝送線路のインダクタンス成分Lを大きくする設計修正が必要となる。 The characteristic impedance Z0 is expressed by the following formula.
Figure 2012023325

When the characteristic impedance Z0 is higher than the design target, since the inductance component L of the transmission line is large, design modifications such as increasing the transmission line and ground potential coupling and increasing the parasitic capacitance so that the conductance component C is increased. Necessary. On the other hand, when the characteristic impedance Z0 is lower than the design target, a design modification is required to increase the inductance component L of the transmission line.

LD16の前方に位置する凹部11の底面には、LD16の出力光量をモニタするモニタ用フォトダイオード(PD:受光素子)20が実装されている。中間セラミック層4の上面に設けられた複数の回路配線パターン8のうち、PD20の両側に位置する2つの回路配線パターンは、PD端子接続用パターン8bとなっている。PD端子接続用パターン8bの出力信号ラインとモニタ用PD20とはワイヤ21で接続されている。PD端子接続用パターン8bのグランドラインと回路配線パターン6のグランドラインとはワイヤ22で接続されている。   A monitoring photodiode (PD: light receiving element) 20 for monitoring the output light amount of the LD 16 is mounted on the bottom surface of the recess 11 located in front of the LD 16. Of the plurality of circuit wiring patterns 8 provided on the upper surface of the intermediate ceramic layer 4, two circuit wiring patterns located on both sides of the PD 20 are PD terminal connection patterns 8b. The output signal line of the PD terminal connection pattern 8b and the monitor PD 20 are connected by a wire 21. The ground line of the PD terminal connection pattern 8 b and the ground line of the circuit wiring pattern 6 are connected by a wire 22.

凹部11におけるサブマウント14とモニタ用PD20との間には、ミラーまたはプリズムからなる光学部材23が配置されている。光学部材23は、図6に示すように、LD16から出射された光の一部を上方に向けて垂直に反射させると共に当該光の残りを透過させる反射透過面23aと、この反射透過面23aから入射された光をモニタ用PD20に向けて出射させる出射面23bとを有している。反射透過面23aは、中間セラミック層4の上面に対して45度の角度で傾斜しており、所定の反射率を有している。   An optical member 23 made of a mirror or a prism is disposed between the submount 14 and the monitoring PD 20 in the recess 11. As shown in FIG. 6, the optical member 23 reflects a part of the light emitted from the LD 16 vertically upward and transmits the remainder of the light, and the reflection / transmission surface 23a. And an exit surface 23b for emitting incident light toward the monitor PD 20. The reflection / transmission surface 23a is inclined at an angle of 45 degrees with respect to the upper surface of the intermediate ceramic layer 4, and has a predetermined reflectance.

光学部材23の形状としては、反射透過面23a及び出射面23bを有していれば、直角三角形や五角形あるいは平面形状であっても良い。また、光学部材23の材料としては、ガラス部品や、LD16の出射波長に対して高い透過率を有する樹脂材料を用いることができる。反射透過面23aには、誘電体多層膜コーティングによる反射・透過膜を形成しても良い。誘電体多層膜は、LD16の出射波長に対して所望の反射率をもつように各層の材料及び厚さが制御されている。   The shape of the optical member 23 may be a right triangle, a pentagon, or a planar shape as long as it has a reflection / transmission surface 23a and an emission surface 23b. Further, as the material of the optical member 23, a glass part or a resin material having a high transmittance with respect to the emission wavelength of the LD 16 can be used. On the reflection / transmission surface 23a, a reflection / transmission film may be formed by dielectric multilayer coating. In the dielectric multilayer film, the material and thickness of each layer are controlled so as to have a desired reflectance with respect to the emission wavelength of the LD 16.

光学部材23を透過した光は、拡散光であるため、モニタ用PD20の実装位置に対する依存が小さい。このため、モニタ用PD20の実装位置を高精度に制御しなくて良い。ここで、光学部材23の反射透過面23aの反射率Rと、LD16から得られる光パワーPoと、後述する金属スリーブ31に挿入される光コネクタに結合される光パワーPfと、後述するレンズ24による結合効率ηlとの関係は、
Pf=Po×R×ηl
となる。また、モニタ用PD20で得られるモニタ電流IPDと、光学部材23を透過した光パワーPp(=Po×R)と、光学部材23を透過した光がモニタ用PD20の受光面に結合する効率ηpと、モニタ用PD20で受光した光を電流に変換する量子効率ηiとの関係は、
IPD=Pp×ηp×ηi=Po×R×ηp×ηi
となる。よって、光コネクタに結合される光パワーPfの要求仕様及びモニタ電流IPDの要求仕様より、必要な反射率Rを設計する必要がある。
Since the light transmitted through the optical member 23 is diffused light, the dependence on the mounting position of the monitor PD 20 is small. For this reason, it is not necessary to control the mounting position of the monitor PD 20 with high accuracy. Here, the reflectance R of the reflection / transmission surface 23a of the optical member 23, the optical power Po obtained from the LD 16, the optical power Pf coupled to the optical connector inserted into the metal sleeve 31 described later, and the lens 24 described later. The relationship with the coupling efficiency ηl by
Pf = Po × R × ηl
It becomes. Further, the monitor current IPD obtained by the monitoring PD 20, the optical power Pp (= Po × R) transmitted through the optical member 23, and the efficiency ηp for coupling the light transmitted through the optical member 23 to the light receiving surface of the monitoring PD 20. The relationship with the quantum efficiency ηi for converting the light received by the monitoring PD 20 into a current is:
IPD = Pp × ηp × ηi = Po × R × ηp × ηi
It becomes. Therefore, it is necessary to design the required reflectance R from the required specification of the optical power Pf coupled to the optical connector and the required specification of the monitor current IPD.

発光モジュールとして要求される光パワーPfに対して、LD16の光パワーPoが十分高い場合、光パワーを削減する必要が生じる。一般的には、金属スリーブ31(後述)を光軸方向に離した(遠い)位置に配置させて、レンズ24(後述)による最適結合位置よりも低い光パワーとなるようデフォーカスさせる。一方、光学部材23を用いた構造では、反射率Rの値を小さく設計することで、デフォーカスによる光パワーの削減を最低限にすることができる。これにより、金属スリーブ31を光軸方向に離す量を少なくし、発光モジュール1の全長ばらつきを小さく設計することができる。また、後述するように発光モジュール1を光トランシーバ37に搭載した場合に、発光モジュール1と回路基板41との距離ばらつきを小さく設計でき、フレキシブル基板42や回路基板41の高周波ラインを短く設計でき、良好な高周波特性を示す光トランシーバ37を設計することが可能となる。   When the optical power Po of the LD 16 is sufficiently higher than the optical power Pf required for the light emitting module, it is necessary to reduce the optical power. In general, the metal sleeve 31 (described later) is disposed at a position separated (distant) in the optical axis direction, and defocused so that the optical power is lower than the optimum coupling position by the lens 24 (described later). On the other hand, in the structure using the optical member 23, the reduction of the optical power due to defocusing can be minimized by designing the reflectance R to be small. Thereby, the amount of separating the metal sleeve 31 in the optical axis direction can be reduced, and the variation in the overall length of the light emitting module 1 can be designed to be small. In addition, when the light emitting module 1 is mounted on the optical transceiver 37 as described later, the distance variation between the light emitting module 1 and the circuit board 41 can be designed to be small, and the high-frequency line of the flexible board 42 and the circuit board 41 can be designed to be short. It becomes possible to design the optical transceiver 37 exhibiting good high frequency characteristics.

また、発光モジュールの光パワーPfとLD16の光パワーPoとの関係が成り立つ範囲で反射率Rを小さく設計することで、発光モジュールに要求されるRINの耐性を高めることができる。発光モジュールの光パワーPfに対して、規格で規定された反射光量を発光モジュールに戻した場合、反射光量に光学部材23の反射率Rが乗算された光量がLD16に伝達される。そのため、反射率Rが十分小さい設計であれば、一般的な発光モジュールよりもLD16に伝達される反射光量は小さくなり、RIN耐性を向上させることができる。設計によっては、反射光量を抑制する機能を持つアイソレータが無くてもRIN耐性を満足させることができ、発光モジュールの部品コストの低減が可能となる。   In addition, the RIN resistance required for the light emitting module can be increased by designing the reflectance R to be small within a range in which the relationship between the light power Pf of the light emitting module and the light power Po of the LD 16 is established. When the reflected light quantity defined by the standard is returned to the light emitting module with respect to the light power Pf of the light emitting module, the light quantity obtained by multiplying the reflected light quantity by the reflectance R of the optical member 23 is transmitted to the LD 16. Therefore, if the reflectance R is designed to be sufficiently small, the amount of reflected light transmitted to the LD 16 is smaller than that of a general light emitting module, and RIN resistance can be improved. Depending on the design, the RIN resistance can be satisfied even without an isolator having a function of suppressing the amount of reflected light, and the component cost of the light emitting module can be reduced.

LD16から出射された光の一部は、光学部材23の反射透過面23aにおいて反射率Rで反射して垂直方向に屈折され、その他の光は、光学部材23を透過してモニタ用PD20側に出射される。その際、LD16からの光は、反射透過面23aの角度45度、光学部材23の材料屈折率nにより、スネルの法則に従って屈折されて透過する。また、LD16から出射された水平光は、光学部材23を透過する際に、図6の点線で示すように水平より下方向に屈折される。ここで、モニタ用PD20の受光面が上面となる場合は、LD16から出射されて光学部材23を透過した光がモニタ用PD20の上面に入射される必要がある。その結果、LD16の活性層よりもモニタ用PD20の上面(受光面)を相対的に低く設計する必要がある。本構造では、LD16は凹部11上に実装されたサブマウント14の上面に実装されており、モニタ用PD20は凹部11上に実装されているため、光学部材23を透過した光を効率良くモニタ用PD20の受光面で受けることができる。   A part of the light emitted from the LD 16 is reflected by the reflectance R at the reflection / transmission surface 23a of the optical member 23 and refracted in the vertical direction, and the other light is transmitted through the optical member 23 to the monitor PD 20 side. Emitted. At this time, the light from the LD 16 is refracted and transmitted according to Snell's law by the angle of 45 degrees of the reflection / transmission surface 23a and the material refractive index n of the optical member 23. Further, the horizontal light emitted from the LD 16 is refracted downward from the horizontal as shown by the dotted line in FIG. 6 when passing through the optical member 23. Here, when the light receiving surface of the monitoring PD 20 is the upper surface, the light emitted from the LD 16 and transmitted through the optical member 23 needs to be incident on the upper surface of the monitoring PD 20. As a result, it is necessary to design the upper surface (light receiving surface) of the monitoring PD 20 relatively lower than the active layer of the LD 16. In this structure, since the LD 16 is mounted on the upper surface of the submount 14 mounted on the recess 11 and the monitor PD 20 is mounted on the recess 11, the light transmitted through the optical member 23 is efficiently monitored. It can be received by the light receiving surface of the PD 20.

中間セラミック層4の上面には、特に図示されていないが、IC、抵抗及びコンデンサ等の電子部品が実装されていても良い。回路配線パターン8と電子部品との接続は、ボンディングやワイヤリングまたはフリップチップにより行われる。   Although not particularly illustrated, electronic parts such as an IC, a resistor, and a capacitor may be mounted on the upper surface of the intermediate ceramic layer 4. The circuit wiring pattern 8 and the electronic component are connected by bonding, wiring, or flip chip.

なお、LD16、モニタ用PD20及び電子部品の実装は、半田付けもしくは接着剤により行われる。半田付けとしては、AuSn半田やSuAgCu半田等が用いられる。接着剤としては、電子部品の接着には導電性接着剤が用いられ、非電子部品の接着には非導電性接着剤が用いられる。   Note that the LD 16, the monitoring PD 20, and the electronic components are mounted by soldering or an adhesive. For soldering, AuSn solder, SuAgCu solder or the like is used. As the adhesive, a conductive adhesive is used for bonding electronic components, and a non-conductive adhesive is used for bonding non-electronic components.

以上のような積層セラミックパッケージ2の上面には、レンズ24を保持する金属製のホルダ25が固定されている。レンズ24とホルダ25とは低融点ガラス等からなる封止材料を用いて封止されている。このとき、積層セラミックパッケージ2の内部を窒素置換した環境において、ホルダ25が金属リング13の上面に溶接されることで、積層セラミックパッケージ2の内部が気密封止されている。   A metal holder 25 that holds the lens 24 is fixed to the upper surface of the multilayer ceramic package 2 as described above. The lens 24 and the holder 25 are sealed using a sealing material made of low melting point glass or the like. At this time, the interior of the multilayer ceramic package 2 is hermetically sealed by welding the holder 25 to the upper surface of the metal ring 13 in an environment in which the interior of the multilayer ceramic package 2 is replaced with nitrogen.

ホルダ25は、レンズ24を位置決めする治具に搭載され、低融点ガラスが供給された状態で高温炉に投入される。そして、低融点ガラスがレンズ24及びホルダ25に馴染んだ状態で冷却されることで、各部分を封止することになる。一般的には、ガラス材料は、圧縮応力がかかった状態であればクラック等は生じにくくなる。レンズ24の材料としては、BK7やTaF3といった屈折率が1.4〜1.9程度の硝材が用いられる。それらの線膨張係数は、7〜8ppm/K程度の値となっている。レンズ24の外周部に配置される低融点ガラスは、レンズ24と等しいかレンズ24よりも大きい線膨張係数を有する材料が用いられる。低融点ガラスよりも更に外周部に配置されるホルダ25の材料としては、低融点ガラスよりも大きい線膨張係数を有するFe−Ni合金を用いることが望ましい。特に50アロイ(FeとNiで構成され比率は50%)は、線膨張係数が10ppm/K程度であり、ホルダ25の材料として望ましい。   The holder 25 is mounted on a jig for positioning the lens 24 and is put into a high temperature furnace in a state where low melting point glass is supplied. And each part is sealed by cooling in the state which the low melting glass was familiar with the lens 24 and the holder 25. FIG. In general, when a compressive stress is applied to a glass material, cracks and the like hardly occur. As a material of the lens 24, a glass material having a refractive index of about 1.4 to 1.9 such as BK7 or TaF3 is used. Their linear expansion coefficient has a value of about 7 to 8 ppm / K. A material having a linear expansion coefficient equal to or larger than that of the lens 24 is used for the low melting point glass disposed on the outer peripheral portion of the lens 24. As a material of the holder 25 arranged further on the outer peripheral portion than the low melting glass, it is desirable to use an Fe—Ni alloy having a larger linear expansion coefficient than the low melting glass. In particular, 50 alloy (composed of Fe and Ni and the ratio is 50%) has a linear expansion coefficient of about 10 ppm / K, and is desirable as a material for the holder 25.

ホルダ25の溶接は、シームシールを用いる他、予めロウ材を金属リング13の上面に供給し、加熱によりロウ材を溶解させて封止しても良い。加熱の手法としては、オーブン等による全体加熱の他、レーザビームによりスポット的にロウ材付近を加熱しても良い。   In addition to using a seam seal, the holder 25 may be sealed by supplying a brazing material to the upper surface of the metal ring 13 in advance and dissolving the brazing material by heating. As a heating method, in addition to the whole heating by an oven or the like, the vicinity of the brazing material may be heated spot by laser beam.

ホルダ25は、金属リング13に接合され、積層セラミックパッケージ2の上部開口を覆い塞ぐフタ部26と、このフタ部26と一体化された筒状部27とを有している。筒状部27の軸心は、積層セラミックパッケージ2の上下面に対して直交している。レンズ24は、筒状部27の内周面から張り出すように設けられた環状保持部27aに封止固定されている。このようなホルダ25を金属リング13に固定するときは、レンズ24とLD16との光軸ズレが小さくなるように、金属リング13に対するホルダ25の位置を調整する。   The holder 25 is joined to the metal ring 13, and has a lid part 26 that covers and closes the upper opening of the multilayer ceramic package 2, and a cylindrical part 27 that is integrated with the lid part 26. The axis of the cylindrical portion 27 is orthogonal to the upper and lower surfaces of the multilayer ceramic package 2. The lens 24 is sealed and fixed to an annular holding portion 27 a provided so as to protrude from the inner peripheral surface of the cylindrical portion 27. When such a holder 25 is fixed to the metal ring 13, the position of the holder 25 with respect to the metal ring 13 is adjusted so that the optical axis shift between the lens 24 and the LD 16 is reduced.

なお、フタ部と筒状部とは別部品で構成しても良い。この場合、フタ部には、LD16から出射される光を透過すると共に積層セラミックパッケージ2の気密を確保するための平窓ガラスが封止固定される。そして、そのフタ部に筒状部が固定される。両者の固定方法としては、YAG溶接や樹脂接着等が用いられる。   In addition, you may comprise a lid part and a cylindrical part with another components. In this case, a flat window glass for transmitting light emitted from the LD 16 and securing airtightness of the multilayer ceramic package 2 is sealed and fixed to the lid portion. And a cylindrical part is fixed to the lid part. As both fixing methods, YAG welding, resin bonding, or the like is used.

ホルダ25には、金属製のジョイント28がYAG溶接により固定されている。ジョイント28は、光を通すための貫通穴29aを有する基部29と、この基部29と一体化された筒状部30とを有している。そして、その筒状部30の内周面がホルダ25の筒状部27の外周面に接合されている。   A metal joint 28 is fixed to the holder 25 by YAG welding. The joint 28 includes a base portion 29 having a through hole 29 a for allowing light to pass therethrough, and a cylindrical portion 30 integrated with the base portion 29. The inner peripheral surface of the cylindrical portion 30 is joined to the outer peripheral surface of the cylindrical portion 27 of the holder 25.

ジョイント28の基部29には、金属スリーブ31がYAG溶接により固定されている。金属スリーブ31の内部には、ジルコニアスリーブ32が配置されている。ジルコニアスリーブ32内のジョイント28側には、LD16と光結合される光ファイバ33を保持したフェルール34が配置されている。また、金属スリーブ31の内部には、フェルール34を圧入固定する金属筒状体35がジルコニアスリーブ32に隣接して配置されている。金属スリーブ31の外周面には、環状の保持溝36aを有するフランジ部36が設けられている。金属スリーブ31をジョイント28の基部29に固定するときは、LD16から出射された光が高効率で光ファイバ33に結合される位置となるように金属スリーブ31を2軸もしくは3軸で調芯する。   A metal sleeve 31 is fixed to the base 29 of the joint 28 by YAG welding. A zirconia sleeve 32 is disposed inside the metal sleeve 31. On the side of the joint 28 in the zirconia sleeve 32, a ferrule 34 holding an optical fiber 33 optically coupled to the LD 16 is disposed. Further, inside the metal sleeve 31, a metal cylindrical body 35 that press-fits and fixes the ferrule 34 is disposed adjacent to the zirconia sleeve 32. A flange portion 36 having an annular holding groove 36 a is provided on the outer peripheral surface of the metal sleeve 31. When the metal sleeve 31 is fixed to the base portion 29 of the joint 28, the metal sleeve 31 is aligned with two or three axes so that the light emitted from the LD 16 can be coupled to the optical fiber 33 with high efficiency. .

ジョイント28及び金属スリーブ31の材料としては、YAG溶接に対応し、かつ高温高湿環境でも錆等が発生しにくいステンレスを用いることが望ましい。ステンレスの中でも線膨張係数がジルコニアや50アロイに近いフェライト系のステンレス材料が望ましい。特にSUS430やSF20Tといった材料を用いることができる。線膨張係数がジルコニアや50アロイに近いステンレス材料を用いることで、YAG溶接後の冷却時に生じる内部応力や、ステンレスとジルコニアの圧入固定部に対する温度環境の違いによる応力状態を安定させることができる。   As a material for the joint 28 and the metal sleeve 31, it is desirable to use stainless steel that is compatible with YAG welding and hardly rusts even in a high temperature and high humidity environment. Among stainless steels, a ferritic stainless material having a linear expansion coefficient close to zirconia or 50 alloy is desirable. In particular, materials such as SUS430 and SF20T can be used. By using a stainless steel material whose linear expansion coefficient is close to zirconia or 50 alloy, it is possible to stabilize the internal stress generated during cooling after YAG welding and the stress state due to the difference in temperature environment with respect to the press-fit fixing part of stainless steel and zirconia.

なお、ホルダ25とジョイント28との固定、ジョイント28と金属スリーブ31との固定は、YAG溶接の他に、UV硬化接着剤等を用いた接着により行っても良い。この場合には、UV硬化接着剤にUV光を照射して仮固定した後、その位置からずれないように熱硬化性接着剤による補強を施すのが良い。   The fixing between the holder 25 and the joint 28 and the fixing between the joint 28 and the metal sleeve 31 may be performed by bonding using a UV curing adhesive or the like in addition to YAG welding. In this case, after temporarily fixing the UV curable adhesive by irradiating it with UV light, it is preferable to reinforce with a thermosetting adhesive so as not to deviate from the position.

以上のような発光モジュール1において、図6に示すように、LD16から出射された光は、光学部材23の反射透過面23aで上方に反射し(実線参照)、ホルダ25に取り付けられたレンズ24により集光され、光ファイバ33に結合される。このとき、LD16からの出射光の一部は、光学部材23を透過し(破線参照)、モニタ用PD20で受光される。   In the light emitting module 1 as described above, as shown in FIG. 6, the light emitted from the LD 16 is reflected upward by the reflection / transmission surface 23 a of the optical member 23 (see the solid line), and the lens 24 attached to the holder 25. Is condensed and coupled to the optical fiber 33. At this time, part of the light emitted from the LD 16 passes through the optical member 23 (see the broken line) and is received by the monitoring PD 20.

発光モジュール1は、図7に示すような光トランシーバ37に組み込まれる。光トランシーバ37はハウジング38を有し、このハウジング38の前端側部分は、発光モジュール1と結合される光コネクタ(図示せず)をガイドするレセプタクル部39を形成している。レセプタクル部39には、発光モジュール1を保持するための保持用突起39aが設けられている。この保持用突起39aが発光モジュール1における金属スリーブ31の保持溝36aに嵌合することで、発光モジュール1がハウジング38に保持された状態となる。   The light emitting module 1 is incorporated in an optical transceiver 37 as shown in FIG. The optical transceiver 37 includes a housing 38, and a front end portion of the housing 38 forms a receptacle portion 39 that guides an optical connector (not shown) coupled to the light emitting module 1. The receptacle 39 is provided with a holding projection 39 a for holding the light emitting module 1. The holding projection 39 a is fitted in the holding groove 36 a of the metal sleeve 31 in the light emitting module 1, so that the light emitting module 1 is held in the housing 38.

また、光トランシーバ37内には、電子部品40が実装される回路基板41が配置されている。回路基板41は、実装面41aが積層セラミックパッケージ2の底面と直交するように配置されている。積層セラミックパッケージ2の底面の外部接続端子と回路基板41の実装面41aに設けられた外部接続端子とは、フレキシブル基板42を介して接続されている。フレキシブル基板42の信号ラインは、積層セラミックパッケージ2及び回路基板41の特性インピーダンスと整合するように設計されている。このため、回路基板41の駆動回路からLD16等の光デバイス及び電子部品に対し、損失が少なくなるように高周波信号を伝搬することができる。   A circuit board 41 on which the electronic component 40 is mounted is disposed in the optical transceiver 37. The circuit board 41 is disposed so that the mounting surface 41 a is orthogonal to the bottom surface of the multilayer ceramic package 2. The external connection terminals on the bottom surface of the multilayer ceramic package 2 and the external connection terminals provided on the mounting surface 41 a of the circuit board 41 are connected via a flexible substrate 42. The signal line of the flexible board 42 is designed to match the characteristic impedance of the multilayer ceramic package 2 and the circuit board 41. For this reason, a high frequency signal can be propagated from the drive circuit of the circuit board 41 to the optical device such as the LD 16 and the electronic component so as to reduce the loss.

フレキシブル基板42と積層セラミックパッケージ2とは、半田により接合されている。積層セラミックパッケージ2の底面の配線回路パターンは、高周波信号用パッドと、直流信号用パッドと、これら以外のグランドパターンとからなっている。同様にフレキシブル基板42にも、パッド及びグランドパターンが形成されている。両者のパターンは、半田により均一に接続される。このため、積層セラミックパッケージ2の内部で生じた熱は、半田を介してフレキシブル基板42のグランドパターンに伝わるようになる。従って、積層セラミックパッケージ2内の熱を効率良く拡散することができ、高温環境においても良好な動作を行うことが可能となる。   The flexible substrate 42 and the multilayer ceramic package 2 are joined by solder. The wiring circuit pattern on the bottom surface of the multilayer ceramic package 2 includes a high-frequency signal pad, a DC signal pad, and a ground pattern other than these. Similarly, pads and a ground pattern are also formed on the flexible substrate 42. Both patterns are uniformly connected by solder. For this reason, the heat generated inside the multilayer ceramic package 2 is transmitted to the ground pattern of the flexible substrate 42 via the solder. Therefore, the heat in the multilayer ceramic package 2 can be diffused efficiently, and a favorable operation can be performed even in a high temperature environment.

ところで、積層セラミックパッケージ2内において高周波信号を伝搬する高周波信号ラインの特性インピーダンスを整合することにより、線路間の反射による信号劣化を抑制し、良好な高周波特性を得ることができる。しかし、高周波信号ラインのワイヤ長が長いと、ワイヤの寄生インダクタンスの影響を大きく受けるため、特性インピーダンスの不整合を起こしてしまう。   By the way, by matching the characteristic impedance of the high-frequency signal line that propagates the high-frequency signal in the multilayer ceramic package 2, signal deterioration due to reflection between the lines can be suppressed, and good high-frequency characteristics can be obtained. However, if the wire length of the high-frequency signal line is long, it is greatly affected by the parasitic inductance of the wire, which causes a mismatch in characteristic impedance.

これに対し本実施形態では、高周波信号ラインを含む配線回路パターン15が上面に形成されたサブマウント14を積層セラミックパッケージ2の凹部11に配置し、このサブマウント14の上面にLD16を実装するようにしたので、高周波信号ライン同士をつなぐワイヤ17の長さを十分に短くすることができる。これにより、高周波信号ラインの特性インピーダンスの不整合を最小限に抑えることができる。その結果、例えば10Gbpsを越える高速伝送を行う場合でも、良好な周波数特性を得ることが可能となる。   On the other hand, in the present embodiment, the submount 14 having the wiring circuit pattern 15 including the high frequency signal line formed on the upper surface is disposed in the concave portion 11 of the multilayer ceramic package 2, and the LD 16 is mounted on the upper surface of the submount 14. Thus, the length of the wire 17 that connects the high-frequency signal lines can be sufficiently shortened. Thereby, the mismatch of the characteristic impedance of the high frequency signal line can be minimized. As a result, good frequency characteristics can be obtained even when high-speed transmission exceeding 10 Gbps is performed, for example.

また、モニタ用PDは、LDの出射面とは反対の後方出射光を受光するように、LDの後方に配置するのが一般的である。この場合、LD駆動用の高速信号ライン(高周波信号ライン)は、LDの後方に形成されることになる。高速伝送用途においては、高速信号ラインとしては、信号の劣化を抑えるために出来る限り最短にするのが望ましい。しかし、モニタ用PDはLDの後方出射光軸上にあるため、モニタ用PDを迂回するように高速信号ラインを形成する必要がある。また、多層配線によってモニタ用PDの下に高速信号ラインを形成することも可能であるが、この場合には、モニタ用PDの出力電流が流れる出力信号ラインが高速信号ラインと対向したり交差するため、高速信号ラインを通る駆動信号によりモニタ用PDの微弱な出力電流にノイズが生じてしまう。モニタ用PDの出力電流がノイズで変動すると、LDの出力を安定に保つことができなくなる。   Further, the monitor PD is generally arranged behind the LD so as to receive the backward outgoing light opposite to the outgoing surface of the LD. In this case, the high-speed signal line (high-frequency signal line) for driving the LD is formed behind the LD. In high-speed transmission applications, it is desirable that the high-speed signal line be as short as possible in order to suppress signal degradation. However, since the monitor PD is on the rear emission optical axis of the LD, it is necessary to form a high-speed signal line so as to bypass the monitor PD. It is also possible to form a high-speed signal line under the monitor PD by multilayer wiring. In this case, the output signal line through which the output current of the monitor PD flows faces or intersects with the high-speed signal line. Therefore, noise is generated in the weak output current of the monitor PD due to the drive signal passing through the high-speed signal line. If the output current of the monitor PD fluctuates due to noise, the output of the LD cannot be kept stable.

これに対し本実施形態では、LD16の前方にモニタ用PD20を配置したので、モニタ用PD20の出力電流が流れる出力信号ラインが高速信号ラインと対向したり交差することが無く、モニタ用PD20の出力電流が駆動信号によるノイズの影響を受けにくくなる。これにより、ノイズによるモニタ用PD20の出力電流の変動が抑制されるため、LD16の出力を安定に保つことができる。   On the other hand, in this embodiment, since the monitoring PD 20 is arranged in front of the LD 16, the output signal line through which the output current of the monitoring PD 20 flows does not face or intersect with the high-speed signal line, and the output of the monitoring PD 20 The current is less susceptible to noise from the drive signal. Thereby, since the fluctuation | variation of the output current of monitoring PD20 by noise is suppressed, the output of LD16 can be kept stable.

なお、本発明は、上記実施形態に限定されるものではない。例えば、上記実施形態では、積層セラミックパッケージ2においてサブマウント14の上面高さと中間セラミック層4の上面高さとを揃えるようにしたが、特にその構成には限られず、例えばサブマウント14に実装されたLD16の上面高さと中間セラミック層4の上面高さとが揃うようにサブマウント14の厚さ(高さ)を設定しても良い。要は、高周波信号ラインに接続される複数本のワイヤの長さの合計または平均が最短となるように、サブマウント14の厚さを適宜設計すれば良い。   The present invention is not limited to the above embodiment. For example, in the above embodiment, the upper surface height of the submount 14 and the upper surface height of the intermediate ceramic layer 4 are aligned in the multilayer ceramic package 2, but the configuration is not particularly limited. For example, the multilayer ceramic package 2 is mounted on the submount 14. The thickness (height) of the submount 14 may be set so that the upper surface height of the LD 16 and the upper surface height of the intermediate ceramic layer 4 are aligned. In short, the thickness of the submount 14 may be appropriately designed so that the total or average of the lengths of the plurality of wires connected to the high-frequency signal line is the shortest.

また、上記実施形態では、サブマウント14の上面に端面発光型LD16を実装したが、積層セラミックパッケージ2の上方の光ファイバ33に向けて光を出射するには、サブマウント14の側面に端面発光型LDを実装しても良いし、サブマウント14の上面に面発光型LDを実装しても良い。   In the above embodiment, the edge-emitting LD 16 is mounted on the upper surface of the submount 14. However, in order to emit light toward the optical fiber 33 above the multilayer ceramic package 2, edge emission is performed on the side surface of the submount 14. A mold LD may be mounted, or a surface emitting LD may be mounted on the upper surface of the submount 14.

また、上記実施形態では、積層セラミックパッケージ2を3層構造としたが、積層セラミックパッケージ2の層数としては4層以上であっても良い。   In the above embodiment, the multilayer ceramic package 2 has a three-layer structure, but the number of layers of the multilayer ceramic package 2 may be four or more.

さらに、上記実施形態では、積層セラミックパッケージ2の底面と光トランシーバ37の回路基板41とをフレキシブル基板42で接続するようにしたが、回路基板41の寸法や配置箇所等によっては積層セラミックパッケージ2を回路基板41に直接接合しても良い。   Furthermore, in the above-described embodiment, the bottom surface of the multilayer ceramic package 2 and the circuit board 41 of the optical transceiver 37 are connected by the flexible substrate 42. However, depending on the dimensions and arrangement location of the circuit board 41, the multilayer ceramic package 2 may be It may be directly bonded to the circuit board 41.

また、LD16のアノード接続用及びカソード接続用のパッドが同一面にある場合には、ワイヤ18による特性インピーダンス不整合を抑制するため、LD16をサブマウント14にフリップチップ実装しても良い。LD16をフリップチップ実装することで、ワイヤによるインダクタンス成分の増加を無くし、伝送線路の特性インピーダンスをより安定した設計とすることができる。   Further, when the anode connection pad and the cathode connection pad of the LD 16 are on the same surface, the LD 16 may be flip-chip mounted on the submount 14 in order to suppress the characteristic impedance mismatch due to the wire 18. By flip-chip mounting the LD 16, an increase in inductance component due to wires can be eliminated, and the characteristic impedance of the transmission line can be designed to be more stable.

また、モニタ用PD20の実装もフリップチップ実装とすることができる。このようにすることで、モニタ用PD20の受光面が下面となるため、LD16とモニタ用PD20とを同一平面上に実装しても、モニタ光を受光することが可能となる。   Further, the mounting of the monitor PD 20 can also be a flip chip mounting. By doing so, the light receiving surface of the monitoring PD 20 becomes the lower surface, so that the monitor light can be received even if the LD 16 and the monitoring PD 20 are mounted on the same plane.

1…発光モジュール、2…積層セラミックパッケージ、3…下部セラミック層(第1セラミック層)、4…中間セラミック層(第2セラミック層)、5…上部セラミック層(第3セラミック層)、10…開口部、11…凹部、14…サブマウント、16…レーザダイオード(発光素子)、20…モニタ用フォトダイオード(モニタ用受光素子)、23…光学部材、25…ホルダ(金属筒状部材)、28…ジョイント(金属筒状部材)、31…金属スリーブ(金属筒状部材)、33…光ファイバ、34…フェルール。   DESCRIPTION OF SYMBOLS 1 ... Light emitting module, 2 ... Multilayer ceramic package, 3 ... Lower ceramic layer (1st ceramic layer), 4 ... Intermediate ceramic layer (2nd ceramic layer), 5 ... Upper ceramic layer (3rd ceramic layer), 10 ... Opening , 11 ... recess, 14 ... submount, 16 ... laser diode (light emitting element), 20 ... monitoring photodiode (monitoring light receiving element), 23 ... optical member, 25 ... holder (metal cylindrical member), 28 ... Joint (metal cylindrical member), 31 ... Metal sleeve (metal cylindrical member), 33 ... Optical fiber, 34 ... Ferrule.

Claims (4)

発光素子を内蔵する積層セラミックパッケージと、
前記積層セラミックパッケージの上面に固定され、前記発光素子と光結合される光ファイバを収容する金属筒状部材とを備え、
前記積層セラミックパッケージは、第1セラミック層と、前記第1セラミック層上に積層され、前記第1セラミック層の上面と協働して前記発光素子を実装するための凹部を形成する開口部を有する第2セラミック層と、前記第2セラミック層上に積層され、前記凹部を含む領域を取り囲むように設けられた第3セラミック層とを有し、
前記凹部にはサブマウントが配置されており、
前記発光素子は、前記サブマウントに実装されていることを特徴とする発光モジュール。
A multilayer ceramic package containing a light emitting element;
A metal cylindrical member that is fixed to the upper surface of the multilayer ceramic package and that contains an optical fiber that is optically coupled to the light emitting element;
The multilayer ceramic package includes a first ceramic layer and an opening that is stacked on the first ceramic layer and forms a recess for mounting the light emitting device in cooperation with an upper surface of the first ceramic layer. A second ceramic layer, and a third ceramic layer stacked on the second ceramic layer and provided so as to surround the region including the recess,
A submount is disposed in the recess,
The light emitting module, wherein the light emitting element is mounted on the submount.
前記凹部の底面には、前記発光素子の出力光量をモニタするモニタ用受光素子が実装され、
前記発光素子と前記モニタ用受光素子との間には、前記発光素子から出射された光を前記光ファイバに向けて反射させると共に当該光の一部を前記モニタ用受光素子に向けて透過させる光学部材が配置されていることを特徴とする請求項1記載の発光モジュール。
On the bottom surface of the recess, a light receiving element for monitoring that monitors the output light amount of the light emitting element is mounted,
An optical element that reflects light emitted from the light emitting element toward the optical fiber and transmits part of the light toward the monitor light receiving element between the light emitting element and the monitor light receiving element. The light emitting module according to claim 1, wherein a member is disposed.
前記サブマウントは、前記第1〜第3セラミック層を形成するセラミック材料よりも熱伝導率の高い絶縁材料で形成されていることを特徴とする請求項1または2記載の発光モジュール。   3. The light emitting module according to claim 1, wherein the submount is formed of an insulating material having a higher thermal conductivity than a ceramic material forming the first to third ceramic layers. 前記サブマウントは、窒化アルミニウムで形成されていることを特徴とする請求項3記載の発光モジュール。
The light emitting module according to claim 3, wherein the submount is made of aluminum nitride.
JP2010184258A 2009-11-04 2010-08-19 Light emitting module Pending JP2012023325A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010184258A JP2012023325A (en) 2009-11-04 2010-08-19 Light emitting module

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2009252969 2009-11-04
JP2009252969 2009-11-04
JP2010136297 2010-06-15
JP2010136297 2010-06-15
JP2010184258A JP2012023325A (en) 2009-11-04 2010-08-19 Light emitting module

Publications (1)

Publication Number Publication Date
JP2012023325A true JP2012023325A (en) 2012-02-02

Family

ID=45777306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010184258A Pending JP2012023325A (en) 2009-11-04 2010-08-19 Light emitting module

Country Status (1)

Country Link
JP (1) JP2012023325A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013179180A (en) * 2012-02-28 2013-09-09 Sumitomo Electric Device Innovations Inc Optical module and optical module product

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359426A (en) * 2001-06-01 2002-12-13 Hitachi Ltd Optical module and optical communication system
JP2003168838A (en) * 2001-09-21 2003-06-13 Sumitomo Electric Ind Ltd Light emitting module
JP2004179559A (en) * 2002-11-28 2004-06-24 Kyocera Corp Optical module and optical module assembly using it
JP2004354642A (en) * 2003-05-28 2004-12-16 Sumitomo Electric Ind Ltd Optical transmission module
JP2009088066A (en) * 2007-09-28 2009-04-23 Panasonic Corp Semiconductor apparatus
JP2009253086A (en) * 2008-04-08 2009-10-29 Sumitomo Electric Ind Ltd Light-emitting module

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359426A (en) * 2001-06-01 2002-12-13 Hitachi Ltd Optical module and optical communication system
JP2003168838A (en) * 2001-09-21 2003-06-13 Sumitomo Electric Ind Ltd Light emitting module
JP2004179559A (en) * 2002-11-28 2004-06-24 Kyocera Corp Optical module and optical module assembly using it
JP2004354642A (en) * 2003-05-28 2004-12-16 Sumitomo Electric Ind Ltd Optical transmission module
JP2009088066A (en) * 2007-09-28 2009-04-23 Panasonic Corp Semiconductor apparatus
JP2009253086A (en) * 2008-04-08 2009-10-29 Sumitomo Electric Ind Ltd Light-emitting module

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013179180A (en) * 2012-02-28 2013-09-09 Sumitomo Electric Device Innovations Inc Optical module and optical module product
US9563029B2 (en) 2012-02-28 2017-02-07 Sumitomo Electric Device Innovations, Inc. Optical module with enhanced heat dissipating function

Similar Documents

Publication Publication Date Title
JP4670384B2 (en) Method for manufacturing optical transmission assembly
US20110317965A1 (en) Optical subassembly with optical device having ceramic package
US6659659B1 (en) High-speed optical sub-assembly utilizing ceramic substrate, direct coupling and laser welding
JP3861864B2 (en) Optical module
JP3909257B2 (en) Optical coupling device
JP4015440B2 (en) Optical communication module
JP6064530B2 (en) Light emitting module and optical transceiver
US20050196112A1 (en) Transmitting optical subassembly capable of monitoring the front beam of the semiconductor laser diode
JP2011203458A (en) Optical module
JP6232950B2 (en) Light emitting module
KR100480253B1 (en) Optical module
JPWO2002089274A1 (en) Optical communication device
JP2016092260A (en) Light-emitting module
JP2008226988A (en) Photoelectric conversion module
US5123067A (en) Optical head capable of being fitted into a hybrid circuit
JP7057357B2 (en) Optical module
JP5515182B2 (en) Optical module
JP2012023325A (en) Light emitting module
JP2009260095A (en) Optical module
KR20120016033A (en) Integrated two wave optical transmitter module
JP2009295772A (en) Light emitting module
JP2013030549A (en) Light emitting module and member for chip component mounting
KR101118841B1 (en) Integrated two wave optical transmitter module
JP2011249447A (en) Optical module
WO2002039154A1 (en) Semiconductor laser module, and raman amplifier using the semiconductor laser module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140311

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140701