JP2012023282A - Semiconductor device manufacturing method and semiconductor device manufacturing apparatus - Google Patents
Semiconductor device manufacturing method and semiconductor device manufacturing apparatus Download PDFInfo
- Publication number
- JP2012023282A JP2012023282A JP2010161630A JP2010161630A JP2012023282A JP 2012023282 A JP2012023282 A JP 2012023282A JP 2010161630 A JP2010161630 A JP 2010161630A JP 2010161630 A JP2010161630 A JP 2010161630A JP 2012023282 A JP2012023282 A JP 2012023282A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- film
- semiconductor device
- manufacturing
- distance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
Description
本発明は、半導体デバイスの製造方法および半導体デバイスの製造装置に関する。 The present invention relates to a semiconductor device manufacturing method and a semiconductor device manufacturing apparatus.
半導体デバイスの製造工程には、配線パターンを導電性材料膜に形成したり、プラグのための開口パターンを絶縁性材料膜に形成したりするパターニング工程がある。パターニング工程では、ウェハ面上に設けられた材料膜の上にフォトリソグラフィ技術によって回路パターンに対応したレジストパターンを形成し、そのレジストパターンをマスクにして材料膜をエッチングすることにより、材料膜を所望の形状に加工する。レジストパターンを形成する際、材料膜の上にゴミなどの異物が載っていると、レジストパターンが異物によって変形したり、異物自身がエッチング時のマスクになったりして、正常なエッチング加工が妨げられてしまうことがある。その場合、回路パターンに合った形状を材料膜に形成することができなくなってしまう。 The semiconductor device manufacturing process includes a patterning process in which a wiring pattern is formed in a conductive material film and an opening pattern for a plug is formed in an insulating material film. In the patterning process, a resist pattern corresponding to the circuit pattern is formed on the material film provided on the wafer surface by a photolithography technique, and the material film is etched using the resist pattern as a mask to obtain the desired material film. To the shape of When a resist pattern is formed, if foreign matter such as dust is placed on the material film, the resist pattern may be deformed by the foreign matter, or the foreign matter itself may become a mask during etching, preventing normal etching processing. It may be. In that case, a shape matching the circuit pattern cannot be formed on the material film.
パターン欠陥の原因となる異物は、主に、加工時に削られたレジストおよび材料膜、ならびに、材料膜の加工によって露出した下地膜のうち、いずれかが飛散したものである。特に近年では、ウェハの外周近傍から飛散する異物が問題になっている。ウェハの外周近傍はベベル部と呼ばれている。ベベル部とは、ウェハの外周において、ウェハの主面に対して垂直な面となる端面と、その端面に隣接する、主面側の傾斜面および裏面側の傾斜面とを総合した名称である。 The foreign matter that causes the pattern defect is mainly one of the resist and material film shaved during processing and the base film exposed by processing the material film. Particularly in recent years, foreign matter scattered from the vicinity of the outer periphery of the wafer has become a problem. The vicinity of the outer periphery of the wafer is called a bevel portion. The bevel portion is a name that combines the end surface that is perpendicular to the main surface of the wafer and the inclined surface on the main surface side and the inclined surface on the back surface side adjacent to the end surface on the outer periphery of the wafer. .
ベベル部から異物が飛散するようになった理由は、次のように考えられている。近年、1枚のウェハに形成する半導体デバイスの数をできるだけ多くする傾向が強くなり、ウェハの外周ぎりぎりまでパターンを形成する必要が生じてきた。そのため、ウェハの外周まで材料膜を形成するようになり、ベベル部に形成された材料膜が剥離して異物として飛散し易くなった。 The reason why foreign matters are scattered from the bevel portion is considered as follows. In recent years, the tendency to increase the number of semiconductor devices formed on one wafer as much as possible has increased, and it has become necessary to form a pattern to the very periphery of the wafer. For this reason, the material film is formed up to the outer periphery of the wafer, and the material film formed on the bevel portion is peeled off and easily scattered as foreign matter.
また、ベベル部よりもウェハ中心側の領域は平坦であるが、ベベル部は、上述したように、ウェハの主面に対して垂直方向に平行な面となる端面と、傾斜面とを有し、平坦ではない。材料膜に対する加工工程において、ウェハ主面の平坦な領域においてはエッチングが均一に行われるが、平坦ではないベベル部ではエッチングのバラツキが大きくなり、ベベル部に材料膜が残留し、その材料膜の一部が剥がれて異物となってしまう。 In addition, although the region closer to the wafer center than the bevel portion is flat, as described above, the bevel portion has an end surface that is a plane parallel to the main surface of the wafer and a tilted surface. Not flat. In the processing process for the material film, etching is uniformly performed in a flat region of the wafer main surface, but the unevenness of the etching becomes large in the non-flat bevel portion, and the material film remains on the bevel portion, and the material film A part is peeled off and becomes a foreign object.
ベベル部から発生する異物を低減するためには、材料膜に対する加工を行う前に、ベベル部に形成された、不要な材料膜を除去しておけばよい。そのための膜除去方法が、半導体デバイスの製造装置の複数のメーカーから公表されている。それらの公表資料によれば、主な膜除去方法は、(1)研磨による方法、(2)ウェットエッチングによる方法、(3)ドライエッチングによる方法の3種類に大別される。(3)のドライエッチングによる方法の一例が特許文献1に開示されている。
In order to reduce foreign matter generated from the bevel portion, an unnecessary material film formed on the bevel portion may be removed before processing the material film. For this purpose, a plurality of manufacturers of semiconductor device manufacturing apparatuses have been made public. According to these publications, main film removal methods are roughly classified into three types: (1) polishing method, (2) wet etching method, and (3) dry etching method. An example of the method (3) by dry etching is disclosed in
特許文献1など、公表されている膜除去方法では、いずれの方法においてもベベル部に残留している不要な膜を除去する方法としては不十分であり、残留している膜の一部が剥がれて異物を発生させるという問題がある。なぜなら、上述したように、ベベル部では加工バラツキが生じ易く、材料膜の残留状況も様々なので、その残留状況にあわせて除去を行う必要があるが、特許文献1に開示された方法などでは、残留状況を考慮した除去方法となっていないためである。
本発明の半導体デバイスの製造方法は、
ウェハ上に形成された膜の該ウェハに対する偏芯量を測定する工程と、
エッチング装置のステージ上における前記ウェハの位置を前記偏芯量に基づいて調整する工程と、
前記ウェハのベベル部における前記膜をエッチングによって除去する工程と、
を有するものである。
The method for producing a semiconductor device of the present invention comprises:
Measuring the amount of eccentricity of the film formed on the wafer relative to the wafer;
Adjusting the position of the wafer on the stage of the etching apparatus based on the amount of eccentricity;
Removing the film on the bevel portion of the wafer by etching;
It is what has.
本発明によれば、ウェハに対して、ウェハ上に形成された膜の偏芯量を測定し、その偏芯量に基づいて、エッチング装置のステージ上のウェハの位置を調整することで、エッチングレートの異なるエッチングをベベル部の残留膜の位置に合わせて行うことが可能となる。 According to the present invention, etching is performed by measuring the amount of eccentricity of the film formed on the wafer and adjusting the position of the wafer on the stage of the etching apparatus based on the amount of eccentricity. Etching at different rates can be performed in accordance with the position of the remaining film in the bevel portion.
また、本発明の半導体デバイスの製造装置は、ウェハのベベル部における膜をエッチングするための、半導体デバイスの製造装置であって、
前記ウェハに対する前記膜の偏芯量に基づいて、ステージ上における前記ウェハの位置を調整する補正部と、
前記補正部による、前記ウェハの位置の調整後に、前記ウェハのベベル部における前記膜を加工するエッチング部と、
前記補正部および前記エッチング部を制御する制御部と、
を有する構成である。
The semiconductor device manufacturing apparatus of the present invention is a semiconductor device manufacturing apparatus for etching a film in a bevel portion of a wafer,
A correction unit that adjusts the position of the wafer on the stage based on the amount of eccentricity of the film with respect to the wafer;
After the adjustment of the position of the wafer by the correction unit, an etching unit that processes the film in the bevel portion of the wafer;
A control unit for controlling the correction unit and the etching unit;
It is the structure which has.
本発明によれば、ベベル部における不要な膜の残留状況に合わせて膜を除去することが可能となり、歩留まり低下の原因となる異物の発生を低減することができる。 According to the present invention, it is possible to remove a film in accordance with an unnecessary film remaining state in a bevel portion, and it is possible to reduce the generation of foreign matters that cause a decrease in yield.
本実施形態による、半導体デバイスの製造方法を、図1を参照して説明する。図1中の太い矢印はウェハ処理工程の順序を示し、細い矢印は情報処理工程の順序を示す。また、処理内容とともに記載された[ ]には、その工程で使用される装置名を示す。 The semiconductor device manufacturing method according to the present embodiment will be described with reference to FIG. The thick arrows in FIG. 1 indicate the order of the wafer processing steps, and the thin arrows indicate the order of the information processing steps. In addition, [] described together with the processing content indicates the name of the device used in the process.
成膜装置を用いてウェハ上に材料膜を形成する(ステップ101)。材料膜は、導電性材料膜であってもよく、絶縁性材料膜であってもよい。成膜装置によってウェハ上に成膜された材料膜は、その成膜方法の違い、または成膜装置の個体差によって、成膜状態が異なっている。成膜状態を示す指標のうち、膜密度や下地膜との密着性とともに、膜厚の均一性が成膜状態に関する良否判定のポイントとなる。特に、本実施形態では、ベベル部の膜厚バラツキが後に続く工程において不具合を引き起こすため、そのバラツキを低減させる必要がある。 A material film is formed on the wafer using a film forming apparatus (step 101). The material film may be a conductive material film or an insulating material film. The material films formed on the wafer by the film forming apparatus have different film forming states due to differences in the film forming method or individual differences of the film forming apparatuses. Among the indexes indicating the film formation state, the uniformity of the film thickness as well as the film density and the adhesion with the base film are the points for the quality determination regarding the film formation state. In particular, in this embodiment, since the film thickness variation of the bevel portion causes a problem in the subsequent process, it is necessary to reduce the variation.
ここで、ベベル部について、図2を参照して詳細に説明する。ベベル部とは、図2に示すように、ウェハ1の端部における端面2と、半導体素子が形成される、ウェハ1の主面側の傾斜面(以下では、上部傾斜面と称する)3と、ウェハ1の裏面側の傾斜面(以下では、下部傾斜面と称する)4とを統合した総称である。なお、成膜装置として、複数のメーカーから販売されている装置のうち、いずれかを用いるものとする。材料膜の膜厚バラツキは、通常、膜厚の違いを意味するが、ベベル部における膜厚バラツキは、膜厚の違いだけでなく、膜が付いているか否かという違いの意味も含む。ベベル部における、材料膜の膜厚バラツキについては、図3から図5を参照して後で詳しく説明する。
Here, the bevel portion will be described in detail with reference to FIG. As shown in FIG. 2, the bevel portion includes an
ステップ101の後、膜検査装置と画像処理装置を用いて、ウェハと材料膜の偏芯量を測定する。偏芯量とは、ウェハの中心とウェハ上に材料膜が形成された領域の中心とのずれ量を示す指標である。以下では、ウェハ上に材料膜が形成された領域を膜形成領域と称し、膜形成領域の最外周部分を膜端部と称する。偏芯量は、ウェハのベベル部における膜端部の位置と相関を有している。
After
偏芯量の測定には、ベベル部における材料膜の端部を検査して画像を取得する工程(ステップ102)と、その画像からベベル部の膜端部の位置を抽出して偏芯量を算出する工程(ステップ103)が必要である。ステップ102において、画像処理装置を用いて画像を取得し、ステップ103において、膜検査装置を用いて偏芯量を算出する。この偏芯量は、ウェハの基準面から膜端部までの距離に基づくものである。
For the measurement of the eccentricity, the step of acquiring the image by inspecting the edge of the material film in the bevel part (step 102), and extracting the position of the film edge of the bevel from the image, the eccentricity is determined. A calculation step (step 103) is required. In
ここで言う、ウェハの基準面は、図2に示す断面構造において、端面2またはウェハ1の主面である。ウェハの基準面が端面2の場合、膜端部の任意の点xにおける偏芯量は、点xおよびウェハの中心を通る直線と端面2との交点を点zとすると、点xおよび点zを結ぶ線分の長さとなる。なお、ベベル部における材料膜の端部を撮影した画像を取得する方法については、図7を参照して後で詳しく説明し、偏芯量の算出方法については、図8および図9を参照して後で詳しく説明する。
The reference surface of the wafer referred to here is the
ステップ103の後、データ処理装置を用いて、上述の偏芯量に基づいて、ベベル処理装置のステージ上のウェハ位置の調整量を決定する(ステップ104)。この調整量は、ベベル部のエッチングを行う前に実施するウェハ位置の移動量となる。この調整量を決定する方法を、表1および表2を参照して後で詳しく説明する。
After
ステップ104の後、ベベル処理装置において、偏芯量の最大値から算出した調整量に基づいて、ウェハを移動させることで、ウェハの位置を調整する(ステップ105)。ウェハの位置を調整した後、ベベル処理装置を用いて、ベベル部の材料膜に対してエッチングを行う(ステップ106)。ステップ106では、ベベル部における材料膜の少なくとも一部を除去する。この調整方法とエッチング後のベベル部における膜状態について、図10から図12を参照して後で詳しく説明する。
After
次に、ウェハ上に形成した材料膜の成膜状態を、図3および図4を参照して説明する。図3(a)はスパッタリング法によってウェハ上に膜を形成する場合の成膜装置におけるステージ部の断面を示し、図3(b)はその平面を示す。図3(b)に示すAA’部の断面が図3(a)に相当する。図3(b)に示す1点鎖線はx軸およびy軸であり、それらの軸の交点である原点にウェハ1の中心が位置している。
Next, the film formation state of the material film formed on the wafer will be described with reference to FIGS. FIG. 3A shows a cross section of a stage portion in a film forming apparatus when a film is formed on a wafer by sputtering, and FIG. 3B shows a plane thereof. A section taken along the line AA 'shown in FIG. 3B corresponds to FIG. The alternate long and short dash line shown in FIG. 3B is the x-axis and the y-axis, and the center of the
図3(a)に示すように、成膜ステージ5の上にウェハ1が置かれている。そして、ウェハ1の端部は、端部への成膜を防止するためのシャドーリング6で覆われている。このような状態で、ウェハ1の主面側に材料膜7が形成される。図3(a)に示すX1は、膜形成領域の直径である。直径X1は、シャドーリング6の内径として規定された値に相当し、シャドーリング6の内径と一致する。
As shown in FIG. 3A, the
また、図3(a)に示すように、ウェハ1の端部をシャドーリング6で覆ったときに、ウェハ1を収納するための領域がシャドーリング6に設けられている。この領域を収納領域と称する。図3(a)に示すように、収納領域の内径をX2とし、ウェハ1の直径をX3とすると、内径X2はウェハ1の直径X3と同じではなく、直径X3よりも大きい値に設計されている。そのため、シャドーリング6の収納領域の中心とウェハ1の中心とがずれた状態で、ウェハ1の上に材料膜7が形成されることがある。この場合、そのずれ量に応じて材料膜7がウェハ1の主面に対して水平方向にずれて形成されることになる。
Further, as shown in FIG. 3A, a region for accommodating the
図3(b)に示すハッチング部分が材料膜7の膜形成領域に相当する。図3(b)には、材料膜7が、ウェハ1に対して図の右斜め下方向にずれて形成された場合が示されている。材料膜7が形成されない領域の面積は、図の右斜め下方向よりも図の左斜め上方向の方が大きくなっている。図の左斜め上方向における、ウェハ1の端面と線分AA’との交点における偏芯量をA1とし、図の右斜め下方向における、ウェハ1の端面と線分AA’との交点における偏芯量をA2とすると、A1>A2の関係になっている。
A hatched portion shown in FIG. 3B corresponds to a film formation region of the
図3に示す例では、材料膜7が形成されない領域がA1>A2で表されるようになっているが、材料膜7が形成されない領域は、ウェハ1を成膜ステージ5に固定する位置によって異なる。
In the example shown in FIG. 3, the region where the
図4(a)はプラズマCVD(Chemical Vapor Deposition)法によってウェハ上に膜を形成する場合の成膜装置におけるステージ部の断面を示し、図4(b)はその平面を示す。図4(b)に示すAA’部の断面が図4(a)に相当する。図4(b)に示す1点鎖線はx軸およびy軸であり、それらの軸の交点である原点にウェハ1の中心が位置している。
FIG. 4A shows a cross section of a stage portion in a film forming apparatus when a film is formed on a wafer by plasma CVD (Chemical Vapor Deposition), and FIG. 4B shows a plane thereof. A cross section of the AA 'portion shown in FIG. 4B corresponds to FIG. An alternate long and short dash line shown in FIG. 4B is the x-axis and the y-axis, and the center of the
図4(a)に示すように、下部電極8の上に成膜ステージ5が搭載されている。成膜ステージ5に対向して、成膜ステージ5から所定の距離を空けて、上部電極9が設けられている。成膜ステージ5の上にウェハ1を置き、チャンバ内にプロセスガスを導入した後、上部電極9および下部電極8の電極間に高周波電圧を印加すると、ウェハ1の主面近傍にプラズマ放電が発生し、プラズマ放電による生成物がウェハ1の上に堆積することで、ウェハ1の上に材料膜7が形成される。
As shown in FIG. 4A, the film forming stage 5 is mounted on the
ウェハ1のベベル部における材料膜7の成膜状態は、成膜ステージ5における、ウェハ1の搭載位置だけでなく、成膜ステージ5の平坦度、ならびに上部電極9および下部電極8の対向面の平行度によって異なる。この成膜装置には、図3に示した、ベベル部を遮蔽するシャドーリング6が設けられていないため、ベベル部にも材料膜7が形成される。そのため、図4(a)に示すように、ベベル部の端面2の一部に材料膜7が形成されることもある。
The film forming state of the
図4(b)に示すハッチング部分が材料膜7の膜形成領域に相当する。そして、図4(b)では、ウェハ1の外周を破線で示している。図4(b)において、図の左斜め上方向における、ウェハ1の端面と線分AA’との交点をP21とし、点P21における偏芯量をP1とする。また、図4(b)において、図の右斜め下方向における、ウェハ1の端面と線分AA’との交点をP22とし、点P22における偏芯量をP2とする。図4(a)を見るとわかるように、ベベル部の点P21付近では、少なくとも上部傾斜面が材料膜7で覆われている。また、ベベル部の点P22付近では、上部傾斜面だけでなく端面も材料膜7で覆われている。図4に示すウェハ1では、材料膜7がベベル部の端面よりも外側に突出していることから、偏芯量P1およびP2を突出量Pと表現してもよい。図4に示す例では、突出量P1およびP2は、P1<P2の関係になっている。
A hatched portion shown in FIG. 4B corresponds to a film formation region of the
図4に示す例では、材料膜7が突出して形成される領域がP1<P2で表されるようになっているが、成膜ステージ5における、ウェハ1の搭載位置は成膜処理されるウェハ毎に異なり、また、上記平坦度および上記平行度は成膜装置毎にばらつくので、複数の成膜装置により並行して成膜処理が行われた全てのウェハは、突出量Pが一様にはならない。
In the example shown in FIG. 4, the region where the
なお、図3を参照して説明した成膜方法による材料膜と図4を参照して説明した成膜方法による材料膜とに同じ符号を用いたが、スパッタリング法により形成される膜とプラズマCVD法により形成される膜の種類や膜質が同じであることを意味するものではない。 Note that the same reference numerals are used for the material film formed by the film forming method described with reference to FIG. 3 and the material film formed by the film forming method described with reference to FIG. It does not mean that the types and quality of films formed by the method are the same.
次に、複数の材料膜をウェハ1の上に積層した場合について説明する。図5はベベル部における材料膜の成膜状態の例を示すウェハの断面図である。
Next, a case where a plurality of material films are stacked on the
図5(a)は材料膜7bが材料膜7aを介してウェハ1の端面2まで覆っている状態を示す。図5(b)は材料膜7bが材料膜7aを介してウェハ1の上部傾斜面3の一部を覆っている状態を示す。図5(a)と図5(b)を見比べると、材料膜7bの膜厚は、ベベル部において大きく異なっていることがわかる。このことを、材料膜7a、7bについて膜種および膜厚の具体例を用いて説明する。
FIG. 5A shows a state in which the
材料膜7aの膜種をタンタルナイトライド(TaN)とし、材料膜7bの膜種を窒化シリコン(SiN)とする。ウェハ1の上に膜厚5nmの材料膜7aを形成し、材料膜7aの上に膜厚80nmの材料膜7bを形成する。この場合において、ウェハ1の主面1aと上部傾斜面3との境界部における材料膜7bの膜厚Yを比較してみる。
The film type of the
図5(a)に示す断面では、境界部から材料膜7bの端部までの水平距離Xaが400nmであり、膜厚Y1が80nmとなっている。これに対して、図5(b)に示す断面では、境界部から材料膜7bの端部までの水平距離Xbが150nmであり、膜厚Y2が50nmとなっている。膜厚Y1に対する膜厚Y2の割合を計算すると、(膜厚Y2/膜厚Y1)×100=62.5%となる。つまり、上部傾斜面3における、材料膜7bの膜厚を比較すると、膜厚Y2が膜厚Y1の60%程度であり、図5(a)の場合に比べて図5(b)の場合の材料膜7bの膜厚が約40%も小さい値になっている。
In the cross section shown in FIG. 5A, the horizontal distance Xa from the boundary to the end of the
そのため、図5(a)に示す成膜状態では、端面2における材料膜7aが材料膜7bで覆われているのに対して、図5(b)に示す成膜状態では、上部傾斜面3の途中から外側にかけて材料膜7aが露出している。
Therefore, in the film formation state shown in FIG. 5A, the
図5(a)および図5(b)のそれぞれに示す成膜状態が同一のウェハ1に存在していると、これらの成膜状態の違いが後の製造工程で不具合を引き起こす原因となる。この不具合の内容については、図11を参照して後で詳しく説明する。
If the film formation states shown in FIGS. 5A and 5B exist on the
次に、図1に示した工程で用いられる膜検査装置、画像処理装置、データ処理装置およびベベル処理装置の接続関係を説明する。図6は膜検査装置、画像処理装置、データ処理装置およびベベル処理装置の接続を示すブロック図である。図6に示すように、膜検査装置10は画像処理装置24を介してデータ処理装置25と接続されている。ベベル処理装置26はデータ処理装置25と接続されている。
Next, the connection relationship among the film inspection apparatus, image processing apparatus, data processing apparatus, and bevel processing apparatus used in the process shown in FIG. 1 will be described. FIG. 6 is a block diagram showing connections between the film inspection apparatus, the image processing apparatus, the data processing apparatus, and the bevel processing apparatus. As shown in FIG. 6, the
画像処理装置24およびデータ処理装置25は、パーソナルコンピュータおよびサーバ装置などの情報処理装置である。画像処理装置24は記憶部142および制御部140を有する。データ処理装置25は記憶部152および制御部150を有する。制御部140、150のそれぞれには、プログラムを記憶するメモリ(不図示)と、プログラムにしたがって処理を実行するCPU(Central Processing Unit)(不図示)が設けられている。
The image processing device 24 and the data processing device 25 are information processing devices such as a personal computer and a server device. The image processing device 24 includes a
なお、膜検査装置10またはデータ処理装置25が画像処理装置24の機能を備えるようにしてもよい。この場合、画像処理装置24を設けなくてもよい。本実施形態では、図6に示すように、画像処理を行うための装置を膜検査装置10およびデータ処理装置25とは別に設けた場合で説明する。
Note that the
次に、ベベル部における材料膜の端部を撮影した画像を取得する方法を、図7を参照して説明する。図7(a)は図6に示した膜検査装置の一構成例を示す断面図であり、図7(b)は検査ステージに固定したウェハを上から見たときの平面図である。 Next, a method for acquiring an image obtained by photographing the end portion of the material film in the bevel portion will be described with reference to FIG. FIG. 7A is a cross-sectional view showing a configuration example of the film inspection apparatus shown in FIG. 6, and FIG. 7B is a plan view of the wafer fixed on the inspection stage as viewed from above.
図7(a)に示すように、膜検査装置10は、ウェハ1を吸着して固定する検査ステージ11と、検査ステージ11を回転させる支持台13と、ウェハ1のノッチを検出するセンサ16と、ウェハ1の端部を撮影するカメラ18、19と、ウェハ1の端部を照らすライト21と、各部を制御する制御部120とを有する。
As shown in FIG. 7A, the
制御部120は、検査ステージ11を制御する制御部12と、支持台13を制御する制御部14と、センサ16を制御する制御部17と、カメラ18、19を制御する制御部20と、ライト21を制御する制御部22と、これらの制御部を統括する中央制御部23とを有する。制御部12、14、17、20、22の各制御部は制御対象と信号線で接続されている。中央制御部23は、制御部12、14、17、20、22と信号線で接続されている。中央制御部23は画像処理装置24と接続されている。
The control unit 120 includes a
中央制御部23には、プログラムを記憶するメモリ(不図示)と、プログラムにしたがって処理を実行するCPU(不図示)とが設けられている。中央制御部23は、プログラムに記述された手順にしたがって制御部12、14、17、20、22のそれぞれに制御信号を送信する。それらの各制御部は、中央制御部23から制御信号を受信すると、予め決められた処理を制御対象に実行させる。これにより、制御部12、14、17、20、22のそれぞれの動作が互いに干渉しないように、中央制御部23によって制御される。
The
支持台13は、制御部14からの指示にしたがって、ウェハ1の主面の中心を軸にしてウェハ1を固定したままで検査ステージ11を回転させる。
The
センサ16はレーザー方式の検出器である。図7(b)に示すように、ノッチ15はウェハ1の外周に設けられた凹部であり、ウェハ1の主面の中心を軸にしてウェハ1を回転させたときの回転角度の原点となる。センサ16は、回転するウェハ1の外周を監視し、ノッチ15を検出すると、ノッチ15を検出したことを示すノッチ検出信号を制御部17に送信する。
The
図7(a)に示すように、カメラ18はウェハ1の端部の上方を撮影可能な位置に設けられ、カメラ19はウェハ1の端部の側方を撮影可能な位置に設けられている。また、ライト21は、ウェハ1の端部の上方および側方の双方を照らすことが可能な位置に設けられている。カメラ18、19のそれぞれには、レンズ(不図示)および撮像素子(不図示)が設けられている。レンズを介して撮像素子に取り込まれた画像は、その電子データである画像データに撮像素子で変換され、画像データが撮像素子から信号線を介して制御部20に送信される。
As shown in FIG. 7A, the
なお、ウェハの回転角度の原点は、ノッチに限らず、オリエンテーションフラット(「オリフラ」と省略して呼ばれている)に基づいて決められてもよい。また、ノッチは1つに限らず、2つ以上あってもよいが、ノッチが2つ以上ある場合、2つ以上のノッチの位置から原点の出し方を予め決めておけばよい。本実施形態では、図7(b)に示すように、ウェハの回転角度の原点となるノッチ15が1つの場合で説明する。
The origin of the rotation angle of the wafer is not limited to the notch, but may be determined based on an orientation flat (abbreviated as “orientation flat”). Further, the number of notches is not limited to one, but may be two or more. However, when there are two or more notches, it is only necessary to determine in advance how to place the origin from the positions of the two or more notches. In the present embodiment, as shown in FIG. 7B, a case where there is one
次に、上述の膜検査装置10による、ウェハ1の端部の画像取得方法を、図7を参照して説明する。ウェハ1の上には材料膜7が形成されているものとする。
Next, an image acquisition method for the edge of the
ウェハ1が検査ステージ11の上に置かれると、検査ステージ11がウェハ1を吸着して固定する。続いて、図7(b)に示すように、膜検査装置10は、検査ステージ11に固定されたウェハ1を時計回りに60rpm程度のスピードで回転させる。回転数は少なくとも1回でよい。ウェハ1の回転方向は、任意であり、時計回りに限らず、反時計回りであってもよいが、本実施形態では、時計回りの場合で説明する。少なくとも1回、ウェハ1を回転させることで、センサ16がノッチ15を検出すると、膜検査装置10は、ウェハ1の回転角度に関する原点を認識する。
When the
続いて、膜検査装置10は、ウェハ1の端部の撮影を、ウェハ1の回転角度の原点から開始するために、検査ステージ11を回転させて、ウェハ1のノッチ15をカメラ18およびカメラ19が撮影可能な位置に移動させる。そして、膜検査装置10は、カメラ18またはカメラ19を起動して、ウェハ1の主面の中心を軸として、ウェハ1を0.05rpm程度のスピードで1回転させて、ウェハ1のベベル部と材料膜7の端部の両方を含む画像を撮影する。
Subsequently, the
ただし、カメラ18およびカメラ19の2つのカメラのうち、いずれを使用するかの情報を、操作者が予め中央制御部23に入力しておくものとする。操作者は、どちらのカメラを使用するかを、ウェハ1に成膜された材料膜7の成膜状態に基づいて決定する。成膜状態には、例えば、図3を参照して説明した場合と図4を参照して説明した場合とがある。
However, it is assumed that the operator inputs information on which one of the two cameras of the
材料膜7がスパッタリング法で成膜されている場合には、図5(b)に示した材料膜7bのように、材料膜7の端部が上部傾斜面3に存在しているので、カメラ18を使用すればよい。また、材料膜7がプラズマCVD法で成膜されている場合には、図5(a)に示した材料膜7bのように、材料膜7の端部が端面2に存在しているので、カメラ19を使用すればよい。このようにして、操作者が材料膜7の成膜方法を事前に把握し、成膜状態に応じて2つのカメラを使い分けることで、材料膜7の端部とウェハ1のベベル部の両方を含む画像を撮影することが可能となる。
When the
また、カメラ18またはカメラ19で撮影させる際、材料膜7の端部とウェハ1のベベル部の境界線を識別できるように撮影倍率を事前にカメラ18およびカメラ19に設定しておくことで、これらの状態を適切に撮影することが可能となる。
Further, when photographing with the
膜検査装置10は、上述のようにしてウェハ1が0.05rpm程度のスピードで1回転する間に、ウェハ1のベベル部と材料膜7の端部の両方を含む画像をウェハ1の回転角度に対応して撮影し、回転角度および画像データを組にした複数の角度依存画像データを制御部20から中央制御部23を介して画像処理装置24に送信する。
While the
なお、本実施形態では、画像データの取得間隔を、ウェハ1の回転角度が1°の場合とするが、1°より小さくてもよく、1°より大きくてもよい。画像データの取得間隔が1°である場合、角度依存画像データの数は、原点の場合を含めて360個となる。画像データの取得間隔が1°よりも小さい場合、画像データの取得間隔が1°の場合に比べて角度依存画像データの数が多くなるため、ベベル部における成膜状態をより詳細に分析することが可能となる。反対に、画像データの取得間隔が1°よりも大きい場合、画像データの取得間隔が1°の場合に比べて角度依存画像データの数が少なくなるため、後述の画像処理の負荷が軽減する。また、回転角度は、ウェハの外周に沿って一定間隔の位置を規定する値となる。
In this embodiment, the image data acquisition interval is set to be when the rotation angle of the
次に、膜検査装置10で取得した画像から、ベベル部の基準面から膜端部までの距離を算出する方法を、図8および図9を参照して説明する。この距離の算出処理は、図6に示した画像処理装置24で実行される。なお、構成については、図6および図7に示した構成と同様な構成については同一の符号を用いている。
Next, a method for calculating the distance from the reference surface of the bevel part to the film end from the image acquired by the
画像処理装置24の制御部140は、1枚のウェハ1に関する複数の角度依存画像データを膜検査装置10から受信すると、受信した角度依存画像データを記憶部142に格納する。続いて、制御部140は、複数の角度依存画像データから画像データだけ抜き出して画像の輝度分布を分析し、ベベル部の端面2と材料膜7の端部を検出する輝度閾値を設定する。そして、制御部140は、複数の角度依存画像データから画像データ毎に、ベベル部と材料膜7の端部のそれぞれの位置を示す位置データを抽出し、位置データに基づいて端面2から材料膜7の端部までの距離Xを算出する。その後、制御部140は、回転角度θに対する距離Xの変化をプロットすることで、回転角度θと距離Xの関係を示すグラフを作成する。作成されたグラフの一例を図8(a)に示す。
When the
図8(a)は、カメラ18で撮影した上部傾斜面3における端面2から材料膜7の端部までの距離Xのデータについて、回転角に対する変化を示すグラフの一例である。図8(b)は図8(a)の測定対象となったベベル部を拡大して示した断面図である。図8は、スパッタリング法により形成された材料膜7の場合の一例である。
FIG. 8A is an example of a graph showing a change with respect to the rotation angle with respect to the data of the distance X from the
上述の演算処理により、距離Xは、ウェハ1の主面1aにおける主面の中心を通る直線上において、ウェハの端面2を基準面として算出されていることになる。図8(a)に示すグラフにおいて、Xaは距離Xの平均値であり、Xbは極大値である。角度θxは距離Xが極大値Xbとなるときの回転角度である。
By the above-described arithmetic processing, the distance X is calculated on the straight line passing through the center of the main surface of the main surface 1a of the
制御部140は、図8(a)に示すグラフのデータから、平均値Xaを算出し、極大値Xbおよびそのときの角度θxを抽出すると、平均値Xa、極大値Xbおよび回転角度θxを含む画像解析処理データをデータ処理装置25に送信する。
When the
なお、回転角度に対する距離Xの変化を示すデータには、回転角度が180°異なる位置に距離Xの極大値と極小値が1つずつ存在しており、極大値が2つ存在することはない。これは材料膜7の端部の位置バラツキが、ランダムなバラツキではなく、図3に例示したように、偏芯によって膜形成領域の中心位置がずれたことによるものだからである。距離Xについて極大値が1つだけなので、例えば、極大となる点が2つ以上存在することで画像解析処理データを送れないなどのエラーが起きないので、データ処理装置25へ送信するデータが欠落することはない。
In the data indicating the change in the distance X with respect to the rotation angle, there is one maximum value and one minimum value of the distance X at positions where the rotation angles differ by 180 °, and there are no two maximum values. . This is because the variation in the position of the end portion of the
図9(a)は、カメラ19で撮影した端面2における、ウェハ1の主面1aから材料膜7の端部までの距離Yのデータについて、回転角に対する変化を示すグラフの一例である。図9(b)は図9(a)の測定対象となったベベル部を拡大して示した断面図である。図9は、プラズマCVD法により形成された材料膜7の場合の一例である。ここでは、制御部140は、距離Xの代わりに距離Yを用いることを除いて、上述の演算処理と同様であるため、詳細な説明を省略する。上述した方法と同様にして、制御部140は、複数の角度依存画像データに基づいて、各画像データからウェハ1の主面1aと材料膜7の端部の位置データを抽出すると、図9(a)に示すような、回転角度θに対する距離Yの変化をプロットしたグラフを作成する。
FIG. 9A is an example of a graph showing a change with respect to the rotation angle with respect to the data of the distance Y from the main surface 1a of the
図9(a)に示すグラフでは、距離Yは、ウェハ1の側面における主面1aと垂直な直線上において、ウェハの主面1aを基準面として算出されていることになる。本来、距離Yを測定する際の基準面となる、主面1aの端部1Aは、図9(b)に示すように、材料膜7で覆われている。そのため、制御部140は、画像からは端部1Aを基準面とした位置データを抽出することができず、材料膜7bのコーナ部7Bから材料膜7の端部までの距離を距離Yとしている。しかし、端部1Aとコーナ部7Bのずれ量Ycはわずか2nm程度であり、また、端部1Aの位置が変動してもコーナ部7Bがその変動に追随することはなく、ずれ量Ycが拡大することはないので、コーナ部7Bを基準面としても問題は生じない。
In the graph shown in FIG. 9A, the distance Y is calculated on the straight line perpendicular to the main surface 1a on the side surface of the
制御部140は、図9(a)に示すグラフのデータから、平均値Yaを算出し、極大値Ybおよびそのときの角度θyを抽出すると、平均値Ya、極大値Ybおよび回転角度θyを含む画像解析処理データをデータ処理装置25に送信する。なお、回転角度に対する距離Yの変化を示すデータにおいても、距離Xの場合と同様な理由により、極大値と極小値が1つずつ存在し、極大値が2つになることはないので、例えば、極大となる点が2つ以上存在することで画像解析処理データを送れないなどのエラーが起きないので、データ処理装置25へ送信するデータが欠落することはない。
ここで算出された極大値XbおよびYbがウェハ1に対する材料膜7の偏芯量に相当する。
When the
The maximum values Xb and Yb calculated here correspond to the amount of eccentricity of the
次に、ベベル部のエッチングを行う前に実施する、ウェハ位置の調整量の決定方法について説明する。ウェハ位置の調整量の決定処理は、図6に示したデータ処理装置25で実行される。 Next, a method for determining the adjustment amount of the wafer position, which is performed before etching the bevel portion, will be described. The wafer position adjustment amount determination process is executed by the data processing device 25 shown in FIG.
データ処理装置25の記憶部152には、画像解析処理データからウェハ位置の調整量を決定するための表が予め格納されている。以下に、その表の一例を説明する。
The
表1は、図8に示したグラフの位置データに対応して、ウェハ位置の調整量を決定するための表の一例である。表1には、平均値Xaと極大値Xbの差分値(=Xb−Xa)である距離DXを一定範囲で区分して、その区分毎に調整量Lxが記述されている。 Table 1 is an example of a table for determining the adjustment amount of the wafer position corresponding to the position data of the graph shown in FIG. In Table 1, the distance DX, which is the difference value (= Xb−Xa) between the average value Xa and the maximum value Xb, is divided in a certain range, and the adjustment amount Lx is described for each division.
表1に示すように、距離DXが100μm以下ではウェハ位置を調整する必要はなく、距離DXが100μm増加する毎に50μmずつ調整量を増している。ここで、距離DXが400μm以上となる場合が設定されていないのは、ウェハ1における直径X3(図3(a)参照)の公差が±200μmとなっていることから、距離DXが400μm以上にならないことが明らかだからである。また、距離DXに対する調整量Lxは、発明者が実験により定めた最適値となっている。距離DXに対して調整量Lxをリニアに追随させて変更しないのは、細かく追随させた場合において実効上の効果が認められず、また、細かく追随させる場合には調整量制御の精度を向上させなければならなくなり、製造装置の構成が複雑になるデメリットが生ずるためである。
As shown in Table 1, it is not necessary to adjust the wafer position when the distance DX is 100 μm or less, and the adjustment amount is increased by 50 μm every time the distance DX increases by 100 μm. Here, the case where the distance DX is 400 μm or more is not set because the tolerance of the diameter X3 (see FIG. 3A) in the
データ処理装置25の制御部150は、画像処理装置24から受信する画像解析処理データを記憶部152に一旦格納した後、画像解析処理データから距離DXを算出する。続いて、制御部150は、表1を参照して、算出した距離DXに対応する、ウェハ位置の調整量Lxを決定する。その後、制御部150は、回転角度θxおよび調整量Lxの情報を含む調整データをベベル処理装置26に送信する。
The
表2は、図9に示したグラフの位置データに対応して、ウェハ位置の調整量を決定するための表の一例である。表2には、平均値Yaと極大値Ybの差分値(=Yb−Ya)である距離DYを一定範囲で区分して、その区分毎に調整量Lyが記述されている。 Table 2 is an example of a table for determining the adjustment amount of the wafer position corresponding to the position data of the graph shown in FIG. In Table 2, the distance DY, which is the difference value (= Yb−Ya) between the average value Ya and the maximum value Yb, is divided in a certain range, and the adjustment amount Ly is described for each division.
表2に示すように、この場合でも、距離DYが150μm以下では調整する必要はなく、距離DYが150μm増加する毎に50μmずつ調整量を増している。ここで、距離DYが600μm以上となる場合が設定されていないのは、ウェハ1における端面2の寸法Yd(図2参照)が、350±100μmとなっていることから、距離DYが600μm以上にはならないことが明らかだからである。また、距離DYに対する調整量Lyも発明者が実験により定めた最適値であり、距離DYに対して調整量Lyをリニアに変更しない理由も距離DXの場合で説明した理由と同じである。
As shown in Table 2, even in this case, it is not necessary to adjust when the distance DY is 150 μm or less, and the adjustment amount is increased by 50 μm every time the distance DY increases by 150 μm. Here, the case where the distance DY is 600 μm or more is not set because the dimension Yd (see FIG. 2) of the
データ処理装置25の制御部150は、画像処理装置24から受信する画像解析処理データを記憶部152に一旦格納した後、画像解析処理データから距離DYを算出する。続いて、制御部150は、表2を参照して、算出した距離DYに対応する、ウェハ位置の調整量Lyを決定する。その後、制御部150は、回転角度θyおよび調整量Lyの情報を含む調整データをベベル処理装置26に送信する。
The
なお、制御部150がウェハ位置の調整量を決定する際、制御部150に表1と表2のいずれを参照させるかについては、種々の方法が考えられる。例えば、データ処理装置25が解析対象に対して表1と表2のいずれを参照すべきかの指示を操作者が入力してもよく、ベベルエッチング処理の対象となる材料膜が図8と図9のいずれに対応するかの情報が画像解析処理データに含まれているようにしてもよい。
Note that when the
次に、図6に示したベベル処理装置26の構成を、図10を参照して説明する。
Next, the configuration of the
図10に示すように、ベベル処理装置26は、エッチング中のウェハ1を保持するステージとなる支持プレート28と、下部電極32および上部電極33と、これらの電極に高周波電圧を印加する高周波電源34と、ウェハ1の位置を調整する補正部と、各部を制御する制御部160とを有する。また、プロセスガスを供給するための配管29と配管30がプロセスチャンバ27に接続され、配管29および配管30を保持する支持プレート31が上部電極33の下に設けられている。支持プレート31、下部電極32および上部電極33がプロセスチャンバ27内の中央に配置されている。
As shown in FIG. 10, the
配管29は図に示さないガス供給源からバルブ36および供給口39を介してプロセスチャンバ27に導入され、配管30は図に示さないガス供給源からバルブ37および供給口39を介してプロセスチャンバ27に導入されている。プロセスチャンバ27には排気口40を介してポンプ41が接続されている。ポンプ41は、プロセスチャンバ27内における、プロセスガスによるエッチング処理後のガスを排気する。
The piping 29 is introduced into the
補正部は、ウェハ1を保持するための複数の支持ピン43と、支持ピン43を昇降させる駆動部44と、駆動部44をX方向およびY方向のそれぞれにスライドさせるためのXステージおよびYステージ(以下では、XYステージと称する)46とを有する。支持ピン43の材料は合金である。
The correction unit includes a plurality of support pins 43 for holding the
制御部160は、バルブ36およびバルブ37に信号線を介して接続された制御部38と、ポンプ41に信号線を介して接続された制御部42と、駆動部44に信号線を介して接続された制御部45と、XYステージ46と信号線を介して接続された制御部47と、これらの制御部と信号線を介して接続された中央制御部48とを有する。中央制御部48は図に示さない信号線を介して高周波電源34と接続されている。中央制御部48はデータ処理装置25と信号線で接続されている。
The
制御部38がバルブ36およびバルブ37の開度を制御することで、プロセスチャンバ27内に供給されるプロセスガスの流量が調整される。制御部42がポンプ41を制御することで、エッチング処理後のガスが排気されるだけでなく、プロセスチャンバ27の圧力が調整される。制御部45が駆動部44を制御することで、複数の支持ピン43が支持プレート28に設けられた貫通孔を介して上昇したり、下降したりする。制御部47がXYステージ46を制御することで、駆動部44がX方向およびY方向のそれぞれの方向にスライドして平行移動する。なお、XYステージ46はX方向およびY方向のそれぞれに沿って移動する場合に限らず、X方向ステージとY方向ステージが同時に移動することで、駆動部44が現在位置からXY座標上の任意の位置座標に直線上に移動してもよい。
The flow rate of the process gas supplied into the
中央制御部48には、プログラムを記憶するメモリ(不図示)と、プログラムにしたがって処理を実行するCPU(不図示)とが設けられている。中央制御部48は、プログラムに記述された手順にしたがって制御部38、42、45、47および高周波電源34のそれぞれに制御信号を送信する。それらの各制御部および高周波電源34は、中央制御部48から制御信号を受信すると、予め決められた処理を実行する。制御部38、42、45、47のそれぞれの動作が互いに干渉しないように、中央制御部48によって制御される。
The
ベベル処理装置26では、図10に示すように、配管30は支持プレート31内で複数の吐出口に分割され、複数の吐出口は、支持プレート28にウェハ1が保持されたときのウェハ1のベベル部よりも内側の主面近傍に配置されている。
In the
一方、支持プレート31における、配管29の吐出口は、支持プレート28にウェハ1が保持されたときのウェハ1のベベル部近傍に設けられている。また、下部電極32と上部電極33は、それぞれの周辺部分だけがウェハ1のベベル部で対向する構成になっている。このように、ベベル処理装置26においては、エッチング部の構成を下部電極32および上部電極33のそれぞれの周辺部分だけをウェハ1のベベル部に対向させる構造にし、配管29を介して供給されるプロセスガスをプラズマ化することで、ウェハ1のベベル部の材料膜だけをエッチングすることを可能にしている。
On the other hand, the discharge port of the
上述の構成によるベベル処理装置26による、エッチング処理の具体例を説明する。なお、圧力の単位Torrは、1Torr≒133Paである。
A specific example of the etching process by the
プロセスチャンバ27内の圧力を1.9torrにした後、プロセスガスとして流量20sccmの六フッ化硫黄(SF6)と流量100sccmのテトラフルオロメタン(CF4)を配管29を介してプロセスチャンバ27に供給し、高周波電源34から上部電極33および下部電極32間に電力600Wで高周波電圧を印加することによって、これらのプロセスガスをベベル部近傍でプラズマ化する。このとき、流量90sccmの窒素(N2)をプロセスチャンバ27に配管30を介して供給することによって、発生したプラズマがウェハ1の中央部へ流動することなく、ベベル部付近だけにプラズマ領域35を形成することが可能となる。
After the pressure in the
プラズマ領域35におけるエッチング処理では、その領域の中央部に近づくほどエッチング量が増える傾向にある。これは、プラズマの発生領域をべべル付近に限定させることで、プラズマ領域35の周辺部から中心部にかけてプラズマの密度勾配が高くなるためである。このことを、図10を参照して説明すると、同じプラズマ領域35においても、その中心部にあるプラズマ領域35bでは、エッチングに寄与するプラズマが増加する結果、エッチングレートがその周辺部のプラズマ領域35aよりも増加して、エッチング効率が向上することに起因する。
In the etching process in the
次に、ベベル処理装置26による、ウェハ1の位置を調整する方法を、図11を参照して説明する。図11は、ウェハ位置の調整方法を説明するための、ベベル処理装置の要部を示す図である。
Next, a method for adjusting the position of the
図11(a)は支持プレート28の平面図であり、図11(b)はその断面図である。図11(c)は図11(a)に示す破線枠170で囲まれた部分の拡大図である。図11(d)は、ウェハ1の位置を調整した後にエッチング処理を行っている様子を模式的に示す断面図である。
FIG. 11A is a plan view of the
図11(a)に示すように、支持ピン43は、円形の支持プレート28の中心を通って直交する2本の直線のそれぞれの直線上に4ケずつ配置されている。また、図11(a)に示す例では、2本の直線のうち、一方はX軸に平行な線であり、他方はY軸に平行な線である。X軸に平行な線上の4つの支持ピン43のうち、支持プレート28の中心に近い側の2つの支持ピン43と、Y軸に平行な線上の4つの支持ピン43のうち、支持プレート28の中心に近い側の2つの支持ピン43とが同心円上に配置されている。これと同様に、X軸に平行な線上の4つの支持ピン43のうち、支持プレート28の外周に近い側の2つの支持ピン43と、Y軸に平行な線上の4つの支持ピン43のうち、支持プレート28の外周に近い側の2つの支持ピン43とが同心円上に配置されている。図11(b)は、その2本の直線のいずれか一方の直線における断面構造を示している。
As shown in FIG. 11A, four support pins 43 are arranged on each of two straight lines orthogonal to each other through the center of the
駆動部44が支持ピン43を上昇させたとき、図11(b)に示すように、支持ピン43の突出量Yaが2〜3mm程度になるように調整されている。そのため、ウェハ1の反り、および支持プレート28の平坦度のそれぞれが規定範囲内であれば、ウェハ1の一部ですら支持プレート28に接触することはない。
When the
支持プレート28と支持ピン43が独立しているだけでなく、支持プレート28に設けられた貫通孔の内径の方が支持ピン43の直径よりも大きいので、支持ピン43と貫通孔の側壁との間に余裕が設けられている。そのため、XYステージ46をX軸およびY軸のそれぞれに沿って移動させることにより、XYステージ46上に設けられた駆動部44を介して支持ピン43に保持されたウェハ1を上記余裕の範囲で、データ処理装置25で決定された調整量に対応して移動させることが可能となる。このようにして、支持ピン43を、支持プレート28に設けられた貫通孔において、ウェハ1の主面に対して平行に、かつ、支持プレート28とは独立して移動させることができる。
Not only is the
支持ピン43と貫通孔の寸法についての具体例を説明する。図11(c)は図11(a)に示す破線枠170で囲まれた部分の拡大図である。図11(c)に平面図において、支持ピン43の直径X4は1.6mm程度であり、貫通孔の内径X5は5.8mm程度である。これらの寸法から支持ピン43と貫通孔のクリアランスは、支持ピン43の外周のいずれにおいても2.1mmとなる。この2.1mmという寸法は、表1および表2に示した、ウェハ1の最大調整量である150μmよりも十分に大きい値であり、150μmの調整を行う際、クリアランス不足で調整できないという問題は生じない。
A specific example of the dimensions of the support pins 43 and the through holes will be described. FIG. 11C is an enlarged view of a portion surrounded by a
上述の構成のベベル処理装置26において、中央制御部48は、データ処理装置25から調整データを受け取ると、調整データをメモリ(不図示)に保存する。処理対象のウェハ1がベベル処理装置26にセットされると、中央制御部48は、ウェハ1をロードポート(不図示)に搬送し、ウェハ1のノッチ15(図7(b)参照)を検出して、ノッチ15の位置とウェハ1の中心を認識する。そして、中央制御部48は、ウェハ1の中心と支持プレート28の機械中心とが合致するようにして、支持プレート28に設けられた貫通孔から突出している支持ピン43上にウェハ1を置く。
In the
続いて、中央制御部48は、メモリ(不図示)に格納した調整データから調整量(LxまたはLy)を移動量として読み出し、ウェハ位置の調整が必要と判断すると、制御部45を介して駆動部44に支持ピン43を上昇させる。そして、中央制御部48は、調整データから回転角度(θxまたはθy)を移動方向として読み出し、回転角度に位置するベベル部がプラズマ領域35の中心近くになるように、制御部47を介してXYステージ46に調整量の分だけ移動させる。その後、中央制御部48は、制御部45を介して駆動部44に支持ピン43を下降させる。さらに、中央制御部48は、上述したエッチング処理をウェハ1のベベル部に対して行う。
Subsequently, the
上述のようにして、ウェハ1を移動させると、図11(d)に示すように、ウェハ1の端部1cでは、プラズマ密度が高くなっているプラズマ領域35bへのベベル部の挿入量が多くなり、エッチングに寄与するプラズマが増加するので、端部1cにおけるエッチング量を大きくすることができる。このとき、端部1cに対して回転角度が180°異なる位置の端部1dでは、端部1cとは反対にベベル部の挿入量が少なくなり、端部1dにおけるエッチング量を少なくすることができる。端部1dに対するエッチング量が少なくなっても、図8および図9を参照して説明したように、距離Xまたは距離Yの極大値と極小値の位置は回転角度で180°異なっており、極小値の場所に該当する端部1dでは、エッチング量を少なくする必要があるので、問題は生じない。
When the
次に、ベベル部をエッチングした後のベベル部における成膜状態について、図12を参照して説明する。 Next, a film formation state in the bevel portion after the bevel portion is etched will be described with reference to FIG.
ここで、図12(a)および図12(c)は共にエッチング前のベベル部の状態を示す断面図であり、図5の(a)および図5(b)で示した図と同じものである。図12(a)は図5(a)に対応し、図12(b)は図5(b)に対応している。材料膜7aをタンタルナイトライドとし、材料膜7bを窒化シリコンとする。
Here, both FIG. 12A and FIG. 12C are cross-sectional views showing the state of the bevel portion before etching, which are the same as those shown in FIG. 5A and FIG. 5B. is there. FIG. 12A corresponds to FIG. 5A, and FIG. 12B corresponds to FIG. The
図12(a)に示すベベル部の材料膜7bをエッチングすると、図12(b)に示すように、その下地となっている材料膜7aが残留して、端面2と上部傾斜面3で材料膜7aが露出することになる。これは、エッチング前の状態では、材料膜7bが端面2まで覆っており、材料膜7bの膜厚Y1が厚いため、材料膜7aに対するエッチング量が不足したためである。この残留した材料膜7aはウェハ1に対する密着性が劣るため、露出した状態では剥離して脱落するので、異物49となってウェハ1上へ飛散する。この異物49は、実験によると、歩留を1.4%程度低下させる原因となる。
When the
一方、図12(c)に示すベベル部の材料膜7bをエッチングすると、図12(d)に示すように、下地となっている材料膜7aは完全に除去されて残留しないので、その後の工程で材料膜7aが剥離して異物になることを防げる。
On the other hand, when the
このように、材料膜7aの残留の有無が歩留に影響するので、ベベル処理装置26による、ベベル部の処理では、図12(a)に示す成膜状態となっているベベル部をエッチングレートの高いプラズマ領域35の中心に近づけることで、エッチング後の状態が常に図12(d)に示す状態になるようにエッチングすることが可能となる。
As described above, since the presence or absence of the
このようにして、ベベル部における、複数の材料膜が積層した積層膜に対しても、本実施形態のベベル処理を適用することが可能である。 In this way, the bevel process of this embodiment can be applied to a laminated film in which a plurality of material films are laminated in the bevel portion.
本実施形態における、半導体デバイスの製造方法によれば、ウェハに対して、ウェハ上に形成した材料膜の偏芯量を測定し、その偏芯量に基づいて、エッチング装置のステージ上のウェハの位置を調整することで、エッチングレートの異なるエッチングをベベル部の残留膜の位置に合わせて行っている。ベベル部における材料膜の残留状況を確認して、膜の残留状況に合わせて膜の除去を行っているため、ベベルにおける不要な材料膜を十分に除去することが可能となる。その結果、歩留まり低下の原因となる異物の発生を低減することができる。さらに、ベベル部に複数の膜が積層している場合には、ベベル部の下地膜が露出して残留することを防止し、下地膜の剥がれによる異物発生を低減させることができる。 According to the semiconductor device manufacturing method of the present embodiment, the eccentricity of the material film formed on the wafer is measured with respect to the wafer, and the wafer on the stage of the etching apparatus is measured based on the eccentricity. By adjusting the position, etching with different etching rates is performed in accordance with the position of the remaining film in the bevel portion. Since the remaining state of the material film in the bevel portion is confirmed and the film is removed in accordance with the remaining state of the film, the unnecessary material film on the bevel can be sufficiently removed. As a result, it is possible to reduce the generation of foreign matter that causes a decrease in yield. Further, in the case where a plurality of films are stacked on the bevel portion, it is possible to prevent the base film of the bevel portion from being exposed and remain, and to reduce the generation of foreign matter due to peeling of the base film.
また、本実施形態における、半導体デバイスの製造装置によれば、エッチング時にウェハを固定する支持プレートにウェハの位置を調整する補正部を有しているので、エッチング処理を行う前に、偏芯量に基づいたウェハ位置の最適化を確実に行うことができる。 Further, according to the semiconductor device manufacturing apparatus of the present embodiment, since the correction plate that adjusts the position of the wafer is provided on the support plate that fixes the wafer during etching, the amount of eccentricity is reduced before performing the etching process. The wafer position can be reliably optimized based on the above.
1 ウェハ
2 端面
7、7a、7b 材料膜
10 膜検査装置
24 画像処理装置
25 データ処理装置
26 ベベル処理装置
DESCRIPTION OF
Claims (12)
エッチング装置のステージ上における前記ウェハの位置を前記偏芯量に基づいて調整する工程と、
前記ウェハのベベル部における前記膜をエッチングによって除去する工程と、
を有することを特徴とする半導体デバイスの製造方法。 Measuring the amount of eccentricity of the film formed on the wafer relative to the wafer;
Adjusting the position of the wafer on the stage of the etching apparatus based on the amount of eccentricity;
Removing the film on the bevel portion of the wafer by etching;
A method for manufacturing a semiconductor device, comprising:
前記偏芯量を測定する工程は、
前記ウェハの外周に沿って一定間隔の位置毎に、該ウェハのベベル部および前記膜の端部を含む画像を撮影する工程と、
前記画像毎に、前記ウェハの基準面から前記膜の端部までの距離を読み出す工程と、
前記画像毎に算出した距離から前記偏芯量を求める工程と、を有することを特徴とする半導体デバイスの製造方法。 In the manufacturing method of the semiconductor device of Claim 1,
The step of measuring the amount of eccentricity includes:
For each position at regular intervals along the outer periphery of the wafer, photographing an image including the bevel portion of the wafer and the end of the film;
For each image, reading the distance from the wafer reference plane to the end of the film;
And a step of obtaining the amount of eccentricity from the distance calculated for each image.
前記一定間隔の位置が、前記ウェハにおける主面の中心を軸として該ウェハを回転させたときの、該ウェハの回転角度で規定されていることを特徴とする半導体デバイスの製造方法。 In the manufacturing method of the semiconductor device of Claim 2,
The method of manufacturing a semiconductor device, characterized in that the positions at regular intervals are defined by a rotation angle of the wafer when the wafer is rotated about the center of the main surface of the wafer.
前記ウェハの位置を前記偏芯量に基づいて調整する工程は、算出された距離のうちの最大値と該最大値となるときの前記回転角度との値に基づいて、前記ウェハの移動方向および移動量を決定する工程を含むことを特徴とする半導体デバイスの製造方法。 In the manufacturing method of the semiconductor device according to claim 3,
The step of adjusting the position of the wafer based on the amount of eccentricity is based on the maximum value of the calculated distance and the rotation angle when the maximum value is reached, and the wafer moving direction and The manufacturing method of the semiconductor device characterized by including the process of determining the movement amount.
前記移動量は、前記距離の一定範囲毎に異なる値に規定されていることを特徴とする半導体デバイスの製造方法。 In the manufacturing method of the semiconductor device according to claim 4,
The method of manufacturing a semiconductor device, wherein the movement amount is defined as a different value for each predetermined range of the distance.
前記回転角度の原点が前記ウェハのオリエンテーションフラットまたはノッチに基づく位置であることを特徴とする半導体デバイスの製造方法。 In the manufacturing method of the semiconductor device of any one of Claim 3 to 5,
A method of manufacturing a semiconductor device, wherein the origin of the rotation angle is a position based on an orientation flat or notch of the wafer.
前記ウェハの基準面が前記ベベル部における端面であり、
前記距離は、前記ウェハの主面における中心から前記一定間隔の位置を通る直線の方向において、前記ウェハの基準面から前記膜の端部までの距離であることを特徴とする半導体デバイスの製造方法。 In the manufacturing method of the semiconductor device of any one of Claim 2 to 6,
The reference plane of the wafer is an end face in the bevel portion,
The distance is a distance from a reference surface of the wafer to an end portion of the film in a direction of a straight line passing through the positions at a predetermined interval from the center of the main surface of the wafer. .
前記ウェハの基準面が前記ウェハの主面であり、
前記距離は、前記ウェハの主面に対して垂直な方向において、前記ウェハの基準面から前記膜の端部までの距離であることを特徴とする半導体デバイスの製造方法。 In the manufacturing method of the semiconductor device of any one of Claim 2 to 6,
The reference surface of the wafer is the main surface of the wafer;
The method of manufacturing a semiconductor device, wherein the distance is a distance from a reference surface of the wafer to an end of the film in a direction perpendicular to the main surface of the wafer.
前記膜がスパッタリング法によって形成された膜であることを特徴とする半導体デバイスの製造方法。 The method of manufacturing a semiconductor device according to claim 7.
A method of manufacturing a semiconductor device, wherein the film is a film formed by a sputtering method.
前記膜がプラズマCVD法によって形成された膜であることを特徴とする半導体デバイスの製造方法。 The method of manufacturing a semiconductor device according to claim 8.
A method of manufacturing a semiconductor device, wherein the film is a film formed by a plasma CVD method.
前記ウェハに対する前記膜の偏芯量に基づいて、ステージ上における前記ウェハの位置を調整する補正部と、
前記補正部による、前記ウェハの位置の調整後に、前記ウェハのベベル部における前記膜を加工するエッチング部と、
前記補正部および前記エッチング部を制御する制御部と、
を有することを特徴とする半導体デバイスの製造装置。 A semiconductor device manufacturing apparatus for etching a film in a bevel portion of a wafer,
A correction unit that adjusts the position of the wafer on the stage based on the amount of eccentricity of the film with respect to the wafer;
After the adjustment of the position of the wafer by the correction unit, an etching unit that processes the film in the bevel portion of the wafer;
A control unit for controlling the correction unit and the etching unit;
An apparatus for manufacturing a semiconductor device, comprising:
前記補正部は、
前記ステージに設けられた複数の貫通孔を介して該ステージ上に突出し、該複数の貫通孔内で前記ウェハの主面に対して平行に移動することが可能な複数の支持ピンを有することを特徴とする半導体デバイスの製造装置。 The apparatus for manufacturing a semiconductor device according to claim 11, wherein
The correction unit is
Projecting on the stage through a plurality of through holes provided in the stage, and having a plurality of support pins capable of moving in parallel to the main surface of the wafer in the plurality of through holes. A semiconductor device manufacturing apparatus.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010161630A JP2012023282A (en) | 2010-07-16 | 2010-07-16 | Semiconductor device manufacturing method and semiconductor device manufacturing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010161630A JP2012023282A (en) | 2010-07-16 | 2010-07-16 | Semiconductor device manufacturing method and semiconductor device manufacturing apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012023282A true JP2012023282A (en) | 2012-02-02 |
Family
ID=45777274
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010161630A Pending JP2012023282A (en) | 2010-07-16 | 2010-07-16 | Semiconductor device manufacturing method and semiconductor device manufacturing apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012023282A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150141140A (en) * | 2014-06-09 | 2015-12-17 | 도쿄엘렉트론가부시키가이샤 | Etching processing method, and bevel etching apparatus |
-
2010
- 2010-07-16 JP JP2010161630A patent/JP2012023282A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150141140A (en) * | 2014-06-09 | 2015-12-17 | 도쿄엘렉트론가부시키가이샤 | Etching processing method, and bevel etching apparatus |
KR102469856B1 (en) | 2014-06-09 | 2022-11-22 | 도쿄엘렉트론가부시키가이샤 | Etching processing method, and bevel etching apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4884047B2 (en) | Plasma processing method | |
US8454752B2 (en) | Foreign substance removing apparatus, foreign substance removing method, and storage medium | |
CN110265328B (en) | Wafer placement and gap control optimization by in situ feedback | |
TWI448660B (en) | Apparatus and method for quantifying a bow of a wafer | |
US20070224709A1 (en) | Plasma processing method and apparatus, control program and storage medium | |
US11094569B2 (en) | Substrate processing apparatus | |
KR101730668B1 (en) | Arrangements and methods for improving bevel etch repeatability among substrates | |
JP2010505278A (en) | Offset correction method and apparatus for positioning and inspecting a substrate | |
JP7029914B2 (en) | Board processing equipment | |
US20070037301A1 (en) | Method and apparatus for monitoring precision of wafer placement alignment | |
JP6506153B2 (en) | Displacement detection device, displacement detection method, and substrate processing apparatus | |
US10286648B2 (en) | Peripheral portion processing device and peripheral portion processing method | |
US20220277981A1 (en) | Transfer system, transfer device, and transfer method | |
JP3941375B2 (en) | Substrate periphery inspection method, electronic substrate manufacturing method, and substrate periphery inspection apparatus | |
JP2012023282A (en) | Semiconductor device manufacturing method and semiconductor device manufacturing apparatus | |
JP2010287816A (en) | Apparatus and method for positioning substrate | |
JP2010093039A (en) | Substrate processing method, substrate processing apparatus, and storage medium | |
US7214552B2 (en) | Eliminating systematic process yield loss via precision wafer placement alignment | |
JP7291515B2 (en) | SUBSTRATE PROCESSING SYSTEM, SUBSTRATE PROCESSING METHOD, STORAGE MEDIUM, AND CONTROL DEVICE FOR SUBSTRATE PROCESSING SYSTEM | |
JP2011096894A (en) | Method and apparatus for manufacturing semiconductor device | |
US10522794B2 (en) | Method of active alignment for direct patterning high resolution micro-display | |
KR20210062128A (en) | substrate processing apparatus | |
TWI525696B (en) | Method for providing a process indicator for an etching chamber, and method for forming semiconductor features | |
CN108227390B (en) | Image quality detection method of photoetching machine | |
JP2022048753A (en) | Semiconductor manufacturing system, manufacturing method of semiconductor device, and semiconductor device |