JP2012019537A - Tuner unit - Google Patents

Tuner unit Download PDF

Info

Publication number
JP2012019537A
JP2012019537A JP2011193135A JP2011193135A JP2012019537A JP 2012019537 A JP2012019537 A JP 2012019537A JP 2011193135 A JP2011193135 A JP 2011193135A JP 2011193135 A JP2011193135 A JP 2011193135A JP 2012019537 A JP2012019537 A JP 2012019537A
Authority
JP
Japan
Prior art keywords
circuit
tuner
shield
tuner circuit
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011193135A
Other languages
Japanese (ja)
Inventor
Noboru Sadai
登 定井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2011193135A priority Critical patent/JP2012019537A/en
Publication of JP2012019537A publication Critical patent/JP2012019537A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Receivers (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

PROBLEM TO BE SOLVED: To integrate a plurality of tuners into one unit by enhancing shield among the plurality of tuners, and to make the tuners operable simultaneously.SOLUTION: A tuner unit comprises: a circuit board in which a first tuner circuit and a second tuner circuit are mounted, the circuit board having a through hole therebetween; and a shield portion shielding the first and second tuner circuits and engaging with the through hole of the circuit board. The shield portion has a double structure including: a first shield portion which engages with the through hole and is arranged on the first tuner circuit side in order to shield the first tuner circuit; and a second shield portion which engages with the through hole and arranged on the second tuner circuit side in order to shield the second tuner circuit. The through hole is provided between the second tuner circuit and any one of the antenna tuning circuit, the high frequency tuning circuit or the IF conversion circuit of the first tuner circuit.

Description

本発明はチューナユニットに係り、特に、複数のチューナ回路が搭載されたチューナユニットに関する。   The present invention relates to a tuner unit, and more particularly to a tuner unit in which a plurality of tuner circuits are mounted.

近年、ディジタル放送が発達している。ディジタル放送としては主に、地上波ディジタル放送とBS/100度CS放送が上げられる。チューナユニットには地上波ディジタル放送とBS/100度CS放送を選局できることが望まれている。このとき、地上波ディジタル放送とBS/100度CS放送とはその周波数帯域が異なり、別々の受信回路を必要としていた。   In recent years, digital broadcasting has been developed. Digital broadcasting mainly includes terrestrial digital broadcasting and BS / 100 degree CS broadcasting. The tuner unit is desired to be able to select terrestrial digital broadcasting and BS / 100 degree CS broadcasting. At this time, the terrestrial digital broadcasting and the BS / 100 degree CS broadcasting have different frequency bands and require separate receiving circuits.

このため、地上波ディジタル放送とBS/100度CS放送とでチューナユニットを一体化する場合には、地上波ディジタル放送受信用受信回路とBS/100度CS放送用受信回路とを搭載する必要がある。このとき、BS/100度CS放送において、特定のチャンネルの中心周波数が地上波ディジタル放送の特定のチャンネルの中心周波数の2倍となるチャンネルがあった。   For this reason, when the tuner unit is integrated in terrestrial digital broadcasting and BS / 100 degree CS broadcasting, it is necessary to mount a terrestrial digital broadcast receiving circuit and a BS / 100 degree CS broadcasting receiving circuit. is there. At this time, in BS / 100 degree CS broadcasting, there was a channel in which the center frequency of a specific channel was twice the center frequency of the specific channel of terrestrial digital broadcasting.

これらのチャンネルを選局した場合、地上波ディジタル放送用受信回路と、BS/100度CS放送用受信回路とで高調波妨害が発生する。この高調波妨害は簡単なシールド構造では除去できなかった。   When these channels are selected, harmonic interference occurs in the terrestrial digital broadcast receiving circuit and the BS / 100 degree CS broadcast receiving circuit. This harmonic interference could not be removed with a simple shield structure.

このため、通常、地上波ディジタル放送とBS/100度CS放送とを受信可能な一体型チューナユニットでは、地上波ディジタル放送とBS/100度CS放送と切り替えて受信する構成とされていた(例えば、特許文献1参照)。   For this reason, in general, an integrated tuner unit capable of receiving terrestrial digital broadcasting and BS / 100 degree CS broadcasting is configured to receive switching between terrestrial digital broadcasting and BS / 100 degree CS broadcasting (for example, , See Patent Document 1).

特開平11−341373号公報JP-A-11-341373

しかるに、従来の地上波ディジタル放送とBS/100度CS放送とを受信可能な一体型チューナユニットは地上波ディジタル放送とBS/100度CS放送と切り替えて受信するものであり、同時に受信を行なうことはできなかった。   However, the conventional integrated tuner unit capable of receiving terrestrial digital broadcasting and BS / 100 degree CS broadcasting is to switch between terrestrial digital broadcasting and BS / 100 degree CS broadcasting and receive them simultaneously. I couldn't.

本発明は上記の点に鑑みてなされたもので、複数のチューナ間のシールドを強化することにより複数のチューナを一つのユニットに一体化し、同時に動作可能としたチューナユニットを提供することを目的とする。   The present invention has been made in view of the above points, and an object thereof is to provide a tuner unit in which a plurality of tuners are integrated into one unit by reinforcing a shield between the plurality of tuners and can be operated simultaneously. To do.

本発明は、第1の放送を受信する第1のチューナ回路(131)と、第1のチューナ回路(131)に隣接して配置されており、第2の放送を受信する第2のチューナ回路(132)とが搭載された回路基板(111)とを有し、回路基板(111)は第1のチューナ回路(131)と第2のチューナ回路(132)との間に貫通孔(128)を有し、回路基板(111)の貫通孔(128)に係合し、第1のチューナ回路(131)と第2のチューナ回路(132)とをシールドするシールド部(271、301)とからなり、シールド部(271、301)は、貫通孔(128)に係合し、第1のチューナ回路(131)側に配置され第1のチューナ回路(131)をシールドする第1のシールド部(271)と、貫通孔(128)に係合し、第2のチューナ回路(132)側に配置され第2のチューナ回路(132)をシールドする第2のシールド部(301)とにより2重構造とされており、貫通孔(128)は、第1のチューナ回路(131)のアンテナ同調回路(141)、高周波同調回路(142)、IF変換回路(143)のいずれかと、第2のチューナ回路(132)の間に設けられていることを特徴とする
貫通孔(128)は、回路基板(111)に断続して形成されており、第1のチューナ回路(131)及び第2のチューナ回路(132)は、同時に動作可能であることを特徴とする。
According to the present invention, a first tuner circuit (131) that receives a first broadcast and a second tuner circuit that is arranged adjacent to the first tuner circuit (131) and receives a second broadcast. (132) and a circuit board (111) on which the circuit board (111) is mounted. The circuit board (111) has a through hole (128) between the first tuner circuit (131) and the second tuner circuit (132). A shield portion (271, 301) that engages with the through hole (128) of the circuit board (111) and shields the first tuner circuit (131) and the second tuner circuit (132). The shield portions (271 and 301) engage with the through holes (128) and are arranged on the first tuner circuit (131) side to shield the first tuner circuit (131) ( 271) and the through hole (128) In addition, the second tuner circuit (132) is disposed on the second tuner circuit (132) side and a second shield part (301) that shields the second tuner circuit (132) has a double structure, and the through hole (128) It is provided between the antenna tuning circuit (141), the high frequency tuning circuit (142), and the IF conversion circuit (143) of the first tuner circuit (131) and the second tuner circuit (132). The characteristic through hole (128) is formed intermittently on the circuit board (111), and the first tuner circuit (131) and the second tuner circuit (132) can be operated simultaneously. Features.

第1の放送を受信する第1のチューナ回路(131)と、第1のチューナ回路(131)に隣接して配置されており、第2の放送を受信する第2のチューナ回路(132)とが搭載された回路基板(111)とを有し、回路基板(111)に、第1のチューナ回路(131)のアンテナ同調回路(141)、高周波同調回路(142)、IF変換回路(143)のいずれかと、第2のチューナ回路(132)の間を分離するように設けられた貫通孔(128)と、第1のチューナ回路のアンテナ同調回路(141)と高周波同調回路(142)とを分離する内部シールド部(272)と、を有することを特徴とする。   A first tuner circuit (131) that receives the first broadcast, and a second tuner circuit (132) that is arranged adjacent to the first tuner circuit (131) and receives the second broadcast; Is mounted on the circuit board (111), the antenna tuning circuit (141) of the first tuner circuit (131), the high frequency tuning circuit (142), and the IF conversion circuit (143). And a through hole (128) provided to separate the second tuner circuit (132), an antenna tuning circuit (141) of the first tuner circuit, and a high frequency tuning circuit (142). And an internal shield part (272) to be separated.

第1のチューナ回路(131)及び第2のチューナ回路(132)はシールドケース(112、113、114、115、116)に収納されており、シールドケース(112、113、114、115、116)は第1のチューナ回路(131)及び/又は第2のチューナ回路(132)に近接するように形成された絞り部(402)を有することを特徴とする。   The first tuner circuit (131) and the second tuner circuit (132) are housed in the shield case (112, 113, 114, 115, 116), and the shield case (112, 113, 114, 115, 116). Is characterized by having a diaphragm portion (402) formed so as to be close to the first tuner circuit (131) and / or the second tuner circuit (132).

なお、上記参照符号は、あくまでも参考であり、これによって、特許請求の範囲が限定されるものではない。   In addition, the said reference code is a reference to the last, This does not limit a claim.

本発明によれば、回路基板の第1のチューナ回路と第2のチューナ回路との間に貫通孔を設け、回路基板の貫通孔に第1のチューナ回路と第2のチューナ回路とをシールドするシールド部を係合させることにより、第1のチューナ回路と第2のチューナ回路とのシールドを確実に行なえるため、第1のチューナ回路と第2のチューナ回路とを同時動作させることが可能となる。   According to the present invention, a through hole is provided between the first tuner circuit and the second tuner circuit of the circuit board, and the first tuner circuit and the second tuner circuit are shielded in the through hole of the circuit board. By engaging the shield portion, the first tuner circuit and the second tuner circuit can be reliably shielded, so that the first tuner circuit and the second tuner circuit can be operated simultaneously. Become.

本発明のチューナユニットの一実施例の分解斜視図である。It is a disassembled perspective view of one Example of the tuner unit of this invention. 本発明のチューナユニットの一実施例の組立図である。It is an assembly drawing of one Example of the tuner unit of this invention. 本発明のチューナユニットの一実施例の構成図である。It is a block diagram of one Example of the tuner unit of this invention. 本発明のチューナユニットの一実施例のブロック構成図である。It is a block block diagram of one Example of the tuner unit of this invention. 回路基板111の斜視図である。2 is a perspective view of a circuit board 111. FIG. シールドケース113の斜視図である。3 is a perspective view of a shield case 113. FIG. 裏カバー114の斜視図である。4 is a perspective view of a back cover 114. FIG. 裏カバー114の組付時の要部の断面図である。It is sectional drawing of the principal part at the time of the assembly | attachment of the back cover 114. FIG. 第1表カバー115の斜視図である。4 is a perspective view of a first front cover 115. FIG. 第2表カバー116の斜視図である。It is a perspective view of the 2nd front cover. 第1表カバー115及び第2表カバー116の組付時の要部の構成図である。It is a block diagram of the principal part at the time of the assembly | attachment of the 1st front cover 115 and the 2nd front cover 116. 本発明のチューナユニットの他の実施例の分解斜視図である。It is a disassembled perspective view of the other Example of the tuner unit of this invention.

〔全体構成〕
図1は本発明のチューナユニットの一実施例の分解斜視図、図2は本発明のチューナユニットの一実施例の組立図、図3は本発明のチューナユニットの一実施例の構成図、図4は本発明のチューナユニットの一実施例のブロック構成図を示す。
〔overall structure〕
FIG. 1 is an exploded perspective view of an embodiment of a tuner unit of the present invention, FIG. 2 is an assembly view of an embodiment of a tuner unit of the present invention, and FIG. 3 is a configuration diagram of an embodiment of a tuner unit of the present invention. 4 shows a block diagram of an embodiment of the tuner unit of the present invention.

本実施例のチューナユニット100は、回路基板111、端子板112、シールドケース113、裏カバー114、第1表カバー115、第2表カバー116から構成されている。   The tuner unit 100 of this embodiment includes a circuit board 111, a terminal board 112, a shield case 113, a back cover 114, a first front cover 115, and a second front cover 116.

〔回路基板111〕
図5は回路基板111の斜視図を示す。
[Circuit board 111]
FIG. 5 shows a perspective view of the circuit board 111.

回路基板111は、プリント配線板121に各種電子部品122、SAWフィルタチップ123、衛星放送受信用IC124、復調用IC125、発振子126、コネクタ127を搭載した構成とされている。回路基板111上には上記電子部品によって、第1のチューナ回路131、第2のチューナ回路132、復調回路133が形成されている。   The circuit board 111 is configured such that various electronic components 122, a SAW filter chip 123, a satellite broadcast receiving IC 124, a demodulation IC 125, an oscillator 126, and a connector 127 are mounted on a printed wiring board 121. A first tuner circuit 131, a second tuner circuit 132, and a demodulation circuit 133 are formed on the circuit board 111 by the above-described electronic components.

第1のチューナ回路131は、VHF及びUHF帯の放送を受信するためのチューナ回路である。また、第2のチューナ回路132は、衛星放送を受信するためのチューナ回路である。さらに、復調回路133は、第1のチューナ回路131及び第2のチューナ回路132で受信した放送を復調するための回路である。   The first tuner circuit 131 is a tuner circuit for receiving VHF and UHF band broadcasts. The second tuner circuit 132 is a tuner circuit for receiving satellite broadcasting. Further, the demodulation circuit 133 is a circuit for demodulating the broadcast received by the first tuner circuit 131 and the second tuner circuit 132.

また、回路基板111は、第1のチューナ回路131と第2のチューナ回路132との間に貫通孔128が形成されている。この貫通孔128は、第1のチューナ回路131と第2のチューナ回路132との絶縁性を強化するとともに、シールドケース113が係合する。   In the circuit board 111, a through hole 128 is formed between the first tuner circuit 131 and the second tuner circuit 132. The through hole 128 enhances the insulation between the first tuner circuit 131 and the second tuner circuit 132 and engages the shield case 113.

この貫通孔128によって、第1のチューナ回路131と第2のチューナ回路132との間の相互のアイソレーションが向上する。これによって、第1のチューナ回路131と第2のチューナ回路132とを同時に動作させることが可能となる。   The through hole 128 improves mutual isolation between the first tuner circuit 131 and the second tuner circuit 132. As a result, the first tuner circuit 131 and the second tuner circuit 132 can be operated simultaneously.

〔第1のチューナ回路131〕
第1のチューナ回路131は、アンテナ同調回路141、高周波同調回路142、IF変換回路143、IF信号処理回路144から構成されている。アンテナ同調回路141、高周波同調回路142、IF変換回路143、IF信号処理回路144は、シールドケース113によって相互にシールドされている。
[First tuner circuit 131]
The first tuner circuit 131 includes an antenna tuning circuit 141, a high frequency tuning circuit 142, an IF conversion circuit 143, and an IF signal processing circuit 144. The antenna tuning circuit 141, the high frequency tuning circuit 142, the IF conversion circuit 143, and the IF signal processing circuit 144 are shielded from each other by the shield case 113.

第1アンテナ端子T1はVHF/UHFアンテナに接続されており、VHF/UHFアンテナで受信される地上波放送などの高周波信号が入力される。また、第2アンテナ端子T2は衛星アンテナに接続されており、衛星アンテナで受信される衛星放送、CS放送などの高周波信号が入力される。   The first antenna terminal T1 is connected to a VHF / UHF antenna, and receives a high-frequency signal such as terrestrial broadcast received by the VHF / UHF antenna. The second antenna terminal T2 is connected to a satellite antenna, and receives high-frequency signals such as satellite broadcast and CS broadcast received by the satellite antenna.

アンテナ同調回路141は、第1アンテナ端子T1から地上波放送の高周波入力信号が入力されている。アンテナ同調回路141は、第1VHFフィルタ回路151、第2VHFフィルタ回路152、UHFフィルタ回路153、第1増幅回路154、第2増幅回路155、UHF増幅回路156から構成されている。   The antenna tuning circuit 141 receives a high frequency input signal of terrestrial broadcasting from the first antenna terminal T1. The antenna tuning circuit 141 includes a first VHF filter circuit 151, a second VHF filter circuit 152, a UHF filter circuit 153, a first amplifier circuit 154, a second amplifier circuit 155, and a UHF amplifier circuit 156.

第1VHFフィルタ回路151は、VHF帯域のうち低周波帯域の信号を通過させる。第2VHFフィルタ回路152は、VHF帯域のうち高周波帯域の信号を通過させる。
UHFフィルタ回路153は、UHF帯域の信号を通過させる。
The first VHF filter circuit 151 passes signals in the low frequency band of the VHF band. The second VHF filter circuit 152 passes signals in the high frequency band of the VHF band.
The UHF filter circuit 153 passes a UHF band signal.

第1増幅回路154は、第1VHFフィルタ回路151を通過した信号を増幅し、高周波同調回路142に供給する。第2増幅回路155は、第2VHFフィルタ回路152を通過した信号を増幅し、高周波同調回路142に供給する。UHF増幅回路156は、UHFフィルタ回路153を通過した信号を増幅し、高周波同調回路142に供給する。   The first amplifier circuit 154 amplifies the signal that has passed through the first VHF filter circuit 151 and supplies the amplified signal to the high-frequency tuning circuit 142. The second amplifier circuit 155 amplifies the signal that has passed through the second VHF filter circuit 152 and supplies the amplified signal to the high-frequency tuning circuit 142. The UHF amplifier circuit 156 amplifies the signal that has passed through the UHF filter circuit 153 and supplies the amplified signal to the high-frequency tuning circuit 142.

高周波同調回路142は、第1VHFフィルタ回路161、第2VHFフィルタ回路162、UHFフィルタ回路163から構成されている。第1VHFフィルタ回路161は、第1増幅回路154からの信号のうちVHF帯域の低周波帯域の信号を通過させ、IF変換回路143に供給する。   The high frequency tuning circuit 142 includes a first VHF filter circuit 161, a second VHF filter circuit 162, and a UHF filter circuit 163. The first VHF filter circuit 161 passes a signal in the low frequency band of the VHF band among the signals from the first amplifier circuit 154 and supplies the signal to the IF conversion circuit 143.

第2VHFフィルタ回路162は、第2増幅回路155からの信号のうちVHF帯域の高周波帯域の信号を通過させ、IF変換回路143に供給する。UHFフィルタ回路163は、UHF増幅回路156からの信号のうちUHF帯域の信号を通過させ、IF変換回路143に供給する。   The second VHF filter circuit 162 passes a signal in the high frequency band of the VHF band among the signals from the second amplifier circuit 155 and supplies the signal to the IF conversion circuit 143. The UHF filter circuit 163 passes the UHF band signal among the signals from the UHF amplifier circuit 156 and supplies the signal to the IF conversion circuit 143.

IF変換回路143は、周波数変換IC171、発振子172から構成されている。周波数変換IC171は、PLL回路181、電圧コントロール発振回路(VCO)182、ミキサ183、増幅回路184をICチップ上に搭載した構成とされている。発振子172は、電圧コントロール発振回路182に接続されて、所定の周波数で発振する。   The IF conversion circuit 143 includes a frequency conversion IC 171 and an oscillator 172. The frequency conversion IC 171 has a configuration in which a PLL circuit 181, a voltage control oscillation circuit (VCO) 182, a mixer 183, and an amplifier circuit 184 are mounted on an IC chip. The oscillator 172 is connected to the voltage control oscillation circuit 182 and oscillates at a predetermined frequency.

IF変換回路143は、VHF帯、UHF帯の受信信号を中間周波数帯(中心周波数57MHz)に周波数変換する。IF変換回路143で中間周波数に変換された信号は、IF信号処理回路144に供給される。   The IF conversion circuit 143 converts the frequency of the received signal in the VHF band and the UHF band into an intermediate frequency band (center frequency 57 MHz). The signal converted to the intermediate frequency by the IF conversion circuit 143 is supplied to the IF signal processing circuit 144.

IF信号処理回路144は、第1SAWフィルタ191、増幅回路192、第2SAWフィルタ193、ゲインコントロールアンプ194から構成されている。第1SAWフィルタ191には、IF変換回路143から中間周波数に変換された信号が供給される。第1SAWフィルタ191は、供給された信号から所望の周波数帯域の信号を通過させる。   The IF signal processing circuit 144 includes a first SAW filter 191, an amplifier circuit 192, a second SAW filter 193, and a gain control amplifier 194. The first SAW filter 191 is supplied with a signal converted to an intermediate frequency from the IF conversion circuit 143. The first SAW filter 191 passes a signal in a desired frequency band from the supplied signal.

第1SAWフィルタ191から抽出された信号は、増幅回路192に供給される。増幅回路192は、第1SAWフィルタ191から供給された信号を増幅して、第2SAWフィルタ193に供給する。   The signal extracted from the first SAW filter 191 is supplied to the amplifier circuit 192. The amplifier circuit 192 amplifies the signal supplied from the first SAW filter 191 and supplies the amplified signal to the second SAW filter 193.

第2SAWフィルタ193は、増幅回路192から供給された信号から所望の周波数帯域の信号を通過させる。第2SAWフィルタ193を通過した信号は、ゲインコントロールアンプ194に供給される。ゲインコントロールアンプ194は、第2SAWフィルタ193を通過した信号を復調回路133から供給されるゲインコントロール信号に応じたゲインで増幅して、復調回路133に供給する。このとき、復調回路133はゲインコントロールアンプ194から供給される信号のレベルが一定となるようにゲインコントロールアンプ194を制御するゲインコントロール信号を生成して、ゲインコントロールアンプ194に供給している。ゲインコントロールアンプ194で増幅された信号は、復調回路133に供給される。   The second SAW filter 193 passes a signal in a desired frequency band from the signal supplied from the amplifier circuit 192. The signal that has passed through the second SAW filter 193 is supplied to the gain control amplifier 194. The gain control amplifier 194 amplifies the signal that has passed through the second SAW filter 193 with a gain corresponding to the gain control signal supplied from the demodulation circuit 133, and supplies the amplified signal to the demodulation circuit 133. At this time, the demodulation circuit 133 generates a gain control signal for controlling the gain control amplifier 194 so that the level of the signal supplied from the gain control amplifier 194 is constant, and supplies the gain control signal to the gain control amplifier 194. The signal amplified by the gain control amplifier 194 is supplied to the demodulation circuit 133.

復調回路133は、復調用IC201及び発振子202から構成されている。復調用IC201は、IF信号処理回路144から供給された信号を復調して、出力端子Tout1より出力する。   The demodulation circuit 133 includes a demodulation IC 201 and an oscillator 202. The demodulation IC 201 demodulates the signal supplied from the IF signal processing circuit 144 and outputs it from the output terminal Tout1.

〔第2のチューナ回路132〕
第2のチューナ回路132は、入力回路211、及び、周波数変換回路212から構成されている。入力回路211と周波数変換回路212とは、回路基板111上に隣接して配置されており、シールドケース113によってシールドされている。
[Second tuner circuit 132]
The second tuner circuit 132 includes an input circuit 211 and a frequency conversion circuit 212. The input circuit 211 and the frequency conversion circuit 212 are disposed adjacent to each other on the circuit board 111 and are shielded by the shield case 113.

入力回路211は、第1バンドパスフィルタ221、第1アンプ222、第1ゲインコントロール回路223、第2バンドパスフィルタ224、第2アンプ225、第2ゲインコントロール回路226から構成されている。   The input circuit 211 includes a first band pass filter 221, a first amplifier 222, a first gain control circuit 223, a second band pass filter 224, a second amplifier 225, and a second gain control circuit 226.

第1バンドパスフィルタ221は、第2アンテナ端子T2から供給される受信信号のうち所望の周波数帯域の信号を通過させる。第1バンドパスフィルタ221で抽出された信号は、第1アンプ222に供給される。第1アンプ222は、第1バンドパスフィルタ221から供給された信号を増幅する。第1アンプ222で増幅された信号は、第1ゲインコントロール回路223に供給される。   The first band pass filter 221 passes a signal in a desired frequency band among the reception signals supplied from the second antenna terminal T2. The signal extracted by the first band pass filter 221 is supplied to the first amplifier 222. The first amplifier 222 amplifies the signal supplied from the first band pass filter 221. The signal amplified by the first amplifier 222 is supplied to the first gain control circuit 223.

第1ゲインコントロール回路223は、第1アンプ222から供給された信号を復調回路133から供給されるゲインコントロール信号に応じて減衰させる。   The first gain control circuit 223 attenuates the signal supplied from the first amplifier 222 according to the gain control signal supplied from the demodulation circuit 133.

第2バンドパスフィルタ224は、第1ゲインコントロール回路223から供給された信号のうち所望の周波数帯域の信号を通過させる。第2バンドパスフィルタ224を通過した信号は、第2アンプ225に供給される。   The second band pass filter 224 passes a signal in a desired frequency band among the signals supplied from the first gain control circuit 223. The signal that has passed through the second band pass filter 224 is supplied to the second amplifier 225.

第2アンプ225は、第2バンドパスフィルタ224を通過した信号を増幅する。第2アンプ225で増幅された信号は、第2ゲインコントロール回路226に供給される。   The second amplifier 225 amplifies the signal that has passed through the second band pass filter 224. The signal amplified by the second amplifier 225 is supplied to the second gain control circuit 226.

第2ゲインコントロール回路226は、第2アンプ225から供給された信号を復調回路133から供給されるゲインコントロール信号に応じて減衰させる。第2ゲインコントロール回路226で減衰された信号は、周波数変換回路212に供給される。   The second gain control circuit 226 attenuates the signal supplied from the second amplifier 225 according to the gain control signal supplied from the demodulation circuit 133. The signal attenuated by the second gain control circuit 226 is supplied to the frequency conversion circuit 212.

周波数変換回路212は、周波数変換IC231及び発振子232から構成されている。周波数変換IC231は、図5に記載の衛星放送受信用IC124に相当しており、発振子232により発生する発振出力により周波数変換を行なう。周波数変換IC231で周波数変換された信号は、復調回路133に供給される。   The frequency conversion circuit 212 includes a frequency conversion IC 231 and an oscillator 232. The frequency conversion IC 231 corresponds to the satellite broadcast receiving IC 124 shown in FIG. 5 and performs frequency conversion using the oscillation output generated by the oscillator 232. The signal frequency-converted by the frequency conversion IC 231 is supplied to the demodulation circuit 133.

第1のチューナ回路131、及び、第2のチューナ回路132、並びに、復調回路133とは、シールドケース113によって相互にシールドされている。   The first tuner circuit 131, the second tuner circuit 132, and the demodulation circuit 133 are shielded from each other by the shield case 113.

〔端子板112〕
端子板112は、金属板241、及び、同軸コネクタ242、243から構成されている。金属板241は、回路基板111及びシールドケース113に係止されて、回路基板111をシールドする。同軸コネクタ242及び同軸コネクタ243は、金属板241に取り付けられている。
[Terminal board 112]
The terminal plate 112 includes a metal plate 241 and coaxial connectors 242 and 243. The metal plate 241 is locked to the circuit board 111 and the shield case 113 to shield the circuit board 111. The coaxial connector 242 and the coaxial connector 243 are attached to the metal plate 241.

金属板241は、その上下端に形成された溝部244によりシールドケース113に結合される。同軸コネクタ242は、回路基板111に半田付けされる。同軸コネクタ242には、一端が地上波放送受信用アンテナに接続された同軸ケーブルの他端が接続されており、地上波放送の高周波信号が入力される。同軸コネクタ243は、回路基板111に半田付けされる。同軸コネクタ243には、一端が衛星放送受信用アンテナに接続された同軸ケーブルの他端が接続されており、衛星放送の高周波信号が入力される。   The metal plate 241 is coupled to the shield case 113 by grooves 244 formed at the upper and lower ends thereof. The coaxial connector 242 is soldered to the circuit board 111. The coaxial connector 242 is connected to the other end of a coaxial cable having one end connected to a terrestrial broadcast receiving antenna, and receives a high frequency signal of terrestrial broadcast. The coaxial connector 243 is soldered to the circuit board 111. The coaxial connector 243 is connected to the other end of a coaxial cable having one end connected to a satellite broadcast receiving antenna, and receives a high frequency signal of satellite broadcast.

〔シールドケース113〕
図6はシールドケース113の斜視図を示す。
[Shield case 113]
FIG. 6 is a perspective view of the shield case 113.

シールドケース113は金属板を打ち抜き、折曲することにより形成されており、第1シールド部251、第2シールド部252から構成されている。   The shield case 113 is formed by punching and bending a metal plate, and includes a first shield part 251 and a second shield part 252.

第1シールド部251は、外部シールド部261、262、263、内部シールド部271〜276から構成されている。   The first shield part 251 is composed of outer shield parts 261, 262, 263 and inner shield parts 271-276.

外部シールド部261、262、263は、回路基板111の三辺を囲むように配置されている。なお、回路基板111の他の一辺は、端子板112によりシールドされる。端子板112は、溝部244を外部シールド部261、263の端部に形成された突起281と係合させて、溝部244又は突起281をかしめることによって、シールドケース113に結合される。   The external shield portions 261, 262, and 263 are arranged so as to surround the three sides of the circuit board 111. The other side of the circuit board 111 is shielded by the terminal board 112. The terminal plate 112 is coupled to the shield case 113 by engaging the grooves 244 with the protrusions 281 formed at the ends of the external shield parts 261 and 263 and caulking the grooves 244 or the protrusions 281.

端子板112及び外部シールド部261〜263によって回路基板111が外部とシールドされる。   The circuit board 111 is shielded from the outside by the terminal board 112 and the external shield portions 261 to 263.

内部シールド部271は、下端に回路基板111の貫通孔128に係合する凸部291が設けられている。凸部291を回路基板111の貫通孔128に係合させ、貫通孔128の周囲に半田付けを行なうことにより、回路基板111の第1のチューナ回路131と第2のチューナ回路132とが内部シールド部271によって、シールドされる。   The inner shield part 271 is provided with a convex part 291 that engages with the through hole 128 of the circuit board 111 at the lower end. By engaging the protrusion 291 with the through hole 128 of the circuit board 111 and soldering around the through hole 128, the first tuner circuit 131 and the second tuner circuit 132 of the circuit board 111 are internally shielded. The part 271 is shielded.

内部シールド部272は、第1のチューナ回路131を構成するアンテナ同調回路141と高周波同調回路142との間に配置されている。内部シールド部273は、回路基板111上の高周波同調回路142とIF変換回路143との間に配置される。   The internal shield part 272 is disposed between the antenna tuning circuit 141 and the high frequency tuning circuit 142 that constitute the first tuner circuit 131. The internal shield part 273 is disposed between the high frequency tuning circuit 142 and the IF conversion circuit 143 on the circuit board 111.

内部シールド部274は、高周波同調回路142のうちVHF帯域の回路部分とUHF帯域の回部部分とを分離している。内部シールド部275は外部シールド部261と外部シールド部263との間に設けられ、回路基板111上のIF変換回路143及び周波数変換回路212とIF信号処理回路144とを分離する。内部シールド部276は外部シールド部261と外部シールド部263との間に設けられ、IF信号処理回路144と復調回路133とを分離している。   The internal shield part 274 separates the VHF band circuit part and the UHF band circuit part of the high-frequency tuning circuit 142. The internal shield part 275 is provided between the external shield part 261 and the external shield part 263, and separates the IF conversion circuit 143, the frequency conversion circuit 212, and the IF signal processing circuit 144 on the circuit board 111. The internal shield part 276 is provided between the external shield part 261 and the external shield part 263 and separates the IF signal processing circuit 144 and the demodulation circuit 133.

第2のシールド部252は、シールド部301、302から構成されている。第2のシールド部252は、シールド部301、302の端部に形成された突起部303を第1のシールド部251に形成された溝部311に係合させ、突起部303又は溝部311をかしめることにより第1のシールド部251に結合される。このとき、シールド部301は、内部シールド部271に平行に配置される。また、シールド部301の下端には凸部304が形成されている。凸部304は内部シールド部271の下端に形成された凸部291ととともに、回路基板111の貫通孔128に係合する。   The second shield part 252 is composed of shield parts 301 and 302. The second shield part 252 engages the protruding part 303 formed at the end part of the shield parts 301 and 302 with the groove part 311 formed in the first shield part 251, and caulks the protruding part 303 or the groove part 311. Thus, the first shield part 251 is coupled. At this time, the shield part 301 is disposed in parallel to the inner shield part 271. A convex portion 304 is formed at the lower end of the shield portion 301. The convex part 304 engages with the through hole 128 of the circuit board 111 together with the convex part 291 formed at the lower end of the inner shield part 271.

本実施例によれば、内部シールド部271とシールド部301とにより第1のチューナ回路131と第2のチューナ回路132とを分離することができる。このため、第1のチューナ回路131と第2のチューナ回路132との間の相互のシールドを強化できるため、第1のチューナ回路131と第2のチューナ回路132とを同時に動作させることが可能となる。   According to the present embodiment, the first tuner circuit 131 and the second tuner circuit 132 can be separated by the internal shield part 271 and the shield part 301. For this reason, since the mutual shield between the first tuner circuit 131 and the second tuner circuit 132 can be strengthened, the first tuner circuit 131 and the second tuner circuit 132 can be operated simultaneously. Become.

回路基板111は、コネクタ127がシールドケース113の外部に延出するようにシールドケース113に収納される。回路基板111は接地パターンをシールドケース113に半田付けすることにより、シールドケース113に固定される。回路基板111がシールドケース113に収納され、半田付けされた後、裏カバー114及び第1表カバー115及び第2表カバー116がシールドケース113に装着される。   The circuit board 111 is housed in the shield case 113 so that the connector 127 extends outside the shield case 113. The circuit board 111 is fixed to the shield case 113 by soldering the ground pattern to the shield case 113. After the circuit board 111 is accommodated in the shield case 113 and soldered, the back cover 114, the first front cover 115, and the second front cover 116 are attached to the shield case 113.

〔裏カバー114〕
図7は裏カバー114の斜視図平面図、図8は裏カバー114の組付時の要部の断面図を示す。
[Back cover 114]
FIG. 7 is a perspective plan view of the back cover 114, and FIG. 8 is a cross-sectional view of the main part when the back cover 114 is assembled.

裏カバー114は、金属板を打ち抜き、折曲することにより成形されており、シールドケース113の裏面開口部を閉蓋する。裏カバー114は、爪部401、絞り部402、バネ部403を有する。   The back cover 114 is formed by punching and bending a metal plate, and closes the back surface opening of the shield case 113. The back cover 114 includes a claw portion 401, a throttle portion 402, and a spring portion 403.

爪部401は、裏カバー114の周囲に形成されており、端子板112及びシールドケース113の下端部に係合する。爪部401をシールドケース113に係合させることにより裏カバー114がシールドケース113に装着される。   The claw portion 401 is formed around the back cover 114 and engages with the lower end portions of the terminal plate 112 and the shield case 113. The back cover 114 is attached to the shield case 113 by engaging the claw portion 401 with the shield case 113.

絞り部402は、裏カバー114の裏面側に搭載された衛星放送受信用IC124に対応する位置に裏カバー114と一体に形成されており、衛星放送受信用IC124に近接するように成形されている。このとき、絞り部402は図8に示されるように衛星放送受信用IC124と所定の距離dを持って配置される。また、絞り部402には、スリット404が形成されている。スリット404は、衛星放送受信用IC124の熱を裏カバー114の外部に逃がすように作用する。   The aperture section 402 is formed integrally with the back cover 114 at a position corresponding to the satellite broadcast receiving IC 124 mounted on the back side of the back cover 114 and is formed so as to be close to the satellite broadcast receiving IC 124. . At this time, as shown in FIG. 8, the aperture section 402 is arranged with a predetermined distance d from the satellite broadcast receiving IC 124. A slit 404 is formed in the diaphragm 402. The slit 404 acts to release the heat of the satellite broadcast receiving IC 124 to the outside of the back cover 114.

絞り部402を衛星放送受信用IC124に近接させることにより、不要な放射が絞り部402によって接地に吸収されるため、第1のチューナ回路131への不要放射の流入を防止できる。また、このとき、絞り部402と衛星放送受信用IC124との間に所定の距離dを設けることにより、絞り部402により衛星放送受信用IC124が押圧されて、衛星放送受信用IC124が破壊されることを防止できる。   By bringing the diaphragm unit 402 close to the satellite broadcast receiving IC 124, unnecessary radiation is absorbed by the diaphragm unit 402 to the ground, so that inflow of unwanted radiation into the first tuner circuit 131 can be prevented. At this time, by providing a predetermined distance d between the diaphragm unit 402 and the satellite broadcast reception IC 124, the satellite broadcast reception IC 124 is pressed by the diaphragm unit 402, and the satellite broadcast reception IC 124 is destroyed. Can be prevented.

バネ部403は、図8に示すようにシールドケース113の内部シールド部271〜176などの下端面や回路基板111に植設され、接地電位に接続されたピンを押圧する。これによって、裏カバー114とシールドケース113との接続を確実に行なえ、シールド効果を向上させることができる。   As shown in FIG. 8, the spring part 403 is implanted in the lower end face of the shield case 113 such as the inner shield parts 271 to 176 and the circuit board 111 and presses a pin connected to the ground potential. Thereby, the back cover 114 and the shield case 113 can be reliably connected, and the shield effect can be improved.

〔第1表カバー115〕
図9は、第1表カバー115の斜視図を示す。
[First Table Cover 115]
FIG. 9 shows a perspective view of the first front cover 115.

第1表カバー115は、金属板を打ち抜き、折曲することにより成形されており、シールドケース112の表面側開口部のうち第1のチューナ回路131に対応する部分を閉蓋する。   The first front cover 115 is formed by punching and bending a metal plate, and closes a portion corresponding to the first tuner circuit 131 in the front surface side opening of the shield case 112.

第1表カバー115には、爪部411、バネ部412が一体に形成されている。爪部411は、周囲に形成されており、端子板112、及び、シールドケース113を構成する外部シールド部261、並びに、内部シールド部271に係合し、第1のチューナ回路131の上面をシールドする。   A claw portion 411 and a spring portion 412 are integrally formed on the first front cover 115. The claw portion 411 is formed in the periphery and engages with the terminal plate 112, the external shield portion 261 constituting the shield case 113, and the internal shield portion 271, and shields the upper surface of the first tuner circuit 131. To do.

バネ部412は、シールドケース113の内部シールド部271〜176などの上端面を押圧する。これによって、第1表カバー115とシールドケース113との接続を確実に行なえ、シールド効果を向上させることができる。   The spring portion 412 presses the upper end surfaces such as the inner shield portions 271 to 176 of the shield case 113. As a result, the first table cover 115 and the shield case 113 can be reliably connected, and the shielding effect can be improved.

〔第2表カバー116〕
図10は、第2表カバー116の斜視図を示す。
[Second Table Cover 116]
FIG. 10 shows a perspective view of the second front cover 116.

第2表カバー116は、金属板を打ち抜き、折曲することにより成形されており、シールドケース112の表面側開口部のうち第2のチューナ回路132に対応する部分を閉蓋する。   The second front cover 116 is formed by punching and bending a metal plate, and closes the portion corresponding to the second tuner circuit 132 in the opening on the surface side of the shield case 112.

第2表カバー116には、爪部421、バネ部422が一体に形成されている。爪部421は、周囲に形成されており、端子板112、及び、シールドケース113を構成する外部シールド部263、並びに、第2のシールド部252を構成するシールド部301に係合し、第2のチューナ回路132の上面をシールドする。   A claw portion 421 and a spring portion 422 are integrally formed on the second front cover 116. The claw portion 421 is formed in the periphery and engages with the terminal plate 112, the external shield portion 263 constituting the shield case 113, and the shield portion 301 constituting the second shield portion 252, and the second The upper surface of the tuner circuit 132 is shielded.

バネ部422は、シールドケース113の内部シールド部271〜176などの上端面を押圧する。これによって、第2表カバー116とシールドケース113との接続を確実に行なえ、シールド効果を向上させることができる。   The spring portion 422 presses the upper end surfaces of the inner shield portions 271 to 176 of the shield case 113. As a result, the connection between the second front cover 116 and the shield case 113 can be reliably performed, and the shield effect can be improved.

端子板112、及び、外部シールド部261、内部シールド部271、275、並びに、裏カバー114、第1表カバー115により第1のチューナ回路131がシールドされ、端子板112、及び、外部シールド部263、シールド部301、内部シールド部275、並びに、裏カバー114、第2表カバー116により第2のチューナ回路132がシールドされる。これによって、第1のチューナ回路131と第2のチューナ回路132とがあたかも別のシールドケースによってシールドされているような構造とすることができる。このため、第1のチューナ回路131と第2のチューナ回路132とのシールドを強化することが可能となり、第1のチューナ回路131と第2のチューナ回路132とを同時動作させることが可能となる。   The first tuner circuit 131 is shielded by the terminal plate 112, the external shield part 261, the internal shield parts 271, 275, the back cover 114, and the first front cover 115, and the terminal board 112 and the external shield part 263. The second tuner circuit 132 is shielded by the shield part 301, the inner shield part 275, the back cover 114, and the second front cover 116. As a result, the first tuner circuit 131 and the second tuner circuit 132 can be structured as if they are shielded by different shield cases. For this reason, the shield between the first tuner circuit 131 and the second tuner circuit 132 can be strengthened, and the first tuner circuit 131 and the second tuner circuit 132 can be operated simultaneously. .

図11は第1表カバー115及び第2表カバー116の組付時の要部の構成図を示す。   FIG. 11 is a configuration diagram of a main part when the first front cover 115 and the second front cover 116 are assembled.

第1表カバー115の内部シールド部271に係合する爪部411と第2表カバー116のシールド部301に係合する爪部421とは、第1表カバー115及び第2カバー116をシールドケース113したときに、互い違いになるように配置されている。これによって、図11に示すように内部シールド部271とシールド部301との間隔、すなわち、貫通穴128の幅を狭くすることができるため、チューナユニット100を小型化することが可能となる。   The claw portion 411 that engages with the inner shield portion 271 of the first front cover 115 and the claw portion 421 that engages with the shield portion 301 of the second front cover 116 connect the first front cover 115 and the second cover 116 to the shield case. 113, they are arranged so as to be staggered. As a result, as shown in FIG. 11, the interval between the inner shield part 271 and the shield part 301, that is, the width of the through hole 128 can be reduced, so that the tuner unit 100 can be reduced in size.

〔効果〕
本実施例によれば、第1のチューナ回路131と第2のチューナ回路132とを確実にシールドすることができるため、第1のチューナ回路131と第2のチューナ回路132とで相互の高調波妨害を抑制でき、よって、第1のチューナ回路131と第2のチューナ回路132とを同時に動作させることができる。
〔effect〕
According to the present embodiment, the first tuner circuit 131 and the second tuner circuit 132 can be reliably shielded, so that the first tuner circuit 131 and the second tuner circuit 132 have mutual harmonics. Interference can be suppressed, so that the first tuner circuit 131 and the second tuner circuit 132 can be operated simultaneously.

〔他の実施例〕
図12は本発明のチューナユニットの他の実施例の分解斜視図を示す。同図中、図1と同一構成部分には同一符号を付し、その説明は省略する。
[Other Examples]
FIG. 12 shows an exploded perspective view of another embodiment of the tuner unit of the present invention. In the figure, the same components as in FIG.

本実施例のチューナユニット500は、表カバー501の構成が図1とは相違する。本実施例の表カバー501は、金属板を打ち抜き、折曲させることにより成形されている。表カバー501は、爪部511及びバネ部512を有する。   The tuner unit 500 of the present embodiment is different from that of FIG. 1 in the configuration of the front cover 501. The front cover 501 of this embodiment is formed by punching and bending a metal plate. The front cover 501 has a claw portion 511 and a spring portion 512.

爪部511は、表カバー501の周囲に形成されており、端子板112、及び、シールドケース113を構成する外部シールド部261、263、並びに、内部シールド部276に係合し、第1のチューナ回路131及び第2のチューナ回路132の上面をシールドする。   The claw portion 511 is formed around the front cover 501 and engages with the terminal plate 112, the outer shield portions 261 and 263 that constitute the shield case 113, and the inner shield portion 276, and the first tuner. The upper surfaces of the circuit 131 and the second tuner circuit 132 are shielded.

バネ部512は、シールドケース113の内部シールド部271〜276及びシールド部301の上端面を押圧する。これによって、表カバー501とシールドケース113との接続を確実に行なえ、シールド効果を向上させることができる。本実施例によれば、表カバー501の組付けを容易に行なえる。   The spring part 512 presses the inner shield parts 271 to 276 of the shield case 113 and the upper end surface of the shield part 301. As a result, the front cover 501 and the shield case 113 can be reliably connected, and the shielding effect can be improved. According to this embodiment, the front cover 501 can be easily assembled.

100、500 チューナユニット
111 回路基板、112 端子板、113 シールドケース、114 裏カバー
115 第1表カバー、116 第2表カバー
131 第1のチューナ回路、132 第2のチューナ回路
501 表カバー
100, 500 tuner unit 111 circuit board, 112 terminal board, 113 shield case, 114 back cover 115 first front cover, 116 second front cover 131 first tuner circuit, 132 second tuner circuit 501 front cover

Claims (4)

第1の放送を受信する第1のチューナ回路と、前記第1のチューナ回路に隣接して配置されており、前記第2の放送を受信する第2のチューナ回路とが搭載された回路基板とを有し、
前記回路基板は、前記第1のチューナ回路と前記第2のチューナ回路との間に貫通孔を有し、
前記回路基板の前記貫通孔に係合し、前記第1のチューナ回路と前記第2のチューナ回路とをシールドするシールド部とからなり、
前記シールド部は、前記貫通孔に係合し、前記第1のチューナ回路側に配置され前記第1のチューナ回路をシールドする第1のシールド部と、前記貫通孔に係合し、前記第2のチューナ回路側に配置され前記第2のチューナ回路をシールドする第2のシールド部とにより2重構造とされており、
前記貫通孔は、前記第1のチューナ回路のアンテナ同調回路、高周波同調回路、IF変換回路のいずれかと、前記第2のチューナ回路の間に設けられていることを特徴とするチューナユニット。
A circuit board on which a first tuner circuit that receives a first broadcast and a second tuner circuit that is disposed adjacent to the first tuner circuit and receives the second broadcast are mounted; Have
The circuit board has a through hole between the first tuner circuit and the second tuner circuit,
A shield portion that engages with the through hole of the circuit board and shields the first tuner circuit and the second tuner circuit;
The shield portion engages with the through hole, engages with the through hole, a first shield portion disposed on the first tuner circuit side to shield the first tuner circuit, and the second hole. And a second shield part disposed on the tuner circuit side for shielding the second tuner circuit, and having a double structure,
The tuner unit, wherein the through-hole is provided between any one of an antenna tuning circuit, a high-frequency tuning circuit, and an IF conversion circuit of the first tuner circuit and the second tuner circuit.
前記貫通孔は、前記回路基板に断続して形成されており、
前記第1のチューナ回路及び前記第2のチューナ回路は、同時に動作可能であることを特徴とする請求項1記載のチューナユニット。
The through hole is formed intermittently on the circuit board,
2. The tuner unit according to claim 1, wherein the first tuner circuit and the second tuner circuit are operable simultaneously.
第1の放送を受信する第1のチューナ回路と、前記第1のチューナ回路に隣接して配置されており、前記第2の放送を受信する第2のチューナ回路とが搭載された回路基板とを有し、
前記回路基板に、前記第1のチューナ回路のアンテナ同調回路、高周波同調回路、IF変換回路のいずれかと、前記第2のチューナ回路の間を分離するように設けられた貫通孔と、
前記第1のチューナ回路の前記アンテナ同調回路と前記高周波同調回路とを分離する内部シールド部と、
を有することを特徴とするチューナユニット。
A circuit board on which a first tuner circuit that receives a first broadcast and a second tuner circuit that is disposed adjacent to the first tuner circuit and receives the second broadcast are mounted; Have
A through-hole provided in the circuit board so as to separate the antenna tuning circuit, the high-frequency tuning circuit, and the IF conversion circuit of the first tuner circuit, and the second tuner circuit;
An internal shield part that separates the antenna tuning circuit and the high-frequency tuning circuit of the first tuner circuit;
A tuner unit characterized by comprising:
前記第1のチューナ回路及び前記第2のチューナ回路は、シールドケースに収納されており、
前記シールドケースは、前記第1のチューナ回路及び/又は前記第2のチューナ回路に近接するように形成された絞り部を有することを特徴とする請求項1乃至3のいずれか一項記載のチューナユニット。
The first tuner circuit and the second tuner circuit are housed in a shield case,
4. The tuner according to claim 1, wherein the shield case has a throttle portion formed so as to be close to the first tuner circuit and / or the second tuner circuit. 5. unit.
JP2011193135A 2011-09-05 2011-09-05 Tuner unit Pending JP2012019537A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011193135A JP2012019537A (en) 2011-09-05 2011-09-05 Tuner unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011193135A JP2012019537A (en) 2011-09-05 2011-09-05 Tuner unit

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005290547A Division JP2007104224A (en) 2005-10-03 2005-10-03 Tuner unit

Publications (1)

Publication Number Publication Date
JP2012019537A true JP2012019537A (en) 2012-01-26

Family

ID=45604375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011193135A Pending JP2012019537A (en) 2011-09-05 2011-09-05 Tuner unit

Country Status (1)

Country Link
JP (1) JP2012019537A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6098941U (en) * 1984-07-10 1985-07-05 ミツミ電機株式会社 Up-down converter
JPH11317687A (en) * 1998-05-06 1999-11-16 Matsushita Electric Ind Co Ltd Electronic tuner

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6098941U (en) * 1984-07-10 1985-07-05 ミツミ電機株式会社 Up-down converter
JPH11317687A (en) * 1998-05-06 1999-11-16 Matsushita Electric Ind Co Ltd Electronic tuner

Similar Documents

Publication Publication Date Title
US5710999A (en) Radio frequency apparatus
US7224953B2 (en) Receiving device and television receiver
TW201146002A (en) Tuner module, and receiver
JP2007103610A (en) Electronic equipment
JP2007104224A (en) Tuner unit
US20040077329A1 (en) High frequency device
JP2012019537A (en) Tuner unit
US20060174283A1 (en) Integrated tuner for satellite and terrestrial broadcast reception
EP1041681A1 (en) Electronic equipment terminal connector
US7247053B2 (en) High-frequency apparatus having high performance and capable of preventing entry of interfering wave into terminal
JP3905334B2 (en) Receiver
US7177618B2 (en) Low noise block down converter with a plurality of local oscillators
JP3729708B2 (en) Electronics
US20060270378A1 (en) Low noise block downconverter
JP2004235738A (en) Electronic apparatus and channel selector
JPH10215148A (en) Structure of tuner and tuner for cable modem using the structure
US20040169776A1 (en) Television tuner unit having a small motherboard-mounted surface area
JP2000294950A (en) High-frequency apparatus
JP4873127B2 (en) Filter cover mounting method and antenna device
US7194245B2 (en) High-frequency signal receiving apparatus
JP2012156690A (en) Receiving module
JP4856258B2 (en) Tuner module and receiver
KR200232469Y1 (en) Tuner cover and case combination structure
JP2003124826A (en) Broadcast receiver
JP2007124579A (en) Tuner unit

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130305