JP2012018849A - バックライト装置 - Google Patents

Abstract

【課題】安定した長時間動作が可能なバックライト装置を提供する。
【解決手段】 電源と、電気的に直列接続された複数個の発光ダイオードからなるＬＥＤ群と、前記電源と前記ＬＥＤ群との間に接続されたコイルと、前記コイルと前記ＬＥＤ群との間で並列に接続された第１スイッチング素子及び第２スイッチング素子と、第１デューティ比の第１クロック信号を前記第１スイッチング素子に出力するとともに、前記第１クロック信号の立下りに同期して立ち上がる第２デューティ比の第２クロック信号を前記第２スイッチング素子に出力するクロック信号発生部と、を具備し、前記第１クロック信号及び前記第２クロック信号がともにローレベルの期間に前記コイルに蓄積された電力が前記ＬＥＤ群に供給されることを特徴とするバックライト装置。
【選択図】 図２

Description

本発明の実施形態は、バックライト装置に関する。

液晶表示装置に適用されるバックライト装置は、光源として冷陰極管を備えていたが、近年、発光ダイオード（以下、ＬＥＤと称する場合がある）を備えたものが実用化されている。例えば、直列に接続された複数個の発光ダイオードには、昇圧回路によって昇圧された駆動電圧が印加される。これらの発光ダイオードには、定電流回路が接続され、一定電流を流すことによって、各発光ダイオードを点灯させている。

特開２００９−０１６２８０号公報 特開２００８−２８３５４２号公報

本実施形態の目的は、安定した長時間動作が可能なバックライト装置を提供することにある。

本実施形態によれば、
電源と、電気的に直列接続された複数個の発光ダイオードからなるＬＥＤ群と、前記電源と前記ＬＥＤ群との間に接続されたコイルと、前記コイルと前記ＬＥＤ群との間で並列に接続された第１スイッチング素子及び第２スイッチング素子と、第１デューティ比の第１クロック信号を前記第１スイッチング素子に出力するとともに、前記第１クロック信号の立下りに同期して立ち上がる第２デューティ比の第２クロック信号を前記第２スイッチング素子に出力するクロック信号発生部と、を具備し、前記第１クロック信号及び前記第２クロック信号がともにローレベルの期間に前記コイルに蓄積された電力が前記ＬＥＤ群に供給されることを特徴とするバックライト装置が提供される。

図１は、本実施形態におけるバックライト装置を備えた液晶表示装置の構成を概略的に示す図である。 図２は、本実施形態におけるバックライト装置の構成を概略的に示す回路図である。 図３は、図２に示したコンパレータによって出力される第１クロック信号Ｖｃｌｋ１を説明するための図である。 図４は、昇圧クロックと、第１クロック信号Ｖｃｌｋ１及び第２クロック信号Ｖｃｌｋ２との関係を説明するための図である。

以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。

図１は、本実施形態におけるバックライト装置ＢＬを備えた液晶表示装置の構成を概略的に示す図である。

すなわち、液晶表示装置は、液晶表示パネルＬＰＮ、液晶表示パネルＬＰＮを駆動するためのゲートドライバＧＤ及びソースドライバＳＤ、液晶表示パネルＬＰＮを照明するバックライト装置ＢＬ、液晶表示装置を構成する各部を制御するコントローラＣＮＴなどを備えて構成されている。

液晶表示パネルＬＰＮは、詳述しないが、一対の基板間に液晶層ＬＱを保持して構成されている。一方の基板には、ゲート配線Ｇ、ソース配線Ｓ、これらのゲート配線Ｇ及びソース配線Ｓに接続されたスイッチング素子ＳＷ、スイッチング素子ＳＷに接続された第１電極Ｅ１などが形成されている。液晶層ＬＱは、第１電極Ｅ１と第２電極Ｅ２との間に介在している。

ゲートドライバＧＤは、ゲート配線Ｇに接続され、コントローラＣＮＴによる制御に基づいて走査信号を出力する。ソースドライバＳＤは、ソース配線Ｓに接続され、コントローラＣＮＴによる制御に基づいて映像信号を出力する。

バックライト装置ＢＬは、後に詳述するが、いわゆるＬＥＤバックライトであり、複数個の発光ダイオード（ＬＥＤ）及びこれらの発光ダイオードを駆動する駆動回路を備えている。このようなバックライト装置ＢＬは、液晶表示パネルＬＰＮの背面に配置されている。バックライト装置ＢＬは、コントローラＣＮＴにより制御される。すなわち、発光ダイオードのＯＮ／ＯＦＦ、つまり、点灯／非点灯は、コントローラＣＮＴにより制御される。

コントローラＣＮＴは、液晶表示パネルＬＰＮの駆動に必要な３Ｖ前後の駆動用電源ＰＷを含んでいる。このコントローラＣＮＴは、ゲートドライバＧＤ及びソースドライバＳＤを制御するとともに、バックライト装置ＢＬを制御する。駆動用電源ＰＷは、バックライト装置ＢＬの電源を共用している。

図２は、本実施形態におけるバックライト装置ＢＬの構成を概略的に示す回路図である。

バックライト装置ＢＬは、電源１と、電気的に直列接続された複数個の発光ダイオード２からなるＬＥＤ群１０と、を備えている。図示した例では、電源１に対して、複数のＬＥＤ群１０−１、…１０−ｎが並列に接続されている。ＬＥＤ群１０の各々のカソード側の発光ダイオード２には、定電流回路３が接続されている。

電源１とＬＥＤ群１０との間には、コイル（インダクタ）４が接続されている。コイル４とＬＥＤ群１０との間には、ダイオード５が接続されている。すなわち、コイル４の一端は電源１に接続され、コイル４の他端は、ダイオード５のアノード端子に接続されている。ダイオード５のカソード端子は、各ＬＥＤ群１０のアノード側の発光ダイオード２及びクロック信号発生部２０に接続されている。

また、コイル４とＬＥＤ群１０との間には、２系統のスイッチング回路が設けられている。図示した例では、コイル４とダイオード５との間には、ともにＦＥＴ（電界効果トランジスタ）からなる第１スイッチング素子ＳＷ１及び第２スイッチング素子ＳＷ２が並列に接続されている。すなわち、コイル４の他端は、第１スイッチング素子ＳＷ１のドレイン端子及び第２スイッチング素子ＳＷ２のドレイン端子にそれぞれ接続されている。

クロック信号発生部２０は、昇圧制御回路２１と、モノマルチバイブレータ２２と、を含んでいる。このクロック信号発生部２０は、第１スイッチング素子ＳＷ１に出力する第１クロック信号Ｖｃｌｋ１、及び、第２スイッチング素子ＳＷ２に出力する第２クロック信号Ｖｃｌｋ２を発生する。

すなわち、昇圧制御回路２１は、誤差アンプ２１１、基準信号発生部２１２、コンパレータ２１３などを有している。誤差アンプ２１１は、ＬＥＤ駆動電圧ＶＬＥＤを抵抗Ｒ１と抵抗Ｒ２とで分割した電圧ＶＬＥＤ”（＝ＶＬＥＤ・Ｒ２／（Ｒ１＋Ｒ２））と、基準電圧ＶＦとの差分に相当する出力電圧ＶＥ（＝ＶＬＥＤ”−ＶＦ）を出力する。コンパレータ２１３は、基準信号発生部２１２から出力される基準信号ＶＳと、誤差アンプ２１１の出力電圧ＶＥとの比較結果に基づいて第１クロック信号Ｖｃｌｋ１を出力する。

昇圧制御回路２１から出力された第１クロック信号Ｖｃｌｋ１は、第１スイッチング素子ＳＷ１のゲートに入力されるとともに、モノマルチバイブレータ２２に入力される。モノマルチバイブレータ２２は、第１クロック信号Ｖｃｌｋ１の入力に基づき、第２クロック信号Ｖｃｌｋ２を出力する。モノマルチバイブレータ２２から出力された第２クロック信号Ｖｃｌｋ２は、第２スイッチング素子ＳＷ２のゲートに入力される。

図３は、図２に示したコンパレータ２１３によって出力される第１クロック信号Ｖｃｌｋ１を説明するための図である。

基準信号発生部２１２から出力される基準信号ＶＳは、所定の周期及び所定の振幅を有する三角波である。コンパレータ２１３の出力である第１クロック信号Ｖｃｌｋ１は、出力電圧ＶＥが基準信号ＶＳより大きいとき（ＶＥ＞ＶＳ）にローレベル（Ｌ）となり、出力電圧ＶＥが基準信号ＶＳ以下のとき（ＶＥ≦ＶＳ）にハイレベル（Ｈ）となる矩形状の信号である。

ここで説明した第１クロック信号ｃｌｋ１や、後に説明する第２クロック信号ｃｌｋ２におけるデューティ比Ｄの定義は同一であって、周期に対してハイレベルの期間の割合に相当する。すなわち、Ｔｏｎをハイレベルの期間とし、Ｔｏｆｆをローレベルの期間としたとき、デューティ比Ｄは、Ｄ＝（Ｔｏｎ／（Ｔｏｎ＋Ｔｏｆｆ））で表される。このような第１クロック信号ｃｌｋ１のデューティ比Ｄは、抵抗Ｒ１、抵抗Ｒ２、及び、基準電圧ＶＦによって調整される。

図４は、昇圧クロックと、第１クロック信号Ｖｃｌｋ１及び第２クロック信号Ｖｃｌｋ２との関係を説明するための図である。

ここで昇圧クロックとは、コイル４に電力を蓄積する期間を表すものであり、本実施形態においては、第１クロック信号Ｖｃｌｋ１及び第２クロック信号Ｖｃｌｋ２の和に相当するものである。

第２クロック信号Ｖｃｌｋ２は、第１クロック信号Ｖｃｌｋ１の立下りに同期して立ち上がる矩形状の信号である。つまり、昇圧クロックとして、ハイレベルの期間は、第１クロック信号Ｖｃｌｋ１がハイレベルであって第２クロック信号Ｖｃｌｋ２がローレベルの期間と、第１クロック信号Ｖｃｌｋ１がローレベルであって第２クロック信号Ｖｃｌｋ２がハイレベルの期間と、に相当し、ローレベルの期間は、第１クロック信号Ｖｃｌｋ１及び第２クロック信号Ｖｃｌｋ２がともにローレベルの期間に相当する。昇圧クロックがハイレベルの期間では、コイル４に電力が蓄積される。また、昇圧クロックがローレベルの期間では、コイル４に蓄積された電力がＬＥＤ群１０に供給される。

より具体的には、第１クロック信号Ｖｃｌｋ１がハイレベルのとき、第１スイッチング素子ＳＷ１がＯＮとなり、電源１からの電流はコイル４を通して第１スイッチング素子ＳＷ１に流れ、コイル４に電力が蓄積される。なお、第１クロック信号Ｖｃｌｋ１がハイレベルのときには、第２クロック信号Ｖｃｌｋ２がローレベルであり、第２スイッチング素子ＳＷ２はＯＦＦである。

第１クロック信号Ｖｃｌｋ１の立下りに同期して、第２クロック信号Ｖｃｌｋ２がハイレベルとなる。つまり、第１クロック信号Ｖｃｌｋ１がローレベルとなり、第１スイッチング素子ＳＷ１がＯＦＦとなる一方で、第２クロック信号Ｖｃｌｋ２がハイレベルとなり、第２スイッチング素子ＳＷ２がＯＮとなる。これにより、電源１からの電流はコイル４を通して第２スイッチング素子ＳＷ２に流れ、コイル４に電力が蓄積される。

コイル４に蓄積された電力は、第１スイッチング素子ＳＷ１及び第２スイッチング素子ＳＷ２の双方がＯＦＦの時（つまり、第１クロック信号Ｖｃｌｋ１及び第２クロック信号Ｖｃｌｋ２がともローレベルの期間）に、ＬＥＤ群１０に供給されて各発光ダイオード２…を点灯させる。

例えば、各ＬＥＤ群１０が１０個程度の発光ダイオード２…を直列接続した構成（１０直列）の場合には、発光ダイオード２…を駆動するためのＬＥＤ駆動電圧ＶＬＥＤが３０Ｖ前後となる。このとき、電源１の電圧ＶＣＣが３Ｖ程度である場合には、１０倍相当の昇圧（３Ｖ→３０Ｖ）が必要となる。この場合、ＬＥＤ群１０の各発光ダイオード２…を発光させるのに必要な昇圧クロックのデューティ比ｄは、ｄ＝１−ＶＣＣ／ＶＬＥＤで表され、約９０％となる。つまり、１周期の間の９０％の期間でコイル４に電力を蓄積する必要がある。したがって、昇圧クロックは、１周期の９０％の期間ｔ_ｏｎがハイレベルとなり、１周期の１０％の期間ｔ_ｏｆｆがローレベルとなる。

コイル４とＬＥＤ群１０との間に設けられるスイッチング回路が１系統である場合、デューティ比ｄが９０％の昇圧クロックは、１系統のスイッチング回路に入力されて動作することになるが、昇圧制御回路２１の動作可能な最大デューティ比も９０％前後のため、昇圧制御回路２１は性能限界の状態で動作することになる。

このため、室温での短時間動作では問題はなくても、高温での長時間動作では９０％前後のデューティ比を保つことが困難となり、安定した１０倍昇圧も困難となる。特に、液晶表示装置の内部に組み込まれたバックライト装置ＢＬでは、放熱されにくい条件下において６０℃〜８０℃程度の高温環境に曝されることがあり、動作が不安定になりやすい。

そこで、本実施形態においては、昇圧制御回路２１において、誤差アンプ２１１の差動入力と接続する分割抵抗Ｒ１及びＲ２、及び、基準電圧ＶＦの調整により、昇圧クロックのデューティ比よりも小さい第１デューティ比Ｄ１の第１クロック信号Ｖｃｌｋ１を生成する。本実施形態では、特に、第１デューティ比Ｄ１は、昇圧クロックのデューティ比ｄ（例えば、９０％）の１／２であり、上記の例では４５％である。つまり、第１クロック信号Ｖｃｌｋ１は、１周期の４５％でハイレベルとなり、１周期の５５％でローレベルとなる。

このような第１デューティ比Ｄ１の第１クロック信号Ｖｃｌｋ１は、モノマルチバイブレータ２２、及び、２系統設けられたスイッチング回路のうちの一方、すなわち第１スイッチング素子ＳＷ１に入力される。

モノマルチバイブレータ２２は、第１クロック信号Ｖｃｌｋ１の立下りに同期して立ち上がる第２クロック信号Ｖｃｌｋ２を生成する。この第２クロック信号Ｖｃｌｋ２の第２デューティ比Ｄ２も、昇圧クロックのデューティ比ｄよりも小さく、本実施形態では、第１デューティ比Ｄ１と同一の４５％である。なお、第２クロック信号Ｖｃｌｋ２の第２デューティ比Ｄ２は、モノマルチバイブレータ２２の外付けのコンデンサＣや抵抗Ｒによって調整される。この第２クロック信号Ｖｃｌｋ２は、２系統設けられたスイッチング回路のうちの他方、すなわち第２スイッチング素子ＳＷ２に入力される。

本実施形態の構成により、第１スイッチング素子ＳＷ１は４５％の第１デューティ比Ｄ１で動作し、これに続いて第２スイッチング素子ＳＷ２は４５％の第２デューティ比Ｄ２で動作する。つまり、第１スイッチング素子ＳＷ１がＯＮであり第２スイッチング素子ＳＷ２がＯＦＦである期間（１周期の４５％の期間）、及び、第１スイッチング素子ＳＷ１がＯＦＦであり第２スイッチング素子ＳＷ２がＯＮである期間（１周期の４５％の期間）にそれぞれコイル４に電力が蓄積される。コイル４に蓄積された電力は、第１スイッチング素子ＳＷ１及び第２スイッチング素子ＳＷ２がともにＯＦＦのタイミング（１周期の１０％の期間）で、ＬＥＤ群１０の各発光ダイオード２に供給される。

このように、本実施形態によれば、１０倍昇圧に際して本来の昇圧クロックのデューティ比ｄとして９０％が必要な場合でも、昇圧制御回路２１は、デューティ比４５％で動作し、各系統のスイッチング回路を構成する第１スイッチング素子ＳＷ１及び第２スイッチング素子ＳＷ２によってそれぞれデューティ比４５％ずつ昇圧するので、全体としてデューティ比９０％で動作することになり、１０倍昇圧を可能としている。このため、性能限界に対して十分に余裕を持って動作することが可能となり、高温環境下でも安定した長時間動作が可能となる。

また、本実施形態において説明したように、第１クロック信号Ｖｃｌｋ１の第１デューティ比Ｄ１と、第２クロック信号Ｖｃｌｋ２の第２デューティ比Ｄ２とは同一であることが望ましい。クロック信号発生部２０の昇圧制御回路２１は、昇圧クロックのデューティ比ｄの１／２に相当する第１デューティ比Ｄ１の第１クロック信号Ｖｃｌｋ１を生成するように構成されることが望ましい。また、クロック信号発生部２０のモノマルチバイブレータ２２は、昇圧クロックのデューティ比ｄの１／２に相当する第２デューティ比Ｄ２の第２クロック信号Ｖｃｌｋ２を生成するように構成されることが望ましい。これにより、クロック信号発生部２０における性能限界に対して十分な余裕を持って動作することを可能としている。

以上説明したように、本実施形態によれば、安定した長時間動作が可能なバックライト装置を提供することができる。

なお、この発明は、上記実施形態そのものに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。

例えば、本実施形態においては、クロック信号発生部２０が２系統のスイッチング回路を有する構成について説明したが、３系統以上のスイッチング回路を有していても良い。

ＢＬ…バックライト装置
ＬＰＮ…液晶表示パネル
ＣＮＴ…コントローラ
１…電源
２…発光ダイオード
３…定電流回路
４…コイル
５…ダイオード
１０…ＬＥＤ群
２０…クロック信号発生部 ２１…昇圧制御回路 ２２…モノマルチバイブレータ
２１１…誤差アンプ ２１２…基準信号発生部 ２１３…コンパレータ
ＳＷ１…第１スイッチング素子
ＳＷ２…第２スイッチング素子

Claims (5)

1. 電源と、
   電気的に直列接続された複数個の発光ダイオードからなるＬＥＤ群と、
   前記電源と前記ＬＥＤ群との間に接続されたコイルと、
   前記コイルと前記ＬＥＤ群との間で並列に接続された第１スイッチング素子及び第２スイッチング素子と、
   第１デューティ比の第１クロック信号を前記第１スイッチング素子に出力するとともに、前記第１クロック信号の立下りに同期して立ち上がる第２デューティ比の第２クロック信号を前記第２スイッチング素子に出力するクロック信号発生部と、を具備し、
   前記第１クロック信号及び前記第２クロック信号がともにローレベルの期間に前記コイルに蓄積された電力が前記ＬＥＤ群に供給されることを特徴とするバックライト装置。
2. 前記第１デューティ比と前記第２デューティ比とは同一であることを特徴とする請求項１に記載のバックライト装置。
3. 前記クロック信号発生部は、前記コイルに電力を蓄積する期間を表す昇圧クロックのデューティ比の１／２に相当する前記第１デューティ比の第１クロック信号を出力する昇圧制御回路を含むことを特徴とする請求項１または２に記載のバックライト装置。
4. 前記クロック信号発生部は、前記第１クロック信号の入力に対して前記第２クロック信号を出力するモノマルチバイブレータを含むことを特徴とする請求項１乃至３のいずれか１項に記載のバックライト装置。
5. 前記電源は、液晶表示パネルの駆動用電源であることを特徴とする請求項１乃至４のいずれか１項に記載のバックライト装置。

Images