JP2012018438A - トレースシステム - Google Patents

トレースシステム Download PDF

Info

Publication number
JP2012018438A
JP2012018438A JP2010153535A JP2010153535A JP2012018438A JP 2012018438 A JP2012018438 A JP 2012018438A JP 2010153535 A JP2010153535 A JP 2010153535A JP 2010153535 A JP2010153535 A JP 2010153535A JP 2012018438 A JP2012018438 A JP 2012018438A
Authority
JP
Japan
Prior art keywords
load
cpu
trace
tracer
control mechanism
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010153535A
Other languages
English (en)
Other versions
JP5470177B2 (ja
Inventor
Takehiko Nagano
岳彦 長野
Junichi Kimura
淳一 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2010153535A priority Critical patent/JP5470177B2/ja
Priority to PCT/JP2011/003770 priority patent/WO2012004954A1/ja
Publication of JP2012018438A publication Critical patent/JP2012018438A/ja
Application granted granted Critical
Publication of JP5470177B2 publication Critical patent/JP5470177B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/50Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G06F9/505Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the load
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/34Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466Performance evaluation by tracing or monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Debugging And Monitoring (AREA)

Abstract

【課題】 従来技術は、シングルCPU,シングルコアでの動作を前提としており、マルチコアシステムや、マルチCPUシステム上で、そのまま適用すると、効率が悪化する。
【解決手段】 本発明は、マルチコアCPUや、複数のCPUを持つ計算機システム上で、ソフトウェアトレーサを使用するトレースシステムにおいて、システムにかかっている負荷をリソース監視機構を用いて監視し、トレース統合制御機構が、負荷情報を元に、CPUコアをトレース専用に、若しくはトレースを取得するのに十分なリソースを確保出来る様、プロセスのCPU割り当てスケジュールを作成した後、システム制御機構を用いてプロセスの割り当てを実行する。その後、トレース統合制御機構がトレーサの実行・停止制御を行う。
【選択図】 図1

Description

本発明は、複数のCPUやCPUコアを持つ計算機システムにて使用される、プログラム動作履歴(トレース)の収集方法に関するものである。
計算機システムにおけるトレースデータ収集は、システムの動作履歴を取得することを目的とし、トレース対象が実行されるタイミングで、トレースに必要な内容、例えば実行内容や関連情報、時刻等を取得し、記録するものである。しかし、システムの負荷に比例し、トレースの負荷が高くなり、システムに対し副作用を与えるという問題が有った。その様な問題に対し、従来、計算機システムのCPU負荷量が高い場合や、トランザクションの流量が多い場合、その量を監視し、その量の変動に対応して収集するトレース量を段階的に増減可能にする方法が検討されている。特開平9-6652では、予め負荷量・トランザクション量に対応したトレース収集範囲を変更出来る切り替え手段と、トレース収集範囲の設定を記憶する記憶手段と、前記負荷・トランザクション量監視手段を持ち、前記監視結果を元に、切り替え手段を用いてトレース収集範囲を切り替え、負荷が高い時は、重要な情報を少量取得し、負荷が低い時は大量の情報を取得することで、システム負荷が高い際も、システムに与える影響を少なくし、トレースの連続性を保つ技術を提案している。
特開平9―6652
上記従来技術は、負荷の状態を監視し、その状態に合わせてトレース範囲を設定した内容に変更することで、負荷の増減に対応しているが、シングルCPU,シングルコアでの動作を前提としており、マルチコアシステムや、マルチCPUシステム上で、そのまま適用すると、効率が悪化する。例えば、いくつかのCPUコアを持ったシステムにおいて、一つのコアにおける負荷が急激に上昇した場合、システム全体としては、まだCPUリソースに余裕があったとしても、従来発明では、収集するトレース量を減らしてしまう。また、全くトレース取得範囲の設定が不適切で有る場合、最小限のトレースを実施しても、トレースによる負荷が発生し、システムの処理時間遅延等が発生する。
本発明は、マルチコアCPUや、複数のCPUを持つ計算機システム上で、ソフトウェアトレーサを使用する場合において、システムにかかっている負荷をリソース監視機構を用いて監視し、トレース統合制御機構が、負荷情報を元に、CPUコアをトレース専用に、若しくはトレースを取得するのに十分なリソースを確保出来る様、プロセスのCPU割り当てスケジュールを作成した後、システム制御機構を用いてプロセスの割り当てを実行し、トレース統合制御機構がトレーサの実行・停止制御を行う。
従来のトレース方式では、マルチコア、マルチCPU上で実行すると、一部のコアの負荷が増大し、他のコアのリソースが余っていても、トレース量が減ることや、トレースの取得範囲の設定が不適切な場合、最小限のトレースを実施していても、負荷が増大するという課題があった。それに対し、本発明は、マルチコア、マルチCPUでも全ての負荷を監視し、負荷を考慮してトレーサ以外のプロセスを、トレーサが動作するコア以外に割り当て、そののちトレーサを専用、若しくは負荷変動の低いプロセスのみと動作させることで、システムに対する副作用を軽減し、安定したトレースを実施する。また、トレース統合制御機構が、プロセスの移動スケジュールを実施する際に、コア間の負荷を平均化し、平均的にリソースを余らせることで、アプリの負荷が高騰しても、トレーサの停止時間を短くすることが出来る。
本発明の実施形態の全体構成の一例を示す図 トレーサの制御処理シーケンスの一例を示す図 負荷情報管理テーブルの一例を示す図 個別計測結果の一例を示す図 監視対象別負荷測定の処理シーケンスの一例を示す図 負荷情報取得の処理シーケンスの一例を示す図 スケジュール設定処理シーケンスの一例を示す図 負荷順リストの一例を示す図 制御情報の一例を示す図 制御リストの一例を示す図 本発明の第2の実施形態の全体構成の一例を示す図
まず、本発明の第1の実施形態を説明する。
図1は、本発明によるトレース収集機能を備える計算機システムの構成図である。複数のコア102、103、1041、105から成るマルチコアCPU101と、システム制御機構114と、トレーサ115と、リソース監視機構116を含み、マルチコアCPU101を含む計算機を制御するOS106と、補助記憶装置109に記録された、後述する各種制御・監視プログラムや、システム上で動作する各種プログラム、後述する各種テーブル等をシステム動作時に展開しておくメモリ107と、メモリ107に対し、データの読み書きの制御を行うメモリコントローラ108と、各種プログラムや、後述する各種テーブル等を保存しておく補助記憶装置109と、補助記憶装置へのデータの読み書きの制御を行うI/Oコントローラ110と、CPU101とメモリ107や補助記憶装置109とのデータの受け渡しに使用するシステムバス111と、CPU101の各コア102,103,104,105の、各コアの負荷(使用率)や、バス111等の負荷情報を、後述するトレース統合制御機構115からの制御により収集し、記録するリソース監視機構112と、本システムの制御対象であり、システムの情報を収集するためのトレーサ113と、トレーサによる悪影響を軽減するために、リソース監視機構が収集した負荷情報を元に、プログラム(プロセス)の動作するCPUの割り当て変更スケジューリングを実施するシステム制御機構114と、リソース監視機構112,トレーサ113,システム制御機構114の統合的な制御を実施するトレース統合制御機構115からなる。
図2は、図1で示した本システムのトレース統合制御機構115が実施する、トレーサの制御処理シーケンスである。本処理は、トレーサ統合制御機構開始後、OSのタイマ機能等を使用して周期単位で実行される。開始後、まずステップS201に進み、監視対象別負荷測定処理が実行される。本処理では、リソース監視機構112を用い、負荷情報管理テーブル300に記載されている監視対象について、同じく記載されている監視手法304を用いて、監視対象の負荷を計測し、負荷情報管理テーブル300の内容を更新し、ステップS202スケジュール設定処理に進む。本処理の詳細は、別途図5を用いて説明する。ステップS202のスケジュール設定処理では、システム制御機構114を使い、取得した負荷情報と、プロセスの挙動情報を元に、動作中のシステムのCPUリソースの空き状態を調べ、トレーサ専用にCPUを割り当ててもシステムが十分動作するか評価し、動作可能と判定した場合は、開ける対象のCPU上で動作しているプロセスの、別CPUへの再配置するスケジューリングを実施し、スケジュール内容を図10で示す制御リスト1000として記録する。本ステップの詳細な説明は、図7を用いて別途説明する。本ステップ修了後、ステップS203に進む。ステップS203では、S202で実施されたスケジュール設定処理の結果を元に、n-1個のCPUで、システム上で動作するトレーサ以外のプロセスが動作可能か判定し、動作可能ならばステップS204に、不可能ならばステップS208に遷移する。ステップS204では、既にトレーサが動作しているかどうかを制御情報900のトレーサ動作状態カラムを参照し、判定する。トレーサが動作中の場合は、そのまま処理を終了する。トレーサが停止中の場合には、ステップS205に進む。ステップS205では、OS等が提供する機能、例えばLinuxではtasksetを使用し、制御リスト1000を参照し、動作中のプロセスをバインドするCPUを変更する。変更修了後、ステップS206に進む。ステップS206トレーサ起動処理では、図1で示すトレーサ113を起動し、ステップS207に進む。ステップS207では、制御情報900のトレーサ動作状態906を、停止中から動作中に変更し、変更修了後、処理を終了する。ステップS208では、ステップS204と同様に、既にトレーサが動作しているかどうかを制御情報900のトレーサ動作状態906を参照し、判定する。トレーサが動作中の場合は、ステップS209に進む。トレーサが停止中の場合には、そのまま処理シーケンスを終了する。ステップS209トレーサ停止処理では、図1で示すトレーサ113を停止し、ステップS210に進む。ステップS210では、制御情報900のトレーサ動作状態906を、停止中から動作中に変更し、処理を終了する。
図3は、負荷情報管理テーブルの例である。本例では、CPUの負荷を監視対象にした場合を例にして説明する。負荷情報管理テーブル300は、監視順番と、監視対象数を記録するレコードである監視番号301と、監視対象のカテゴリを記録するレコードである監視対象302と、監視対象の詳細を記録するレコードである監視対象詳細303と、監視対象を監視する具体的手法や、手法を実装したプログラム等を記録するレコードである監視手法304と、リソース監視機構112によって取得したリソース負荷を記録するレコードである負荷305と、リソース統合制御機構115が、システム負荷の割り当て調整を実施する際に、一時的に情報を記録するレコードである予想負荷306からなる。本テーブルは、システム使用前は、補助記憶装置109に記録されており、本発明実行開始時等にメモリ上に展開する等の使い方を一般的にする。
図4は、個別計測結果の例である。本例では、CPUの負荷を監視対象にした場合を例にして説明する。図1に示す、本システム上で動作する全てのプロセスのIDを記録するレコードであるPID401と、PID毎に記録する内容について記録するレコードである監視対象402と、時間毎の負荷情報や、統計解析後の情報等を記録するレコードである負荷403からなる。監視対象402の例としては、各プロセスが与えるCPU負荷を記録するカラム項目であるCPU負荷404と、各プロセスが動作するCPUやCPUコアの名称を記録するカラム項目である動作CPU405と、各プロセスが使用するメモリ量を記録するカラム項目である使用メモリ406から成る。負荷403の例としては、単位時間毎の監視内容を記録するレコード計測値が、計測時間分存在する。また、先計測値の平均値を記録するレコードである平均408と、各項目の最大値を記録するレコードである最大値409からなる。本テーブルも図3同様、システム使用前は、補助記憶装置109に記録されており、本発明実行開始時等にメモリ上に展開する等の使い方を一般的にする。
図5は、図2の監視対象別負荷測定S201処理の詳細を表すシーケンス図である。ステップS501では、負荷情報管理テーブル300の情報を読み込み、ステップS502に遷移する。ステップS502では、ステップS501で取得した情報を元に、監視対象の有無を判断する。無い場合は、処理を終了する。有る場合、ステップS503に進む。ステップS503では、負荷情報管理テーブル300の情報を元に、監視対象の情報、監視手法を読み込み、ステップS504に進む。ステップS504では、ローカル変数iの初期化を行い、ステップS505に進む。ステップS505では、iの値が監視番号の最大値以下か判定する。最大値以下の場合、ステップS506に進む。それ以外の場合には、処理を終了する。ステップS506では、ステップS503で読み込んだ、負荷情報管理テーブル300 の監視手法情報と、監視対象の情報を元に、監視対象から負荷情報を取得する。一般的な例をあげると、Linuxのシステム等における/procファイルシステム以下にあるCPUの負荷情報や、プロセス単位で保有される/proc/[pid]/statの実行時間の情報等を取得する。これら情報を取得の後、ステップS507に進む。ステップS507では、ステップS506で取得した情報を、負荷情報管理テーブル300や、個別計測結果400に記録し、ステップS508に進む。ステップS508では、ローカル変数iをインクリメントし、ステップS505へ進む。
図6は図5のステップS506負荷情報取得の処理例を表わすシーケンス図である。開始後、まずステップS601に進み、/proc/[pid]/statの情報等を、OSの機能等を利用して取得する。例えば、Linuxが動作するシステムで/proc/[pid]/statの項目processor等を参照し、情報を取得、個別計測結果400のPID情報並びに動作CPU情報を更新する。個別計測結果更新後、ステップS602に進む。ステップS602では、プロセスカウント用のローカル変数を設定し、ステップS603に進む。ステップS603では、ローカル変数jが個別計測結果のPIDの最大値以下かどうかを判定する。判定以下の場合はステップS604に進み、そうでない場合は、処理を終了する。ステップS604ではPID=jが、チェックしているシステム上で動作しているかどうかをチェックする。動作している場合はステップS605に進み、動作していない場合は、ステップS607に進む。ステップS605では、プロセスが動作しているCPUが現在評価中のCPUで動作しているプロセスか否かチェックする。現在評価中のCPUで動作している場合は、ステップS606に進み、そうでない場合は、ステップS607に進む。ステップS606では、個別計測結果400に記録されている情報を参照し、負荷情報管理テーブル300の負荷305を更新してステップS607に進む。ステップS607では、ローカル変数をインクリメントしてステップS603に進む。
図7は、図2ステップS202のスケジュール設定処理例を表すシーケンス図である。本シーケンスでは、トレーサによる副作用を軽減するために、CPUコア等の未使用領域を作成するための、プロセス割り当てスケジューリングを実施する。開始後、まずステップS701に進み、負荷情報管理テーブル300の情報を参考に、最も負荷の低いCPU,また、次に負荷の低いCPUを引き当て、制御情報900に登録し、ステップS702にすすむ。ステップS702では、負荷情報管理テーブル700にある、負荷最低なCPU以外のすべてのCPUに対し、ステップS703を実行するために、最小負荷以外のCPUのループに当てはまるかの判定を実施と、ループ実行のためのローカル変数iの更新を実施する。ローカル変数iの値が、負荷情報管理テーブルの監視番号範囲内かつ、最も負荷が低いCPUの監視番号以外の際は、ステップS703に進み、それ以外の場合はステップS704に進む。ステップS703では、余剰CPUリソースという変数に対し、チェック対象のCPUiの余剰CPUリソース(100-CPUiの負荷)を追加する処理を実施する。この処理を、最小の負荷で動作していたCPU以外で実施し、その和を撮ることで、プロセス移動先のCPUがどの程度受け入れられるかを算出する。ステップS704では、負荷最小以外のCPUの空きの総和が、負荷最小のCPUの使用率より大きいか、小さいかを判定する。空きの総和が大きい場合は、負荷最小のCPUで動作していたプロセスの割り付けを、他のCPUにするためのスケジュール処理を実施するため、ステップS705に進む。空きの総和が小さい場合は、そのまま処理を終了する。ステップS705では、個別計測結果400の情報を元に、CPU毎に、プロセス負荷をキーにして、降順にソートを実施し、負荷順リスト800を作成し、ステップS706に進む。ここで、ソートアルゴリズムは何を使用しても構わない。ステップS706では、制御情報900の情報を参照し、ローカル変数iとjにそれぞれ、負荷最小であるCPUの名称、2番目に負荷が低いCPUの名称を割り当て、ステップS707に遷移する。ステップS707では、ローカル変数kに1を代入し、初期化を実施し、ステップS708へ進む。ステップS708では、負荷最小のCPUの負荷k番目のプロセスが有るか無いかの判定を実施する。負荷k番目のプロセスが有る場合は、ステップS709に進み、無い場合は、終了する。ステップS709では、2番目に負荷の低いCPUに、負荷最小のCPUで動作する負荷k番目のプロセスが移動可能か判定する。具体的には、CPUj(2番目に負荷が大きいCPU)の負荷+移動するプロセスkの負荷を足したものが、100%を超えないか判定する。超えない場合、ステップS710に進み、超える場合は終了する。ステップS710では、制御リスト1000に対し、対象プロセスとしてiのk番目のプロセスIDを書きこみ、制御リストの移動前のCPUカラムにiを,移動先のCPUカラムにjを登録し、ステップS711に進む。ステップS711では、負荷情報管理テーブル300の予想負荷のCPU jの予想負荷に、iのk番目の負荷を追加し、ステップS712に進む、ステップS712では、負荷情報管理テーブルの情報を参照に、2番目に負荷が少ないCPUを求め、jを更新し、ステップS713に進む。ステップS713では、kの値をインクリメントしてS708に戻る。
図8は負荷順リストの例である。本例は、CPUの負荷を監視対象にした場合を例にして説明する。監視対象の区別や、管理に使用するレコードである監視番号801と、監視対象のカテゴリを記録するレコードである監視対象802と、監視対象の詳細を記録するレコードである監視対象詳細803と、負荷測定後、監視対象の負荷要因をキーに、降順に並べたリストから構成される順序804から成る。
図9は、制御情報の例である。本例は、CPUの負荷を監視対象にした場合を例にして説明する。本システムの運用上、一時的に記録する項目を記録するレコードである記録項目901と、記録項目に該当する内容を記録するレコードである記録内容902からなる。また、本例の場合は、以下の様な内容が、記録項目901に登録される。負荷最小のCPU名称を記録するカラム負荷最小のCPU903と、2番目に負荷が低いCPUの名称を記録するカラム2番目に負荷が低いCPU904と、余剰CPUリソースの量を記録すカラム余剰CPUリソース905と、トレーサが動作しているか、停止しているかの状態を表すカラムトレーサ動作状態906からなる。
図10は、制御リストの例である。本例は、CPUの負荷を監視対象にした場合を例にして説明する。制御する順番を記録するカラムである制御順序1001と、制御を実施する対象であるプロセスの番号を記録するカラムである対象プロセス1002と、制御対象のプロセスがそれまで動作していたCPU名称を記録するカラムである移動前CPU1003と、制御対象のプロセスを移動させる先のCPU名称を記録する移動先CPU名称1004からなる。
実施例1では、マルチコアのCPUの使用率を例に説明したが、同様にメモリリソースを監視して、トレーサの制御を実施しても構わない。例えばOSがLinuxの場合は、実施例1と同様にメモリサイズの情報を取得することが可能であり、メモリのサイズをトリガーにトレーサの起動終了・停止が可能である。
図11に示すように、リソース監視装置1112や、システム制御装置1113はハードウェア等で実装され、OSに含まれなくても構わない。
図1のリソース監視機構112,トレーサ113,システム制御機構114は、OSの内部に含まれていない、OS上で動作するアプリケーションとして実装されていても構わない。また、トレース統合制御機構115は、OSの機能として実装されていても構わない。
図7で示したスケジューリングアルゴリズムは、一般的なスケジューリングアルゴリズムを実装しても構わない。例えば、動的計画法等の最適化アルゴリズムを採用して、負荷の最適化をしてプロセスを配分してもよい。また、図7では、負荷最小のCPUから、次に負荷の低いCPUに対し、負荷の大きいプロセスから移動させ、移動の都度2番目に負荷の低いCPUをさがし、処理を継続することで、トレーサを動作させるCPU以外の負荷を平均化させる様にしているが、個別計測結果400の項目の一つである平均408と、最大値409を利用し、平均と最大値の差を評価し、差がユーザの定義した値より小さい物とならば、トレーサを共存可能とすることで、更にトレーサの停止する期間を短縮しても構わない。
本発明は、複数のCPUやCPUコアを持つ計算機システムにおいて、プログラム動作履歴(トレース)を収集するトレースシステムとして利用される。
101…CPU
102、103、104、105…コア
106…OS
107…メモリ
108…メモリコントローラ
109…補助記憶装置
110…I/Oコントローラ
111…システムバス
112…リソース監視機構
113…トレーサ
114…システム制御機構
115…トレース統合制御機構
116…リソース監視機構

Claims (6)

  1. マルチコアCPUを持つシステム、マルチCPUで実現される計算機システム上で、ソフトウェアトレーサを用いてトレースを実施するトレースシステムにおいて、上記システムのリソースを監視するリソース監視機構と、上記コア間、上記CPU間を跨いでプロセスの実行場所を制御するシステム制御機構と、上記リソース監視機構が取得した情報を元に、アプリケーションの負荷が無いコアを作るためのプロセススケジューリングを実施し、そのスケジュールの実行制御と、トレーサの実行制御をするトレース統合制御機構を持つことを特徴とするトレースシステム。
  2. 請求項1記載のトレースシステムにおいて、動作中の上記プロセススケジューリングを実施するに際し、CPU負荷を平均的に割り当てるようスケジューリングすることを特徴とするトレースシステム。
  3. 請求項1記載のトレースシステムにおいて、平均処理負荷と、最大負荷を用い、上記最大負荷と平均処理負荷の差がユーザが定義した値より小さい物をトレーサと同時に動作させることを特徴とするトレースシステム。
  4. 請求項1記載のトレースシステムにおいて、上記リソース監視機構、上記システム制御機構、上記トレース統合制御機構が、OSに組み込まれることを特徴とするトレースシステム。
  5. 請求項1記載のトレースシステムにおいて、上記リソース監視機構、上記システム制御機構、上記トレース統合制御機構が、OSに組み込まれないことを特徴とするトレースシステム。
  6. 請求項1記載のトレースシステムにおいて、上記リソース監視機構、上記システム制御機構がハードウェアによって実現され、上記トレーサと上記トレース統合制御機構が、ソフトウェアで実現されることを特徴とするトレースシステム。
JP2010153535A 2010-07-06 2010-07-06 トレースシステム Expired - Fee Related JP5470177B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010153535A JP5470177B2 (ja) 2010-07-06 2010-07-06 トレースシステム
PCT/JP2011/003770 WO2012004954A1 (ja) 2010-07-06 2011-07-01 トレースシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010153535A JP5470177B2 (ja) 2010-07-06 2010-07-06 トレースシステム

Publications (2)

Publication Number Publication Date
JP2012018438A true JP2012018438A (ja) 2012-01-26
JP5470177B2 JP5470177B2 (ja) 2014-04-16

Family

ID=45440948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010153535A Expired - Fee Related JP5470177B2 (ja) 2010-07-06 2010-07-06 トレースシステム

Country Status (2)

Country Link
JP (1) JP5470177B2 (ja)
WO (1) WO2012004954A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014002177A1 (ja) * 2012-06-26 2014-01-03 東芝三菱電機産業システム株式会社 データ収集システム、データ収集装置、データ収集システムプログラム、及びデータ収集プログラム
EP2719585A1 (en) 2012-10-10 2014-04-16 Kabushiki Kaisha Tokai Rika Denki Seisakusho Electronic key registration system
US9460133B2 (en) 2012-06-26 2016-10-04 Toshiba Mitsubishi-Electric Industrial Systems Corporation Data management apparatus, data management method and data management program
US9710537B2 (en) 2012-06-26 2017-07-18 Toshiba Mitsubishi-Electric Industrial Systems Corporation Data collection system and data collection system program
US10055477B2 (en) 2012-06-26 2018-08-21 Toshiba Mitsubishi-Electric Industrial Systems Corporation Data collection apparatus and data collection program

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI625622B (zh) 2013-10-31 2018-06-01 聯想企業解決方案(新加坡)有限公司 在多核心處理器系統與運作多核心處理器系統的電腦實施方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11202988A (ja) * 1998-01-13 1999-07-30 Hitachi Ltd システム消費電力制御方法
JP2000148533A (ja) * 1998-11-12 2000-05-30 Nec Corp マルチプロセッサシステムで用いられるトレース方法及びトレース装置
JP2005528691A (ja) * 2002-05-31 2005-09-22 ベリタス オペレーティング コーポレーション サーバ連結環境のための業務継続ポリシー
JP2006113828A (ja) * 2004-10-15 2006-04-27 Hitachi Ltd 作業負荷管理可能なクラスタシステム
JP2008015958A (ja) * 2006-07-10 2008-01-24 Mitsubishi Electric Corp 制御装置、制御装置のプロセス制御方法およびプロセス制御プログラム

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3987517B2 (ja) * 2003-09-02 2007-10-10 株式会社東芝 計算機システム及びクラスタシステム用プログラム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11202988A (ja) * 1998-01-13 1999-07-30 Hitachi Ltd システム消費電力制御方法
JP2000148533A (ja) * 1998-11-12 2000-05-30 Nec Corp マルチプロセッサシステムで用いられるトレース方法及びトレース装置
JP2005528691A (ja) * 2002-05-31 2005-09-22 ベリタス オペレーティング コーポレーション サーバ連結環境のための業務継続ポリシー
JP2006113828A (ja) * 2004-10-15 2006-04-27 Hitachi Ltd 作業負荷管理可能なクラスタシステム
JP2008015958A (ja) * 2006-07-10 2008-01-24 Mitsubishi Electric Corp 制御装置、制御装置のプロセス制御方法およびプロセス制御プログラム

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014002177A1 (ja) * 2012-06-26 2014-01-03 東芝三菱電機産業システム株式会社 データ収集システム、データ収集装置、データ収集システムプログラム、及びデータ収集プログラム
CN103988137A (zh) * 2012-06-26 2014-08-13 东芝三菱电机产业系统株式会社 数据收集系统、数据收集装置、数据收集系统程序、以及数据收集程序
TWI468885B (zh) * 2012-06-26 2015-01-11 Toshiba Mitsubishi Elec Inc 資料收集系統、資料收集裝置、資料收集系統程式及資料收集程式
JP5684950B2 (ja) * 2012-06-26 2015-03-18 東芝三菱電機産業システム株式会社 データ収集システム及びデータ収集システムプログラム
JPWO2014002177A1 (ja) * 2012-06-26 2016-05-26 東芝三菱電機産業システム株式会社 データ収集システム及びデータ収集システムプログラム
US9460133B2 (en) 2012-06-26 2016-10-04 Toshiba Mitsubishi-Electric Industrial Systems Corporation Data management apparatus, data management method and data management program
US9710537B2 (en) 2012-06-26 2017-07-18 Toshiba Mitsubishi-Electric Industrial Systems Corporation Data collection system and data collection system program
US10055477B2 (en) 2012-06-26 2018-08-21 Toshiba Mitsubishi-Electric Industrial Systems Corporation Data collection apparatus and data collection program
EP2719585A1 (en) 2012-10-10 2014-04-16 Kabushiki Kaisha Tokai Rika Denki Seisakusho Electronic key registration system

Also Published As

Publication number Publication date
WO2012004954A1 (ja) 2012-01-12
JP5470177B2 (ja) 2014-04-16

Similar Documents

Publication Publication Date Title
US10810051B1 (en) Autoscaling using file access or cache usage for cluster machines
Jeon et al. Analysis of {Large-Scale}{Multi-Tenant}{GPU} clusters for {DNN} training workloads
CA2963088C (en) Apparatus and method for scheduling distributed workflow tasks
JP5470177B2 (ja) トレースシステム
Chen et al. Improving MapReduce performance using smart speculative execution strategy
CN104915407B (zh) 一种基于Hadoop多作业环境下的资源调度方法
US20180136842A1 (en) Partition metadata for distributed data objects
US7979864B2 (en) Apparatus for setting used license of executing job into unused license state and allocating the set unused license to a to be executed job based on priority
US20210081248A1 (en) Task Scheduling
CN104516475A (zh) 用于管理多核片上系统上的全局芯片功率的方法和装置
JP2020194524A (ja) アクセスリクエストを管理するための方法、装置、デバイス、および記憶媒体
WO2012154177A1 (en) Varying a characteristic of a job profile relating to map and reduce tasks according to a data size
US11023281B2 (en) Parallel processing apparatus to allocate job using execution scale, job management method to allocate job using execution scale, and recording medium recording job management program to allocate job using execution scale
JP2016042284A (ja) 並列計算機システム、管理装置、並列計算機システムの制御方法及び管理装置の制御プログラム
US20140325520A1 (en) Application thread to cache assignment
Wang et al. Design and implementation of an analytical framework for interference aware job scheduling on apache spark platform
Yang et al. Improving Spark performance with MPTE in heterogeneous environments
Mon et al. Clustering based on task dependency for data-intensive workflow scheduling optimization
JP6477260B2 (ja) アプリケーションを実行する方法及びリソースマネジャ
Baresi et al. Fine-grained dynamic resource allocation for big-data applications
Rajan et al. Designing self-tuning split-map-merge applications for high cost-efficiency in the cloud
Thamsen et al. Continuously improving the resource utilization of iterative parallel dataflows
JP5692355B2 (ja) コンピュータシステム、制御システム、制御方法および制御プログラム
KR102195886B1 (ko) 분산 처리 시스템 및 이의 동작 방법
CN112416596A (zh) 一种节点调度方法、装置及设备

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120517

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130730

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140203

LAPS Cancellation because of no payment of annual fees