JP2011521519A - データ削除によるタイミング不一致の同期 - Google Patents

Abstract

あるデバイスによってデータが供給されるレートと、そのデータが別のデバイスによって処理されるレートとは、異なる場合がある。たとえば、送信デバイスは送信クロックに従ってデータを送信し、送信されたデータを受信する受信デバイスは受信クロックに従ってデータを処理する場合がある。送信クロックと受信クロックとの間にタイミング不一致がある場合、受信デバイスは、それがデータを処理するよりも速くまたは遅くデータを受信する可能性がある。そのような場合、受信データの処理に関係するエラーが生じる可能性がある。このようなタイミング不一致に対処するために、受信デバイスは、受信データからデータを削除するか、または受信データにデータを挿入することができる。これらの動作とともに、受信デバイスは、挿入または削除が結果として生じる出力信号に対して及ぼす可能性がある悪影響を緩和するように、挿入点または削除点において、あるいはその近くで受信データを修正することができる。

Description

米国特許法第１１９条に基づく優先権の主張
本出願は、その開示が参照により本明細書に組み込まれる、２００８年４月１５日に出願され、弁理士整理番号第０８０２５２Ｐ１号を付与された、同一出願人が所有する米国特許仮出願第６１／０４５，１９７号の利益および優先権を主張する。

本出願は、一般にデータ処理に関し、より詳細には、限定はしないが、データ同期に関する。

序論
データ通信システムでは、指定された通信媒体を介してあるデバイスから別のデバイスにデータを送信することができる。ここで、データを送信するデバイス（たとえば、ソースデバイス）は、送信クロックに基づいてデータを生成することができる。いくつかのシステムでは、ソースデバイスは、送信クロック信号を送信することなしにデータを送信する。そのような場合、データを受信するデバイス（たとえば、宛先デバイス）は、受信データを処理するために、それ自体の受信クロックを使用することができる。しかしながら、受信クロックと送信クロックとが同期されない場合、ソースデバイスがデータを送信するレートと、宛先デバイスが受信データを処理するレートとの間にタイミング不一致が生じる可能性がある。

このようなタイミング不一致は受信データのエラーをもたらすことがある。たとえば、受信データを宛先デバイスのバッファに記憶し、受信クロックを使用してバッファから読み出すことができる。受信クロックが送信クロックより遅れる（たとえば、より遅い）場合は、宛先デバイスにおいてバッファオーバーフロー状態が生じる可能性がある。逆に、受信クロックが送信クロックより先行する（たとえば、より速い）場合は、受信機においてバッファアンダーフロー状態が生じる可能性がある。いくつかのタイプのデータ（たとえば、ストリーミングオーディオ）の場合、そのようなデータオーバーランまたはアンダーランによって生じるデータエラーは、受信データから生成される出力信号（たとえば、オーディオ信号）にひずみを生じさせることがある。

タイミング不一致の問題に対処するための１つの技法は、何らかの方法で（たとえば、直接またはデータストリームを介して）送信クロックを宛先デバイスにおいて利用できるようにすることである。この場合、宛先デバイスは、受信データを処理するために、送信クロック、または送信クロックに同期されるクロックを使用する。しかしながら、実際問題として、そのような技法を実装するのは比較的複雑な場合がある。そのような技法は、宛先デバイスが、（たとえば、各々がそれ自体の送信クロックを有する）複数のソースからデータを受信する場合、より一層複雑になることがある。したがって、この技法に関連する複雑さは、いくつかの適用例では、たとえば、結果として生じるハードウェアコストの増加、場合によってはバッテリ寿命の短縮により、この技法を望ましくないものにすることがある。

そのようなタイミング不一致に対処するための別の技法は、動的タイムワープを使用して受信バッファを修正することを含む。タイムワープは、データを所望のデータレートで与えるために、受信されたサンプルをアップサンプリングおよびダウンサンプリングすることによってバッファのサイズを修正することを含む。しかしながら、タイムワープは、スペクトル領域処理、または時間領域における自己相関方法を伴う。これらのプロセスは計算コストが高く、追加のデータ処理遅延を生じるので、タイムワープは、いくつかの適用例では実際的な解決策にならない可能性がある。

本開示のいくつかの例示的な態様に関する概要について以下で説明する。本明細書で使用する態様という用語は、本開示の１つまたは複数の態様を指すことがある。

本開示は、いくつかの態様では、受信データに関連するタイミング不一致をなくすために受信データを修正することに関する。たとえば、受信データを処理するために使用される受信クロックに受信データがより良く同期されるように、送信クロックに同期される送信データを受信機において修正することができる。

本開示は、いくつかの態様では、受信データに関連するタイミング不一致を補償するために、受信データからデータを削除することに関係する。この技法は、たとえば、受信クロックの動作周波数が送信クロックの動作周波数よりも遅い場合に使用できる。ここで、削除されたデータの代わりに、削除されたデータに基づく代用データを受信データに追加することができる。次いで、得られたデータを出力信号に変換し、指定された出力デバイス（たとえば、オーディオスピーカ）に供給することができる。このようにして受信データを修正することによって、データの削除によって生じた、出力信号中のアーティファクトの悪影響を緩和することができる。

本開示は、いくつかの態様では、受信データに関連するタイミング不一致を補償するために、受信データにデータを挿入することに関係する。この技法は、たとえば、受信クロックの動作周波数が送信クロックの動作周波数よりも速い場合に使用できる。ここで、挿入点において受信データに挿入されるデータは、その挿入点の近傍の（たとえば、それに隣接する）データに基づくことができる。次いで、得られたデータを出力信号に変換し、指定された出力デバイス（たとえば、オーディオスピーカ）に供給することができる。このようにして受信データを修正することによって、データの挿入によって生じた、出力信号中のアーティファクトの悪影響を緩和することができる。

本開示のこれらおよび他の例示的な態様について、以下の詳細な説明および添付の特許請求の範囲、ならびに添付の図面において説明する。

データ送信システムの一例のいくつかの態様を示す簡略ブロック図。 受信データ動作の一例のいくつかの態様の流れ図。 削除回路の一例のいくつかの態様を示す簡略ブロック図。 挿入回路の一例のいくつかの態様を示す簡略ブロック図。 挿入回路の一例のいくつかの態様を示す簡略ブロック図。 通信構成要素の一例のいくつかの態様の簡略ブロック図。 本明細書で教示する、タイミング動作を与えるように構成された例示的な装置のいくつかの例示的な態様の簡略ブロック図。 本明細書で教示する、タイミング動作を与えるように構成された例示的な装置のいくつかの例示的な態様の簡略ブロック図。

慣例により、図面中に示された様々な特徴は一定の縮尺で描かれていないことがある。したがって、様々な特徴の寸法は、分かりやすいように任意に拡大または縮小されることがある。さらに、図面のいくつかは、分かりやすいように簡略化されることがある。したがって、図面は、所与の装置（たとえば、デバイス）または方法の構成要素のすべてを示しているわけではない。最後に、明細書および図の全体にわたって同じ特徴を示すために同じ参照番号が使用されることがある。

本開示の様々な態様について以下で説明する。本明細書の教示は多種多様な形態で実施でき、本明細書で開示されている特定の構造、機能、またはその両方は代表的なものにすぎないことは明らかであろう。本明細書の教示に基づいて、本明細書で開示される態様は他の態様とは独立に実装できること、およびこれらの態様のうちの２つ以上を様々な方法で組み合わせることができることを、当業者なら諒解されたい。たとえば、本明細書に記載の態様をいくつ使用しても、装置を実現し、または方法を実施することができる。さらに、本明細書に記載の態様のうちの１つまたは複数に加えて、あるいはそれら以外の他の構造、機能、または構造および機能を使用して、そのような装置を実現し、またはそのような方法を実施することができる。さらに、態様は、請求項の少なくとも１つの要素を備えることができる。上記の一例として、いくつかの態様では、データ処理方法は、データのセットに関連するタイミング不一致を識別することと、データのセットと相関するデータを与えるためにデータのセットを処理することと、タイミング不一致を緩和するために、相関するデータをデータのセットに挿入することとを備える。いくつかの態様では、この場合、データのセットは、シグマデルタ変調されたサンプルを備えることができる。また、いくつかの態様では、データ処理方法は、データの第１のセットに関連するタイミング不一致を識別することと、データの第１のセットのうち、識別されたタイミング不一致に応答して置換すべきデータを識別することと、識別されたデータに基づいてデータの第２のセットを生成することと、タイミング不一致を緩和するために、識別されたデータをデータの第２のセットで置換することとを備える。この場合、いくつかの態様では、データの第１のセットは、シグマデルタ変調されたサンプルを備えることができる。

説明のために、以下の説明では、あるデバイスが別のデバイスからデータを受信するデータ処理システムの様々な構成要素および動作について説明する。たとえば、ソースデバイス（たとえば、データを生成するデバイスまたはデータをフォワーディングするデバイス）は、伝送媒体（たとえば、ワイヤード、ワイヤレス、または光学媒体）を介して、宛先デバイス（たとえば、出力信号を生成するためにデータを処理するデバイス）に、データを送信することができる。本明細書の教示は、ある構成要素から別の構成要素に情報が送信される様々なタイプの情報処理システムに適用可能とすることができることを諒解されたい。たとえば、本明細書の教示は、ワイヤレスまたはワイヤード通信システム、（たとえば、記憶媒体から何らかの方法でデータを処理するデバイスにデータが送信される）データ記憶システム、または情報を処理する何らかの他の装置において採用できる。

図１では、通信システム１００は、宛先デバイス１０４にデータを送信するソースデバイス１０２を含む。たとえば、ソースデバイス１０２は、宛先デバイス１０４の受信機１０８（たとえば、ワイヤレストランシーバの構成要素）または何らかの他のタイプのデータシンクにデータを送信する送信機１０６（たとえば、別のワイヤレストランシーバの構成要素）または何らかのタイプのデータドライバを含むことができる。いくつかの実装形態では、システム１００は、オーディオデータストリームを１つまたは複数のワイヤレスイヤホン（たとえば、ワイヤレスヘッドセット）にワイヤレスに送信するワイヤレスオーディオソース（たとえば、オーディオプレーヤまたはオーディオ受信機）を備える。

いくつかの態様では、ソースデバイス１０２および宛先デバイス１０４は、それぞれのクロック信号に基づいてデータを処理する。たとえば、送信機１０６（たとえば、符号器を備える）は、ソースデータビット（たとえば、シンボル）を、ソースバッファ１１０に記憶されたデータから、送信クロック１１２に基づく（たとえば、同期される）レートで生成することができる。したがって、受信機１０８は、その受信信号から導出されたデータを、送信クロック１１２に基づくレートで受信バッファ１１４に記憶することができる。しかしながら、受信機１０８の出力デバイス１１６（たとえば、復号器を備える）は、受信バッファ１１４からのデータを、受信クロック１１８に基づく（たとえば、同期される）レートで処理することができる。

送信クロック１１２と受信クロック１１８との間にタイミング不一致がある場合、出力デバイス１１６は、受信バッファ１１４からのデータが受信バッファに記憶されるレートよりも速いレートまたは遅いレートでデータを処理する（たとえば、取り出す）ことがある。したがって、バッファオーバーラン（たとえば、オーバーフロー）状態またはバッファアンダーラン（たとえば、アンダーフロー）状態は、宛先デバイス１０４において時々生じることがある。したがって、出力デバイス１１６が受信バッファ１１４からデータを取り出すとき、いくつかの時点において、データが受信バッファ１１４から読み出される前に破棄されること（バッファオーバーランの場合）、または、いくつかの時点において、受信バッファ１１４が、読み出すべき利用可能なデータを有していないこと（バッファアンダーランの場合）がある。

場合によっては、バッファオーバーラン状態またはバッファアンダーラン状態により、出力デバイス１１６が受信データに基づいて生成する出力信号中に望ましくないアーティファクトが生じること、または、これらの状態により通信の損失が生じることがある。前者のシナリオの例として、データがオーディオデータを備える場合、得られたオーディオ信号が、オーディオストリーム中に、なくなっているビットまたは余分のビットに起因する（たとえば、一般にクリックおよびポップと呼ばれる）ひずみを有することがある。特に、低ビット幅（たとえば、１ビット）符号化システムでは、オーディオ品質は、送信クロックと受信クロックとの間の不一致に特に敏感であることがある。

バッファオーバーラン状態またはバッファアンダーラン状態を生じるタイミング不一致の影響を緩和するために、宛先デバイス１０４は、受信バッファ１１４からのデータが出力デバイス１１６に供給される前にデータを処理する同期回路１２０（たとえば、ソース復号化回路の構成要素）を含む。以下でより詳細に説明するように、同期回路１２０は、タイミング不一致を緩和するために、適宜に、受信バッファ１１４から読み出されたデータにデータを挿入すること、または読み出されたデータからデータを除去することができる。そのようなデータをいつ挿入または削除すべきかを判断するために、受信データに関連するタイミング不一致を示す情報を同期回路１２０に与えることができる。たとえば、同期回路１２０は、バッファステータス情報（たとえば、バッファオーバーラン指示またはバッファアンダーラン指示）を受信バッファ１１４から受信することができる。

次に、システム１００の例示的な動作について、図２のフローチャートに関連してより詳細に説明する。便宜上、図２の動作（または、本明細書で論じるかまたは教示する他の動作）については、特定の構成要素（たとえば、図１、および図３〜図５で説明する構成要素）によって実行されるものとして説明する。ただし、これらの動作は、他のタイプの構成要素によって実行でき、異なる個数の構成要素を使用して実行できることを諒解されたい。また、本明細書で説明する動作の１つまたは複数は、所与の実装形態では採用されない場合があることを諒解されたい。

ブロック２０２で表されるように、宛先デバイス１０４（図１）は、ソースデバイス１０２からデータを送信クロック１１２に基づくレートで受信する。したがって、受信機１０８は、データをこのレートで受信バッファ１１４に記憶することができる。上述のように、このデータを受信バッファ１１４から受信クロック１１８に基づくレートで読み出すことができる。

図２のブロック２０４で表されるように、宛先デバイス１０４は、受信データ（たとえば、受信バッファ１１４中のデータ）に関連するタイミング不一致があるかどうかを判断する。上述のように、このタイミング不一致は、送信クロック１１２と受信クロック１１８との間のタイミング不一致に対応することができる。このタイミング不一致を検出するために、同期回路１２０は、データが同じレートで受信バッファ１１４に書き込まれ出されているかどうかを判断するために、受信バッファ１１４（たとえば、先入れ先出し方式メモリ）のバッファステータスを監視することができる。

いくつかの態様では、バッファステータスは、データが受信バッファ１１４から読み出されるよりも速く、データが受信バッファ１１４に書き込まれていることを示すバッファオーバーラン指示を備えることができる。そのような指示は様々な形態をとることができる。場合によっては、バッファオーバーラン指示は、受信バッファがあるレベルを超えて一杯であること（たとえば、受信バッファ１１４が充填率７５％を超えていること）を示す「ウォーターマーク」に関係することができる。場合によっては、バッファオーバーラン指示はバッファフル指示を備えることができる。

いくつかの態様では、バッファステータスは、データが受信バッファ１１４から書き込まれるよりも速く、受信バッファ１１４によってデータが読み出されていることを示すバッファアンダーラン指示を備えることができる。そのような指示は様々な形態をとることができる。場合によっては、バッファアンダーラン指示は、受信バッファがあるレベルを超えて枯渇していること（たとえば、受信バッファ１１４が充填率２５％未満であること）を示す「ウォーターマーク」に関係することができる。場合によっては、バッファアンダーラン指示はバッファエンプティ指示を備えることができる。

ブロック２０６で表されるように、タイミング不一致がない場合、同期回路１２０は単に受信バッファ１１４からのデータをその元の形態で出力する。上述のように、このデータを、（たとえば、スピーカまたは何らかの他の構成要素に出力信号を供給するために）指定された方法でデータを処理する出力デバイス１１６に送信することができる。

ブロック２０８で表されるように、タイミング不一致がある場合、同期回路１２０は、バッファアンダーランがあるかまたはバッファオーバーランがあるかに応じて、受信バッファ１１４から受信したデータにデータを挿入するかまたはデータを削除する。バッファオーバーランに応答して実行できる例示的な動作について、ブロック２１０〜２１６および図３に示す（たとえば、同期回路１２０に対応する）回路３００に関連して説明する。バッファアンダーランに応答して実行できる例示的な動作について、ブロック２１８〜２２６ならびにそれぞれ図４および図５に示す（たとえば、同期回路１２０に対応する）回路４００および５００に関連して説明する。

いくつかの態様では、バッファオーバーランに応答してデータ（たとえば、１つまたは複数のデータサンプル）を削除するプロセスは、削除が関連する出力信号にどのような影響を及ぼすかを考慮に入れる方法で、削除されたデータに隣接するデータを修正することを含むことができる。たとえば、入力データ（たとえば、受信バッファ１１４からのデータ）のセットから所与のサンプルが除去されると、削除されたサンプルの近傍の１つまたは複数のサンプルの値を、削除されたサンプルの値と（１つまたは複数の）隣接サンプルの（１つまたは複数の）値とに基づいて調整することができる。したがって、削除プロセスは、入力データのセットのサブセット（たとえば、削除されたサンプルおよびその（１つまたは複数の）隣接サンプル）を（たとえば、１つまたは複数の修正隣接サンプルに対応する）データの新しいセットで置換することを含むことができ、データの新しい置換セットはそのサブセットに基づく。このようにして置換データを生成することによって、得られたデータに基づいて生成される出力信号中のアーティファクト（たとえば、ひずみ）を緩和することができる。

したがって、図２のブロック２１０で表されるように、この置換プロセスは、最初に、バッファオーバーランが示された場合に置換すべき入力データのセットの部分を識別することを含むことができる。この識別プロセスは様々な方法で実装できる。たとえば、場合によっては、バッファオーバーランの指示を受信した後で置換すべきデータの識別を行うことができる。逆に、場合によっては、潜在的な置換のためのデータの予備識別をより連続的に行うことができる。これらの後者の場合、バッファオーバーラン指示が受信されると、潜在的な置換のために現在識別されているデータが、次いで置換すべきデータとして識別される。この後者のシナリオの一例について、図３に関連して以下でより詳細に説明する。

図２のブロック２１２で表されるように、置換すべきデータが識別されると、識別されたデータに基づいて交換データのセットが生成される。入力ビットストリームの場合の簡略化された例として、５ビットのセットが置換のために識別され、中央のビットが削除の対象である。したがって、４ビットの交換セットが生成され、交換セット中の各ビットの値は識別された５ビットの値に基づくことができる。このシナリオの一例については、図３に関連して以下でより詳細に説明する。

ブロック２１４で表されるように、次いで、識別されたデータの代わりに、置換データをデータの入力セットに代入する。次いで、ブロック２１６で表されるように、得られたデータを出力する。ここで、出力データは入力データよりもデータが少ないので、入力データが受信されたレートよりも遅いデータレートで、出力データを出力することができる。したがって、出力データレートは、出力データが処理される（たとえば、バッファオーバーランシナリオにおける送信クロックよりも遅い受信クロックに基づく）レートに、より効果的に一致することができる。

次に図３の例を参照すると、回路３００は、（たとえば、受信バッファ１１４から）入力データ３０４を受信し、出力データ３０６を（たとえば、出力デバイス１１６に）出力するデータコントローラ３０２を含む。データコントローラ３０２はまた、タイミング不一致識別器３１０がバッファオーバーランを検出したときはいつでも、識別器３１０から（たとえば、受信バッファ１１４中の論理の形態をとることができる）バッファオーバーラン指示３０８を受信する。

バッファオーバーランが示されない場合、データコントローラ３０２は入力データ３０４をその元の形態で出力する。たとえば、バッファオーバーラン指示３０８に応答して、マルチプレクサ（「ＭＵＸ」）３１２は、遅延した入力データ３０４Ａを使用して出力データ３０６を与えることができる。

バッファオーバーランが示された場合、データコントローラ３０２は、データジェネレータ３１４と協働して、出力データ３０６の有効データレートが、出力データ３０６が（たとえば、出力デバイス１１６によって）処理されるレートにより良く一致するように、入力データ３０４からデータ（たとえば、データサンプル）を削除する。上述のように、単に入力データ３０４からデータを削除するのではなく、データジェネレータ３１４は、バッファオーバーランが示されたときに、削除すべきデータの近傍のデータのセットの代わりに得られた置換データ３１６が出力されるように、このデータのセットを修正する。回路３００では、マルチプレクサ３１２は、元の遅延した入力データ３０４Ａの代わりに置換データ３１６を出力することによって、この置換演算を実行する。このようにして入力データ３０４を修正することによって、回路３００は、修正がない場合に、出力データ３０６に基づいて生成される出力信号中に生じる可能性があるアーティファクトを緩和することができる。

本明細書の教示によれば、置換データを生成するために様々な技法を採用することができる。図３の例では、データジェネレータ３１４は、５つの入力データ値のセットに基づいて（たとえば、４つのデータ値からなる）置換データ３１６を生成する。ここで、データコントローラ３０２は、入力データ３０４を矢印３２０の方向にシフトする５つのセルシフトレジスタ３１８を含む。したがって、各データ値がシフトレジスタ３１８の最後（右端）のセルに達すると、得られた遅延したデータ３０４Ａがマルチプレクサ３１２に供給される。上述のように、バッファオーバーラン指示３０８がアクティブでないとき、マルチプレクサ３１２は単に遅延したデータ３０４Ａを出力データ３０６として出力する。

シフトレジスタ３１８の各セルの内容は、５つの下向き矢印によって示されるようにデータジェネレータ３１５に供給される。したがって、シフトレジスタ３１８は、バッファオーバーランが示された場合に置換できるデータのセットを連続的に識別することができる。ここで、各入力データ値がシフトレジスタ３１８の第１の（左端の）セルに読み込まれると、潜在的に置換されるデータの新しいセットが識別される。

中央のセルＶ（ｉ）にＸで表されるように、このセルのデータを削除対象として選択することができる。この場合、セルＶ（ｉ）およびその隣接セルＶ（ｉ−２）、Ｖ（ｉ−１）、Ｖ（ｉ＋１）、およびＶ（ｉ＋２）は、４つのデータ値を備える置換データ３１６を生成するためにデータジェネレータ３１４が使用するデータ値を保持することができる。次いで、データジェネレータ３１４は、置換データ３１６を（たとえば、受信クロック１１８に基づく）適切なレートでマルチプレクサ３１２にシフトすることができる。次いで、バッファオーバーラン指示３０８が受信されたときはいつでも、マルチプレクサ３１２は、置換データ３１６が出力データ３０６として出力されるように、その入力を切り替えることができる。

識別されたデータ（たとえば、Ｖ（ｉ−２）〜Ｖ（ｉ＋２））に応じて置換データ３１６を定義するために様々なアルゴリズムを採用することができる。たとえば、置換データを、識別されたデータの重み付き結合および／または線形結合として定義することができる。いくつかの態様では、除去されたデータに含まれている情報を残りのデータ中に保持するために、データを削除する前に、除去されたデータに関連する近傍に平滑化フィルタを適用することができる。平滑化フィルタのためのフィルタタップは、削除されたデータに関する適切な（たとえば、最大の）情報がその直接の近隣中に保持されるような方法で設計することができる。

場合によっては、識別されたデータに対してマスク演算を実行することによって、置換データを定義することができる。代表的なマスク演算を式１に示す。

式１
Ｖ_ｍｏｄ（ｉ−１）＝＜Ｃ_１，Ｖ（ｉ−２：ｉ）＞
Ｖ_ｍｏｄ（ｉ＋１）＝＜Ｃ_１，Ｖ（ｉ＋２：ｉ）＞
Ｖ_ｍｏｄ（ｉ−２）＝＜Ｃ_２，Ｖ（ｉ−２：ｉ）＞
Ｖ_ｍｏｄ（ｉ＋２）＝＜Ｃ_２，Ｖ（ｉ＋２：ｉ）＞
ここで、Ｖ_ｍｏｄ（ｉ−２）、Ｖ_ｍｏｄ（ｉ−１）、Ｖ_ｍｏｄ（ｉ＋１）、およびＶ_ｍｏｄ（ｉ＋２）は、置換データ値（たとえば、修正された近隣値）を備える。Ｃ_１およびＣ_２は、重み係数（たとえば、Ｃ_１＝｛０．２５、０．２５、０．２５｝およびＣ_２＝｛０．７、０．２、０．１｝）である。演算子＜ａ，ｂ＞はベクトルａとベクトルｂとの内積を表す。

いくつかの態様では、データ削除演算は、所与のデータ値を表すビット数の変化を含むことがある。たとえば、場合によっては、入力データ３０４は、（たとえば、＋１または−１の値を有する）所与のビットが所与のデータサンプルを表す、ビットのストリームを備える。そのような例は、図３の入力データ３０４ではバス幅「１」によって表される。この場合、遅延した入力データ３０４Ａも１ビット幅のビットストリームを備えることができる。

一方、置換データ３１６は、置換データ３１６の所与の値は複数のビットおよび／または重みの結合に基づくことができるので、（図３においてバス幅「ｎ」によって表される）マルチビットストリームを備えることができる。一例として、式１において、Ｖ_ｍｏｄ（ｉ−１）は、整数値（たとえば、＋１または−１）に等しくはならない、Ｖ（ｉ−２）、Ｖ（ｉ−１）、およびＶ（ｉ）の結合に基づくことができる。したがって、回路３００の出力は、図３の出力データ３０６ではバス幅「ｎ」で表されるように、マルチビットデータを備えることができる。この場合、マルチプレクサ３１２が遅延した入力データ３０４Ａを出力しているときは、マルチビット出力データ３０６は単に＋１または−１（または何らかの他の適当な１ビット値）の値を表すことができる。

上記に鑑みて、回路３００に続く任意の回路（たとえば、出力デバイス１１６）を、マルチビットデータを処理するように構成することができる。たとえば、出力デバイス１１６は、マルチビットデータをシグマデルタ変調（「ＳＤＭ」）ビットストリームに変換するシグマデルタ変調器を含むことができる。このＳＤＭ信号は、次いで、出力デバイス１１６または何らかの他のデバイスの指定された構成要素（たとえば、オーディオ出力を与えるためのスピーカ）に供給できる。

本明細書の教示は、様々なタイプの入力データを処理するために使用できる。たとえば、いくつかの態様では、オーバーサンプリングされたノイズ整形サンプルを処理するために、本明細書の教示を採用することができる。ここで、オーバーサンプリングという用語は、ナイキストレートを超えるサンプリングを指す。また、いくつかの態様では、ノイズ整形という用語は、信号に関連するノイズフロアを効果的に低減するために、所与の帯域幅（たとえば、２０ｋＨｚ）の信号に関連するエネルギーをより大きい帯域幅（たとえば、３２０ｋＨｚ）に広げるための技法（たとえば、フィルタ処理技法）に関係する。ＳＤＭサンプルは、オーバーサンプリングされたノイズ整形サンプルの一例である。一例として、４８ｋＨｚで１６ビットパルス符号変調（「ＰＣＭ」）データによって表すことができるデータストリームは、約１ＭＨｚで１ビットＳＤＭストリームによって表すことができる。

次に、図２を再び参照すると、アンダーラン状態を補償するためにデータを挿入することに関係する代表的な動作が説明されている。いくつかの態様では、データ（たとえば、１つまたは複数のデータサンプル）を挿入するプロセスは、挿入が関連する出力信号にどのような影響を及ぼすかを考慮に入れる方法で、挿入すべきデータを定義することを含むことができる。たとえば、所与のサンプルが入力データ（たとえば、受信バッファ１１４中のデータ）のセットに挿入されるとき、挿入点の近傍の（たとえば、先行するおよび／または後続する）１つまたは複数のサンプルの（１つまたは複数の）値に応じて挿入サンプルの値を定義することができる。したがって、挿入サンプルの値を挿入サンプルの（１つまたは複数の）隣接サンプルの（１つまたは複数の）値に相関させることができる。このようにして挿入データを生成することによって、得られた出力データに基づいて生成される出力信号中のアーティファクト（たとえば、ひずみ）を緩和することができる。

説明のために、図２の動作について、図４の回路４００に関連して説明する。ここで、データプロセッサ４０２は、入力データ４０６を処理することによって挿入データ４０４（たとえば、１つまたは複数のデータサンプル）を生成する。データ挿入器４０８は、タイミング不一致識別器４１２がバッファアンダーラン指示４１４を与えたときに出力データ４１０を与えるために入力データ４０６に挿入データ４０４を挿入する。

図２のブロック２１８で表されるように、データ挿入プロセスは、最初に入力データのセット中の挿入点を識別することを含むことができる。この識別プロセスは様々な方法で実装できる。たとえば、場合によっては、バッファアンダーラン指示を受信した後で挿入点の識別を行うことができる。逆に、場合によっては、潜在的な挿入点の予備識別をより連続的に行うことができる。たとえば、データプロセッサ４０２が入力データ４０６の各新しいデータ値（たとえば、データサンプル）を受信すると、データプロセッサ４０２は、入力データ４０６が通過する待ち行列中の新しい挿入点を識別することができる。そのような場合、バッファアンダーラン指示４１４が受信されると、次いで、潜在的な挿入のために現在識別されている入力データ中の点を実際の挿入点として識別することができる。

図２のブロック２２０、２２２、および２２４は、挿入点の近傍においてデータのセットと相関する挿入データを生成することに関係する。この挿入データは様々な方法で生成できる。たとえば、場合によっては、データプロセッサ４０２は、データのセットに関連する平均に基づいて挿入データを定義することができる。このようにして、挿入データの値は、いくつかの態様では隣接データの値に対応する。

場合によっては、挿入データは、その値が入力データに関連するＰＣＭ等価物（たとえば、ＰＣＭ近似）に対応するセットとすることができる。たとえば、オーバーサンプリングされたストリーム（たとえば、ＳＤＭストリーム）中の所与の点の周りの連続するサンプルのセットの平均は、その点における基礎をなす信号のＰＣＭ値に対応する。言い換えれば、オーバーサンプリングされたビットストリームのローカル平均は、対応するＰＣＭデータの瞬間的な大きさを追跡する。したがって、その点におけるＰＣＭ等価物は、連続するサンプル（たとえば、ＳＤＭサンプル）のセットの平均として定義できる。典型的な場合には、セット中のサンプル数はオーバーサンプリングレートに等しい。

いくつかの態様では、挿入データは、挿入点に先行するデータ、挿入点に後続するデータ、またはその両方に基づいて定義できる。説明のために、図４では、挿入データジェネレータ４１６が、挿入点に先行するデータ４１８の第１のサブセットと、挿入点に後続するデータ４２０の第２のサブセットとに基づいて、挿入データ４０４を生成する例について説明する。

図２のブロック２２０で表されるように、データジェネレータ４１６は、たとえば、置換データ４０４を定義するために使用される最初の中間値を生成するために、挿入点に先行するデータ４１８（たとえば、１つまたは複数のデータサンプル）を処理する。上述のように、この演算は、定義された数のサンプルの平均を計算することを含むことができる。

データプロセッサ４０２は、データ４１８を様々な方法で処理することができる。たとえば、場合によっては、データプロセッサ４０２は、（たとえば、データを受信すると移動平均を生成することによって）データ４１８をリアルタイムで処理することができる。他の場合には、データプロセッサ４０２は、データ４１８を何らかの他の時に（たとえば、バッファアンダーラン指示４１４を受信したときに）処理できるように、データ４１８をバッファすることができる。

図２のブロック２２２で表されるように、データジェネレータ４１６は、たとえば、挿入データ４０４を定義するために使用される第２の中間値を生成するために、挿入点に後続するデータ４２０（たとえば、１つまたは複数のデータサンプル）を処理する。上述のように、この演算は、定義された数のサンプルの平均を計算することを含むことができる。バッファオーバーランの場合のように、データ４２０を、リアルタイムで処理すること、または何らかの他の時に処理するためにバッファすることができる。

図２のブロック２２４で表されるように、データジェネレータ４１６は、データ４１８およびデータ４２０に基づいて挿入データ４０４（たとえば、１つまたは複数のデータサンプル）を生成する。たとえば、場合によっては、挿入４０４は、ブロック２２０および２２０において生成される第１および第２の中間値の平均として定義できる。すなわち、挿入データ４０４の値は、先行するデータ４１８の値および後続するデータ４２０の値のそれぞれの平均の平均を備えることができる。いくつかの態様では、挿入データ４０４は、データ４１８のＰＣＭ等価物（たとえば、挿入点の直前のデータサンプルに関連するＰＣＭ等価物）とデータ４２０のＰＣＭ等価物（たとえば、挿入点の直後のデータサンプルに関連するＰＣＭ等価物）との平均として定義できる。挿入データ４０４の値を１つまたは複数の隣接値と相関することによって、回路４００は、修正がない場合に、出力データ４１０に基づいて生成される出力信号中に生じる可能性があるアーティファクトを緩和することができる。

挿入データ４０４が複数のデータ（たとえば、複数のデータサンプル）を備える場合、挿入データ４０４の各値は、先行するデータおよび／または後続するデータに基づいて生成できる。たとえば、挿入データ４０４の各値は、第１の中間値と第２の中間値との間（たとえば、第１のＰＣＭ等価物と第２のＰＣＭ等価物との間）で線形補間に基づいて定義できる。

図２のブロック２２６で表されるように、データ挿入器４０８は、データ挿入器４０８がアンダーラン指示４１４を受信するかどうかに応じて、挿入点において挿入データ４０４を随意に含む入力データ４０６をその出力に結合する。この目的で、データ挿入器４０８は、出力データ４１０として元の入力データ４０６または挿入データ４０４を出力するマルチプレクサ４２２または何らかの他の適当な回路を備えることができる。

入力データ４０６をデータプロセッサ４０２のデータ待ち時間と相関される時間量だけ遅延させるために、遅延回路４２４を採用することができる。たとえば、遅延回路４２４は、挿入データ４０４がマルチプレクサ４２２に到着する時点の直前に、遅延した入力データ４０６Ａとして、（たとえば、データ４１８に対応する）挿入点に先行するデータがマルチプレクサ４２２に到着し、挿入データ４０４の到着直後に（たとえば、データ４２０に対応する）挿入点に後続するデータがマルチプレクサ４２２に到着するような適切な時間量だけ、入力データ４０６を遅延させることができる。したがって、データ挿入器４０８は、遅延した入力データ４０６Ａ（たとえば、データ４１８に対応する）を出力し、次いで挿入データ４０４を出力するためにその入力を切り替えるように構成できる。挿入データを出力した後、次いでマルチプレクサ４２２は、遅延した入力データ４０６Ａ（たとえば、データ４２０に対応する）の出力に戻る。

出力データ４１０中に挿入データ４０４を供給した結果として、入力データ４０６に関連するタイミング不一致を緩和することができる。たとえば、入力データ４０６よりも多くの出力データ４１０があるので、入力データ４０６が受信されたレートよりも速いデータレートで出力データ４１０を出力することができる（たとえば、図１の送信クロック１１２に基づくことができる）。したがって、出力データ４１０のデータレートは、出力データ４１０が処理されるレート（たとえば、出力デバイス１１６によって、バッファアンダーランシナリオにおける送信クロック１１２よりも速い受信クロック１１８に基づいて処理されるレート）に、より効果的に一致することができる。

バッファオーバーランの場合のように、データ挿入演算は、所与のデータ値を表すビット数の変化を含むことができる。たとえば、場合によっては、入力データ４０６は、（たとえば、＋１または−１の値を有する）所与のビットが所与のデータサンプルを表す、ビットのストリームを備える。そのような例は、図４の入力データ４０６ではバス幅「１」によって表される。この場合、遅延した入力データ４０６Ａも、１ビット幅のビットストリームを備えることができる。

一方、挿入データ４０４は、挿入データ４０４の所与の値が、整数値（たとえば、＋１または−１）に等しくならない複数のビットの結合に基づくことができるので、（図４にバス幅「ｎ」によって表される）マルチビットストリームを備えることができる。したがって、回路４００の出力は、図４の出力データ４１０のバス幅「ｎ」で表されるように、マルチビットデータを備えることができる。この場合、マルチプレクサ４２２が遅延した入力データ４０６Ａを出力しているとき、マルチビットは単に＋１または−１（または何らかの他の適当な１ビット値）の値を表すことができる。同じく、回路４００に後続する任意の回路（たとえば、出力デバイス１１６）は、マルチビットデータを処理するように構成できる。

上述の教示は、様々なタイプの入力データを処理するために使用できる。たとえば、いくつかの態様では、オーバーサンプリングされたノイズ整形サンプル（たとえば、ＳＤＭデータ）を処理するために、本明細書の教示を採用することができる。

本明細書の教示によれば、データ挿入回路は様々な方法で実装できる。たとえば、サンプル挿入を実行するために、受信バッファの稼働しているＮ点低域フィルタ処理バージョンを維持することができる。いくつかの態様では、このバッファは、オーバーサンプリングされた入力ストリーム（たとえば、ストリームのＮ個の隣接するサンプル）のＰＣＭ等価物を表すことができる。アンダーランフラグが設定されたロケーションにおいて、Ｎ個の近似（たとえば、現在のＮ点ＰＣＭ等価物）の推定値である新しいサンプルが元のデータストリームに挿入される。修正バッファデータは後で低域フィルタを通過することができるので、隣接サンプルは結局は挿入サンプルと良く相関することができる。

ＰＣＭ等価物を計算するための１つの方法は、ボックスカーフィルタを使用することであり、それは本質的にＮ個のサンプルの平均とすることができる。この値は一般にオーバーサンプリングレート（「ＯＳＲ」）の関数である。場合によっては、Ｎ＝ＯＳＲ（たとえば、２以上）である。

例示的な挿入回路５００を図５に示す。ここで、マルチプレクサ５０２は、バッファアンダーランが示されるかどうか（図５に図示しない制御入力）に応じて、入力データ５０４（たとえば、ビットストリーム）または挿入データ５０６のいずれかをシフトレジスタ５０８に供給する。次いで、シフトレジスタ５０８の最後のセルは出力データ５１０を与える。

この例では、シフトレジスタ５０８はＭ＋１の深さを有する。ｉ−１番目のビットおよびｉ−Ｍ番目のビットを、加算器５１２と加算器５１４と遅延５１６とを備える回路に供給する。これらの構成要素は、協働して、Ｍビットにわたる入力データの和を繰り返し計算して挿入データ５０６を与える。詳細には、加算器５１２は、その和に各新しいｉ−１番目のビットを加算し、加算器５１４は、その和から現在のｉ−Ｍ番目のビットを減算する。

次いで、バッファアンダーランがあるときはいつでも、入力データ５０４の代わりに挿入データをマルチプレクサ５０２によって出力されたデータストリーム５１８に挿入する。したがって、回路５００は、潜在的な挿入点と、バッファアンダーランが示された場合にその挿入点において挿入すべきデータとを連続的に識別することができる。

上述のように、いくつかの態様では、（たとえば、出力データ５１０を低域フィルタにかけることによって）挿入データ５０６の値を入力データ５０４の値に対して正規化するために、またはその逆を行うために、適切な処理を実行することができる。このようにして、挿入データ５０６は、和ではなくＭビットにわたる平均値の影響を有する。

同じく上述のように、挿入データ５０６（したがって出力データ５１０）は、入力データ５０４とは異なる数のビットを備えることができる。たとえば、入力データはバス幅「１」を有することができるが、挿入データ５０６、データストリーム５１８、および出力データ５１０はビット幅「ｎ」を有する。

上記に鑑みて、クロック不一致の問題にはソースコーディングの観点から対処することができる。たとえば、バッファアンダーランの場合、サンプルが受信バッファ中の元のサンプルと良く相関するように、サンプルを定義し、受信バッファデータ中に挿入することができる。さらに、バッファオーバーランの場合、サンプルを除去することができ、それによって、結果として受信出力信号中のひずみが低減されるような方法で、サンプルの近隣を修正する。

たとえば、クロック同期の観点からタイミング不一致に対処するシステムに比較して、本明細書の教示に従って構成された装置では様々な利点を実現することができる。たとえば、そのような装置では、（たとえば、比較的単純なシフトおよび加算に関連する演算を実装する）より少数の、より複雑でない構成要素を使用して、タイミング不一致を緩和することができるので、電力消費をより少なくすることができる。さらに、そのような装置では、極めて多数のデータサイクルにわたってデータをバッファする必要がないので、待ち時間を比較的低くすることができる。したがって、いくつかの態様では、本開示は、（たとえば、音声およびオーディオのワイヤレス送信中に）受信機と送信機との間のクロック不一致から起こるアーティファクト（たとえば、オーディオアーティファクト）を最小限に抑えるための低電力、低待ち時間の解決策に関する。同様に、いくつかの態様では、本開示は、容認できる音声およびオーディオ品質を保持する低複雑度、低電力、および低待ち時間の同期解決策に関する。

本明細書の教示は、少なくとも１つの他のデバイスと通信するための様々な構成要素を採用するデバイスに組み込むことができる。図６に、デバイス間の通信を可能にするために採用されるいくつかの例示的な構成要素を示す。ここで、第１のデバイス６０２および第２のデバイス６０４は、好適な媒体上のワイヤレス通信リンク６０６を介して通信するように適合される。

最初に、デバイス６０２からデバイス６０４へ（たとえば、逆方向リンク）の情報の送信に関与する構成要素について論じる。送信（「ＴＸ」）データプロセッサ６０８は、データバッファ６１０または何らかの他の好適な構成要素からトラフィックデータ（たとえば、データパケット）を受信する。送信データプロセッサ６０８は、選択されたコーディングおよび変調方式に基づいて各データパケットを処理（たとえば、符号化、インターリーブ、およびシンボルマッピング）し、データシンボルを与える。一般に、データシンボルはデータの変調シンボルであり、パイロットシンボルは（アプリオリに知られる）パイロットの変調シンボルである。変調器６１２は、データシンボル、パイロットシンボル、場合によっては逆方向リンクのためのシグナリングを受信し、変調（たとえば、ＯＦＤＭまたは何らかの他の好適な変調）および／またはシステムによって指定された他の処理を実行し、出力チップストリームを与える。送信機（「ＴＭＴＲ」）６１４は、出力チップストリームを処理（たとえば、アナログに変換、フィルタリング、増幅、および周波数アップコンバート）し、変調信号を生成し、これが次いでアンテナ６１６から送信される。

（デバイス６０４と通信中の他のデバイスからの信号とともに）デバイス６０２によって送信される変調信号は、デバイス６０４のアンテナ６１８によって受信される。受信機（「ＲＣＶＲ」）６２０は、アンテナ６１８からの受信信号を処理（たとえば、調整およびデジタル化）し、受信サンプルを与える。復調器（「ＤＥＭＯＤ」）６２２は、受信サンプルを処理（たとえば、復調および検出）し、（１つまたは複数の）他のデバイスによってデバイス６０４に送信されたデータシンボルのノイズの多い推定値である場合がある検出データシンボルを与える。受信（「ＲＸ」）データプロセッサ６２４は、検出データシンボルを処理（たとえば、シンボルデマッピング、デインターリーブ、および復号）し、各送信デバイス（たとえば、デバイス６０２）に関連付けられた復号データを与える。

次に、デバイス６０４からデバイス６０２へ（たとえば、順方向リンク）の情報の送信に関与する構成要素について論じる。デバイス６０４において、トラフィックデータが送信（「ＴＸ」）データプロセッサ６２６によって処理されて、データシンボルが生成される。変調器６２８は、データシンボル、パイロットシンボルおよび順方向リンクのためのシグナリングを受信し、変調（たとえば、ＯＦＤＭまたは何らかの他の好適な変調）および／または他の適切な処理を実行し、出力チップストリームを与え、これがさらに送信機（「ＴＭＴＲ」）６３０によって調整され、アンテナ６１８から送信される。いくつかの実装形態では、順方向リンクのためのシグナリングは、逆方向リンク上でデバイス６０４に送信するすべてのデバイス（たとえば、端末）のために、コントローラ６３２によって生成される電力制御コマンドおよび（たとえば、通信チャネルに関する）他の情報を含む。

デバイス６０２において、デバイス６０４によって送信された変調信号が、アンテナ６１６によって受信され、受信機（「ＲＣＶＲ」）６３４によって調整およびデジタル化され、復調器（「ＤＥＭＯＤ」）６３６によって処理されて、検出データシンボルが得られる。受信（「ＲＸ」）データプロセッサ６３８は、検出データシンボルを処理し、デバイス６０２のための復号データおよび順方向リンクシグナリングを与える。コントローラ６４０は、電力制御コマンドおよび他の情報を受信して、データ送信を制御し、デバイス６０４への逆方向リンク上の送信電力を制御する。

コントローラ６４０および６３２は、それぞれデバイス６０２およびデバイス６０４の様々な動作を指示する。たとえば、コントローラは、フィルタについての情報を報告して適切なフィルタを決定し、フィルタを使用して情報を復号することができる。データメモリ６４２および６４４は、それぞれコントローラ６４０および６３２によって使用されるプログラムコードおよびデータを記憶することができる。

図６はまた、通信構成要素が、本明細書で教示するタイミング制御動作を実行する１つまたは複数の構成要素を含むことができることを示す。たとえば、タイミング制御構成要素６４６は、コントローラ６４０および／またはデバイス６０２の他の構成要素と協働して、別のデバイス（たとえば、デバイス６０４）に／から情報を送信／受信することができる。同様に、タイミング制御構成要素６４８は、コントローラ６３２および／またはデバイス６０４の他の構成要素と協働して、別のデバイス（たとえば、デバイス６０２）に／から情報を送信／受信することができる。各デバイス６０２および６０４について、記載の構成要素の２つ以上の機能が単一の構成要素によって提供できることを諒解されたい。たとえば、単一の処理構成要素がタイミング制御構成要素６４６およびコントローラ６４０の機能を提供し、また、単一の処理構成要素がタイミング制御構成要素６４８およびコントローラ６３２の機能を提供することができる。

ワイヤレスデバイスは、ワイヤレスデバイスで送信または受信される（たとえば、データのセットを備える）信号に基づいて機能を実行する様々な構成要素を含むができる。たとえば、ワイヤレスヘッドセットは、データのセットの少なくとも一部分に基づいてオーディオ出力を与えるように適合されたトランスデューサを含むことができる。ワイヤレスウォッチは、データのセットの少なくとも一部分に基づいて指示を与えるように適合されたユーザインターフェースを含むことができる。ワイヤレス検知デバイスは、データのセットの少なくとも一部分に基づいて（たとえば、データのセット中に含まれる要求に基づいて）感知するように適合されたセンサを含むことができる。

ワイヤレスデバイスは、好適なワイヤレス通信技術に基づくあるいはサポートする１つまたは複数のワイヤレス通信リンクを介して通信することができる。たとえば、いくつかの態様では、ワイヤレスデバイスはネットワークに関連することができる。いくつかの態様では、ネットワークは、超広帯域技術または何らかの他の適切な技術を使用して実装された、（たとえば、３０メートル程度のワイヤレスカバレージエリアをサポートする）パーソナルエリアネットワーク、または（たとえば、１０メートル程度のワイヤレスカバレージエリアをサポートする）ボディエリアネットワークを備えることができる。いくつかの態様では、ネットワークはローカルエリアネットワークまたはワイドエリアネットワークを備えることができる。ワイヤレスデバイスは、たとえば、ＣＤＭＡ、ＴＤＭＡ、ＯＦＤＭ、ＯＦＤＭＡ、ＷｉＭＡＸ、Ｗｉ−Ｆｉなど、１つまたは複数の様々なワイヤレス通信技術、プロトコル、または標準をサポートあるいは使用することができる。同様に、ワイヤレスデバイスは１つまたは複数の様々な対応する変調方式または多重化方式をサポートあるいは使用することができる。したがって、ワイヤレスデバイスは、上記または他のワイヤレス通信技術を使用して１つまたは複数のワイヤレス通信リンクを確立し、それを介して通信するために適切な構成要素（たとえば、エアインターフェース）を含む。たとえば、デバイスは、ワイヤレス媒体上の通信を可能にする様々な構成要素（たとえば、信号発生器および信号処理器）を含むことができる関連する送信機構成要素および受信機構成要素（たとえば、送信機６１４および６３０ならびに受信機６２０および６３４）とともにワイヤレストランシーバを備えることができる
いくつかの態様では、ワイヤレスデバイスは、インパルスベースのワイヤレス通信リンクを介して通信することができる。たとえば、インパルスベースのワイヤレス通信リンクは、比較的短い長さ（たとえば、数ナノ秒程度以下）および比較的広い帯域幅を有する超広帯域パルスを利用することができる。いくつかの態様では、超広帯域パルスを、２０％程度もしくはそれ以上の比帯域幅を有する、および／または５００ＭＨｚ程度もしくはそれ以上の帯域幅を有することができる。

本明細書の教示は、様々な装置（たとえば、デバイス）に組み込む（たとえば、装置内に実装する、または装置によって実行する）ことができる。たとえば、本明細書で教示する１つまたは複数の態様は、電話（たとえば、セルラー電話）、携帯情報端末（「ＰＤＡ」）、娯楽デバイス（たとえば、音楽またはビデオデバイス）、ヘッドセット（たとえば、ヘッドホン、イヤピースなど）、マイクロホン、医療感知デバイス（たとえば、生体センサ、心拍数モニタ、歩数計、ＥＫＧデバイス、スマートバンデージなど）、ユーザＩ／Ｏデバイス（たとえば、時計、遠隔制御装置、照明スイッチ、キーボード、マウスなど）、環境感知デバイス（たとえば、タイヤ空気圧モニタ）、コンピュータ、販売時点管理デバイス、娯楽デバイス、補聴器、セットトップボックス、または他の好適なデバイスに組み込むことができる。

これらのデバイスは、異なる電力およびデータ要件を有することができる。いくつかの態様では、本明細書の教示は、（たとえば、インパルスベースのシグナリング方式および低デューティサイクルモードを使用して）低電力適用例で使用するように適用でき、（たとえば、高帯域パルスを使用して）比較的高いデータレートを含む様々なデータレートをサポートすることができる。

いくつかの態様では、ワイヤレスデバイスは、通信システムのためのアクセスデバイス（たとえば、アクセスポイント）を備えることができる。そのようなアクセスデバイスは、たとえば、ワイヤードまたはワイヤレス通信リンクを介して別のネットワーク（たとえば、インターネットまたはセルラネットワークなどワイドエリアネットワーク）への接続性を提供することができる。したがって、アクセスデバイスは、別のデバイス（たとえば、ワイヤレス局）が他のネットワークまたは何らかの他の機能にアクセスできるようにすることができる。さらに、一方または両方のデバイスはポータブルでも、場合によっては比較的非ポータブルでもよいことを諒解されたい。また、ワイヤレスデバイスは、適切な通信インターフェースを介して非ワイヤレスの方式で（たとえば、ワイヤード接続を介して）情報を送信および／または受信することもできることを諒解されたい。

本明細書で説明する構成要素は、様々な方法で実装できる。図７および図８を参照すると、装置７００および８００が、たとえば、１つまたは複数の集積回路（たとえば、ＡＳＩＣ）によって実装される機能を表す、または本明細書で教示する何らかの他の方法で実装できる一連の相互に関係する機能ブロックとして表されている。本明細書で論じるように、集積回路は、プロセッサ、ソフトウェア、他の構成要素、またはそれらの何らかの組合せを含むことができる。

装置７００および８００は、様々な図に関して上述した１つまたは複数の機能を実行することができる１つまたは複数のモジュールを含むことができる。たとえば、タイミング不一致識別用ＡＳＩＣ７０２または８０２は、たとえば、本明細書で論じる識別器３１０または４１２に対応する。データ処理用ＡＳＩＣ７０４は、たとえば、本明細書で論じるデータプロセッサ４０２に対応する。データ挿入用ＡＳＩＣ７０６は、たとえば、本明細書で論じるデータ挿入器４０８に対応する。出力信号生成用ＡＳＩＣ７０８または８１０は、たとえば、本明細書で論じる出力デバイス１１６に対応する。データ識別用ＡＳＩＣ８０４は、たとえば、本明細書で論じるデータコントローラ３０２に対応する。データ生成用ＡＳＩＣ８０６は、たとえば、本明細書で論じるデータジェネレータ３１４に対応する。データ置換用ＡＳＩＣ８０８は、たとえば、本明細書で論じるデータコントローラ３０２に対応する。

上記のように、いくつかの態様では、これらの構成要素は、適切なプロセッサ構成要素により実装できる。これらのプロセッサ構成要素は、いくつかの態様では、少なくとも部分的には本明細書で教示する構造を使用して実装できる。いくつかの態様では、プロセッサは、これらの構成要素のうちの１つまたは複数の機能の一部もしくはすべてを実装するように適応できる。いくつかの態様では、破線の囲みによって表される１つまたは複数の構成要素は任意選択である。

上記のように、装置７００および８００は、１つまたは複数の集積回路を備えることができる。たとえば、いくつかの態様では、単一の集積回路は、示された構成要素のうちの１つまたは複数の機能を実装することができ、一方、他の態様では、２つ以上の集積回路は、示された構成要素のうちの１つまたは複数の機能を実装することができる。

さらに、図７および図８で表される構成要素および機能ならびに本明細書で説明する他の構成要素および機能は任意の好適な手段を使用して実装できる。そのような手段は、少なくとも部分的には本明細書で教示する対応する構造を使用して実装することもできる。たとえば、図７および図８の「ＡＳＩＣ」構成要素に関連して上述した構成要素はまた、同様に指定された「手段」機能に対応することができる。したがって、いくつかの態様では、１つまたは複数のそのような手段は、本明細書で教示する１つまたは複数のプロセッサ構成要素、集積回路、または他の好適な構造を使用して実装できる。

また、本明細書における「第１」、「第２」などの名称を使用した要素への言及は、それらの要素の数量または順序を概括的に限定するものでないことを理解されたい。むしろ、これらの名称は、本明細書において２つ以上の要素またはある要素の複数の例を区別する便利な方法として使用できる。したがって、第１および第２の要素への言及は、そこで２つの要素のみが使用できること、または第１の要素が何らかの方法で第２の要素に先行しなければならないことを意味するものではない。また、別段の規定がない限り、要素のセットは１つまたは複数の要素を備えることがある。さらに、明細書または特許請求の範囲において使用される「Ａ、Ｂ、またはＣのうちの少なくとも１つ」という形式の用語は、「ＡまたはＢまたはＣ、あるいはそれらの任意の組合せ」を意味する。

情報および信号は様々な異なる技術および技法のいずれかを使用して表すことができることを、当業者は理解されよう。たとえば、上記の説明全体にわたって言及されるデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁界または磁性粒子、光場または光学粒子、あるいはそれらの任意の組合せによって表すことができる。

さらに、本明細書で開示された態様に関して説明した様々な例示的な論理ブロック、モジュール、プロセッサ、手段、回路、およびアルゴリズムステップのいずれかは、電子ハードウェア（たとえば、ソースコーディングまたは何らかの他の技法を使用して設計できる、デジタル実装形態、アナログ実装形態、またはそれら２つの組合せ）、命令を組み込んだ様々な形態のプログラムまたは設計コード（便宜上、本明細書では「ソフトウェア」または「ソフトウェアモジュール」と呼ぶことがある）、あるいは両方の組合せとして実装できることを当業者は諒解されよう。ハードウェアとソフトウェアのこの互換性を明確に示すために、様々な例示的な構成要素、ブロック、モジュール、回路、およびステップを、上記では概してそれらの機能に関して説明した。そのような機能をハードウェアとして実装するか、ソフトウェアとして実装するかは、特定の適用例および全体的なシステムに課される設計制約に依存する。当業者は、説明した機能を特定の適用例ごとに様々な方法で実装することができるが、そのような実装の決定は、本開示の範囲からの逸脱を生じると解釈すべきではない。

本明細書で開示した態様に関して説明した様々な例示的な論理ブロック、モジュールおよび回路は、集積回路（「ＩＣ」）、アクセス端末、またはアクセスポイント内に実装できるか、またはそれらによって実行できる。ＩＣは、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）もしくは他のプログラマブル論理デバイス、個別ゲートもしくはトランジスタ論理、個別ハードウェア構成要素、電子的構成要素、光学的構成要素、機械的構成要素、または本明細書で説明する機能を実行するように設計されたそれらの任意の組合せを備えることができ、ＩＣの内部に、ＩＣの外側に、またはその両方に常駐するコードまたは命令を実行することができる。汎用プロセッサはマイクロプロセッサとすることができるが、代替として、プロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、または状態機械とすることができる。プロセッサは、コンピューティングデバイスの組合せ、たとえば、ＤＳＰとマイクロプロセッサとの組合せ、複数のマイクロプロセッサ、ＤＳＰコアと連携する１つまたは複数のマイクロプロセッサ、あるいは任意の他のそのような構成として実装することもできる。

開示されたプロセス中のステップの特定の順序または階層は例示的な手法の一例であることを理解されたい。設計の選好に基づいて、プロセス中のステップの特定の順序または階層は本開示の範囲内のまま再構成できることを理解されたい。添付の方法クレームは、様々なステップの要素を例示的な順序で提示したものであり、提示された特定の順序または階層に限定されるものではない。

本明細書で開示する態様に関して説明した方法またはアルゴリズムのステップは、直接ハードウェアで実施するか、プロセッサによって実行されるソフトウェアモジュールで実施するか、またはその２つの組合せで実施することができる。ソフトウェアモジュール（たとえば、実行可能命令および関連するデータを含む）および他のデータは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭ、または当技術分野で知られている他の形態のコンピュータ可読記憶媒体など、データメモリ中に常駐することができる。プロセッサが記憶媒体から情報（たとえばコード）を読み取り、情報を記憶媒体に書き込むことができるように、例示的な記憶媒体を、たとえばコンピュータ／プロセッサ（便宜上、本明細書では「プロセッサ」と呼ぶことがある）などのマシンに結合することができる。例示的な記憶媒体はプロセッサと一体とすることができる。プロセッサおよび記憶媒体はＡＳＩＣ中に常駐することができる。ＡＳＩＣはユーザ装置中に常駐することができる。代替形態では、プロセッサおよび記憶媒体はユーザ装置中の個別部品として常駐することができる。さらに、いくつかの態様では、好適なコンピュータプログラム製品は、本開示の態様のうちの１つまたは複数に関する（たとえば、少なくとも１つのコンピュータによって実行可能な）コードを備えるコンピュータ可読媒体を備えることができる。いくつかの態様では、コンピュータプログラム製品はパッケージ材料を備えることができる。

開示された態様の前述の説明は、当業者が本開示を実施または使用できるようにするために提供されるものである。これらの態様への様々な変更は当業者にはすぐに明らかになり、本明細書で定義された包括的な原理は本開示の範囲から逸脱することなく他の態様に適用できる。したがって、本開示は、本明細書で示した態様に限定されるものではなく、本明細書で開示した原理および新規の特徴に一致する最も広い範囲を与えられるべきである。

Claims (52)

1. データの第１のセットに関連するタイミング不一致を識別することと、
   前記識別されたタイミング不一致に応答してデータの前記第１のセットのうち置換すべきデータを識別することと、
   前記識別されたデータに基づいてデータの第２のセットを生成することと、
   前記タイミング不一致を緩和するために前記識別されたデータをデータの前記第２のセットで置換することと
   を備える、データ処理の方法。
2. 前記置換後にデータの前記第１のセットに基づいて出力信号を生成することをさらに備え、前記識別されたデータに基づくデータの前記第２のセットの前記生成が、前記置換によって生じる前記出力信号中のひずみを緩和する、請求項１に記載の方法。
3. 前記識別されたデータがデータサンプルの第１の量を備え、
   データの前記第２のセットがデータサンプルの第２の量を備え、
   前記第２の量が前記第１の量よりも小さい、
   請求項１に記載の方法。
4. 前記識別されたデータが、消去されるべき少なくとも１つのデータサンプルをさらに備える、請求項３に記載の方法。
5. データの前記第１のセットを第１のレートにおいて受信することと、
   前記置換後にデータの前記第１のセットを、前記第１のレートよりも遅い第２のレートにおいて出力することと
   をさらに備える、請求項１に記載の方法。
6. 前記タイミング不一致がバッファオーバーラン状態に関係する、請求項１に記載の方法。
7. 前記識別されたデータが第１の複数のデータ値を備え、
   データの前記第２のセットが第２の複数のデータ値を備え、
   データの前記第２のセットの前記生成が、前記第１の複数のデータ値のうちの選択されたデータ値と、前記第１の複数のデータ値のうちの複数の隣接データ値とに基づいて置換データ値を定義することを備える、
   請求項１に記載の方法。
8. 前記置換データ値が前記選択されたデータ値および前記隣接データ値の関数として定義される、請求項７に記載の方法。
9. 前記隣接データ値が、
   前記第１の複数のデータ値中の前記選択されたデータ値に先行する少なくとも１つのデータ値と、
   前記第１の複数のデータ値中の前記選択されたデータ値に後続する少なくとも１つのデータ値と
   を備える、請求項８に記載の方法。
10. 前記隣接データ値が、
    前記第１の複数のデータ値中の前記選択されたデータ値の直前にくるデータ値と、
    前記第１の複数のデータ値中の前記選択されたデータ値の直後にくるデータ値と
    を備える、請求項８に記載の方法。
11. 前記関数が重み付き結合を備える、請求項８に記載の方法。
12. 前記関数が線形結合を備える、請求項８に記載の方法。
13. データの前記第２のセットの前記生成が、前記識別されたデータに対してマスク演算を実行することを備える、請求項１に記載の方法。
14. 前記識別されたデータがシングルビットデータを備え、
    データの前記第２のセットがマルチビットデータを備える、
    請求項１に記載の方法。
15. データの前記第１のセットが、オーバーサンプリングされたノイズ整形サンプルを備える、請求項１に記載の方法。
16. データの前記第１のセットが、シグマデルタ変調されたサンプルを備える、請求項１に記載の方法。
17. データの第１のセットに関連するタイミング不一致を識別するように構成された識別器と、
    前記識別されたタイミング不一致に応答してデータの前記第１のセットのうち置換すべきデータを識別するように構成されたデータコントローラと、
    前記識別されたデータに基づいてデータの第２のセットを生成するように構成されたデータジェネレータと
    を備え、前記データコントローラが、前記タイミング不一致を緩和するために前記識別されたデータをデータの前記第２のセットで置換するようにさらに構成された、
    データ処理のための装置。
18. 前記置換後にデータの前記第１のセットに基づいて出力信号を生成するように構成された出力デバイスをさらに備え、前記識別されたデータに基づくデータの前記第２のセットの前記生成が、前記置換によって生じる前記出力信号中のひずみを緩和する、請求項１７に記載の装置。
19. 前記識別されたデータがデータサンプルの第１の量を備え、
    データの前記第２のセットがデータサンプルの第２の量を備え、
    前記第２の量が前記第１の量よりも小さい、
    請求項１７に記載の装置。
20. 前記識別されたデータが、消去されるべき少なくとも１つのデータサンプルをさらに備える、請求項１９に記載の装置。
21. 前記データコントローラが、
    データの前記第１のセットを第１のレートにおいて受信し、
    前記置換後にデータの前記第１のセットを、前記第１のレートよりも遅い第２のレートにおいて出力する
    ようにさらに構成された、請求項１７に記載の装置。
22. 前記タイミング不一致がバッファオーバーラン状態に関係する、請求項１７に記載の装置。
23. 前記識別されたデータが第１の複数のデータ値を備え、
    データの前記第２のセットが第２の複数のデータ値を備え、
    前記データジェネレータが、前記第１の複数のデータ値のうちの選択されたデータ値と、前記第１の複数のデータ値のうちの複数の隣接データ値とに基づいて置換データ値を定義することによってデータの前記第２のセットを生成するようにさらに構成された、
    請求項１７に記載の装置。
24. 前記データジェネレータが、前記選択されたデータ値および前記隣接データ値の関数として前記置換データ値を定義するようにさらに構成された、請求項２３に記載の装置。
25. 前記隣接データ値が、
    前記第１の複数のデータ値中の前記選択されたデータ値に先行する少なくとも１つのデータ値と、
    前記第１の複数のデータ値中の前記選択されたデータ値に後続する少なくとも１つのデータ値と
    を備える、請求項２４に記載の装置。
26. 前記隣接データ値が、
    前記第１の複数のデータ値中の前記選択されたデータ値の直前にくるデータ値と、
    前記第１の複数のデータ値中の前記選択されたデータ値の直後にくるデータ値と
    を備える、請求項２４に記載の装置。
27. 前記関数が重み付き結合を備える、請求項２４に記載の装置。
28. 前記関数が線形結合を備える、請求項２４に記載の装置。
29. 前記データジェネレータが、データの前記第２のセットを生成するために前記識別されたデータに対してマスク演算を実行するようにさらに構成された、請求項１７に記載の装置。
30. 前記識別されたデータがシングルビットデータを備え、
    データの前記第２のセットがマルチビットデータを備える、
    請求項１７に記載の装置。
31. データの前記第１のセットが、オーバーサンプリングされたノイズ整形サンプルを備える、請求項１７に記載の装置。
32. データの前記第１のセットが、シグマデルタ変調されたサンプルを備える、請求項１７に記載の装置。
33. データの第１のセットに関連するタイミング不一致を識別するための手段と、
    前記識別されたタイミング不一致に応答してデータの前記第１のセットのうち置換すべきデータを識別するための手段と、
    前記識別されたデータに基づいてデータの第２のセットを生成するための手段と、
    前記タイミング不一致を緩和するために前記識別されたデータをデータの前記第２のセットで置換するための手段と
    を備える、データ処理のための装置。
34. 前記置換後にデータの前記第１のセットに基づいて出力信号を生成するための手段をさらに備え、前記識別されたデータに基づくデータの前記第２のセットの前記生成が、前記置換によって生じる前記出力信号中のひずみを緩和する、請求項３３に記載の装置。
35. 前記識別されたデータがデータサンプルの第１の量を備え、
    データの前記第２のセットがデータサンプルの第２の量を備え、
    前記第２の量が前記第１の量よりも小さい、
    請求項３３に記載の装置。
36. 前記識別されたデータが、消去されるべき少なくとも１つのデータサンプルをさらに備える、請求項３５に記載の装置。
37. データを識別するための前記手段が、データの前記第１のセットを第１のレートにおいて受信し、
    置換するための前記手段が、前記置換後にデータの前記第１のセットを、前記第１のレートよりも遅い第２のレートにおいて出力する、
    請求項３３に記載の装置。
38. 前記タイミング不一致がバッファオーバーラン状態に関係する、請求項３３に記載の装置。
39. 前記識別されたデータが第１の複数のデータ値を備え、
    データの前記第２のセットが第２の複数のデータ値を備え、
    生成するための前記手段が、前記第１の複数のデータ値のうちの選択されたデータ値と、前記第１の複数のデータ値のうちの複数の隣接データ値とに基づいて置換データ値を定義することによってデータの前記第２のセットを生成する、
    請求項３３に記載の装置。
40. 生成するための前記手段が、前記選択されたデータ値および前記隣接データ値の関数として前記置換データ値を定義する、請求項３９に記載の装置。
41. 前記隣接データ値が、
    前記第１の複数のデータ値中の前記選択されたデータ値に先行する少なくとも１つのデータ値と、
    前記第１の複数のデータ値中の前記選択されたデータ値に後続する少なくとも１つのデータ値と
    を備える、請求項４０に記載の装置。
42. 前記隣接データ値が、
    前記第１の複数のデータ値中の前記選択されたデータ値の直前にくるデータ値と、
    前記第１の複数のデータ値中の前記選択されたデータ値の直後にくるデータ値と
    を備える、請求項４０に記載の装置。
43. 前記関数が重み付き結合を備える、請求項４０に記載の装置。
44. 前記関数が線形結合を備える、請求項４０に記載の装置。
45. 生成するための前記手段が、データの前記第２のセットを生成するために前記識別されたデータに対してマスク演算を実行する、請求項３３に記載の装置。
46. 前記識別されたデータがシングルビットデータを備え、
    データの前記第２のセットがマルチビットデータを備える、
    請求項３３に記載の装置。
47. データの前記第１のセットが、オーバーサンプリングされたノイズ整形サンプルを備える、請求項３３に記載の装置。
48. データの前記第１のセットが、シグマデルタ変調されたサンプルを備える、請求項３３に記載の装置。
49. データの第１のセットに関連するタイミング不一致を識別し、
    前記識別されたタイミング不一致に応答してデータの前記第１のセットのうち置換すべきデータを識別し、
    前記識別されたデータに基づいてデータの第２のセットを生成し、
    前記タイミング不一致を緩和するために前記識別されたデータをデータの前記第２のセットで置換する
    ように実行可能なコードを備えるコンピュータ可読媒体
    を備える、データ処理のためのコンピュータプログラム製品。
50. データの第１のセットに関連するタイミング不一致を識別するように構成された識別器と、
    前記識別されたタイミング不一致に応答してデータの前記第１のセットのうち置換すべきデータを識別するように構成されたデータコントローラと、
    前記識別されたデータに基づいてデータの第２のセットを生成するように構成されたデータジェネレータであって、前記データコントローラが、前記タイミング不一致を緩和するために前記識別されたデータをデータの前記第２のセットで置換するようにさらに構成された、データジェネレータと、
    前記置換後にデータの前記第１のセットに基づいて音声出力を与えるように構成されたトランスデューサと
    を備えるヘッドセット。
51. データの第１のセットに関連するタイミング不一致を識別するように構成された識別器と、
    前記識別されたタイミング不一致に応答してデータの前記第１のセットのうち置換すべきデータを識別するように構成されたデータコントローラと、
    前記識別されたデータに基づいてデータの第２のセットを生成するように構成されたデータジェネレータであって、前記データコントローラが、前記タイミング不一致を緩和するために前記識別されたデータをデータの前記第２のセットで置換するようにさらに構成された、データジェネレータと、
    前記置換後にデータの前記第１のセットに基づいて指示を与えるように構成されたユーザインターフェースと
    を備えるウォッチ。
52. データの第１のセットに関連するタイミング不一致を識別するように構成された識別器と、
    前記識別されたタイミング不一致に応答してデータの前記第１のセットのうち置換すべきデータを識別するように構成されたデータコントローラと、
    前記識別されたデータに基づいてデータの第２のセットを生成するように構成されたデータジェネレータであって、前記データコントローラが、前記タイミング不一致を緩和するために前記識別されたデータをデータの前記第２のセットで置換するようにさらに構成された、データジェネレータと、
    前記置換後にデータの前記第１のセットに基づいて感知するように構成されたセンサと
    を備える感知デバイス。

Images