JP2011514046A - 暗号回路を試験する方法、被試験可能な安全暗号回路、およびその回路に配線する方法 - Google Patents
暗号回路を試験する方法、被試験可能な安全暗号回路、およびその回路に配線する方法 Download PDFInfo
- Publication number
- JP2011514046A JP2011514046A JP2010547153A JP2010547153A JP2011514046A JP 2011514046 A JP2011514046 A JP 2011514046A JP 2010547153 A JP2010547153 A JP 2010547153A JP 2010547153 A JP2010547153 A JP 2010547153A JP 2011514046 A JP2011514046 A JP 2011514046A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power
- half circuit
- power supply
- cryptographic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 238000010998 test method Methods 0.000 title claims description 8
- 238000012360 testing method Methods 0.000 claims abstract description 70
- 238000004458 analytical method Methods 0.000 claims abstract description 33
- 230000000295 complement effect Effects 0.000 claims abstract description 16
- 230000000694 effects Effects 0.000 claims description 19
- 230000002093 peripheral effect Effects 0.000 claims description 10
- 239000013598 vector Substances 0.000 claims description 9
- 238000002844 melting Methods 0.000 claims description 3
- 230000008018 melting Effects 0.000 claims description 3
- 230000004044 response Effects 0.000 claims description 2
- 230000002427 irreversible effect Effects 0.000 claims 1
- 230000007704 transition Effects 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000005259 measurement Methods 0.000 description 9
- 230000009977 dual effect Effects 0.000 description 8
- 238000004422 calculation algorithm Methods 0.000 description 7
- 238000013478 data encryption standard Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 2
- 230000000875 corresponding effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000011990 functional testing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 241000894006 Bacteria Species 0.000 description 1
- 102100038026 DNA fragmentation factor subunit alpha Human genes 0.000 description 1
- 101000950906 Homo sapiens DNA fragmentation factor subunit alpha Proteins 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31719—Security aspects, e.g. preventing unauthorised access during test
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
- G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/002—Countermeasures against attacks on cryptographic mechanisms
- H04L9/003—Countermeasures against attacks on cryptographic mechanisms for power analysis, e.g. differential power analysis [DPA] or simple power analysis [SPA]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
- H04L9/0625—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation with splitting of the data block into left and right halves, e.g. Feistel based algorithms, DES, FEAL, IDEA or KASUMI
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/12—Details relating to cryptographic hardware or logic circuitry
- H04L2209/125—Parallelization or pipelining, e.g. for accelerating processing of cryptographic operations
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/12—Details relating to cryptographic hardware or logic circuitry
- H04L2209/127—Trusted platform modules [TPM]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/26—Testing cryptographic entity, e.g. testing integrity of encryption key or encryption algorithm
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【選択図】 図3
Description
−性能の低下を引き起こす使用化学物質の均一性の欠如、
−例えば回路の局所破壊を引き起こす塵埃などの不純物の付着、
−回路の誤動作を引き起こす製造工程の抜け、
−製造マスクの使用中の混同
から生じる幾つかの製造欠陥を回路は含むことがある。
−短絡、即ち2つの等電位即ち「ノード」の意図せぬ接続、
−または、切断、即ち2つの等電位を生じさせるノードの切断
を引き起こす可能性がある塵埃の付着から生じる。
−1つの条件は、回路が制御可能でなければならない、即ち回路を既知の状態にすることができることである。
−もう1つの条件は、回路が観測可能でなければならない、即ちその既知の状態における回路の特性を、例えばシミュレーションにより得られる理論的基準特性と比較することができることである。
−1つの要因は、試験ベクトルの数であり、この数量を最小限に減らす必要がある。なぜなら、回路との相互作用の継続時間の条件であり、この継続時間にコストが比例し、特に試験速度が回路製造流速よりも速いことが重要であり、そうでなければ製造を制限する要因は試験自体になるからである。それが、特にカバレッジが決して100%でない理由の1つである。
−もう1つの要因は、現状で回路を試験できるのはまれなことなので、機能試験を呼び出すのに同意するかどうかに応じた試験設備の挿入であり、試験すべき回路の可制御性または可観測性を可能にするために追加設備を追加しなければならないことが多く、この設備には、ソフトウェア解決策に対してハードウェア解決策の魅力を減らすという損失がある。
回路の入力における試験信号ベクトルに応じて、ノードで電力消費トレースの測定値を取得する段階と、
電力消費トレースの測定値に基づいてノードの活動率を解析する段階であって、その活動を予測する予測テンプレートにその活動率が適合する場合にノードが正しく動作しているとみなされる段階と、
を含む微分電力解析(DPA)を行う。
−第1の電源経路は、第1の電圧源Vdd1に接続されることができ、第1の半回路の構成要素の電源線に電気的に接続される第1の周辺導電性リングを含み、
−第2の電源経路は、第2の電圧源Vdd2に接続されることができ、第2の半回路の構成要素の電源線に電気的に接続される第2の周辺導電性リングを含み、
2つのリングを短絡させることができる。
−第1の電源経路は、第1の接地電位Gnd1に接続されることができ、第1の半回路の構成要素の接地線に電気的に接続される第1の周辺導電性リングを含み、
−第2の電源経路は、第2の接地電位Gnd2に接続されることができ、第2の半回路の構成要素の接地線に電気的に接続される第2の周辺導電性リングを含み、
2つのリングを短絡させることができる。
−メモリまたはレジスタの出力等電位と
−論理ゲートの出力等電位。
−WDDL(波動力学差動論理)などの定電力消費論理と
−MDLP(マスクDLP)などの平均的定電力消費論理
が知られている。
−装着され、試験下で回路を駆動するコンピュータ、
−通常数ギガヘルツの大きい帯域幅を有する取得カード
などの標準的な装置を必要とするだけである。
−とりわけTPMアプリケーション、SIM、電子パスポート、ラベル、RFID、認証トークン用のスマートカードと、
−遠隔通信アプリケーション用のオンチップシステムと
の製造業者によって本発明を使用することができる。
Claims (13)
- 秘密を内蔵し、ノードのセットにより相互接続された論理ゲート(10、211、212、213、214)とレジスタ(1、2)とを含む暗号回路を試験する方法であって、
前記回路の入力における試験信号ベクトルに応じて、前記ノードで電力消費トレース(11)の測定値を取得する段階と、
前記電力消費トレースの前記測定値に基づいて前記ノード(12)の活動率を解析する段階であって、その活動が活動予測テンプレートに適合する場合にノードが正しく動作しているとみなされる段階と、
を含む微分電力解析(DPA)を行うことを特徴とする方法。 - 前記暗号回路の前記秘密をカスタマイズできるので、前記微分電力解析(11、12)を既知の秘密で行ってから、試験後に前記秘密をカスタマイズすることを特徴とする、請求項1に記載の方法。
- 相補論理で動作する第2の半回路(212、213)に関連づけられた第1の半回路(211、214)を含む前記暗号回路は安全であるので、前記第1の半回路の電源(Vdd1、23、25)を前記第2の半回路の電源(Vdd2、24)から分離し、前記微分電力解析を各半回路上で並行して行い、前記2つの電源を試験後に同一の電源に結合することを特徴とする、請求項1に記載の方法。
- 電源線(23、25)を介して前記第1の半回路の構成要素(211、214)を第1の電圧源(Vdd1)に接続し、電源線(24)を介して前記第2の半回路の構成要素(212、213)に第2の電圧源(Vdd2)を供給し、前記2つの電圧源は異なっており、前記電源線(23、24、25)を試験後に接続することを特徴とする、請求項2に記載の方法。
- 接地線(26)を介して前記第1の半回路の構成要素(211、214)を第1の基準電位(Gnd1)に接続し、接地線(27)を介して前記第2の半回路の構成要素(212、213)に第2の基準電位(Gnd2)を供給し、前記2つの基準電位は分離しており、前記接地線(26、27)を試験後に接続することを特徴とする、請求項3または4に記載の方法。
- 前記電源(Vdd1、Vdd2)を前記取得段階後に結合することを特徴とする、請求項3〜5のいずれか一項に記載の方法。
- 電力消費トレースの前記測定値を前記レジスタ(1、2)上のみで取得することを特徴とする、請求項1〜6のいずれか一項に記載の方法。
- 相補論理で動作する第2の半回路(212、213)に関連づけられた第1の半回路(211、214)を含む安全暗号回路であって、
他方の半回路とは無関係に微分電力解析(DPA)によって各半回路を試験できるように、前記第1の半回路に割り当てられた第1の電源経路(23、25、Vdd1)と前記第2の半回路に割り当てられた第2の電源経路(24、Vdd2)とを含み、前記2つの電源経路を短絡させることができることを特徴とする回路。 - −前記第1の電源経路は、第1の電圧源(Vdd1)に接続されることができ、前記第1の半回路の構成要素(211、214)の電源線(23、25)に電気的に接続される第1の周辺導電性リング(32)を含み、
−前記第2の電源経路は、第2の電圧源(Vdd2)に接続されることができ、前記第2の半回路の構成要素(212、213)の電源線(24)に電気的に接続される第2の周辺導電性リング(33)を含み、
前記2つのリングを短絡させることができることを特徴とする、請求項8に記載の回路。 - −前記第1の電源経路は、第1の接地電位(Gnd1)に接続されることができ、前記第1の半回路の構成要素(211、214)の接地線(26)に電気的に接続される第1の周辺導電性リングを含み、
−前記第2の電源経路は、第2の接地電位(Gnd2)に接続されることができ、前記第2の半回路の構成要素(212、213)の接地線(27)に電気的に接続される第2の周辺導電性リングを含み、
前記2つのリングを短絡させることができることを特徴とする、請求項8または9に記載の回路。 - 溶解後に不可逆的に絶縁状態から導電状態への遷移を可能にするアンチヒューズ技術と呼ばれる技術によって前記電源経路が一緒に接続されていることを特徴とする、請求項8〜10のいずれか一項に記載の回路。
- 前記リング(26、27、32、33)がアンチヒューズによって一緒に接続されており、前記2つのリング間の短絡を前記アンチヒューズ(34)の溶解によって引き起こすことを特徴とする、請求項9〜11のいずれか一項に記載の回路。
- 相補論理で動作する第2の半回路(212、213)に関連づけられた第1の半回路(211、214)を含む安全暗号回路の電源に配線する方法であって、
他方の半回路とは無関係に微分電力解析(DPA)によって各半回路を試験できるように、第1の電源経路(23、25、Vdd1)を前記第1の半回路に割り当て、第2の電源経路(24、Vdd2)を前記第2の半回路に割り当て、前記2つの電源経路を短絡させることができることを特徴とする方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0851184 | 2008-02-25 | ||
FR0851184A FR2928060B1 (fr) | 2008-02-25 | 2008-02-25 | Procede de test de circuits de cryptographie, circuit de cryptographie securise apte a etre teste, et procede de cablage d'un tel circuit. |
PCT/EP2009/051600 WO2009106428A1 (fr) | 2008-02-25 | 2009-02-11 | Procede de test de circuits de cryptographie, circuit de cryptographie securise apte a etre teste, et procede de cablage d'un tel circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011514046A true JP2011514046A (ja) | 2011-04-28 |
JP5433904B2 JP5433904B2 (ja) | 2014-03-05 |
Family
ID=39790164
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010547153A Active JP5433904B2 (ja) | 2008-02-25 | 2009-02-11 | 暗号回路を試験する方法、被試験可能な安全暗号回路、およびその回路に配線する方法 |
Country Status (10)
Country | Link |
---|---|
US (1) | US9494645B2 (ja) |
EP (1) | EP2248061B1 (ja) |
JP (1) | JP5433904B2 (ja) |
KR (1) | KR101577847B1 (ja) |
CN (1) | CN101971183B (ja) |
CA (1) | CA2716143C (ja) |
ES (1) | ES2731591T3 (ja) |
FR (1) | FR2928060B1 (ja) |
SG (1) | SG188811A1 (ja) |
WO (1) | WO2009106428A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013042406A (ja) * | 2011-08-18 | 2013-02-28 | Meijo University | 情報処理装置,情報処理方法及びそのプログラム |
JP2022131402A (ja) * | 2021-02-26 | 2022-09-07 | Necプラットフォームズ株式会社 | 検査制御装置、情報処理装置、検査制御方法及びプログラム |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2928060B1 (fr) | 2008-02-25 | 2010-07-30 | Groupe Des Ecoles De Telecommunications Get Ecole Nat Superieure Des Telecommunications Enst | Procede de test de circuits de cryptographie, circuit de cryptographie securise apte a etre teste, et procede de cablage d'un tel circuit. |
CN102325021B (zh) * | 2011-05-17 | 2014-04-02 | 武汉大学 | 一种dpa安全性评测与对抗方法及其装置 |
DE102011052230B4 (de) * | 2011-07-28 | 2018-05-09 | Infineon Technologies Ag | Verfahren und Apparat zur Erzeugung von Zufalls-Wartezuständen |
CN104601165B (zh) * | 2013-10-31 | 2018-01-09 | 上海复旦微电子集团股份有限公司 | 数据的防攻击方法和装置 |
EP3167443A1 (en) * | 2014-07-08 | 2017-05-17 | Chaologix, Inc. | Continuously charged isolated supply network for secure logic applications |
US10776484B2 (en) | 2015-01-13 | 2020-09-15 | National University Corporation Kobe University | On-chip monitor circuit and semiconductor chip |
CN106021815A (zh) * | 2016-06-14 | 2016-10-12 | 泰利美信(苏州)医疗科技有限公司 | 一种功耗平衡的集成电路设计方法及系统 |
DE102017118164A1 (de) * | 2017-08-09 | 2019-02-14 | Infineon Technologies Ag | Kryptographische schaltung und datenverarbeitung |
WO2021118816A1 (en) * | 2019-12-10 | 2021-06-17 | Cryptography Research, Inc. | Share domain arrangements for masked hardware implementations |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09171056A (ja) * | 1995-12-20 | 1997-06-30 | Hitachi Ltd | テスト設計方法とその装置、並びにテスト方法とその装置 |
JP2001141791A (ja) * | 1999-09-03 | 2001-05-25 | Sony Corp | スキャンパス回路を有する半導体回路 |
JP2004347975A (ja) * | 2003-05-23 | 2004-12-09 | Toshiba Corp | データ処理装置及び論理演算装置 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5349248A (en) * | 1992-09-03 | 1994-09-20 | Xilinx, Inc. | Adaptive programming method for antifuse technology |
US5521513A (en) * | 1994-10-25 | 1996-05-28 | Teradyne Inc | Manufacturing defect analyzer |
US5917250A (en) * | 1997-10-07 | 1999-06-29 | Lucent Technologies Inc. | Isolation circuit and verification controller for a power supply and power plant employing the same |
US7587044B2 (en) * | 1998-01-02 | 2009-09-08 | Cryptography Research, Inc. | Differential power analysis method and apparatus |
US6043672A (en) * | 1998-05-13 | 2000-03-28 | Lsi Logic Corporation | Selectable power supply lines for isolating defects in integrated circuits |
US6539092B1 (en) * | 1998-07-02 | 2003-03-25 | Cryptography Research, Inc. | Leak-resistant cryptographic indexed key update |
US6560737B1 (en) * | 2000-02-16 | 2003-05-06 | Hewlett-Packard Development Company, L.P. | Method for adding scan controllability and observability to domino CMOS with low area and delay overhead |
CA2298990A1 (en) * | 2000-02-18 | 2001-08-18 | Cloakware Corporation | Method and system for resistance to power analysis |
JP3720271B2 (ja) * | 2001-03-22 | 2005-11-24 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
US7205681B2 (en) * | 2004-02-06 | 2007-04-17 | Honeywell International Inc. | Generation and distribution of a dual-redundant logic supply voltage for an electrical system |
WO2005081085A2 (en) * | 2004-02-13 | 2005-09-01 | The Regents Of The University Of California | Logic system for dpa and/or side channel attack resistance |
DE102004009144B4 (de) * | 2004-02-25 | 2011-03-17 | Infineon Technologies Ag | Logikzelle und Verfahren zum Durchführen einer Dual-Rail-Logikoperation und Speichermedium |
DE102004020576B4 (de) * | 2004-04-27 | 2007-03-15 | Infineon Technologies Ag | Datenverarbeitungsvorrichtung mit schaltbarer Ladungsneutralität und Verfahren zum Betreiben einer Dual-Rail-Schaltungskomponente |
KR100725169B1 (ko) * | 2005-01-27 | 2007-06-04 | 삼성전자주식회사 | 전력 분석 공격에 안전한 논리 연산 장치 및 방법 |
US7610628B2 (en) * | 2005-03-01 | 2009-10-27 | Infineon Technologies Ag | Apparatus and method for calculating a representation of a result operand |
US7232711B2 (en) * | 2005-05-24 | 2007-06-19 | International Business Machines Corporation | Method and structure to prevent circuit network charging during fabrication of integrated circuits |
JP2007233793A (ja) * | 2006-03-02 | 2007-09-13 | Nec Corp | ディスクエンクロージャ装置 |
FR2928060B1 (fr) | 2008-02-25 | 2010-07-30 | Groupe Des Ecoles De Telecommunications Get Ecole Nat Superieure Des Telecommunications Enst | Procede de test de circuits de cryptographie, circuit de cryptographie securise apte a etre teste, et procede de cablage d'un tel circuit. |
ITMI20082364A1 (it) * | 2008-12-31 | 2010-07-01 | Incard Sa | Metodo per proteggere un dispositivo crittografico contro attacchi spa, dpa e temporali |
-
2008
- 2008-02-25 FR FR0851184A patent/FR2928060B1/fr not_active Expired - Fee Related
-
2009
- 2009-02-11 EP EP09715962.8A patent/EP2248061B1/fr active Active
- 2009-02-11 KR KR1020107021124A patent/KR101577847B1/ko active IP Right Grant
- 2009-02-11 US US12/919,016 patent/US9494645B2/en active Active
- 2009-02-11 JP JP2010547153A patent/JP5433904B2/ja active Active
- 2009-02-11 SG SG2013014188A patent/SG188811A1/en unknown
- 2009-02-11 WO PCT/EP2009/051600 patent/WO2009106428A1/fr active Application Filing
- 2009-02-11 ES ES09715962T patent/ES2731591T3/es active Active
- 2009-02-11 CN CN200980105835.0A patent/CN101971183B/zh active Active
- 2009-02-11 CA CA2716143A patent/CA2716143C/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09171056A (ja) * | 1995-12-20 | 1997-06-30 | Hitachi Ltd | テスト設計方法とその装置、並びにテスト方法とその装置 |
JP2001141791A (ja) * | 1999-09-03 | 2001-05-25 | Sony Corp | スキャンパス回路を有する半導体回路 |
JP2004347975A (ja) * | 2003-05-23 | 2004-12-09 | Toshiba Corp | データ処理装置及び論理演算装置 |
Non-Patent Citations (2)
Title |
---|
JPN6013040591; Kris Tiri, David Hwang, Alireza Hodjat, Bo-Cheng Lai, Shenglin Yang, Patrick Schaumont, and Ingrid V: '"Prototype IC with WDDL and Differential Routing - DPA Resistance Assessment"' LNCS, Cryptographic Hardware and Embedded Systems - CHES 2005 Vol.3659, 200508, p.3&# * |
JPN6013040595; Pengyuan Yu: '"Implementation of DPA-Resistant Circuit for FPGA"' difital library and archives etd-04302007-134556, 20070424, [online] * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013042406A (ja) * | 2011-08-18 | 2013-02-28 | Meijo University | 情報処理装置,情報処理方法及びそのプログラム |
JP2022131402A (ja) * | 2021-02-26 | 2022-09-07 | Necプラットフォームズ株式会社 | 検査制御装置、情報処理装置、検査制御方法及びプログラム |
JP7323202B2 (ja) | 2021-02-26 | 2023-08-08 | Necプラットフォームズ株式会社 | 検査制御装置、情報処理装置、検査制御方法及びプログラム |
Also Published As
Publication number | Publication date |
---|---|
US9494645B2 (en) | 2016-11-15 |
US20110261953A1 (en) | 2011-10-27 |
WO2009106428A1 (fr) | 2009-09-03 |
CN101971183A (zh) | 2011-02-09 |
KR101577847B1 (ko) | 2015-12-15 |
ES2731591T3 (es) | 2019-11-18 |
JP5433904B2 (ja) | 2014-03-05 |
CA2716143A1 (en) | 2009-09-03 |
FR2928060A1 (fr) | 2009-08-28 |
EP2248061A1 (fr) | 2010-11-10 |
CN101971183B (zh) | 2016-08-03 |
FR2928060B1 (fr) | 2010-07-30 |
SG188811A1 (en) | 2013-04-30 |
EP2248061B1 (fr) | 2019-03-27 |
CA2716143C (en) | 2018-08-07 |
KR20110015511A (ko) | 2011-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5433904B2 (ja) | 暗号回路を試験する方法、被試験可能な安全暗号回路、およびその回路に配線する方法 | |
Karmakar et al. | Encrypt flip-flop: A novel logic encryption technique for sequential circuits | |
Bhunia et al. | Protection against hardware trojan attacks: Towards a comprehensive solution | |
Chiu et al. | A secure test wrapper design against internal and boundary scan attacks for embedded cores | |
Contreras et al. | Security vulnerability analysis of design-for-test exploits for asset protection in SoCs | |
KR100701713B1 (ko) | 데이터 캐리어 및 전자 부품 | |
Yasin et al. | Testing the trustworthiness of IC testing: An oracle-less attack on IC camouflaging | |
Rai et al. | Security promises and vulnerabilities in emerging reconfigurable nanotechnology-based circuits | |
Shi et al. | Robust secure scan design against scan-based differential cryptanalysis | |
Vaghani et al. | On securing scan design through test vector encryption | |
US11411749B2 (en) | System and method for performing netlist obfuscation for a semiconductor device | |
Gupta et al. | Mitigating simple power analysis attacks on LSIB key logic | |
Kumar et al. | Securing IEEE 1687 standard on-chip instrumentation access using PUF | |
Karmakar et al. | Hardware IP protection using logic encryption and watermarking | |
Hossain et al. | A dual mode self-test for a stand alone AES core | |
Kumar et al. | An improved AES hardware Trojan benchmark to validate Trojan detection schemes in an ASIC design flow | |
Kumar et al. | Analysis of side-channel attack AES hardware trojan benchmarks against countermeasures | |
Ye et al. | Deterministic and probabilistic diagnostic challenge generation for arbiter physical unclonable function | |
Alanwar et al. | Dynamic fpga detection and protection of hardware trojan: A comparative analysis | |
Karmani et al. | The DFA/DFT‐based hacking techniques and countermeasures: Case study of the 32‐bit AES encryption crypto‐core | |
Mukhopadhyay et al. | Testability of cryptographic hardware and detection of Hardware Trojans | |
Zhang et al. | Comprehensive analysis on hardware trojans in 3D ICs: characterization and experimental impact assessment | |
Ali et al. | Design of a BIST implemented AES crypto-processor ASIC | |
Xiao | Techniques for improving security and trustworthiness of integrated circuits | |
Yang et al. | A general hardware Trojan technique targeted on lightweight cryptography with bit-serial structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130418 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130620 |
|
A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20130723 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130821 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130918 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131121 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5433904 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |