JP2011509474A - コンピュータを動作させる方法及びシステム - Google Patents
コンピュータを動作させる方法及びシステム Download PDFInfo
- Publication number
- JP2011509474A JP2011509474A JP2010541774A JP2010541774A JP2011509474A JP 2011509474 A JP2011509474 A JP 2011509474A JP 2010541774 A JP2010541774 A JP 2010541774A JP 2010541774 A JP2010541774 A JP 2010541774A JP 2011509474 A JP2011509474 A JP 2011509474A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- address
- bits
- register
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000012545 processing Methods 0.000 claims abstract description 17
- 238000003860 storage Methods 0.000 claims description 100
- 238000004891 communication Methods 0.000 claims description 8
- 238000004590 computer program Methods 0.000 claims description 6
- 230000004044 response Effects 0.000 claims description 3
- 230000006870 function Effects 0.000 description 35
- 238000006073 displacement reaction Methods 0.000 description 22
- 238000013519 translation Methods 0.000 description 16
- 230000014616 translation Effects 0.000 description 16
- 238000007667 floating Methods 0.000 description 12
- 230000008859 change Effects 0.000 description 8
- 238000012360 testing method Methods 0.000 description 8
- 238000004364 calculation method Methods 0.000 description 6
- 230000000295 complement effect Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- PWPJGUXAGUPAHP-UHFFFAOYSA-N lufenuron Chemical compound C1=C(Cl)C(OC(F)(F)C(C(F)(F)F)F)=CC(Cl)=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F PWPJGUXAGUPAHP-UHFFFAOYSA-N 0.000 description 4
- 238000004422 calculation algorithm Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000007774 longterm Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000001934 delay Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 239000003607 modifier Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 101000764644 Homo sapiens Trimethyllysine dioxygenase, mitochondrial Proteins 0.000 description 1
- 102100026223 Trimethyllysine dioxygenase, mitochondrial Human genes 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000012884 algebraic function Methods 0.000 description 1
- 230000001174 ascending effect Effects 0.000 description 1
- 238000013475 authorization Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- VIKNJXKGJWUCNN-XGXHKTLJSA-N norethisterone Chemical compound O=C1CC[C@@H]2[C@H]3CC[C@](C)([C@](CC4)(O)C#C)[C@@H]4[C@@H]3CCC2=C1 VIKNJXKGJWUCNN-XGXHKTLJSA-N 0.000 description 1
- BWHMMNNQKKPAPP-UHFFFAOYSA-L potassium carbonate Substances [K+].[K+].[O-]C([O-])=O BWHMMNNQKKPAPP-UHFFFAOYSA-L 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000008685 targeting Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3005—Arrangements for executing specific machine instructions to perform operations for flow control
- G06F9/30054—Unconditional branch instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
- G06F9/3016—Decoding the operand specifier, e.g. specifier format
- G06F9/30167—Decoding the operand specifier, e.g. specifier format of immediate specifier, e.g. constants
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
- G06F9/324—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address using program counter relative addressing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
- G06F9/342—Extension of operand address space
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
- G06F9/355—Indexed addressing
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Abstract
【解決手段】 実行時に、相対アドレスにおけるターゲット命令をフェッチ及び実行し、次いで、execute relative命令の後に処理を次の命令に戻す、execute relative命令のための方法、システム、及びプログラム製品である。相対アドレスは、プログラム・カウンタの値を符号拡張された即値フィールドに加えることによって形成される。フェッチされたターゲット命令は、ビットをターゲット命令の所定のビットに論理和演算することにより、実行前に随意的に変更される。
【選択図】 図16
Description
コンピュータ・システムは、主ストレージ内の情報、並びに、アドレッシング、保護、参照、及び変更の記録を含む。アドレッシングの幾つかの態様は、アドレスの形式、アドレス空間の概念、種々のタイプのアドレス、及び1つのタイプのアドレスを別のタイプのアドレスに変換する方法を含む。主ストレージの一部は、永続的に割り当てられたストレージ場所を含む。主ストレージは、システムに、データの直接アドレス指定可能な高速アクセス・ストレージを与える。データ及びプログラムの両方は、これらを処理できるようになる前に、(入力装置から)主ストレージにロードしなければならない。
典型的には、CPUの動作は、ストレージ・アドレスの昇順で1度に1つずつ左から右に連続的に実行される、ストレージ内の命令によって制御される。順次動作の変更は、分岐、LOAD PSW、割り込み、SIGNAL PROCESSORオーダー、又は手作業の介入によってもたらされ得る。
・実行される動作を指定するオペレーション・コード(オペコード)
・随意的に、関係するオペランドの指示
を含む。
簡略表記法を使用して完全なアドレスを指定すること、
汎用レジスタをオペランドとして用いる命令を用いて、アドレス操作を行うこと、
命令ストリームを変更することなく、プログラム手段によりアドレスを変更すること、
他のプログラムから受け取ったアドレスを直接用いて、データ域の記憶位置に関係なく操作を行なうこと、
が可能になる。
・RISは、レジスタ及び即値操作及びストレージ操作を示す。
・RRSは、レジスタ間操作及びストレージ操作を示す。
・SILは、16ビットの即値フィールドを有するストレージ及び即値操作を示す。
・24ビット・アドレッシング・モードでは、どちらの命令も、汎用レジスタR1のビット位置40−63に戻りアドレスを入れ、そのレジスタのビット0−31は変わらないままである。BRANCH AND LINKは、汎用レジスタR1のビット位置32−39に、命令長コードと、現行PSWからの条件コード及びプログラム・マスクを入れる。
・31ビットのアドレッシング・モードで、どちらの命令も、汎用レジスタR1のビット位置33−63に戻りアドレスを入れ、ビット位置32に1を入れ、レジスタのビット0−31は変わらないままである。
・64ビット・アドレッシング・モードでは、どちらの命令も、汎用レジスタR1のビット位置0−63に戻りアドレスを入れる。
・どのアドレッシング・モードにおいても、どちらの命令も現行アドレッシング・モードの制御下で分岐アドレスを生成する。これらの命令は、分岐アドレスのビット0−63をPSWのビット位置64−127に入れる。RR形式では、命令のR2フィールドが0であるときは、どちらの命令も分岐を行なわない。
・BRANCH AND SAVE AND SET MODEは、汎用レジスタR1の内容をBRANCH AND SAVEの場合と同じに設定する。さらに、この命令は、拡張アドレッシング・モード・ビット、即ちPSWのビット31を、レジスタのビット位置63に入れる。
・BRANCH AND SET MODEは、R1が0以外のときは、以下のことを実行する。24ビット又は31ビット・モードでは、この命令は、PSWのビット32を汎用レジスタR1のビット位置32に入れ、レジスタのビット0−31及び33−63は変更しない。レジスタが命令アドレスを含む場合、レジスタのビット63は0でなければならないという点に留意されたい。64ビット・モードでは、この命令は、PSWのビット31(1つ)を汎用レジスタR1のビット位置63に入れ、レジスタのビット0−62は変更されないままである。
・R2が0以外のときは、どちらの命令も、以下のように、アドレッシング・モードを設定し、分岐を行なう。汎用レジスタR2のビット63が、PSWのビット位置31に入れられる。ビット63が0の場合は、レジスタのビット32がPSWのビット位置32に入れられる。ビット63が1の場合は、PSWのビット32は1に設定される。次いで、新しいアドレッシング・モードの制御下で、レジスタのビット63は0と見なされることを除いて、レジスタの内容に基づいて分岐アドレスが生成される。命令は、分岐アドレスのビット0−63をPSWのビット位置64−127に入れる。汎用レジスタR2のビット63は変更されないままなので、呼び出し先プログラムに入る時点で1になっていることがある。R2がR1と同じである場合は、指定された汎用レジスタ内の結果は、R1レジスタについて指定されている結果と同じになる。
割り込み機構により、CPUが、構成の外部、構成の内部、又はCPU自体の中の条件の結果として、自身の状態を変化させることが可能になる。優先順位の高い条件に迅速に応答し、条件のタイプを即時に認識できるようにために、割り込み条件は、6つのクラス、すなわち、外部、入力/出力、マシン・チェック、プログラム、再始動、及び監視プログラム呼び出しにグループ化される。
1.PSWの未割り当てのビット位置(即ち、ビット位置0、2−4、24−30、又は33−63のいずれか)に1が導入される。これは、早期PSW指定例外として処理される。
2.PSWのビット位置12に1が導入される。これは、早期PSW指定例外として扱われる。
3.次のいずれかの理由によりPSWが無効である:a.PSWのビット31が1であり、ビット32が0である。b.PSWのビット31及び32が、24ビット・アドレッシング・モードを示す0であり、PSWのビット64−103が全て0ではない。c.PSWのビット31が0であり、ビット32が、31ビット・アドレッシング・モードを示す1であり、PSWのビット64−96が全て0ではない。これは、早期PSW指定例外として扱われる。
4.PSWが奇数の命令アドレスを含む。
5.こうした整数境界の指定を必要とする命令で、オペランド・アドレスが整数境界を指していない。
6.偶数番号のレジスタ指定を必要とする命令のRフィールドにより、奇数番号の汎用レジスタが指定される。
7.拡張オペランドに、0、1、4、5、8、9、12、又は13以外の浮動小数点レジスタが指定される。
8.10進数演算の乗数又は除数が、15桁の数字と符号を超えている。
9.10進数の乗算又は除算において、第1オペランド・フィールドの長さが、第2オペランド・フィールドの長さより短いか又はこれと等しい。
10.CIPHER MESSAGE、CIPHER MESSAGE WITH CHAINING、COMPUTE INTERMEDIATE MESSAGE DIGEST、COMPUTE LAST MESSAGE DIGEST、又はCOMPUTE MESSAGE AUTHENTICATION CODEの命令が試みられ、汎用レジスタ0のビット57−63における機能コードは、未割り当ての又はインストールされていない機能コードを含む。
11.CIPHER MESSAGE又はCIPHER MESSAGE WITH CHAININGの実行が試みられ、R1又はR2フィールドは、奇数番号のレジスタ又は汎用レジスタ0を指示する。
12.CIPHER MESSAGE、CIPHER MESSAGE WITH CHAINING、COMPUTE INTERDIATE MESSAGE DIGEST、又はCOMPUTE MESSAGE AUTHENTICATION CODEの実行が試みられ、第2オペランドの長さは、指定された関数のデータ・ブロック・サイズの倍数ではない。クエリ関数には、この指定例外条件が適用されない。
13.COMPARE AND FORM CODEWORDの実行が試みられ、汎用レジスタ1、2、及び3は、最初に偶数値を含んでいない。
32.COMPARE AND SWAP AND STOREの実行が試みられ、次の条件のいずれかが存在する。:
・機能コードが、未割り当ての値を指定する。
・格納特性が、未割り当ての値を指定する。
・機能コードは0であり、第1オペランドはワード境界上に指定されない。
・機能コードは1であり、第1オペランドはダブルワード境界上に指定されない。
・第2オペランドは、格納値のサイズに対応する整数境界上に指定されない。
33.COMPARE LOGICAL LONG UNICODE又はMOVE LONG UNICODEの実行が試みられ、汎用レジスタR1+1又はR3+1の内容が、偶数のバイト数を指定しない。
34.COMPARE LOGICAL STRING、MOVE STRING、又はSEARCH STRINGの実行が試みられ、汎用レジスタ0のビット32−55が全て0ではない。
35.COMPRESSION CALLの実行が試みられ、汎用レジスタ0のビット48−51は、値0000及び0110−1111(2進数)のいずれかを有する。
36.COMPUTE INTERMEDIATE MESSAGE DIGEST、COMPUTE LAST MESSAGE DIGEST、又はCOMPUTE MESSAGE AUTHENTICATION CODEの実行が試みられ、次のいずれかが真である。:
・R2フィールドが、奇数番号のレジスタ又は汎用レジスタ0を指定する。
・汎用レジスタ0のビット56が0ではない。
37.CONVERT HFP TO BFP、CONVERT TO FIXED(BFP又はHFP)、又はLOAD FP INTEGER(BFP)の実行が試みられ、M3フィールドは有効な変更子を指定していない。
38.DIVIDE TO INTEGERの実行が試みられ、M4フィールドは有効な変更子を指定していない。
39.EXECUTEの実行が試みられ、ターゲット・アドレスは奇数である。
40.EXTRACT STACKED STATEの実行が試みられ、汎用レジスタR2のビット位置56−63のコードは、ASN及びLX再使用ファシリティがインストールされていない場合に4より大きく、或いは、このファシリティがインストールされている場合に5より大きい。
41.FIND LEFTMOST ONEの実行が試みられ、R1フィールドは、奇数番号のレジスタを指定する。
42.INVALIDATE DAT TABLE ENTRYの実行が試みられ、汎用レジスタR2のビット44−51は全てが0ではない。
43.LOAD FPCの実行が試みられ、FPCレジスタ内のサポートされていないビットに対応する第2オペランドの1又は複数のビットが1である。
44.LOAD PAGE−TABLE−ENTRY ADDRESSの実行が試みられ、命令のM4フィールドは0000−0100(2進数)以外のいずれかの値を含む。
45.LOAD PSWの実行が試みられ、第2オペランドのアドレスにおけるダブルワードのビット12が0である。この例外が認識されるかどうかは、モデルによって決まる。
46.MONITOR CALLの実行が試みられ、命令のビット位置8−11が0を含まない。
47.MOVE PAGEの実行が試みられ、汎用レジスタ0のビット位置48−51に0が含まれていないか、又は、レジスタのビット52及び53の両方とも1である。
48.PACK ASCIIの実行が試みられ、L2フィールドが31より大きい。
49.PACK UNICODEの実行が試みられ、L2フィールドが63より大きいか、又は偶数である。
50.PERFORM FLOATING POINT OPERATIONの実行が試みられ、汎用レジスタ0のビット32が0であり、ビット33−63の1つ又は複数のフィールドが無効であるか、又はインストールされていない機能を指定する。
51.PERFORM LOCKED OPERATIONの実行が試みられ、次のいずれかが真である。・汎用レジスタのTビット、即ちビット55が0であり、レジスタのビット56−63の機能コードが無効である。・汎用レジスタ0のビット32−54が全て0ではない。・アクセス・レジスタ・モードにおいて、ALETを含むパラメータ・リストを使用させる機能コードについて、R3フィールドが0である。
52.PERFORM TIMING FACILITY FUNCTIONの実行が試みられ、次のいずれかが真である。:・汎用レジスタ0のビット56が0ではない。・汎用レジスタ0のビット57−63が、未割り当ての又はインストールされていない機能コードを指定する。
53.PROGRAM TRANSFER又はPROGRAM TRANSFER WITH INSTANCEの実行が試みられ、次の全てが真である。:
・PSWの拡張アドレッシング・モード・ビットが0である。・命令のR2フィールドが示す汎用レジスタの基本アドレッシング・モード・ビット、即ちビット32が0である。・同じレジスタの命令アドレスのビット33−39が全て0ではない。
54.RESUME PROGRAMの実行が試みられ、次のいずれかが真である。:・現行PSW内に配置する場合、第2オペランドにおけるPSWフィールドのビット31、32及び64−127は有効ではない。次のいずれかが真である場合に、例外が認識される。:−ビット31及び32の両方とも0であり、ビット63−103が全て0ではない。−ビット31は0、ビット32は1であり、ビット64−96は全てが0ではない。−ビット31は1、ビット32は0である。−ビット127は1である。
・パラメータ・リストのビット0−12は全て0ではない。
55.SEARCH STRING UNICODEの実行が試みられ、汎用レジスタ0のビット32−47が全て0ではない。
56.SET ADDRESS SPACE CONTROL又はSET ADDRESS SPACE CONTROL FASTの実行が試みられ、第2オペランド・アドレスのビット52及び53が両方とも0ではない。
57.SET ADDRESSING MODE(SAM24)の実行が試みられ、PSW内の未更新の命令アドレスのビット0−39、PSWのビット64−103は全て0ではない。
58.SET ADDRESSING MODE(SAM31)の実行が試みられ、PSW内の未更新の命令アドレスのビット0−32、PSWのビット64−96は全て0ではない。
59.SET CLOCK PROGRAMMABLE FIELDの実行が試みられ、汎用レジスタ0のビット32−47は全て0ではない。
60.SET FPCの実行が試みられ、FPCレジスタ内のサポートされていないビットに対応する第1オペランドの1つ又は複数のビットが1である。
61.STORE SYSTEM INFORMATIONの実行が試みられ、汎用レジスタ0における機能コードが有効であり、次のいずれかが真である。:・汎用レジスタ0のビット36−55及び汎用レジスタ1のビット32−47が全て0ではない。・第2オペランド・アドレスが、4Kバイト境界上に境界合わせされない。
62.TRANSLATE TWO TO ONE又はTRANSLATE TWO TO TWOの実行が試みられ、汎用レジスタR1+1における長さが偶数のバイトを指定していない。
63.UNPACK ASCIIの実行が試みられ、L1フィールドが31より大きい。
64.UNPACK UNICODEの実行が試みられ、L1フィールドが63より大きいか、又は偶数である。
65.UPDATE TREEの実行が試みられ、汎用レジスタ4及び5の最初の内容は、24ビット・アドレッシング・モード又は31ビット・アドレッシング・モードにおいて8の倍数ではない、又は、64ビット・アドレッシング・モードにおいて16の倍数ではない。旧PSWにより識別される命令の実行は抑止される。しかしながら、早期PSW指定例外(原因1−3)の場合は、新PSWを導入する操作が完了するが、その直後に割り込みが発生する。命令長コード(ILC)は1、2、又は3であり、例外を生じさせた命令の長さを示すことが好ましい。命令アドレスが奇数(6−33ページの原因4)である場合は、ILCが1、2、又は3のいずれであるか予測不能である。早期PSW指定例外(原因1−3)のために例外が認識され、LOAD PSW、LOAD PSW EXTENDED、PROGRAM RETURN、又は割り込みによりその例外が導入された場合は、ILCは0である。例外がSET ADDRESSING MODE(SAM24、SAM31)により導入された場合、ILCは1であり、或いは、SET ADDRESSING MODEがEXECUTEのターゲットであった場合は、ILCは2である。例外が、SET SYSTEM MASK又はSTORE THEN OR SYSTEM MASKにより導入された場合は、ILCは2である。
図16 708のオペコードと、レジスタ(R1)及び即値フィールド(I2)を指定するレジスタ・フィールドとを有する図15のExecute Relative Long命令は、実行されるExecute Relative Long命令のアドレス(PSWのプログラム・カウンタ値)に対してメモリ位置から取得された単一のターゲット命令を実行する能力を提供する。
命令の第2フィールドが示す第2レジスタから取得される801か、
PSW803から得られるプログラム・カウンタ804を、命令の第2フィールドが示す第2レジスタ801の値に加えることによって取得される802か、
命令の即値フィールド(I2)に加えられたPSW803から取得されたプログラム・カウンタ804を、命令の第2フィールドが示す第2レジスタ801の値に加えることによって取得される805か、又は、
プログラム・カウンタ804を命令の即値フィールド(I2)に加えることによって取得される806か、
のいずれか1つである。
・アクセス例外(フェッチ、ターゲット命令)
・実行例外
・操作例外(実行拡張機能がインストールされていない場合、EXRL)
を引き起こす。
Claims (8)
- コンピュータを動作させる方法であって、
プログラム・カウンタが指定したアドレスにおいて、プログラム内の実行(execute)マシン命令をフェッチするステップであって、前記実行マシン命令は、コンピュータ・アーキテクチャのために定義され、かつ、オペコード・フィールドと、第1のレジスタ・フィールドと、ハーフワードの数を指定する符号付き値から成る符号付き即値フィールドとを含む、ステップと、
記憶位置から前記プログラム・カウンタが指定する前記アドレスを取得することと、
前記プログラム・カウンタが指定する前記アドレスを前記符号付き値に算術加算して、ターゲット命令のアドレスを求めることと、
前記求められたアドレスにおいて前記ターゲット命令をフェッチすることであって、前記ターゲット命令は、ターゲット命令のビット8−15を含み、かつ、1ハーフワード、2ハーフワード、又は3ハーフワードのいずれか1つから成ることと、
前記ターゲット命令を実行することと、
前記実行マシン命令のサイズに応じて前記プログラム・カウンタ値をインクリメントさせることと、
前記インクリメントされたプログラム・カウンタ値が指定する命令アドレスにおいて前記プログラムの実行を続行することと、
を含む前記実行命令を実行するステップと、
を含む方法。 - 前記プログラム・カウンタは、プログラム状況ワード(PSW)の第1の数のビットのプログラム・カウンタ値から成り、前記符号付き即値フィールドは、第2の数のハーフワードを指定する符号付き値と、第2の数のビットのcompare relative命令とから成り、前記第2の数は前記第1の数より少なく、前記記憶位置は前記compare relative命令により明示的に特定されない、請求項1に記載の方法。
- 前記プログラム・カウンタは、プログラム状況ワード(PSW)の第1の数のビットのプログラム・カウンタ値から成り、前記符号付き即値フィールドは、第2の数のハーフワードを指定する符号付き値と、第2の数のビットの前記実行マシン命令から成り、前記第2の数は前記オペコードによって指定され、前記第1の数は64であり、前記記憶位置は前記比較相対命令により明示的に特定されない、請求項1に記載の方法。
- 前記第1のレジスタ・フィールドが0より大きいことに応答して、前記ターゲット命令を取得するステップは、
前記第1のレジスタ・フィールドに関連した第1のレジスタ値のビット56−63を取得するステップと、
前記フェッチされたターゲット命令のビット8−15と前記取得されたビット56−63との論理和演算を行なって結果を形成するステップであって、実行される前記ターゲット命令は、前記フェッチされたターゲット命令のビット8−15の値ではなく前記結果の値を含むステップと、
をさらに含む、請求項1に記載の方法。 - 前記ターゲット命令は、前記プログラムが一次空間モード、二次空間モード、又はアクセス・レジスタ・モードのいずれか1つにあるときでさえ、一次空間からフェッチされる、請求項1に記載の方法。
- 前記コンピュータ・アーキテクチャのために定義された前記実行マシン命令は、代替的なコンピュータ・アーキテクチャの中央処理装置によってフェッチ及び実行され、
前記方法は、前記実行マシン命令を解釈して前記実行マシン命令の動作をエミュレートするための所定のソフトウェア・ルーチンを特定するステップをさらに含み、
前記実行マシン命令を実行するステップは、前記所定のソフトウェア・ルーチンを実行して、前記実行マシン命令を実行するための前記方法のステップを実施するステップを含む、請求項2に記載の方法。 - プロセッサによって読み取り可能であり、かつ、前記請求項のいずれかに記載の前記方法を実施するために前記プロセッサにより実行するための命令を格納する、有形のストレージ媒体を備える、コンピュータ・プログラム製品。
- コンピュータ・システムであって、
メモリと、
前記メモリと通信状態にあり、かつ、メモリから命令をフェッチするための命令フェッチ・ユニットと、フェッチされた命令を実行するための1つ又は複数の実行ユニットとを含むプロセッサと、
を備え、
前記コンピュータ・システムは、請求項1−6のいずれかに記載の前記方法を実施するように構成される、コンピュータ・システム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/972,714 US20090182984A1 (en) | 2008-01-11 | 2008-01-11 | Execute Relative Long Facility and Instructions Therefore |
PCT/EP2009/050106 WO2009087159A1 (en) | 2008-01-11 | 2009-01-07 | Execute relative instruction |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011509474A true JP2011509474A (ja) | 2011-03-24 |
Family
ID=40445644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010541774A Pending JP2011509474A (ja) | 2008-01-11 | 2009-01-07 | コンピュータを動作させる方法及びシステム |
Country Status (6)
Country | Link |
---|---|
US (1) | US20090182984A1 (ja) |
EP (1) | EP2229622A1 (ja) |
JP (1) | JP2011509474A (ja) |
KR (1) | KR101285072B1 (ja) |
CN (1) | CN101911016B (ja) |
WO (1) | WO2009087159A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8495341B2 (en) * | 2010-02-17 | 2013-07-23 | International Business Machines Corporation | Instruction length based cracking for instruction of variable length storage operands |
JP5565187B2 (ja) | 2010-08-10 | 2014-08-06 | 富士通株式会社 | 情報処理装置および割込み制御プログラム |
US9268572B2 (en) | 2012-12-11 | 2016-02-23 | International Business Machines Corporation | Modify and execute next sequential instruction facility and instructions therefor |
US9875107B2 (en) * | 2015-01-19 | 2018-01-23 | International Business Machines Corporation | Accelerated execution of execute instruction target |
US10157134B2 (en) * | 2016-04-11 | 2018-12-18 | International Business Machines Corporation | Decreasing the data handoff interval for a reserved cache line based on an early indication of a systemwide coherence response |
US10175946B2 (en) * | 2016-09-30 | 2019-01-08 | International Business Machines Corporation | Perform sign operation decimal instruction |
GB2562102B (en) * | 2017-05-05 | 2019-09-04 | Advanced Risc Mach Ltd | An apparatus and method for managing use of capabilities |
WO2020186630A1 (en) * | 2019-03-21 | 2020-09-24 | Huawei Technologies Co., Ltd. | Serializing divergent accesses using peeling |
CN111782273B (zh) * | 2020-07-16 | 2022-07-26 | 中国人民解放军国防科技大学 | 一种提高重复程序执行性能的软硬件协同缓存装置 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE303056B (ja) * | 1967-08-31 | 1968-08-12 | Ericsson Telefon Ab L M | |
US3825895A (en) * | 1973-05-14 | 1974-07-23 | Amdahl Corp | Operand comparator |
US3982229A (en) * | 1975-01-08 | 1976-09-21 | Bell Telephone Laboratories, Incorporated | Combinational logic arrangement |
US4713750A (en) * | 1983-03-31 | 1987-12-15 | Fairchild Camera & Instrument Corporation | Microprocessor with compact mapped programmable logic array |
US4569016A (en) * | 1983-06-30 | 1986-02-04 | International Business Machines Corporation | Mechanism for implementing one machine cycle executable mask and rotate instructions in a primitive instruction set computing system |
US4578750A (en) * | 1983-08-24 | 1986-03-25 | Amdahl Corporation | Code determination using half-adder based operand comparator |
US5113523A (en) * | 1985-05-06 | 1992-05-12 | Ncube Corporation | High performance computer system |
JPS6382513A (ja) * | 1986-09-26 | 1988-04-13 | Toshiba Corp | バレルシフタ |
DE69231451T2 (de) * | 1991-03-11 | 2001-05-10 | Mips Tech Inc | Rückwärts kompatible Rechnerarchitektur mit erweiterten Wortbreiten und Adressraum |
US5859994A (en) * | 1992-08-10 | 1999-01-12 | Intel Corporation | Apparatus and method for modifying instruction length decoding in a computer processor |
US6067613A (en) * | 1993-11-30 | 2000-05-23 | Texas Instruments Incorporated | Rotation register for orthogonal data transformation |
US5748950A (en) * | 1994-09-20 | 1998-05-05 | Intel Corporation | Method and apparatus for providing an optimized compare-and-branch instruction |
EP0730220A3 (en) * | 1995-03-03 | 1997-01-08 | Hal Computer Systems Inc | Method and device for quickly executing branch instructions |
US5732242A (en) * | 1995-03-24 | 1998-03-24 | Silicon Graphics, Inc. | Consistently specifying way destinations through prefetching hints |
US6223256B1 (en) * | 1997-07-22 | 2001-04-24 | Hewlett-Packard Company | Computer cache memory with classes and dynamic selection of replacement algorithms |
US6112293A (en) * | 1997-11-17 | 2000-08-29 | Advanced Micro Devices, Inc. | Processor configured to generate lookahead results from operand collapse unit and for inhibiting receipt/execution of the first instruction based on the lookahead result |
US6401196B1 (en) * | 1998-06-19 | 2002-06-04 | Motorola, Inc. | Data processor system having branch control and method thereof |
US6446197B1 (en) * | 1999-10-01 | 2002-09-03 | Hitachi, Ltd. | Two modes for executing branch instructions of different lengths and use of branch control instruction and register set loaded with target instructions |
US6763327B1 (en) * | 2000-02-17 | 2004-07-13 | Tensilica, Inc. | Abstraction of configurable processor functionality for operating systems portability |
US6738895B1 (en) * | 2000-08-31 | 2004-05-18 | Micron Technology, Inc. | Method and system for substantially registerless processing |
US7165101B2 (en) * | 2001-12-03 | 2007-01-16 | Sun Microsystems, Inc. | Transparent optimization of network traffic in distributed systems |
US7493480B2 (en) * | 2002-07-18 | 2009-02-17 | International Business Machines Corporation | Method and apparatus for prefetching branch history information |
GB2400198B (en) * | 2003-04-04 | 2006-04-05 | Advanced Risc Mach Ltd | Controlling execution of a block of program instructions within a computer processing system |
US8335810B2 (en) * | 2006-01-31 | 2012-12-18 | Qualcomm Incorporated | Register-based shifts for a unidirectional rotator |
-
2008
- 2008-01-11 US US11/972,714 patent/US20090182984A1/en not_active Abandoned
-
2009
- 2009-01-07 EP EP09700980A patent/EP2229622A1/en not_active Withdrawn
- 2009-01-07 CN CN200980101766.6A patent/CN101911016B/zh not_active Expired - Fee Related
- 2009-01-07 KR KR1020107014475A patent/KR101285072B1/ko active IP Right Grant
- 2009-01-07 WO PCT/EP2009/050106 patent/WO2009087159A1/en active Application Filing
- 2009-01-07 JP JP2010541774A patent/JP2011509474A/ja active Pending
Non-Patent Citations (1)
Title |
---|
JPN6013011418; Mシリーズ処理装置(M/64モード)解説書 [CD-ROM] 第1版, 200212, p.163-168,182-185,189-191,236-238, 株式会社日立製作所 * |
Also Published As
Publication number | Publication date |
---|---|
EP2229622A1 (en) | 2010-09-22 |
WO2009087159A1 (en) | 2009-07-16 |
US20090182984A1 (en) | 2009-07-16 |
KR101285072B1 (ko) | 2013-07-15 |
CN101911016A (zh) | 2010-12-08 |
KR20100113070A (ko) | 2010-10-20 |
CN101911016B (zh) | 2014-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5357181B2 (ja) | コンピュータ・システム、その動作方法、及び、コンピュータ・プログラム | |
JP5052678B2 (ja) | コンピュータを動作させる方法及びシステム | |
JP5039905B2 (ja) | 2つのオペランドに対して演算を行い、その後オペランドの元の値を格納するための命令 | |
JP5657074B2 (ja) | 命令が利用可能な汎用レジスタの数を拡張するための上位ワード・ファシリティ | |
US10963391B2 (en) | Extract target cache attribute facility and instruction therefor | |
JP2011509475A5 (ja) | ||
US20090182983A1 (en) | Compare and Branch Facility and Instruction Therefore | |
US20090182988A1 (en) | Compare Relative Long Facility and Instructions Therefore | |
KR101285072B1 (ko) | 실행 관련 명령어 | |
US20090182992A1 (en) | Load Relative and Store Relative Facility and Instructions Therefore | |
US20090182985A1 (en) | Move Facility and Instructions Therefore | |
JP2011509473A (ja) | Rotatetheninsertselectedbitsファシリティ及びそのための命令 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111021 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130305 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130312 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130322 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130702 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130710 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20131002 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20131025 |