JP2011509445A - 高速周辺相互接続バスにおけるビデオレンダリング - Google Patents
高速周辺相互接続バスにおけるビデオレンダリング Download PDFInfo
- Publication number
- JP2011509445A JP2011509445A JP2010536221A JP2010536221A JP2011509445A JP 2011509445 A JP2011509445 A JP 2011509445A JP 2010536221 A JP2010536221 A JP 2010536221A JP 2010536221 A JP2010536221 A JP 2010536221A JP 2011509445 A JP2011509445 A JP 2011509445A
- Authority
- JP
- Japan
- Prior art keywords
- graphics
- frame
- memory
- frame buffer
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002093 peripheral effect Effects 0.000 title claims description 43
- 238000009877 rendering Methods 0.000 title claims description 26
- 239000000872 buffer Substances 0.000 claims abstract description 165
- 238000004891 communication Methods 0.000 claims abstract description 19
- 238000012546 transfer Methods 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 20
- 238000012545 processing Methods 0.000 claims description 14
- 238000010586 diagram Methods 0.000 description 14
- 230000006870 function Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000008672 reprogramming Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003032 molecular docking Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/363—Graphics controllers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
- G09G5/397—Arrangements specially adapted for transferring the contents of two or more bit-mapped memories to the screen simultaneously, e.g. for mixing or overlay
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computer Graphics (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
- Information Transfer Systems (AREA)
Abstract
Description
本願は、2005年5月24日に出願の米国特許出願第11/136,483号、および2006年5月30日に出願の米国特許出願第11/421,005号の米国一部継続出願であり、そのいずれも参照によりここに援用する。
Claims (20)
- プロセッサ、前記プロセッサと通信しているメモリ、前記プロセッサをグラフィックプロセッサと相互接続している周辺相互接続バス、およびディスプレイインタフェースを有するコンピューティングデバイスを動作させる方法であって、
前記メモリ内にフレームバッファを確立するステップと、
ビデオフレームをレンダリングするように前記グラフィックプロセッサに指示するステップと、
前記ビデオフレームを前記周辺相互接続バス経由で前記フレームバッファに転送するステップと、
前記フレームバッファからの前記フレームを、前記ディスプレイインタフェース経由でディスプレイに提示するステップとを含む、方法。 - 前記グラフィックプロセッサに指示する前記ステップは、第2のフレームバッファにフレームをレンダリングするステップと、前記フレームを前記第2のフレームバッファから前記フレームバッファに転送するステップとを含む、請求項1に記載の方法。
- 前記グラフィックプロセッサは第1のグラフィックアダプタの一部であり、前記第2のフレームバッファは第2のグラフィックアダプタのローカルメモリ内に存在する、請求項2に記載の方法。
- 前記転送するステップは、前記周辺相互接続バス経由で前記フレームバッファに直接レンダリングするように前記グラフィックプロセッサに指示するステップを含む、請求項1に記載の方法。
- 前記指示するステップは、前記ビデオフレームを前記周辺相互接続バスを介して前記フレームバッファに転送するように、前記グラフィックプロセッサに指示するステップを含む、請求項1に記載の方法。
- 前記指示するステップは、前記ビデオフレームを前記フレームバッファに転送するように、ダイレクトメモリアクセスコントローラに指示するステップを含む、請求項1に記載の方法。
- 前記フレームバッファ内の前記フレームを前記ディスプレイに提示するように、前記ディスプレイインタフェースをプログラムするステップを更に含む、請求項1に記載の方法。
- 前記提示するステップは、前記第2のフレームバッファから画像を表示するように、前記ディスプレイインタフェースをプログラムするステップを含む、請求項3に記載の方法。
- 前記グラフィックプロセッサに指示するステップは、前記グラフィックプロセッサと通信しているバッファに前記フレームをレンダリングするように、前記グラフィックプロセッサに指示するステップを含み、前記転送するステップは前記フレームを前記バッファから前記フレームバッファにダイレクトメモリアクセス転送するステップを含む、請求項1記載の方法。
- コンピューティングデバイスであって、
中央処理装置と、
前記中央処理装置と通信するメモリと、
前記中央処理装置をグラフィックプロセッサと相互接続する周辺相互接続バスと、
ディスプレイインタフェースと、
前記メモリに記憶されたコンピュータ実行可能命令とを備え、前記命令はコンピューティングデバイスを、
前記グラフィックプロセッサにビデオフレームをレンダリングさせ、
前記ビデオフレームを前記周辺相互接続バス経由で前記フレームバッファに転送し、
前記フレームバッファからのレンダリングされた前記フレームを、前記ディスプレイインタフェース経由でディスプレイに提示するように動作させる、コンピューティングデバイス。 - 前記ディスプレイインタフェースは周辺拡張インタフェースの一部を構成している、請求項10に記載のコンピューティングデバイス。
- 前記グラフィックプロセッサは前記周辺相互接続バスと通信する周辺機器拡張スロット内の周辺拡張カードの一部を構成している、請求項11に記載のコンピューティングデバイス。
- 前記グラフィックプロセッサはフレームバッファメモリとディスプレイインタフェースを有さないグラフィックサブシステムの一部を構成している、請求項10に記載のコンピューティングデバイス。
- 前記ビデオフレームは、前記ビデオフレームを前記フレームバッファに直接レンダリングすることによって、前記周辺相互接続バス経由で前記フレームバッファに転送される、請求項10に記載のコンピューティングデバイス。
- コンピューティングデバイスであって、
中央処理装置と、
前記プロセッサと通信するメモリと、
第1のフレームバッファと、
前記プロセッサをグラフィックサブシステムと相互接続している周辺相互接続バスであって、前記グラフィックサブシステムは前記グラフィックサブシステムにローカルなフレームバッファを定義するメモリを有さない、周辺相互接続バスと、
前記メモリと通信するディスプレイインタフェースとを備え、
前記メモリは、前記グラフィックプロセッサを、ビデオフレームをレンダリングし、前記ビデオフレームを前記周辺相互接続バス経由で前記第1のフレームバッファに転送するように動作させるコンピュータ実行可能命令を記憶している、コンピューティングデバイス。 - 前記グラフィックサブシステムは前記周辺相互接続バスと相互接続された周辺拡張カードに形成されている、請求項15に記載のコンピューティングデバイス。
- 前記ディスプレイインタフェースは周辺拡張インタフェースの一部を構成している、請求項15に記載のコンピューティングデバイス。
- 前記ディスプレイインタフェースは、前記中央処理装置を前記周辺相互接続バスと相互接続している周辺拡張インタフェース上の前記グラフィックサブシステムの一部を構成している、請求項15に記載のコンピューティングデバイス。
- グラフィックサブシステムであって、
グラフィックプロセッサと、前記グラフィックサブシステムをホストプロセッサと相互接続するための周辺相互接続バスインタフェースとを備え、前記グラフィックサブシステムは前記グラフィックサブシステムにローカルなフレームバッファを定義するメモリを持たず、
前記グラフィックサブシステムは、ビデオフレームをレンダリングし、前記ビデオフレームを前記周辺相互接続バス経由でフレームバッファに転送するように動作可能である、グラフィックデバイス。 - コンピューティングデバイスを請求項1に記載の方法を実行するように動作させるコンピューティング実行可能命令を記憶しているコンピュータ可読媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/987,559 US20080143731A1 (en) | 2005-05-24 | 2007-11-30 | Video rendering across a high speed peripheral interconnect bus |
US11/987,559 | 2007-11-30 | ||
PCT/US2008/085160 WO2009073617A1 (en) | 2007-11-30 | 2008-12-01 | Video rendering across a high speed peripheral interconnect bus |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011509445A true JP2011509445A (ja) | 2011-03-24 |
JP2011509445A5 JP2011509445A5 (ja) | 2012-01-26 |
JP5529748B2 JP5529748B2 (ja) | 2014-06-25 |
Family
ID=40383655
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010536221A Active JP5529748B2 (ja) | 2007-11-30 | 2008-12-01 | 高速周辺相互接続バスにおけるビデオレンダリング |
Country Status (6)
Country | Link |
---|---|
US (1) | US20080143731A1 (ja) |
EP (1) | EP2225752B1 (ja) |
JP (1) | JP5529748B2 (ja) |
KR (1) | KR101545682B1 (ja) |
CN (2) | CN107845374B (ja) |
WO (1) | WO2009073617A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014029532A (ja) * | 2007-12-13 | 2014-02-13 | Ati Technologies Ulc | 分割マルチコネクタ要素差動バスコネクタを使用するフレーム再使用を備えるディスプレイシステム |
JP2017097066A (ja) * | 2015-11-19 | 2017-06-01 | ルネサスエレクトロニクス株式会社 | 画像処理装置及び画像処理方法 |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006117683A2 (en) * | 2005-01-25 | 2006-11-09 | Lucid Information Technology, Ltd. | Graphics processing and display system employing multiple graphics cores on a silicon chip of monolithic construction |
EP1687732A4 (en) | 2003-11-19 | 2008-11-19 | Lucid Information Technology Ltd | METHOD AND SYSTEM FOR A MULTIPLEXED 3D GRAPHIC PIPELINE VIA A PC BUS |
US20090027383A1 (en) | 2003-11-19 | 2009-01-29 | Lucid Information Technology, Ltd. | Computing system parallelizing the operation of multiple graphics processing pipelines (GPPLs) and supporting depth-less based image recomposition |
US7961194B2 (en) | 2003-11-19 | 2011-06-14 | Lucid Information Technology, Ltd. | Method of controlling in real time the switching of modes of parallel operation of a multi-mode parallel graphics processing subsystem embodied within a host computing system |
US20080094402A1 (en) | 2003-11-19 | 2008-04-24 | Reuven Bakalash | Computing system having a parallel graphics rendering system employing multiple graphics processing pipelines (GPPLS) dynamically controlled according to time, image and object division modes of parallel operation during the run-time of graphics-based applications running on the computing system |
US8085273B2 (en) | 2003-11-19 | 2011-12-27 | Lucid Information Technology, Ltd | Multi-mode parallel graphics rendering system employing real-time automatic scene profiling and mode control |
US8497865B2 (en) * | 2006-12-31 | 2013-07-30 | Lucid Information Technology, Ltd. | Parallel graphics system employing multiple graphics processing pipelines with multiple graphics processing units (GPUS) and supporting an object division mode of parallel graphics processing using programmable pixel or vertex processing resources provided with the GPUS |
US9336752B1 (en) * | 2007-12-21 | 2016-05-10 | Oracle America, Inc. | Microprocessor including a display interface in the microprocessor |
US8890876B1 (en) * | 2007-12-21 | 2014-11-18 | Oracle America, Inc. | Microprocessor including a display interface in the microprocessor |
CN101639930B (zh) * | 2008-08-01 | 2012-07-04 | 辉达公司 | 一连串绘图处理器处理绘图数据的方法及系统 |
US9324294B2 (en) * | 2009-04-07 | 2016-04-26 | Nvidia Corporation | Graphics system for supporting multiple digital display interface standards |
US8316255B2 (en) * | 2009-09-09 | 2012-11-20 | Ati Technologies Ulc | Method and apparatus for responding to signals from a disabling device while in a disabled state |
US8482574B2 (en) * | 2009-10-06 | 2013-07-09 | Nvidia Corporation | System, method, and computer program product for calculating statistics associated with a surface to be rendered utilizing a graphics processor |
DE112010004601T5 (de) * | 2009-10-19 | 2013-01-24 | Barnes & Noble, Inc. | Vorrichtung und Verfahren zur Steuerung von mehrfach-Displays aus einem einzelnen virtuellen Bildspeicher |
US8760459B2 (en) * | 2009-12-30 | 2014-06-24 | Intel Corporation | Display data management techniques |
US8963797B2 (en) | 2010-01-06 | 2015-02-24 | Apple Inc. | Display driving architectures |
JP2011141707A (ja) | 2010-01-07 | 2011-07-21 | Sony Corp | 情報処理装置、情報処理方法及びプログラム |
US8659616B2 (en) * | 2010-02-18 | 2014-02-25 | Nvidia Corporation | System, method, and computer program product for rendering pixels with at least one semi-transparent surface |
JP2011188364A (ja) * | 2010-03-10 | 2011-09-22 | Xgi Technology Inc | 多画面信号処理装置及び多画面システム |
US20110242115A1 (en) * | 2010-03-30 | 2011-10-06 | You-Ming Tsao | Method for performing image signal processing with aid of a graphics processing unit, and associated apparatus |
US9164646B2 (en) * | 2010-08-31 | 2015-10-20 | Ati Technologies Ulc | Method and apparatus for accommodating display migration among a plurality of physical displays |
US10817043B2 (en) * | 2011-07-26 | 2020-10-27 | Nvidia Corporation | System and method for entering and exiting sleep mode in a graphics subsystem |
US9251552B2 (en) * | 2012-06-28 | 2016-02-02 | Intel Corporation | Method and apparatus for managing image data for presentation on a display |
CN105389768B (zh) * | 2015-10-21 | 2019-06-28 | 努比亚技术有限公司 | 图片处理方法及装置 |
US11074666B2 (en) * | 2019-01-30 | 2021-07-27 | Sony Interactive Entertainment LLC | Scalable game console CPU/GPU design for home console and cloud gaming |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03233780A (ja) * | 1990-02-09 | 1991-10-17 | Fujitsu Ltd | バスアクセス方式 |
US5896141A (en) * | 1996-07-26 | 1999-04-20 | Hewlett-Packard Company | System and method for virtual device access in a computer system |
JPH11109937A (ja) * | 1997-09-29 | 1999-04-23 | Casio Comput Co Ltd | 表示制御装置 |
US20050285863A1 (en) * | 2004-06-25 | 2005-12-29 | Diamond Michael B | Discrete graphics system unit for housing a GPU |
US20060267987A1 (en) * | 2005-05-24 | 2006-11-30 | Ati Technologies Inc. | Master/slave graphics adapter arrangement |
JP2007535042A (ja) * | 2004-04-23 | 2007-11-29 | エヌヴィディア コーポレイション | ブリッジコントローラを用いないポイントツーポイントバスブリッジング |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5485562A (en) * | 1993-09-14 | 1996-01-16 | International Business Machines Corporation | System and method for clipping pixels drawn in one of plurality of windows in a computer graphics system |
US5712664A (en) * | 1993-10-14 | 1998-01-27 | Alliance Semiconductor Corporation | Shared memory graphics accelerator system |
US5488385A (en) * | 1994-03-03 | 1996-01-30 | Trident Microsystems, Inc. | Multiple concurrent display system |
JPH0922339A (ja) * | 1995-07-05 | 1997-01-21 | Matsushita Electric Ind Co Ltd | 遠隔操作装置 |
EP0951670A1 (en) * | 1997-01-17 | 1999-10-27 | Intergraph Corporation | Multiple display synchronization apparatus and method |
US6018340A (en) * | 1997-01-27 | 2000-01-25 | Microsoft Corporation | Robust display management in a multiple monitor environment |
US5949437A (en) * | 1997-02-19 | 1999-09-07 | Appian Graphics Corp. | Dual video output board with a shared memory interface |
US6104414A (en) * | 1997-03-12 | 2000-08-15 | Cybex Computer Products Corporation | Video distribution hub |
JPH1165719A (ja) * | 1997-08-21 | 1999-03-09 | Toshiba Corp | コンピュータおよび画像表示方法 |
US6040845A (en) * | 1997-12-22 | 2000-03-21 | Compaq Computer Corp. | Device and method for reducing power consumption within an accelerated graphics port target |
US6208361B1 (en) * | 1998-06-15 | 2001-03-27 | Silicon Graphics, Inc. | Method and system for efficient context switching in a computer graphics system |
US6532019B1 (en) * | 1998-06-17 | 2003-03-11 | Advanced Micro Devices, Inc. | Input/output integrated circuit hub incorporating a RAMDAC |
US6573905B1 (en) * | 1999-11-09 | 2003-06-03 | Broadcom Corporation | Video and graphics system with parallel processing of graphics windows |
US6624816B1 (en) * | 1999-09-10 | 2003-09-23 | Intel Corporation | Method and apparatus for scalable image processing |
US6760031B1 (en) * | 1999-12-31 | 2004-07-06 | Intel Corporation | Upgrading an integrated graphics subsystem |
US7079149B2 (en) * | 2001-10-09 | 2006-07-18 | Texas Instruments Incorporated | System, method, and device for accelerated graphics port linking |
US20030158886A1 (en) * | 2001-10-09 | 2003-08-21 | Walls Jeffrey J. | System and method for configuring a plurality of computers that collectively render a display |
US6864891B2 (en) * | 2002-01-31 | 2005-03-08 | Hewlett-Packard Development Company L.P. | Switching between internal and external display adapters in a portable computer system |
US6700580B2 (en) * | 2002-03-01 | 2004-03-02 | Hewlett-Packard Development Company, L.P. | System and method utilizing multiple pipelines to render graphical data |
US6886057B2 (en) * | 2002-06-06 | 2005-04-26 | Dell Products L.P. | Method and system for supporting multiple bus protocols on a set of wirelines |
US7102645B2 (en) * | 2003-12-15 | 2006-09-05 | Seiko Epson Corporation | Graphics display controller providing enhanced read/write efficiency for interfacing with a RAM-integrated graphics display device |
US7289125B2 (en) * | 2004-02-27 | 2007-10-30 | Nvidia Corporation | Graphics device clustering with PCI-express |
US7265759B2 (en) * | 2004-04-09 | 2007-09-04 | Nvidia Corporation | Field changeable rendering system for a computing device |
US20050237329A1 (en) * | 2004-04-27 | 2005-10-27 | Nvidia Corporation | GPU rendering to system memory |
JP2005316176A (ja) * | 2004-04-28 | 2005-11-10 | Toshiba Corp | 電子機器及び表示制御方法 |
TWM261751U (en) * | 2004-07-09 | 2005-04-11 | Uniwill Comp Corp | Switching display processing architecture for information device |
US7721118B1 (en) * | 2004-09-27 | 2010-05-18 | Nvidia Corporation | Optimizing power and performance for multi-processor graphics processing |
US7545380B1 (en) * | 2004-12-16 | 2009-06-09 | Nvidia Corporation | Sequencing of displayed images for alternate frame rendering in a multi-processor graphics system |
US7730336B2 (en) * | 2006-05-30 | 2010-06-01 | Ati Technologies Ulc | Device having multiple graphics subsystems and reduced power consumption mode, software and methods |
US7698579B2 (en) * | 2006-08-03 | 2010-04-13 | Apple Inc. | Multiplexed graphics architecture for graphics power management |
-
2007
- 2007-11-30 US US11/987,559 patent/US20080143731A1/en not_active Abandoned
-
2008
- 2008-12-01 CN CN201710860732.1A patent/CN107845374B/zh active Active
- 2008-12-01 KR KR1020107014602A patent/KR101545682B1/ko active IP Right Grant
- 2008-12-01 CN CN2008801258634A patent/CN101965610A/zh active Pending
- 2008-12-01 WO PCT/US2008/085160 patent/WO2009073617A1/en active Application Filing
- 2008-12-01 JP JP2010536221A patent/JP5529748B2/ja active Active
- 2008-12-01 EP EP08856301.0A patent/EP2225752B1/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03233780A (ja) * | 1990-02-09 | 1991-10-17 | Fujitsu Ltd | バスアクセス方式 |
US5896141A (en) * | 1996-07-26 | 1999-04-20 | Hewlett-Packard Company | System and method for virtual device access in a computer system |
JPH11109937A (ja) * | 1997-09-29 | 1999-04-23 | Casio Comput Co Ltd | 表示制御装置 |
JP2007535042A (ja) * | 2004-04-23 | 2007-11-29 | エヌヴィディア コーポレイション | ブリッジコントローラを用いないポイントツーポイントバスブリッジング |
US20050285863A1 (en) * | 2004-06-25 | 2005-12-29 | Diamond Michael B | Discrete graphics system unit for housing a GPU |
US20060267987A1 (en) * | 2005-05-24 | 2006-11-30 | Ati Technologies Inc. | Master/slave graphics adapter arrangement |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014029532A (ja) * | 2007-12-13 | 2014-02-13 | Ati Technologies Ulc | 分割マルチコネクタ要素差動バスコネクタを使用するフレーム再使用を備えるディスプレイシステム |
JP2017097066A (ja) * | 2015-11-19 | 2017-06-01 | ルネサスエレクトロニクス株式会社 | 画像処理装置及び画像処理方法 |
Also Published As
Publication number | Publication date |
---|---|
CN107845374A (zh) | 2018-03-27 |
CN107845374B (zh) | 2021-10-01 |
EP2225752B1 (en) | 2016-03-23 |
WO2009073617A1 (en) | 2009-06-11 |
US20080143731A1 (en) | 2008-06-19 |
EP2225752A1 (en) | 2010-09-08 |
KR101545682B1 (ko) | 2015-08-19 |
JP5529748B2 (ja) | 2014-06-25 |
KR20100114496A (ko) | 2010-10-25 |
CN101965610A (zh) | 2011-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5529748B2 (ja) | 高速周辺相互接続バスにおけるビデオレンダリング | |
US7817155B2 (en) | Master/slave graphics adapter arrangement | |
JP5427187B2 (ja) | 複数のグラフィックサブシステムおよび低電力消費モードを有するコンピューティングデバイス用ドライバアーキテクチャ、ソフトウェアおよび方法 | |
US7730336B2 (en) | Device having multiple graphics subsystems and reduced power consumption mode, software and methods | |
CN100395734C (zh) | 并行分担的单个块变换 | |
US7698579B2 (en) | Multiplexed graphics architecture for graphics power management | |
US20070091098A1 (en) | Transparent multi-buffering in multi-GPU graphics subsystem | |
EP2476037B1 (en) | Managing resources to facilitate altering the number of active processors | |
US8004531B2 (en) | Multiple graphics processor systems and methods | |
US8086828B2 (en) | Multiprocessor computing systems with heterogeneous processors | |
US20100321395A1 (en) | Display simulation system and method | |
US20200098165A1 (en) | Dynamic rendering for foveated rendering | |
US8259119B1 (en) | System and method for switching between graphical processing units | |
US7882380B2 (en) | Work based clock management for display sub-system | |
US20140125680A1 (en) | Method for graphics driver level decoupled rendering and display | |
US7430139B2 (en) | Shared memory synchronization systems and methods | |
CN117078499B (zh) | 双显卡渲染处理方法、装置、计算设备及可读存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111130 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111130 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130412 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130417 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130717 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130814 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131113 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131120 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131213 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140319 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140417 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5529748 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |