JP2011233705A - Semiconductor light emitting element - Google Patents
Semiconductor light emitting element Download PDFInfo
- Publication number
- JP2011233705A JP2011233705A JP2010102474A JP2010102474A JP2011233705A JP 2011233705 A JP2011233705 A JP 2011233705A JP 2010102474 A JP2010102474 A JP 2010102474A JP 2010102474 A JP2010102474 A JP 2010102474A JP 2011233705 A JP2011233705 A JP 2011233705A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- band
- impurity concentration
- narrow band
- band layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
本発明は、半導体発光素子に関するものである。 The present invention relates to a semiconductor light emitting device.
半導体レーザ素子や発光ダイオード等の半導体発光素子は、光通信システムをはじめとする様々な分野において広く利用されている。このような半導体発光素子の一例として、垂直共振器型面発光レーザ（ＶＣＳＥＬ：Vertical Cavity Surface Emitting Laser）が知られている。ＶＣＳＥＬは、電流が供給されることによって発光する活性層の上下に半導体のミラー層を設けることによって、半導体基板に対して垂直方向に共振器が構成される発光素子である（例えば、特許文献１，２参照）。 Semiconductor light emitting devices such as semiconductor laser devices and light emitting diodes are widely used in various fields including optical communication systems. As an example of such a semiconductor light emitting device, a vertical cavity surface emitting laser (VCSEL) is known. A VCSEL is a light emitting element in which a resonator is formed in a direction perpendicular to a semiconductor substrate by providing semiconductor mirror layers above and below an active layer that emits light when a current is supplied (for example, Patent Document 1). , 2).
このようなＶＣＳＥＬのミラー層として、異なる屈折率を有する２種類の化合物半導体層を１ユニットとし、当該ユニットを複数積層して構成された分布ブラッグリフレクタ（ＤＢＲ：Distributed Bragg Reflector）が知られている。例えば、特許文献１には、異なる屈折率を有する化合物半導体層間のヘテロ接合界面の領域において、その組成が一方の層の組成で始まって他方の層で終わるように徐々に組成変化させたＤＢＲが開示されている。また、特許文献２には、異なる屈折率を有する２種類の化合物半導体層を異なる不純物濃度でドープしたＤＢＲが開示されている。 As such a VCSEL mirror layer, a distributed Bragg reflector (DBR) is known in which two types of compound semiconductor layers having different refractive indexes are used as one unit and a plurality of such units are stacked. . For example, Patent Document 1 discloses a DBR whose composition is gradually changed so that the composition starts at the composition of one layer and ends at the other layer in the region of the heterojunction interface between compound semiconductor layers having different refractive indexes. It is disclosed. Patent Document 2 discloses a DBR in which two types of compound semiconductor layers having different refractive indexes are doped with different impurity concentrations.
しかしながら、従来のＤＢＲを採用した半導体発光素子にあっては、２種類の化合物半導体層の界面でバンドが不連続となる。このため、半導体発光素子の抵抗が増大するおそれがある。また、化合物半導体層界面のバンドの不連続に伴って発生するノッチやスパイクは、電流の流れを妨げる障壁となるため、半導体発光素子の順方向電圧が上昇するおそれがある。 However, in a conventional semiconductor light emitting device employing DBR, the band is discontinuous at the interface between the two types of compound semiconductor layers. For this reason, there exists a possibility that resistance of a semiconductor light-emitting device may increase. In addition, notches and spikes generated due to the discontinuity of the band at the compound semiconductor layer interface serve as a barrier that hinders the flow of current, so that the forward voltage of the semiconductor light emitting element may increase.
そこで本発明は、このような技術課題を解決するためになされたものであって、素子抵抗の低減を図ることができる半導体発光素子を提供することを目的とする。 Accordingly, the present invention has been made to solve such a technical problem, and an object of the present invention is to provide a semiconductor light emitting element capable of reducing the element resistance.
すなわち本発明に係る半導体発光素子は、基板と、基板上に形成され、電流が供給されることによって発光する領域を有する活性層と、活性層よりも基板側に配置される第１のミラー部と、第１のミラー部との間に活性層が介在して配置される第２のミラー部と、を備え、第２のミラー部は、屈折率及びバンドギャップが異なるナローバンド層及びワイドバンド層が交互に複数積層されるとともに、ナローバンド層とワイドバンド層との間にグレーデッド層が配置されて構成されており、ワイドバンド層は、ナローバンド層に比べて大きいバンドギャップ及び高い不純物濃度を有し、グレーデッド層は、ナローバンド層と隣接する一端面側からワイドバンド層と隣接する他端面側に向かってナローバンド層の組成で始まってワイドバンド層の組成で終わるように連続的に組成変化させて形成されるとともに、一端面における不純物濃度がナローバンド層の不純物濃度と同一となり、一端面側から他端面側に向かって不純物濃度が傾斜的に増加し、他端面における不純物濃度がワイドバンド層の不純物濃度と同一となるように形成されていることを特徴として構成される。 That is, the semiconductor light emitting device according to the present invention includes a substrate, an active layer formed on the substrate and having a region that emits light when supplied with current, and a first mirror portion disposed on the substrate side of the active layer. And a second mirror part disposed with an active layer interposed between the first mirror part, and the second mirror part includes a narrow band layer and a wide band layer having different refractive indexes and band gaps. A plurality of layers are alternately stacked, and a graded layer is disposed between the narrow band layer and the wide band layer. The wide band layer has a larger band gap and a higher impurity concentration than the narrow band layer. The graded layer starts with the composition of the narrow band layer from one end surface adjacent to the narrow band layer toward the other end surface adjacent to the wide band layer. It is formed by continuously changing the composition so that it ends, and the impurity concentration at one end surface is the same as the impurity concentration of the narrow band layer, and the impurity concentration increases gradually from one end surface side to the other end surface side. The other end face is formed so that the impurity concentration is the same as the impurity concentration of the wide band layer.
本発明に係る半導体発光素子では、第２のミラー部を構成するワイドバンド層の不純物濃度がナローバンド層の不純物濃度よりも高く設定され、ナローバンド層とワイドバンド層との間に、ナローバンド層と隣接する一端面側からワイドバンド層と隣接する他端面側に向かってナローバンド層の組成で始まってワイドバンド層の組成で終わるように連続的に組成変化したグレーデッド層が配置される。このグレーデッド層は、ナローバンド層と隣接する一端面における不純物濃度がナローバンド層の不純物濃度と同一となり、積層方向においてナローバンド層からワイドバンド層に向かって不純物濃度が傾斜的に増加し、ワイドバンド層と隣接する他端面における不純物濃度がワイドバンド層の不純物濃度と同一となるように形成される。このように構成することで、ワイドバンド層の価電子帯のレベルとナローバンド層の価電子帯のレベルとを、両層の間に介在するグレーデッド層を介して一致させることができるとともに、ワイドバンド層のキャリア濃度とナローバンド層のキャリア濃度とを、両層の間に介在するグレーデッド層を介して滑らかに連続的に繋ぐことが可能となる。このため、ハンド不連続によるノッチやスパイクを低減することができるので、キャリアをスムーズに流すことが可能となる。よって、素子抵抗の低減を図ることができる。 In the semiconductor light emitting device according to the present invention, the impurity concentration of the wide band layer constituting the second mirror portion is set higher than the impurity concentration of the narrow band layer, and is adjacent to the narrow band layer between the narrow band layer and the wide band layer. A graded layer whose composition is continuously changed from the one end face side toward the other end face side adjacent to the wide band layer starts with the composition of the narrow band layer and ends with the composition of the wide band layer. In this graded layer, the impurity concentration at one end surface adjacent to the narrow band layer is the same as the impurity concentration of the narrow band layer, and the impurity concentration increases gradually from the narrow band layer toward the wide band layer in the stacking direction. Is formed so that the impurity concentration at the other end surface adjacent to the same is the same as the impurity concentration of the wideband layer. By configuring in this way, the level of the valence band of the wide band layer and the level of the valence band of the narrow band layer can be matched through the graded layer interposed between both layers, It is possible to smoothly and continuously connect the carrier concentration of the band layer and the carrier concentration of the narrow band layer through a graded layer interposed between the two layers. For this reason, notches and spikes due to discontinuity of hands can be reduced, so that the carrier can flow smoothly. Therefore, the element resistance can be reduced.
ここで、第１のミラー部は、ナローバンド層及びワイドバンド層が交互に複数積層されるとともに、ナローバンド層とワイドバンド層との間にグレーデッド層が配置されて構成されていることが好適である。このように、第１のミラー部を第２のミラー部と同様に構成することで、第１のミラー部に起因する抵抗を低減することができる。よって、素子全体の抵抗の低減を一層図ることが可能となる。 Here, it is preferable that the first mirror unit is configured by alternately laminating a plurality of narrow band layers and wide band layers and arranging a graded layer between the narrow band layers and the wide band layers. is there. In this way, by configuring the first mirror part in the same manner as the second mirror part, it is possible to reduce the resistance caused by the first mirror part. Therefore, the resistance of the entire element can be further reduced.
また、第２のミラー部は、ｐ型の導電型を有することが好適である。ｐ型のキャリアは有効質量の大きいホールであるので、ｐ型のＤＢＲは素子抵抗となりやすい。このため、ｐ型のＤＢＲに上記グレーデッド層を採用することで、素子抵抗の低減を効率良く実現することができる。また、第１のミラー部は、ｎ型の導電型を有していてもよい。 The second mirror part preferably has p-type conductivity. Since the p-type carrier is a hole having a large effective mass, the p-type DBR tends to be an element resistance. For this reason, by adopting the graded layer in the p-type DBR, it is possible to efficiently reduce the element resistance. Further, the first mirror portion may have an n-type conductivity type.
また、活性層から出力された光は、第１のミラー部および第２のミラー部により形成される共振器構造によって所定の共振波長を有し、積層方向に基板と反対側へ出射されてもよい。 The light output from the active layer has a predetermined resonance wavelength by the resonator structure formed by the first mirror portion and the second mirror portion, and may be emitted to the opposite side of the substrate in the stacking direction. Good.
本発明によれば、ＤＢＲを用いた半導体発光素子において、素子抵抗の低減を図ることができる。 According to the present invention, it is possible to reduce element resistance in a semiconductor light emitting element using DBR.
以下、添付図面を参照して本発明の実施形態について説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。また、図面の寸法比率は、説明のものと必ずしも一致していない。 Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings. In the description of the drawings, the same elements are denoted by the same reference numerals, and redundant description is omitted. Further, the dimensional ratios in the drawings do not necessarily match those described.
図１は、本発明の実施形態に係る半導体発光素子の構成を示す上面図、図２は、図１に示した半導体発光素子のII−II線における側断面図である。図１及び図２に示した半導体発光素子１は、垂直共振器型面発光レーザ（ＶＣＳＥＬ）であり、例えば光源装置として好適に利用されるものである。 FIG. 1 is a top view showing a configuration of a semiconductor light emitting device according to an embodiment of the present invention, and FIG. 2 is a sectional side view of the semiconductor light emitting device shown in FIG. The semiconductor light emitting device 1 shown in FIGS. 1 and 2 is a vertical cavity surface emitting laser (VCSEL), and is suitably used as a light source device, for example.
図１に示すように、半導体発光素子１は、基板１１と、メサ部２０とを備えている。メサ部２０は、水平断面が円形の円柱状に形成されている。メサ部２０の側面には、絶縁膜４１が配置されており、さらにその側方には絶縁体４２が配置されている。また、半導体発光素子１に電流を供給するために、メサ部２０の上面、絶縁膜４１及び絶縁体４２の上面に連続して配置されたアノード電極部材５１と、絶縁膜４１上に形成されたｎコンタクト電極部材５５及びカソードパッド５２とが配置されている。 As shown in FIG. 1, the semiconductor light emitting device 1 includes a substrate 11 and a mesa unit 20. The mesa unit 20 is formed in a columnar shape having a circular horizontal cross section. An insulating film 41 is disposed on the side surface of the mesa unit 20, and an insulator 42 is disposed on the side thereof. Further, in order to supply current to the semiconductor light emitting device 1, the anode electrode member 51 disposed continuously on the upper surface of the mesa unit 20, the insulating film 41 and the insulator 42, and the insulating film 41 are formed. An n-contact electrode member 55 and a cathode pad 52 are arranged.
図２に示すように、基板１１上に、メサ部２０が形成されている。基板１１は、半導体基板であり、例えばｎ型のＧａＡｓ基板が用いられる。また、基板１１上に形成されたメサ部２０は、活性層２１を含む多層膜によって形成されている。メサ部２０が有する活性層２１は、電流が供給されることによって所定の発光スペクトルで発光する発光層である。このような活性層２１としては、例えば、ＧａＡｓ／Ａｌ０．３Ｇａ０．７Ａｓの半導体積層構造で構成された多重量子井戸（ＭＱＷ：Multi Quantum Well）活性層を用いることができる。メサ部２０は、この活性層２１から発せられた光を垂直に共振させる垂直共振器の全て又は一部を構成している。 As shown in FIG. 2, a mesa portion 20 is formed on the substrate 11. The substrate 11 is a semiconductor substrate, and for example, an n-type GaAs substrate is used. Further, the mesa portion 20 formed on the substrate 11 is formed by a multilayer film including the active layer 21. The active layer 21 included in the mesa unit 20 is a light emitting layer that emits light with a predetermined emission spectrum when supplied with current. As such an active layer 21, for example, a multi quantum well (MQW) active layer composed of a semiconductor stacked structure of GaAs / Al 0.3 Ga 0.7 As can be used. The mesa unit 20 constitutes all or part of a vertical resonator that vertically resonates light emitted from the active layer 21.
また、メサ部２０において、活性層２１の基板１１側には、下部ｎ型ＤＢＲ層（第１のミラー部）２４が形成されている。下部ｎ型ＤＢＲ層２４は、活性層２１から発光された光を反射する機能を備えており、例えばＡｌ組成比が異なるＡｌＧａＡｓ層が交互に積層された半導体多層構造が用いられる。なお、図２においては、ＤＢＲ層の構成を一部省略して模式的に図示している。 In the mesa unit 20, a lower n-type DBR layer (first mirror unit) 24 is formed on the active layer 21 on the substrate 11 side. The lower n-type DBR layer 24 has a function of reflecting light emitted from the active layer 21. For example, a semiconductor multilayer structure in which AlGaAs layers having different Al composition ratios are alternately stacked is used. In FIG. 2, a part of the configuration of the DBR layer is omitted and schematically shown.
また、メサ部２０において、活性層２１とメサ部２０の上面２０ａとの間には上部ｐ型ＤＢＲ層（第２のミラー部）２５が形成されている。この上部ｐ型ＤＢＲ層２５は、下部ｎ型ＤＢＲ層２４と同様に、活性層２１から発生された光を反射する機能を備えており、例えばＡｌ組成比が異なるＡｌＧａＡｓ層が交互に積層された半導体多層構造が用いられる。 In the mesa unit 20, an upper p-type DBR layer (second mirror unit) 25 is formed between the active layer 21 and the upper surface 20 a of the mesa unit 20. Similar to the lower n-type DBR layer 24, the upper p-type DBR layer 25 has a function of reflecting light generated from the active layer 21. For example, AlGaAs layers having different Al composition ratios are alternately stacked. A semiconductor multilayer structure is used.
このように、半導体発光素子１において、下部ｎ型ＤＢＲ層２４と上部ｐ型ＤＢＲ層２５との間に活性層２１が介在するため、活性層２１で発生された光が下部ｎ型ＤＢＲ層２４と上部ｐ型ＤＢＲ層２５との間で共振する垂直共振器が形成される。また、上部ｐ型ＤＢＲ層２５は、下部ＤＢＲ層２４に比べて反射率が低く構成され、これにより、メサ部２０の上面２０ａ側から共振した光の一部を出射する構成となっている。この場合、アノード電極部材５１の環状部５１ａによってメサ部２０の上面２０ａ側に発光窓部２０ｂが形成される。発光窓部２０ｂは、メサ部２０の上方からみて円形の開口であり、その半径はメサ部２０の半径より小さく形成されている。 Thus, in the semiconductor light emitting device 1, since the active layer 21 is interposed between the lower n-type DBR layer 24 and the upper p-type DBR layer 25, the light generated in the active layer 21 is emitted from the lower n-type DBR layer 24. A vertical resonator that resonates between the upper p-type DBR layer 25 and the upper p-type DBR layer 25 is formed. Further, the upper p-type DBR layer 25 is configured to have a lower reflectance than the lower DBR layer 24, and thereby has a configuration in which part of the resonated light is emitted from the upper surface 20 a side of the mesa unit 20. In this case, the light emission window portion 20 b is formed on the upper surface 20 a side of the mesa portion 20 by the annular portion 51 a of the anode electrode member 51. The light emission window portion 20 b is a circular opening as viewed from above the mesa portion 20, and its radius is smaller than the radius of the mesa portion 20.
また、メサ部２０において、活性層２１と上部ｐ型ＤＢＲ層２５との間に酸化狭窄層２２が形成されている。酸化狭窄層２２は、活性層２１に対する電流を狭窄する半導体層であり、高濃度のＡｌを含む組成の化合物半導体から形成され、例えばＡｌＧａＡｓが用いられる。酸化狭窄層２２は、ＡｌＧａＡｓが酸化されることによって高抵抗化されたリング状の酸化領域と、この酸化領域の内周側に形成される電流狭窄領域とから構成される。また、基板１１と下部ｎ型ＤＢＲ層２４との間にはバッファ層１２が形成されている。バッファ層１２は、例えばｎ型のＧａＡｓが用いられる。 In the mesa portion 20, an oxidized constricting layer 22 is formed between the active layer 21 and the upper p-type DBR layer 25. The oxidized constricting layer 22 is a semiconductor layer that confines current to the active layer 21 and is formed of a compound semiconductor having a composition containing high concentration of Al, and for example, AlGaAs is used. The oxidized constricting layer 22 includes a ring-shaped oxidized region whose resistance has been increased by oxidizing AlGaAs and a current confined region formed on the inner peripheral side of the oxidized region. A buffer layer 12 is formed between the substrate 11 and the lower n-type DBR layer 24. For the buffer layer 12, for example, n-type GaAs is used.
また、メサ部２０の側面には、絶縁膜４１が形成されている。絶縁膜４１は、半導体発光素子１の電極間を絶縁する機能を有し、上部ｐ型ＤＢＲ層２５上に配置される。そして、メサ部２０の側面には、絶縁膜４１を介して絶縁体４２が配置されている。絶縁体４２は、図１に示すようにメサ部２０を囲うように円環状に形成される。また、絶縁膜４１の材料は、活性層２１が発する熱に対する耐熱性と、加工工程に使用する薬品に対する耐薬品性と、加工容易性を備えていることが好ましく、例えばポリイミドが用いられる。 An insulating film 41 is formed on the side surface of the mesa unit 20. The insulating film 41 has a function of insulating the electrodes of the semiconductor light emitting device 1 and is disposed on the upper p-type DBR layer 25. An insulator 42 is disposed on the side surface of the mesa unit 20 with an insulating film 41 interposed therebetween. As shown in FIG. 1, the insulator 42 is formed in an annular shape so as to surround the mesa unit 20. In addition, the material of the insulating film 41 preferably has heat resistance against heat generated by the active layer 21, chemical resistance against chemicals used in the processing step, and ease of processing. For example, polyimide is used.
また、図２に示すように、上部ｐ型ＤＢＲ層２５のメサ部２０の上面側には、アノード電極部材５１の環状部５１ａが形成されている。アノード電極部材５１は、メサ部２０の上面２０ａ上、絶縁膜４１及び絶縁体４２の上面上に連続して形成されている。このアノード電極部材５１の環状部５１ａによって、図１に示すように、メサ部２０の上面上に円形の開口である発光窓部２０ｂが形成されている。アノード電極部材５１として、例えばＴｉＰｔＡｕ合金が用いられる。さらに、図１，２に示すように、絶縁体４２の外側には、メサ部２０の略半分を囲うようにｎコンタクト電極部材５５が配置されている。また、絶縁膜４１上には、ｎコンタクト電極部材５５と電気的に接続されたカソードパッド５２が配置されている。なお、ｎコンタクト電極部材５５は、必要に応じて形成する箇所を変更してもよい。 Further, as shown in FIG. 2, an annular portion 51 a of the anode electrode member 51 is formed on the upper surface side of the mesa portion 20 of the upper p-type DBR layer 25. The anode electrode member 51 is continuously formed on the upper surface 20 a of the mesa unit 20 and on the upper surfaces of the insulating film 41 and the insulator 42. As shown in FIG. 1, a light emitting window portion 20 b that is a circular opening is formed on the upper surface of the mesa portion 20 by the annular portion 51 a of the anode electrode member 51. As the anode electrode member 51, for example, a TiPtAu alloy is used. Further, as shown in FIGS. 1 and 2, an n-contact electrode member 55 is disposed outside the insulator 42 so as to surround substantially half of the mesa portion 20. On the insulating film 41, a cathode pad 52 electrically connected to the n-contact electrode member 55 is disposed. Note that the n contact electrode member 55 may be formed at different locations as necessary.
次に、半導体発光素子１のＤＢＲ層の構造の詳細を説明する。なお、ここでは、上部ｐ型ＤＢＲ層２５及び下部ｎ型ＤＢＲ層２４の構造は、導電型及び積層数のみが相違するため、上部ｐ型ＤＢＲ層２５を例に説明する。図３は、図２のＡで示すメサ部２０の上部ｐ型ＤＢＲ層２５の一部拡大図である。 Next, details of the structure of the DBR layer of the semiconductor light emitting device 1 will be described. Here, since the structures of the upper p-type DBR layer 25 and the lower n-type DBR layer 24 are different only in the conductivity type and the number of stacked layers, the upper p-type DBR layer 25 will be described as an example. FIG. 3 is a partially enlarged view of the upper p-type DBR layer 25 of the mesa unit 20 indicated by A in FIG.
図３に示すように、上部ｐ型ＤＢＲ層２５では、半導体層であるナローバンド層２５ｂ及びワイドバンド層２５ａが一ユニットとして複数積層されている。すなわち、ナローバンド層２５ｂ及びワイドバンド層２５ａが交互に複数積層されている。ナローバンド層２５ｂ及びワイドバンド層２５ａは、屈折率が異なる材料で形成されている。そして、ワイドバンド層２５ａは、ナローバンド層２５ｂに比べて大きいバンドギャップ及び高い不純物濃度を有している。ワイドバンド層２５ａとしては、例えばキャリア濃度が５×１０＋１８ｃｍ−３のＡｌ０．９０ＧａＡｓが用いられる。また、ナローバンド層２５ｂとしては、例えばキャリア濃度が３×１０＋１８ｃｍ−３のＡｌ０．１２ＧａＡｓが用いられる。 As shown in FIG. 3, in the upper p-type DBR layer 25, a plurality of narrow band layers 25b and wide band layers 25a which are semiconductor layers are stacked as one unit. That is, a plurality of narrow band layers 25b and wide band layers 25a are alternately stacked. The narrow band layer 25b and the wide band layer 25a are formed of materials having different refractive indexes. The wide band layer 25a has a larger band gap and a higher impurity concentration than the narrow band layer 25b. As the wide band layer 25a, for example, Al 0.90 GaAs having a carrier concentration of 5 × 10 +18 cm −3 is used. As the narrow band layer 25b, for example, Al 0.12 GaAs having a carrier concentration of 3 × 10 +18 cm −3 is used.
ナローバンド層２５ｂとワイドバンド層２５ａとの間には、グレーデッド層２５ｃが配置されている。グレーデッド層２５ｃは、半導体積層方向において（ナローバンド層２５ｂに隣接する端面側から前記ワイドバンド層２５ａに隣接する端面側に向かって）ナローバンド層２５ｂの組成で始まってワイドバンド層２５ａの組成で終わるように連続的に組成変化させて形成されている。例えば、グレーデッド層２５ｃは、ナローバンド層２５ｂと隣接する一端面の組成が、ナローバンド層２５ｂの組成と同一のＡｌ０．１２ＧａＡｓであり、半導体積層方向においてワイドバンド層２５ａに近づくにつれてＡｌ濃度が連続的に増加し、ワイドバンド層２５ａと隣接する他端面の組成が、ワイドバンド層２５ａの組成と同一のＡｌ０．９０ＧａＡｓとされる。なお、グレーデッド層２５ｃの組成は、ナローバンド層２５ｂからワイドバンド層２５ａに向かって階段状に変化させてもよい。 A graded layer 25c is disposed between the narrow band layer 25b and the wide band layer 25a. The graded layer 25c starts with the composition of the narrow band layer 25b and ends with the composition of the wide band layer 25a in the semiconductor lamination direction (from the end face side adjacent to the narrow band layer 25b toward the end face side adjacent to the wide band layer 25a). In this way, the composition is continuously changed. For example, in the graded layer 25c, the composition of one end surface adjacent to the narrow band layer 25b is Al 0.12 GaAs which is the same as the composition of the narrow band layer 25b, and the Al concentration becomes closer to the wide band layer 25a in the semiconductor stacking direction. The composition of the other end face adjacent to the wide band layer 25a increases continuously and becomes Al 0.90 GaAs which is the same as the composition of the wide band layer 25a. Note that the composition of the graded layer 25c may be changed stepwise from the narrow band layer 25b toward the wide band layer 25a.
そして、グレーデッド層２５ｃは、半導体積層方向において不純物濃度が連続的に変化するようにドープされて形成される。グレーデッド層２５ｃは、半導体積層方向においてナローバンド層２５ｂの不純物濃度で始まってワイドバンド層２５ａの不純物濃度で終わるように連続的に変化させて形成されている。例えば、グレーデッド層２５ｃは、ナローバンド層２５ｂと隣接する一端面における不純物濃度がナローバンド層２５ｂの不純物濃度と同一の３×１０＋１８ｃｍ−３となり、半導体積層方向においてナローバンド層２５ｂからワイドバンド層２５ａに向かって不純物濃度が傾斜的に増加し、ワイドバンド層２５ａと隣接する他端面における不純物濃度がワイドバンド層２５ａの不純物濃度と同一の５×１０＋１８ｃｍ−３となるように形成されている。なお、グレーデッド層２５ｃの不純物濃度は、ナローバンド層２５ｂからワイドバンド層２５ａに向かって階段状に変化させてもよい。 The graded layer 25c is doped and formed so that the impurity concentration continuously changes in the semiconductor stacking direction. The graded layer 25c is formed by continuously changing so as to start with the impurity concentration of the narrow band layer 25b and end with the impurity concentration of the wide band layer 25a in the semiconductor stacking direction. For example, in the graded layer 25c, the impurity concentration at one end surface adjacent to the narrow band layer 25b is 3 × 10 +18 cm −3 which is the same as the impurity concentration of the narrow band layer 25b, and the narrow band layer 25b to the wide band layer 25a in the semiconductor stacking direction. The impurity concentration is gradually increased toward the upper surface, and the impurity concentration at the other end surface adjacent to the wide band layer 25a is 5 × 10 +18 cm −3 which is the same as the impurity concentration of the wide band layer 25a. . The impurity concentration of the graded layer 25c may be changed stepwise from the narrow band layer 25b toward the wide band layer 25a.
ワイドバンド層２５ａとナローバンド層２５ｂとの間には、グレーデッド層２５ｅが配置されている。グレーデッド層２５ｅは、半導体積層方向において（ワイドバンド層２５ａに隣接する端面側から前記ナローバンド層２５ｂに隣接する端面側に向かって）ワイドバンド層２５ａの組成で始まってナローバンド層２５ｂの組成で終わるように連続的に組成変化させて形成されている。例えば、グレーデッド層２５ｅは、ワイドバンド層２５ａと隣接する一端面の組成が、ワイドバンド層２５ａの組成と同一のＡｌ０．９０ＧａＡｓであり、半導体積層方向においてナローバンド層２５ｂに近づくにつれてＡｌ濃度が連続的に減少し、ナローバンド層２５ｂと隣接する他端面の組成が、ナローバンド層２５ｂの組成と同一のＡｌ０．１２ＧａＡｓとされる。なお、グレーデッド層２５ｅの組成は、ワイドバンド層２５ａからナローバンド層２５ｂに向かって階段状に変化させてもよい。 A graded layer 25e is disposed between the wide band layer 25a and the narrow band layer 25b. The graded layer 25e starts with the composition of the wide band layer 25a and ends with the composition of the narrow band layer 25b in the semiconductor stacking direction (from the end face side adjacent to the wide band layer 25a toward the end face side adjacent to the narrow band layer 25b). In this way, the composition is continuously changed. For example, the graded layer 25e has Al 0.90 GaAs whose one end face adjacent to the wide band layer 25a has the same composition as the wide band layer 25a, and the Al concentration becomes closer to the narrow band layer 25b in the semiconductor stacking direction. Decreases continuously, and the composition of the other end surface adjacent to the narrow band layer 25b is Al 0.12 GaAs, which is the same as the composition of the narrow band layer 25b. Note that the composition of the graded layer 25e may be changed stepwise from the wide band layer 25a toward the narrow band layer 25b.
そして、グレーデッド層２５ｅは、半導体積層方向において不純物濃度が連続的に変化するようにドープされて形成される。グレーデッド層２５ｅは、半導体積層方向においてワイドバンド層２５ａの不純物濃度で始まってナローバンド層２５ｂの不純物濃度で終わるように連続的に変化させて形成されている。例えば、グレーデッド層２５ｅは、ワイドバンド層２５ａと隣接する一端面における不純物濃度がワイドバンド層２５ａの不純物濃度と同一の５×１０＋１８ｃｍ−３となり、半導体積層方向においてワイドバンド層２５ａからナローバンド層２５ｂに向かって不純物濃度が傾斜的に減少し、ナローバンド層２５ｂと隣接する他端面における不純物濃度がナローバンド層２５ｎの不純物濃度と同一の３×１０＋１８ｃｍ−３となるように形成されている。なお、グレーデッド層２５ｅの不純物濃度は、ワイドバンド層２５ａからナローバンド層２５ｂに向かって階段状に変化させてもよい。 The graded layer 25e is doped and formed so that the impurity concentration continuously changes in the semiconductor stacking direction. The graded layer 25e is formed by continuously changing so as to start with the impurity concentration of the wide band layer 25a and end with the impurity concentration of the narrow band layer 25b in the semiconductor stacking direction. For example, in the graded layer 25e, the impurity concentration at one end surface adjacent to the wide band layer 25a is 5 × 10 +18 cm −3 , which is the same as the impurity concentration of the wide band layer 25a, and the narrow band extends from the wide band layer 25a. The impurity concentration gradually decreases toward the layer 25b, and the impurity concentration at the other end surface adjacent to the narrow band layer 25b is 3 × 10 +18 cm −3 which is the same as the impurity concentration of the narrow band layer 25n. . Note that the impurity concentration of the graded layer 25e may be changed stepwise from the wide band layer 25a toward the narrow band layer 25b.
次に、本実施形態に係る半導体発光素子１について、作用効果を説明する。図２に示す半導体発光素子１において、電流がアノード電極部材５１を介してメサ部２０に供給された場合、電流が上部ｐ型ＤＢＲ層２５を流れ酸化狭窄層２２により絞り込まれて活性層２１へ供給される。電流が活性層２１へ供給されると、活性層２１が発光する。活性層２１から発生した光は、下部ｎ型ＤＢＲ層２４と上部ｐ型ＤＢＲ層２５との間の共振器で共振される。また、上部ｐ型ＤＢＲ層２５は、下部ｎ型ＤＢＲ層２４に比べて反射率が低く構成されている。このため、共振された光の一部はメサ部２０の発光窓部２０ｂからレーザ光として出射される。 Next, functions and effects of the semiconductor light emitting device 1 according to this embodiment will be described. In the semiconductor light emitting device 1 shown in FIG. 2, when a current is supplied to the mesa unit 20 through the anode electrode member 51, the current flows through the upper p-type DBR layer 25 and is narrowed down by the oxide constriction layer 22 to the active layer 21. Supplied. When current is supplied to the active layer 21, the active layer 21 emits light. The light generated from the active layer 21 is resonated by a resonator between the lower n-type DBR layer 24 and the upper p-type DBR layer 25. Further, the upper p-type DBR layer 25 is configured to have a lower reflectance than the lower n-type DBR layer 24. For this reason, a part of the resonated light is emitted as laser light from the light emission window portion 20 b of the mesa portion 20.
上述の通り、アノード電極部材５１から活性層２１へ供給される電流は、上部ｐ型ＤＢＲ層２５を流れるため、上部ｐ型ＤＢＲ層２５の抵抗値は素子抵抗や応答速度に影響する。ＤＢＲ構造では、反射膜として機能させるために組成の異なる層を交互に配置させることが一般的であり、その積層体の層間の界面はヘテロ結合となる。ここで、ヘテロ結合した界面での抵抗を検証及び考察するために、バンド構造を計算した。 As described above, since the current supplied from the anode electrode member 51 to the active layer 21 flows through the upper p-type DBR layer 25, the resistance value of the upper p-type DBR layer 25 affects the element resistance and the response speed. In the DBR structure, in order to function as a reflective film, layers having different compositions are generally arranged alternately, and the interface between the layers of the laminate is a hetero bond. Here, in order to verify and consider the resistance at the hetero-bonded interface, the band structure was calculated.
図４は、ｐ型のＡｌ０．１２ＧａＡｓとｐ型のＡｌ０．９０Ｇａとのヘテロ界面におけるバンド図の計算結果を示すものである。両層のキャリア濃度は２．５×１０＋１８ｃｍ−３とし、同一とした。また、横軸がエピ表面からの深さであり、縦軸がエネルギーレベルであり、エピ表面からの深さ１００ｎｍの位置にヘテロ界面が存在するものとした。温度条件は、−４０℃、２５℃、８５℃とした。図４に示すように、何れの温度条件においても、ヘテロ界面での価電子帯バンドは不連続となり、ノッチやスパイクが発生する。このノッチやスパイクにより電気的に絶縁された領域である空乏層が形成される（界面近傍において４．０ｎｍ）。特に低温になるにつれて空乏層の領域が大きくなる傾向にあるといえる。このように、バンドの不連続により発生するノッチやスパイクが障壁となり、素子抵抗が増大したり、順方向の電圧が上昇したりすることが確認された。 FIG. 4 shows the calculation result of the band diagram at the hetero interface between p-type Al 0.12 GaAs and p-type Al 0.90 Ga. The carrier concentration of both layers was 2.5 × 10 +18 cm −3 and was the same. Further, the horizontal axis represents the depth from the epi surface, the vertical axis represents the energy level, and a heterointerface exists at a position of 100 nm in depth from the epi surface. The temperature conditions were −40 ° C., 25 ° C., and 85 ° C. As shown in FIG. 4, in any temperature condition, the valence band at the heterointerface becomes discontinuous, and notches and spikes are generated. A depletion layer that is an electrically insulated region is formed by the notches and spikes (4.0 nm in the vicinity of the interface). In particular, it can be said that the region of the depletion layer tends to increase as the temperature decreases. As described above, it was confirmed that notches and spikes generated due to the discontinuity of the band serve as barriers, increasing the element resistance and increasing the forward voltage.
ここで、ヘテロ界面での抵抗を低減するために、ドーパントを増やしキャリア濃度を増加する手法が考えられる。図５は、図４と同様であり、ｐ型のＡｌ０．１２ＧａＡｓとｐ型のＡｌ０．９０Ｇａとのヘテロ界面における価電子帯バンド図の計算結果を示すものである。両層のキャリア濃度は、抵抗低減のために５．０×１０＋１８ｃｍ−３と図４に比べて高い値とした。結果、図５に示すように、Ａｌ０．１２ＧａＡｓとＡｌ０．９０Ｇａとの間で、界面から離れたバンド曲がりの無くなった部位のベースバンドレベル（価電子レベル）に差異が生じた。低温になるにつれてベースバンドレベルの差異が大きくなる傾向にあり、−４０℃で０．０２ｅＶ程度の差異が生じた。このようなベースバンドレベルの差異は、半導体発光素子１の順電圧を上昇させるおそれがある。 Here, in order to reduce the resistance at the hetero interface, a method of increasing the dopant by increasing the dopant can be considered. FIG. 5 is the same as FIG. 4 and shows the calculation result of the valence band diagram at the heterointerface between p-type Al 0.12 GaAs and p-type Al 0.90 Ga. The carrier concentration of both layers was 5.0 × 10 +18 cm −3 , which is a higher value than FIG. As a result, as shown in FIG. 5, there was a difference between Al 0.12 GaAs and Al 0.90 Ga in the base band level (valence electron level) at the site where the band bending away from the interface disappeared. The difference in baseband level tends to increase as the temperature decreases, and a difference of about 0.02 eV occurs at −40 ° C. Such a difference in the baseband level may increase the forward voltage of the semiconductor light emitting device 1.
そこで、ベースバンドレベルの差異を解消するために、Ａｌ０．１２ＧａＡｓとＡｌ０．９０Ｇａのキャリア濃度をそれぞれ変化させて、ベースバンドレベルを合せることが考えられる。図６は、図５と同様であり、ｐ型のＡｌ０．１２ＧａＡｓとｐ型のＡｌ０．９０Ｇａとのヘテロ界面における価電子帯バンド図の計算結果を示すものである。両層のキャリア濃度は、Ａｌ０．１２ＧａＡｓで３．０×１０＋１８ｃｍ−３、Ａｌ０．９０Ｇａで５．０×１０＋１８ｃｍ−３とした。図６に示すように、キャリア濃度を変化させることでベースバンドレベルを合せることができることは実証された。しかし、価電子帯バンドには依然としてノッチやスパイクが発生することが確認された。このため、キャリア濃度を調整する場合であっても、ノッチやスパイクに起因する素子抵抗の増大は依然として解消することができないことが確認された。 Therefore, in order to eliminate the difference between the baseband levels, it is conceivable to change the carrier concentrations of Al 0.12 GaAs and Al 0.90 Ga to match the baseband levels. FIG. 6 is the same as FIG. 5 and shows the calculation result of the valence band diagram at the heterointerface between p-type Al 0.12 GaAs and p-type Al 0.90 Ga. The carrier concentrations of both layers were set to 3.0 × 10 +18 cm −3 for Al 0.12 GaAs and 5.0 × 10 +18 cm −3 for Al 0.90 Ga. As shown in FIG. 6, it was demonstrated that the baseband level can be adjusted by changing the carrier concentration. However, it was confirmed that notches and spikes still occur in the valence band. For this reason, even when the carrier concentration is adjusted, it was confirmed that the increase in element resistance due to notches and spikes still cannot be eliminated.
上記で検証したように、ＤＢＲ層を構成する２つの異なる層の価電子帯のベースバンドレベルを合せる様にキャリア濃度を調整する場合、すなわち、特許文献２のように、異なる屈折率を有する２種類の化合物半導体層を異なる不純物濃度でドープした場合であっても、ノッチやスパイクを解消することができないといえる。この場合を簡略化した概要図で説明する。図７は、積層体におけるキャリア濃度及び価電子帯バンドの位置依存性を示す概要図である。図７に示すように、ナローバンド層２５ｂのキャリア濃度を３．０×１０＋１８ｃｍ−３とし、ワイドバンド層２５ａのキャリア濃度を５．０×１０＋１８ｃｍ−３とすることで、ナローバンド層２５ｂ及びワイドバンド層２５ａ間の価電子帯のベースバンドレベルを揃えることができる。しかしながら、ナローバンド層２５ｂ及びワイドバンド層２５ａの界面の価電子帯バンドにおけるノッチやスパイクを解消することができず、キャリアの流れの妨げとなる。すなわち、特許文献２のように、異なる屈折率を有する２種類の化合物半導体層を異なる不純物濃度でドープした場合であっても、ノッチやスパイクを解消することができないといえる。 As verified above, when the carrier concentration is adjusted so that the base band levels of the valence bands of the two different layers constituting the DBR layer are matched, that is, as shown in Patent Document 2, 2 having different refractive indexes. It can be said that notches and spikes cannot be eliminated even when different types of compound semiconductor layers are doped with different impurity concentrations. This case will be described with a simplified schematic diagram. FIG. 7 is a schematic view showing the position dependency of the carrier concentration and the valence band in the laminate. As shown in FIG. 7, the narrow band layer 25b has a carrier concentration of 3.0 × 10 +18 cm −3 and a wide band layer 25a has a carrier concentration of 5.0 × 10 +18 cm −3. In addition, the base band level of the valence band between the wide band layers 25a can be made uniform. However, notches and spikes in the valence band at the interface between the narrow band layer 25b and the wide band layer 25a cannot be eliminated, which hinders carrier flow. That is, it can be said that notches and spikes cannot be eliminated even when two types of compound semiconductor layers having different refractive indexes are doped with different impurity concentrations as in Patent Document 2.
一方、特許文献１のように、キャリア濃度及び組成の異なる２つのＡｌＧａＡｓ層間に、組成を連続的に変化させたグレーデッド層を配置することにより、上記問題を解決することが考えられる。図８は、ナローバンド層２５ｂとワイドバンド層２５ａとの間に、ナローバンド層２５ｂからワイドバンド層２５ａに向かって徐々にＡｌ組成を変化させたグレーデッド層２５ｄを配置させた場合のキャリア濃度及び価電子帯バンドの位置依存性を示す概要図である。ナローバンド層２５ｂのキャリア濃度を３．０×１０＋１８ｃｍ−３とし、ワイドバンド層２５ａのキャリア濃度を５．０×１０＋１８ｃｍ−３とし、両者に介在するグレーデッド層２５ｄのキャリア濃度は５．０×１０＋１８ｃｍ−３となるように均一にドープされている。図８に示すように、ナローバンド層２５ｂとワイドバンド層２５ａとの間に、組成をグレーデッドに変化させたグレーデッド層２５ｄを配置した場合であっても、ナローバンド層２５ｂ及びグレーデッド層２５ｄの界面の価電子帯バンドにノッチ及びスパイクが発生してしまい、キャリアの流れの妨げとなる。すなわち、特許文献１のように、異なる屈折率を有する化合物半導体層間のヘテロ接合界面の領域において、その組成が一方の層の組成で始まって他方の層で終わるように徐々に組成変化させた場合であっても、素子抵抗が増大するといえる。 On the other hand, it is conceivable to solve the above problem by arranging a graded layer whose composition is continuously changed between two AlGaAs layers having different carrier concentrations and compositions as in Patent Document 1. FIG. 8 shows the carrier concentration and the value when the graded layer 25d in which the Al composition is gradually changed from the narrow band layer 25b to the wide band layer 25a is disposed between the narrow band layer 25b and the wide band layer 25a. It is a schematic diagram which shows the position dependence of an electronic band. The carrier concentration of the narrow band layer 25b is 3.0 × 10 +18 cm −3 , the carrier concentration of the wide band layer 25a is 5.0 × 10 +18 cm −3, and the carrier concentration of the graded layer 25d interposed therebetween is 5 It is uniformly doped so as to be 0.0 × 10 +18 cm −3 . As shown in FIG. 8, even when the graded layer 25d whose composition is changed to graded is arranged between the narrowband layer 25b and the wideband layer 25a, the narrowband layer 25b and the graded layer 25d Notches and spikes are generated in the valence band at the interface, impeding carrier flow. That is, as in Patent Document 1, in the region of the heterojunction interface between compound semiconductor layers having different refractive indexes, the composition is gradually changed so that the composition starts with the composition of one layer and ends with the other layer. Even so, it can be said that the element resistance increases.
このように、素子抵抗を増大させるノッチやスパイクが発生する原因としては、２種類の化合物間のバンドギャップが違うことで価電子帯に段差が生じる点や、バンドが不連続である点が考えられる。そこで、半導体素子１では、バンドギャップが異なる２種類の半導体層の価電子レベルを一致させるために、ワイドバンド層２５ａの不純物濃度がナローバンド層２５ｂより高濃度となるように形成し、さらに、両者の間に組成がグレーデッドとなるグレーデッド層２５ｃを設けるとともに、そのグレーデッド層２５ｃの不純物濃度も層内で積層方向においてナローバンド層２５ｂ側からワイドバンド層２５ａ側になるに従い徐々に高濃度となるようにグレーデッドドープを施している。このように構成された半導体素子１の上部ｐ型ＤＢＲ層２５のバンドの概要を、図９を用いて説明する。図９は、上部ｐ型ＤＢＲ層２５におけるキャリア濃度及び価電子帯バンドの位置依存性を示す概要図である。図９に示すように、ナローバンド層２５ｂのキャリア濃度を３．０×１０＋１８ｃｍ−３とし、ワイドバンド層２５ａのキャリア濃度を５．０×１０＋１８ｃｍ−３とすることで、ナローバンド層２５ｂ及びワイドバンド層２５ａ間の価電子帯のベースバンドレベルを揃えることができる。さらに、ナローバンド層２５ｂとワイドバンド層２５ａとの間に、組成及び不純物濃度をグレーデッドに変化させたグレーデッド層２５ｃを介在させることで、ナローバンド層２５ｂとワイドバンド層２５ａとの間のキャリア濃度を傾斜的に連続的に変化させることができる。このような構成を採用することにより、価電子帯バンドのノッチやスパイクを低減することができる。よって、素子抵抗の低減及び応答性能の改善を図ることが可能となる。 As described above, the causes of notches and spikes that increase the device resistance may be due to the difference in band gap between the two types of compounds resulting in a step in the valence band and the discontinuity of the band. It is done. Therefore, in the semiconductor element 1, in order to make the valence electron levels of two types of semiconductor layers having different band gaps coincide, the impurity concentration of the wide band layer 25a is higher than that of the narrow band layer 25b. In addition, a graded layer 25c having a graded composition is provided between them, and the impurity concentration of the graded layer 25c is gradually increased from the narrow band layer 25b side to the wide band layer 25a side in the stacking direction in the layer. Graded dope is applied. The outline of the band of the upper p-type DBR layer 25 of the semiconductor element 1 configured as described above will be described with reference to FIG. FIG. 9 is a schematic diagram showing the position dependency of the carrier concentration and the valence band in the upper p-type DBR layer 25. As shown in FIG. 9, the narrow band layer 25 b has a carrier concentration of 3.0 × 10 +18 cm −3 and the wide band layer 25 a has a carrier concentration of 5.0 × 10 +18 cm −3. In addition, the base band level of the valence band between the wide band layers 25a can be made uniform. Further, by interposing a graded layer 25c whose composition and impurity concentration are graded between the narrow band layer 25b and the wide band layer 25a, the carrier concentration between the narrow band layer 25b and the wide band layer 25a is provided. Can be continuously changed in an inclined manner. By adopting such a configuration, notches and spikes in the valence band can be reduced. Therefore, it is possible to reduce element resistance and improve response performance.
以上、本実施形態に係る半導体発光素子１によれば、上部ｐ型ＤＢＲ層２５を構成するワイドバンド層２５ａの不純物濃度がナローバンド層２５ｂの不純物濃度よりも高く設定され、積層方向におけるナローバンド層２５ｂとワイドバンド層２５ａとの間に、積層方向においてナローバンド層２５ｂの組成で始まってワイドバンド層２５ａの組成で終わるように連続的に組成変化したグレーデッド層２５ｃが配置される。このグレーデッド層２５ｃは、ナローバンド層２５ｂと隣接する一端面における不純物濃度がナローバンド層２５ｂの不純物濃度と同一となり、積層方向においてナローバンド層２５ｂからワイドバンド層２５ａに向かって不純物濃度が傾斜的に増加し、ワイドバンド層２５ａと隣接する他端面における不純物濃度がワイドバンド層２５ａの不純物濃度と同一となるように形成される。また、積層方向におけるワイドバンド層２５ａとナローバンド層２５ｂとの間に、積層方向においてワイドバンド層２５ａの組成で始まってナローバンド層２５ｂの組成で終わるように連続的に組成変化したグレーデッド層２５ｅが配置される。このグレーデッド層２５ｅは、ワイドバンド層２５ａと隣接する一端面における不純物濃度がワイドバンド層２５ａの不純物濃度と同一となり、積層方向においてワイドバンド層２５ａからナローバンド層２５ｂに向かって不純物濃度が傾斜的に増加し、ナローバンド層２５ｂと隣接する他端面における不純物濃度がナローバンド層２５ｂの不純物濃度と同一となるように形成される。このように構成することで、ワイドバンド層２５ａの価電子帯のレベルとナローバンド層２５ｂの価電子帯のレベルとを、両層の間に介在するグレーデッド層２５ｃ，２５ｅを介して一致させることができるとともに、ワイドバンド層２５ａのキャリア濃度とナローバンド層２５ｂのキャリア濃度とを、両層の間に介在するグレーデッド層２５ｃ，２５ｅを介して滑らかに連続的に繋ぐことが可能となる。このため、ハンド不連続によるノッチやスパイクを低減することができるので、キャリアをスムーズに流すことが可能となる。よって、素子抵抗の低減を図ったり、素子の応答特性を改善したりすることができる。また、図７，８で示す例と比べてヘテロ界面の障壁を抑制し、ヘテロ界面でのノッチを小さくすることができるので、順電圧の低減や温度による変動幅を小さくすることが可能となる。このため、低温での順電圧の増加を抑制することができる。また、有効質量の大きいホールをキャリアとする上部ｐ型ＤＢＲ層２５にグレーデッド層２５ｃを採用することで、素子抵抗の低減を効率良く実現することができる。 As described above, according to the semiconductor light emitting device 1 according to the present embodiment, the impurity concentration of the wide band layer 25a constituting the upper p-type DBR layer 25 is set higher than the impurity concentration of the narrow band layer 25b, and the narrow band layer 25b in the stacking direction. A graded layer 25c whose composition changes continuously so as to start with the composition of the narrow band layer 25b and end with the composition of the wide band layer 25a in the stacking direction is disposed between the wide band layer 25a and the wide band layer 25a. In the graded layer 25c, the impurity concentration at one end surface adjacent to the narrow band layer 25b is the same as the impurity concentration of the narrow band layer 25b, and the impurity concentration is gradually increased from the narrow band layer 25b toward the wide band layer 25a in the stacking direction. Then, the impurity concentration at the other end surface adjacent to the wide band layer 25a is formed to be the same as the impurity concentration of the wide band layer 25a. Further, a graded layer 25e whose composition is continuously changed between the wide band layer 25a and the narrow band layer 25b in the stacking direction so as to start with the composition of the wide band layer 25a and end with the composition of the narrow band layer 25b in the stacking direction. Be placed. In the graded layer 25e, the impurity concentration at one end surface adjacent to the wide band layer 25a is the same as the impurity concentration of the wide band layer 25a, and the impurity concentration is inclined from the wide band layer 25a toward the narrow band layer 25b in the stacking direction. The impurity concentration at the other end surface adjacent to the narrow band layer 25b is made to be the same as the impurity concentration of the narrow band layer 25b. With this configuration, the level of the valence band of the wide band layer 25a and the level of the valence band of the narrow band layer 25b are made to coincide through the graded layers 25c and 25e interposed between the two layers. In addition, the carrier concentration of the wide band layer 25a and the carrier concentration of the narrow band layer 25b can be smoothly and continuously connected via the graded layers 25c and 25e interposed between the two layers. For this reason, notches and spikes due to discontinuity of hands can be reduced, so that the carrier can flow smoothly. Therefore, the element resistance can be reduced and the response characteristics of the element can be improved. Moreover, since the barrier at the hetero interface can be suppressed and the notch at the hetero interface can be reduced as compared with the examples shown in FIGS. 7 and 8, the forward voltage can be reduced and the fluctuation range due to temperature can be reduced. . For this reason, an increase in the forward voltage at a low temperature can be suppressed. In addition, by adopting the graded layer 25c for the upper p-type DBR layer 25 using holes having a large effective mass as carriers, it is possible to efficiently reduce the element resistance.
また、本実施形態に係る半導体発光素子１によれば、下部ｎ型ＤＢＲ層２４が上部ｐ型ＤＢＲ層２５と同様に構成されるので、下部ｎ型ＤＢＲ層２４に起因する抵抗を低減することができる。よって、素子全体の抵抗の低減を一層図ることが可能となる。 Further, according to the semiconductor light emitting device 1 according to the present embodiment, the lower n-type DBR layer 24 is configured in the same manner as the upper p-type DBR layer 25, so that the resistance caused by the lower n-type DBR layer 24 is reduced. Can do. Therefore, the resistance of the entire element can be further reduced.
なお、上述した実施形態は、本発明に係る半導体発光素子の一例を示すものである。本発明に係る半導体発光素子は、実施形態に係る半導体発光素子に限られるものではなく、実施形態に係る半導体発光素子を変形し、又は他のものに適用したものであってもよい。 In addition, embodiment mentioned above shows an example of the semiconductor light-emitting device based on this invention. The semiconductor light emitting device according to the present invention is not limited to the semiconductor light emitting device according to the embodiment, and the semiconductor light emitting device according to the embodiment may be modified or applied to other devices.
例えば、上述した実施形態では、上部ｐ型ＤＢＲ層２５及び下部ｎ型ＤＢＲ層２４の何れにもグレーデッド層２５ｃを採用する例を説明したが、上部ｐ型ＤＢＲ層２５にのみグレーデッド層２５ｃを採用した場合であっても、素子抵抗の低減及び応答性能の改善を図ることができる。 For example, in the above-described embodiment, the example in which the graded layer 25c is employed for both the upper p-type DBR layer 25 and the lower n-type DBR layer 24 has been described. However, only the upper p-type DBR layer 25 has the graded layer 25c. Even when this is adopted, the element resistance can be reduced and the response performance can be improved.
また、上述した実施形態では、ＶＣＳＥＬに採用する例を説明したが、これに限られることはなく、ＤＢＲを採用する光発光素子であれば適用することができる。 Moreover, although the example employ | adopted as VCSEL was demonstrated in embodiment mentioned above, it is not restricted to this, If it is a light emitting element which employ | adopts DBR, it is applicable.
また、上述した実施形態では、メサ部２０の形状が円柱状である半導体発光素子１について説明したが、メサ部２０の水平方向の断面は円形であるものに限られず、矩形であってもよい。 In the embodiment described above, the semiconductor light emitting element 1 in which the shape of the mesa portion 20 is cylindrical has been described. However, the horizontal cross section of the mesa portion 20 is not limited to a circular shape, and may be a rectangular shape. .
また、上述した実施形態では、メサ部２０が一つより構成される半導体発光素子１について説明したが、メサ部２０の数に限定されず、メサ部２０を複数備え、アレイ化して構成される半導体発光素子に適用した場合であっても、素子抵抗の低減及び応答性能の改善を図ることができる。 Further, in the above-described embodiment, the semiconductor light emitting element 1 including the single mesa unit 20 has been described. However, the number of the mesa units 20 is not limited, and a plurality of mesa units 20 are provided and configured as an array. Even when applied to a semiconductor light emitting device, the device resistance can be reduced and the response performance can be improved.
さらに、上述した実施形態では、ｎ型の基板１１を用いた半導体発光素子１について説明したが、ｐ型の基板を用いて、実施形態のｎ型とｐ型を入れ替えて構成される半導体発光素子に適用した場合であっても、素子抵抗の低減及び応答性能の改善を図ることができる。 Furthermore, in the above-described embodiment, the semiconductor light-emitting element 1 using the n-type substrate 11 has been described. However, the semiconductor light-emitting element configured by switching the n-type and the p-type of the embodiment using a p-type substrate. Even when this is applied, the device resistance can be reduced and the response performance can be improved.
１…半導体発光素子、１１…基板、２０…メサ部、２１…活性層、２２…酸化狭窄層、２４，２５…ＤＢＲ層（第１，第２のミラー層）、２５ａ…ワイドバンド層２５ａ…ナローバンド層、２５ｃ…グレーデッド層。 DESCRIPTION OF SYMBOLS 1 ... Semiconductor light emitting element, 11 ... Board | substrate, 20 ... Mesa part, 21 ... Active layer, 22 ... Oxide constriction layer, 24, 25 ... DBR layer (1st, 2nd mirror layer), 25a ... Wide-band layer 25a ... Narrow band layer, 25c. Graded layer.
Claims (5)
前記基板上に形成され、電流が供給されることによって発光する領域を有する活性層と、
前記活性層よりも前記基板側に配置される第１のミラー部と、
前記第１のミラー部との間に前記活性層が介在して配置される第２のミラー部と、
を備え、
前記第２のミラー部は、屈折率及びバンドギャップが異なるナローバンド層及びワイドバンド層が交互に複数積層されるとともに、前記ナローバンド層と前記ワイドバンド層との間にグレーデッド層が配置されて構成されており、
前記ワイドバンド層は、前記ナローバンド層に比べて大きいバンドギャップ及び高い不純物濃度を有し、
前記グレーデッド層は、
前記ナローバンド層と隣接する一端面側から前記ワイドバンド層と隣接する他端面側に向かって前記ナローバンド層の組成で始まって前記ワイドバンド層の組成で終わるように連続的に組成変化させて形成されるとともに、
前記一端面における不純物濃度が前記ナローバンド層の不純物濃度と同一となり、前記一端面側から前記他端面側に向かって不純物濃度が傾斜的に増加し、前記他端面における不純物濃度が前記ワイドバンド層の不純物濃度と同一となるように形成されていること、
を特徴とする半導体発光素子。 A substrate,
An active layer formed on the substrate and having a region that emits light when supplied with current;
A first mirror portion disposed closer to the substrate than the active layer;
A second mirror part disposed with the active layer interposed between the first mirror part;
With
The second mirror unit is configured by alternately laminating a plurality of narrow band layers and wide band layers having different refractive indexes and band gaps, and arranging a graded layer between the narrow band layer and the wide band layer. Has been
The wide band layer has a larger band gap and higher impurity concentration than the narrow band layer,
The graded layer is
It is formed by continuously changing the composition from one end surface adjacent to the narrow band layer toward the other end surface adjacent to the wide band layer, starting with the composition of the narrow band layer and ending with the composition of the wide band layer. And
The impurity concentration at the one end surface is the same as the impurity concentration of the narrow band layer, the impurity concentration is increased in a gradient from the one end surface side toward the other end surface side, and the impurity concentration at the other end surface is Formed to be the same as the impurity concentration,
A semiconductor light emitting device characterized by the above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010102474A JP2011233705A (en) | 2010-04-27 | 2010-04-27 | Semiconductor light emitting element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010102474A JP2011233705A (en) | 2010-04-27 | 2010-04-27 | Semiconductor light emitting element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011233705A true JP2011233705A (en) | 2011-11-17 |
Family
ID=45322742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010102474A Pending JP2011233705A (en) | 2010-04-27 | 2010-04-27 | Semiconductor light emitting element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2011233705A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014143327A (en) * | 2013-01-24 | 2014-08-07 | Furukawa Electric Co Ltd:The | Semiconductor laminate, semiconductor light-emitting element, and methods of manufacturing the same |
| JP2015012153A (en) * | 2013-06-28 | 2015-01-19 | 日亜化学工業株式会社 | Semiconductor laser element |
| JP2018157065A (en) * | 2017-03-17 | 2018-10-04 | 住友電気工業株式会社 | Surface emission semiconductor laser |
-
2010
- 2010-04-27 JP JP2010102474A patent/JP2011233705A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014143327A (en) * | 2013-01-24 | 2014-08-07 | Furukawa Electric Co Ltd:The | Semiconductor laminate, semiconductor light-emitting element, and methods of manufacturing the same |
| JP2015012153A (en) * | 2013-06-28 | 2015-01-19 | 日亜化学工業株式会社 | Semiconductor laser element |
| JP2018157065A (en) * | 2017-03-17 | 2018-10-04 | 住友電気工業株式会社 | Surface emission semiconductor laser |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5260958B2 (en) | Surface emitting laser element array | |
| US9160138B2 (en) | Light-emitting element array | |
| JP2017050463A (en) | Surface emission semiconductor laser array and manufacturing method of surface emission semiconductor laser array | |
| JP4928927B2 (en) | Surface emitting semiconductor laser device | |
| JPWO2006100975A1 (en) | Tunnel junction light emitting device | |
| JP4548345B2 (en) | Surface emitting semiconductor laser | |
| JP2005514796A (en) | Asymmetric distributed Bragg reflector for vertical cavity surface emitting lasers | |
| JP2017098328A (en) | Vertical cavity type light emitting device | |
| JP5169564B2 (en) | Surface emitting semiconductor laser | |
| JP2017195212A (en) | Vertical resonator type light emitter | |
| JP4463569B2 (en) | Laser equipment | |
| JP6226512B2 (en) | High speed laser oscillator | |
| JP4200389B2 (en) | Optical element | |
| US20010050935A1 (en) | Surface emitting semiconductor laser device | |
| JP2011233705A (en) | Semiconductor light emitting element | |
| US9118167B2 (en) | Vertical cavity surface emitting laser | |
| JP3785683B2 (en) | Surface light emitting device | |
| JP2006332623A (en) | Semiconductor laser apparatus | |
| JP6308319B2 (en) | Surface emitting semiconductor laser array | |
| US20230096932A1 (en) | Surface emitting laser | |
| JP2016066670A (en) | Semiconductor laser | |
| JP4548329B2 (en) | Surface emitting semiconductor laser | |
| JP2014022523A (en) | Surface emitting laser element | |
| JP2011114146A (en) | Semiconductor light emitting device | |
| JP2007081295A (en) | Surface emitting laser element |