JP2011232986A - 情報処理装置及びメモリダンプ採取方法 - Google Patents

Abstract

【課題】メモリダンプの採取に関する確実性及び汎用性を向上させること。
【解決手段】情報処理装置は、メモリダンプの採取指示の入力に応じ、第一の割り込みを発行する割り込み発行手段と、前記第一の割り込みに応じ、リセットベクタによって示されるアドレスに配置されているプログラムを実行させるための第二の割り込みを発行するリセット処理開始手段と、前記第二の割り込みに応じ、前記プログラムの実行過程においてメモリダンプを記憶手段に記録するメモリダンプ記録手段とを有する。
【選択図】図２

Description

本発明は、情報処理装置及びメモリダンプ採取方法に関する。

コンピュータのＯＳ（Operating System）に、これ以上動作を続けられないほど深刻な障害が発生した場合に、障害調査のための資料としてメモリの内容と動作していた全てのＣＰＵのコンテキスト情報とが記憶装置に保存される。保存されたデータは、一般的にメモリダンプと呼ばれる。メモリダンプの代表的な採取方式には以下のものがある。
（１）障害の発生したＯＳ自身がメモリダンプを記録する。
（２）障害の発生したＯＳ自身がファームウェア等を経由せずに再度自分自身をブートし、新たに起動されたＯＳがデバイスの初期化を行い、メモリダンプを記録する。
（３）障害発生時にＯＳからファームウェア等のＯＳ以外の実体に制御を移し、その実体によってメモリダンプを記録する。
（４）障害発生時にシステムリセットを行う。リセット処理の延長で、ファームウェア等のＯＳ以外の実体が障害の発生を検出し、メモリダンプを記録する。

特開２００７−９４５３７号公報 特表２００３−５０６７７６号公報

しかしながら、上記の既存の方式はいずれも不十分である。理由を以下に示す。

（１）の方式では、障害が発生して異常状態になったＯＳ自身がメモリダンプを行うため、メモリダンプが採取されない可能性がある。

（２）の方式では、本来ファームウェアが行うべき初期化処理を省略してＯＳがデバイスの初期化を行うため、通常の初期化シーケンスでは発生しないトラブルがデバイスで発生する可能性がある。

（３）の方式は、特殊な割り込みであるＮＭＩ（Non Maskable Interrupt）やＳＭＩ（System Management Interrupt）の延長でメモリダンプの採取処理が実装されることが考えられる。しかし、ＮＭＩに対して既定の処理が実装されているＯＳは多い。したがって、ＮＭＩの延長でメモリダンプの採取処理を実装する場合、ＯＳに対する汎用性を確保できないという問題がある。一方、ＳＭＩはファームウェアで占有できる割り込みだが、その延長で動作するＳＭＭ（System Management Mode）と呼ばれる特殊なモードには強い制限がある。例えば、アクセス可能なメモリが２ＭＢｙｔｅに制限され、ＳＭＭ専用の特殊な１６ｂｉｔ命令モードで動作することが強いられる。したがって、ＳＭＭにおいて任意のＯＳのメモリダンプを採取するのは困難である。

（４）の方式は、この中で最も信頼性が高い。しかし、ｘ８６アーキテクチャにおいては、リセットは常にメモリコントローラのリセットを引き起こし、これによりシステムメモリの内容が不定になるという問題がある。このため、ｘ８６アーキテクチャにおいては（４）の方式は採用できない。

本発明は、上記の点に鑑みてなされたものであって、メモリダンプの採取に関する確実性及び汎用性を向上させることのできる情報処理装置及びメモリダンプ採取方法の提供を目的とする。

そこで上記課題を解決するため、情報処理装置は、メモリダンプの採取指示の入力に応じ、第一の割り込みを発行する割り込み発行手段と、前記第一の割り込みに応じ、リセットベクタによって示されるアドレスに配置されているプログラムを実行させるための第二の割り込みを発行するリセット処理開始手段と、前記第二の割り込みに応じ、前記プログラムの実行過程においてメモリダンプを記憶手段に記録するメモリダンプ記録手段とを有する。

開示された技術によれば、メモリダンプの採取に関する確実性及び汎用性を向上させることができる。

本発明の実施の形態における情報処理装置のハードウェア構成例を示す図である。 本発明の実施の形態における情報処理装置のソフトウェア構成例を示す図である。 通常のリセット時における情報処理装置の処理手順を説明するための図である。 メモリダンプの採取処理の処理手順を説明するための図である。 ダンプ制御情報記憶部の構成例を示す図である。

以下、図面に基づいて本発明の実施の形態を説明する。図１は、本発明の実施の形態における情報処理装置のハードウェア構成例を示す図である。図１の情報処理装置１０は、それぞれバスＢで相互に接続されているドライブ装置１００と、補助記憶装置１０２と、ＲＡＭ１０３と、フラッシュメモリ１０４と、ＣＰＵ１０５−１〜ＣＰＵ１０５−ｎの１以上のＣＰＵ１０５と、インタフェース装置１０６と、ダンプコントローラ１０７と等を有する。

情報処理装置１０での処理を実現するプログラムは、ＣＤ−ＲＯＭ等の記録媒体１０１によって提供される。プログラムを記録した記録媒体１０１がドライブ装置１００にセットされると、プログラムが記録媒体１０１からドライブ装置１００を介して補助記憶装置１０２にインストールされる。但し、プログラムのインストールは必ずしも記録媒体１０１より行う必要はなく、ネットワークを介して他のコンピュータよりダウンロードするようにしてもよい。補助記憶装置１０２は、インストールされたプログラムを格納すると共に、必要なファイルやデータ等を格納する。

プログラムの起動指示があった場合に、補助記憶装置１０２からプログラムを読み出されＲＡＭ１０３に格納される。フラッシュメモリ１０４は、ファームウェアを記憶する。ＣＰＵ１０５は、ＲＡＭ１０３に格納されたプログラムに従って情報処理装置１０に係る機能を実行する。本実施の形態において、ＣＰＵ１０５は、Ｉｎｔｅｌｘ８６又はＩｎｔｅｌ６４アーキテクチャに基づくＣＰＵである。また、ＣＰＵ１０５が複数の場合、複数のＣＰＵによって一つのＲＡＭ１０３が共用される。インタフェース装置１０６は、ネットワークに接続するためのインタフェースとして用いられる。

ダンプコントローラ１０７は、メモリダンプの採取指示を検知し、当該採取指示の検知に応じてメモリダンプの採取処理を開始させるためのプログラムが組み込まれた専用のコントローラである。

図２は、本発明の実施の形態における情報処理装置のソフトウェア構成例を示す図である。同図において、情報処理装置１０は、ＳＭＩ発行部１１、ＯＳ１２、ファームウェア１３、ダンプ制御情報記憶部１４、及びダンプ記憶部１５等を有する。

ＳＭＩ発行部１１は、割り込み発行手段の一例であり、メモリダンプの採取指示に応じ、メモリダンプの採取処理を開始させるために、ＳＭＩ（System Management Interrupt）と呼ばれる割り込みを全てのＣＰＵ１０５に発行する。ＳＭＩは、最高の優先度を有するハードウェア割り込みであり、ｘ８６又はｉｎｔｅｌ６４アーキテクチャにおいて使用可能である。本実施の形態において、メモリダンプの採取処理の契機としてＳＭＩが発行されるのは、ＳＭＩは、ＮＭＩ（Non-Maskable Interrupt）等と異なり、ＯＳ１２に関して既定の処理が実装されていることがなく、任意の割り込み処理を実装できるからである。なお、最高の優先度を有する割り込みであることは、本実施の形態におけるメモリダンプの採取処理の開始の契機として必須の要件ではない。したがって、ＯＳ１２の種別を問わず、任意の割り込み処理の実装の可能性が保証されている割り込みであれば、将来的に定義される割り込みも含めて、ＳＭＩ以外の割り込みがメモリダンプの採取処理の契機として利用されてもよい。

本実施の形態において、ＳＭＩ発行部１１は、外部装置２０よりメモリダンプの採取指示を受信する。外部装置２０は、情報処理装置１０とネットワークを介して接続されるコンピュータである。外部装置２０は、例えば、Ｗｅｂサーバとしての機能を有し、メモリダンプの採取指示をユーザより受け付けるためのＷｅｂページを外部装置２０又は外部装置２０とネットワークを介して接続される非図示のＰＣ等の端末に表示させる。当該Ｗｅｂページを介してメモリダンプの採取指示が入力されると、外部装置２０は、メモリダンプの採取指示をＳＭＩ発行部１１に対して送信する。ＳＭＩ発行部１１と外部装置２０との間の通信は、例えば、ＩＰＭＩ（Intelligent Platform Management InterfaＣe）に基づいて行われる。なお、ＳＭＩ発行部１１は、ダンプコントローラ１０７に組み込まれたプログラムがダンプコントローラ１０７に実行させる処理によって実現される。

ＯＳ１２は、Ｗｉｎｄｏｗｓ（登録商標）、Ｌｉｎｕｘ（登録商標）、ＵＮＩＸ（登録商標）等のいわゆるＯＳ（Operating System）である。ＯＳ１２は、補助記憶装置１０２に保存され、実行時にＲＡＭ１０３にロードされる。

ファームウェア１３は、例えば、ＢＩＯＳ（BasiＣ Input/Output System）である。ファームウェア１３は、フラッシュメモリ１０４に保存され、実行時にＲＡＭ１０３にロードされる。同図に示されるように、ファームウェア１３は、ＳＭＩハンドラ１３１及びリセット処理部１３２等を含む。ＳＭＩハンドラ１３１は、ＳＭＩの割り込みハンドラである。ＳＭＩハンドラ１３１は、リセット処理開始部１３３を含む。リセット処理開始部１３３は、メモリダンプの採取処理の指示に関するＳＭＩが発行された際に、リセット処理を開始させるための割り込みを発生させる。リセット処理部１３２は、メモリダンプ記録手段の一例であり、リセットボタンが押下された際の初期化処理（リセット処理）を実行する。

なお、ファームウェア１３及びＯＳ１２は、ＣＰＵ１０５に処理を実行させる。

ダンプ制御情報記憶部１４は、ＲＡＭ１０３の一部の記憶領域を用いて、メモリダンプの採取処理を制御するための情報を記憶する。当該一部の記憶領域は、ファームウェア１３によって決定されるメモリのレイアウト情報において、ＯＳ１２にはアクセスが禁止されている領域である。

ダンプ記憶部１５は、採取されたメモリダンプを記憶する。

以下、情報処理装置１０の処理手順について説明する。まず、通常のリセット時の処理手順について説明する。通常のリセット時とは、ＯＳ１２が障害（パニック）等を起こしておらず、正常に稼動中である状態をいう。

図３は、通常のリセット時における情報処理装置の処理手順を説明するための図である。

例えば、ユーザによって情報処理装置１０のリセットボタンが押下されると、リセット割り込みが発行される（Ｓ１０１）。また、非図示のメモリコントローラによって、メモリ（ＲＡＭ１０３）の内容が初期化される（Ｓ１０２）。その結果、ＲＡＭ１０３の内容は不定となる。続いて、複数のＣＰＵ１０５の中で、ＢＳＰ（Bootstrap ProＣessor）及びＡＰ（AppriＣation ProＣessor）が決定される（Ｓ１０３）。ＢＳＰとは、起動時のメイン処理を実行するＣＰＵであり、複数のＣＰＵ１０５の中の一つがＢＳＰとして選択される。従って、ＢＳＰ以外のＣＰＵ１０５は、ＢＳＰに従って動作するＡＰとなる。

ＢＳＰとなったＣＰＵ１０５は、リセットベクタによって示されるアドレスに配置されているプログラムに従った制御を行う（Ｓ１０４）。本実施の形態において、当該プログラムは、リセット処理部１３２である。リセット処理部１３２は、通常のリセット時におけるＢＩＯＳの初期化手順を実行する（Ｓ１０５）。続いて、リセット処理部１３２は、ＯＳ１２を起動させる（Ｓ１０６）。続いて、リセット処理部１３２は、ＳＩＰＩ（スタートアップＩＰＩ（Inter-ProＣessor Interrupt））を全ＣＰＵ１０５に発行する（Ｓ１０７）。ＳＩＰＩは、マルチプロセッサ構成において、ＢＳＰがＡＰを起動するために使われる割り込みである。ＳＩＰＩ発行後、ＢＳＰであるＣＰＵ１０５は、ＯＳ１２の制御に基づく処理を実行する（Ｓ１０８）。

一方、ＡＰとなったＣＰＵ１０５は、ＢＳＰによるＳＩＰＩの発行を待機している（Ｓ１１１）。ＳＩＰＩの発行に応じ、当該ＣＰＵ１０５は、ＯＳ１２の制御に基づく処理を実行する（Ｓ１１２）。

続いて、情報処理装置１０のＯＳ１２に障害（パニック）が発生した際において、メモリダンプの採取指示が入力された場合に実行されるメモリダンプの採取処理の処理手順について説明する。

図４は、メモリダンプの採取処理の処理手順を説明するための図である。

ＯＳ１２に障害が発生している状態において、ＳＭＩ発行部１１は、外部装置２０よりメモリダンプの採取指示を受信すると、全てのＣＰＵ１０５に対してＳＭＩを発行する（Ｓ２０１）。また、ＳＭＩ発行部１１は、ＳＭＩの発行に伴い、ＳＭＩの発行要因が、メモリダンプの採取指示であることを示す情報をダンプ制御情報記憶部１４に記録する。

図５は、ダンプ制御情報記憶部の構成例を示す図である。同図に示されるように、ダンプ制御情報記憶部１４は、割り込み種別格納領域、レジスタ情報格納領域、及びメモリ管理テーブル等を含む。

割り込み種別格納領域は、ＳＭＩの発行要因がメモリダンプの採取指示であることを示す情報が記録される領域である。例えば、割り込み種別格納領域は、１ビットの領域でもよい。この場合、例えば、当該領域に「１」が記録された場合にＳＭＩの発行要因がメモリダンプの採取指示であることを示すこととすればよい。レジスタ情報格納領域は、後段のステップにおいて、各ＣＰＵ１０５のレジスタ情報（コンテキスト情報）が退避される領域である。メモリ管理テーブルは、情報処理装置１０の起動時において、ＲＡＭ１０３のレイアウト情報が記録される領域である。レイアウト情報は、ＲＡＭ１０３の記憶領域（メモリ空間）において、ＯＳ１２が使用可能な領域、ＯＳ１２による使用が禁止されている領域等を示す情報である。

なお、ＳＭＩの発行を受けた各ＣＰＵ１０５は、システムマネジメントモード（ＳＭＭ）と呼ばれる動作モードに移行し、ＳＭＭ移行時に既定の処理を実行する。例えば、各ＣＰＵ１０５は、当該ＣＰＵ１０５のレジスタ情報をメモリ空間上の所定の位置（ＳＭＲＡＭ）に保存する。レジスタ情報は、ＣＰＵ１０５の内部の記憶部に格納されている情報であり、ＣＰＵ１０５が実行中の処理の状態を示す情報である。

続いて、各ＣＰＵ１０５は、ＳＭＭ用の割り込みベクタによって示されるアドレスに配置されているプログラムに従った割り込み処理を実行する。本実施の形態において、当該プログラムは、リセット処理開始部１３３である。

各ＣＰＵ１０５に係るリセット処理開始部１３３は、各ＣＰＵ１０５によってＳＭＲＡＭに自動的に保存されたレジスタ情報をダンプ制御情報記憶部１４のレジスタ情報格納領域に退避（移動又はコピー）する（Ｓ２０２）。ここで、ＣＰＵ１０５によって保存されているレジスタ情報が改めて退避されるのは、ＣＰＵ１０５によるレジスタ情報の保存先は固定的であり、再度ＳＭＩが発行された場合に、当該保存先に記録された情報が上書きされてしまう危険性が有るからである。なお、レジスタ情報格納領域に退避されたレジスタ情報は、後段の処理においてメモリダンプの一部とされる。その結果、安全に退避されたレジスタ情報を含むメモリダンプを採取することができる。

続いて、各ＣＰＵ１０５に係るリセット処理開始部１３３は、当該ＣＰＵ１０５がＢＳＰであるかＡＰであるかを決定する（Ｓ２０３）。決定方法は、所定のものに限定されない。例えば、ＳＭＩを最初に受信したＣＰＵ１０５をＢＳＰとしてもよいし、各ＣＰＵ１０５に付与されている番号が最も若いＣＰＵ１０５をＢＳＰとしてもよい。ＳＭＩを最初に受信したＣＰＵ１０５をＢＳＰとする場合、例えば、各ＣＰＵ１０５に係るリセット処理開始部１３３は、初期状態に「０」が記録されている所定のメモリ領域に対して「１」の記録を試みるようにすればよい。当該メモリ領域に既に「１」が記録されていれば、当該ＣＰＵ１０５はＡＰとなり、「０」が記録されていれば、当該ＣＰＵ１０５はＢＳＰとなる。

ＡＰとしてのＣＰＵ１０５に係るリセット処理開始部１３３は、無限ループを実行し、待機する（Ｓ２０４）。一方、ＢＳＰとしてのＣＰＵ１０５に係るリセット処理開始部１３３は、全てのＣＰＵ１０５に対して、ＳＩＰＩを発行する（Ｓ２０５）。ＳＩＰＩの発行によって、各種の制限が課せられるＳＭＭから抜けるためである。ＳＩＰＩにはパラメタとして割り込みベクタのアドレスが指定可能とされている。ＢＳＰに係るリセット処理開始部１３３は、ＡＰに対するＳＩＰＩには無限ループ用の割り込みベクタを指定する。したがって、ＡＰであるＣＰＵ１０５は、ＳＩＰＩの受信後も無限ループを継続する（Ｓ２０５）。ＡＰに無限ループを実行させるのは、ＢＳＰであるＣＰＵ１０５によるメモリダンプの採取処理に対して不都合となるような余計な処理を実行させないためである。

一方、ＢＳＰに係るリセット処理開始部１３３は、ＢＳＰ（自分自身）に対するＳＩＰＩには、リセットベクタのアドレスを指定する。したがって、ＢＳＰに係るＣＰＵ１０５は、リセットベクタによって示されるアドレスに配置されているリセット処理部１３２に従った処理を実行する（Ｓ２０６）。なお、ＳＩＰＩの受信により、ＳＭＭから脱出しているため、以降の処理においては、ＳＭＭにおける各種の制約から解放される。

続いて、ＢＳＰに係るリセット処理部１３２は、通常のリセット時におけるＢＩＯＳの初期化手順を実行する（Ｓ２０７）。すなわち、ステップＳ１０５と同様の処理が実行される。したがって、通常のリセット時と同様にデバイス等が初期化される。続いて、リセット処理部１３２は、メモリダンプをダンプ記憶部１５に記録する（Ｓ２０８）。より詳しくは、リセット処理部１３２は、ダンプ制御情報記憶部１４の割り込み種別記録領域を参照し、メモリダンプの採取指示が入力されていることを判断する。当該判断に応じ、リセット処理部１３２は、ダンプ制御情報記憶部１４におけるメモリ管理テーブルを参照して、ＯＳ１２が使用している領域を判定し、当該領域の内容をメモリダンプとして記録する。また、リセット処理部１３２は、ダンプ制御情報記憶部１４のレジスタ情報格納部に退避されている、各ＣＰＵ１０５のレジスタ情報も、メモリダンプに含めて記録する。

なお、図３では説明を省略したが、ステップＳ１０６において、リセット処理部１３２は、ダンプ制御情報記憶部１４の割り込み種別記録領域を参照し、メモリダンプの採取指示が入力されていないことを確認して、ＯＳ１２の起動（すなわち、通常のリセット処理）を実行する。

なお、上記では、ＳＭＩ発行部１１に対するメモリダンプの採取処理の開始指示は、外部装置２０より送信される例について説明したが、例えば、情報処理装置１０に対して備えられたボタン（ダンプ指示ボタン）等を介してメモリダンプの採取処理の開始指示が入力されてもよい。この場合、ダンプコントローラ１０７は、ダンプ指示ボタンに対応したコントローラとして実装されればよい。また、外部装置２０及びダンプ指示ボタンの双方からメモリダンプの採取処理の開始指示の入力を可能としてもよい。この場合、情報処理装置１０は、それぞれに対応するダンプコントローラ１０７を有していればよい。また、当該開始指示を受け付けるコントローラと、ＳＭＩを発行するコントローラとは別個であってもよい。この場合、前者のコントローラは、後者のコントローラに対して当該開始指示の入力を通知する。後者のコントローラは、当該通知に応じてＳＭＩを発行する。

また、上記では、情報処理装置１０が複数のＣＰＵ１０５を有する（すなわち、マルチプロセッサ構成を有する）例について説明したが、情報処理装置１０が有するＣＰＵ１０５は一つであってもよい。この場合、当該一つのＣＰＵ１０５は、上記におけるＢＳＰとしての処理を実行すればよい。

上述したように、本実施の形態によれば、障害が発生しているＯＳ１２以外の実体であるファームウェア１３によってメモリダンプの採取処理が実行される。したがって、ＯＳ１２の状態に拘わらず、当該採取処理の成功の可能性を高めることができる。すなわち、メモリダンプの採取処理の確実性を向上させることができる。

また、ＳＭＩを発行し、ＳＭＭとなっている状態においてＳＩＰＩを発行してＢＳＰとしてのＣＰＵ１０５にリセットベクタを実行させることにより、メモリをクリアしない点を除いて通常のブートと同じように動作するウォームブートをエミュレートすることができる。すなわち、ウォームブート機能を有さないｘ８６又はＩｎｔｅｌ６４アーキテクチャに基づくＣＰＵにおいて、ウォームブートと同様の動作を実現することができる。その結果、メモリは初期化されない状態で（すなわち、図３のステップＳ１０２が実行されない状態で）、各種のデバイスを確実に初期化でき、安全にメモリダンプを採取することができる。

また、ＳＭＩ及びＳＩＰＩは、ＯＳ１２の種別に依存しない割り込みである。したがって、斯かる割り込みに基づいてメモリダンプの記録を実現することにより、メモリダンプの採取に関してＯＳ１２の種別に対する依存度を低減させることができる。すなわち、メモリダンプの採取に関する汎用性を向上させることができる。

以上、本発明の実施例について詳述したが、本発明は斯かる特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

以上の説明に関し、更に以下の項を開示する。
（付記１）
メモリダンプの採取指示の入力に応じ、第一の割り込みを発行する割り込み発行手段と、
前記第一の割り込みに応じ、リセットベクタによって示されるアドレスに配置されているプログラムを実行させるための第二の割り込みを発行するリセット処理開始手段と、
前記第二の割り込みに応じ、前記プログラムの実行過程においてメモリダンプを記憶手段に記録するメモリダンプ記録手段とを有する情報処理装置。
（付記２）
複数のＣＰＵを有し、
前記割り込み発行手段は、前記各ＣＰＵに前記第一の割り込みを発行し、
前記リセット処理開始手段は、前記第二の割り込みの発行を一つの前記ＣＰＵに実行させ、
前記メモリダンプ記録手段は、該一つのＣＰＵに前記メモリダンプの記録を実行させる付記１記載の情報処理装置。
（付記３）
前記リセット開始手段は、前記第二の割り込みの発行前にレジスタ情報を所定の記憶領域に退避し、
前記メモリダンプ記録手段は、前記所定の記憶領域に退避された前記レジスタ情報を含む前記メモリダンプを記録する付記１又は２記載の情報処理装置。
（付記４）
コンピュータが、
メモリダンプの採取指示の入力に応じ、第一の割り込みを発行する割り込み発行手順と、
前記第一の割り込みに応じ、リセットベクタによって示されるアドレスに配置されているプログラムを実行させるための第二の割り込みを発行するリセット処理開始手順と、
前記第二の割り込みに応じ、前記プログラムの実行過程においてメモリダンプを記憶手段に記録するメモリダンプ記録手順とを実行するメモリダンプ採取方法。
（付記５）
前記コンピュータは複数のＣＰＵを有し、
前記割り込み発行手順は、前記各ＣＰＵに前記第一の割り込みを発行し、
前記リセット処理開始手順は、前記第二の割り込みの発行を一つの前記ＣＰＵに実行させ、
前記メモリダンプ記録手順は、該一つのＣＰＵに前記メモリダンプの記録を実行させる付記１記載のメモリダンプ採取方法。
（付記６）
前記リセット開始手順は、前記第二の割り込みの発行前にレジスタ情報を所定の記憶領域に退避し、
前記メモリダンプ記録手順は、前記所定の記憶領域に退避された前記レジスタ情報を含む前記メモリダンプを記録する付記４又は５記載のメモリダンプ採取方法。

１０ 情報処理装置
１１ ＳＭＩ発行部
１２ ＯＳ
１３ ファームウェア
１４ ダンプ制御情報記憶部
１５ ダンプ記憶部
２０ 外部装置
１００ ドライブ装置
１０１ 記録媒体
１０２ 補助記憶装置
１０３ ＲＡＭ
１０４ フラッシュメモリ
１０５ ＣＰＵ
１０６ インタフェース装置
１０７ ダンプコントローラ
１３１ ＳＭＩハンドラ
１３２ リセット処理部
１３３ リセット処理開始部
Ｂ バス

Claims (4)

1. メモリダンプの採取指示の入力に応じ、第一の割り込みを発行する割り込み発行手段と、
   前記第一の割り込みに応じ、リセットベクタによって示されるアドレスに配置されているプログラムを実行させるための第二の割り込みを発行するリセット処理開始手段と、
   前記第二の割り込みに応じ、前記プログラムの実行過程においてメモリダンプを記憶手段に記録するメモリダンプ記録手段とを有する情報処理装置。
2. 複数のＣＰＵを有し、
   前記割り込み発行手段は、前記各ＣＰＵに前記第一の割り込みを発行し、
   前記リセット処理開始手段は、前記第二の割り込みの発行を一つの前記ＣＰＵに実行させ、
   前記メモリダンプ記録手段は、該一つのＣＰＵに前記メモリダンプの記録を実行させる請求項１記載の情報処理装置。
3. 前記リセット開始手段は、前記第二の割り込みの発行前にレジスタ情報を所定の記憶領域に退避し、
   前記メモリダンプ記録手段は、前記所定の記憶領域に退避された前記レジスタ情報を含む前記メモリダンプを記録する請求項１又は２記載の情報処理装置。
4. コンピュータが、
   メモリダンプの採取指示の入力に応じ、第一の割り込みを発行する割り込み発行手順と、
   前記第一の割り込みに応じ、リセットベクタによって示されるアドレスに配置されているプログラムを実行させるための第二の割り込みを発行するリセット処理開始手順と、
   前記第二の割り込みに応じ、前記プログラムの実行過程においてメモリダンプを記憶手段に記録するメモリダンプ記録手順とを実行するメモリダンプ採取方法。

Images