JP2011232910A - Memory diagnosis system - Google Patents

Memory diagnosis system Download PDF

Info

Publication number
JP2011232910A
JP2011232910A JP2010101769A JP2010101769A JP2011232910A JP 2011232910 A JP2011232910 A JP 2011232910A JP 2010101769 A JP2010101769 A JP 2010101769A JP 2010101769 A JP2010101769 A JP 2010101769A JP 2011232910 A JP2011232910 A JP 2011232910A
Authority
JP
Japan
Prior art keywords
memory
bit
data
correction
ecc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010101769A
Other languages
Japanese (ja)
Inventor
Keiji Maekawa
景示 前川
Kenji Imamoto
健二 今本
Naoki Shibata
直樹 柴田
Tsuyoshi Takehara
剛 竹原
Hideo Sakuyama
秀夫 作山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2010101769A priority Critical patent/JP2011232910A/en
Publication of JP2011232910A publication Critical patent/JP2011232910A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

PROBLEM TO BE SOLVED: To consider a memory diagnosis system which does not affect the operation of other processes to solve the problem that it is necessary to exclusively control memory diagnosis processing, other processes and memory access, and to temporarily stop the memory access from other processes in order to surely execute memory diagnosis, but if other processes are stopped even temporarily, the original processing of a control device is delayed.SOLUTION: In a memory with an ECC function, bits are intentionally changed in the range of the error correcting capability of the ECC function. For example, in case of an ECC 103 in which the error of one bit is correctable, one bit 102 of data 101 is inverted, and after inversion, the data 101 are read, and it is detected that any bit fixation failure has not occurred by confirming that correction has been executed by the ECC 103. On the other hand, when correction by the ECC 103 is not executed, it is detected that the bit 102 has not been inverted, that is, that the fixation failure of the bit 102 has occurred.

Description

本発明は、ECC(Error Check and Correct)機能付きメモリを有する制御装置に係わり、特にメモリ異常が発生した際に、異常を検知することができる制御装置に関するものである。   The present invention relates to a control device having a memory with an ECC (Error Check and Correct) function, and more particularly to a control device capable of detecting an abnormality when a memory abnormality occurs.

制御装置に搭載されるメモリについては、ビット化け、ビット固定故障等の異常が発生し得る。そうしたメモリ異常が発生した場合、制御を誤る可能性がある。   For the memory mounted on the control device, abnormalities such as bit corruption and bit fixed failure may occur. When such a memory abnormality occurs, there is a possibility of incorrect control.

一般にビット化けに対してはECCを付けることで対策されている。ECCの実装方法には様々な形態があるが、1ビット誤りは正しく訂正し、2ビット誤りは訂正できないが検知することはできるといった機能を持つのが一般的である。   Generally, countermeasures against bit corruption are taken by attaching ECC. There are various types of ECC mounting methods, but it is common to have a function that corrects 1-bit errors correctly and cannot detect 2-bit errors but can detect them.

一方、ビット固定故障については、固定故障しているビットの値が変化しないと検知できないため、故障が長期に渡り検知できず、故障が潜在化し、複数のビットが固定故障を起こすという可能性を否定できない。その場合、ECCのみでは十分な対策とは言えない。そこで、メモリ診断のために、実際にメモリにデータを書き込んで、データを変化させ、正しく書き込めたか診断するという処理を行い、メモリのビット固定故障検知を行うという対策が取られている。   On the other hand, a fixed bit failure cannot be detected unless the value of the fixed bit changes, so the failure cannot be detected for a long period of time. I can't deny it. In that case, ECC alone is not a sufficient measure. Therefore, for memory diagnosis, a measure is taken to actually write data into the memory, change the data, perform a process of diagnosing whether the data has been written correctly, and detect a bit fixed failure in the memory.

その際、一時的にメモリ診断用のデータがメモリに書き込まれるため、他プロセスからのメモリアクセスがあり、診断用に書き込んだデータを読んでしまうと、誤制御となる可能性がある。そのため、メモリ診断と、他プロセスのメモリアクセスは排他制御する必要がある。そこで、例えば、他プロセスのメモリアクセス周期を監視し、その周期の隙間にメモリ診断を実施する等の方法がとられている。   At this time, since memory diagnosis data is temporarily written in the memory, there is a possibility of erroneous control if there is a memory access from another process and the data written for diagnosis is read. Therefore, it is necessary to exclusively control memory diagnosis and memory access of other processes. Therefore, for example, a method is adopted in which the memory access cycle of another process is monitored and a memory diagnosis is performed in the interval of the cycle.

特開2009−48224号公報JP 2009-48224 A

上記のように、メモリ診断を実施するためには、メモリ診断処理と他プロセスとの排他制御が必要である。そのため、他プロセスのメモリアクセスを監視し、アクセスがない領域に対して診断を実施する、あるいは、タイミング制御を行うという方式がとられている。   As described above, in order to execute the memory diagnosis, exclusive control between the memory diagnosis process and another process is necessary. Therefore, a method is adopted in which memory access of other processes is monitored, diagnosis is performed on an area where no access is made, or timing control is performed.

しかし、これらの方式では、他プロセスのアクセスの頻度が高い領域に対してメモリ診断を実施できない可能性がある。したがって、確実にメモリ診断を全メモリ領域に実施するためには一時的に他のプロセスのメモリアクセスを止める必要がある。   However, in these methods, there is a possibility that memory diagnosis cannot be performed on an area where the access frequency of other processes is high. Therefore, it is necessary to temporarily stop the memory access of other processes in order to reliably execute the memory diagnosis on the entire memory area.

しかし、他プロセスには当該制御装置の本来の処理であるメインプロセスが含まれているため、そのプロセスを一時的とは言え止めると、制御装置本来の処理に遅延が発生する可能性がある。   However, since the other processes include a main process that is an original process of the control device, if the process is temporarily stopped, there is a possibility that a delay occurs in the original process of the control device.

そのため、他プロセスの動きに影響を与えないメモリ診断方式を検討する必要がある。   Therefore, it is necessary to consider a memory diagnostic method that does not affect the behavior of other processes.

本発明は、ECC機能付きメモリにおいて、ECC機能が付与した誤り訂正用データを変更せずに、ECC機能の誤り訂正能力の範囲で故意にビットを変化させることで問題の解決を図る。   The present invention solves the problem by intentionally changing bits within the error correction capability of the ECC function without changing the error correction data provided by the ECC function in the memory with the ECC function.

具体的には、例えば、1ビットの誤りが訂正可能なECC機能の場合、ECC機能が付与した誤り訂正用データはそのままで、メモリ上のデータの1ビットを反転させる。反転した後、当該データを読み出すと、1ビット誤り状態となっているため、ECC機能でデータが訂正され、元のビット反転する前のデータに訂正されて読み出される。このとき、ECC機能で訂正が実施されたことを確認することで、ビットが正しく反転した、つまり、ビット固定故障が発生していないことがわかる。逆にECCによる訂正が実施されなかった場合、ビットが反転できなかった、つまりビットの固定故障が発生していることがわかる。   Specifically, for example, in the case of an ECC function capable of correcting a 1-bit error, the error correction data provided by the ECC function is left as it is, and 1 bit of data on the memory is inverted. When the data is read after inversion, since it is in a 1-bit error state, the data is corrected by the ECC function, corrected to the data before the original bit inversion, and read. At this time, by confirming that the correction has been performed by the ECC function, it can be understood that the bit is correctly inverted, that is, no bit fixing failure has occurred. Conversely, when the correction by ECC is not performed, it can be seen that the bit cannot be inverted, that is, a fixed failure of the bit has occurred.

また、他プロセスがメモリ診断処理中に当該データを読み出した場合にも上記の通り、ECC機能により訂正されて、他プロセスは正しいデータを読み出すため、他プロセスは正常に動作する。   Also, when the other process reads the data during the memory diagnosis process, as described above, it is corrected by the ECC function, and the other process reads the correct data, so the other process operates normally.

このようなメモリ診断方式を用いることにより、他プロセスのメモリアクセスに影響を与えることなくメモリ診断を行うことが可能となる。   By using such a memory diagnosis method, it is possible to perform memory diagnosis without affecting the memory access of other processes.

本発明によれば、他プロセスの動作に影響を与えずに、メモリ診断を行うことが可能となる。   According to the present invention, it is possible to perform memory diagnosis without affecting the operation of other processes.

図1は本発明の実施例1のメモリ診断処理の概要を示す概念図である。FIG. 1 is a conceptual diagram showing an outline of a memory diagnosis process according to the first embodiment of the present invention. 図2は本発明の実施例1のメモリ診断方式の構成を示す構成図である。FIG. 2 is a configuration diagram showing the configuration of the memory diagnosis method according to the first embodiment of the present invention. 図3は本発明の実施例1におけるメモリ診断処理のフロー図である。FIG. 3 is a flowchart of the memory diagnosis process in Embodiment 1 of the present invention. 図4は本発明の実施例2のメモリ診断方式の構成を示す構成図である。FIG. 4 is a configuration diagram showing the configuration of the memory diagnosis method according to the second embodiment of the present invention.

本発明は、ECC機能付きのメモリに対して、特別な装置等追加することなく、他プロセスの動作の影響を受けずにメモリ診断を行うという目的を、単純なシステム構成で実現した。以下、本発明の実施の形態について、図面に基づいて説明する。   The present invention realizes the purpose of performing memory diagnosis on a memory with an ECC function without adding a special device or the like and without being affected by the operation of other processes, with a simple system configuration. Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図1に本発明の実施例1におけるメモリ診断方式の概念を示す。データ101に対してECC103が付与されている構成である。具体的な前記データ101の長さ、および前記ECC103の内容は前記ECC103にビット誤り訂正能力と複数ビット誤りの検知能力さえあればよく、その具体的内容については本発明の対象外と考える。   FIG. 1 shows the concept of the memory diagnosis method in Embodiment 1 of the present invention. In this configuration, ECC 103 is assigned to data 101. The specific length of the data 101 and the content of the ECC 103 only have to be a bit error correction capability and a multi-bit error detection capability, and the specific content is considered out of the scope of the present invention.

本実施例では、1ビット誤りが訂正でき、2bit誤りを検知できるECCを用いた構成例とする。   In this embodiment, a configuration example using an ECC capable of correcting a 1-bit error and detecting a 2-bit error is used.

データ101に対してECC103が付与されている構成において、検査ビット102の固定故障の有無の診断の動作概要を図1に示す。図1の(a)がメモリに固定故障がない場合の動作の概要、図1の(b)がメモリに固定故障がある場合の動作の概要である。   FIG. 1 shows an outline of an operation for diagnosing the presence or absence of a fixed failure of the check bit 102 in the configuration in which the ECC 103 is assigned to the data 101. FIG. 1A is an outline of the operation when there is no fixed fault in the memory, and FIG. 1B is an outline of the operation when there is a fixed fault in the memory.

図1の(a)において、前記検査ビット102を反転する。このとき、ECC機能が付与した誤り訂正用データは変更しない。検査ビットは固定故障していないので、正しく反転される。つまり前記データ101としては1ビット誤りの状態となる。   In FIG. 1A, the check bit 102 is inverted. At this time, the error correction data provided by the ECC function is not changed. Since the check bit is not a fixed failure, it is reversed correctly. That is, the data 101 is in a 1-bit error state.

ビットを反転した後、当該前記データ101をリードする。すると、1ビット誤りであるため、ECC機能により訂正が実施され、ビット反転する前の正しいデータが読み出させる。このとき、ECC機能で訂正が実施されたことを検知して、ビットが正しく反転された、つまり、前記検査ビット102は固定故障していないことがわかる。   After the bit is inverted, the data 101 is read. Then, since it is a 1-bit error, correction is performed by the ECC function, and correct data before bit inversion is read out. At this time, it is detected that correction has been performed by the ECC function, and it can be seen that the bit is correctly inverted, that is, the check bit 102 is not in a fixed failure.

図1の(b)においては、図1の(a)の場合と同様に、前記検査ビット102を反転しようとしたとき、前記検査ビット102が固定故障しているため、ビットを反転することができない。   In FIG. 1 (b), as in the case of FIG. 1 (a), when the check bit 102 is to be inverted, the check bit 102 has a fixed fault, so the bit can be inverted. Can not.

その結果、前記データ101に変化はなく、ビット誤りもない状態であるため、当該前記データ101をリードしたときECC機能による訂正が実施されないデータがリードされる。リード時にECCによる訂正が実施されなかったことを検知して、前記検査ビット102が反転できなかった、つまり、前記検査ビット102が固定故障していることが検知できる。   As a result, since there is no change in the data 101 and there is no bit error, data that is not corrected by the ECC function is read when the data 101 is read. It is detected that the correction by the ECC is not performed at the time of reading, and it is possible to detect that the check bit 102 has not been reversed, that is, the check bit 102 has a fixed failure.

上記メモリ診断処理中に他プロセスがメモリリードした場合の影響についてであるが、前記検査ビット102が反転し、1ビット誤りとなっている場合に他プロセスがメモリリードしても、上記の通り、ECC機能によりビット訂正がなされるため、メモリリードした他プロセスは正しいデータをリードし、正しく制御を行うことができる。   As for the influence when another process performs a memory read during the memory diagnosis process, even if the other process performs a memory read when the check bit 102 is inverted and a 1-bit error occurs, as described above. Since the bit correction is performed by the ECC function, another process that has read the memory can read the correct data and perform control correctly.

上記メモリ診断処理中に上記検査ビット102以外の1ビットに一時的なビット化けが発生した場合、メモリリード時に2ビット誤りとなり、ECCは2ビット誤りを検知し、正しく訂正を実施できない。   If temporary bit corruption occurs in one bit other than the check bit 102 during the memory diagnosis process, a 2-bit error occurs during memory read, and the ECC cannot detect the 2-bit error and correct it correctly.

そのような場合、メモリ診断処理は上記検査ビット102を反転して元に戻し、再度メモリリードを実施し、ECC機能によりビット訂正を実施し、一時的なビット化けを解消した後に、再度メモリ診断処理を実施することで、一時的なビット化けの影響を受けずにメモリ診断を実施することができる。   In such a case, the memory diagnosis processing inverts the check bit 102 to restore the original state, performs memory read again, performs bit correction by the ECC function, eliminates temporary bit corruption, and then performs memory diagnosis again. By executing the processing, the memory diagnosis can be executed without being affected by temporary bit corruption.

また、上記メモリ診断処理中に上記検査ビット102以外の複数のビットに一時的なビット化けが発生した場合、ECC機能が誤訂正を行う可能性がある。そのような場合については、メモリ診断処理に入る前に当該データ101を予め読み出して記憶しておき、メモリ診断処理時にリードしたデータと比較することで、ECCの誤訂正を検知することが可能である。   Further, when temporary bit corruption occurs in a plurality of bits other than the check bit 102 during the memory diagnosis process, the ECC function may perform an erroneous correction. In such a case, it is possible to detect erroneous ECC correction by reading and storing the data 101 in advance before entering the memory diagnosis process and comparing it with the data read during the memory diagnosis process. is there.

具体的には、予め記憶しておいたデータと、メモリ診断処理時にリードしたデータを比較し、不一致であれば、ECC機能が誤訂正を実施したと判断することができ、複数ビットの誤りを検知することができる。   Specifically, the data stored in advance and the data read at the time of the memory diagnosis process are compared, and if they do not match, it can be determined that the ECC function has performed an error correction, and a multi-bit error can be determined. Can be detected.

ハードウェア構成についてであるが、図2に示すように、ECC機能202付きメモリ201とメモリ診断処理を行うことができるハードウェア(CPU203,診断プログラム205を格納したHDD204等の記憶装置)さえあれば、本発明は実現できる。メモリ診断処理を行うプロセッサと、制御装置本来の機能である制御処理を行うプロセッサは同一であっても、異なるプロセッサであっても、上記メモリ診断処理は実施することができる。   As for the hardware configuration, as shown in FIG. 2, as long as the memory 201 with the ECC function 202 and hardware capable of performing memory diagnosis processing (a storage device such as the CPU 203 and the HDD 204 storing the diagnostic program 205) are present. The present invention can be realized. Even if the processor that performs the memory diagnosis process and the processor that performs the control process that is the original function of the control device are the same or different, the memory diagnosis process can be performed.

本実施例のメモリ診断処理の流れを図3に示す。図3のステップS301〜ステップS314にてメモリ診断処理を実施する。   FIG. 3 shows the flow of the memory diagnosis process of this embodiment. Memory diagnosis processing is performed in steps S301 to S314 in FIG.

ステップS301において、メモリ診断の対象となる全領域のデータについて以下のステップS302〜ステップS314の処理を順に診断対象データを更新しながら実施する。   In step S301, the processing of the following steps S302 to S314 is performed on the data of all areas to be subjected to memory diagnosis while updating the diagnosis target data in order.

ステップS302において、メモリ診断の対象となったデータのビット数分、ステップS303〜ステップS314の処理を実施する。後述するステップS313で次の検査ビットを変更する場合を除き、検査ビットは順に変更して、全ビットが検査対象になるように更新する。   In step S302, the processing of step S303 to step S314 is performed for the number of bits of data subjected to memory diagnosis. Except when changing the next check bit in step S313, which will be described later, the check bits are changed in order and updated so that all the bits are to be checked.

ステップS303において、メモリ診断の対象となったデータを読み出して、その値を保持しておく。ステップS304へ進む。
ステップS304において、検査対象となっている当該検査ビットを反転する。
In step S303, the data subjected to the memory diagnosis is read and the value is held. Proceed to step S304.
In step S304, the inspection bit to be inspected is inverted.

次に、ステップS305へ進む。ステップS305において、検査対象となっている当該データを読み出す。
次に、ステップS306へ進む。ステップS306において、前記ステップS305の読み出し時にECC機能による訂正が実施されたか確認する。実施された場合はステップS307へ進む。実施されなかった場合はステップS310へ進む。
Next, the process proceeds to step S305. In step S305, the data to be inspected is read out.
Next, the process proceeds to step S306. In step S306, it is confirmed whether correction by the ECC function has been performed at the time of reading in step S305. If so, the process proceeds to step S307. When not implemented, it progresses to step S310.

ステップS307において、前記ステップS306でECC機能による訂正が確認された場合、前記ステップS304で反転した1ビットを正しく訂正したか、他のビット化けと重なり誤訂正をしたかのどちらかである。   In step S307, if the correction by the ECC function is confirmed in step S306, either one bit inverted in step S304 is corrected correctly, or another bit garbled and overlapped error correction is performed.

そこで、前記ステップS303で保持したデータと、前記ステップS305で読み出したデータを比較する。一致した場合は正しく訂正したと判断できるのでステップS308へ進む。不一致の場合は複数ビット化けと判断しステップS309へ進む。   Therefore, the data held in step S303 is compared with the data read in step S305. If they match, it can be determined that the correction has been made correctly, and the process advances to step S308. If they do not match, it is determined that there are multiple bits, and the process proceeds to step S309.

ステップS308において、意図した通り、前記ステップS304で反転したビットが正しく反転され、それを訂正したと判断できるので当該検査ビットは固定故障をしていない正常ビットであると判定し、当該検査ビットへの診断処理を終える。ステップS302により次の検査ビットの処理が実施される。   In step S308, as intended, the bit inverted in step S304 is correctly inverted and it can be determined that it has been corrected. Therefore, it is determined that the check bit is a normal bit not having a fixed failure, and Finish the diagnostic process. In step S302, the next check bit is processed.

ステップS309において、当該検査ビット以外の複数のビットでビット化けが発生していると判断される。この場合は当該データ領域に異常があると判定する。異常検知後の処理については、制御装置によって定めるべきであり、本発明の対象外と考える。   In step S309, it is determined that bit corruption has occurred in a plurality of bits other than the check bit. In this case, it is determined that there is an abnormality in the data area. The processing after abnormality detection should be determined by the control device and is considered out of the scope of the present invention.

ステップS310において、前記ステップS306にてECC機能による訂正が確認できなかった場合、前記ステップS304において当該検査ビットの反転に失敗し、データに変化がなく、ECC機能は何の処理もしなかったか、他のビット化けにより、誤りは検知したが、訂正不可となったかのどちらかである。誤りを検知した場合はステップS311へ進む。誤りを検知せず、ECC機能は何もしなかった場合はステップS314へ進む。   In step S310, if correction by the ECC function could not be confirmed in step S306, inversion of the check bit failed in step S304, the data did not change, and the ECC function did not perform any processing. An error was detected due to the bit corruption of, but it was either impossible to correct. If an error is detected, the process proceeds to step S311. If no error is detected and the ECC function does nothing, the process proceeds to step S314.

ステップS311において、当該検査ビット以外のビット化けを正しく訂正できれば、処理を継続することができる。そのため、当該検査ビットを反転し、元の状態に戻して、ステップS312へ進む。   In step S311, if bit corruption other than the check bit can be corrected correctly, the processing can be continued. Therefore, the check bit is inverted and returned to the original state, and the process proceeds to step S312.

ステップS312において、当該データを読み出し、ECC機能による訂正を実施する。ステップS313へ進む。このとき、再び、誤りを検知したが訂正できなかった場合は、当該データ領域に異常があると判定する。異常検知後の処理については、制御装置によって定めるべきであり、本発明の対象外と考える。   In step S312, the data is read and correction by the ECC function is performed. The process proceeds to step S313. At this time, if an error is detected again but cannot be corrected, it is determined that the data area is abnormal. The processing after abnormality detection should be determined by the control device and is considered out of the scope of the present invention.

ステップS313において、前記ステップS312で訂正した後のデータに対して、再び当該検査ビットの診断を実施するように次の検査ビットを再び当該ビットに設定して、ステップS302に戻る。   In step S313, the next check bit is set again to the data corrected in step S312 so that the check bit is diagnosed again, and the process returns to step S302.

ステップS314において、ECC機能が何も検知しなかったということは、前記ステップS304による当該検査ビットの反転ができなかった、つまり当該検査ビットが固定故障していると判定する。故障検知後の処理については、制御装置によって定めるべきであり、本発明の対象外と考える。   In step S314, if the ECC function has not detected anything, it is determined that the check bit has not been reversed in step S304, that is, the check bit has a fixed failure. The processing after failure detection should be determined by the control device and is considered out of the scope of the present invention.

上記のようにメモリ診断処理を実装することより、他プロセスのメモリアクセスの影響を受けずにメモリ診断を実施することが可能となる。   By implementing the memory diagnosis process as described above, it is possible to execute the memory diagnosis without being affected by the memory access of other processes.

本発明のメモリ診断方式を用いれば、他プロセスのメモリアクセスの状況によらずメモリ診断処理を実施できるため、メモリ診断処理プロセスと、他のプロセスは非同期で動作させることができ、メモリ診断処理を異なるプロセッサで実施することが可能である。したがって、メモリ診断専用のプロセッサを用意してもよい。   If the memory diagnosis method of the present invention is used, the memory diagnosis process can be executed regardless of the memory access status of other processes, so that the memory diagnosis process and the other processes can be operated asynchronously. It can be implemented on different processors. Therefore, a processor dedicated to memory diagnosis may be prepared.

図4に専用プロセッサ405を用いたメモリ診断方式404の本発明の実施例2を示す。図4において、専用プロセッサ405の動作は、図3に示すメモリ診断処理の流れと同様である。   FIG. 4 shows a second embodiment of the present invention of the memory diagnosis method 404 using the dedicated processor 405. In FIG. 4, the operation of the dedicated processor 405 is the same as the flow of the memory diagnosis process shown in FIG.

専用プロセッサ405は、ステップ(1)において、メモリ診断の対象となる全領域のデータ範囲を設定し、ステップ(2)において、メモリ診断の対象となったデータのビット数分のデータを読み出し保持し、ステップ(3)において、検査対象となっている当該検査ビットのうち、1ビットを反転したデータをECC機能が付与した誤り訂正用データを変更することなくメモリ401に書き込む。   In step (1), the dedicated processor 405 sets the data range of all areas to be subjected to memory diagnosis, and in step (2), reads and holds data corresponding to the number of bits of the data to be subjected to memory diagnosis. In step (3), data obtained by inverting one bit of the inspection bit to be inspected is written in the memory 401 without changing the error correction data provided by the ECC function.

ステップ(4)において1ビットを反転したデータをメモリ401からリードすると、ECC機能402が動作してECC機能による訂正が実施されると、訂正割込信号を発生し、専用プロセッサ405は、ステップ(5)で、訂正割込信号を検出して、ECC機能402による訂正が実施されたことを確認する。   When data in which 1 bit is inverted is read from the memory 401 in step (4), when the ECC function 402 operates and correction by the ECC function is performed, a correction interrupt signal is generated, and the dedicated processor 405 In 5), the correction interrupt signal is detected, and it is confirmed that the correction by the ECC function 402 has been performed.

この場合、ECC機能402による訂正が実施されたメモリ401の当該データを読み出して、訂正前に読み出した保持したデータと比較して一致すれば、メモリは正常であると判断される。   In this case, if the data in the memory 401 that has been corrected by the ECC function 402 is read and compared with the held data read before the correction, the memory is determined to be normal.

次に、ECC機能402による訂正が実施されずに、ビット誤りが検出された場合には、ECC機能402は誤り検知の割込信号を発生するので、専用プロセッサ405は、ステップ(6)で、この誤り検知の割込信号を検出して、ECC機能402が訂正を実施せず、ビット誤りが発生したことを確認する。   Next, when a bit error is detected without being corrected by the ECC function 402, the ECC function 402 generates an error detection interrupt signal. This error detection interrupt signal is detected, and the ECC function 402 does not perform correction and confirms that a bit error has occurred.

この場合には、メモリ診断のために反転したビットを元に戻し、ECC機能による訂正を試み、訂正が実施された場合は、再びビットを反転してメモリ診断を実施し、訂正が実施できなかった場合は、異常と判定する。   In this case, the inverted bit for memory diagnosis is restored, and correction by the ECC function is attempted. If correction is performed, the bit is inverted again to perform memory diagnosis, and correction cannot be performed. If it is, it is determined as abnormal.

上記のようにメモリ診断処理を実装することより、他プロセスのメモリアクセスの影響を受けずにメモリ診断を実施することが可能となる。   By implementing the memory diagnosis process as described above, it is possible to execute the memory diagnosis without being affected by the memory access of other processes.

101 データ
102 検査ビット
103 ECC
200 メモリ診断方式
201 メモリ
202 ECC機能
203 CPU
204 HDD
205 診断プログラム
400 メモリ診断方式
401 メモリ
402 ECC機能
403 CPU
404 HDD
405 専用プロセッサ
101 Data 102 Inspection bit 103 ECC
200 Memory Diagnosis Method 201 Memory 202 ECC Function 203 CPU
204 HDD
205 Diagnostic Program 400 Memory Diagnosis Method 401 Memory 402 ECC Function 403 CPU
404 HDD
405 Dedicated processor

Claims (6)

演算処理を行うプロセッサと、メモリと、メモリの誤りの訂正・検知を行うECC機能とを備えた制御装置において、
前記プロセッサが、前記ECC機能が付与した誤り訂正用データを変更することなく、前記ECC機能の誤り訂正能力の範囲内で、前記メモリのデータのビットを反転し、前記ECC機能により正しく前記データが訂正されるかどうかを判定することで、前記メモリの異常の有無を判定する手段を備えていることを特徴とするメモリ診断方式。
In a control device including a processor that performs arithmetic processing, a memory, and an ECC function that corrects and detects errors in the memory,
The processor inverts the bits of the data in the memory within the range of the error correction capability of the ECC function without changing the error correction data provided by the ECC function, and the ECC function corrects the data correctly. A memory diagnostic system comprising means for determining whether or not there is an abnormality in the memory by determining whether or not the correction is made.
請求項1に記載のメモリ診断方式において、前記メモリの異常の有無を判定する手段は前記ECC機能により正しく前記データが訂正された場合に、異常無しと判定することを特徴とするメモリ診断方式。   2. The memory diagnosis system according to claim 1, wherein the means for determining whether or not there is an abnormality in the memory determines that there is no abnormality when the data is correctly corrected by the ECC function. 請求項1に記載のメモリ診断方式において、前記メモリの異常の有無を判定する手段は前記ECC機能による訂正処理が実行されず、ビット誤りを検知しなかった場合に、異常有りと判定することを特徴とするメモリ診断方式。   2. The memory diagnosis system according to claim 1, wherein the means for determining whether or not there is an abnormality in the memory determines that there is an abnormality when the correction process by the ECC function is not executed and no bit error is detected. A memory diagnostic method that is characterized. 請求項1に記載のメモリ診断方式において、前記メモリの異常の有無を判定する手段はメモリ診断実施前のデータを保持しておき、前記ECC機能による訂正処理が実行された後、訂正結果と保持しておいた前記データとが一致しない場合に、異常有りと判定することを特徴とするメモリ診断方式。   2. The memory diagnosis method according to claim 1, wherein the means for determining whether or not there is an abnormality in the memory holds data before the memory diagnosis is performed, and after the correction processing by the ECC function is executed, the correction result and the data are held. A memory diagnostic system characterized by determining that there is an abnormality when the data does not match. 請求項1に記載のメモリ診断方式において、前記ECC機能による訂正処理において、ECC機能による訂正が実施されず、ビット誤りを検知した場合に、メモリ診断のために反転したビットを元に戻し、ECC機能による訂正を試み、訂正が実施された場合は、再びビットを反転してメモリ診断を実施し、訂正が実施できなかった場合は、異常と判定することを特徴とするメモリ診断方式。   2. The memory diagnosis method according to claim 1, wherein in the correction processing by the ECC function, correction by the ECC function is not performed, and when a bit error is detected, the inverted bit for memory diagnosis is restored, and ECC is corrected. A memory diagnostic system characterized by trying to correct by function, and if the correction is performed, the bit is inverted again to perform the memory diagnosis, and if the correction cannot be performed, it is determined as abnormal. 請求項1ないし請求項5のいずれかの請求項に記載のメモリ診断方式において、メモリ診断用の専用プロセッサを用いてメモリ診断処理を実施することを特徴とするメモリ診断方式。   6. The memory diagnosis method according to claim 1, wherein the memory diagnosis processing is performed using a dedicated processor for memory diagnosis.
JP2010101769A 2010-04-27 2010-04-27 Memory diagnosis system Pending JP2011232910A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010101769A JP2011232910A (en) 2010-04-27 2010-04-27 Memory diagnosis system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010101769A JP2011232910A (en) 2010-04-27 2010-04-27 Memory diagnosis system

Publications (1)

Publication Number Publication Date
JP2011232910A true JP2011232910A (en) 2011-11-17

Family

ID=45322173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010101769A Pending JP2011232910A (en) 2010-04-27 2010-04-27 Memory diagnosis system

Country Status (1)

Country Link
JP (1) JP2011232910A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9495235B2 (en) 2013-11-18 2016-11-15 Hitachi, Ltd. Identifying a physical device in which a fault has occurred in a storage system
US10055272B2 (en) 2013-10-24 2018-08-21 Hitachi, Ltd. Storage system and method for controlling same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10055272B2 (en) 2013-10-24 2018-08-21 Hitachi, Ltd. Storage system and method for controlling same
US9495235B2 (en) 2013-11-18 2016-11-15 Hitachi, Ltd. Identifying a physical device in which a fault has occurred in a storage system

Similar Documents

Publication Publication Date Title
US7971112B2 (en) Memory diagnosis method
EP1224548B1 (en) System and method improving fault isolation and diagnosis in computers
US11663095B2 (en) Error detection circuit
KR101978984B1 (en) Apparatus and method for detecting fault of processor
JP5608409B2 (en) Self-diagnosis system and test circuit determination method
JP5176405B2 (en) Computer error detection and recovery method
KR102131230B1 (en) Method for self diagnosis of ram error detection logic in powertrain ecu system and apparatus thereof
JP2009129301A (en) Self-diagnostic circuit and self-diagnostic method
US8266454B2 (en) Secure flash memory using error correcting code circuitry
JP2011232910A (en) Memory diagnosis system
JP2008176828A (en) Test circuit and test method of error detection correcting circuit
JP6332134B2 (en) Memory diagnostic circuit
US20220374307A1 (en) Error rates for memory with built in error correction and detection
JPH08263453A (en) Data fault processor
EP2352092B1 (en) Processor, information processing apparatus, and method of controlling processor
CN111352754A (en) Data storage error detection and correction method and data storage device
JP4357373B2 (en) High reliability control device
US11831337B2 (en) Semiconductor device and error detection methods
US20170337110A1 (en) Data processing device
WO2016042751A1 (en) Memory diagnosis circuit
JP2009238168A (en) Microprocessor
JP2010204828A (en) Data protection circuit and method, and data processing device
JP5381151B2 (en) Information processing apparatus, bus control circuit, bus control method, and bus control program
JPH04287237A (en) Information processor
JPS6155744A (en) Recovery processing of errors