JP2011228588A - Light receiving circuit - Google Patents

Light receiving circuit Download PDF

Info

Publication number
JP2011228588A
JP2011228588A JP2010099062A JP2010099062A JP2011228588A JP 2011228588 A JP2011228588 A JP 2011228588A JP 2010099062 A JP2010099062 A JP 2010099062A JP 2010099062 A JP2010099062 A JP 2010099062A JP 2011228588 A JP2011228588 A JP 2011228588A
Authority
JP
Japan
Prior art keywords
light receiving
circuit
damping
individual damping
damping circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010099062A
Other languages
Japanese (ja)
Inventor
涼 ▲桑▼原
Ryo Kuwahara
Koichi Koyama
浩一 児山
Takashi Asaba
貴士 朝羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2010099062A priority Critical patent/JP2011228588A/en
Publication of JP2011228588A publication Critical patent/JP2011228588A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Light Receiving Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a light receiving circuit for suppressing peaking while deterioration of passband width of a damping circuit is suppressed.SOLUTION: The light receiving circuit includes: a first individual damping circuit which is connected between a light receiving element and reference potential and has a series circuit consisting of an inductor element, a resistance element and a capacitor element; a second individual damping circuit which is connected in parallel to the first individual damping circuit between the light receiving element and the reference potential, has a series circuit consisting of an inductor element, a resistance element and a capacitor element, and has a passband different from the first individual damping circuit; and a node which is arranged between the capacitor element and the light receiving element at least in the first or second individual damping circuit and supplies power which reverse biases the light receiving element.

Description

本発明は、受光素子を備える受光回路に関するものである。   The present invention relates to a light receiving circuit including a light receiving element.

光受信装置は、受光素子を用いて光を電気信号に変換する装置である。受光素子として、例えばPIN型フォトダイオード等を用いることができる。受光素子と増幅器等の他の機器とは、ボンディングワイヤによって接続されることがある。この場合、ボンディングワイヤは、インダクタンス成分を有することから、受信性能に影響をおよぼすことがある。そこで、特許文献1は、ダンピング抵抗を設けてピーキングを抑制する技術を開示している。   An optical receiver is a device that converts light into an electrical signal using a light receiving element. For example, a PIN photodiode can be used as the light receiving element. The light receiving element and another device such as an amplifier may be connected by a bonding wire. In this case, since the bonding wire has an inductance component, it may affect the reception performance. Therefore, Patent Document 1 discloses a technique for suppressing peaking by providing a damping resistor.

特開2004−119885号公報Japanese Patent Laid-Open No. 2004-119885

特許文献1の技術を用いた場合、ピーキング量が多い場合には、ダンピング抵抗値を大きくしなければならない。しかしながら、ダンピング抵抗値を大きくすると、ダンピング抵抗による周波数特性制限の効果により、ダンピング回路の通過帯域幅が劣化してしまう。   When the technique of Patent Document 1 is used, the damping resistance value must be increased when the peaking amount is large. However, when the damping resistance value is increased, the pass bandwidth of the damping circuit is deteriorated due to the effect of the frequency characteristic limitation by the damping resistance.

本発明は、ダンピング回路の通過帯域幅の劣化を抑制しつつピーキングを抑制することができる受光回路を提供することを目的とする。   An object of the present invention is to provide a light receiving circuit capable of suppressing peaking while suppressing deterioration of the pass bandwidth of the damping circuit.

本発明に係る受光回路は、受光素子と基準電位との間に接続され、インダクタ素子、抵抗素子およびキャパシタ素子からなる直列回路を備えた第1個別ダンピング回路と、前記受光素子と前記基準電位との間に前記第1個別ダンピング回路と並列に接続され、インダクタ素子、抵抗素子およびキャパシタ素子からなる直列回路を備え、前記第1個別ダンピング回路とは異なる通過帯域を有する第2個別ダンピング回路と、前記第1あるいは第2個別ダンピング回路の少なくとも一方における前記キャパシタ素子と前記受光素子との間に設けられた、前記受光素子を逆バイアスする電源を供給するためのノードと、を有することを特徴とするものである。本発明に係る受光回路においては、前記第1個別ダンピング回路と前記第2個別ダンピング回路とが互いに異なる通過帯域を有することから、ダンピング回路の通過帯域幅の劣化を抑制しつつピーキングを抑制することができる。   A light receiving circuit according to the present invention is connected between a light receiving element and a reference potential, and includes a first individual damping circuit including a series circuit including an inductor element, a resistance element, and a capacitor element, the light receiving element, and the reference potential. A second individual damping circuit that is connected in parallel with the first individual damping circuit and includes a series circuit including an inductor element, a resistance element, and a capacitor element, and has a pass band different from that of the first individual damping circuit; A node for supplying a power source that reversely biases the light receiving element, provided between the capacitor element and the light receiving element in at least one of the first and second individual damping circuits. To do. In the light receiving circuit according to the present invention, since the first individual damping circuit and the second individual damping circuit have different pass bands, the peaking is suppressed while suppressing the deterioration of the pass bandwidth of the damping circuit. Can do.

前記受光素子を逆バイアスする電源を供給するためのノードは、前記第1個別ダンピング回路および前記第2個別ダンピング回路のいずれかのキャパシタ素子と抵抗素子との間に設けられていてもよい。前記受光素子を逆バイアスする電源を供給するためのノードは、前記第1個別ダンピング回路および前記第2個別ダンピング回路の両方において、キャパシタ素子と抵抗素子との間に設けられていてもよい。前記受光素子からの入力電流を、前記入力電流に比例する電圧に変換する増幅器をさらに備えていてもよい。   A node for supplying power to reverse bias the light receiving element may be provided between the capacitor element and the resistance element of either the first individual damping circuit or the second individual damping circuit. A node for supplying power for reverse-biasing the light receiving element may be provided between the capacitor element and the resistance element in both the first individual damping circuit and the second individual damping circuit. An amplifier for converting an input current from the light receiving element into a voltage proportional to the input current may be further provided.

本発明に係る受光回路によれば、ダンピング回路の通過帯域幅の劣化を抑制しつつピーキングを抑制することができる。   According to the light receiving circuit of the present invention, peaking can be suppressed while suppressing the deterioration of the pass bandwidth of the damping circuit.

第1の実施形態に係る受光回路の回路図である。FIG. 3 is a circuit diagram of a light receiving circuit according to the first embodiment. 第2の実施形態に係る受光回路の回路図である。FIG. 5 is a circuit diagram of a light receiving circuit according to a second embodiment. 比較例1について説明するための図である。10 is a diagram for explaining a comparative example 1. FIG. 比較例2について説明するための図である。10 is a diagram for explaining a comparative example 2. FIG. 実施例1について説明するための図である。1 is a diagram for explaining Example 1. FIG.

以下、本発明を実施するための最良の形態を説明する。   Hereinafter, the best mode for carrying out the present invention will be described.

(第1の実施形態)
図1は、第1の実施形態に係る受光回路101の回路図である。図1に示すように、受光回路101は、受光素子10、ワイヤ20、ダンピング回路30等を備える。受光素子10の出力側は、ワイヤ20の一端に接続されている。ワイヤ20の他端は、増幅器等の他の機器を経由してグランドに接続されている。なお、ワイヤ20の他端は、基準電位に接続されていてもよい。受光素子10の出力側の端子とは他端となる受光素子10の電源側は、ダンピング回路30の一端に接続されている。ダンピング回路30の他端は、グランドに接続されている。なお、ダンピング回路30の他端は、基準電位に接続されていてもよい。
(First embodiment)
FIG. 1 is a circuit diagram of a light receiving circuit 101 according to the first embodiment. As shown in FIG. 1, the light receiving circuit 101 includes a light receiving element 10, a wire 20, a damping circuit 30, and the like. The output side of the light receiving element 10 is connected to one end of the wire 20. The other end of the wire 20 is connected to the ground via another device such as an amplifier. Note that the other end of the wire 20 may be connected to a reference potential. The power supply side of the light receiving element 10 that is the other end of the output side terminal of the light receiving element 10 is connected to one end of the damping circuit 30. The other end of the damping circuit 30 is connected to the ground. Note that the other end of the damping circuit 30 may be connected to a reference potential.

ダンピング回路30は、受光素子10側からインダクタ素子31a、ダンピング抵抗32aおよびキャパシタ素子33aが順に接続された直列回路(以下、第1個別ダンピング回路と称する)と、受光素子10側からインダクタ素子31b、ダンピング抵抗32bおよびキャパシタ素子33bが順に接続された直列回路(以下、第2個別ダンピング回路と称する)とが並列接続された並列回路である。インダクタ素子31a,31bは、例えば、インダクタンス成分を有するボンディングワイヤである。第1個別ダンピング回路および第2個別ダンピング回路を構成する各素子の設定値は、第1個別ダンピング回路と第2個別ダンピング回路とが互いに異なる通過帯域を有するように設定されている。なお、本発明において通過帯域とは、各個別ダンピング回路のOE伝達特性のピーク値が半減するまでの範囲の周波数帯を指す。   The damping circuit 30 includes a series circuit (hereinafter referred to as a first individual damping circuit) in which an inductor element 31a, a damping resistor 32a, and a capacitor element 33a are sequentially connected from the light receiving element 10 side, and an inductor element 31b from the light receiving element 10 side. This is a parallel circuit in which a series circuit (hereinafter referred to as a second individual damping circuit) in which the damping resistor 32b and the capacitor element 33b are sequentially connected is connected in parallel. The inductor elements 31a and 31b are bonding wires having an inductance component, for example. The set values of the elements constituting the first individual damping circuit and the second individual damping circuit are set so that the first individual damping circuit and the second individual damping circuit have mutually different pass bands. In the present invention, the pass band refers to a frequency band in a range until the peak value of the OE transfer characteristic of each individual damping circuit is halved.

所望の周波数帯域のうち、1つの個別ダンピング回路を使った場合に伝達特性が劣化する帯域を、別の個別ダンピング回路によって補うことにより、ダンピング回路30の通過帯域幅の劣化を抑制することができる。個別ダンピング回路の通過帯域の組み合わせ方は、伝達特性の劣化が抑制できれば、各個別ダンピング回路の通過帯域が重なっていても、離れていてもよい。   Of the desired frequency band, when one individual damping circuit is used, the band whose transfer characteristics deteriorate is supplemented by another individual damping circuit, so that the deterioration of the pass bandwidth of the damping circuit 30 can be suppressed. . As long as the deterioration of transfer characteristics can be suppressed, the passbands of the individual damping circuits may be overlapped or separated from each other as long as the transfer characteristics can be suppressed.

ダンピング抵抗32aとキャパシタ素子33aとの間、および、ダンピング抵抗32bとキャパシタ素子33bとの間に設けられたノードに、受光素子10に逆バイアスを印加するための電源として機能する正の直流電源40が接続されている。   Positive DC power supply 40 that functions as a power supply for applying a reverse bias to the light receiving element 10 at a node provided between the damping resistor 32a and the capacitor element 33a and between the damping resistor 32b and the capacitor element 33b. Is connected.

受光素子10は、直流電源40からの駆動電圧の供給を受けて動作する。一例として、受光素子10にPIN型フォトダイオードを用いることができる。ワイヤ20は、受光素子10と増幅器等の他の機器とを接続するためのワイヤであり、例えばボンディングワイヤである。この場合の増幅器として、TIA(トランスインピーダンス増幅器)を用いることができる。TIAは、受光素子10からの入力電流を、該入力電流に比例する電圧に変換する増幅器のことである。   The light receiving element 10 operates upon receiving a drive voltage supplied from the DC power supply 40. As an example, a PIN photodiode can be used for the light receiving element 10. The wire 20 is a wire for connecting the light receiving element 10 and another device such as an amplifier, for example, a bonding wire. As an amplifier in this case, a TIA (transimpedance amplifier) can be used. TIA is an amplifier that converts an input current from the light receiving element 10 into a voltage proportional to the input current.

ワイヤ20は、インダクタンス成分を有する。それにより、受光素子10の出力電流に含まれる高周波信号(例えばGHz帯の周波数信号)は、ワイヤ20のインダクタンス等に起因して、増幅器等の他の機器への入力が阻害される。具体的には、受光素子10から他の機器への入力インピーダンスは、ワイヤ20のインダクタンス等に起因して特定の周波数において大きく増加する。その結果、ピーキングが発生する。   The wire 20 has an inductance component. Thereby, a high-frequency signal (for example, a frequency signal in the GHz band) included in the output current of the light receiving element 10 is hindered from being input to other devices such as an amplifier due to the inductance of the wire 20. Specifically, the input impedance from the light receiving element 10 to another device greatly increases at a specific frequency due to the inductance of the wire 20 or the like. As a result, peaking occurs.

本実施形態においては、ダンピング回路30にダンピング抵抗32aおよびダンピング抵抗32bが設けられていることから、受光素子10から他の機器への入力インピーダンスが抑制される。それにより、ピーキングの発生が抑制される。さらに、第1個別ダンピング回路と第2個別ダンピング回路とが互いに異なる通過帯域を有していることから、ダンピング回路30の通過帯域幅の劣化が抑制される。以上のことから、ダンピング回路30の通過帯域幅の劣化を抑制しつつピーキングを抑制することができる。   In this embodiment, since the damping resistor 32a and the damping resistor 32b are provided in the damping circuit 30, the input impedance from the light receiving element 10 to another device is suppressed. Thereby, the occurrence of peaking is suppressed. Furthermore, since the first individual damping circuit and the second individual damping circuit have different pass bands, the deterioration of the pass bandwidth of the damping circuit 30 is suppressed. From the above, it is possible to suppress peaking while suppressing deterioration of the pass bandwidth of the damping circuit 30.

なお、本実施形態においては直流電源40が第1個別ダンピング回路および第2個別ダンピング回路の両方に接続されているが、それに限られない。直流電源40は、いずれか一方の個別ダンピング回路に接続されていてもよい。
ただし、直流電源40を複数の個別ダンピング回路のダンピング抵抗とキャパシタ素子の間に接続することにより、合成抵抗が低下する。それにより、ダンピング抵抗による電圧降下を抑制することができる。
In the present embodiment, the DC power supply 40 is connected to both the first individual damping circuit and the second individual damping circuit, but is not limited thereto. The DC power supply 40 may be connected to any one of the individual damping circuits.
However, the combined resistance decreases by connecting the DC power supply 40 between the damping resistors of the plurality of individual damping circuits and the capacitor elements. Thereby, the voltage drop by a damping resistance can be suppressed.

(第2の実施形態)
図2は、第2の実施形態に係る受光回路102の回路図である。受光回路102が図1の受光回路101と異なる点は、ダンピング回路30の代わりにダンピング回路30aを備える点である。ダンピング回路30aは、個別ダンピング回路を3列備える。具体的には、ダンピング回路30aは、さらに、受光素子10側からインダクタ素子31c、ダンピング抵抗32cおよびキャパシタ素子33cが順に直列接続された第3個別ダンピング回路を備える。
(Second Embodiment)
FIG. 2 is a circuit diagram of the light receiving circuit 102 according to the second embodiment. The light receiving circuit 102 is different from the light receiving circuit 101 in FIG. 1 in that a damping circuit 30 a is provided instead of the damping circuit 30. The damping circuit 30a includes three rows of individual damping circuits. Specifically, the damping circuit 30a further includes a third individual damping circuit in which an inductor element 31c, a damping resistor 32c, and a capacitor element 33c are sequentially connected in series from the light receiving element 10 side.

本実施形態においては、第1〜第3個別ダンピング回路を構成する各素子の設定値は、第1〜第3個別ダンピング回路が互いに異なる通過帯域を有するように設定されている。所望の周波数帯域のうち、1つの個別ダンピング回路で伝達特性が劣化する帯域を、別の個別ダンピング回路によって補うことにより、ダンピング回路30bの通過帯域幅の劣化を抑制することができる。   In the present embodiment, the set values of the elements constituting the first to third individual damping circuits are set so that the first to third individual damping circuits have different pass bands. Of the desired frequency band, a band whose transfer characteristic is deteriorated by one individual damping circuit is supplemented by another individual damping circuit, so that the deterioration of the pass bandwidth of the damping circuit 30b can be suppressed.

受光素子10の電源として機能する直流電源40は、ダンピング抵抗32aとキャパシタ素子33aとの間、ダンピング抵抗32bとキャパシタ素子33bとの間、および、ダンピング抵抗32cとキャパシタ素子33cとの間に設けられたノードに接続されている。   The DC power source 40 that functions as a power source for the light receiving element 10 is provided between the damping resistor 32a and the capacitor element 33a, between the damping resistor 32b and the capacitor element 33b, and between the damping resistor 32c and the capacitor element 33c. Connected to the other node.

本実施形態においては、互いに通過帯域が異なる個別ダンピング回路が3列設けられていることから、ダンピング回路30aの通過帯域幅が拡大される。それにより、ダンピング回路30aの通過帯域幅の劣化を抑制しつつピーキングを抑制することができる。なお、個別ダンピング回路は、4列以上設けられていてもよい。   In the present embodiment, since three individual damping circuits having different pass bands are provided, the pass bandwidth of the damping circuit 30a is expanded. Thus, peaking can be suppressed while suppressing deterioration of the pass bandwidth of the damping circuit 30a. Note that four or more individual damping circuits may be provided.

3列以上の個別ダンピング回路を備えている場合、同じ通過帯域を有する個別ダンピング回路を複数用いてもよい。ある周波数帯での伝達特性がより劣化している場合には、劣化している周波数帯の信号を通過させる個別ダンピング回路を複数用いることにより、当該周波数帯での信号劣化量をより抑制でき、通過帯域幅の劣化を抑制することができる。   When three or more rows of individual damping circuits are provided, a plurality of individual damping circuits having the same passband may be used. When the transfer characteristics in a certain frequency band are more deteriorated, the amount of signal deterioration in that frequency band can be further suppressed by using a plurality of individual damping circuits that pass the signal in the deteriorated frequency band. Degradation of the pass bandwidth can be suppressed.

なお、上記各実施形態におけるDC電源40は正の電源を用いているが、DC電源は負電源でもよい。この場合、受光素子10の逆バイアスが印加される端子はアノード、受光素子10の出力側はカソードとなり、ダンピング回路およびDC電源40はアノード側に接続される。   In addition, although the DC power supply 40 in each said embodiment uses the positive power supply, a DC power supply may be a negative power supply. In this case, the terminal to which the reverse bias of the light receiving element 10 is applied is the anode, the output side of the light receiving element 10 is the cathode, and the damping circuit and the DC power source 40 are connected to the anode side.

以下、上記各実施形態に係る受光回路の特性についてのシミュレーション結果を、比較例と比較しつつ説明する。   Hereinafter, a simulation result regarding the characteristics of the light receiving circuit according to each of the above embodiments will be described in comparison with a comparative example.

(比較例1)
図3(a)は、比較例1に係る受光回路の回路図である。図3(a)に示すように、比較例1に係る受光回路は、図1の受光回路101と異なり、第2個別ダンピング回路を備えていないとともに、ダンピング抵抗32aを備えていない。直流電源40は、インダクタ素子31aとキャパシタ素子33aとの間に接続されている。インダクタンス素子31aとキャパシタ素子33aとの間と、直流電源40との間に設けられるインダクタンス素子34は、直流電源40に比べインダクタンス素子31aおよびキャパシタ素子33a側のインピーダンスを高くするために設けられる。ワイヤ20のインダクタンスは0.2nHであり、インダクタ素子31aのインダクタンスは0.1nHであり、キャパシタ素子33aの容量は100pFであるとする。
(Comparative Example 1)
FIG. 3A is a circuit diagram of a light receiving circuit according to Comparative Example 1. As shown in FIG. 3A, unlike the light receiving circuit 101 of FIG. 1, the light receiving circuit according to Comparative Example 1 does not include the second individual damping circuit and does not include the damping resistor 32a. The DC power supply 40 is connected between the inductor element 31a and the capacitor element 33a. The inductance element 34 provided between the inductance element 31a and the capacitor element 33a and between the DC power supply 40 is provided to increase the impedance on the inductance element 31a and capacitor element 33a side as compared with the DC power supply 40. It is assumed that the inductance of the wire 20 is 0.2 nH, the inductance of the inductor element 31 a is 0.1 nH, and the capacitance of the capacitor element 33 a is 100 pF.

また、受光素子10において、寄生容量Cpdは60fFであり、内部抵抗Rpdは10Ωであり、内部配線のインダクタンスLpdは0.1nHであり、受光素子10が接続されるボンディングパッドの寄生容量Cpadは10fFであるとする。さらに、ワイヤ20はTIAを介して接地されていることとし、当該TIAの内部抵抗は50Ωであるとする。   In the light receiving element 10, the parasitic capacitance Cpd is 60 fF, the internal resistance Rpd is 10Ω, the inductance Lpd of the internal wiring is 0.1 nH, and the parasitic capacitance Cpad of the bonding pad to which the light receiving element 10 is connected is 10 fF. Suppose that Further, it is assumed that the wire 20 is grounded via the TIA, and the internal resistance of the TIA is 50Ω.

図3(b)は、比較例1に係る受光回路における、受光素子10の出力電流に含まれる信号周波数とOE伝達特性との関係を示す図である。OE伝達特性とは、受光素子10において光電変換された周波数成分の減衰比である。   FIG. 3B is a diagram illustrating a relationship between the signal frequency included in the output current of the light receiving element 10 and the OE transfer characteristic in the light receiving circuit according to the first comparative example. The OE transfer characteristic is an attenuation ratio of a frequency component photoelectrically converted in the light receiving element 10.

図3(b)に示すように、比較例1においては、20GHz付近で2dBを超えるピーキングが発生している。これは、受光素子10からTIAへの入力インピーダンスがワイヤ20のインダクタンス等に起因して20GHz付近で大きく増加したからである。このように、ダンピング抵抗が設けられていないと、所定の周波数においてピーキングが発生する。   As shown in FIG. 3B, in Comparative Example 1, peaking exceeding 2 dB occurs in the vicinity of 20 GHz. This is because the input impedance from the light receiving element 10 to the TIA greatly increases in the vicinity of 20 GHz due to the inductance of the wire 20 and the like. Thus, if no damping resistor is provided, peaking occurs at a predetermined frequency.

(比較例2)
図4(a)は、比較例2に係る受光回路の回路図である。図4(a)に示すように、比較例2に係る受光回路は、図1の受光回路101と異なり、第2個別ダンピング回路を備えていない。直流電源40は、ダンピング抵抗32aとキャパシタ素子33aとの間に接続されている。ワイヤ20のインダクタンスは0.2nHであり、インダクタ素子31aのインダクタンスは0.1nHであり、ダンピング抵抗32aの抵抗値は0〜100Ωであり、キャパシタ素子33aの容量は100pFであるとする。
(Comparative Example 2)
FIG. 4A is a circuit diagram of a light receiving circuit according to Comparative Example 2. As shown in FIG. 4A, the light receiving circuit according to Comparative Example 2 does not include the second individual damping circuit, unlike the light receiving circuit 101 in FIG. The DC power supply 40 is connected between the damping resistor 32a and the capacitor element 33a. It is assumed that the inductance of the wire 20 is 0.2 nH, the inductance of the inductor element 31 a is 0.1 nH, the resistance value of the damping resistor 32 a is 0 to 100Ω, and the capacitance of the capacitor element 33 a is 100 pF.

また、受光素子10において、寄生容量Cpdは60fFであり、内部抵抗Rpdは10Ωであり、内部配線のインダクタンスは0.1nHであり、受光素子10が接続されるボンディングパッドの寄生容量Cpadは10fFであるとする。さらに、ワイヤ20はTIAを介して接地されていることとし、当該TIAの内部抵抗は50Ωであるとする。   In the light receiving element 10, the parasitic capacitance Cpd is 60 fF, the internal resistance Rpd is 10Ω, the inductance of the internal wiring is 0.1 nH, and the parasitic capacitance Cpad of the bonding pad to which the light receiving element 10 is connected is 10 fF. Suppose there is. Further, it is assumed that the wire 20 is grounded via the TIA, and the internal resistance of the TIA is 50Ω.

図4(b)は、比較例2に係る受光回路における、受光素子10の出力電流に含まれる信号周波数とOE伝達特性との関係を示す図である。図4(b)は、ダンピング抵抗32aの抵抗値が、0Ω、5Ω、10Ω、25Ω、50Ω、100Ωである場合の結果を示している。図4(b)に示すように、ダンピング抵抗が小さいと、ピーキングが発生している。一方で、ダンピング抵抗が大きくなると、ピーキングが生じなくなるが、高周波帯域においてOE伝達特性が劣化する。このように、比較例2では、ピーキングの発生とOE伝達特性の劣化の両方を抑制することはできない。   FIG. 4B is a diagram showing the relationship between the signal frequency included in the output current of the light receiving element 10 and the OE transfer characteristic in the light receiving circuit according to the comparative example 2. FIG. 4B shows the results when the resistance value of the damping resistor 32a is 0Ω, 5Ω, 10Ω, 25Ω, 50Ω, and 100Ω. As shown in FIG. 4B, peaking occurs when the damping resistance is small. On the other hand, when the damping resistance increases, peaking does not occur, but the OE transfer characteristics deteriorate in the high frequency band. Thus, in Comparative Example 2, it is impossible to suppress both the occurrence of peaking and the deterioration of the OE transfer characteristics.

(実施例1)
図5(a)は、実施例1に係る受光回路の詳細を示す回路図である。実施例1に係る受光回路は、図2で示した第2の実施形態にバイパス回路を組み合わせることによって得られる受光回路の詳細を示す回路図である。実施例1に係る受光回路においては、第1〜第3個別ダンピング回路の他に、キャパシタ素子33dを備えるバイパス回路が備わっている。直流電源40は、ダンピング抵抗32aとキャパシタ素子33aとの間、ダンピング抵抗32bとキャパシタ素子33bとの間、および、ダンピング抵抗32cとキャパシタ素子33cとの間に設けられたノードに接続されている。
Example 1
FIG. 5A is a circuit diagram illustrating details of the light receiving circuit according to the first embodiment. The light receiving circuit according to Example 1 is a circuit diagram illustrating details of a light receiving circuit obtained by combining a bypass circuit with the second embodiment illustrated in FIG. 2. The light receiving circuit according to the first embodiment includes a bypass circuit including a capacitor element 33d in addition to the first to third individual damping circuits. The DC power supply 40 is connected to a node provided between the damping resistor 32a and the capacitor element 33a, between the damping resistor 32b and the capacitor element 33b, and between the damping resistor 32c and the capacitor element 33c.

ワイヤ20のインダクタンスは0.2nHであり、インダクタ素子31aのインダクタンスは0.1nHであり、インダクタ素子31aのインダクタンスは0.2nHであり、インダクタ素子31bのインダクタンスは0.3nHであり、インダクタ素子31cのインダクタンスは0.4nHであり、ダンピング抵抗32a〜32cの抵抗値は40Ωであり、キャパシタ素子33aの容量は0.1pFであり、キャパシタ素子33bの容量は0.8pFであり、キャパシタ素子33cの容量は100pFであり、キャパシタ素子33dの容量は0.22pFであるとする。   The inductance of the wire 20 is 0.2 nH, the inductance of the inductor element 31 a is 0.1 nH, the inductance of the inductor element 31 a is 0.2 nH, the inductance of the inductor element 31 b is 0.3 nH, and the inductor element 31 c Is 0.4 nH, the resistance values of the damping resistors 32a to 32c are 40Ω, the capacitance of the capacitor element 33a is 0.1 pF, the capacitance of the capacitor element 33b is 0.8 pF, It is assumed that the capacitance is 100 pF and the capacitance of the capacitor element 33d is 0.22 pF.

また、受光素子10において、寄生容量Cpdは60fFであり、内部抵抗Rpdは10Ωであり、内部配線のインダクタンスは0.1nHであり、受光素子10が接続されるボンディングパッドの寄生容量Cpadは10fFであるとする。さらに、ワイヤ20はTIAを介して接地されていることとし、当該TIAの内部抵抗は50Ωであるとする。また、受光素子10のカソード電流をIcathodeと表し、第1個別ダンピング回路に流れる電流をIdamping1と表し、第2個別ダンピング回路に流れる電流をIdamping2と表し、第3個別ダンピング回路に流れる電流をIdamping3と表し、キャパシタ素子33dが構成する個別ダンピング回路に流れる電流をIbypassと表す。   In the light receiving element 10, the parasitic capacitance Cpd is 60 fF, the internal resistance Rpd is 10Ω, the inductance of the internal wiring is 0.1 nH, and the parasitic capacitance Cpad of the bonding pad to which the light receiving element 10 is connected is 10 fF. Suppose there is. Further, it is assumed that the wire 20 is grounded via the TIA, and the internal resistance of the TIA is 50Ω. The cathode current of the light receiving element 10 is represented as Icatode, the current flowing through the first individual damping circuit is represented as Idamping1, the current flowing through the second individual damping circuit is represented as Idamping2, and the current flowing through the third individual damping circuit is represented as Idamping3. The current flowing in the individual damping circuit formed by the capacitor element 33d is expressed as Ibypass.

図5(b)は、Idamping1〜3とIbypassとの関係を示す図である。図5(b)において、横軸は受光素子10の出力電流に含まれる信号周波数(GHz)を示し、縦軸は電流(dBA)を示す。図5(b)に示すように、第1〜第3個別ダンピング回路およびキャパシタ素子33dが構成する個別ダンピング回路は、互いに異なる通過帯域を有する。それにより、ダンピング回路の通過帯域が拡大される。   FIG. 5B is a diagram illustrating the relationship between Idampings 1 to 3 and Ibypass. In FIG. 5B, the horizontal axis represents the signal frequency (GHz) included in the output current of the light receiving element 10, and the vertical axis represents the current (dBA). As shown in FIG. 5B, the individual damping circuits formed by the first to third individual damping circuits and the capacitor element 33d have different passbands. Thereby, the pass band of the damping circuit is expanded.

図5(c)は、実施例2に係る受光回路における、受光素子10の出力電流に含まれる信号周波数とOE伝達特性との関係を示す図である。図5(c)は、比較例1および比較例2の結果を併せて示す。図5(c)に示すように、実施例1においては、通過帯域幅が改善されている。これは、互いに通過帯域のことなる個別ダンピング回路の数が多くなることによって、1つの個別ダンピング回路を使った場合に伝達特性が劣化する帯域を、別の個別ダンピング回路によって補い、通過帯域幅が拡大されたからである。   FIG. 5C is a diagram illustrating a relationship between the signal frequency included in the output current of the light receiving element 10 and the OE transfer characteristic in the light receiving circuit according to the second embodiment. FIG.5 (c) shows the result of the comparative example 1 and the comparative example 2 collectively. As shown in FIG. 5C, in the first embodiment, the pass bandwidth is improved. This is because the number of individual damping circuits having different passbands increases, so that the band whose transfer characteristics deteriorate when one individual damping circuit is used is compensated by another individual damping circuit, and the passband width is increased. Because it was enlarged.

以上のことから、互いに異なる通過帯域を有する個別ダンピング回路を並列接続することによって、ダンピング回路の通過帯域幅の劣化を抑制しつつピーキングを抑制することができることが立証された。   From the above, it was proved that peaking can be suppressed while suppressing deterioration of the pass bandwidth of the damping circuit by connecting in parallel individual damping circuits having different pass bands.

なお、本発明は係る特定の実施形態および実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。   It should be noted that the present invention is not limited to such specific embodiments and examples, and various modifications and changes can be made within the scope of the gist of the present invention described in the claims.

10 受光素子
20 ワイヤ
30 ダンピング回路
31 インダクタ素子
32 ダンピング抵抗
33 キャパシタ素子
40 直流電源
101〜103 受光回路
DESCRIPTION OF SYMBOLS 10 Light receiving element 20 Wire 30 Damping circuit 31 Inductor element 32 Damping resistance 33 Capacitor element 40 DC power supply 101-103 Light receiving circuit

Claims (4)

受光素子と基準電位との間に接続され、インダクタ素子、抵抗素子およびキャパシタ素子からなる直列回路を備えた第1個別ダンピング回路と、
前記受光素子と前記基準電位との間に前記第1個別ダンピング回路と並列に接続され、インダクタ素子、抵抗素子およびキャパシタ素子からなる直列回路を備え、前記第1個別ダンピング回路とは異なる通過帯域を有する第2個別ダンピング回路と、
前記第1あるいは第2個別ダンピング回路の少なくとも一方における前記キャパシタ素子と前記受光素子との間に設けられた、前記受光素子を逆バイアスする電源を供給するためのノードと、を有することを特徴とする受光回路。
A first individual damping circuit that is connected between the light receiving element and the reference potential and includes a series circuit including an inductor element, a resistor element, and a capacitor element;
A series circuit including an inductor element, a resistor element, and a capacitor element is connected in parallel with the first individual damping circuit between the light receiving element and the reference potential, and has a pass band different from that of the first individual damping circuit. A second individual damping circuit comprising:
A node for supplying a power source that reversely biases the light receiving element, provided between the capacitor element and the light receiving element in at least one of the first and second individual damping circuits. The light receiving circuit.
前記受光素子を逆バイアスする電源を供給するためのノードは、前記第1個別ダンピング回路および前記第2個別ダンピング回路のいずれかのキャパシタ素子と抵抗素子との間に設けられること特徴とする請求項1記載の受光回路。   The node for supplying power for reverse-biasing the light receiving element is provided between the capacitor element and the resistance element of either the first individual damping circuit or the second individual damping circuit. 1. A light receiving circuit according to 1. 前記受光素子を逆バイアスする電源を供給するためのノードは、前記第1個別ダンピング回路および前記第2個別ダンピング回路の両方において、キャパシタ素子と抵抗素子との間に設けられること特徴とする請求項2記載の受光回路。   The node for supplying power to reverse bias the light receiving element is provided between the capacitor element and the resistance element in both the first individual damping circuit and the second individual damping circuit. The light receiving circuit according to 2. 前記受光素子からの入力電流を、前記入力電流に比例する電圧に変換する増幅器をさらに備えることを特徴とする請求項1〜3のいずれかに記載の受光回路。   The light receiving circuit according to claim 1, further comprising an amplifier that converts an input current from the light receiving element into a voltage proportional to the input current.
JP2010099062A 2010-04-22 2010-04-22 Light receiving circuit Pending JP2011228588A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010099062A JP2011228588A (en) 2010-04-22 2010-04-22 Light receiving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010099062A JP2011228588A (en) 2010-04-22 2010-04-22 Light receiving circuit

Publications (1)

Publication Number Publication Date
JP2011228588A true JP2011228588A (en) 2011-11-10

Family

ID=45043591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010099062A Pending JP2011228588A (en) 2010-04-22 2010-04-22 Light receiving circuit

Country Status (1)

Country Link
JP (1) JP2011228588A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102801478A (en) * 2011-05-27 2012-11-28 三菱电机株式会社 Optical receiving device
CN115473501A (en) * 2022-11-15 2022-12-13 上海阿米芯光半导体有限责任公司 Regulating and controlling circuit of trans-impedance amplifier and method for reducing influence of stray inductance on circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102801478A (en) * 2011-05-27 2012-11-28 三菱电机株式会社 Optical receiving device
CN115473501A (en) * 2022-11-15 2022-12-13 上海阿米芯光半导体有限责任公司 Regulating and controlling circuit of trans-impedance amplifier and method for reducing influence of stray inductance on circuit

Similar Documents

Publication Publication Date Title
CN109891690B (en) Direct modulation laser driving circuit
US10224876B2 (en) Low dropout voltage regulator for highly linear radio frequency power amplifiers
CN107332518B (en) Broadband Doherty power amplifier
JP5492116B2 (en) Optical receiver module
JP2005136453A (en) Driver circuit
US11329729B2 (en) Optical receiver circuit, optical receiver, optical terminal device, and optical communication system
US20080232822A1 (en) Optical receiver
JP2011228588A (en) Light receiving circuit
JP2009016979A (en) Transimpedance amplifier
US8859946B2 (en) Light detecting device including a peaking circuit
KR100819561B1 (en) Semiconductor device and signal termination method thereof
JP2008300726A (en) Optical receiving device
JP4930372B2 (en) Transimpedance amplifier
Chen et al. A 90-${\hbox {dB}}\Omega $10-Gb/s Optical Receiver Analog Front-End in a 0.18-$\mu {\hbox {m}} $ CMOS Technology
CN110838827A (en) Amplifying circuit
JP5772532B2 (en) Amplifier circuit and light receiving circuit
US20220085794A1 (en) Configurable micro-acoustic rf filter
US8547620B2 (en) Light modulation device
SE528443C2 (en) Electro absorption modulator drive circuit
JP2003032050A (en) Preamplifier circuit
US10715087B2 (en) CMOS wideband RF amplifier with gain roll-off compensation for external parasitics
EP3588784B1 (en) Interface circuits
JP2012095257A (en) Variable attenuator and variable attenuation device
WO2022196642A1 (en) Transient voltage absorbing circuit
US20180342987A1 (en) Integrated circuit device