JP2011227930A - 半導体記憶装置及びその制御方法 - Google Patents
半導体記憶装置及びその制御方法 Download PDFInfo
- Publication number
- JP2011227930A JP2011227930A JP2011169992A JP2011169992A JP2011227930A JP 2011227930 A JP2011227930 A JP 2011227930A JP 2011169992 A JP2011169992 A JP 2011169992A JP 2011169992 A JP2011169992 A JP 2011169992A JP 2011227930 A JP2011227930 A JP 2011227930A
- Authority
- JP
- Japan
- Prior art keywords
- access
- main memory
- time
- request
- compaction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】半導体記憶装置は、不揮発性メモリのコンパクション候補を決定するための候補情報を格納するメインメモリ(24)と、前記メインメモリの候補情報のアクセス要求を発行する要求発行手段(36)と、前記要求発行手段により発行されたアクセス要求を所定時間遅延する遅延手段(32)と、前記遅延手段により遅延されたアクセス要求に基づいて前記メインメモリの候補情報をアクセスするアクセス手段(28)を具備する。
【選択図】図1
Description
Claims (11)
- 不揮発性メモリと、
前記不揮発性メモリに接続されるコントローラと、
を具備する半導体記憶装置であって、
前記コントローラは、
前記不揮発性メモリのコンパクション候補を決定するための候補情報を格納するメインメモリと、
前記候補情報を検索するための前記メインメモリの第1アクセス要求を発行する要求発行手段と、
前記要求発行手段により発行された前記第1アクセス要求を前記メインメモリのアクセス頻度に応じて第1時間遅延する遅延手段と、
アクセス要求のアービトレーションを行う調停回路と、
前記調停回路により前記第1アクセス要求に権利が与えられると、前記遅延手段により前記第1時間遅延された前記第1アクセス要求に基づいて前記メインメモリの候補情報をアクセスするアクセス手段と、
を具備する半導体記憶装置。 - 前記コントローラは前記アクセス手段によるアクセスの終了確認を発行する確認発行手段をさらに具備し、
前記確認発行手段により発行された終了確認は前記遅延手段を介して前記メインメモリのアクセス頻度に応じて第2時間遅延され前記要求発行手段に返送される請求項1記載の半導体記憶装置。 - 前記コントローラはメインメモリのアクセス頻度を検出する検出手段をさらに具備し、
前記検出手段により検出されたアクセス頻度が所定頻度より混んでいる場合、前記遅延手段の前記第1、第2時間は長くされ、前記検出手段により検出されたアクセス頻度が所定頻度より混んでいない場合、前記遅延手段の前記第1、第2時間は短くされる請求項1記載の半導体記憶装置。 - 前記第1時間と前記第2時間とは異なる時間である請求項2記載の半導体記憶装置。
- 前記第1時間と前記第2時間とは同じ時間であるである請求項2記載の半導体記憶装置。
- 前記不揮発性メモリは複数のフラッシュメモリを具備し、
前記コントローラは前記複数のフラッシュメモリに並列にアクセス可能な複数のインターフェースを具備する請求項1記載の半導体記憶装置。 - 不揮発性メモリと、前記不揮発性メモリのコンパクション候補を決定するための候補情報を格納するメインメモリを具備する半導体記憶装置の制御方法であって、
前記候補情報を検索するための前記メインメモリの第1アクセス要求を発行することと、
発行された前記第1アクセス要求を前記メインメモリのアクセス頻度に応じて第1時間遅延することと、
アクセス要求のアービトレーションを行うことと、
前記アービトレーションにより前記第1アクセス要求に権利が与えられると、前記第1時間遅延された前記第1アクセス要求に基づいて前記メインメモリの候補情報をアクセスすることと、
を具備する制御方法。 - 前記第1アクセスの終了確認を発行することと、
発行された前記終了確認を前記メインメモリのアクセス頻度に応じて第2時間遅延して前記第1アクセス要求の発行元に返送することをさらに具備する請求項7記載の制御方法。 - メインメモリのアクセス頻度を検出することをさらに具備し、
検出されたアクセス頻度が所定頻度より混んでいる場合、前記第1、第2時間は長くされ、検出されたアクセス頻度が所定頻度より混んでいない場合、前記第1、第2時間は短くされる請求項7記載の制御方法。 - 前記第1時間と、前記第2時間とは異なる時間である請求項8記載の制御方法。
- 前記第1時間と、前記第2時間とは同じである請求項8記載の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011169992A JP4837144B2 (ja) | 2011-08-03 | 2011-08-03 | 半導体記憶装置及びその制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011169992A JP4837144B2 (ja) | 2011-08-03 | 2011-08-03 | 半導体記憶装置及びその制御方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010019545A Division JP4802284B2 (ja) | 2010-01-29 | 2010-01-29 | 半導体記憶装置及びその制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011227930A true JP2011227930A (ja) | 2011-11-10 |
JP4837144B2 JP4837144B2 (ja) | 2011-12-14 |
Family
ID=45043131
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011169992A Expired - Fee Related JP4837144B2 (ja) | 2011-08-03 | 2011-08-03 | 半導体記憶装置及びその制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4837144B2 (ja) |
-
2011
- 2011-08-03 JP JP2011169992A patent/JP4837144B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4837144B2 (ja) | 2011-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4802284B2 (ja) | 半導体記憶装置及びその制御方法 | |
JP4738536B1 (ja) | 不揮発性メモリのコントローラ及び不揮発性メモリの制御方法 | |
Hu et al. | Write amplification analysis in flash-based solid state drives | |
KR102618699B1 (ko) | 호스트에 의해 제어되는 스토리지 장치를 포함하는 컴퓨팅 시스템 | |
US10599345B2 (en) | Memory device that writes data into a block based on time passage since erasure of data from the block | |
US20140372675A1 (en) | Information processing apparatus, control circuit, and control method | |
JP6167646B2 (ja) | 情報処理装置、制御回路、制御プログラム、および制御方法 | |
US8825946B2 (en) | Memory system and data writing method | |
US10990325B2 (en) | Write control method, associated data storage device and controller thereof | |
JP2012033047A (ja) | 情報処理装置、メモリ管理装置、メモリ管理方法、及びプログラム | |
US20170228191A1 (en) | Systems and methods for suppressing latency in non-volatile solid state devices | |
CN113377695B (zh) | 读写分离的固态存储设备的数据分布方法 | |
TWI726314B (zh) | 資料儲存裝置與資料處理方法 | |
JP4189402B2 (ja) | キャッシュ回路 | |
US20140372673A1 (en) | Information processing apparatus, control circuit, and control method | |
TWI612473B (zh) | 垃圾回收方法以及使用該方法的裝置 | |
TW202001565A (zh) | 管理快閃記憶體模組的方法及相關的快閃記憶體控制器及電子裝置 | |
CN111400201A (zh) | 快闪存储器的数据整理方法、存储装置及控制电路单元 | |
KR20210051873A (ko) | 컨트롤러 및 메모리 시스템 | |
KR102653659B1 (ko) | 메모리 시스템, 메모리 컨트롤러 및 동작 방법 | |
TW201500923A (zh) | 資料儲存裝置及用於快閃記憶體之資料讀取方法 | |
US9304906B2 (en) | Memory system, controller and control method of memory | |
JP4837144B2 (ja) | 半導体記憶装置及びその制御方法 | |
CN115509454A (zh) | 一种固态硬盘数据的写入方法、装置、电子设备以及介质 | |
US11023370B2 (en) | Memory system having a plurality of memory chips and method for controlling power supplied to the memory chips |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110803 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20110811 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20110829 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110906 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110927 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141007 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141007 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141007 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |