JP2011220762A - Test device and device board - Google Patents

Test device and device board Download PDF

Info

Publication number
JP2011220762A
JP2011220762A JP2010088588A JP2010088588A JP2011220762A JP 2011220762 A JP2011220762 A JP 2011220762A JP 2010088588 A JP2010088588 A JP 2010088588A JP 2010088588 A JP2010088588 A JP 2010088588A JP 2011220762 A JP2011220762 A JP 2011220762A
Authority
JP
Japan
Prior art keywords
reference level
under test
device under
voltage
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2010088588A
Other languages
Japanese (ja)
Inventor
Masatoshi Ohashi
正俊 大橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2010088588A priority Critical patent/JP2011220762A/en
Publication of JP2011220762A publication Critical patent/JP2011220762A/en
Ceased legal-status Critical Current

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To generate a reference level corresponding to various types of tested devices with a simple configuration.SOLUTION: A test device for testing the tested device includes: an output part for outputting a voltage to be inputted to the tested device; a device board to be exchangeably connected to the output part; a type correspondence element arranged in the device board and having a characteristic different by each device board; and a reference level generation part for generating the reference level of the voltage to be outputted by the output part in response to the characteristic of the type correspondence element that is arranged in the device board connected to the output part. The tested device of the predetermined type is placed on the device board, and the device board is exchangeably connected to the output part by each type of the tested device. The type correspondence element has the characteristic corresponding to the type of the corresponding tested device.

Description

本発明は、試験装置およびデバイスボードに関する。   The present invention relates to a test apparatus and a device board.

被試験デバイス（ＤＵＴ）を試験する試験装置は、ＤＵＴに信号を印加するドライバを備える。従来、ドライバが出力する電圧を規定する基準レベルを、ＤＡコンバータにより生成している（例えば、特許文献１参照）。
［特許文献１］ 特開２０００−３０７４２７号公報 A test apparatus for testing a device under test (DUT) includes a driver that applies a signal to the DUT. Conventionally, a reference level that defines a voltage output by a driver is generated by a DA converter (see, for example, Patent Document 1).
[Patent Document 1] Japanese Patent Application Laid-Open No. 2000-307427

ドライバの基準レベルは、ＤＵＴのインターフェイスに応じた電圧に設定される。このため、多様なＤＵＴを共通の試験装置で試験する場合、基準レベルを生成するＤＡコンバータのビット数が増大してしまう。特に、試験装置がドライバ毎にＤＡコンバータを備える場合、ＤＡコンバータのビット数の増大は、試験装置の回路規模およびコストへの影響が大きい。   The reference level of the driver is set to a voltage corresponding to the interface of the DUT. For this reason, when various DUTs are tested with a common test apparatus, the number of bits of the DA converter that generates the reference level increases. In particular, when the test apparatus includes a DA converter for each driver, an increase in the number of bits of the DA converter has a large effect on the circuit scale and cost of the test apparatus.

上記課題を解決するために、本発明の第１の態様においては、被試験デバイスを試験する試験装置であって、被試験デバイスに入力する電圧を出力する出力部と、出力部に対して交換可能に接続されるデバイスボードと、デバイスボードに設けられ、デバイスボード毎に異なる特性を有する品種対応素子と、出力部に接続されたデバイスボードに設けられた品種対応素子の特性に応じて、出力部が出力する電圧の基準レベルを生成する基準レベル生成部とを備える試験装置を提供する。   In order to solve the above-described problem, in the first aspect of the present invention, a test apparatus for testing a device under test, wherein an output unit that outputs a voltage input to the device under test is exchanged for the output unit. Output according to the characteristics of the device board that can be connected, the device corresponding to the product type provided on the device board and having different characteristics for each device board, and the device corresponding to the product type provided on the device board connected to the output unit And a reference level generation unit that generates a reference level of a voltage output from the unit.

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。   It should be noted that the above summary of the invention does not enumerate all the necessary features of the present invention. In addition, a sub-combination of these feature groups can also be an invention.

試験装置１００の構成例を示す。2 shows a configuration example of a test apparatus 100. 基準レベル生成部５０の構成例を示す。The structural example of the reference | standard level production | generation part 50 is shown. 基準レベル生成部５０の他の構成例を示す。The other structural example of the reference | standard level production | generation part 50 is shown. 基準レベル生成部５０の他の構成例を示す。The other structural example of the reference | standard level production | generation part 50 is shown. 被試験デバイス２００の設計時の試験および量産時の試験を説明する図である。FIG. 3 is a diagram for explaining a test at the time of designing the device under test 200 and a test at the time of mass production. 試験装置１００の他の構成例を示す。The other structural example of the test apparatus 100 is shown.

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。   Hereinafter, the present invention will be described through embodiments of the invention, but the following embodiments do not limit the invention according to the claims. In addition, not all the combinations of features described in the embodiments are essential for the solving means of the invention.

図１は、試験装置１００の構成例を示す。試験装置１００は、半導体デバイス等の被試験デバイス２００を試験する装置であって、パターン発生部１０、出力部２０、比較部３０、判定部４０、基準レベル生成部５０、および、デバイスボード８０を備える。   FIG. 1 shows a configuration example of the test apparatus 100. The test apparatus 100 is an apparatus for testing a device under test 200 such as a semiconductor device, and includes a pattern generation unit 10, an output unit 20, a comparison unit 30, a determination unit 40, a reference level generation unit 50, and a device board 80. Prepare.

パターン発生部１０は、被試験デバイス２００を試験する試験パターンを生成する。例えばパターン発生部１０は、被試験デバイス２００に含まれるデジタル回路の論理状態を制御する論理パターンを有する試験パターンを生成する。   The pattern generator 10 generates a test pattern for testing the device under test 200. For example, the pattern generator 10 generates a test pattern having a logic pattern that controls the logic state of a digital circuit included in the device under test 200.

出力部２０は、被試験デバイス２００に入力する電圧を出力する。本例の出力部２０は、パターン発生部１０が生成した試験パターンに応じた電圧波形を有する試験信号を、被試験デバイス２００の信号端子に入力するドライバ２２を有する。より具体的には、ドライバ２２は、Ｈ論理およびＬ論理に対応する基準レベルＶＩＨおよび基準レベルＶＩＬが与えられ、試験パターンの論理値に対応する基準レベルの電圧を出力する。なおＬ論理に対応する基準レベルＶＩＬは、接地レベルであってよい。以下では、ドライバ２２に基準レベルＶＩＨが与えられ、基準レベルＶＩＬが接地レベルの場合を説明する。   The output unit 20 outputs a voltage input to the device under test 200. The output unit 20 of this example includes a driver 22 that inputs a test signal having a voltage waveform corresponding to the test pattern generated by the pattern generation unit 10 to a signal terminal of the device under test 200. More specifically, the driver 22 is supplied with the reference level VIH and the reference level VIL corresponding to the H logic and the L logic, and outputs the voltage of the reference level corresponding to the logic value of the test pattern. The reference level VIL corresponding to the L logic may be a ground level. Hereinafter, a case where the reference level VIH is given to the driver 22 and the reference level VIL is the ground level will be described.

比較部３０は、被試験デバイス２００が出力する出力信号の論理値を検出する。比較部３０は、被試験デバイス２００の出力信号の電圧レベルと、予め設定される参照レベルとを比較して、出力信号の論理値を検出するコンパレータを有してよい。また、比較部３０は、当該コンパレータが出力する論理値を、予め定められた周期でサンプリングして出力するタイミング比較器を更に有してよい。   The comparison unit 30 detects the logical value of the output signal output from the device under test 200. The comparison unit 30 may include a comparator that detects the logical value of the output signal by comparing the voltage level of the output signal of the device under test 200 with a preset reference level. The comparison unit 30 may further include a timing comparator that samples and outputs the logical value output by the comparator at a predetermined cycle.

判定部４０は、比較部３０が検出した出力信号の論理パターンと、予め定められた期待値パターンとの比較結果に基づいて、被試験デバイス２００の良否を判定する。当該期待値パターンは、パターン発生部１０が生成する試験パターンに基づいて設定される。   The determination unit 40 determines pass / fail of the device under test 200 based on a comparison result between the logical pattern of the output signal detected by the comparison unit 30 and a predetermined expected value pattern. The expected value pattern is set based on the test pattern generated by the pattern generator 10.

デバイスボード８０は、被試験デバイス２００を載置する。デバイスボード８０は、被試験デバイス２００と電気的に接続するソケットと、当該ソケットを介して被試験デバイス２００の各端子に電気的に接続される配線とが設けられるソケットボードであってよい。   The device board 80 mounts the device under test 200. The device board 80 may be a socket board provided with a socket that is electrically connected to the device under test 200 and wiring that is electrically connected to each terminal of the device under test 200 via the socket.

デバイスボード８０は、出力部２０および比較部３０に対して交換可能に接続される。例えば試験装置は、出力部２０および比較部３０が設けられる試験ボードを有し、デバイスボード８０は、試験ボードに対して交換可能に接続される。試験ボードおよびデバイスボード８０は、着脱可能なコネクタ等により電気的に接続されてよい。   The device board 80 is connected to the output unit 20 and the comparison unit 30 in a replaceable manner. For example, the test apparatus includes a test board on which the output unit 20 and the comparison unit 30 are provided, and the device board 80 is connected to the test board in a replaceable manner. The test board and device board 80 may be electrically connected by a detachable connector or the like.

デバイスボード８０は、予め定められた品種の被試験デバイス２００を載置する。つまりデバイスボード８０は、被試験デバイス２００の品種毎に準備され、試験すべき被試験デバイス２００の品種に応じて交換される。被試験デバイス２００の品種は、被試験デバイス２００のピン配列に応じて分類されてよく、また、被試験デバイス２００が入出力する信号の基準レベル（H論理の電圧、L論理の電圧、または、中心電圧等）に応じて分類されてもよい。   The device board 80 mounts a device under test 200 of a predetermined type. That is, the device board 80 is prepared for each type of device under test 200 and is exchanged according to the type of device under test 200 to be tested. The types of the device under test 200 may be classified according to the pin arrangement of the device under test 200, and the reference level (H logic voltage, L logic voltage, or May be classified according to the center voltage or the like.

デバイスボード８０には、品種対応素子９０が設けられる。品種対応素子９０は、デバイスボード８０毎に異なる特性を有する。より具体的には、品種対応素子９０は、対応するデバイスボード８０に載置される被試験デバイス２００の品種に応じた特性を有する。ここで品種対応素子９０の特性とは、異なる特性値の品種対応素子９０が外部の回路に接続されることで、当該外部の回路が生成する電圧値が変化する、抵抗値等の電気的特性を指してよい。   The device board 80 is provided with a product type corresponding element 90. The product type corresponding element 90 has different characteristics for each device board 80. More specifically, the type corresponding element 90 has characteristics corresponding to the type of the device under test 200 placed on the corresponding device board 80. Here, the characteristics of the product corresponding element 90 are electrical characteristics such as a resistance value in which a voltage value generated by the external circuit changes when the product corresponding element 90 having a different characteristic value is connected to the external circuit. You may point to.

品種対応素子９０は、被試験デバイス２００とは電気的に分離されて設けられてよい。また、デバイスボード８０が同一品種の複数の被試験デバイス２００を載置する場合、品種対応素子９０は、複数の被試験デバイス２００に対して共通に設けられてよく、被試験デバイス２００毎に設けられてもよい。   The product type corresponding element 90 may be provided so as to be electrically separated from the device under test 200. When the device board 80 mounts a plurality of devices under test 200 of the same product type, the device corresponding to the product type 90 may be provided in common for the devices under test 200, and provided for each device under test 200. May be.

基準レベル生成部５０は、出力部２０および比較部３０に接続されたデバイスボード８０から、デバイスボード８０毎に予め定められた情報を取得し、当該情報に応じた基準レベルを生成する。当該情報は、例えばデバイスボード８０に設けられる受動素子の電気的な特性値である。また、情報の取得とは、当該受動素子に基準レベル生成部５０が電気的に接続されることで、基準レベル生成部５０の動作が当該受動素子の特性値によって変化することを指してよい。本例の基準レベル生成部５０は、出力部２０および比較部３０に接続されたデバイスボード８０に設けられた品種対応素子９０の特性に応じて、出力部２０が出力する電圧の基準レベルを生成する。   The reference level generation unit 50 acquires information predetermined for each device board 80 from the device board 80 connected to the output unit 20 and the comparison unit 30, and generates a reference level according to the information. The information is, for example, an electrical characteristic value of a passive element provided on the device board 80. The acquisition of information may refer to the operation of the reference level generation unit 50 being changed depending on the characteristic value of the passive element by electrically connecting the reference level generation unit 50 to the passive element. The reference level generation unit 50 of this example generates a reference level of the voltage output by the output unit 20 according to the characteristics of the product type corresponding element 90 provided on the device board 80 connected to the output unit 20 and the comparison unit 30. To do.

基準レベル生成部５０は、デバイスボード８０の外部に設けられ、品種対応素子９０に電気的に接続される。基準レベル生成部５０は、出力部２０および比較部３０と同一の試験ボードに設けられてよい。また、基準レベル生成部５０は、出力部２０および比較部３０と同一の半導体チップに設けられてよい。   The reference level generation unit 50 is provided outside the device board 80 and is electrically connected to the product type corresponding element 90. The reference level generation unit 50 may be provided on the same test board as the output unit 20 and the comparison unit 30. Further, the reference level generation unit 50 may be provided on the same semiconductor chip as the output unit 20 and the comparison unit 30.

以上の構成により、被試験デバイス２００の品種毎に交換されるデバイスボード８０に、被試験デバイス２００の品種に応じた特性の品種対応素子９０を設けることができる。このため、被試験デバイス２００の複数の品種に対して共通に設けられる基準レベル生成部５０は、多ビットのＤＡコンバータ等を有さずとも、被試験デバイス２００の品種毎に異なる基準レベルを容易に生成することができる。   With the configuration described above, the device corresponding to the product type 90 having characteristics corresponding to the product type of the device under test 200 can be provided on the device board 80 exchanged for each product type of the device under test 200. For this reason, the reference level generator 50 provided in common for a plurality of types of the device under test 200 can easily set different reference levels for each type of the device under test 200 without having a multi-bit DA converter or the like. Can be generated.

図２は、基準レベル生成部５０の構成例を示す。なお、本例における品種対応素子９０は、対応する被試験デバイス２００の品種に応じた抵抗値の第１抵抗９２を含む。より具体的には、第１抵抗９２の抵抗値は、被試験デバイス２００に入力すべき信号の基準レベルに応じて定められる。本例の第１抵抗９２の一端は接地され、他端が基準レベル生成部５０に接続される。   FIG. 2 shows a configuration example of the reference level generation unit 50. The type corresponding element 90 in this example includes a first resistor 92 having a resistance value corresponding to the type of the corresponding device under test 200. More specifically, the resistance value of the first resistor 92 is determined according to the reference level of the signal to be input to the device under test 200. One end of the first resistor 92 in this example is grounded, and the other end is connected to the reference level generation unit 50.

基準レベル生成部５０は、第１抵抗９２の抵抗値に応じた基準レベルを生成する。本例の基準レベル生成部５０は、電圧源５２、第２抵抗５４、第１増幅器５６、第２増幅器５８、および、増幅率制御部６０を有する。電圧源５２は、予め定められた電源電圧を出力する。一例として、生成すべき１．５Ｖ程度の基準レベルに対して、当該電源電圧は、０．５Ｖ程度の電圧であってよい。   The reference level generation unit 50 generates a reference level according to the resistance value of the first resistor 92. The reference level generation unit 50 of this example includes a voltage source 52, a second resistor 54, a first amplifier 56, a second amplifier 58, and an amplification factor control unit 60. The voltage source 52 outputs a predetermined power supply voltage. As an example, for a reference level of about 1.5V to be generated, the power supply voltage may be a voltage of about 0.5V.

第２抵抗５４は、接地電位から見て第１抵抗９２と直列に接続される。第１増幅器５６は、第１抵抗９２および第２抵抗５４の抵抗比に応じた増幅率で、電源電圧を増幅して出力する。本例の第１増幅器５６は、正側入力端子に電圧源５２が接続され、負側入力端子および出力端子の間に第１増幅器５６と並列に第２抵抗５４が接続される、非反転増幅器である。   The second resistor 54 is connected in series with the first resistor 92 as viewed from the ground potential. The first amplifier 56 amplifies and outputs the power supply voltage with an amplification factor corresponding to the resistance ratio of the first resistor 92 and the second resistor 54. In the first amplifier 56 of this example, the voltage source 52 is connected to the positive input terminal, and the second resistor 54 is connected in parallel with the first amplifier 56 between the negative input terminal and the output terminal. It is.

第１増幅器５６が出力する電圧Ｖｏは、電圧源５２が出力する電源電圧をＶｒｅｆ、第１抵抗９２の抵抗値をＲ１、第２抵抗５４の抵抗値をＲ２とすると、下式で与えられる。
Ｖｏ＝Ｖｒｅｆ×（Ｒ１＋Ｒ２）／Ｒ１
第１抵抗９２の抵抗値Ｒ１は、上式で与えられる電圧Ｖｏが、対応する被試験デバイス２００に入力すべき信号の基準レベルと等しくなるように設定される。 The voltage Vo output from the first amplifier 56 is given by the following equation, where Vref is the power supply voltage output from the voltage source 52, R1 is the resistance value of the first resistor 92, and R2 is the resistance value of the second resistor 54.
Vo = Vref × (R1 + R2) / R1
The resistance value R1 of the first resistor 92 is set so that the voltage Vo given by the above equation is equal to the reference level of the signal to be input to the corresponding device under test 200.

第２増幅器５８は、第１増幅器５６が出力する電圧を、予め設定される複数種類の増幅率のいずれかで増幅して、ドライバ２２に基準レベルとして供給する。例えば第２増幅器５８には、被試験デバイス２００の量産試験時に用いられる複数種類の基準レベルを発生するのに用いる複数種類の増幅率が設定される。第２増幅器５８に設定される増幅率には、１倍、１倍より大きい所定の増幅率、および、１倍より小さい所定の増幅率の少なくとも３種類を含んでよい。   The second amplifier 58 amplifies the voltage output from the first amplifier 56 with any of a plurality of preset amplification factors, and supplies the amplified voltage to the driver 22 as a reference level. For example, the second amplifier 58 is set with a plurality of types of amplification factors used to generate a plurality of types of reference levels used during a mass production test of the device under test 200. The amplification factor set in the second amplifier 58 may include at least three types of a predetermined amplification factor that is 1 ×, a predetermined amplification factor that is greater than 1 ×, and a predetermined amplification factor that is less than 1 ×.

第２増幅器５８に設定される複数種類の増幅率は、被試験デバイス２００を複数のクラスに選別する場合において、各クラスの境界となる基準レベルを生成する増幅率であってよい。一例として、第２増幅器５８には、１１０％から９０％までの範囲で５％刻みの５種類の増幅率が設定される。   The plurality of types of amplification factors set in the second amplifier 58 may be amplification factors that generate reference levels serving as boundaries between classes when the device under test 200 is selected into a plurality of classes. As an example, in the second amplifier 58, five types of amplification factors of 5% are set in a range from 110% to 90%.

また、第２増幅器５８に設定される１倍の増幅率は、被試験デバイス２００に印加すべき基準レベルの代表値（ＴＹＰ値）に対応してよい。また、第２増幅器５８に設定される１倍より大きい所定の増幅率は、被試験デバイス２００に印加すべき基準レベルの代表値（ＴＹＰ値）に対する、被試験デバイス２００の動作を保証する仕様範囲の上限（ＭＡＸ値）の比率（ＭＡＸ値／ＴＹＰ値）であってよい。同様に、１倍より小さい所定の増幅率は、被試験デバイス２００に印加すべき基準レベルの代表値（ＴＹＰ値）に対する、被試験デバイス２００の動作を保証する仕様範囲の下限（ＭＩＮ値）の比率（ＭＩＮ値／ＴＹＰ値）であってよい。   Further, the 1 × amplification factor set in the second amplifier 58 may correspond to a representative value (TYP value) of a reference level to be applied to the device under test 200. A predetermined amplification factor larger than 1 set in the second amplifier 58 is a specification range that guarantees the operation of the device under test 200 with respect to the representative value (TYP value) of the reference level to be applied to the device under test 200. The ratio (MAX value / TYP value) of the upper limit (MAX value). Similarly, the predetermined amplification factor smaller than 1 times the lower limit (MIN value) of the specification range that guarantees the operation of the device under test 200 with respect to the representative value (TYP value) of the reference level to be applied to the device under test 200. It may be a ratio (MIN value / TYP value).

増幅率制御部６０は、第２増幅器５８における複数種類の増幅率のいずれかを選択して、第２増幅器５８における増幅率を制御する。増幅率制御部６０は、被試験デバイス２００の試験において印加すべき基準レベルに応じて、第２増幅器５８における増幅率を選択する。例えば増幅率制御部６０は、被試験デバイス２００に対して、仕様範囲のＭＡＸ値の基準レベルの信号を印加して試験する場合、当該ＭＡＸ値に応じた増幅率を選択する。増幅率制御部６０にいずれの増幅率を選択させるかは、試験装置１００に格納される試験プログラム等に基づいて、試験装置１００の制御装置が設定してよい。   The amplification factor control unit 60 selects any one of a plurality of types of amplification factors in the second amplifier 58 and controls the amplification factor in the second amplifier 58. The amplification factor controller 60 selects the amplification factor in the second amplifier 58 according to the reference level to be applied in the test of the device under test 200. For example, when testing the device under test 200 by applying a signal at the reference level of the MAX value in the specification range to the device under test 200, the amplification factor control unit 60 selects an amplification factor according to the MAX value. The control device of the test apparatus 100 may set which gain is selected by the gain control unit 60 based on a test program or the like stored in the test apparatus 100.

第２増幅器５８は、第１増幅器５６と同様に非反転増幅器であってよい。第２増幅器５８は、増幅率を決定する２つの抵抗の少なくとも一方が、複数種類の抵抗から選択可能であってよい。増幅率制御部６０は、当該複数種類の抵抗のいずれかを選択することで、第２増幅器５８における増幅率を選択する。   Similar to the first amplifier 56, the second amplifier 58 may be a non-inverting amplifier. In the second amplifier 58, at least one of the two resistors that determine the amplification factor may be selectable from a plurality of types of resistors. The amplification factor control unit 60 selects the amplification factor in the second amplifier 58 by selecting one of the plurality of types of resistors.

このような構成により、デバイスボード８０毎に設けられた第１抵抗９２の特性に基づいて、被試験デバイス２００の品種に応じた基準レベルを容易に生成することができる。また、ドライバ２２に供給する基準レベルの値を数種類の範囲で限定的に変化させる第２増幅器５８を設けることで、回路規模をさほど増大させずに、量産試験等において要求される複数種類の基準レベルを生成することができる。   With such a configuration, a reference level corresponding to the type of device under test 200 can be easily generated based on the characteristics of the first resistor 92 provided for each device board 80. Further, by providing the second amplifier 58 that changes the reference level value supplied to the driver 22 in a limited range within several types, a plurality of types of standards required in a mass production test or the like can be achieved without increasing the circuit scale. Levels can be generated.

また、基準レベル生成部５０は、ドライバ２２に供給した基準レベルに応じた参照レベルを更に生成して、比較部３０に供給してよい。例えば基準レベル生成部５０は、ドライバ２２に供給した基準レベルＶＩＨおよび基準レベルＶＩＬの中間レベルを、参照レベルとして比較部３０に供給する。基準レベルＶＩＬが接地レベルの場合、基準レベル生成部５０は、基準レベルＶＩＨに予め定められた係数（例えば０．５）を乗じた参照レベルを生成する。   The reference level generation unit 50 may further generate a reference level corresponding to the reference level supplied to the driver 22 and supply the reference level to the comparison unit 30. For example, the reference level generation unit 50 supplies an intermediate level between the reference level VIH and the reference level VIL supplied to the driver 22 to the comparison unit 30 as a reference level. When the reference level VIL is the ground level, the reference level generation unit 50 generates a reference level obtained by multiplying the reference level VIH by a predetermined coefficient (for example, 0.5).

図３は、基準レベル生成部５０の他の構成例を示す。本例の基準レベル生成部５０は、電流源６２、第２増幅器５８、および、増幅率制御部６０を有する。第２増幅器５８および増幅率制御部６０は、図２において同一の符号を付して説明した構成要素と同一の機能および構成を有してよい。   FIG. 3 shows another configuration example of the reference level generation unit 50. The reference level generation unit 50 of this example includes a current source 62, a second amplifier 58, and an amplification factor control unit 60. The second amplifier 58 and the amplification factor controller 60 may have the same functions and configurations as the components described with the same reference numerals in FIG.

電流源６２は、接地電位から見て第１抵抗９２と直列に接続され、予め定められた電流を第１抵抗９２に供給する。第２増幅器５８の正側入力端子は、電流源６２および第１抵抗９２の間の伝送路に接続されてよい。これにより基準レベル生成部５０は、第１抵抗９２における電圧降下に応じた基準レベルを生成する。このような構成によっても、デバイスボード８０毎に設けられた第１抵抗９２に基づいて、被試験デバイス２００の品種に応じた基準レベルを容易に生成することができる。   The current source 62 is connected in series with the first resistor 92 as viewed from the ground potential, and supplies a predetermined current to the first resistor 92. The positive input terminal of the second amplifier 58 may be connected to the transmission line between the current source 62 and the first resistor 92. As a result, the reference level generation unit 50 generates a reference level corresponding to the voltage drop in the first resistor 92. Also with such a configuration, a reference level corresponding to the type of device under test 200 can be easily generated based on the first resistor 92 provided for each device board 80.

図４は、基準レベル生成部５０の他の構成例を示す。本例の基準レベル生成部５０は、第２抵抗５４、第２増幅器５８、および、増幅率制御部６０を有する。第２増幅器５８および増幅率制御部６０は、図２において同一の符号を付して説明した構成要素と同一の機能および構成を有してよい。   FIG. 4 shows another configuration example of the reference level generation unit 50. The reference level generation unit 50 of this example includes a second resistor 54, a second amplifier 58, and an amplification factor control unit 60. The second amplifier 58 and the amplification factor controller 60 may have the same functions and configurations as the components described with the same reference numerals in FIG.

第２抵抗５４は、予め定められた電圧レベルおよび接地レベルの間で、第１抵抗９２と直列に接続される。第２増幅器５８の正側入力端子は、第１抵抗９２および第２抵抗５４の間の伝送路に接続されてよい。これにより基準レベル生成部５０は、第１抵抗９２および第２抵抗５４の抵抗比に応じた基準レベルを生成する。このような構成によっても、デバイスボード８０毎に設けられた第１抵抗９２に基づいて、被試験デバイス２００の品種に応じた基準レベルを容易に生成することができる。   The second resistor 54 is connected in series with the first resistor 92 between a predetermined voltage level and ground level. The positive input terminal of the second amplifier 58 may be connected to the transmission path between the first resistor 92 and the second resistor 54. As a result, the reference level generation unit 50 generates a reference level according to the resistance ratio of the first resistor 92 and the second resistor 54. Also with such a configuration, a reference level corresponding to the type of device under test 200 can be easily generated based on the first resistor 92 provided for each device board 80.

図５は、被試験デバイス２００の設計時の試験および量産時の試験を説明する図である。図５において横軸は被試験デバイス２００の動作レートを示しており、縦軸は被試験デバイス２００に入力する試験信号の基準レベルを示す。   FIG. 5 is a diagram for explaining a test at the time of designing the device under test 200 and a test at the time of mass production. In FIG. 5, the horizontal axis represents the operation rate of the device under test 200, and the vertical axis represents the reference level of the test signal input to the device under test 200.

被試験デバイス２００の設計時においては、被試験デバイス２００の動作をより詳細に解析するべく、被試験デバイス２００の動作レートおよび試験信号の基準レベルを高精細な分解能で変化させて試験することが好ましい。例えば、ＴＹＰ値が１．３５Ｖ−１．５Ｖ程度のＳＤＲＡＭを設計する場合においては、試験信号の基準レベルを０．０２５Ｖ程度の分解能で１．０Ｖ〜２．０Ｖ程度の範囲で変化させて、被試験デバイス２００が正常に動作するか否かを解析することが好ましい。   At the time of designing the device under test 200, in order to analyze the operation of the device under test 200 in more detail, the operation rate of the device under test 200 and the reference level of the test signal may be changed with high resolution. preferable. For example, when designing an SDRAM having a TYP value of about 1.35V-1.5V, the reference level of the test signal is changed in a range of about 1.0V to 2.0V with a resolution of about 0.025V, It is preferable to analyze whether the device under test 200 operates normally.

図５に示した設計時の試験の例では、実線よりも左側の領域で被試験デバイス２００が正常に動作せず、実線よりも右側の領域（パス領域）で被試験デバイス２００が正常に動作した結果を示す。設計時の試験では、試験信号の基準レベルを高精細に変化させるので、設計時の試験を行う試験装置は、多ビットのＤＡコンバータ等を備えることが好ましい。   In the design test example shown in FIG. 5, the device under test 200 does not operate normally in the region on the left side of the solid line, and the device under test 200 operates normally in the region on the right side (pass region) of the solid line. The results are shown. In the test at the time of design, the reference level of the test signal is changed with high definition. Therefore, it is preferable that the test apparatus for performing the test at the time of design includes a multi-bit DA converter or the like.

これに対し、量産時の試験では、基準レベル生成部５０は、被試験デバイス２００を良品および不良品に選別する境界条件の基準レベルを生成できればよい。また、量産時の試験において、被試験デバイス２００を複数のクラスに選別する場合、基準レベル生成部５０は、各クラスの境界条件の基準レベル（ＶＡ、ＶＢ、ＶＣ）を生成できればよい。このため、図１から図４に関連して説明したように、多ビットのＤＡコンバータを有さない簡易な基準レベル生成部５０により、多様な品種の被試験デバイス２００の量産試験等を精度よく行うことができる。   On the other hand, in the test at the time of mass production, the reference level generation unit 50 only needs to be able to generate the reference level of the boundary condition for selecting the device under test 200 as a non-defective product and a defective product. Further, when the device under test 200 is selected into a plurality of classes in a test at the time of mass production, the reference level generation unit 50 only needs to be able to generate reference levels (VA, VB, VC) of boundary conditions of each class. Therefore, as described with reference to FIGS. 1 to 4, a simple reference level generation unit 50 that does not have a multi-bit DA converter can accurately perform a mass production test of a device under test 200 of various varieties. It can be carried out.

図６は、試験装置１００の他の構成例を示す。本例の試験装置１００は、パターン発生部１０、出力部２０、ドライバ２２、比較部３０、判定部４０、基準レベル生成部５０、および、デバイスボード８０を備える。パターン発生部１０、ドライバ２２、比較部３０、判定部４０、および、デバイスボード８０は、図１において同一の符号を付して説明した構成要素と同一の機能および構成を有してよい。   FIG. 6 shows another configuration example of the test apparatus 100. The test apparatus 100 of this example includes a pattern generation unit 10, an output unit 20, a driver 22, a comparison unit 30, a determination unit 40, a reference level generation unit 50, and a device board 80. The pattern generation unit 10, the driver 22, the comparison unit 30, the determination unit 40, and the device board 80 may have the same functions and configurations as the components described with the same reference numerals in FIG.

本例の出力部２０は、電源部２４を有する。電源部２４は、被試験デバイス２００の電源端子に印加する電源電圧ＶＤＤを出力する。基準レベル生成部５０は、接続されるデバイスボード８０に設けられた品種対応素子９０の特性に応じた基準レベルを生成する。基準レベル生成部５０は、当該基準レベルに応じて、電源部２４が出力する電源電圧ＶＤＤの電圧レベルを制御する。電源部２４は、基準レベル生成部５０から与えられる電圧に応じて出力電圧が制御される可変電源であってよい。   The output unit 20 of this example includes a power supply unit 24. The power supply unit 24 outputs the power supply voltage VDD applied to the power supply terminal of the device under test 200. The reference level generation unit 50 generates a reference level according to the characteristics of the product type corresponding element 90 provided on the connected device board 80. The reference level generation unit 50 controls the voltage level of the power supply voltage VDD output from the power supply unit 24 according to the reference level. The power supply unit 24 may be a variable power supply whose output voltage is controlled according to the voltage supplied from the reference level generation unit 50.

このような構成により、被試験デバイス２００の品種毎に、要求される電源電圧ＶＤＤの電圧レベルが異なる場合であっても、被試験デバイス２００の品種に応じた電源電圧ＶＤＤを容易に生成することができる。なお、本例のドライバ２２に対しても、品種対応素子９０の特性に応じた基準レベルが供給されてよい。この場合、品種対応素子９０は、ドライバ２２および電源部２４に対して共通に設けられてよく、別個に設けられてもよい。また、基準レベル生成部５０は、ドライバ２２および電源部２４に対して別個に設けられてよい。   With such a configuration, the power supply voltage VDD corresponding to the type of the device under test 200 can be easily generated even when the required power supply voltage VDD has a different voltage level for each type of the device under test 200. Can do. A reference level corresponding to the characteristics of the product type corresponding element 90 may be supplied to the driver 22 of this example. In this case, the product corresponding element 90 may be provided in common for the driver 22 and the power supply unit 24, or may be provided separately. The reference level generation unit 50 may be provided separately for the driver 22 and the power supply unit 24.

以上の例においては、品種対応素子９０として第１抵抗９２を例として説明した。ただし、品種対応素子９０は、抵抗素子に限定されるものではなく、基準レベル生成部５０に接続されることで、基準レベル生成部５０が生成する電圧レベルを変化させる素子であればよい。例えば品種対応素子９０は、被試験デバイス２００の品種に応じた電圧を出力する電圧源、アンプ等の能動素子であってもよい。また、品種対応素子９０は、図２に示した試験装置１００の構成における第２抵抗５４および第１増幅器５６を含んでよく、図４に示した試験装置１００の構成における第２抵抗５４を含んでもよい。この場合、基準レベル生成部５０は、これらの構成を含まない。   In the above example, the first resistor 92 has been described as an example of the product corresponding element 90. However, the product corresponding element 90 is not limited to a resistance element, and may be any element that changes the voltage level generated by the reference level generation unit 50 by being connected to the reference level generation unit 50. For example, the type corresponding element 90 may be an active element such as a voltage source or an amplifier that outputs a voltage corresponding to the type of the device under test 200. Further, the product corresponding element 90 may include the second resistor 54 and the first amplifier 56 in the configuration of the test apparatus 100 illustrated in FIG. 2, and includes the second resistor 54 in the configuration of the test apparatus 100 illustrated in FIG. 4. But you can. In this case, the reference level generation unit 50 does not include these configurations.

また、基準レベル生成部５０は、再構成可能なプログラマブルロジックデバイスに形成されてよい。本例の基準レベル生成部５０は、多ビットのＤＡコンバータを有さないので、比較的小規模なプログラマブルロジックデバイスに容易に構成することができる。当該プログラマブルロジックデバイスには、パターン発生部１０、出力部２０、比較部３０、および、判定部４０の少なくとも一部が更に形成されてよい。   Further, the reference level generation unit 50 may be formed in a reconfigurable programmable logic device. Since the reference level generation unit 50 of this example does not have a multi-bit DA converter, it can be easily configured in a relatively small programmable logic device. In the programmable logic device, at least a part of the pattern generation unit 10, the output unit 20, the comparison unit 30, and the determination unit 40 may be further formed.

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。   As mentioned above, although this invention was demonstrated using embodiment, the technical scope of this invention is not limited to the range as described in the said embodiment. It will be apparent to those skilled in the art that various modifications or improvements can be added to the above-described embodiment. It is apparent from the scope of the claims that the embodiments added with such changes or improvements can be included in the technical scope of the present invention.

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。   The order of execution of each process such as operations, procedures, steps, and stages in the apparatus, system, program, and method shown in the claims, the description, and the drawings is particularly “before” or “prior to”. It should be noted that the output can be realized in any order unless the output of the previous process is used in the subsequent process. Regarding the operation flow in the claims, the description, and the drawings, even if it is described using “first”, “next”, etc. for convenience, it means that it is essential to carry out in this order. It is not a thing.

１０・・・パターン発生部、２０・・・出力部、２２・・・ドライバ、２４・・・電源部、３０・・・比較部、４０・・・判定部、５０・・・基準レベル生成部、５２・・・電圧源、５４・・・第２抵抗、５６・・・第１増幅器、５８・・・第２増幅器、６０・・・増幅率制御部、６２・・・電流源、８０・・・デバイスボード、９０・・・品種対応素子、９２・・・第１抵抗、１００・・・試験装置、２００・・・被試験デバイス DESCRIPTION OF SYMBOLS 10 ... Pattern generation part, 20 ... Output part, 22 ... Driver, 24 ... Power supply part, 30 ... Comparison part, 40 ... Determination part, 50 ... Reference level generation part , 52 ... Voltage source, 54 ... Second resistor, 56 ... First amplifier, 58 ... Second amplifier, 60 ... Amplification control unit, 62 ... Current source, 80- ..Device board, 90 ... variety corresponding element, 92 ... first resistor, 100 ... test apparatus, 200 ... device under test

Claims (12)

被試験デバイスを試験する試験装置であって、
前記被試験デバイスに入力する電圧を出力する出力部と、
前記出力部に対して交換可能に接続され、前記被試験デバイスを載置するデバイスボードと、
前記出力部に接続された前記デバイスボードから、前記デバイスボード毎に予め定められた情報を取得し、当該情報に基づいて、前記出力部が出力する電圧の基準レベルを生成する基準レベル生成部と
を備える試験装置。 A test apparatus for testing a device under test,
An output unit for outputting a voltage input to the device under test;
A device board that is exchangeably connected to the output unit and on which the device under test is placed,
A reference level generation unit that acquires information predetermined for each device board from the device board connected to the output unit, and generates a reference level of a voltage output by the output unit based on the information; A test apparatus comprising: 前記デバイスボードに設けられ、前記デバイスボード毎に異なる特性を有する品種対応素子を更に備え、
前記基準レベル生成部は、前記出力部に接続された前記デバイスボードに設けられた前記品種対応素子の特性に応じて、前記出力部が出力する電圧の基準レベルを生成する
請求項１に記載の試験装置。 Provided in the device board, further comprising a variety corresponding element having different characteristics for each device board,
The reference level generation unit generates a reference level of a voltage output from the output unit according to characteristics of the device corresponding to the product type provided in the device board connected to the output unit. Test equipment. 前記デバイスボードは、予め定められた品種の前記被試験デバイスを載置し、且つ、前記被試験デバイスの品種毎に前記出力部に対して交換可能に接続され、
前記品種対応素子は、対応する前記被試験デバイスの品種に応じた特性を有する請求項２に記載の試験装置。 The device board is mounted with a predetermined type of the device under test, and is connected to the output unit in a replaceable manner for each type of the device under test,
3. The test apparatus according to claim 2, wherein the product type corresponding element has a characteristic corresponding to a product type of the corresponding device under test. 前記品種対応素子は、対応する前記被試験デバイスの品種に応じた抵抗値の第１抵抗を有し、
前記基準レベル生成部は、前記第１抵抗の抵抗値に応じた前記基準レベルを生成する
請求項３に記載の試験装置。 The type corresponding element has a first resistance having a resistance value corresponding to a type of the corresponding device under test,
The test apparatus according to claim 3, wherein the reference level generation unit generates the reference level according to a resistance value of the first resistor. 前記基準レベル生成部は、前記第１抵抗と直列に接続される第２抵抗を有し、前記第１抵抗および前記第２抵抗の抵抗比に応じた前記基準レベルを生成する
請求項４に記載の試験装置。 The reference level generation unit includes a second resistor connected in series with the first resistor, and generates the reference level according to a resistance ratio of the first resistor and the second resistor. Testing equipment. 前記基準レベル生成部は、
予め定められた電源電圧を出力する電圧源と、
前記第１抵抗および前記第２抵抗の抵抗比に応じた増幅率で、前記電源電圧を増幅して出力する第１増幅器と
を更に有する請求項５に記載の試験装置。 The reference level generator is
A voltage source for outputting a predetermined power supply voltage;
The test apparatus according to claim 5, further comprising: a first amplifier that amplifies and outputs the power supply voltage at an amplification factor according to a resistance ratio of the first resistor and the second resistor. 前記基準レベル生成部は、
前記第１増幅器が出力する電圧を、予め設定される複数種類の増幅率のいずれかで増幅して、前記出力部に供給する第２増幅器と、
前記第２増幅器における前記複数種類の増幅率のいずれかを選択して、前記第２増幅器における増幅率を制御する増幅率制御部と
を更に有する請求項６に記載の試験装置。 The reference level generator is
A second amplifier that amplifies the voltage output from the first amplifier at any of a plurality of preset amplification factors and supplies the amplified voltage to the output unit;
The test apparatus according to claim 6, further comprising: an amplification factor control unit that selects any of the plurality of types of amplification factors in the second amplifier and controls the amplification factor in the second amplifier. 前記基準レベル生成部は、予め定められた電流を前記第１抵抗に供給する電流源を有し、前記第１抵抗における電圧降下に応じて前記基準レベルを生成する
請求項４に記載の試験装置。 The test apparatus according to claim 4, wherein the reference level generation unit includes a current source that supplies a predetermined current to the first resistor, and generates the reference level according to a voltage drop in the first resistor. . 前記出力部は、前記被試験デバイスの信号端子に入力する信号を出力する
請求項１から８のいずれか一項に記載の試験装置。 The test apparatus according to claim 1, wherein the output unit outputs a signal input to a signal terminal of the device under test. 前記出力部は、前記被試験デバイスの電源端子に印加する電圧を出力する
請求項１から８のいずれか一項に記載の試験装置。 The test apparatus according to claim 1, wherein the output unit outputs a voltage applied to a power supply terminal of the device under test. 前記被試験デバイスの出力信号の電圧レベルと、予め設定される参照レベルとを比較して、前記出力信号の論理値を検出する比較部を更に備え、
前記基準レベル生成部は、前記基準レベルに応じた前記参照レベルを更に生成して、前記比較部に供給する
請求項１から９のいずれか一項に記載の試験装置。 Comparing the voltage level of the output signal of the device under test with a preset reference level, further comprising a comparator for detecting the logical value of the output signal;
The test apparatus according to claim 1, wherein the reference level generation unit further generates the reference level corresponding to the reference level and supplies the reference level to the comparison unit. 請求項１に記載の試験装置に用いられる前記デバイスボードであって、
前記デバイスボードは、前記デバイスボード毎に異なる特性を有し、前記基準レベル生成部に接続される品種対応素子を有し、
前記基準レベル生成部は、接続された前記品種対応素子の特性に応じて、前記基準レベルを生成するデバイスボード。 The device board used in the test apparatus according to claim 1,
The device board has different characteristics for each device board, and has a product corresponding element connected to the reference level generation unit,
The reference level generation unit is a device board that generates the reference level according to the characteristics of the connected device corresponding to the product type.
JP2010088588A 2010-04-07 2010-04-07 Test device and device board Ceased JP2011220762A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010088588A JP2011220762A (en) 2010-04-07 2010-04-07 Test device and device board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010088588A JP2011220762A (en) 2010-04-07 2010-04-07 Test device and device board

Publications (1)

Publication Number Publication Date
JP2011220762A true JP2011220762A (en) 2011-11-04

Family

ID=45037950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010088588A Ceased JP2011220762A (en) 2010-04-07 2010-04-07 Test device and device board

Country Status (1)

Country Link
JP (1) JP2011220762A (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5912067U (en) * 1982-07-15 1984-01-25 株式会社日立製作所 Printed circuit board identification device
JPH05259696A (en) * 1992-03-11 1993-10-08 Yamatake Honeywell Co Ltd Method of identifying board in assembly
JPH07262800A (en) * 1994-03-18 1995-10-13 Fujitsu Ltd Tester of multiport type memory
JP2000321332A (en) * 1999-05-11 2000-11-24 Hitachi Maxell Ltd Evaluation method and evaluation device of semiconductor device
JP2003166802A (en) * 2001-12-03 2003-06-13 Toyota Motor Corp Circuit device with terminal discriminating mountable vehicle type and mounting method therefor
JP2004257771A (en) * 2003-02-24 2004-09-16 Ono Sokki Co Ltd Burn-in apparatus
JP2006242638A (en) * 2005-03-01 2006-09-14 Matsushita Electric Ind Co Ltd Semiconductor test device
JP2007333685A (en) * 2006-06-19 2007-12-27 Matsushita Electric Ind Co Ltd Failure inspection apparatus

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5912067U (en) * 1982-07-15 1984-01-25 株式会社日立製作所 Printed circuit board identification device
JPH05259696A (en) * 1992-03-11 1993-10-08 Yamatake Honeywell Co Ltd Method of identifying board in assembly
JPH07262800A (en) * 1994-03-18 1995-10-13 Fujitsu Ltd Tester of multiport type memory
JP2000321332A (en) * 1999-05-11 2000-11-24 Hitachi Maxell Ltd Evaluation method and evaluation device of semiconductor device
JP2003166802A (en) * 2001-12-03 2003-06-13 Toyota Motor Corp Circuit device with terminal discriminating mountable vehicle type and mounting method therefor
JP2004257771A (en) * 2003-02-24 2004-09-16 Ono Sokki Co Ltd Burn-in apparatus
JP2006242638A (en) * 2005-03-01 2006-09-14 Matsushita Electric Ind Co Ltd Semiconductor test device
JP2007333685A (en) * 2006-06-19 2007-12-27 Matsushita Electric Ind Co Ltd Failure inspection apparatus

Similar Documents

Publication Publication Date Title
TWI439706B (en) Apparatus for measuring leakage current of a capacitive component
JP5279724B2 (en) Test apparatus and calibration method
US7471092B2 (en) Test apparatus and test method
US9488674B2 (en) Testing device and a circuit arrangement
JP5183447B2 (en) Test apparatus and diagnostic method
US8604765B2 (en) Resistance simulation and common mode rejection for digital source-measure units
US7317324B2 (en) Semiconductor integrated circuit testing device and method
US8860455B2 (en) Methods and systems to measure a signal on an integrated circuit die
CN106233150B (en) Circuit for protecting test instrument
US10838000B2 (en) Method and apparatus for simultaneously testing a component at multiple frequencies
JP2009038770A (en) Testing apparatus and manufacturing method
US8723711B1 (en) Stair-step voltage ramp module including programmable gain amplifier
TWI739154B (en) Slew rate programming in automatic test equipment (ate)
JP2005195600A (en) Apparatus for generating test stimulation signal with current source irrelevant to internal impedance change of device to be tested
US9625520B2 (en) Latch-up test device and method for testing wafer under test
US7400995B2 (en) Device and method for testing integrated circuits
JP2011220762A (en) Test device and device board
CN215678646U (en) Test system of PWM circuit
CN108572273A (en) Low current measuring circuit and its measurement method
US9729163B1 (en) Apparatus and method for in situ analog signal diagnostic and debugging with calibrated analog-to-digital converter
JP2005122497A (en) Test circuit preparing method using analog function description
WO2002046785A1 (en) Semiconductor test equipment and its preventive maintenance method
CN108254672B (en) Improved pseudo-four-wire test method and test structure thereof
EP3112885A1 (en) Devices and methods for testing integrated circuits
JP2013238461A (en) Testing device, testing method, and device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140507

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20140930