JP2011216951A - Current control circuit - Google Patents
Current control circuit Download PDFInfo
- Publication number
- JP2011216951A JP2011216951A JP2010080389A JP2010080389A JP2011216951A JP 2011216951 A JP2011216951 A JP 2011216951A JP 2010080389 A JP2010080389 A JP 2010080389A JP 2010080389 A JP2010080389 A JP 2010080389A JP 2011216951 A JP2011216951 A JP 2011216951A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- component
- preparation
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、光信号を光電変換して信号電流を抽出する電流制御回路に関する。 The present invention relates to a current control circuit that photoelectrically converts an optical signal and extracts a signal current.
光信号は、フォトダイオードなどの光デバイスにより電流信号(I)に光電変換される。電流信号(I)はトランス・インピーダンス・アンプ(Trans Impedance Amplifier:以下、「TIA」とよぶ)などの電流電圧変換デバイスにより電圧信号(V)に変換される。 The optical signal is photoelectrically converted into a current signal (I) by an optical device such as a photodiode. The current signal (I) is converted into a voltage signal (V) by a current-voltage conversion device such as a trans-impedance amplifier (hereinafter referred to as “TIA”).
通常、フォトダイオードへの入射光には光信号成分のみならず、室内灯や太陽光などによる外乱光成分も含まれる。入射光をそのまま光電変換すると、光信号成分だけでなく外乱光成分も光電変換することになるため、TIAのダイナミックレンジを大きく確保しておかなければならない。外乱光成分は不要成分であるため、入射光から外乱光成分を除去して、光信号成分のみに対応する電流信号を生成することが望ましい。 Usually, the incident light to the photodiode includes not only an optical signal component but also a disturbance light component due to room light or sunlight. If the incident light is photoelectrically converted as it is, not only the optical signal component but also the disturbance light component is photoelectrically converted, so a large dynamic range of the TIA must be ensured. Since the disturbance light component is an unnecessary component, it is desirable to remove the disturbance light component from the incident light and generate a current signal corresponding to only the optical signal component.
図6は、従来の交流増幅器の回路図である。図6は、特許文献1の第1図に対応する。この交流増幅器は、フォトダイオードFD1、FD2とカレントミラー回路ICM1を含む。フォトダイオードFD1から電流I1が生成され、電流I3としてミラーされる。電流I1は、外乱光成分に対応する直流成分と光信号成分に対応する交流成分を含む。キャパシタC2のフィルタ効果により、電流I3は直流成分(外乱光成分)のみである。一方、フォトダイオードFD2から電流I1と等しい電流I2が生成される。カレントミラー回路ICM1の出力電流I4=I2(交流成分+直流成分)−I3(直流成分)であるから、カレントミラー回路ICM1からは交流成分(光信号成分)のみが出力される。 FIG. 6 is a circuit diagram of a conventional AC amplifier. FIG. 6 corresponds to FIG. This AC amplifier includes photodiodes FD1 and FD2 and a current mirror circuit ICM1. A current I1 is generated from the photodiode FD1 and is mirrored as a current I3. The current I1 includes a direct current component corresponding to the disturbance light component and an alternating current component corresponding to the optical signal component. Due to the filter effect of the capacitor C2, the current I3 is only a DC component (disturbance light component). On the other hand, a current I2 equal to the current I1 is generated from the photodiode FD2. Since the output current I4 of the current mirror circuit ICM1 = I2 (AC component + DC component) −I3 (DC component), only the AC component (optical signal component) is output from the current mirror circuit ICM1.
この回路はフォトダイオードを2つ設けるため、回路規模が大きくなりやすい。また、直流成分(外乱光成分)を含む電流I1と電流I2が同時に流れるため、消費電力の面でも好ましくない。 Since this circuit is provided with two photodiodes, the circuit scale tends to increase. Further, since the current I1 and the current I2 including a direct current component (disturbance light component) flow simultaneously, it is not preferable in terms of power consumption.
特許文献1の第2図には、フォトダイオードを1つだけ使うタイプの交流増幅器も開示されている。しかし、第2図の交流増幅器は、カレントミラー回路を3組も備えており、やはり小型化しにくい構成となっている。また、直流成分を含む電流が複数の経路に同時に流れるため、消費電力が大きくなりやすい。
FIG. 2 of
本発明は、上記課題に鑑みて完成された発明であり、その主たる目的は、小規模、低消費電力にて信号電流を抽出する電流制御回路を提供することにある。 The present invention has been completed in view of the above problems, and a main object thereof is to provide a current control circuit that extracts a signal current with a small scale and low power consumption.
本発明に係る電流制御回路は、電流源、準備回路および除去回路と、準備期間において準備回路に電流源から第1の電流を供給し、受信期間において除去回路と電流源とを接続する経路に電流源から第2の電流を供給する制御回路を備える。準備回路は、準備期間において第1の電流に含まれる直流成分により充電され、除去回路は、受信期間において、充電により保持されている直流成分を第2の電流から差し引くことにより、交流成分を抽出する。 The current control circuit according to the present invention has a current source, a preparation circuit, a removal circuit, and a path for supplying the first current from the current source to the preparation circuit in the preparation period and connecting the removal circuit and the current source in the reception period. A control circuit is provided for supplying a second current from the current source. The preparation circuit is charged with the direct current component included in the first current during the preparation period, and the removal circuit extracts the alternating current component by subtracting the direct current component retained by the charge from the second current during the reception period. To do.
このような態様によれば、直流成分に交流成分が重畳された電流が供給される状況において、準備期間において直流成分の大きさを計測・保持しておくことにより、受信期間において交流成分を抽出しやすくなる。また、直流成分は準備回路と除去回路に交互に流れるため、回路全体としての消費電力を抑制しやすくなる。特に、外乱により発生する直流成分と交流成分として示される信号電流を分離する場合に有効である。なお、「電流源から供給する」とは、電流源から見たときの流出方向のみに電流の流れる方向を限定する意味ではなく、流入方向も含む。 According to such an aspect, in a situation where a current in which an AC component is superimposed on a DC component is supplied, the AC component is extracted during the reception period by measuring and holding the magnitude of the DC component during the preparation period. It becomes easy to do. In addition, since the direct current component alternately flows through the preparation circuit and the removal circuit, it becomes easy to suppress power consumption of the entire circuit. In particular, it is effective when separating a DC component generated by a disturbance and a signal current indicated as an AC component. “Supplying from the current source” does not mean that the direction of current flow is limited only to the outflow direction when viewed from the current source, but also includes the inflow direction.
準備回路は、直流成分によりキャパシタを充電し、除去回路は、キャパシタが保持する電圧により発生する直流成分を電流から差し引くことにより交流成分を分離してもよい。また、制御回路は、準備期間においては電流源と準備回路を接続すると共に準備回路と除去回路の接続を遮断し、受信期間においては電流源と除去回路を接続すると共に準備回路と除去回路を接続してもよい。 The preparatory circuit may charge the capacitor with a DC component, and the removal circuit may separate the AC component by subtracting the DC component generated by the voltage held by the capacitor from the current. In addition, the control circuit connects the current source and the preparation circuit during the preparation period and cuts off the connection between the preparation circuit and the removal circuit, and connects the current source and the removal circuit and connects the preparation circuit and the removal circuit during the reception period. May be.
電流源は受光素子であってもよい。そして、この受光素子は照射光に応じて第1および第2の電流を発生させてもよい。 The current source may be a light receiving element. The light receiving element may generate first and second currents according to the irradiation light.
直流成分は環境光により発生する電流成分であってもよい。また、交流成分は光信号により発生する電流成分であってもよい。更に、除去回路の後段に、交流成分を電圧変換するための電圧変換回路を備えてもよい。 The direct current component may be a current component generated by ambient light. The alternating current component may be a current component generated by an optical signal. Further, a voltage conversion circuit for converting the AC component into a voltage may be provided after the removal circuit.
本発明によれば、小規模・低消費電力にて信号電流を抽出可能な電流制御回路を実現しやすくなる。 According to the present invention, it becomes easy to realize a current control circuit capable of extracting a signal current with a small scale and low power consumption.
以下、添付図面を参照しながら、本発明の好ましい実施形態を説明する。 Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.
[第1実施形態]
図1は、第1実施形態における電流制御回路100の回路図である。電流制御回路100は、準備回路102、制御回路104、除去回路106、変換回路108およびフォトダイオードPD(受光素子)を含む。フォトダイオードPDは、スイッチSW1により準備回路102と除去回路106のいずれかと接続され、電流源として機能する。また、準備回路102と除去回路106は、スイッチSW2により接続または遮断される。制御回路104は、スイッチSW1、SW2を制御する。
[First Embodiment]
FIG. 1 is a circuit diagram of a
準備回路102は、トランジスタTr1とキャパシタCを含む。本実施形態におけるトランジスタTr1はMOS(Metal Oxide Semiconductor)であり、ゲートとドレインがダイオード接続されている。トランジスタTr1のゲートは、キャパシタC1を介して接地される。トランジスタTr1のソースは接地され、ドレインは端子A、スイッチSW1を介してフォトダイオードPDと接続される。
The
除去回路106は、トランジスタTr2を含む。トランジスタTr1のゲートとトランジスタTr2のゲートは、スイッチSW2を介して接続される。トランジスタTr2のソースは接地される。トランジスタTr2のドレインは、端子B、スイッチSW1を介してフォトダイオードPDと接続され、かつ、変換回路108とも接続される。なお、トランジスタTr1とトランジスタTr2は、同一のゲート電圧に対して、同一のソース・ドレイン電流が流れるように構成されたトランジスタである。
The
変換回路108は、TIA110と抵抗Rを含む。この変換回路108に流れる電流I4がTIA110により電流電圧変換され、出力電圧VOUTとなる。
電流制御回路100は、少なくとも「準備モード」と「受信モード」という2つのモードを含む。準備モードは、外乱光の強さを検出し、これを記録しておくためのモードである。一方、受信モードとは、入射光から光信号成分(交流成分)を抽出するモードである。準備モードと受信モードは1秒以下の非常に短い時間で交互に切り替わる。本実施形態においては、100msecごとに切り替わるとして説明する。
The
準備モードにおいてはスイッチSW1は準備回路102側の端子Aと接続され、スイッチSW2はオフとなる。受信モードにおいてはスイッチSW1は除去回路106側の端子Bと接続され、スイッチSW2はオンとなる。
In the preparation mode, the switch SW1 is connected to the terminal A on the
電流制御回路100は、携帯情報端末などへの搭載が想定される。たとえば、店舗で音楽や画像などのデータを光信号として送出し、携帯情報端末でこれを受信することにより、光信号によるコンテンツのダウンロードが可能となる。ただし、光信号受信に際しては、太陽光や室内灯などの外乱光も検出されるため、このような外乱光成分を除去して本来の光信号成分のみを抽出できることが望ましい。特に、太陽光の光量は光信号の光量と比較して格段に大きいため、変換回路108で電圧VOUTを生成する前に、いいかえれば、電流段階で外乱光成分を除去しておく必要がある。以下、準備モードと受信モードそれぞれにおける回路動作について説明する。
The
<準備モード>
制御回路104は、スイッチSW1を準備回路102側のA端子と接続し、スイッチSW2をオフにする。フォトダイオードPDの入射光により、準備回路102には電流I1が流れる。フォトダイオードPDが発生させる電流は、外乱光成分(直流成分)と光信号成分(交流成分)を含む。キャパシタC1はローパスフィルタとして機能し、外乱光成分(直流成分)により充電される。除去回路106は、フォトダイオードPDや準備回路102から分離されているので動作しない。
<Preparation mode>
The
<受信モード>
制御回路104は、スイッチSW1を除去回路106側のB端子と接続し、スイッチSW2をオンにする。この結果、フォトダイオードPDと変換回路108は直接接続されることになる。フォトダイオードPDの入射光は外乱光成分と光信号成分が含まれるため、除去回路106への経路に流れる電流I3にも、外乱光成分(直流成分)と光信号成分(交流成分)が含まれる。一方、スイッチSW2がオンになるので、トランジスタTr2のゲート電位は、キャパシタC1の電位に等しくなる。この結果、トランジスタTr2には、直流成分(外乱光成分)に対応する電流I2が流れる。変換回路108に流れる電流I4=I3−I2である。電流I3は外乱光成分(直流成分)および光信号成分(交流成分)を含み、電流I2は外乱光成分(直流成分)のみを含むので、電流I4には光信号成分(交流成分)のみが含まれることになる。変換回路108は、交流成分のみを含む電流I4を電流電圧変換して電圧信号VOUTを出力する。なお、増幅不要であれば、変換回路108は、単なる抵抗回路でもよい。
<Reception mode>
The
図2は、電流制御回路100における入出力の変化を示すタイムチャートである。入射光は、光信号成分(交流成分)と外乱光成分(直流成分)を含む。外乱光成分は、厳密には、直流でなくてもよいが、準備モードの期間(以下、「準備期間」とよぶ)や受信モードの期間(以下、「受信期間」とよぶ)において直流と見なせる程度の低周波数成分であればよい。また、光信号成分(交流成分)は準備期間において交流と見なせる程度の高周波数成分である必要がある。このためには、準備期間の長さを適切に調整する必要がある。具体的には、制御回路104による切り替えタイミングやキャパシタC1の容量により調整できる。
FIG. 2 is a time chart showing input / output changes in the
図2においては、時刻t0〜時刻t1が準備期間、時刻t1〜時刻t2が受信期間、時刻t2〜t3が準備期間に対応する。本実施形態における電流制御回路100は、準備モードと受信モードを100msecごとに交互に繰り返す。実際には、受信期間が終了してから次の準備期間が開始するまでの間、電力をセーブするために休止期間を設ける場合もある。
In FIG. 2, time t0 to time t1 correspond to the preparation period, time t1 to time t2 correspond to the reception period, and time t2 to t3 correspond to the preparation period. The
準備モードにおいては、スイッチSW1がA端子に接続されスイッチSW2がオフとなる。このとき直流成分と交流成分を含む電流I1が流れる。一方、除去回路106は分離されるため、電流I2〜I4はゼロとなり、出力電圧VOUTもゼロとなる。準備回路102のキャパシタC1は、電流I1の外乱光成分(直流成分)によって充電される。
In the preparation mode, the switch SW1 is connected to the A terminal and the switch SW2 is turned off. At this time, a current I1 including a DC component and an AC component flows. On the other hand, since the
受信モードになると、スイッチSW1がB端子に接続されスイッチSW2がオンとなる。準備回路102には電流が供給されなくなるため、電流I1はゼロになる。一方、フォトダイオードPDと除去回路106、変換回路108が接続されるため、直流成分と交流成分を含む電流I3が流れる。また、直流成分のみを含む電流I2が流れる。この結果、交流成分、すなわち、光信号成分のみを含む電流I4が変換回路108に流れ、光信号成分のみを含む電圧信号VOUTが出力される。
In the reception mode, the switch SW1 is connected to the B terminal and the switch SW2 is turned on. Since no current is supplied to the
本実施形態における電流制御回路100によれば、変換回路108には光信号成分のみを含む電流I4が供給されるため、TIA110のダイナミックレンジを無駄なく利用できる。太陽光が強い環境で光信号を受信した場合でも、電流電圧変換をする前に外乱光成分(直流成分)を効果的に取り除くことができる。また、フォトダイオードPDを1つしか使用しないで済むため、低コストかつ小規模に構成可能である。
According to the
また、準備モードにおいては直流成分は電流I1に現れ、受信モードにおいては直流成分は電流I2、I3に現れている。電流I1と電流I2が同時に流れないため、消費電力を抑制しやすい構成となっている。図6に関連して説明した従来例のように2つのトランジスタQ3、Q4を常時有効にするのではなく、トランジスタTr1とトランジスタTr2を交互に動作させることにより、消費電力を低下させている。なお、トランジスタTr1、Tr2は、MOSではなくバイポーラトランジスタであってもよい。 In the preparation mode, the direct current component appears in the current I1, and in the reception mode, the direct current component appears in the currents I2 and I3. Since the current I1 and the current I2 do not flow at the same time, the power consumption is easily suppressed. Instead of always enabling the two transistors Q3 and Q4 as in the conventional example described with reference to FIG. 6, the power consumption is reduced by operating the transistors Tr1 and Tr2 alternately. The transistors Tr1 and Tr2 may be bipolar transistors instead of MOS.
キャパシタC1はローパスフィルタとしても、電圧保持用デバイスとしても機能する。このため、受信期間の長さとローパスフィルタとしてのカットオフ周波数等の設計条件に応じて、キャパシタC1の静電容量を決定する必要がある。なお、トランジスタTr1のゲート容量によりこのような設計条件を充足できるのならば、キャパシタC1を不使用としてもよい。 The capacitor C1 functions as both a low-pass filter and a voltage holding device. For this reason, it is necessary to determine the capacitance of the capacitor C1 according to the design conditions such as the length of the reception period and the cut-off frequency as the low-pass filter. Note that the capacitor C1 may be unused if such design conditions can be satisfied by the gate capacitance of the transistor Tr1.
外乱光が高速変化する環境は通常は想定しがたいため、準備モードから受信モードへの移行中に、直流成分の電流が変化することはほとんどなく、目的とする効果が得られる。また、準備モードから受信モードへの移行を高速で行う必要もない為、キャパシタC1によるスイッチSW1、SW2への遅延は、電流制御回路100の動作上、影響しない。
なお、図2では準備モードと受信モードが繰り返される態様を示しているが、繰り返しは必須条件ではなく、準備モードのあと受信モードを実行してそのまま処理を終了させてもよい。
Since the environment in which ambient light changes at high speed is usually difficult to imagine, the DC component current hardly changes during the transition from the preparation mode to the reception mode, and the intended effect can be obtained. Further, since it is not necessary to shift from the preparation mode to the reception mode at high speed, the delay to the switches SW1 and SW2 by the capacitor C1 does not affect the operation of the
Although FIG. 2 shows a mode in which the preparation mode and the reception mode are repeated, the repetition is not an essential condition, and the reception mode may be executed after the preparation mode and the processing may be terminated as it is.
[第2実施形態]
図3は、第2実施形態における電流制御回路112の回路図である。第2実施形態における電流制御回路112の構成は、スイッチSW2とキャパシタC1の位置関係を除けば、第1実施形態における電流制御回路100の構成と同一である。第2実施形態においては、トランジスタTr1は、スイッチSW2を介してキャパシタC1と接続される。
[Second Embodiment]
FIG. 3 is a circuit diagram of the
準備モードでは、スイッチSW1は端子Aに接続され、スイッチSW2はオンとなる。これにより、電流I1が流れ、キャパシタC1が充電される。このとき、トランジスタTr2にもゲート電圧が印加されるため、直流成分を含む電流I2が流れる。受信モードでは、スイッチSW1は端子Bに接続され、スイッチSW2はオフとなる。キャパシタC1が保持する電圧により、直流成分を含む電流I2が流れる。第1実施形態に比べると準備モードにおいても電流I2が流れるため消費電力が大きくなるが、受信モードにおいては電流I1をゼロにできるため、図6に関連して説明した従来構成に比べれば消費電力を抑制できる。 In the preparation mode, the switch SW1 is connected to the terminal A, and the switch SW2 is turned on. Thereby, the current I1 flows and the capacitor C1 is charged. At this time, since the gate voltage is also applied to the transistor Tr2, a current I2 including a DC component flows. In the reception mode, the switch SW1 is connected to the terminal B, and the switch SW2 is turned off. A current I2 including a DC component flows due to the voltage held by the capacitor C1. Compared with the first embodiment, the current I2 flows even in the preparation mode, so the power consumption increases. However, in the reception mode, the current I1 can be made zero, so that the power consumption is higher than that in the conventional configuration described with reference to FIG. Can be suppressed.
[第3実施形態]
図4は、第3実施形態における電流制御回路114の回路図である。第3実施形態における電流制御回路114は、第1実施形態における電流制御回路100にトランジスタTr3を追加した構成を有する。
[Third Embodiment]
FIG. 4 is a circuit diagram of the
第1実施形態における電流制御回路100の場合、トランジスタTr2の寄生容量の影響で回路の高周波特性が低下する可能性が考えられる。このような問題に対処するため、第3実施形態では、ゲート・ドレインを短絡したトランジスタTr3をトランジスタTr2のドレイン側に追加している。トランジスタTr3は、小サイズにて設計できるため、寄生容量成分を抑制し周波数特性を改善する上で有効に機能する。
In the case of the
[第4実施形態]
図5は、第4実施形態における電流制御回路116の回路図である。第1から第3実施形態では、フォトダイオードPDはアノードを接地するタイプとして説明した。第4実施形態においては、図5に示すように、カソードを電源VCCに接続して使用するタイプのフォトダイオードPDを使用可能である。
[Fourth Embodiment]
FIG. 5 is a circuit diagram of the
以上、本発明を実施の形態をもとに説明した。実施の形態は例示であり、いろいろな変形および変更が本発明の特許請求範囲内で可能なこと、またそうした変形例および変更も本発明の特許請求の範囲にあることは当業者に理解されるところである。従って、本明細書での記述および図面は限定的ではなく例証的に扱われるべきものである。 The present invention has been described based on the embodiments. It will be understood by those skilled in the art that the embodiments are illustrative, and that various modifications and changes are possible within the scope of the claims of the present invention, and that such modifications and changes are also within the scope of the claims of the present invention. By the way. Accordingly, the description and drawings herein are to be regarded as illustrative rather than restrictive.
100、112、114、116 電流制御回路、102 準備回路、104 制御回路、106 除去回路、108 変換回路、110 TIA、PD フォトダイオード、R 抵抗、SW1、SW2 スイッチ、Tr1〜Tr3 トランジスタ。 100, 112, 114, 116 Current control circuit, 102 preparation circuit, 104 control circuit, 106 removal circuit, 108 conversion circuit, 110 TIA, PD photodiode, R resistance, SW1, SW2 switch, Tr1-Tr3 transistors.
Claims (7)
準備期間において前記準備回路に前記電流源から第1の電流を供給し、受信期間において前記除去回路と前記電流源とを接続する経路に前記電流源から第2の電流を供給する制御回路と、を備え、
前記準備回路は、前記準備期間において前記第1の電流に含まれる直流成分により充電され、
前記除去回路は、前記受信期間において、前記第2の電流から前記充電された直流成分を差し引くことにより、前記第2の電流から交流成分を分離することを特徴とする電流制御回路。 A current source, a preparation circuit and a removal circuit;
A control circuit for supplying a first current from the current source to the preparation circuit in a preparation period and supplying a second current from the current source to a path connecting the removal circuit and the current source in a reception period; With
The preparation circuit is charged with a direct current component included in the first current in the preparation period,
The current removal circuit, wherein the removal circuit separates an alternating current component from the second current by subtracting the charged direct current component from the second current in the reception period.
前記除去回路は、前記キャパシタが保持する電圧により発生する前記直流成分を前記第2の電流から差し引くことを特徴とする請求項1に記載の電流制御回路。 The preparatory circuit charges a capacitor with the DC component,
The current control circuit according to claim 1, wherein the removal circuit subtracts the direct current component generated by the voltage held by the capacitor from the second current.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010080389A JP5526935B2 (en) | 2010-03-31 | 2010-03-31 | Current control circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010080389A JP5526935B2 (en) | 2010-03-31 | 2010-03-31 | Current control circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011216951A true JP2011216951A (en) | 2011-10-27 |
JP5526935B2 JP5526935B2 (en) | 2014-06-18 |
Family
ID=44946294
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010080389A Active JP5526935B2 (en) | 2010-03-31 | 2010-03-31 | Current control circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5526935B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8847140B2 (en) | 2012-03-07 | 2014-09-30 | Kabushiki Kaisha Toshiba | Light receiving circuit having an automatic threshold control circuit for forming and allowing electric current flowing between a second potential line and first and second connection points |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63258113A (en) * | 1987-04-15 | 1988-10-25 | Alps Electric Co Ltd | Photoelectric detection circuit |
JPH0432307A (en) * | 1990-05-29 | 1992-02-04 | Sharp Corp | Ac amplifier |
JPH0832364A (en) * | 1994-07-20 | 1996-02-02 | Matsushita Electric Ind Co Ltd | Optical pulse current detection circuit |
JPH10173449A (en) * | 1996-12-16 | 1998-06-26 | Sony Corp | Optical receiver circuit |
JP2001053331A (en) * | 1999-08-06 | 2001-02-23 | Sharp Corp | Photodetector |
-
2010
- 2010-03-31 JP JP2010080389A patent/JP5526935B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63258113A (en) * | 1987-04-15 | 1988-10-25 | Alps Electric Co Ltd | Photoelectric detection circuit |
JPH0432307A (en) * | 1990-05-29 | 1992-02-04 | Sharp Corp | Ac amplifier |
JPH0832364A (en) * | 1994-07-20 | 1996-02-02 | Matsushita Electric Ind Co Ltd | Optical pulse current detection circuit |
JPH10173449A (en) * | 1996-12-16 | 1998-06-26 | Sony Corp | Optical receiver circuit |
JP2001053331A (en) * | 1999-08-06 | 2001-02-23 | Sharp Corp | Photodetector |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8847140B2 (en) | 2012-03-07 | 2014-09-30 | Kabushiki Kaisha Toshiba | Light receiving circuit having an automatic threshold control circuit for forming and allowing electric current flowing between a second potential line and first and second connection points |
Also Published As
Publication number | Publication date |
---|---|
JP5526935B2 (en) | 2014-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5522818B2 (en) | Amplifier circuit | |
US10197420B2 (en) | Magnetic sensor circuit | |
KR20080079952A (en) | Optical receiver with threshold convergence, audio apparatus and communication apparatus using this | |
JP2009189006A (en) | Optical receiving circuit | |
US8493099B2 (en) | Sample and hold circuit and method for controlling same | |
CN107980208B (en) | Signal conversion circuit, heart rate sensor and electronic equipment | |
TWI223557B (en) | Method and apparatus of processing a pixel signal and imaging apparatus | |
JP4923308B2 (en) | Tracking and holding amplifier | |
JP5526935B2 (en) | Current control circuit | |
KR100803018B1 (en) | Pilot signal detecting circuit, and semiconductor integrated circuit incorporating that circuit | |
JP2003163843A (en) | Image read signal processor | |
US8446181B2 (en) | Sampling circuit and image signal amplifying circuit each including feedback clamp block and image sensor including the image signal amplifying circuit | |
EP3661054A1 (en) | Preamplifier circuit with floating transconductor | |
JP5964001B2 (en) | Power monitoring device and receiving device | |
JP2008167312A (en) | Optical signal receiving device | |
KR20110068613A (en) | Analog circuit with improved response speed feature | |
JP5723303B2 (en) | Light receiving circuit | |
US7965110B2 (en) | Sampler blocker protected against switching parasites | |
WO2022263047A1 (en) | Transimpedance amplifier circuit | |
JP2005286646A (en) | Optical receiver | |
US10146245B2 (en) | I-V converting module | |
JP4820138B2 (en) | Photoelectric conversion circuit | |
JP2004179998A (en) | Preamplifier | |
US7629567B2 (en) | Light receiving circuit having two switched photodiodes | |
JP6061587B2 (en) | Photoelectric conversion device, driving method of photoelectric conversion device, and imaging system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130125 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20130426 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130924 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140318 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140331 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Ref document number: 5526935 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |