JP2011211676A - Single clock sharing type computer system - Google Patents
Single clock sharing type computer system Download PDFInfo
- Publication number
- JP2011211676A JP2011211676A JP2010093503A JP2010093503A JP2011211676A JP 2011211676 A JP2011211676 A JP 2011211676A JP 2010093503 A JP2010093503 A JP 2010093503A JP 2010093503 A JP2010093503 A JP 2010093503A JP 2011211676 A JP2011211676 A JP 2011211676A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- computer
- frequency
- generated
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、音声映像信号処理コンピュータ装置および音声映像処理用外部接続機器に関する。 The present invention relates to an audio / video signal processing computer apparatus and an external connection device for audio / video processing.
コンピュータを構成するCPU(マイクロプロセッサ)や周辺インターフェース回路及び、それらに接続される外部機器はデジタル動作の基準となるクロックが用いられている。当該クロックは実用精度とコストの面で通常水晶振動子を用いて発生させPLLによる周波数変換回路により異なる周波数のクロックに変換されCPUと接続される回路で用いられているが、CPUや周辺インターフェース回路で使用されるクロックと周辺インターフェース回路に接続される音声録音再生機器や映像録画再生機器で使用されるクロックは構成するモジュールが異なることや、異なる周波数を用いるため、それらを構成する部分毎にそれぞれ異なる水晶振動子を用いており、各々異なる水晶振動子から生成される微小な周波数の偏差による差分周波数の「うなり」の発生と、異なる成分の位相雑音の発生があり、それらの「うなり」や位相雑音が音声信号の劣化や映像信号を劣化し悪影響を与えている。 A clock that serves as a reference for digital operation is used for a CPU (microprocessor) and peripheral interface circuits constituting the computer and external devices connected to them. The clock is usually generated by using a crystal resonator in terms of practical accuracy and cost, converted to a clock having a different frequency by a frequency conversion circuit using a PLL, and used in a circuit connected to the CPU. The clock used for the audio and video recording / playback equipment connected to the peripheral interface circuit and the clock used for the video recording / playback equipment have different modules and use different frequencies. Different crystal resonators are used, and there is a difference frequency “beat” due to minute frequency deviations generated from different crystal resonators and a phase noise of different components. Phase noise degrades audio signals and video signals and has an adverse effect.
一方で、音楽製作や映像製作を行う業務用機器や、高音質再生を目的とする音楽再生やマルチメディアを扱うデジタル周辺機器では音質や映像品質向上のため高精度水晶発振器やルビジウム発信器を用いた高精度基準クロックを用いて高音質高画質を目的として編集や再生を行っているが、それらの装置と接続される周辺インターフェース装置及びCPUの動作クロックは従来通り水晶振動子が用いられているために、周波数の偏差の影響やそれらから発生する雑音は周辺インターフェース回路へ接続されるワイヤーの信号線やシールド線、もしくは空中への電波雑音となりデジタル周辺機器やワードクロックのジッターを増加させるなど映像や音声信号を復調する際の悪影響は避けられなかった。またマイクロプロセッサを使用する機器では同一周波数のクロックを扱うことが多く、クロックの精度差からくる微小な周波数の偏差による「うなり」の音楽信号への影響は避けられなかった。差分の周波数が低い場合や意図しない検波回路が生じてしまう場合にはアナログ信号へ直接影響を及ぼすこともあり、音質への影響はさらに大きくなる。 On the other hand, high-precision crystal oscillators and rubidium transmitters are used to improve sound quality and video quality in professional equipment for music production and video production, and digital peripherals that handle music playback and multimedia for high-quality sound playback. Editing and playback are performed for the purpose of high sound quality and high image quality using a high-precision reference clock, but the peripheral interface device connected to these devices and the operation clock of the CPU use a crystal resonator as usual. Therefore, the influence of frequency deviation and the noise generated from them become signal noise and shielded wire connected to the peripheral interface circuit, or radio noise to the air, and increase the jitter of digital peripheral devices and word clock. The negative effects of demodulating audio signals were inevitable. In addition, devices using a microprocessor often handle clocks of the same frequency, and the influence of the “beat” on the music signal due to minute frequency deviations due to clock accuracy differences is inevitable. When the frequency of the difference is low or an unintended detection circuit is generated, the analog signal may be directly affected, and the influence on the sound quality is further increased.
デジタルでの音声再生を行う場合、他のそれらの機器との同期を行う場合はワードクロックというサンプリング周波数に応じたクロックを用いている。ワードクロックは機器ごとに異なるデジタル音声出力のタイミングをとるためには有効な手段であり、サンプリング定理により、正確な周波数と理想的なクロックで動作している場合は元のアナログ信号に完全に復調されるが、実際には、それらを制御しているCPUなどのクロックとは同期していない為に、異なるクロックから発生する微小な周波数の偏差によるワードクロックへの「うなり」や「雑音」の影響は避けられず、ワードクロックは音声復調時の周波数側の基準となっているために、雑音がワードクロックに重乗しジッター成分がある場合には、D/A変換でアナログ信号に変換する際に音質へ悪影響を与えてしまう。さらにコンピュータを含むシステムを構成するために多くの異なる特性の水晶振動子を使わなくてはならないため位相雑音や直接発生する雑音など、雑音が様々な周波数やタイミングで発生するために雑音を防ぐ処理をすることが容易ではない。 When performing digital audio reproduction, when synchronizing with other devices, a clock corresponding to a sampling frequency called a word clock is used. The word clock is an effective means for timing different digital audio outputs for each device, and the sampling theorem ensures that the original analog signal is completely demodulated when operating at the correct frequency and ideal clock. However, in reality, since it is not synchronized with the clock of the CPU etc. that controls them, the “beat” and “noise” to the word clock due to the minute frequency deviation generated from different clocks. The influence is unavoidable, and the word clock is a reference on the frequency side at the time of audio demodulation. Therefore, when noise is superimposed on the word clock and there is a jitter component, it is converted to an analog signal by D / A conversion. It will adversely affect the sound quality. In addition, many crystal oscillators with different characteristics must be used to construct a system that includes a computer, so noise is generated at various frequencies and timings, such as phase noise and directly generated noise. It is not easy to do.
デジタル再生を行う場合にワードクロックよりもさらに高性能を得る手段としてデータ送り出しの最終的な内部処理で利用するワードクロックの256倍のクロックなど、より内部クロックに近い周波数を基準クロックとして用いる工夫もされているが、それらをコントロールするCPUの動作クロックとはタイミングが異なるために、ワードクロック同様クロックからの雑音や微小な周波数の偏差による影響は避けられない。 As a means of obtaining higher performance than the word clock when performing digital reproduction, a device that uses a frequency closer to the internal clock as a reference clock, such as a clock that is 256 times the word clock used in the final internal processing of data transmission. However, since the timing is different from the operation clock of the CPU that controls them, the influence of noise from the clock and a minute frequency deviation cannot be avoided as with the word clock.
コンピュータの時間管理は内部タイマー又はインターネット経由の基準時間、もしくは外部から利用する基準時間信号を利用することになるが、タイマーの精度や分解能は、音声映像の編集再生などの処理においては不十分であり、さらに処理の効率化などから複数台のコンピュータを利用する場合も多いが、細かなタイミングが問題となる映像や音声の録画や録音、そして再生では高精度のクロックを用いなければ正確な処理は不可能であるため必ずワードクロックを利用することとなりワードクロックは内部処理のタイマーや動作クロックとは同期していない為更に多くのノイズが発生することとなる。 Computer time management uses an internal timer, a reference time via the Internet, or a reference time signal used from the outside, but the accuracy and resolution of the timer is insufficient for processing such as audio-video editing and playback. In addition, there are many cases where multiple computers are used to improve processing efficiency. However, accurate processing is not required for video and audio recording, recording, and playback where fine timing is a problem unless high-precision clocks are used. Since it is impossible, the word clock is always used, and the word clock is not synchronized with the internal processing timer or the operation clock, so that more noise is generated.
CPUや周辺回路及び音声やビデオ回路に異なる発振子による同一周波数のクロックもしくは隣接した周波数のクロックを多数使うことによる、微小な周波数偏差から発生する「うなり」を抑え、音声や映像信号への影響を避ける。複数台のコンピュータを使い処理する場合にはさらに同一周波数の異なる発振子から生成されたクロックを利用することになり、さらに微少な周波数偏差が問題となるため、これらの影響を避けて高性能とするためには、同時に利用するクロックの周波数の変移を同傾向にして各クロックの周波数の微小な偏差を生じないようにする必要がある。たとえば、特許文献1にはドッキングステーションから同期クロックを受けノートパソコンに送るデータを高い信頼性の下に伝送する為の同期クロックと非同期クロックの切り替え利用手法が掲載されている。
また音声再生における品質向上の手段として高精度水晶や高精度ルビジウムクロックなど外部同期クロックを使った音声処理が行われているが、音声再生のスタートタイミングを同期する目的と、最終的な音声再生機器の時間軸側の復調用の同期信号となるために、これらをコントロールするコンピュータの使用クロックから発生する雑音が音声処理用の同期クロックに与える影響を避けるか、効果的にノイズと除去をしないと高音質を得ることが出来ない。たとえば特許文献2にはスタンバイ解除後に輻射されるノイズのパターンを一定にし、マイクロコンピュータ外でのノイズ対策を容易化する手段が掲載されている。
本発明は上記目的を達成するため次の構成を備える。CPU及びコンピュータを構成する機器を動作させるための外部クロックを入力する構造を備え、外部機器と同一精度で偏差の同期した内部クロックを生成することにより、周波数の偏差を同傾向にし、同一周波数を利用するクロックがある場合でも「うなり」の発生を防止し、かつクロックから発生する雑音の少ない装置を作ることができる。本発明ではCPU周辺の動作クロックはCPUへの動作クロック生成と同一クロックを使い生成することにより、CPU周辺インターフェース及びそれらにつながる周辺回路も周波数偏差は同傾向に統一されることとなる。更に映像や音声処理用のクロックを同一の基準クロックから生成することで、これらの周波数偏差も同一傾向となる。CPU及びCPUに接続されるインターフェースや周辺回路で利用するクロックは外部から注入するクロックをそのまま使用しても良いし、内部で周波数変換して利用しても良い。周波数変換方式はどのような回路でもかまわないが、理想的には周波数精度が変わらず、位相雑音が増加しないものが望ましい。 In order to achieve the above object, the present invention comprises the following arrangement. It has a structure that inputs an external clock for operating the devices that make up the CPU and computer, and generates an internal clock that synchronizes the deviation with the same accuracy as the external device, thereby making the frequency deviation the same trend and the same frequency. Even when there is a clock to be used, it is possible to prevent a “beat” from occurring and to make a device with less noise generated from the clock. In the present invention, the operation clock around the CPU is generated by using the same clock as the operation clock generation to the CPU, so that the frequency deviation of the CPU peripheral interface and the peripheral circuits connected to them are unified in the same tendency. Furthermore, by generating a video and audio processing clock from the same reference clock, these frequency deviations also have the same tendency. As the clock used in the CPU and the interface connected to the CPU and peripheral circuits, a clock injected from the outside may be used as it is, or it may be used after frequency conversion inside. Any circuit may be used as the frequency conversion method, but ideally, the frequency accuracy does not change and the phase noise does not increase.
本発明に係る構造によれば以下のような優れた効果を発揮することができる。CPUに供給される外部クロックはCPUやそれに接続されるインターフェース回路及びそれらに接続される回路全てが外部機器と同一クロックにより動作するために、生成された同一周波数のクロックは、その中心周波数の偏差は同一傾向で同方向に同量の偏差となり、これらを要因とする周波数差分信号による「うなり」が基本的に発生しなくなり、クロックが音声や映像へ与える悪影響の少ないシステム構成が可能となる。異なる周波数で同期しないクロック周波数の場合でも同一クロックから生成されたクロックであるために、精度は同傾向であり、時間や温度変化などの環境の変化が生じてもそれぞれのクロックの偏差は同傾向となり不要なノイズ成分の変化が少なくなる。さらに発生した雑音もそのクロックの精度が同一であるためにフィルタでその雑音を除去する場合にも通過帯域を狭めることが可能で効率的に雑音の除去が可能である。本発明の構成は外部機器とも同期して動作させることが可能となるため一つの発振子で全ての機器の動作をまかなうことができ高精度の装置を構成する場合、コストの面でも有利となる。また複数台のコンピュータを並列動作させるような使い方をする場合には同一クロックによるそれぞれのコンピュータの同期を行うことで全てのコンピュータが同一クロックで動作し、周波数の変位も同一傾向となるために、差分周波数に起因する雑音の発生が抑制され、さらにコンピュータ処理のタイミングが同一になる。なおクロックの供給方法や回路方式、発振子やクロックの種類、クロックの波形の形式、クロックを生成する信号の波形や形式はどのようなものでもかまわないし、本発明を逸脱しない範囲において改変も可能である。 According to the structure of the present invention, the following excellent effects can be exhibited. The external clock supplied to the CPU is the same frequency as the external device because the CPU, the interface circuit connected to the CPU, and all the circuits connected to them operate with the same clock. Have the same tendency and the same amount of deviation in the same direction, and the “beat” due to the frequency difference signal caused by these will basically not occur, and a system configuration with less adverse effects of the clock on the sound and video becomes possible. Even in the case of clock frequencies that are not synchronized at different frequencies, the clocks are generated from the same clock, so the accuracy tends to be the same, and even if environmental changes such as time and temperature change occur, the deviation of each clock tends to be the same As a result, the change in unnecessary noise components is reduced. Further, since the generated noise has the same clock accuracy, the passband can be narrowed even when the noise is removed by a filter, and the noise can be efficiently removed. Since the configuration of the present invention can be operated in synchronism with an external device, the operation of all devices can be covered with a single oscillator, which is advantageous in terms of cost when configuring a high-accuracy device. . In addition, when using multiple computers in parallel, all computers operate with the same clock by synchronizing each computer with the same clock, and the frequency shift tends to be the same. Generation of noise due to the difference frequency is suppressed, and the timing of computer processing is the same. Note that the clock supply method and circuit system, oscillator and clock type, clock waveform format, and the waveform and format of the signal generating the clock may be anything, and can be modified without departing from the present invention. It is.
以下、本発明の好適な実施の形態を添付図面に基づいて詳細に説明する。
図1は本発明に係る実施の形態を表す構造を記載した図面である。図2は図1の構成を複数台のコンピュータで構成した場合の構成図である。図3は複数台のコンピュータのクロックを外部で生成した場合の構成図である。図4は一般的なデジタル映像音声処理用のコンピュータの本発明を使用した構成図である。図5は異なるクロックをそれぞれ使ったときの影響を説明した図である。DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, preferred embodiments of the invention will be described in detail with reference to the accompanying drawings.
FIG. 1 is a diagram illustrating a structure representing an embodiment of the present invention. FIG. 2 is a configuration diagram when the configuration of FIG. 1 is configured by a plurality of computers. FIG. 3 is a configuration diagram when the clocks of a plurality of computers are generated externally. FIG. 4 is a block diagram of a general digital video / audio processing computer using the present invention. FIG. 5 is a diagram for explaining the influence when different clocks are used.
図1において、映像音声の処理をするコンピュータ130は外部基準クロック101を使用し周波数変換回路102を使い水晶発振子152と同一周波数に変換されたコンピュータ用クロック(CLK0)141を使いコンピュータ内部周波数変換回路153を使いCPUおよび周辺回路用クロック(CLK2)、インターフェース回路用クロック(CLK3)ビデオ回路用クロック(CLK4)、サウンド回路用クロック(CLK5)、外部バス用クロック(CLK6)等に変換され各回路で利用される。外部基準クロック101から出力された基準クロックa111と基準クロックb112は同一のクロックである。また外部サウンド回路104およびD/A変換器105で利用するワードクロック114とワードクロック115は、外部基準クロック101から出力された基準クロックa111を使用してワードクロック生成器103にて生成され外部サウンド回路104とD/A変換器105に供給され同期される。これらで構成される内部に同一周波数のクロックが存在しても外部基準クロック101で生成されたクロックを使用しているため、その中心周波数は周波数精度範囲内で全て同じように移動するために基本的に周波数の差は生じず、「うなり」は発生しない。またワードクロック生成器103で生成されたワードクロックa114およびワードクロックb115とコンピュータ内部で使用している周波数変換回路153で生成されたクロックCLK2、クロックCLK3は、外部基準クロック101の精度に依存するために、位相雑音の成分は基本的に同一傾向となる。周波数変換回路102、ワードクロック生成器103はどのような構造でもよいし、コンピュータ130の内部でも外部にあってもかまわないが外部基準クロック101の精度を継承するもの、たとえばPLL回路、分周器などを利用することが望ましい。また複数の周波数を利用する場合は同一モジュール内に複数の周波数変換回路を収納し、温度変化による動作に影響がないようにすると更に望ましい。本発明の構成はクロックを利用するコンピュータや周辺回路はどのようなものでも良いし、内部バスで接続されている構成でも良いし、外部に接続されていてもかまわない。また利用するクロックの周波数、信号形式、波形はどのようなものであってもかまわない。なおクロックの伝送は同軸ケーブル、光ケーブル、無線通信によるものなどどのような方式でもかまわないが、位相差が生じないものが望ましい。 In FIG. 1, a
図2は図1の構成を複数台のコンピュータで構成した場合の構成図である。外部基準クロック201で発生したクロック202はコンピュータ231、コンピュータ232、コンピュータ233、及びコンピュータ234など複数台の機器に接続されている。一つの基準クロックから個々のクロックを生成しているために個々のコンピュータ周辺や内部の環境にクロックの精度は依存されない。図2では4台の構成であるが、4台に限定しているわけではなく、1台以上で更に多くの構成でもよく、外部基準クロック201を同じように供給する。コンピュータの内部にある周波数変換回路221、周波数変換回路222、223、224はそれぞれ 内部で使う周波数に内部クロック203、内部クロック204、内部クロック205に変換する。この場合、周波数変換回路221、周波数変換回路222、周波数変換回路223、周波数変換回路224はコンピュータ231,コンピュータ232、コンピュータ233、コンピュータ234の内部にあるために、必要などのような周波数に変換しても良く、必要とされる周波数が何種類もある場合には周波数変換回路は複数台あっても良い。また外部基準クロック201を供給する機器は、コンピュータに限らずとも良く、図1の様に、映像編集再生装置や音楽編集再生などの音響装置などクロックを使う機器に同時に供給しても良い。 FIG. 2 is a configuration diagram when the configuration of FIG. 1 is configured by a plurality of computers. A
図3は図2で表される構成で、コンピュータの必要としているクロックの周波数が同じ場合の構成例であり、外部基準クロック301から供給されるクロック302は、周波数変換回路311で変換生成されクロック303となり、コンピュータ321、コンピュータ322、コンピュータ323、コンピュータ324それぞれへ供給される。この場合、クロック303が供給される機器全てが同一クロックで動作されることとなる。つまり、それぞれ個々のコンピュータのクロックの精度は、基本的に個々のコンピュータの環境に依存しない。さらにそれぞれのコンピュータにデジタル音楽再生のワードクロックや映像の同期クロックのような基準となるクロックを供給することで完全に同期した動作を行うことも可能になる。 FIG. 3 shows a configuration example in the case where the clock frequency required by the computer is the same as that shown in FIG. 2, and the
図4は、クロックを使う機器の構成例として映像と音声をデジタル編集する装置に本発明を使った図である。外部基準クロック401で発生したクロック402、クロック403、クロック404は同一周波数のクロックであり、それぞれ周波数変換回路411、周波数変換回路412及びワードクロック生成器413に入力され、接続される機器に必要なクロック421、クロック422、クロック423、クロック424に変換される。生成されたクロックのうち周波数変換回路412で生成されたクロック422はコンピュータ430の内部で使用されるクロックとして周波数変換回路434で変換されCPUおよび周辺回路435やインターフェース回路436で利用される。また周波数変換回路411で変換されたクロック421は、コンピュータ430内部のグラフィック回路437で使用される。グラフィック回路では映像処理用のプロセッサやモニターに映し出すためのビデオ信号の生成などを行うが、ここでも同一の外部基準クロック401から生成したクロックとなるためにそれぞれの周波数の精度は同傾向となり、周波数変位が異なることによる偏差の幅が抑制される。さらにワードクロック生成器413で作られたワードクロック423をサウンド回路439及びD/A変換器441で利用することにより、音楽信号をデジタルPCMデータから作る際のノイズ成分はコンピュータ430内部で使用しているクロック421、クロック422、クロック432、クロック433と同傾向となり音質への悪影響が少なくなる。 FIG. 4 is a diagram in which the present invention is applied to an apparatus for digitally editing video and audio as a configuration example of a device using a clock.
図5は異なるクロックをそれぞれ使ったときの影響を説明した図である。説明のために基準となる信号を信号(a)として比較している。つまり周期521と周期522は同一で周期523は周期と同一であり位相のみずれている。周期524は他の周期と異なり少し周期が長い。これらの信号において理想的な周波数が全く同じ信号で位相のみずれている場合は位相差511や位相差512が生じるが、この差は時間とともには変化しないし「うなり」も生じない。しかし周波数が少しずれている場合は位相差513や位相差514が生じ、なおかつ温度変化などの水晶振動子への影響から一般には時間とともにその差は変化する。これらの周期の偏差は同一周波数表示のクロックでの平均周波数の偏差及び、温度変化や経年変化で生じる偏差から生じる。微少な周期の差がある場合、周期523と周期524の差から発生する「うなり」が発生する。周波数の差は、同一周波数の水晶発振子を使う場合でも微少な周波数の偏差が生じるのと、温度による変化や経年変化は一定の変化率ではなく、同じ周波数表示のクロックであってもクロックの数だけ様々な周波数の偏差が生じるクロックを使っていることとなってしまう。本発明では、異なる装置や異なるコンピュータで使用するクロックを単一の外部基準クロックから生成するために、基本的に周波数の偏差は外部基準クロックに支配され、偏差は同じ方向に変移するため、図5で説明している周波数の偏差から生じる影響は生じない。 FIG. 5 is a diagram for explaining the influence when different clocks are used. For explanation, a reference signal is compared as a signal (a). That is, the
101 外部基準クロック
102 周波数変換回路
103 ワードクロック生成器
104 外部サウンド回路
105 D/A変換器
111 基準クロックa
112 基準クロックb
113 コンピュータ用クロックCLK1
114 ワードクロックa
115 ワードクロックb
116 SPDIFデジタル信号
121 アナログ音声出力
130 コンピュータ
141 コンピュータ用クロックCLK0
142 CPUおよび周辺回路用クロックCLK2
143 インターフェース回路用クロックCLK3
144 ビデオ回路用クロックCLK4
145 サウンド回路用クロックCLK5
146 外部バス用クロックCLK6
151 クロック切り替えスイッチ
152 コンピュータ用水晶発振子
153 パソコン内部周波数変換回路
154 CPUおよび周辺回路
155 インターフェース回路
156 グラフィック回路
157 サウンド回路
201 外部基準クロック
202 クロックCLK0
203 内部クロックCLK1
204 内部クロックCLK2
205 内部クロックCLK3
206 内部クロックCLKn
221 周波数変換回路1
222 周波数変換回路2
223 周波数変換回路3
224 周波数変換回路n
231 コンピュータ1
232 コンピュータ2
233 コンピュータ3
234 コンピュータn
301 外部基準クロック
302 クロックCLK0
303 コンピュータクロック
311 周波数変換回路
321 コンピュータ1
322 コンピュータ2
323 コンピュータ3
324 コンピュータn
401 外部基準クロック
402 クロック
403 クロック
404 クロック
411 周波数変換回路1
412 周波数変換回路2
413 ワードクロック生成器
421 クロックCLK0
422 クロックCLK1
423 ワードクロック
424 ワードクロック
430 コンピュータ
431 水晶振動子
432 クロック2
433 クロック3
434 周波数変換回路1
435 CPUおよび周辺回路
436 インターフェース回路
437 グラフィック回路
438 デジタル音声回路
439 SPDIFデジタル出力
441 D/A変換器
451 アナログ音声出力
452 アナログ音声出力
453 ビデオ出力
501 信号(a)
502 信号(b)
503 信号(a)
504 信号(c)
511 位相差
512 位相差
513 位相差
514 位相差
521 周期
522 周期
523 周期
524 周期101
112 Reference clock b
113 Computer clock CLK1
114 Word clock a
115 word clock b
116 SPDIF
142 CPU and peripheral circuit clock CLK2
143 Interface circuit clock CLK3
144 Video circuit clock CLK4
145 Sound circuit clock CLK5
146 External bus clock CLK6
151
203 Internal clock CLK1
204 Internal clock CLK2
205 Internal clock CLK3
206 Internal clock CLKn
221
222 Frequency conversion circuit 2
223 Frequency conversion circuit 3
224 Frequency conversion circuit n
231
232 Computer 2
233 Computer 3
234 computer n
301
303
322 Computer 2
323 Computer 3
324 computer n
401
412 Frequency conversion circuit 2
413
422 clock CLK1
423
433 Clock 3
434
435 CPU and
502 Signal (b)
503 Signal (a)
504 Signal (c)
511
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010093503A JP2011211676A (en) | 2010-03-29 | 2010-03-29 | Single clock sharing type computer system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010093503A JP2011211676A (en) | 2010-03-29 | 2010-03-29 | Single clock sharing type computer system |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011211676A true JP2011211676A (en) | 2011-10-20 |
Family
ID=44942224
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010093503A Pending JP2011211676A (en) | 2010-03-29 | 2010-03-29 | Single clock sharing type computer system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011211676A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9812172B2 (en) | 2015-11-13 | 2017-11-07 | Pfu Limited | Video-processing apparatus, video-processing system, and video-processing method |
-
2010
- 2010-03-29 JP JP2010093503A patent/JP2011211676A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9812172B2 (en) | 2015-11-13 | 2017-11-07 | Pfu Limited | Video-processing apparatus, video-processing system, and video-processing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5764965A (en) | Synchronization infrastructure for use in a computer system | |
US8301932B2 (en) | Synchronising between clock domains | |
JP5569299B2 (en) | COMMUNICATION SYSTEM, COMMUNICATION INTERFACE DEVICE, AND SYNCHRONIZATION METHOD | |
US20070223638A1 (en) | Isophase Multiphase Clock Signal Generation Circuit and Serial Digital Data Receiving Circuit Using the Same | |
JP4846788B2 (en) | Data signal generator | |
EP2778942B1 (en) | Synchronizing data transfer from a core to a physical interface | |
JP4672194B2 (en) | Receiver circuit | |
JP2011211676A (en) | Single clock sharing type computer system | |
JP5610540B2 (en) | Serial communication interface circuit and parallel serial conversion circuit | |
JPWO2006114941A1 (en) | Clock generation circuit and audio system | |
JP2003158512A (en) | Digital signal processing system and data processing apparatus | |
JP2007312321A (en) | Semiconductor integrated circuit for serial/parallel conversion | |
US20060259807A1 (en) | Method and apparatus for clock synchronization between a processor and external devices | |
EP4319039A1 (en) | Synchronizing digital device | |
JP4588435B2 (en) | Synchronous circuit that generates output signal stably | |
JPS61288643A (en) | Internal synchronizing device | |
JP2021179798A (en) | Timing synchronization circuit | |
JP2001352317A (en) | Phase synchronization circuit | |
JP2005151208A (en) | Clock frequency correction system | |
WO2010113378A1 (en) | Horizontal sync generation circuit, video signal processing lsi and video system | |
JP3470113B2 (en) | Digital circuit, LSI including the same, and noise removal method | |
JP2018166278A (en) | Timing module, phase synchronization circuit, phase synchronization method and phase synchronization program | |
JP2001086106A (en) | Data transmitter and transmission system | |
JPWO2020086760A5 (en) | ||
JPH08237235A (en) | Digital communication system |