JP2011211029A - Variable capacitive element - Google Patents

Variable capacitive element Download PDF

Info

Publication number
JP2011211029A
JP2011211029A JP2010078452A JP2010078452A JP2011211029A JP 2011211029 A JP2011211029 A JP 2011211029A JP 2010078452 A JP2010078452 A JP 2010078452A JP 2010078452 A JP2010078452 A JP 2010078452A JP 2011211029 A JP2011211029 A JP 2011211029A
Authority
JP
Japan
Prior art keywords
ferroelectric layer
capacitance element
variable capacitance
target
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010078452A
Other languages
Japanese (ja)
Inventor
Yuji Murashima
祐二 村嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2010078452A priority Critical patent/JP2011211029A/en
Publication of JP2011211029A publication Critical patent/JP2011211029A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce the size of a variable capacitive element using a ferroelectric substance that can attain expansion of a variable region of electrostatic capacity, while at the same time, maintaining a high Q-value.SOLUTION: The variable capacitive element using a ferroelectric substance is provided with a ferroelectric layer 21, connected between first and second electrodes 22, 24; the ferroelectric layer 21 has a Perovskite structure that is phase-transformed from cubic crystal to tetragonal phase by compression stress Y that the ferroelectric layer has inside; and by using the ferroelectric layer, the variable capacitive element can be reduced in size.

Description

本発明は、チューナブルフィルタや高周波用コンデンサデバイス等に応用される、強誘電体を用いた可変容量素子に関するものである。   The present invention relates to a variable capacitance element using a ferroelectric material applied to a tunable filter, a high frequency capacitor device, and the like.

近年、チューナブルフィルタ等の電子部品において、印加電圧に対する静電容量の可変域が広い可変容量素子が望まれている。   In recent years, in electronic parts such as a tunable filter, a variable capacitance element having a wide variable range of capacitance with respect to an applied voltage has been desired.

そのような要望に対し、電極間の強誘電体層の組成を変えることで可変容量素子の静電容量の可変域を大きくすることは、従来から検討されていた。例えば、強誘電体層に(Ba,Sr)TiO3(以下「BST」とする)を用いたコンデンサにおいては、Srに対し、Baの組成比を一定以上にすることで(例えばSr/Ba=1/9)、BSTの結晶構造であるペロブスカイト型構造は、正方晶になり大きく分極が可能となるので、コンデンサの静電容量の可変域は大きくなる。 In response to such a demand, it has been conventionally studied to increase the variable range of the capacitance of the variable capacitance element by changing the composition of the ferroelectric layer between the electrodes. For example, in a capacitor using (Ba, Sr) TiO 3 (hereinafter referred to as “BST”) for the ferroelectric layer, the composition ratio of Ba to Sr is set to a certain value (for example, Sr / Ba = 1/9), the perovskite structure, which is the crystal structure of BST, becomes tetragonal and can be largely polarized, so the variable range of the capacitance of the capacitor becomes large.

しかしながら残念なことに、このように正方晶の結晶構造を取ったBSTの強誘電体層を用いたコンデンサは、静電容量の可変域は広いが、その反面、Q値(可変容量素子内の電気エネルギー損失(tanδ)の逆数値)が下がってしまい、各種電子部品への応用が困難であるという問題があった。例えば、チューナブルフィルタに用いる場合には、選局したい周波数以外の周波数を信号として検出してしまい応用できなかった。   Unfortunately, however, a capacitor using a BST ferroelectric layer having a tetragonal crystal structure in this way has a wide capacitance variable range, but on the other hand, the Q value (in the variable capacitance element) As a result, the electrical energy loss (reciprocal value of tan δ) is lowered, which makes it difficult to apply to various electronic components. For example, when used for a tunable filter, a frequency other than the frequency to be selected is detected as a signal and cannot be applied.

そのため、強誘電体を用いた可変容量素子について、高いQ値を維持しながら静電容量の可変域の拡大を実現することが求められている。   For this reason, there is a demand for a variable capacitance element using a ferroelectric material to realize an expansion of the variable range of capacitance while maintaining a high Q value.

それを実現する一つの方法として、図8に示すような、第1の誘電体層101に外部応力を印加する手段を設けた可変容量素子が知られている。この可変容量素子は、基板上に第1の電極層102、第1の誘電体層101、及び第2の電極層103が順次積層されたコンデンサにおいて、外部応力を印加する手段として、第1の電極層102の下に第3の電極層105、第2の誘電体層104、第4の電極層106からなる圧電素子107を設けた構造となっている(例えば、特許文献1参照)。   As one method for realizing this, there is known a variable capacitance element provided with means for applying an external stress to the first dielectric layer 101 as shown in FIG. The variable capacitance element includes a first capacitor as a means for applying external stress in a capacitor in which a first electrode layer 102, a first dielectric layer 101, and a second electrode layer 103 are sequentially stacked on a substrate. A structure in which a piezoelectric element 107 including a third electrode layer 105, a second dielectric layer 104, and a fourth electrode layer 106 is provided under the electrode layer 102 (see, for example, Patent Document 1).

特開2008−85081号公報JP 2008-85081 A

しかしながら、上述のように、可変容量素子において、高いQ値を維持しながら静電容量の可変域の拡大を実現するために、第1の誘電体層101に外部応力を印加する手段として第1の電極層102の下に圧電素子107を設けたものでは、可変容量素子を構成する層(101〜103)の他に圧電素子107を構成する別の層が必要となる。そのため、可変容量素子のサイズが大きくなってしまっていた。可変容量素子のサイズが大きくなってしまうと、小型軽薄が求められる携帯電子機器等に用いる際に望ましくないものとなる。   However, as described above, in the variable capacitance element, the first means as means for applying external stress to the first dielectric layer 101 in order to realize expansion of the variable range of the capacitance while maintaining a high Q value. In the case where the piezoelectric element 107 is provided under the electrode layer 102, another layer constituting the piezoelectric element 107 is required in addition to the layers (101 to 103) constituting the variable capacitance element. For this reason, the size of the variable capacitance element has increased. When the size of the variable capacitance element becomes large, it becomes undesirable when used in a portable electronic device or the like that is required to be small and light.

そこで本発明は、強誘電体を用いた可変容量素子の小型化を目的とする。   Accordingly, an object of the present invention is to reduce the size of a variable capacitor using a ferroelectric.

前記目的を達成するために本発明は、強誘電体を用いた可変容量素子において、第1及び第2の電極間に接続された強誘電体層を備え、前記強誘電体層は、自らが内部に持つ圧縮応力により立方晶から正方晶へ相変態したペロブスカイト型構造を有することを特徴とする可変容量素子を用いることで、所期の目的を達成するものである。   In order to achieve the above object, the present invention provides a variable capacitance element using a ferroelectric, comprising a ferroelectric layer connected between the first and second electrodes, wherein the ferroelectric layer is formed by itself. The intended purpose is achieved by using a variable capacitance element characterized by having a perovskite type structure transformed from a cubic crystal to a tetragonal crystal by an internal compressive stress.

以上のように本発明は、強誘電体を用いた可変容量素子において、第1及び第2の電極間に接続された強誘電体層を備え、前記強誘電体層は、自らが内部に持つ圧縮応力により立方晶から正方晶へ相変態したペロブスカイト型構造を有することを特徴とする可変容量素子を用いることで、可変容量素子の小型化を実現できるものである。   As described above, the present invention is a variable capacitance element using a ferroelectric, and includes a ferroelectric layer connected between the first and second electrodes, and the ferroelectric layer is held inside itself. By using a variable capacitance element characterized by having a perovskite type structure transformed from a cubic crystal to a tetragonal crystal by compressive stress, the variable capacitance element can be reduced in size.

すなわち、強誘電体層自身に圧縮応力を内在させ、その圧縮応力により強誘電体層の結晶構造を立方晶から正方晶へ相変態させることで、外部応力を印加する手段を用いなくても、可変容量素子のQ値を高く維持しつつ静電容量の可変域を拡大できる。   In other words, compressive stress is inherent in the ferroelectric layer itself, and the crystal structure of the ferroelectric layer is transformed from cubic to tetragonal by the compressive stress, so that even without using means for applying external stress, The variable range of the capacitance can be expanded while keeping the Q value of the variable capacitance element high.

詳しく説明すると、本来、立方晶のペロブスカイト型構造を有する常誘電体層を用いた可変容量素子は、Q値は高いが誘電率の可変域は小さいという性質を有していることが多かった。しかし、その立方晶の常誘電体層は、圧縮応力を内在させることで、組成を変えずに正方晶の強誘電体層に相変態させることができる。これにより、可変容量素子のQ値を高く維持したまま誘電率を大きく可変させることができるようになる。すなわち、可変容量素子において、外部応力印加手段を用いずに高いQ値の維持と静電容量の可変域の拡大を両立できるため、可変容量素子を小型化できるのである。これは、可変容量素子の静電容量は小さいが大きな可変域を必要とする高周波用部品にも応用できる。   More specifically, a variable capacitance element using a paraelectric layer having a cubic perovskite structure originally has a property that the Q value is high but the variable range of the dielectric constant is small. However, the cubic paraelectric layer can be transformed into a tetragonal ferroelectric layer without changing the composition by making compressive stress inherent. As a result, the dielectric constant can be greatly varied while keeping the Q value of the variable capacitance element high. That is, in the variable capacitance element, the high Q value can be maintained and the variable range of the capacitance can be expanded without using an external stress applying means, and thus the variable capacitance element can be reduced in size. This can also be applied to high-frequency components that require a large variable range although the capacitance of the variable capacitance element is small.

この小型化という効果に加え、本発明の可変容量素子は、以下の二つの理由により、さらにQ値を高めることもできる。   In addition to the effect of miniaturization, the variable capacitance element of the present invention can further increase the Q value for the following two reasons.

一つは、圧縮応力を負荷しながら薄膜形成するため、形成される薄膜はより緻密に形成されるのでQ値を高めることができる。具体的には、薄膜形成段階において、薄膜を形成するそれぞれの結晶粒及び粒界は、製膜方向に対し垂直方向の圧縮応力を受けるため、それぞれが凝集しながら薄膜を形成する。したがって、形成される薄膜は、結晶欠陥が少なく結晶性の高い構造となるため、結果として、可変容量素子のQ値は向上する。   One is that the thin film is formed while applying compressive stress, so that the formed thin film is formed more densely, so that the Q value can be increased. Specifically, in the thin film formation stage, each crystal grain and grain boundary forming the thin film are subjected to compressive stress in a direction perpendicular to the film forming direction, and thus form a thin film while aggregating each other. Therefore, the formed thin film has a structure with few crystal defects and high crystallinity, and as a result, the Q value of the variable capacitance element is improved.

もう一つは、電界印加時に発生する漏れ電流を抑制できるため、可変容量素子のQ値を高めることができる。具体的には、強誘電体層は電圧を印加すると分極し電界方向に伸びるため、強誘電体層に電圧を印加すると、電圧が印加される部分とされない部分との界面に応力がかかる。その応力によりその界面付近には、状態変異による結晶欠陥が発生する。この結晶欠陥が、漏れ電流の原因となり可変容量素子のQ値を低下させる。しかし、圧縮応力を内部に保持させると、その圧縮応力方向と前記界面にかかる応力方向とが一致するため、前記界面にかかる応力を緩和することが可能となる。この結果として、漏れ電流を抑制し、可変容量素子のQ値を高めることができる。   The other is that since the leakage current generated when an electric field is applied can be suppressed, the Q value of the variable capacitance element can be increased. Specifically, since a ferroelectric layer is polarized and extends in the direction of an electric field when a voltage is applied, when a voltage is applied to the ferroelectric layer, stress is applied to an interface between a portion to which voltage is not applied and a portion to which voltage is not applied. Due to the stress, crystal defects due to state variation occur near the interface. This crystal defect causes a leakage current and lowers the Q value of the variable capacitance element. However, if the compressive stress is held inside, the direction of the compressive stress coincides with the direction of stress applied to the interface, so that the stress applied to the interface can be relaxed. As a result, the leakage current can be suppressed and the Q value of the variable capacitance element can be increased.

さらに、本発明は、強誘電体層に対する応力印加手段を、従来のように圧電素子を使った外部手段から強誘電体層の内部に保持させる手段へ変えるため、以下のような効果も期待できる。   Furthermore, since the present invention changes the stress applying means for the ferroelectric layer from the external means using the piezoelectric element as in the prior art to the means for holding it inside the ferroelectric layer, the following effects can also be expected. .

まず、製膜工程を減らすことができるため、手間と時間の減少、コストの削減が可能となり、生産性が向上する。また、外部手段である圧電素子が不要となるため、圧電素子駆動のための回路も不要となり回路構造が簡素化する。さらに、強誘電体層形成後の高温処理プロセスによる品質低下、外部応力による層間の剥離や層内の結晶欠陥の発生が招くQ値の低下等の品質の問題も改善される。   First, since the number of film forming steps can be reduced, labor and time can be reduced and costs can be reduced, thereby improving productivity. In addition, since a piezoelectric element that is an external means is not required, a circuit for driving the piezoelectric element is not required, and the circuit structure is simplified. Furthermore, quality problems such as quality deterioration due to a high-temperature treatment process after formation of the ferroelectric layer, Q value reduction caused by delamination between layers due to external stress and generation of crystal defects in the layer are also improved.

本発明の実施の形態1における対向ターゲットスパッタ装置の概略図Schematic of counter target sputtering apparatus in Embodiment 1 of the present invention 図1の断面図Sectional view of FIG. 本発明の実施の形態1における可変容量素子の断面図Sectional drawing of the variable capacitance element in Embodiment 1 of this invention 本発明の実施の形態1における可変容量素子の強誘電体層の結晶構造の模型図Model diagram of crystal structure of ferroelectric layer of variable capacitance element in embodiment 1 of the present invention 本発明の実施の形態1における可変容量素子のヒステリシス特性グラフHysteresis characteristic graph of variable capacitance element in Embodiment 1 of the present invention (A)X線回折法による結晶構造解析図、(B)0.25mTorr時の多重ピーク分離解析を示す図(A) Crystal structure analysis diagram by X-ray diffraction method, (B) Multiple peak separation analysis at 0.25 mTorr 本発明の実施の形態2におけるECRラジカル源付き対向ターゲットスパッタ装置の概略図Schematic of the counter target sputtering apparatus with an ECR radical source in Embodiment 2 of the present invention 従来技術の可変容量素子の断面図Sectional view of prior art variable capacitance element

(実施の形態1)
本実施の形態に示す可変容量素子は、特開2009−30133に記載の方法を参照して薄膜形成するが、ECRラジカル源を用いていないところに違いがある。
(Embodiment 1)
The variable capacitance element described in this embodiment is formed as a thin film with reference to a method described in Japanese Patent Application Laid-Open No. 2009-30133, but there is a difference that an ECR radical source is not used.

本実施の形態の薄膜形成装置の概略図を図1、断面図を図2で示す。図1及び図2で示す薄膜形成装置は、ターゲットをスパッタし、基材(シリコン基板6)に(Ba0.4Sr0.6)TiO3の化合物膜22(以下、BST膜という)を形成する薄膜形成装置である。以下、主に図2を用いて説明する。 A schematic view of the thin film forming apparatus of the present embodiment is shown in FIG. 1, and a cross-sectional view is shown in FIG. The thin film forming apparatus shown in FIGS. 1 and 2 forms a (Ba 0.4 Sr 0.6 ) TiO 3 compound film 22 (hereinafter referred to as a BST film) on a base material (silicon substrate 6) by sputtering a target. It is. Hereinafter, description will be given mainly with reference to FIG.

図2に示すように、本実施の形態の薄膜形成装置は、スパッタチャンバ1と、平行方向に対向する二枚のターゲット2と、このターゲット2近傍に配置されたガス導入部3と、基板ホルダ4とが配置されている。なお、ターゲット2として本実施の形態では、Ba/Sr=4/6の(Ba0.4Sr0.6)TiO3を用い、カソード5に接続した。 As shown in FIG. 2, the thin film forming apparatus of the present embodiment includes a sputtering chamber 1, two targets 2 that face each other in parallel, a gas introduction unit 3 disposed in the vicinity of the target 2, and a substrate holder 4 are arranged. In this embodiment, (Ba 0.4 Sr 0.6 ) TiO 3 with Ba / Sr = 4/6 is used as the target 2 and connected to the cathode 5.

また本実施の形態では、基板ホルダ4は、フローティング状態とするか、あるいはアースと接続させた。この基板ホルダ4は加熱機能が付いており、基材であるシリコン基板6を加熱できるようになっている。   In the present embodiment, the substrate holder 4 is in a floating state or connected to the ground. The substrate holder 4 has a heating function and can heat the silicon substrate 6 as a base material.

そして前述のガス導入部3からはスパッタガスとしてアルゴンガスを、反応性ガスとして酸素ガスを出来るようにしている。   The gas introduction unit 3 is configured to generate argon gas as a sputtering gas and oxygen gas as a reactive gas.

これらのガスは電離されて、ラジカルや陽イオン、陰イオンが生成される。なお、本実施の形態では、導入する酸素ガスとスパッタガスとの比は1:4とし、これらのガス圧は約0.25mTorrとした。   These gases are ionized to generate radicals, cations and anions. In the present embodiment, the ratio of the introduced oxygen gas to the sputtering gas is 1: 4, and the gas pressure is about 0.25 mTorr.

また各ターゲット2の背面にはそれぞれ磁石7が配置されている。そして一方のターゲット2aに配置された磁石7はN極を内側(対向空間側)に、他方のターゲット2bにはS極を内側(対向空間側)に向くように配置されている。したがって、これらの磁石7によって、ターゲット2の対向方向、すなわち一方のターゲット2aから他方のターゲット2bへと磁力線が走り、ターゲット2の対向空間には磁界が発生している。   In addition, magnets 7 are arranged on the back of each target 2. The magnet 7 arranged on one target 2a is arranged so that the north pole faces inward (opposite space) and the other target 2b faces the south pole inward (opposite space). Therefore, these magnets 7 cause magnetic lines of force to run in the facing direction of the target 2, that is, from one target 2 a to the other target 2 b, and a magnetic field is generated in the facing space of the target 2.

なお、本実施の形態では、カソード5内にも冷却水流入口8と冷却水流出口9とを設け、冷却水によってターゲット2を冷却できるようになっている。これによりターゲット2への熱応力を低減している。   In this embodiment, the cooling water inlet 8 and the cooling water outlet 9 are also provided in the cathode 5 so that the target 2 can be cooled by the cooling water. Thereby, the thermal stress to the target 2 is reduced.

また本実施の形態では、カソード5とスパッタチャンバ1との間に整合器10(図1に図示)を介し、ショートを防いでいる。またターゲット2外周に設けたアースシールド11で、ターゲット2のみがスパッタされるようにした。   In the present embodiment, a short circuit is prevented between the cathode 5 and the sputtering chamber 1 via the matching unit 10 (shown in FIG. 1). Further, only the target 2 is sputtered by the earth shield 11 provided on the outer periphery of the target 2.

次に、上記薄膜形成装置を用いた薄膜形成方法について説明する。   Next, a thin film forming method using the thin film forming apparatus will be described.

まず、図2に示す基板ホルダ4に基材となるシリコン基板6を配置し、スパッタチャンバ1の内部を真空ポンプ12によって1.0×10-6mTorr以下にまで排気する。また、基板ホルダ4の加熱機能を用い、シリコン基板6をBST膜22が結晶化する温度まで加熱する。ここではあらかじめ別のシリコン基板6に熱電対を貼り付けて測定した際の温度が520℃であった設定温度まで加熱する。 First, a silicon substrate 6 serving as a base material is placed on the substrate holder 4 shown in FIG. 2, and the inside of the sputtering chamber 1 is evacuated to 1.0 × 10 −6 mTorr or less by the vacuum pump 12. Further, the silicon substrate 6 is heated to a temperature at which the BST film 22 is crystallized using the heating function of the substrate holder 4. Here, the temperature is measured when a thermocouple is attached to another silicon substrate 6 in advance and the temperature when measured is 520 ° C.

次に、スパッタチャンバ1内において、ガス導入部3からガス流量制御器13(図1に図示)を介してスパッタガスであるアルゴンガスと反応性ガスである酸素ガスを導入し、コンダクタンスバルブにより全圧力がプロセスガス圧(ここでは0.25mTorr)となるように調整し、ターゲット2に負電圧を印加すると、アルゴンガスや酸素ガスがイオンと電子とに電離してプラズマとなり、主にアルゴンイオン(Ar+)がターゲットに衝突してターゲット2からターゲット粒子が飛び出す。なお、本実施の形態では、電圧供給源として電力密度2.7W/cm2の高周波電源14を用いた。 Next, in the sputtering chamber 1, argon gas, which is a sputtering gas, and oxygen gas, which is a reactive gas, are introduced from a gas introduction unit 3 through a gas flow rate controller 13 (shown in FIG. 1). When the pressure is adjusted to be the process gas pressure (here, 0.25 mTorr) and a negative voltage is applied to the target 2, the argon gas or oxygen gas is ionized into ions and electrons to form plasma, and mainly argon ions ( Ar + ) collides with the target and the target particles jump out of the target 2. In the present embodiment, a high frequency power supply 14 having a power density of 2.7 W / cm 2 is used as a voltage supply source.

そしてこの反応前後のターゲット粒子がシリコン基板6表面に付着して徐々に堆積し、BST膜22を形成することができる。   Then, the target particles before and after the reaction adhere to the surface of the silicon substrate 6 and are gradually deposited, so that the BST film 22 can be formed.

本実施の形態における効果を以下に説明する。   The effect in this Embodiment is demonstrated below.

なお、本実施の形態の効果は、図3に示すシリコン基板6(SiO2(70nm)/Si)上に形成した可変容量コンデンサで説明する。これは、下部電極23にPt/Ti(100nm/10nm)、強誘電体層21にBST膜22(250nm)、上部電極24にAu(300nm)を用い、下部電極23は平行平板マグネトロンスパッタ、強誘電体層21を本実施の形態の薄膜形成方法、上部電極24は電子ビーム蒸着で形成している。 The effect of the present embodiment will be described using a variable capacitor formed on the silicon substrate 6 (SiO 2 (70 nm) / Si) shown in FIG. This is because the lower electrode 23 is made of Pt / Ti (100 nm / 10 nm), the ferroelectric layer 21 is made of BST film 22 (250 nm), the upper electrode 24 is made of Au (300 nm), the lower electrode 23 is made of parallel plate magnetron sputtering, strong The dielectric layer 21 is formed by the thin film forming method of the present embodiment, and the upper electrode 24 is formed by electron beam evaporation.

上述の本実施の形態の薄膜形成方法でBST膜22を形成すると、BST膜22は圧縮応力Y(図3において、矢印で図示)を内在し、その圧縮応力Yにより結晶構造を立方晶から正方晶へ相変態した状態で形成される。そのため、本実施の形態で形成されたBST膜22を用いた可変容量コンデンサは、外部応力を印加する手段を用いずに、高いQ値と静電容量の可変域の拡大を実現できるため、可変容量コンデンサのサイズを小型化することができる。   When the BST film 22 is formed by the thin film forming method of the present embodiment described above, the BST film 22 contains a compressive stress Y (shown by an arrow in FIG. 3), and the crystal structure is changed from cubic to square by the compressive stress Y. It is formed in a state transformed into a crystal. Therefore, the variable capacitor using the BST film 22 formed in the present embodiment can realize a high Q value and expansion of the variable range of capacitance without using means for applying external stress. The size of the capacitor can be reduced.

それは、対向したターゲット2から飛び出すターゲット粒子が持つシリコン基板6表面に対し水平な圧縮方向(図3矢印方向)の運動エネルギーが、シリコン基板6に付着して徐々に堆積する過程で、形成されるBST膜22に圧縮応力Yとして残留するからである。   It is formed in the process in which the kinetic energy in the compression direction (arrow direction in FIG. 3) horizontal to the surface of the silicon substrate 6 possessed by the target particles jumping out from the opposing target 2 adheres to the silicon substrate 6 and gradually accumulates. This is because the compressive stress Y remains in the BST film 22.

そして、図4に示すように、BST膜22の結晶構造が、圧縮応力Yを負荷されながら形成されることで、立方晶から正方晶へ相変態するからである。   Then, as shown in FIG. 4, when the crystal structure of the BST film 22 is formed while being subjected to the compressive stress Y, it undergoes a phase transformation from cubic to tetragonal.

本来、Ba/Sr=4/6のBST膜22は立方晶の結晶構造を取り、これを用いた可変容量コンデンサは、Q値は高いが静電容量の可変域が狭かった。例えば、本実施の形態において、スパッタチャンバ1内の全圧力を5mTorrとするとBST膜22は、図4(A)に示すように、立方晶の結晶構造を取り、図5(A)に示すヒステリシス特性からも分かるように、誘電率の可変域が狭かった。   Originally, the BST film 22 of Ba / Sr = 4/6 has a cubic crystal structure, and a variable capacitor using the BST film 22 has a high Q value but a narrow capacitance variable range. For example, in this embodiment, when the total pressure in the sputtering chamber 1 is 5 mTorr, the BST film 22 has a cubic crystal structure as shown in FIG. 4A, and the hysteresis shown in FIG. As can be seen from the characteristics, the variable range of the dielectric constant was narrow.

しかし、BST膜22を、本実施の形態の薄膜形成方法で形成することで、図4(B)に示すように、結晶構造が正方晶に相変態するため、誘電率の可変域が拡大する。   However, by forming the BST film 22 by the thin film formation method of the present embodiment, as shown in FIG. 4B, the crystal structure is transformed into a tetragonal crystal, so that the variable range of the dielectric constant is expanded. .

それは、図5(B)に示すヒステリシス特性からも分かるが、図4(B)に示すように、正方晶の結晶構造になったBST膜22は、立方晶の結晶構造(図4(A))と比べ、体心金属のTiイオン25がより大きく遷移できるため、強誘電体層21は大きく分極できる。   As can be seen from the hysteresis characteristics shown in FIG. 5B, as shown in FIG. 4B, the BST film 22 having a tetragonal crystal structure has a cubic crystal structure (FIG. 4A). ), The ferroelectric layer 21 can be largely polarized.

したがって、このBST膜22を用いた可変容量コンデンサにおいて、高いQ値を維持しながら静電容量の可変域を大きくすることができる。   Therefore, in the variable capacitor using the BST film 22, the variable range of the capacitance can be increased while maintaining a high Q value.

なお、本実施の形態で形成したBST膜22に圧縮応力Yが残留していることは、X線回折法による残留応力解析(2D法)で確認できる。この解析は、デバイリングの歪みから応力値を解析できる。このデバイリングの歪みから基板面内方向の2方向σ11とσ22の残留応力値を測定したところ、スパッタチャンバ1内の全圧力を5mTorrで形成したBST膜は、160〜200MPaの引張応力の残留を確認できた。これに対し、スパッタチャンバ1内の全圧力を0.25mTorrで形成したBST膜は、700〜870MPaの圧縮応力の残留を確認できた。この他、X線回折のsin2Ψ測定でも確認が出来る。 In addition, it can confirm that the compressive stress Y remains in the BST film | membrane 22 formed in this Embodiment by the residual stress analysis (2D method) by X-ray diffraction method. In this analysis, the stress value can be analyzed from the Debye strain. When the residual stress values in the two directions σ11 and σ22 in the in-plane direction of the substrate were measured from the Debye's strain, the BST film formed with the total pressure in the sputter chamber 1 at 5 mTorr showed a residual tensile stress of 160 to 200 MPa. It could be confirmed. On the other hand, in the BST film formed with the total pressure in the sputtering chamber 1 being 0.25 mTorr, a residual compressive stress of 700 to 870 MPa was confirmed. In addition, it can also be confirmed by X-ray diffraction sin 2 Ψ measurement.

また、本実施の形態で形成したBST膜22の結晶構造が立方晶から正方晶に相変態していることは、図6で示すX線回折法による結晶構造解析で確認できる。スパッタチャンバ1内の全圧力を5mTorrから0.25mTorrに変えて形成したBST膜22を比較した図6(A)の解析結果より、5mTorr時のBST膜22は、ピークの形が左右対称でありBST(100)の面間隔と一致した位置にピークが確認出来ること立方晶であることが確認できる。一方、0.25mTorr時はピークトップの位置が低角側にシフトし、ピーク形状も左右対称でないことから、複数の面間隔を有した結晶から成ることが分かる。これを、0.25mTorr時の多重ピークの分離解析の結果を表す図6(B)より、2θ=22.04°と2θ=22.28°の2つのピークでPseudo−Voigt関数にてフィッティングされており、面間隔が3.98Åの結晶の他に、面間隔が4.03Åの結晶のピークが確認できる。これより、0.25mTorr時のBST膜22は、a軸とc軸の長さが異なる、つまり、立方晶ではなく正方晶の結晶構造であることが分かる。   Further, it can be confirmed by the crystal structure analysis by the X-ray diffraction method shown in FIG. 6 that the crystal structure of the BST film 22 formed in this embodiment is transformed from cubic to tetragonal. From the analysis result of FIG. 6A in which the BST film 22 formed by changing the total pressure in the sputtering chamber 1 from 5 mTorr to 0.25 mTorr is compared, the peak shape of the BST film 22 at 5 mTorr is symmetrical. A peak can be confirmed at a position that coincides with the interplanar spacing of BST (100). On the other hand, at 0.25 mTorr, the peak top position shifts to the low angle side, and the peak shape is not symmetrical, so it can be seen that the crystal is composed of crystals having a plurality of interplanar spacings. From FIG. 6B, which shows the result of the separation analysis of multiple peaks at 0.25 mTorr, the two peaks at 2θ = 22.04 ° and 2θ = 22.28 ° are fitted with the Pseudo-Voigt function. In addition to the crystal having a face spacing of 3.98Å, the peak of the crystal having a face spacing of 4.03Å can be confirmed. From this, it can be seen that the BST film 22 at 0.25 mTorr has a different a-axis and c-axis length, that is, a tetragonal crystal structure rather than a cubic crystal structure.

以上より、本実施の形態で形成されたBST膜22は、圧縮応力Yを負荷されながら形成されることで、結晶構造が立方晶から正方晶へ相変態していることが分かる。   From the above, it can be seen that the BST film 22 formed in the present embodiment is formed while being loaded with the compressive stress Y, so that the crystal structure is transformed from cubic to tetragonal.

したがって、本実施の形態で形成されたBST膜22を用いた可変容量素子は、外部応力を印加する手段を用いずに、高いQ値と静電容量の可変域の拡大を実現できるため、可変容量素子のサイズを小型化することができる。この特性を有する可変容量素子は、小さい静電容量で大きな可変域を必要とする高周波用部品にも応用できる。   Therefore, the variable capacitance element using the BST film 22 formed in this embodiment can realize a high Q value and expansion of the variable range of the capacitance without using a means for applying external stress. The size of the capacitor can be reduced. The variable capacitance element having this characteristic can be applied to a high frequency component that requires a small capacitance and a large variable range.

また、本実施の形態で形成されたBST膜22を用いた可変容量素子は、小型化という効果に加え、以下の三つの理由により、さらにQ値を高めることもできる。   In addition to the effect of downsizing, the variable capacitance element using the BST film 22 formed in the present embodiment can further increase the Q value for the following three reasons.

一つ目は、圧縮応力Yを負荷しながら薄膜形成するため、形成されるBST膜22はより緻密に形成されるのでQ値を高めることができる。具体的には、薄膜形成段階において、BST膜22を形成するそれぞれの結晶粒及び粒界は、製膜方向に対し垂直方向の圧縮応力Yを受けるため、それぞれが凝集しながらBST膜22を形成する。したがって、形成されるBST膜22は、結晶欠陥が少なく結晶性の高い構造となるため、結果として、可変容量素子のQ値を高めることができる。   First, since the thin film is formed while applying the compressive stress Y, the formed BST film 22 is formed more densely, so that the Q value can be increased. Specifically, in the thin film formation stage, each crystal grain and grain boundary forming the BST film 22 receives a compressive stress Y in a direction perpendicular to the film forming direction, so that the BST film 22 is formed while agglomerating each other. To do. Therefore, the formed BST film 22 has a structure with few crystal defects and high crystallinity, and as a result, the Q value of the variable capacitance element can be increased.

二つ目は、電界印加時に発生する漏れ電流を抑制できるので、可変容量素子のQ値を高めることができる。具体的には、強誘電体層21は電圧を印加すると分極し電界方向に伸びるため、強誘電体層21に電圧を印加すると、電圧が印加される部分とされない部分との界面X(図3において、点線で図示)に応力がかかる。その応力によりその界面X付近には、状態変異による結晶欠陥が発生する。この結晶欠陥が、漏れ電流の原因となり可変容量素子のQ値を低下させる。しかし、圧縮応力Yを内部に保持させると、その圧縮応力Y方向と前記界面Xにかかる応力方向とが一致するため、前記界面Xにかかる応力を緩和することが可能となる。この結果として、漏れ電流を抑制でき、可変容量素子のQ値を高めることができる。   Second, since the leakage current generated when an electric field is applied can be suppressed, the Q value of the variable capacitance element can be increased. Specifically, since the ferroelectric layer 21 is polarized when a voltage is applied and extends in the direction of the electric field, when a voltage is applied to the ferroelectric layer 21, the interface X between the portion to which the voltage is not applied and the portion to which the voltage is not applied (FIG. 3). In FIG. 2, a stress is applied to the dotted line). Due to the stress, near the interface X, a crystal defect due to state variation occurs. This crystal defect causes a leakage current and lowers the Q value of the variable capacitance element. However, if the compressive stress Y is held inside, the compressive stress Y direction and the stress direction applied to the interface X coincide with each other, so that the stress applied to the interface X can be relaxed. As a result, the leakage current can be suppressed and the Q value of the variable capacitance element can be increased.

三つ目は、形成するBST膜22の表面構造の粗さを、結晶粒の大きさを保ったまま、つまり結晶粒を微細化せずに、低減することができるため、高い誘電率を維持したまま、電極界面層とのコンタクト抵抗を低減することができ、結果として、Q値を高めることができる。   Third, since the roughness of the surface structure of the BST film 22 to be formed can be reduced while maintaining the size of the crystal grains, that is, without making the crystal grains fine, the high dielectric constant is maintained. As a result, the contact resistance with the electrode interface layer can be reduced, and as a result, the Q value can be increased.

このほかに、本実施の形態は、薄膜形成をする際に、シリコン基板6と下部電極23との間や、電極層23、24と強誘電体層21との界面にバッファ層やシード層を形成することで強誘電体層21と電極層23、24もしくは強誘電体層21を配向制御することができる。そのため、正方晶へ相変態する結晶を一方向に配向させることで、圧縮応力Yを内在したBST膜22をc軸方向(電界方向)へ優先的に結晶成長させることができ、ヒステリシス特性をシャープにできる。つまり、低電圧で大きな分極が得られるため、可変容量素子としての性能も向上するし、メモリ等への応用にも適している。   In addition, in the present embodiment, when forming a thin film, a buffer layer or a seed layer is provided between the silicon substrate 6 and the lower electrode 23 or at the interface between the electrode layers 23 and 24 and the ferroelectric layer 21. By forming it, the orientation of the ferroelectric layer 21 and the electrode layers 23 and 24 or the ferroelectric layer 21 can be controlled. Therefore, by orienting the crystals that transform to tetragonal crystals in one direction, the BST film 22 containing the compressive stress Y can be preferentially grown in the c-axis direction (electric field direction), and the hysteresis characteristics are sharp. Can be. That is, since a large polarization can be obtained at a low voltage, the performance as a variable capacitance element is improved and it is suitable for application to a memory or the like.

さらに、本実施の形態は、強誘電体層21に対する応力印加手段を、図8で示した従来技術のように、圧電素子107を使った外部手段から強誘電体層21の内部に保持させる手段へ変えるため、以下のような効果も期待できる。   Further, in the present embodiment, the means for applying stress to the ferroelectric layer 21 is held inside the ferroelectric layer 21 from the external means using the piezoelectric element 107 as in the prior art shown in FIG. The following effects can also be expected.

まず、製膜工程を減らすことができるため、手間と時間の減少、コストの削減が可能となり、生産性が向上する。また、外部手段である圧電素子107が不要となるため、圧電素子駆動のための回路も不要となり回路構造が簡素化する。さらに、強誘電体層21形成後の高温処理プロセスによる品質低下、外部応力による層間の剥離や層内の結晶欠陥の発生が招くQ値の低下等の品質の問題も改善される。   First, since the number of film forming steps can be reduced, labor and time can be reduced and costs can be reduced, thereby improving productivity. Further, since the piezoelectric element 107 which is an external means is not required, a circuit for driving the piezoelectric element is not required, and the circuit structure is simplified. Furthermore, quality problems such as quality deterioration due to a high-temperature treatment process after the formation of the ferroelectric layer 21 and reduction in Q value caused by delamination due to external stress and generation of crystal defects in the layer are also improved.

なお、外部応力を印加する手段として、電極層23、24に応力を内在させることで、強誘電体層21に外部応力を印加しようとするということも考えられるが、電極層23、24は金属層であるため熱膨張変化が大きく、この電極層23、24の熱膨張変化によって、電極層23、24に内在させた応力が大きく変化してしまうため好ましくない。   As a means for applying external stress, it may be possible to apply external stress to the ferroelectric layer 21 by making the electrode layers 23 and 24 contain stress, but the electrode layers 23 and 24 are made of metal. Since this is a layer, the thermal expansion change is large, and the thermal expansion change of the electrode layers 23 and 24 is not preferable because the stress contained in the electrode layers 23 and 24 is greatly changed.

それに対し、本実施の形態は、強誘電体層21自身に圧縮応力Yを内在させているため、電極層23、24の変化や材料の影響が少ないため、使用条件や材料選択の自由度が高まる。   In contrast, in the present embodiment, since the compressive stress Y is inherent in the ferroelectric layer 21 itself, the change in the electrode layers 23 and 24 and the influence of the material are small. Rise.

なお、本実施の形態では、形成する化合物膜21として(BaxSr1-x)TiO3膜を例に挙げたが、Ba(Ti1-xZrx)O3、PbTiO3、Pb (Zr1-x,Tix)O3などの金属酸化膜にも応用が可能である。また本実施の形態では、反応性ガスとして酸素ガスを用いたが、窒素ガス、メタンガス等を用いてもよい。これにより、本実施の形態は、金属窒化物膜や有機金属化合物膜の形成にも応用が可能である。また基材としてはシリコン基板6を挙げたが、化合物膜21形成時の高温に耐えることができて、かつ、基板構成元素と電極、強誘電体との拡散を抑制することができるならば、特に規定は無く、SiO2、硝子、Al23基板やMgO基板などにも応用が可能である。 In the present embodiment, the (Ba x Sr 1-x ) TiO 3 film is taken as an example of the compound film 21 to be formed, but Ba (Ti 1-x Zr x ) O 3 , PbTiO 3 , Pb (Zr) is used. It can also be applied to metal oxide films such as 1-x , Ti x ) O 3 . In this embodiment, oxygen gas is used as the reactive gas, but nitrogen gas, methane gas, or the like may be used. Thus, this embodiment can be applied to the formation of a metal nitride film or an organometallic compound film. Moreover, although the silicon substrate 6 was mentioned as a base material, if it can endure the high temperature at the time of compound film 21 formation, and can suppress the spreading | diffusion with a substrate structural element, an electrode, and a ferroelectric substance, There is no particular limitation, and the present invention can be applied to SiO 2 , glass, Al 2 O 3 substrates, MgO substrates, and the like.

また本実施の形態では、スパッタガスと反応性ガスとは異なるガスを用いたが、反応性ガスの陽イオンがスパッタガスとして機能する場合は、同じガスを用いてもよい。   Further, in the present embodiment, a gas different from the sputtering gas and the reactive gas is used, but the same gas may be used when the cations of the reactive gas function as the sputtering gas.

(実施の形態2)
本実施の形態に示す薄膜形成方法は、実施の形態1にECRラジカル源を用いた薄膜形成方法であり、特開2009−30133に記載の薄膜形成方法を参照して行う。
(Embodiment 2)
The thin film formation method described in this embodiment is a thin film formation method using an ECR radical source in Embodiment 1, and is performed with reference to the thin film formation method described in JP-A-2009-30133.

実施の形態1との違いについて詳細に記載しながら、以下説明する。   The difference from Embodiment 1 will be described below in detail.

この薄膜形成装置は、スパッタチャンバ1とこのスパッタチャンバ1に取り付けられたECR(Electron Cyclotron Resonance)装置(高密度ラジカル源)とを備えている。   The thin film forming apparatus includes a sputtering chamber 1 and an ECR (Electron Cyclotron Resonance) apparatus (high density radical source) attached to the sputtering chamber 1.

図7に示すように、この薄膜形成装置は、スパッタチャンバ1内には、平行方向に対向する二枚のターゲット2と、このターゲット2近傍に配置されたガス導入部3と、ECR装置17と対向する基板ホルダ4とが配置されている。   As shown in FIG. 7, the thin film forming apparatus includes two targets 2 facing in parallel in the sputtering chamber 1, a gas introduction unit 3 disposed in the vicinity of the target 2, an ECR device 17, and the like. Opposing substrate holders 4 are arranged.

また、本実施の形態で用いるECR装置17は、そのラジカル放出面が、ターゲット2の対向方向とほぼ垂直方向からターゲット2の対向空間に臨むように配置した。すなわち本実施の形態では、ターゲット2の対向面とECR装置17のラジカル放出面とがほぼ垂直な関係にある。そして、このECR装置17によってプラズマ雰囲気を形成し、ターゲット2の対向方向に対して、ほぼ垂直方向からラジカル等を放出している。   Further, the ECR device 17 used in the present embodiment is arranged so that the radical emission surface thereof faces the facing space of the target 2 from a direction substantially perpendicular to the facing direction of the target 2. That is, in the present embodiment, the opposing surface of the target 2 and the radical emission surface of the ECR device 17 are in a substantially vertical relationship. A plasma atmosphere is formed by the ECR device 17 to release radicals and the like from a direction substantially perpendicular to the facing direction of the target 2.

そして本実施の形態では、基板ホルダ4とECR装置17とは、対向空間を介して対面している。   In the present embodiment, the substrate holder 4 and the ECR device 17 are opposed to each other through the facing space.

なお、本実施の形態で用いたECR装置17は、プラズマ生成部18に導波管19を介してマイクロ波(2.45GHz)を送り込み、放電を起こすものである。   Note that the ECR device 17 used in the present embodiment sends a microwave (2.45 GHz) to the plasma generator 18 via the waveguide 19 to cause discharge.

プラズマ生成部18の外周には875Gの磁束密度を形成することができる磁気コイルあるいは永久磁石を用いた磁界発生部20が配置され、これによりプラズマ生成部18の軸方向に磁場が印加されている。そしてこの磁場における磁力線の回りを電界が回転し、この電界によって電子も回転して加速される。そしてこの電子の回転周波数とマイクロ波周波数とを一致させて共振させ、マイクロ波のエネルギーを効率よく電子に吸収させる。この現象をECR(電子サイクロトロン共鳴)という。そしてECRによって加熱された電子が、ガス導入部3から導入された反応性ガス(酸素ガス)に衝突すると、酸素ガスはラジカル(O+)や陽イオン(O+)、陰イオン(O-)が生成される。 A magnetic field generation unit 20 using a magnetic coil or a permanent magnet capable of forming a magnetic flux density of 875 G is disposed on the outer periphery of the plasma generation unit 18, thereby applying a magnetic field in the axial direction of the plasma generation unit 18. . An electric field rotates around the magnetic field lines in the magnetic field, and electrons are rotated and accelerated by the electric field. Then, the electron rotation frequency and the microwave frequency are made to coincide with each other to resonate, and the energy of the microwave is efficiently absorbed by the electrons. This phenomenon is called ECR (electron cyclotron resonance). When the electrons heated by the ECR collide with the reactive gas (oxygen gas) introduced from the gas introduction unit 3, the oxygen gas is converted into radicals (O + ), cations (O + ), anions (O ). Is generated.

次に、上記薄膜形成装置を用いた薄膜形成方法について説明する。   Next, a thin film forming method using the thin film forming apparatus will be described.

まず、図7に示す基板ホルダ4に基材となるシリコン基板6を配置し、スパッタチャンバ1の内部を真空ポンプ12によって1×10-6Torr以下まで排気する。また、基板ホルダ4の加熱機能を用い、シリコン基板6をBST膜22が結晶化する温度まで加熱する。ここではあらかじめ別のシリコン基板6に熱電対を貼り付けて測定した際の温度が520℃であった設定温度まで加熱する。 First, a silicon substrate 6 serving as a base material is placed on the substrate holder 4 shown in FIG. 7, and the inside of the sputtering chamber 1 is evacuated to 1 × 10 −6 Torr or less by the vacuum pump 12. Further, the silicon substrate 6 is heated to a temperature at which the BST film 22 is crystallized using the heating function of the substrate holder 4. Here, the temperature is measured when a thermocouple is attached to another silicon substrate 6 in advance and the temperature when measured is 520 ° C.

次に、スパッタチャンバ1内において、ガス導入部3からスパッタガスであるアルゴンガスを導入し、ターゲット2に負電圧を印加すると、アルゴンガスがイオンと電子とに電離してプラズマとなり、イオン(Ar+)がターゲット2に衝突してターゲット2からターゲット2粒子が飛び出す。なお、本実施の形態では、電圧供給源として電力密度2.7W/cm2の高周波電源14を用いた。 Next, in the sputtering chamber 1, when argon gas, which is a sputtering gas, is introduced from the gas introduction unit 3 and a negative voltage is applied to the target 2, the argon gas is ionized into ions and electrons to form plasma, and ions (Ar + ) Collides with the target 2 and the target 2 particles jump out of the target 2. In the present embodiment, a high frequency power supply 14 having a power density of 2.7 W / cm 2 is used as a voltage supply source.

またECR装置17からスパッタチャンバ1内に酸素ラジカルを導入すると、この酸素ラジカルと前述のターゲット2粒子とが反応する。このように、ECR装置17から酸素ラジカルを供給し、ターゲット2粒子と反応させることによって、酸素欠損の少ない化合物膜を形成することができる。   When oxygen radicals are introduced from the ECR device 17 into the sputtering chamber 1, the oxygen radicals react with the aforementioned target 2 particles. In this way, by supplying oxygen radicals from the ECR apparatus 17 and reacting with the target 2 particles, a compound film with few oxygen vacancies can be formed.

そしてこの反応後のターゲット2粒子がシリコン基板6表面に付着して徐々に堆積し、BST膜22を形成することができる。   Then, the target 2 particles after the reaction adhere to the surface of the silicon substrate 6 and are gradually deposited, so that the BST film 22 can be formed.

本実施の形態は、実施の形態1で挙げた効果の他に以下に説明する効果を奏する。   In addition to the effects described in the first embodiment, this embodiment has the effects described below.

本実施の形態は、負イオンの化合物膜21への衝突を抑制することができるため、結晶欠陥が少なく、結晶性の高いBST膜22を形成することができる。   Since the present embodiment can suppress the collision of negative ions with the compound film 21, the BST film 22 with few crystal defects and high crystallinity can be formed.

それは、本実施の形態は、図7に示すように二つのターゲット2を対向させ、一方のターゲット2から他方のターゲット2へと向う磁界を発生させることによって、ターゲット2対向空間にほぼ一様の磁界が形成される。そして、この磁界の向きとほぼ垂直方向から負イオンが放出される。そのため、負イオンは磁界中でサイクロトロン運動をするので、負イオンは磁界に捕捉された状態となり、これにより負イオンの進行は抑えられ、この結果として結晶性を高めることができる。   In the present embodiment, two targets 2 are opposed to each other as shown in FIG. 7, and a magnetic field directed from one target 2 to the other target 2 is generated. A magnetic field is formed. Then, negative ions are emitted from a direction substantially perpendicular to the direction of the magnetic field. Therefore, since the negative ions perform a cyclotron motion in the magnetic field, the negative ions are trapped in the magnetic field, thereby suppressing the progress of the negative ions, and as a result, the crystallinity can be improved.

さらに、ECR装置17を用いると、高効率でラジカルを発生させることができる一方で、負イオンの発生も多くなる。また、高密度でラジカル、イオン等が発生すると、比較的磁束密度の低いスパッタチャンバ1側へと直進しやすくなる。   Furthermore, when the ECR apparatus 17 is used, radicals can be generated with high efficiency, while negative ions are generated more. Further, when radicals, ions, and the like are generated at a high density, it becomes easy to go straight to the sputtering chamber 1 side having a relatively low magnetic flux density.

したがって、本実施の形態は、負イオンの衝突を抑制し、化合物膜21へのダメージを低減することによって、結晶性に優れた化合物膜21の形成に顕著な効果を有する。   Therefore, the present embodiment has a remarkable effect on the formation of the compound film 21 having excellent crystallinity by suppressing the collision of negative ions and reducing the damage to the compound film 21.

このほかに、本実施の形態では、活性な酸素ラジカルを効率的に導入すると共に、酸素イオンの衝突を抑制することによって、化合物膜21の結晶中の原子が欠落するのを抑制し、電気的絶縁性に対する信頼性の高い化合物膜21を形成することができる。   In addition to this, in the present embodiment, active oxygen radicals are efficiently introduced, and collision of oxygen ions is suppressed, so that the loss of atoms in the crystal of the compound film 21 is suppressed. The compound film 21 having high reliability with respect to insulation can be formed.

なお、本実施の形態では、形成する化合物膜21として(BaxSr1-x)TiO3膜を例に挙げたが、実施の形態1と同様、Ba(Ti1-xZrx)O3、PbTiO3、Pb (Zr1-x,Tix)O3などの金属酸化膜にも応用が可能である。また本実施の形態では、反応性ガスとして酸素ガスを用いたが、窒素ガス、メタンガス等を用いてもよい。これにより、本実施の形態は、金属窒化物膜や有機金属化合物膜の形成にも応用が可能である。また基材としてはシリコン基板を挙げたが、化合物膜21形成時の高温に耐えることができて、かつ、基板構成元素と電極、強誘電体との拡散を抑制することができるならば、特に規定は無く、SiO2、硝子、Al23基板やMgO基板などにも応用が可能である。 In the present embodiment, the (Ba x Sr 1-x ) TiO 3 film is taken as an example of the compound film 21 to be formed. However, as in the first embodiment, Ba (Ti 1-x Zr x ) O 3 is used. , PbTiO 3 , Pb (Zr 1-x , Ti x ) O 3 and other metal oxide films can also be applied. In this embodiment, oxygen gas is used as the reactive gas, but nitrogen gas, methane gas, or the like may be used. Thus, this embodiment can be applied to the formation of a metal nitride film or an organometallic compound film. Moreover, although the silicon substrate was mentioned as a base material, if it can endure the high temperature at the time of compound film 21 formation and can suppress the spreading | diffusion with a substrate structural element, an electrode, and a ferroelectric, especially. There is no regulation, and it can be applied to SiO 2 , glass, Al 2 O 3 substrate, MgO substrate and the like.

また本実施の形態では、スパッタガスと反応性ガスとは異なるガスを用いたが、反応性ガスの陽イオンがスパッタガスとして機能する場合は、同じガスを用いてもよい。またECR装置17などの高密度ラジカル源はイオンも高密度に発生させることができるため、スパッタガスも反応性ガスと同様に、高密度ラジカル源から放出してもよい。   Further, in the present embodiment, a gas different from the sputtering gas and the reactive gas is used, but the same gas may be used when the cations of the reactive gas function as the sputtering gas. Further, since the high-density radical source such as the ECR apparatus 17 can also generate ions with high density, the sputtering gas may be released from the high-density radical source in the same manner as the reactive gas.

本発明の可変容量素子は、チューナブルフィルタや高周波用コンデンサデバイス等に応用される可変容量素子に利用できる。   The variable capacitance element of the present invention can be used for a variable capacitance element applied to a tunable filter, a high frequency capacitor device, or the like.

1 スパッタチャンバ
2、2a、2b ターゲット
3 ガス導入部
4 基板ホルダ
5 カソード
6 シリコン基板
7 磁石
8 冷却水流入口
9 冷却水流出口
10 整合器
11 アースシールド
12 真空ポンプ
13 ガス流量制御器
14 高周波電源
15 位相制御器
16 オシロスコープ
17 ECR装置(高密度ラジカル源)
18 プラズマ生成部
19 導波管
20 磁界発生部
21 強誘電体層、化合物膜
22 BST膜
23 下部電極
24 上部電極
101 第1の誘電体層
102 第1の電極層
103 第2の電極層
104 第2の誘電体層
105 第3の電極層
106 第4の電極層
107 圧電素子
DESCRIPTION OF SYMBOLS 1 Sputter chamber 2, 2a, 2b Target 3 Gas introduction part 4 Substrate holder 5 Cathode 6 Silicon substrate 7 Magnet 8 Cooling water inlet 9 Cooling water outlet 10 Matching device 11 Earth shield 12 Vacuum pump 13 Gas flow controller 14 High frequency power source 15 Phase Controller 16 Oscilloscope 17 ECR device (High-density radical source)
18 Plasma generator 19 Waveguide 20 Magnetic field generator 21 Ferroelectric layer, compound film 22 BST film 23 Lower electrode 24 Upper electrode 101 First dielectric layer 102 First electrode layer 103 Second electrode layer 104 Second Second dielectric layer 105 Third electrode layer 106 Fourth electrode layer 107 Piezoelectric element

Claims (4)

第1及び第2の電極間に接続された強誘電体層を備え、
前記強誘電体層は、自らが内部に持つ圧縮応力により立方晶から正方晶へ相変態したペロブスカイト型構造を有することを特徴とする可変容量素子。
Comprising a ferroelectric layer connected between the first and second electrodes;
The variable capacitance element, wherein the ferroelectric layer has a perovskite structure that is transformed from a cubic crystal to a tetragonal crystal by a compressive stress contained therein.
基板と、この基板上に積層した前記第1の電極と、この第1の電極上に積層した前記強誘電体層と、この強誘電体層上に積層した前記第2の電極とを備えた請求項1に記載の可変容量素子。 A substrate, the first electrode stacked on the substrate, the ferroelectric layer stacked on the first electrode, and the second electrode stacked on the ferroelectric layer. The variable capacitance element according to claim 1. 前記強誘電体層は、
スパッタチャンバと、
このスパッタチャンバ内に対向配置した二つのターゲットと、
これらのターゲットの対向方向とほぼ垂直方向から前記ターゲットの対向空間に臨む基板ホルダとを備え、
前記各ターゲットの背面にはそれぞれ磁石が配置され、
これらの磁石によって、前記ターゲットの対向方向に磁界を発生させるとともに、
前記各ターゲットに負電圧を印加して、前記基板ホルダに設置した基材に化合物膜を形成する薄膜形成方法で形成されたことを特徴とする請求項1に記載の可変容量素子。
The ferroelectric layer is
A sputter chamber;
Two targets opposed to each other in the sputtering chamber;
A substrate holder facing the facing space of the target from a direction substantially perpendicular to the facing direction of these targets,
Magnets are arranged on the back of each target,
With these magnets, a magnetic field is generated in the facing direction of the target,
2. The variable capacitance element according to claim 1, wherein the variable capacitance element is formed by a thin film forming method in which a negative voltage is applied to each of the targets to form a compound film on a base material placed on the substrate holder.
前記強誘電体層は、さらに、高密度ラジカル源を前記基板ホルダと異方向から前記ターゲットの対向空間に臨むように備えた前記薄膜形成方法で形成されたことを特徴とする請求項3に記載の可変容量素子。 The said ferroelectric layer was further formed with the said thin film formation method provided with the high-density radical source so that it might face the opposing space of the said target from a different direction from the said substrate holder. Variable capacitance element.
JP2010078452A 2010-03-30 2010-03-30 Variable capacitive element Pending JP2011211029A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010078452A JP2011211029A (en) 2010-03-30 2010-03-30 Variable capacitive element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010078452A JP2011211029A (en) 2010-03-30 2010-03-30 Variable capacitive element

Publications (1)

Publication Number Publication Date
JP2011211029A true JP2011211029A (en) 2011-10-20

Family

ID=44941766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010078452A Pending JP2011211029A (en) 2010-03-30 2010-03-30 Variable capacitive element

Country Status (1)

Country Link
JP (1) JP2011211029A (en)

Similar Documents

Publication Publication Date Title
US20150311046A1 (en) Fabricating low-defect rare-earth doped piezoelectric layer
KR100431908B1 (en) Method of manufacturing an oxide epitaxially strained lattice film
US11527706B2 (en) Film structure body and method for manufacturing the same
JP4927799B2 (en) Ferroelectric thin film element and manufacturing method thereof
JP2015108190A (en) Deposition of silicon dioxide
US10026551B2 (en) Magnetic capacitor structures
CN109082642A (en) A kind of unleaded epitaxial multilayer film and preparation method thereof with high energy storage density and excellent heat stability
CN109545548A (en) A kind of warm film energy-storage capacitor of rare-earth element modified width and preparation method thereof
CN101892522B (en) Method for preparing lead-titanate-lead-magnesium niobate films by pulsed laser deposition assisted by oxygen plasmas
JP2019175975A (en) Deposition method of boron-based film and film deposition apparatus
KR20010046843A (en) Method of Manufacturing Ferroelectric Thin Film of Mixed Oxides Containing Volatile Components
JPWO2008032627A1 (en) Dry etching method
JP2012004396A (en) Method of depositing piezoelectric film and piezoelectric element using it
JP2011211029A (en) Variable capacitive element
Cernea Methods for preparation of BaTiO3 thin films
JP2009275281A (en) Sputtering method and system
Stafford et al. Sputter-etching characteristics of barium–strontium–titanate and bismuth–strontium–tantalate using a surface-wave high-density plasma reactor
CN112921288B (en) Preparation of high-energy-storage-density BaTiO 3 Ferroelectric thin film method, product and application thereof
Wang et al. Structural and dielectric characterization of the (Ba 1− x Sr x)(Ti 0.9 Sn 0.1) O 3 thin films deposited on Pt/Ti/SiO 2/Si substrate by radio frequency magnetron sputtering
CN106637092A (en) Preparation method of magnetoelectric composite thin film
Li et al. The effect of bottom electrode on structure and electrical properties of BaZr0. 15Ti0. 85O3 films on SrTiO3 substrates
JP2009266967A (en) Ferroelectric film, semiconductor device having ferroelectric film, and method of manufacturing the same
Manavalan Structural and electrical properties of barium strontium titanate thin films for tunable microwave applications
Garten Residual ferroelectricity, piezoelectricity, and flexoelectricity in barium strontium titanate tunable dielectrics
JPH09256139A (en) Production of zinc oxide film