JP2011199194A - Method of manufacturing semiconductor device - Google Patents
Method of manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2011199194A JP2011199194A JP2010066940A JP2010066940A JP2011199194A JP 2011199194 A JP2011199194 A JP 2011199194A JP 2010066940 A JP2010066940 A JP 2010066940A JP 2010066940 A JP2010066940 A JP 2010066940A JP 2011199194 A JP2011199194 A JP 2011199194A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- silicon
- oxygen
- tunnel insulating
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明は、半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device.
近年、メモリの集積度を高めるために、メモリセルを３次元的に配置した半導体記憶装置が提案されている（例えば特許文献１を参照）。 In recent years, semiconductor memory devices in which memory cells are arranged three-dimensionally have been proposed in order to increase the degree of memory integration (see, for example, Patent Document 1).
この半導体記憶装置の構造は、ブロック絶縁膜、電荷蓄積層、トンネル絶縁膜、及びシリコン層という順番で形成される。トンネル絶縁膜の表面にシリコン層を形成する際に、トンネル絶縁膜の表面において還元作用によりＳｉＨ結合が形成されたり、酸素が欠損したりする。これにより、トンネル絶縁膜及びシリコン層の界面に界面準位が形成され、半導体記憶装置の特性が劣化するという問題があった。 The structure of this semiconductor memory device is formed in the order of a block insulating film, a charge storage layer, a tunnel insulating film, and a silicon layer. When a silicon layer is formed on the surface of the tunnel insulating film, SiH bonds are formed or oxygen is lost on the surface of the tunnel insulating film due to a reducing action. As a result, there is a problem that interface states are formed at the interface between the tunnel insulating film and the silicon layer, and the characteristics of the semiconductor memory device deteriorate.
このように、従来の製造方法では、良質な構造を有する半導体装置の製造方法が得られているとはいえなかった。 Thus, it cannot be said that the conventional manufacturing method has provided a method for manufacturing a semiconductor device having a high-quality structure.
本発明は、良質な特性を有する半導体装置の製造方法を提供することを目的としている。 An object of this invention is to provide the manufacturing method of the semiconductor device which has a quality characteristic.
本発明の一視点に係る半導体装置の製造方法は、制御ゲート電極の表面に絶縁膜を形成する工程と、前記絶縁膜の表面に電荷蓄積層を形成する工程と、前記電荷蓄積層の表面にトンネル絶縁膜を形成する工程と、前記トンネル絶縁膜の表面にシリコン層を形成する工程と、前記シリコン層を形成した後、熱処理を行って前記トンネル絶縁膜及び前記シリコン層の境界面近傍に存在する酸素とシリコンとを反応させる工程と、を備えることを特徴とする。 A method of manufacturing a semiconductor device according to an aspect of the present invention includes a step of forming an insulating film on a surface of a control gate electrode, a step of forming a charge storage layer on the surface of the insulating film, and a surface of the charge storage layer. A step of forming a tunnel insulating film; a step of forming a silicon layer on the surface of the tunnel insulating film; and after the formation of the silicon layer, heat treatment is performed to be present in the vicinity of a boundary surface between the tunnel insulating film and the silicon layer And a step of reacting oxygen and silicon to be reacted.
本発明によれば、良質な特性を有する半導体装置の製造方法を提供することができる。 According to the present invention, a method of manufacturing a semiconductor device having good characteristics can be provided.
以下、本発明の実施形態の詳細を図面を参照して説明する。なお、以下の各実施形態では、３次元積層技術ＢｉＣＳ（Bit Cost Scalable）を用いた３次元構造を有する不揮発性半導体記憶装置について説明する。また、以下の各実施形態は、電荷蓄積層に電荷トラップ用の電荷蓄積絶縁膜を用いた電荷トラップ型の不揮発性半導体記憶装置である。このような不揮発性半導体記憶装置として、ＭＯＮＯＳ型、ＳＯＮＯＳ型等がある。 Hereinafter, details of the embodiment of the present invention will be described with reference to the drawings. In the following embodiments, a non-volatile semiconductor memory device having a three-dimensional structure using a three-dimensional stacking technology BiCS (Bit Cost Scalable) will be described. Each of the following embodiments is a charge trap type nonvolatile semiconductor memory device using a charge storage insulating film for charge trapping as a charge storage layer. Examples of such a nonvolatile semiconductor memory device include a MONOS type and a SONOS type.
まず、図１〜図３を用いて本発明の比較例に係る半導体装置について説明する。 First, a semiconductor device according to a comparative example of the present invention will be described with reference to FIGS.
図１（ａ）は、本発明の比較例に係る半導体装置の基本的な構成を模式的に示す断面図であり、図１（ｂ）は、本発明の比較例に係る半導体装置の基本的な構成を模式的に示す平面図である。図２は、図１（ａ）のＡ−Ａ線に沿った断面における酸素濃度分布を示す図であり、図３は、図１（ａ）のＡ−Ａ線に沿った断面におけるエネルギーバンドを示す図である。 FIG. 1A is a cross-sectional view schematically showing a basic configuration of a semiconductor device according to a comparative example of the present invention, and FIG. 1B is a basic configuration of a semiconductor device according to a comparative example of the present invention. It is a top view which shows typically a structure. 2 is a diagram showing an oxygen concentration distribution in a cross section along the line AA in FIG. 1A, and FIG. 3 shows an energy band in the cross section along the line AA in FIG. FIG.
図１に示すように、半導体基板を含む基板１００表面近傍には、基板１００に垂直な円柱状の半導体領域（シリコン領域）１０６が形成され、半導体領域１０６の側面、すなわち周囲にはトンネル絶縁膜１０５が形成されている。トンネル絶縁膜１０５の側面には電荷を保持する電荷蓄積絶縁膜（電荷蓄積膜）１０４が形成され、電荷蓄積絶縁膜１０４の側面にはブロック絶縁膜１０３が形成されている。ブロック絶縁膜１０３の側面には、基板１００に対して平行な平板状の複数の制御ゲート電極１０２が接して形成され、ブロック絶縁膜１０３及び制御ゲート電極１０２の表面には層間絶縁膜１０１が形成されている。そして、図２に示すように、酸素は主にブロック絶縁膜１０３及びトンネル絶縁膜１０５に含有されている。そして、電荷保持時の制御ゲート電極１０２、ブロック絶縁膜１０３、電荷蓄積絶縁膜１０４、トンネル絶縁膜１０５及び半導体領域１０６のエネルギーバンド図は図３に示すとおりである。
As shown in FIG. 1, a columnar semiconductor region (silicon region) 106 perpendicular to the
図１に示すような構造は、基板１００上に複数の層間絶縁膜１０１と複数の制御ゲート電極１０２とが交互に積層された積層膜を形成し、層間絶縁膜１０１と制御ゲート電極１０２とをエッチングして該積層膜を貫通する溝を形成し、前記溝の内壁にブロック絶縁膜１０３を形成し、ブロック絶縁膜１０３の表面に電荷蓄積絶縁膜１０４を形成し、電荷蓄積絶縁膜１０４の表面にトンネル絶縁膜１０５を形成し、トンネル絶縁膜１０５の表面にシリコン領域１０６を形成することで得られる。
In the structure shown in FIG. 1, a stacked film in which a plurality of interlayer insulating
しかし、トンネル絶縁膜１０５の表面にシリコン領域１０６を形成する際に、トンネル絶縁膜１０５の表面（内壁）において還元作用によりＳｉＨ結合が形成されたり、酸素が欠損したりする。これにより、トンネル絶縁膜１０５及びシリコン領域１０６の界面に界面準位が形成され、電荷保持特性が劣化してしまう。
However, when the
（第１の実施形態）
次に、図４〜図６を用いて、本発明の第１の実施形態に係る半導体装置について説明する。
(First embodiment)
Next, the semiconductor device according to the first embodiment of the present invention will be described with reference to FIGS.
図４（ａ）は、本発明の第１の実施形態に係る半導体装置の基本的な構成を模式的に示す断面図であり、図４（ｂ）は、本発明の第１の実施形態に係る半導体装置の基本的な構成を模式的に示す平面図である。図５は、図４（ａ）のＢ−Ｂ線に沿った断面における酸素濃度分布を示す図であり、図６は、図４（ａ）のＢ−Ｂ線に沿った断面におけるエネルギーバンドを示す図である。 FIG. 4A is a cross-sectional view schematically showing the basic configuration of the semiconductor device according to the first embodiment of the present invention, and FIG. 4B shows the first embodiment of the present invention. It is a top view which shows typically the fundamental structure of the semiconductor device which concerns. FIG. 5 is a diagram showing the oxygen concentration distribution in the cross section along the line BB in FIG. 4A. FIG. 6 shows the energy band in the cross section along the line BB in FIG. FIG.
図４に示すように、半導体基板を含む基板２００表面近傍には、基板２００に垂直な円柱状の第１の半導体領域（シリコン領域）２０７が形成され、シリコン領域２０７の側面、すなわち周囲には酸素が添加された第２の半導体領域（シリコン領域）２０６が形成されている。シリコン領域２０６の側面、すなわち周囲にはトンネル絶縁膜２０５が形成されている。トンネル絶縁膜２０５の側面には電荷を保持する電荷蓄積絶縁膜（電荷蓄積膜）２０４が形成され、電荷蓄積絶縁膜２０４の側面にはブロック絶縁膜２０３が形成されている。ブロック絶縁膜２０３の側面には、基板２００に対して平行な平板状の複数の制御ゲート電極２０２が接して形成され、ブロック絶縁膜２０３及び制御ゲート電極２０２の表面には層間絶縁膜２０１が形成されている。そして、図５に示すように、酸素は主にブロック絶縁膜２０３及びトンネル絶縁膜２０５に含有され、シリコン領域２０６にはブロック絶縁膜２０３及びトンネル絶縁膜２０５よりも少ない量の酸素が添加されている。そして、電荷保持時の制御ゲート電極２０２、ブロック絶縁膜２０３、電荷蓄積絶縁膜２０４、トンネル絶縁膜２０５、シリコン領域２０６及びシリコン領域２０７のエネルギーバンド図は図６に示すとおりである。
As shown in FIG. 4, a columnar first semiconductor region (silicon region) 207 perpendicular to the
上述した第１の実施形態によれば、トンネル絶縁膜２０５及びシリコン領域２０７の間に、酸素が添加されたシリコン領域２０６が形成されている。トンネル絶縁膜２０５及びシリコン領域２０６の界面は、後述する熱処理工程によって前記界面近傍の酸素とシリコンとが反応することで、酸素の欠陥等が改善されている。また、図３で示したエネルギーバンド図と比べ、図６に示すエネルギーバンド図のほうが、酸素が添加されたシリコン領域２０６の分だけエネルギー障壁が大きく、電荷の漏れ量を低減することができる。この結果、電荷保持特性を向上させることができる。
According to the first embodiment described above, the
また、シリコン領域２０６の酸素の量は、ブロック絶縁膜２０３やトンネル絶縁膜２０５の酸素の量よりも少ない。このように、シリコン領域２０６の酸素量を絶縁膜の酸素量よりも少なくすることによって電気伝導可能なチャネルの役割を損なわず界面を改質することが可能になる。
Further, the amount of oxygen in the
次に、図４〜図１１を用いて、本発明の第１の実施形態に係る半導体装置の製造方法について説明する。 Next, a method for manufacturing a semiconductor device according to the first embodiment of the present invention will be described with reference to FIGS.
図７（ａ）〜図１０（ａ）は、本発明の第１の実施形態に係る半導体装置の基本的な製造方法を模式的に示す断面図であり、図７（ｂ）〜図１０（ｂ）は、本発明の第１の実施形態に係る半導体装置の基本的な製造方法を模式的に示す平面図である。図１１は、図４（ａ）のＢ−Ｂ線に沿った断面における酸素濃度分布を示す図である。 FIG. 7A to FIG. 10A are cross-sectional views schematically showing a basic method for manufacturing a semiconductor device according to the first embodiment of the present invention, and FIG. FIG. 4B is a plan view schematically showing a basic method for manufacturing the semiconductor device according to the first embodiment of the present invention. FIG. 11 is a diagram showing an oxygen concentration distribution in a cross section taken along line BB in FIG.
まず、図７に示すように、基板２００の表面に、ＣＶＤ（chemical vapor deposition）法を用いて層間絶縁膜２０１となる厚さ５０ｎｍ程度のシリコン酸化膜と、制御ゲート電極２０２となる厚さ５０ｎｍ程度の不純物をドーピングしたシリコン膜とを所望の回数、交互に堆積する。なお、層間絶縁膜２０１は、温度を６００℃〜８００℃程度とした反応炉内にジクロルシラン（ＳｉＨ２Ｃｌ２）と二酸化窒素(Ｎ２Ｏ)を導入し、圧力を０．１Ｔｏｒｒ〜５Ｔｏｒｒ程度に維持したＣＶＤにより形成することができる。また、制御ゲート電極２０２は、温度を４５０℃〜６５０℃程度とした反応炉内にモノシラン（ＳｉＨ４）とフォスフィン(ＰＨ３)を導入し、圧力を０．１Ｔｏｒｒ〜１Ｔｏｒｒ程度に維持したＣＶＤにより形成することができる。
First, as shown in FIG. 7, on the surface of the
次に、図８に示すように、トレンチ加工用のハードマスク（図示せず）として温度を６００℃〜８００℃程度とした反応炉内にジクロルシラン（ＳｉＨ２Ｃｌ２）とアンモニア（ＮＨ３）を導入し、圧力を０．１Ｔｏｒｒ〜１Ｔｏｒｒ程度に維持することによるＣＶＤによりシリコン窒化膜を形成し、その上にフォトレジスト膜（図示せず）を堆積する。次にフォトリソグラフィーによって円筒状の溝（トレンチ）を形成する場所のみ前記フォトレジスト膜を開口する。そして、フォトレジスト膜の開口部によって露出された前記ハードマスクをＲＩＥ（reactive ion etching）等のドライエッチングによって除去し、その後、前記フォトレジスト膜を除去する。続いて、前記ハードマスクをマスクとして用いて、ＲＩＥ法により、層間絶縁膜２０１と、制御ゲート電極２０２とを選択的にエッチング除去して、半導体基板２００を露出させる。これにより、層間絶縁膜２０１及び制御ゲート電極２０２の積層構造に、直径６０ｎｍ程度の円筒状の溝が形成される。その後、前記ハードマスクをウエットエッチングにより除去する。
Next, as shown in FIG. 8, dichlorosilane (SiH 2 Cl 2 ) and ammonia (NH 3 ) are placed in a reaction furnace having a temperature of about 600 ° C. to 800 ° C. as a hard mask (not shown) for trench processing. A silicon nitride film is formed by CVD by introducing and maintaining the pressure at about 0.1 Torr to 1 Torr, and a photoresist film (not shown) is deposited thereon. Next, the photoresist film is opened only at a place where a cylindrical groove (trench) is formed by photolithography. Then, the hard mask exposed through the opening of the photoresist film is removed by dry etching such as RIE (reactive ion etching), and then the photoresist film is removed. Subsequently, using the hard mask as a mask, the
次に、図９に示すように、該溝の内壁にＣＶＤを用いて、ブロック絶縁膜２０３となる厚さ１０ｎｍ程度のシリコン及び酸素を主成分として含有する例えばシリコン酸化膜を堆積する。このブロック絶縁膜２０３は、温度を６００℃〜８００℃程度とした反応炉内にジクロルシラン（ＳｉＨ２Ｃｌ２）と二酸化窒素（Ｎ２Ｏ）を導入し、圧力を０．１Ｔｏｒｒ〜５Ｔｏｒｒ程度に維持したＣＶＤにより形成される。
Next, as shown in FIG. 9, for example, a silicon oxide film containing silicon and oxygen having a thickness of about 10 nm as a main component and serving as the
次に、ＣＶＤを用いて電荷蓄積絶縁膜２０４となる厚さ５ｎｍ程度のシリコン窒化膜を堆積する。この電荷蓄積絶縁膜２０４は、温度を６００℃〜８００℃程度とした反応炉内にジクロルシラン（ＳｉＨ２Ｃｌ２）とアンモニア（ＮＨ３）を導入し、圧力を０．１Ｔｏｒｒ〜１Ｔｏｒｒ程度に維持したＣＶＤにより形成される。
Next, a silicon nitride film having a thickness of about 5 nm is deposited using CVD as the charge
続いて、ＣＶＤを用いてトンネル絶縁膜２０５となる厚さ５〜１０ｎｍ程度のシリコン酸化膜を堆積する。トンネル絶縁膜２０５は、温度を６００℃〜８００℃程度とした反応炉内にジクロルシラン（ＳｉＨ２Ｃｌ２）と二酸化窒素(Ｎ２Ｏ)を導入し、圧力を０．１Ｔｏｒｒ〜５Ｔｏｒｒ程度に維持したＣＶＤにより形成される。
Subsequently, a silicon oxide film having a thickness of about 5 to 10 nm to be the
次に、図１０に示すように、レジストマスク（図示せず）を用いたＲＩＥにより、該溝の底面部に形成されたブロック絶縁膜２０３、電荷蓄積絶縁膜２０４、トンネル絶縁膜２０５及び半導体基板２００の表面を選択的にエッチング除去する。これにより、トンネル絶縁膜２０５の内壁に円筒状の溝が形成される。
Next, as shown in FIG. 10, the
次に、ＣＶＤを用いてチャネル領域となる不純物をドーピングしたシリコン膜を堆積する。このシリコン膜は、温度を４５０℃〜６５０℃程度とした反応炉内にジシラン（Ｓｉ２Ｈ６）を導入し、圧力を０．１Ｔｏｒｒ〜１Ｔｏｒｒ程度に維持したＣＶＤにより形成される。トンネル絶縁膜２０５との境界面近傍における膜厚１ｎｍ程度のシリコン膜の形成時、ジシラン（Ｓｉ２Ｈ６）とともに一定の小流量の酸化性ガス、例えば二酸化窒素(Ｎ２Ｏ)を導入する。これにより、酸素が添加されたシリコン領域と、酸素が添加されていないシリコン領域とが形成される。なお、図１１に示すように、このシリコン膜の酸素濃度は、ブロック絶縁膜２０３及びトンネル絶縁膜２０５の酸素濃度よりも低い。
Next, a silicon film doped with an impurity to be a channel region is deposited using CVD. This silicon film is formed by CVD in which disilane (Si 2 H 6 ) is introduced into a reaction furnace at a temperature of about 450 ° C. to 650 ° C. and the pressure is maintained at about 0.1 Torr to 1 Torr. When forming a silicon film having a thickness of about 1 nm in the vicinity of the boundary surface with the
なお、上述した酸素が添加されたシリコン領域の形成条件の例としては、例えば反応炉内の温度を４００℃程度とし、ジシラン（Ｓｉ２Ｈ６）の導入量を２００ｃｃ、二酸化窒素(Ｎ２Ｏ)の導入量を１０ｃｃとすると、酸素密度がｌｅ２０程度のシリコン領域となる。また、例えば反応炉内の温度を４００℃程度とし、ジシラン（Ｓｉ２Ｈ６）の導入量を２００ｃｃ、二酸化窒素(Ｎ２Ｏ)の導入量を１ｃｃとすると、酸素密度がｌｅ１９程度のシリコン領域となる。また、酸化性ガスとして、二酸化窒素(Ｎ２Ｏ)を用いているが、Ｏ２、Ｏ３またはＮＯ等、酸化性雰囲気のガスであれば、どのようなものでも適用可能である。また、酸化性雰囲気のガスの導入は一定の小流量とし、図１１のような酸素濃度分布となるようにしたが、酸化性雰囲気のガス流量は一定でなく変化しても同様の効果が得られる。また、シリコン膜の形成に、ジシラン（Ｓｉ２Ｈ６）を用いているが、モノシラン（ＳｉＨ４）を用いても良い。 As an example of the conditions for forming the silicon region to which oxygen is added, for example, the temperature in the reaction furnace is set to about 400 ° C., the amount of disilane (Si 2 H 6 ) introduced is 200 cc, and nitrogen dioxide (N 2 O ) Is 10 cc, the silicon region has an oxygen density of about le20. For example, if the temperature in the reactor is about 400 ° C., the amount of disilane (Si 2 H 6 ) introduced is 200 cc, and the amount of nitrogen dioxide (N 2 O) introduced is 1 cc, the silicon region having an oxygen density of about le19. It becomes. Nitrogen dioxide (N 2 O) is used as the oxidizing gas, but any gas in an oxidizing atmosphere such as O 2 , O 3 or NO can be used. In addition, the introduction of the gas in the oxidizing atmosphere has a constant small flow rate and the oxygen concentration distribution as shown in FIG. 11, but the same effect can be obtained even if the gas flow rate in the oxidizing atmosphere is not constant. It is done. Further, although disilane (Si 2 H 6 ) is used for forming the silicon film, monosilane (SiH 4 ) may be used.
次に、図４に示すように、例えば１０００℃程度の温度で窒素雰囲気などで熱処理を行うことによって、前記酸素が添加されたシリコン領域中の酸素が、シリコン膜とトンネル絶縁膜２０５との界面におけるＳｉＨ結合部や酸素の欠損部を酸化する。すなわち、上記熱処理を行うことでトンネル絶縁膜２０５及びシリコン領域の境界面近傍に存在する酸素とシリコンとが反応させる。また、この熱処理によって、図１１の酸素濃度分布が図５のような酸素分布となる。これにより、シリコン領域２０７と、トンネル絶縁膜２０５との境界面近傍において酸素が添加（含有）された膜厚１ｎｍ程度のシリコン領域２０６とが形成される。
Next, as shown in FIG. 4, for example, by performing a heat treatment in a nitrogen atmosphere at a temperature of about 1000 ° C., the oxygen in the silicon region to which the oxygen is added becomes the interface between the silicon film and the
その後、周知の技術を用いて配線層等（図示せず）を形成して、不揮発性半導体記憶装置を完成させる。 Thereafter, a wiring layer or the like (not shown) is formed using a well-known technique to complete the nonvolatile semiconductor memory device.
上述した実施形態によれば、トンネル絶縁膜２０５の内壁にトンネル絶縁膜２０５の酸素濃度よりも低い酸素濃度を有するシリコン領域を形成している。その後、高温で熱処理を行うことで、酸素が添加されたシリコン領域中の酸素が、シリコン膜とトンネル絶縁膜２０５との界面におけるＳｉＨ結合部や酸素の欠損部を酸化する。このため、ＳｉＨ結合や酸素の欠損等に起因したトラップ準位の形成等の欠陥を低減することができる。したがって、トラップ準位の形成等によるトンネル絶縁膜２０５及びシリコン領域２０６界面における電気特性の劣化が抑制され、トランジスタ特性の向上や電荷保持特性が向上する。
According to the embodiment described above, the silicon region having an oxygen concentration lower than the oxygen concentration of the
また、図６に示すように、酸素が添加されたシリコン領域２０６の分だけエネルギー障壁が大きくなるので、電荷の漏れ量を低減することができる。このため、さらに電荷保持特性を向上させることができる。
Further, as shown in FIG. 6, since the energy barrier is increased by the
また、シリコン領域２０６の形成方法として、シリコン膜の成膜時に酸素を導入せず、前記シリコン膜が露出している状態で、Ｏ２ガス雰囲気中で熱処理を行う方法も考えられる。しかし、上述した実施形態によれば、シリコン膜成膜時に導入するガス条件を変え、酸化性雰囲気のガスを混合することで、シリコン領域２０６を形成している。これにより、前記シリコン形成後に酸化性雰囲気熱処理を加えるものと比べ、シリコン領域２０６とトンネル絶縁膜２０５との界面により多くの酸素を供給することができ、より前記界面欠陥を低減することができる。
Further, as a method for forming the
（変形例）
次に、図１２〜図１４を用いて、本発明の第１の実施形態の変形例に係る半導体装置について説明する。上述した第１の実施形態では、トンネル絶縁膜の内壁に設けられたシリコン膜のうち、トンネル絶縁膜に近接している領域にのみ酸素を添加した。第１の実施形態の変形例では、トンネル絶縁膜の内壁に設けられたシリコン膜全体に酸素を添加させている。なお、基本的な構成及び製造方法は、上述した第１の実施形態の構成及び製造方法同様である。したがって、上述した第１の実施形態で説明した事項及び上述した第１の実施形態から容易に類推可能な事項についての説明は省略する。
(Modification)
Next, a semiconductor device according to a modification of the first embodiment of the present invention will be described with reference to FIGS. In the first embodiment described above, oxygen is added only to a region close to the tunnel insulating film in the silicon film provided on the inner wall of the tunnel insulating film. In the modification of the first embodiment, oxygen is added to the entire silicon film provided on the inner wall of the tunnel insulating film. The basic configuration and manufacturing method are the same as the configuration and manufacturing method of the first embodiment described above. Therefore, the description about the matter demonstrated in 1st Embodiment mentioned above and the matter which can be easily guessed from 1st Embodiment mentioned above is abbreviate | omitted.
図１２（ａ）は、本発明の第１の実施形態の変形例に係る半導体装置の基本的な構成を模式的に示す断面図であり、図１２（ｂ）は、本発明の第１の実施形態の変形例に係る半導体装置の基本的な構成を模式的に示す平面図である。図１３は、図１２（ａ）のＣ−Ｃ線に沿った断面における酸素濃度分布を示す図であり、図１４は、図１２（ａ）のＣ−Ｃ線に沿った断面におけるエネルギーバンドを示す図である。 FIG. 12A is a cross-sectional view schematically showing a basic configuration of a semiconductor device according to a modification of the first embodiment of the present invention, and FIG. It is a top view which shows typically the basic composition of the semiconductor device which concerns on the modification of embodiment. FIG. 13 is a diagram showing the oxygen concentration distribution in the cross section along the line CC in FIG. 12A, and FIG. 14 shows the energy band in the cross section along the line CC in FIG. FIG.
図１２に示すように、半導体基板を含む基板３００表面近傍には、基板３００に垂直な円柱状の酸素が添加された第１の半導体領域（シリコン領域）３０６が形成されている。シリコン領域３０６の側面、すなわち周囲にはトンネル絶縁膜３０５が形成されている。トンネル絶縁膜３０５の側面には電荷を保持する電荷蓄積絶縁膜（電荷蓄積膜）３０４が形成され、電荷蓄積絶縁膜３０４の側面にはブロック絶縁膜３０３が形成されている。ブロック絶縁膜３０３の側面には、基板３００に対して平行な平板状の複数の制御ゲート電極３０２が接して形成され、ブロック絶縁膜３０３及び制御ゲート電極３０２の表面には層間絶縁膜３０１が形成されている。そして、図１３に示すように、酸素は主にブロック絶縁膜３０３及びトンネル絶縁膜３０５に含有され、シリコン領域３０６にはブロック絶縁膜３０３及びトンネル絶縁膜３０５よりも少ない量の酸素が添加されている。そして、電荷保持時の制御ゲート電極３０２、ブロック絶縁膜３０３、電荷蓄積絶縁膜３０４、トンネル絶縁膜３０５、及びシリコン領域３０６のエネルギーバンド図は図１４に示すとおりである。
As shown in FIG. 12, a first semiconductor region (silicon region) 306 to which columnar oxygen perpendicular to the
上述した第１の実施形態の変形例によれば、トンネル絶縁膜３０５の内壁に酸素が添加されたシリコン領域３０６が形成されている。トンネル絶縁膜３０５及びシリコン領域３０６の界面は、後述する熱処理工程によって前記界面近傍の酸素とシリコンとが反応することで、酸素の欠陥等が改善されている。また、上述した第１の実施形態と同様に、図３で示したエネルギーバンド図と比べ、図１４に示すエネルギーバンド図のほうが、酸素が添加されたシリコン領域３０６の分だけエネルギー障壁が大きく、電荷の漏れ量を低減することができる。この結果、電荷保持特性を向上させることができる。
According to the modification of the first embodiment described above, the
次に、図１２〜図１９を用いて、本発明の第１の実施形態の変形例に係る半導体装置の製造方法について説明する。 Next, a method for manufacturing a semiconductor device according to a modification of the first embodiment of the present invention will be described with reference to FIGS.
図１５（ａ）〜図１８（ａ）は、本発明の第１の実施形態の変形例に係る半導体装置の基本的な製造方法を模式的に示す断面図であり、図１５（ｂ）〜図１８（ｂ）は、本発明の第１の実施形態の変形例に係る半導体装置の基本的な製造方法を模式的に示す平面図である。図１９は、図１２（ａ）のＣ−Ｃ線に沿った断面における酸素濃度分布を示す図である。 FIG. 15A to FIG. 18A are cross-sectional views schematically showing a basic method for manufacturing a semiconductor device according to a modification of the first embodiment of the present invention. FIG. 18B is a plan view schematically showing a basic method for manufacturing the semiconductor device according to the modification of the first embodiment of the present invention. FIG. 19 is a diagram showing an oxygen concentration distribution in a cross section taken along the line CC in FIG.
まず、図１５に示すように、基板３００の表面に、ＣＶＤを用いて層間絶縁膜３０１となる厚さ５０ｎｍ程度のシリコン酸化膜と、制御ゲート電極３０２となる厚さ５０ｎｍ程度の不純物をドーピングしたシリコン膜とを所望の回数、交互に堆積する。
First, as shown in FIG. 15, the surface of the
次に、図１６に示すように、トレンチ加工用のハードマスク（図示せず）としてＣＶＤによりシリコン窒化膜を形成し、その上にフォトレジスト膜（図示せず）を堆積する。次にフォトリソグラフィーによって円筒状の溝（トレンチ）を形成する場所のみ前記フォトレジスト膜を開口する。そして、フォトレジスト膜の開口部によって露出された前記ハードマスクをＲＩＥ等のドライエッチングによって除去し、その後、前記フォトレジスト膜を除去する。続いて、前記ハードマスクをマスクとして用いて、ＲＩＥにより、層間絶縁膜３０１と、制御ゲート電極３０２とを選択的にエッチング除去して、半導体基板３００を露出させる。これにより、層間絶縁膜３０１及び制御ゲート電極３０２の積層構造に、直径６０ｎｍ程度の円筒状の溝が形成される。その後、前記ハードマスクをウエットエッチングにより除去する。
Next, as shown in FIG. 16, a silicon nitride film is formed by CVD as a hard mask (not shown) for trench processing, and a photoresist film (not shown) is deposited thereon. Next, the photoresist film is opened only at a place where a cylindrical groove (trench) is formed by photolithography. Then, the hard mask exposed through the opening of the photoresist film is removed by dry etching such as RIE, and then the photoresist film is removed. Subsequently, using the hard mask as a mask, the
次に、図１７に示すように、該溝の内壁にＣＶＤを用いて、ブロック絶縁膜３０３となる厚さ１０ｎｍ程度のシリコン及び酸素を主成分として含有する例えばシリコン酸化膜を堆積する。このブロック絶縁膜３０３は、温度を６００℃〜８００℃程度とした反応炉内にＳｉＨ２Ｃｌ２とＮ２Ｏとを導入し、圧力を０．１Ｔｏｒｒ〜５Ｔｏｒｒ程度に維持したＣＶＤにより形成される。
Next, as shown in FIG. 17, for example, a silicon oxide film containing silicon and oxygen having a thickness of about 10 nm as a main component and serving as a
次に、ＣＶＤを用いて電荷蓄積絶縁膜３０４となる厚さ５ｎｍ程度のシリコン窒化膜を堆積する。
Next, a silicon nitride film having a thickness of about 5 nm to be the charge
続いて、ＣＶＤを用いてトンネル絶縁膜３０５となる厚さ５〜１０ｎｍ程度のシリコン酸化膜を堆積する。トンネル絶縁膜３０５は、温度を６００℃〜８００℃程度とした反応炉内にＳｉＨ２Ｃｌ２とＮ２Ｏとを導入し、圧力を０．１Ｔｏｒｒ〜５Ｔｏｒｒ程度に維持したＣＶＤにより形成される。
Subsequently, a silicon oxide film having a thickness of about 5 to 10 nm to be the
次に、図１８に示すように、レジストマスク（図示せず）を用いたＲＩＥにより、該溝の底面部に形成されたブロック絶縁膜３０３、電荷蓄積絶縁膜３０４、トンネル絶縁膜３０５及び半導体基板３００の表面を選択的にエッチング除去する。これにより、トンネル絶縁膜３０５の内壁に円筒状の溝が形成される。
Next, as shown in FIG. 18, the
次に、ＣＶＤを用いてチャネル領域となる不純物をドーピングしたシリコン膜を堆積する。このシリコン膜は、温度を４５０℃〜６５０℃程度とした反応炉内にジシラン（Ｓｉ２Ｈ６）とともに一定の小流量の酸化性ガス、例えば二酸化窒素(Ｎ２Ｏ)を導入し、圧力を０．１Ｔｏｒｒ〜１Ｔｏｒｒ程度に維持したＣＶＤにより形成される。これにより、シリコン膜には酸素が添加される。なお、図１９に示すように、このシリコン膜の酸素濃度は、ブロック絶縁膜３０３及びトンネル絶縁膜３０５の酸素濃度よりも低い。
Next, a silicon film doped with an impurity to be a channel region is deposited using CVD. This silicon film introduces a constant small flow rate of oxidizing gas, for example, nitrogen dioxide (N 2 O), together with disilane (Si 2 H 6 ) into a reaction furnace at a temperature of about 450 ° C. to 650 ° C. It is formed by CVD maintained at about 0.1 Torr to 1 Torr. Thereby, oxygen is added to the silicon film. As shown in FIG. 19, the oxygen concentration of this silicon film is lower than the oxygen concentration of the
なお、上述した酸素が添加されたシリコン領域の形成条件は、上述した第１の実施形態の条件と同様である。 The conditions for forming the silicon region to which oxygen is added are the same as those in the first embodiment.
次に、図１２に示すように、例えば１０００℃程度の温度で窒素雰囲気などで熱処理を行うことによって、前記酸素が添加されたシリコン膜中の酸素が、シリコン膜とトンネル絶縁膜３０５との界面におけるＳｉＨ結合部や酸素の欠損部を酸化する。すなわち、上記熱処理を行うことでトンネル絶縁膜３０５及びシリコン膜の境界面近傍に存在する酸素とシリコンとが反応させる。また、この熱処理によって、図１９の酸素濃度分布が図１３のような酸素分布となる。これにより、トンネル絶縁膜３０５との境界面近傍において酸素が添加（含有）されたシリコン領域３０６とが形成される。
Next, as shown in FIG. 12, for example, by performing a heat treatment in a nitrogen atmosphere at a temperature of about 1000 ° C., the oxygen in the silicon film to which oxygen is added becomes the interface between the silicon film and the
その後、周知の技術を用いて配線層等（図示せず）を形成して、不揮発性半導体記憶装置を完成させる。 Thereafter, a wiring layer or the like (not shown) is formed using a well-known technique to complete the nonvolatile semiconductor memory device.
上述した変形例によれば、第１の実施形態と同様に、トンネル絶縁膜３０５の内壁にトンネル絶縁膜３０５の酸素濃度よりも低い酸素濃度を有するシリコン膜を形成している。その後、高温で熱処理を行うことで、酸素が添加されたシリコン膜中の酸素が、シリコン膜とトンネル絶縁膜３０５との界面におけるＳｉＨ結合部や酸素の欠損部を酸化する。このため、ＳｉＨ結合や酸素の欠損等に起因したトラップ準位の形成等の欠陥を低減することができる。したがって、第１の実施形態と同様に、トラップ準位の形成等によるトンネル絶縁膜３０５及びシリコン領域３０６界面における電気特性の劣化が抑制され、トランジスタ特性の向上や電荷保持特性が向上する。
According to the above-described modification, a silicon film having an oxygen concentration lower than the oxygen concentration of the
また、図１４に示すように、酸素が添加されたシリコン領域３０６の分だけエネルギー障壁が大きくなるので、電荷の漏れ量を低減することができる。このため、さらに電荷保持特性を向上させることができる。
Further, as shown in FIG. 14, since the energy barrier is increased by the
（第２の実施形態）
次に、図２０〜図２２を用いて、本発明の第２の実施形態に係る半導体装置について説明する。上述した第１の実施形態及び第１の実施形態の変形例では、トンネル絶縁膜の内壁に設けられたシリコン膜に酸素を添加させている。しかし、第２の実施形態では、トンネル絶縁膜の、シリコン膜に近接している領域の酸素濃度を高くしている。なお、基本的な構成及び製造方法は、上述した第１の実施形態の構成及び製造方法同様である。したがって、上述した第１の実施形態で説明した事項及び上述した第１の実施形態から容易に類推可能な事項についての説明は省略する。
(Second Embodiment)
Next, a semiconductor device according to the second embodiment of the present invention will be described with reference to FIGS. In the first embodiment and the modification of the first embodiment described above, oxygen is added to the silicon film provided on the inner wall of the tunnel insulating film. However, in the second embodiment, the oxygen concentration in the region of the tunnel insulating film adjacent to the silicon film is increased. The basic configuration and manufacturing method are the same as the configuration and manufacturing method of the first embodiment described above. Therefore, the description about the matter demonstrated in 1st Embodiment mentioned above and the matter which can be easily guessed from 1st Embodiment mentioned above is abbreviate | omitted.
図２０（ａ）は、本発明の第２の実施形態に係る半導体装置の基本的な構成を模式的に示す断面図であり、図２０（ｂ）は、本発明の第２の実施形態に係る半導体装置の基本的な構成を模式的に示す平面図である。図２１は、図２０（ａ）のＤ−Ｄ線に沿った断面における酸素濃度分布を示す図であり、図２２は、図２０（ａ）のＤ−Ｄ線に沿った断面におけるエネルギーバンドを示す図である。 FIG. 20A is a cross-sectional view schematically showing a basic configuration of a semiconductor device according to the second embodiment of the present invention, and FIG. 20B shows the second embodiment of the present invention. It is a top view which shows typically the fundamental structure of the semiconductor device which concerns. FIG. 21 is a diagram showing the oxygen concentration distribution in the section along the line DD in FIG. 20A, and FIG. 22 shows the energy band in the section along the line DD in FIG. FIG.
図２０に示すように、半導体基板を含む基板４００表面近傍には、基板４００に垂直な円柱状の酸素が添加されている第１の半導体領域（シリコン領域）４０６が形成されている。シリコン領域４０６の側面、すなわち周囲には、シリコン領域４０６の近傍において酸素濃度が高いトンネル絶縁膜４０５が形成されている。トンネル絶縁膜４０５の側面には電荷を保持する電荷蓄積絶縁膜（電荷蓄積膜）４０４が形成され、電荷蓄積絶縁膜４０４の側面にはブロック絶縁膜４０３が形成されている。ブロック絶縁膜４０３の側面には、基板４００に対して平行な平板状の複数の制御ゲート電極４０２が接して形成され、ブロック絶縁膜４０３及び制御ゲート電極４０２の表面には層間絶縁膜４０１が形成されている。そして、図２１に示すように、酸素は主にブロック絶縁膜４０３及びトンネル絶縁膜４０５に含有され、シリコン領域４０６にはブロック絶縁膜４０３及びトンネル絶縁膜４０５よりも少ない量の酸素が添加されている。そして、電荷保持時の制御ゲート電極４０２、ブロック絶縁膜４０３、電荷蓄積絶縁膜４０４、トンネル絶縁膜４０５、及びシリコン領域４０６のエネルギーバンド図は図２２に示すとおりである。
As shown in FIG. 20, a first semiconductor region (silicon region) 406 to which columnar oxygen perpendicular to the
上述した第２の実施形態によれば、トンネル絶縁膜４０５に隣接するシリコン領域４０６に酸素が添加されている。トンネル絶縁膜４０５及びシリコン領域４０６の界面は、後述する熱処理工程によって前記界面近傍の酸素とシリコンとが反応することで、酸素の欠陥等が改善されている。また、上述した第１の実施形態と同様に、図３で示したエネルギーバンド図と比べ、図２２に示すエネルギーバンド図のほうが、酸素が添加されたシリコン領域４０６の分だけエネルギー障壁が大きく、電荷の漏れ量を低減することができる。この結果、電荷保持特性を向上させることができる。
According to the second embodiment described above, oxygen is added to the
次に、図２０〜図２７を用いて、本発明の第２の実施形態に係る半導体装置の製造方法について説明する。 Next, a method for manufacturing a semiconductor device according to the second embodiment of the present invention will be described with reference to FIGS.
図２３（ａ）〜図２６（ａ）は、本発明の第２の実施形態に係る半導体装置の基本的な製造方法を模式的に示す断面図であり、図２３（ｂ）〜図２６（ｂ）は、本発明の第２の実施形態に係る半導体装置の基本的な製造方法を模式的に示す平面図である。図２７は、図２０（ａ）のＤ−Ｄ線に沿った断面における酸素濃度分布を示す図である。 FIG. 23A to FIG. 26A are cross-sectional views schematically showing a basic method for manufacturing a semiconductor device according to the second embodiment of the present invention, and FIG. FIG. 6B is a plan view schematically showing a basic method for manufacturing the semiconductor device according to the second embodiment of the present invention. FIG. 27 is a diagram showing an oxygen concentration distribution in a cross section along the line D-D in FIG.
まず、図２３に示すように、基板４００の表面に、ＣＶＤを用いて層間絶縁膜４０１となる厚さ５０ｎｍ程度のシリコン酸化膜と、制御ゲート電極４０２となる厚さ５０ｎｍ程度の不純物をドーピングしたシリコン膜とを所望の回数、交互に堆積する。
First, as shown in FIG. 23, the surface of the
次に、図２４に示すように、トレンチ加工用のハードマスク（図示せず）としてＣＶＤによりシリコン窒化膜を形成し、その上にフォトレジスト膜（図示せず）を堆積する。次にフォトリソグラフィーによって円筒状の溝（トレンチ）を形成する場所のみ前記フォトレジスト膜を開口する。そして、フォトレジスト膜の開口部によって露出された前記ハードマスクをＲＩＥ等のドライエッチングによって除去し、その後、前記フォトレジスト膜を除去する。続いて、前記ハードマスクをマスクとして用いて、ＲＩＥにより、層間絶縁膜４０１と、制御ゲート電極４０２とを選択的にエッチング除去して、半導体基板４００を露出させる。これにより、層間絶縁膜４０１及び制御ゲート電極４０２の積層構造に、直径６０ｎｍ程度の円筒状の溝が形成される。その後、前記ハードマスクをウエットエッチングにより除去する。
Next, as shown in FIG. 24, a silicon nitride film is formed by CVD as a hard mask (not shown) for trench processing, and a photoresist film (not shown) is deposited thereon. Next, the photoresist film is opened only at a place where a cylindrical groove (trench) is formed by photolithography. Then, the hard mask exposed through the opening of the photoresist film is removed by dry etching such as RIE, and then the photoresist film is removed. Subsequently, using the hard mask as a mask, the
次に、図２５に示すように、該溝の内壁にＣＶＤを用いて、ブロック絶縁膜４０３となる厚さ１０ｎｍ程度のシリコン及び酸素を主成分として含有する例えばシリコン酸化膜を堆積する。このブロック絶縁膜４０３は、温度を６００℃〜８００℃程度とした反応炉内にＳｉＨ２Ｃｌ２とＮ２Ｏとを導入し、圧力を０．１Ｔｏｒｒ〜５Ｔｏｒｒ程度に維持したＣＶＤにより形成される。
Next, as shown in FIG. 25, for example, a silicon oxide film containing silicon and oxygen having a thickness of about 10 nm as a main component and serving as a
次に、ＣＶＤを用いて電荷蓄積絶縁膜４０４となる厚さ５ｎｍ程度のシリコン窒化膜を堆積する。
Next, a silicon nitride film having a thickness of about 5 nm is deposited using CVD as the charge
続いて、ＡＬＤ（atomic layer deposition）を用いてトンネル絶縁膜４０５となる厚さ５〜１０ｎｍ程度のシリコン酸化膜を堆積する。トンネル絶縁膜４０５は、温度を３００℃〜６００℃程度とした反応炉内にＴＤＭＡＳ(trisdimethylaminosilane：（（ＣＨ３）２Ｎ）３ＳｉＨ）とオゾン（Ｏ３）とを交互に導入し、圧力を０．１Ｔｏｒｒ〜１０Ｔｏｒｒ程度に維持したＡＬＤにより形成される。なお、後述するシリコン膜の形成領域の近傍のシリコン酸化膜製膜時には、Ｏ３の導入ステップ時間を延長したり、Ｏ３の濃度を上げたりする。これにより、後述するシリコン膜と隣接する領域において、酸素リッチなトンネル絶縁膜４０５が形成される。
Subsequently, a silicon oxide film having a thickness of about 5 to 10 nm to be the
次に、図２６に示すように、レジストマスク（図示せず）を用いたＲＩＥにより、該溝の底面部に形成されたブロック絶縁膜４０３、電荷蓄積絶縁膜４０４、トンネル絶縁膜４０５及び半導体基板４００の表面を選択的にエッチング除去する。これにより、トンネル絶縁膜４０５の内壁に円筒状の溝が形成される。
Next, as shown in FIG. 26, the
次に、ＣＶＤを用いてチャネル領域となる不純物をドーピングしたシリコン膜を堆積する。このシリコン膜は、温度を４５０℃〜６５０℃程度とした反応炉内にジシラン（Ｓｉ２Ｈ６）を導入し、圧力を０．１Ｔｏｒｒ〜１Ｔｏｒｒ程度に維持したＣＶＤにより形成される。これにより、図２７に示すような酸素分布を得る。 Next, a silicon film doped with an impurity to be a channel region is deposited using CVD. This silicon film is formed by CVD in which disilane (Si 2 H 6 ) is introduced into a reaction furnace at a temperature of about 450 ° C. to 650 ° C. and the pressure is maintained at about 0.1 Torr to 1 Torr. Thereby, an oxygen distribution as shown in FIG. 27 is obtained.
次に、図２０に示すように、例えば１０００℃程度の温度で窒素雰囲気などで熱処理を行うことによって、シリコン領域近傍が酸素リッチなトンネル絶縁膜４０５中の酸素が、シリコン膜とトンネル絶縁膜４０５との界面におけるＳｉＨ結合部や酸素の欠損部を酸化する。すなわち、上記熱処理を行うことでトンネル絶縁膜４０５及びシリコン領域の境界面近傍に存在する酸素とシリコンとが反応させる。また、この熱処理によって、図２７の酸素濃度分布が図２１のような酸素分布となる。これにより、トンネル絶縁膜４０５との境界面近傍において酸素が添加（含有）されたシリコン領域４０６とが形成される。なお、このシリコン膜の酸素濃度は、ブロック絶縁膜４０３及びトンネル絶縁膜４０５の酸素濃度よりも低い。
Next, as shown in FIG. 20, for example, by performing heat treatment in a nitrogen atmosphere or the like at a temperature of about 1000 ° C., oxygen in the
その後、周知の技術を用いて配線層等（図示せず）を形成して、不揮発性半導体記憶装置を完成させる。 Thereafter, a wiring layer or the like (not shown) is formed using a well-known technique to complete the nonvolatile semiconductor memory device.
上述した第２の実施形態によれば、トンネル絶縁膜の、シリコン膜に近接している領域の酸素濃度を高くしている。その後、高温で熱処理を行うことで、シリコン領域近傍が酸素リッチなトンネル絶縁膜４０５中の酸素が、シリコン膜とトンネル絶縁膜４０５との界面におけるＳｉＨ結合部や酸素の欠損部を酸化する。このため、ＳｉＨ結合や酸素の欠損等に起因したトラップ準位の形成等の欠陥を低減することができる。したがって、第１の実施形態と同様に、トラップ準位の形成等によるトンネル絶縁膜４０５及びシリコン領域４０６界面における電気特性の劣化が抑制され、トランジスタ特性の向上や電荷保持特性が向上する。
According to the second embodiment described above, the oxygen concentration in the region of the tunnel insulating film adjacent to the silicon film is increased. Thereafter, heat treatment is performed at a high temperature, so that oxygen in the
また、図２２に示すように、酸素が添加されたシリコン領域４０６の分だけエネルギー障壁が大きくなるので、電荷の漏れ量を低減することができる。このため、さらに電荷保持特性を向上させることができる。
Further, as shown in FIG. 22, the energy barrier is increased by the amount of the
なお、上述した各実施形態では、制御ゲート電極２０２、３０２及び４０２としてｐ型不純物添加シリコン膜を用いたが、ＷやＴｉなどの金属膜やＷＳｉｘやＴＳｉｘなどの金属シリケート膜でもよい。また、例えば窒化タンタル等の金属材料を用いても良い。
In each of the embodiments described above, p-type impurity-added silicon films are used as the
また上述した実施形態では、各絶縁膜としてはシリコン酸化膜を例にとり説明したが、絶縁膜であれば同様な効果が得られ、例えばハウニアやアルミナなどの高誘電体膜でもよい。 In the above-described embodiment, the silicon oxide film has been described as an example of each insulating film. However, the same effect can be obtained as long as the insulating film is used. For example, a high dielectric film such as Hounia or alumina may be used.
また、上述した各実施形態では、３次元積層技術ＢｉＣＳを用いた３次元構造を有する不揮発性半導体記憶装置について説明した。しかし、制御ゲート電極、ブロック絶縁膜、電荷蓄積層、トンネル絶縁膜、及びシリコン層と順に積むことで形成される、逆積みのトランジスタ構造であれば、適応可能である。 Further, in each of the above-described embodiments, the nonvolatile semiconductor memory device having a three-dimensional structure using the three-dimensional stacking technology BiCS has been described. However, any transistor structure that is reversely stacked and formed by sequentially stacking a control gate electrode, a block insulating film, a charge storage layer, a tunnel insulating film, and a silicon layer is applicable.
また、上述した各実施形態では、ブロック絶縁膜、およびトンネル絶縁膜中の酸素濃度が等しく示されている。しかし、ブロック絶縁膜、およびトンネル絶縁膜中の酸素濃度は等しくなくても良い。 In each of the above-described embodiments, the oxygen concentrations in the block insulating film and the tunnel insulating film are equally shown. However, the oxygen concentration in the block insulating film and the tunnel insulating film may not be equal.
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出される。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば、発明として抽出され得る。 Although the embodiments of the present invention have been described above, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the spirit of the present invention. Further, the above embodiments include inventions at various stages, and various inventions can be extracted by appropriately combining the disclosed constituent elements. For example, even if several constituent requirements are deleted from the disclosed constituent requirements, the invention can be extracted as long as a predetermined effect can be obtained.
１００…基板
１０１…層間絶縁膜
１０２…制御ゲート電極
１０３…ブロック絶縁膜
１０４…電荷蓄積絶縁膜
１０５…トンネル絶縁膜
１０６…シリコン領域
２００…半導体基板
２０１…層間絶縁膜
２０２…制御ゲート電極
２０３…ブロック絶縁膜
２０４…電荷蓄積絶縁膜
２０５…トンネル絶縁膜
２０６…シリコン領域
２０７…シリコン領域
３００…半導体基板
３０１…層間絶縁膜
３０２…制御ゲート電極
３０３…ブロック絶縁膜
３０４…電荷蓄積絶縁膜
３０５…トンネル絶縁膜
３０６…シリコン領域
４００…半導体基板
４０１…層間絶縁膜
４０２…制御ゲート電極
４０３…ブロック絶縁膜
４０４…電荷蓄積絶縁膜
４０５…トンネル絶縁膜
４０６…シリコン領域
DESCRIPTION OF
Claims (4)
前記絶縁膜の表面に電荷蓄積層を形成する工程と、
前記電荷蓄積層の表面にトンネル絶縁膜を形成する工程と、
前記トンネル絶縁膜の表面にシリコン層を形成する工程と、
前記シリコン層を形成した後、熱処理を行って前記トンネル絶縁膜及び前記シリコン層の境界面近傍に存在する酸素とシリコンとを反応させる工程と、
を備えることを特徴とする半導体装置の製造方法。 Forming an insulating film on the surface of the control gate electrode;
Forming a charge storage layer on the surface of the insulating film;
Forming a tunnel insulating film on the surface of the charge storage layer;
Forming a silicon layer on the surface of the tunnel insulating film;
Forming the silicon layer, and then performing a heat treatment to react oxygen and silicon present in the vicinity of the interface between the tunnel insulating film and the silicon layer; and
A method for manufacturing a semiconductor device, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010066940A JP2011199194A (en) | 2010-03-23 | 2010-03-23 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010066940A JP2011199194A (en) | 2010-03-23 | 2010-03-23 | Method of manufacturing semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011199194A true JP2011199194A (en) | 2011-10-06 |
Family
ID=44876991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010066940A Withdrawn JP2011199194A (en) | 2010-03-23 | 2010-03-23 | Method of manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2011199194A (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014007392A (en) * | 2012-05-31 | 2014-01-16 | Toshiba Corp | Nonvolatile semiconductor memory device |
| KR20140033939A (en) * | 2012-09-11 | 2014-03-19 | 삼성전자주식회사 | Nonvolatile memory device and manufactureing the same |
| US9196629B2 (en) | 2013-10-15 | 2015-11-24 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device having carbon doped columnar semiconductor layer |
| US9825054B2 (en) | 2016-03-16 | 2017-11-21 | Toshiba Memory Corporation | Semiconductor memory device and method of manufacturing the same |
| US9917097B2 (en) | 2016-01-07 | 2018-03-13 | Toshiba Memory Corporation | Method of manufacturing semiconductor device |
| US10020318B2 (en) | 2015-09-10 | 2018-07-10 | Samsung Electronics Co., Ltd. | Semiconductor device |
| US10263009B2 (en) | 2013-08-29 | 2019-04-16 | Samsung Electronics Co., Ltd. | Semiconductor devices with vertical channel structures |
| JP2020074420A (en) * | 2012-03-31 | 2020-05-14 | ロンギチュード フラッシュ メモリー ソリューションズ リミテッド | Oxide-nitride-oxide stack with multilayer oxynitride layer |
| US10756185B2 (en) | 2016-11-01 | 2020-08-25 | Samsung Electronics Co., Ltd. | Semiconductor device including vertical channel layer and method of manufacturing the same |
-
2010
- 2010-03-23 JP JP2010066940A patent/JP2011199194A/en not_active Withdrawn
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7042852B2 (en) | 2012-03-31 | 2022-03-28 | ロンギチュード フラッシュ メモリー ソリューションズ リミテッド | Oxide-nitride-oxide laminate with multi-layered oxynitride layer |
| JP2020074420A (en) * | 2012-03-31 | 2020-05-14 | ロンギチュード フラッシュ メモリー ソリューションズ リミテッド | Oxide-nitride-oxide stack with multilayer oxynitride layer |
| JP2014007392A (en) * | 2012-05-31 | 2014-01-16 | Toshiba Corp | Nonvolatile semiconductor memory device |
| KR102015578B1 (en) | 2012-09-11 | 2019-08-28 | 삼성전자주식회사 | Nonvolatile memory device and manufactureing the same |
| KR20140033939A (en) * | 2012-09-11 | 2014-03-19 | 삼성전자주식회사 | Nonvolatile memory device and manufactureing the same |
| US9437607B2 (en) | 2012-09-11 | 2016-09-06 | Samsung Electronics Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US10263009B2 (en) | 2013-08-29 | 2019-04-16 | Samsung Electronics Co., Ltd. | Semiconductor devices with vertical channel structures |
| US9196629B2 (en) | 2013-10-15 | 2015-11-24 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device having carbon doped columnar semiconductor layer |
| US10020318B2 (en) | 2015-09-10 | 2018-07-10 | Samsung Electronics Co., Ltd. | Semiconductor device |
| US10468431B2 (en) | 2015-09-10 | 2019-11-05 | Samsung Electronics Co., Ltd. | Semiconductor device |
| US9917097B2 (en) | 2016-01-07 | 2018-03-13 | Toshiba Memory Corporation | Method of manufacturing semiconductor device |
| US9825054B2 (en) | 2016-03-16 | 2017-11-21 | Toshiba Memory Corporation | Semiconductor memory device and method of manufacturing the same |
| US10756185B2 (en) | 2016-11-01 | 2020-08-25 | Samsung Electronics Co., Ltd. | Semiconductor device including vertical channel layer and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5443873B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2011199194A (en) | Method of manufacturing semiconductor device | |
| US8946021B2 (en) | Nonvolatile semiconductor memory device and method for manufacturing the same | |
| US8796757B2 (en) | Semiconductor memory device and method of manufacturing the same | |
| JP5032056B2 (en) | Method for manufacturing nonvolatile semiconductor memory device | |
| JP5032145B2 (en) | Semiconductor device | |
| CN103594423B (en) | The method for manufacturing nonvolatile semiconductor memory member | |
| US8319273B2 (en) | Self-aligned charge storage region formation for semiconductor device | |
| US11335699B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2019054068A (en) | Semiconductor storage device and method for manufacturing the same | |
| KR20070102432A (en) | Semiconductor device | |
| TW201843813A (en) | Semiconductor device and manufacturing method thereof | |
| JP2007088301A (en) | Semiconductor device and method for manufacturing the same | |
| US9892930B1 (en) | Semiconductor memory device and method for manufacturing same | |
| JP5355063B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2009076635A (en) | Semiconductor device and its manufacturing method | |
| KR100905276B1 (en) | Flash memory device including multylayer tunnel insulator and method of fabricating the same | |
| US8803221B2 (en) | Nonvolatile semiconductor memory device and method of fabricating the same | |
| JP2009238903A (en) | Semiconductor device, and manufacturing method of the same | |
| US20130256779A1 (en) | Method of manufacturing semiconductor device and semiconductor device | |
| JP2022144969A (en) | Semiconductor device and manufacturing method thereof | |
| CN112103296A (en) | Method for manufacturing semiconductor structure | |
| KR20080071659A (en) | Method of oxidizing gate structure and method of manufacturing non-volatile memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20130604 |