JP2011198810A - Mounting structure and mounting method for semiconductor device - Google Patents

Mounting structure and mounting method for semiconductor device Download PDF

Info

Publication number
JP2011198810A
JP2011198810A JP2010060907A JP2010060907A JP2011198810A JP 2011198810 A JP2011198810 A JP 2011198810A JP 2010060907 A JP2010060907 A JP 2010060907A JP 2010060907 A JP2010060907 A JP 2010060907A JP 2011198810 A JP2011198810 A JP 2011198810A
Authority
JP
Japan
Prior art keywords
semiconductor device
mounting
semiconductor chip
reinforcing plate
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010060907A
Other languages
Japanese (ja)
Inventor
Tsutomu Go
強 呉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010060907A priority Critical patent/JP2011198810A/en
Publication of JP2011198810A publication Critical patent/JP2011198810A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Abstract

PROBLEM TO BE SOLVED: To achieve mounting reliability and improvement in quality of a semiconductor device.SOLUTION: A mounting structure for a semiconductor device is configured as follows. A reinforcing plate 6 is provided in a region corresponding to the outside of a semiconductor chip 4 on the side of the lower surface 9b of a printed circuit board 9. In that state, a heat sink 8 is mounted by applying pressure onto the semiconductor chip 4. In order to slightly bend both of a wiring board 2 and the printed circuit board 9, it is configured to respectively utilize a load applied to the printed circuit board 9 via a plurality of solder balls 7 under the chip, because a region 9c under the chip of the printed circuit board 9 is not supported, and a load applied to the wiring board 2 via the semiconductor chip 4. Consequently, a load (P) applied onto the semiconductor chip 4 is dispersed to the whole of the rear surface of the wiring board 2, thereby reducing deformation of the plurality of solder balls 7.

Description

本発明は、半導体装置の実装技術に関し、特に、放熱部材を取り付ける際の半導体装置の実装の信頼性向上に適用して有効な技術に関する。   The present invention relates to a mounting technique for a semiconductor device, and more particularly to a technique that is effective when applied to improve the reliability of mounting a semiconductor device when a heat dissipation member is attached.

半導体パッケージ(半導体装置)の上にヒートシンク(放熱部材)が重ねて配置された構造とヒートシンクの接続技術が、例えば、特開2001−168562号公報(特許文献1)に記載されている。   For example, Japanese Patent Application Laid-Open No. 2001-168562 (Patent Document 1) discloses a structure in which a heat sink (heat radiating member) is arranged on a semiconductor package (semiconductor device) and a heat sink.

特開2001−168562号公報JP 2001-168562 A

携帯電話等の電子機器には、プリント基板(実装基板)上にCPU(Central Processing Unit)等の半導体装置(半導体パッケージ)が実装されている。この種の半導体装置では、処理速度の高速化や多機能化に伴って消費電力が増加する傾向にあり、動作中の発熱量もこれに比例して急速に増加する傾向にある。   In an electronic device such as a mobile phone, a semiconductor device (semiconductor package) such as a CPU (Central Processing Unit) is mounted on a printed circuit board (mounting board). In this type of semiconductor device, power consumption tends to increase with increasing processing speed and multifunctionality, and the amount of heat generated during operation also tends to increase rapidly in proportion thereto.

なお、処理速度の高速化や多機能化に対応した半導体装置の一例として、フリップチップ接続タイプのBGA(Ball Grid Array 、以降、単にFC−BGAともいう)が知られている。FC−BGAの構造は、パッケージ基板である配線基板上にフリップチップ接続によって半導体チップをフェイスダウン実装するものであり、配線基板の裏面に外部接続用端子となる複数のはんだボールがグリッド状に設けられている。   A flip-chip connection type BGA (Ball Grid Array, hereinafter also simply referred to as FC-BGA) is known as an example of a semiconductor device that supports higher processing speed and multi-function. The FC-BGA structure is such that a semiconductor chip is mounted face down on a wiring board, which is a package board, by flip chip connection, and a plurality of solder balls serving as external connection terminals are provided in a grid on the back surface of the wiring board. It has been.

このようなFC−BGAにおいて、安定した動作を確保するためには、FC−BGAの放熱性を高める必要があり、したがって、ヒートシンクのような半導体装置の放熱性能を高めるための放熱部材を半導体装置に設ける構造が必須となる。   In such an FC-BGA, in order to ensure stable operation, it is necessary to improve the heat dissipation of the FC-BGA. Therefore, a heat dissipation member for improving the heat dissipation performance of a semiconductor device such as a heat sink is provided in the semiconductor device. The structure provided in is essential.

FC−BGAにヒートシンクを設ける場合、ユーザの仕様でヒートシンクを設ける場合が多いため、予めFC−BGA上にヒートシンクを設けることができず、プリント基板にFC−BGAを実装した後に、FC−BGAの上部にヒートシンクを設けることが少なくない。   When a heat sink is provided on the FC-BGA, a heat sink is often provided according to user specifications. Therefore, a heat sink cannot be provided on the FC-BGA in advance, and after mounting the FC-BGA on the printed circuit board, the FC-BGA Often, a heat sink is provided at the top.

ところが、近年のFC−BGAでは、その低コスト化、軽量化あるいは小型化の要求があるため、配線基板やプリント基板も薄くなってきている。したがって、前述のようにプリント基板にFC−BGAを実装した後、FC−BGAの上部にヒートシンクを設ける場合には、放熱部材であるヒートシンクを半導体装置の上部に配置してヒートシンクの上方からFC−BGAに対して加圧を行ってヒートシンクを取り付けている。   However, in recent FC-BGA, since there is a demand for cost reduction, weight reduction, or size reduction, wiring boards and printed boards are becoming thinner. Therefore, when the heat sink is provided on the top of the FC-BGA after the FC-BGA is mounted on the printed circuit board as described above, the heat sink as the heat radiating member is disposed on the semiconductor device and the FC- A heat sink is attached by applying pressure to the BGA.

ここで、本願発明者は、ヒートシンクの取り付け時を想定し、1.プリント基板(実装基板)の下面側のFC−BGAの下部の領域を支持部材によって支持した場合と、2.プリント基板の下面側のFC−BGAの下部の領域を支持しない場合とで、FC−BGAの上方から加圧を行ってFC−BGAのプリント基板に対する実装状態(外部接続用端子であるはんだボールの接続状態等)の評価を行った。   Here, the present inventor assumes that the heat sink is attached. 1. When the lower region of the FC-BGA on the lower surface side of the printed circuit board (mounting substrate) is supported by a support member; In the case where the lower area of the FC-BGA on the lower surface side of the printed circuit board is not supported, pressure is applied from above the FC-BGA, and the mounting state of the FC-BGA on the printed circuit board (the solder ball which is an external connection terminal) The connection state and the like were evaluated.

その結果、1の評価では、パッケージ(FC−BGA)下部が支持部材によって支持されていると、半導体チップを介して荷重がプリント基板に伝わるため、チップ領域に荷重が集中し、チップ下領域のはんだボールが潰れて変形し、ボール同士がショートするという課題を見出した。なお、一般的にチップ下領域のボール電極は、熱サイクルにおいて最大応力が発生する箇所であり、これにより、ボール電極が破壊されてボール電極の寿命が短くなるという課題も元々有している。   As a result, in 1 evaluation, when the lower part of the package (FC-BGA) is supported by the support member, the load is transmitted to the printed circuit board through the semiconductor chip. The present inventors have found a problem that the solder balls are crushed and deformed, and the balls are short-circuited. In general, the ball electrode in the region under the chip is a portion where the maximum stress is generated in the thermal cycle, and this inherently has a problem that the ball electrode is destroyed and the life of the ball electrode is shortened.

また、2の評価では、パッケージ下部が支持部材によって支持されていないため、パッケージ下部でプリント基板(実装基板)が下方に向かって撓む現象が起こり、その結果、プリント基板と配線基板の変形率の違いにより、主に配線基板の外周部に配置されたはんだボールが変形するという課題を見出した。すなわち、配線基板の端部に配置されたはんだボールが変形するという課題を見出した。   Further, in the evaluation of 2, since the lower part of the package is not supported by the support member, a phenomenon occurs in which the printed circuit board (mounting board) bends downward at the lower part of the package. Due to the difference, the problem that the solder balls arranged mainly on the outer peripheral portion of the wiring board are deformed was found. That is, the subject that the solder ball arrange | positioned at the edge part of a wiring board deform | transforms was discovered.

以上の種々の課題により、FC−BGA(半導体装置、パッケージ)の実装における信頼性が低下するという課題を見出した。   Due to the various problems described above, the present inventors have found a problem that reliability in mounting FC-BGA (semiconductor device, package) is lowered.

本発明は、上記課題に鑑みてなされたものであり、その目的は、半導体装置の実装の信頼性の向上を図ることができる技術を提供することにある。   The present invention has been made in view of the above problems, and an object thereof is to provide a technique capable of improving the reliability of mounting a semiconductor device.

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。   Of the inventions disclosed in this application, the outline of typical ones will be briefly described as follows.

代表的な実施の形態による半導体装置の実装構造は、配線基板と前記配線基板上に搭載された半導体チップと前記配線基板の裏面に設けられた複数の外部接続用端子であるボール電極とを有し、かつ前記ボール電極が前記半導体チップの下部と外側の両方の領域に配置されて成る半導体装置と、前記複数のボール電極を介して前記半導体装置が実装される実装基板と、前記半導体チップ上に設けられた放熱部材と、前記実装基板の下面の前記半導体チップの外側の領域に設けられた補強板と、前記放熱部材と前記補強板とに係合して前記半導体チップ上に圧力を掛ける押圧部材と、を有し、前記実装基板の下面の前記半導体チップの外側の領域を前記補強板によって支持した状態で、前記押圧部材によって前記半導体チップ上に圧力が掛けられるものである。   A mounting structure of a semiconductor device according to a typical embodiment includes a wiring board, a semiconductor chip mounted on the wiring board, and ball electrodes that are a plurality of external connection terminals provided on the back surface of the wiring board. And a semiconductor device in which the ball electrode is disposed in both the lower and outer regions of the semiconductor chip, a mounting substrate on which the semiconductor device is mounted via the plurality of ball electrodes, and the semiconductor chip A heat dissipating member provided on the mounting substrate, a reinforcing plate provided in a region outside the semiconductor chip on the lower surface of the mounting substrate, and a pressure applied on the semiconductor chip by engaging the heat dissipating member and the reinforcing plate. A pressure member, and a pressure is applied to the semiconductor chip by the pressure member in a state in which a region outside the semiconductor chip on the lower surface of the mounting substrate is supported by the reinforcing plate. Is shall.

また、代表的な実施の形態による半導体装置の実装方法は、配線基板と前記配線基板上に搭載された半導体チップと前記配線基板の裏面に設けられた複数の外部接続用端子であるボール電極とを有し、かつ前記ボール電極が前記半導体チップの下部と外側の両方の領域に配置されて成る半導体装置の実装方法であって、(a)前記半導体装置を実装基板に実装する工程と、(b)前記半導体チップ上に所定の圧力を掛けて放熱部材を前記半導体チップ上に取り付ける工程と、を有し、前記(b)工程において、前記実装基板の下面の前記半導体チップの外側の領域に補強板が設けられた状態で前記半導体チップ上に圧力を掛けるものである。   In addition, a semiconductor device mounting method according to a representative embodiment includes a wiring board, a semiconductor chip mounted on the wiring board, and ball electrodes that are a plurality of external connection terminals provided on the back surface of the wiring board. And mounting the semiconductor device on a mounting substrate, wherein the ball electrode is disposed in both the lower and outer regions of the semiconductor chip, and (a) mounting the semiconductor device on a mounting substrate; b) applying a predetermined pressure on the semiconductor chip to attach a heat radiating member onto the semiconductor chip; and in the step (b), in a region outside the semiconductor chip on the lower surface of the mounting substrate. Pressure is applied on the semiconductor chip in a state where the reinforcing plate is provided.

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。   Of the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.

半導体装置の実装の信頼性の向上を図ることができる。   The reliability of the mounting of the semiconductor device can be improved.

また、半導体装置の品質を向上させることができる。   In addition, the quality of the semiconductor device can be improved.

本発明の実施の形態1の半導体装置の構造の一例を示す断面図である。It is sectional drawing which shows an example of the structure of the semiconductor device of Embodiment 1 of this invention. 図1に示す半導体装置のボール配列の一例を示す裏面図である。FIG. 2 is a back view showing an example of a ball arrangement of the semiconductor device shown in FIG. 1. 図1に示す半導体装置の実装構造の一例を示す断面図と平面図である。FIG. 2 is a cross-sectional view and a plan view illustrating an example of a mounting structure of the semiconductor device illustrated in FIG. 1. 図1に示す半導体装置のヒートシンク取り付け時の加圧状態の一例を示す断面図と平面図である。FIGS. 2A and 2B are a cross-sectional view and a plan view illustrating an example of a pressurized state when the heat sink of the semiconductor device illustrated in FIG. 図1に示す半導体装置の実装構造の第1変形例を示す断面図と平面図である。FIG. 6 is a cross-sectional view and a plan view showing a first modification of the mounting structure of the semiconductor device shown in FIG. 1. 図1に示す半導体装置の実装構造の第2変形例を示す断面図と平面図である。FIG. 8 is a cross-sectional view and a plan view showing a second modification of the mounting structure of the semiconductor device shown in FIG. 1. 図1に示す半導体装置の実装構造の第3変形例を示す断面図と平面図である。FIG. 10 is a cross-sectional view and a plan view showing a third modification of the mounting structure of the semiconductor device shown in FIG. 1. 図1に示す半導体装置の実装構造の第4変形例を示す断面図と平面図である。FIG. 10 is a cross-sectional view and a plan view showing a fourth modification of the mounting structure of the semiconductor device shown in FIG. 1. 図1に示す半導体装置の実装構造の第5変形例を示す断面図と平面図である。FIG. 10 is a cross-sectional view and a plan view showing a fifth modification of the mounting structure of the semiconductor device shown in FIG. 1. 図1に示す半導体装置の実装構造の第6変形例を示す断面図と平面図である。FIG. 10 is a cross-sectional view and a plan view showing a sixth modification of the mounting structure of the semiconductor device shown in FIG. 1. 図10に示す構造の効果を示す断面図である。It is sectional drawing which shows the effect of the structure shown in FIG. 図1に示す半導体装置の実装構造の第7変形例を示す断面図と平面図である。FIG. 10 is a cross-sectional view and a plan view showing a seventh modification of the mounting structure of the semiconductor device shown in FIG. 1. 本発明の実施の形態1の第8変形例を示す断面図である。It is sectional drawing which shows the 8th modification of Embodiment 1 of this invention. 本発明の実施の形態1の半導体装置の構造の第9変形例を示す断面図である。It is sectional drawing which shows the 9th modification of the structure of the semiconductor device of Embodiment 1 of this invention. 本発明の実施の形態1の半導体装置の構造の第10変形例を示す断面図である。It is sectional drawing which shows the 10th modification of the structure of the semiconductor device of Embodiment 1 of this invention. 本発明の実施の形態1の半導体装置の構造の第11変形例を示す断面図である。It is sectional drawing which shows the 11th modification of the structure of the semiconductor device of Embodiment 1 of this invention. 本発明の実施の形態2の半導体装置の実装構造の第12変形例を示す断面図である。It is sectional drawing which shows the 12th modification of the mounting structure of the semiconductor device of Embodiment 2 of this invention. 本発明の実施の形態2の半導体装置の実装構造の第13変形例を示す断面図である。It is sectional drawing which shows the 13th modification of the mounting structure of the semiconductor device of Embodiment 2 of this invention. 本発明の実施の形態2の半導体装置の実装構造の第14変形例を示す断面図である。It is sectional drawing which shows the 14th modification of the mounting structure of the semiconductor device of Embodiment 2 of this invention. 図19に示す実装構造における補強板の構造を示す平面図である。It is a top view which shows the structure of the reinforcement board in the mounting structure shown in FIG. 本発明の実施の形態2の半導体装置の実装構造の第15変形例を示す断面図である。It is sectional drawing which shows the 15th modification of the mounting structure of the semiconductor device of Embodiment 2 of this invention. 本発明の実施の形態2の半導体装置の実装構造の第16変形例を示す断面図と平面図である。It is sectional drawing and a top view which show the 16th modification of the mounting structure of the semiconductor device of Embodiment 2 of this invention. 本発明の実施の形態2の半導体装置の実装構造の第17変形例を示す断面図である。It is sectional drawing which shows the 17th modification of the mounting structure of the semiconductor device of Embodiment 2 of this invention. 本発明の実施の形態3の半導体装置の構造の一例を示す断面図である。It is sectional drawing which shows an example of the structure of the semiconductor device of Embodiment 3 of this invention. 図24に示す半導体装置のボール配列の一例を示す裏面図である。FIG. 25 is a back view showing an example of a ball arrangement of the semiconductor device shown in FIG. 24. 図24に示す半導体装置の実装構造の一例を示す断面図と平面図である。FIG. 25 is a cross-sectional view and a plan view illustrating an example of a mounting structure of the semiconductor device illustrated in FIG. 24.

以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。   In the following embodiments, the description of the same or similar parts will not be repeated in principle unless particularly necessary.

さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。   Further, in the following embodiment, when it is necessary for the sake of convenience, the description will be divided into a plurality of sections or embodiments, but they are not irrelevant to each other unless otherwise specified. The other part or all of the modifications, details, supplementary explanations, and the like are related.

また、以下の実施の形態において、要素の数など(個数、数値、量、範囲などを含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。   Also, in the following embodiments, when referring to the number of elements (including the number, numerical value, quantity, range, etc.), particularly when clearly indicated and when clearly limited to a specific number in principle, etc. Except, it is not limited to the specific number, and it may be more or less than the specific number.

また、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。   Further, in the following embodiments, the constituent elements (including element steps) are not necessarily indispensable unless otherwise specified and clearly considered essential in principle. Needless to say.

また、以下の実施の形態において、構成要素等について、「Aからなる」、「Aよりなる」、「Aを有する」、「Aを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。   Further, in the following embodiments, regarding constituent elements and the like, when “consisting of A”, “consisting of A”, “having A”, and “including A” are specifically indicated that only those elements are included. It goes without saying that other elements are not excluded except in the case of such cases. Similarly, in the following embodiments, when referring to the shapes, positional relationships, etc. of the components, etc., the shapes are substantially the same unless otherwise specified, or otherwise apparent in principle. And the like are included. The same applies to the above numerical values and ranges.

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiments, and the repetitive description thereof will be omitted.

(実施の形態1)
図1は本発明の実施の形態1の半導体装置の構造の一例を示す断面図、図2は図1に示す半導体装置のボール配列の一例を示す裏面図、図3は図1に示す半導体装置の実装構造の一例を示す断面図と平面図、図4は図1に示す半導体装置のヒートシンク取り付け時の加圧状態の一例を示す断面図と平面図である。
(Embodiment 1)
1 is a cross-sectional view showing an example of the structure of the semiconductor device according to the first embodiment of the present invention, FIG. 2 is a back view showing an example of a ball arrangement of the semiconductor device shown in FIG. 1, and FIG. 3 is a semiconductor device shown in FIG. FIG. 4 is a cross-sectional view and a plan view showing an example of a pressurized state when the heat sink of the semiconductor device shown in FIG. 1 is attached.

本実施の形態1の半導体装置は、図1及び図2に示すように、基板上に半導体チップ4が搭載された半導体パッケージであり、ここでは、前記半導体装置の一例として、フリップチップ接続によって半導体チップ4が基板に搭載されたフリップチップタイプの半導体装置を取り上げ、さらに外部接続用端子がボール電極であるFC−BGA(以降、単にBGA1とも呼ぶ)を取り上げて説明する。   As shown in FIGS. 1 and 2, the semiconductor device according to the first embodiment is a semiconductor package in which a semiconductor chip 4 is mounted on a substrate. Here, as an example of the semiconductor device, a semiconductor by flip-chip connection is used. A flip-chip type semiconductor device in which the chip 4 is mounted on a substrate will be taken up, and an FC-BGA (hereinafter also referred to simply as BGA 1) whose external connection terminal is a ball electrode will be taken up and explained.

図1及び図2に示すBGA1の構成について説明すると、主面2aとその反対側の裏面2bとを備えた基板である配線基板2と、配線基板2の主面2a上に複数のはんだバンプ5を介して搭載され、かつ半導体集積回路が形成された半導体チップ4と、複数のはんだバンプ5相互の周囲及び半導体チップ4の側面周囲に充填されたアンダーフィル樹脂3と、配線基板2の裏面2bに設けられた複数の外部接続用端子であるはんだボール7とを有している。外部接続用端子のボール電極である複数のはんだボール7は、配線基板2の裏面2bにおいて、例えば、格子状(グリッド状)に配置されている。   The configuration of the BGA 1 shown in FIGS. 1 and 2 will be described. A wiring board 2 that is a board having a main surface 2a and a back surface 2b opposite to the main surface 2a, and a plurality of solder bumps 5 on the main surface 2a of the wiring board 2. The semiconductor chip 4 mounted via the semiconductor chip 4, the underfill resin 3 filled around the solder bumps 5 and the side surface of the semiconductor chip 4, and the back surface 2 b of the wiring substrate 2. And a plurality of solder balls 7 which are external connection terminals. The plurality of solder balls 7 that are ball electrodes of the external connection terminals are arranged in a lattice shape (grid shape), for example, on the back surface 2 b of the wiring board 2.

配線基板2は、パッケージ基板もしくはBGA基板等と呼ばれ、その内部に図示しない配線及びスルーホール配線が設けられており、したがって、半導体チップ4で送受信される電気的信号は、はんだバンプ5や配線基板2の内部の配線やスルーホール配線、及び配線基板2の裏面2bのはんだボール7を介して伝達される。   The wiring board 2 is called a package board or a BGA board, and has wiring and through-hole wiring (not shown) provided therein. Therefore, electrical signals transmitted and received by the semiconductor chip 4 are transmitted to the solder bumps 5 and wiring. It is transmitted via wiring inside the substrate 2 and through-hole wiring, and solder balls 7 on the back surface 2 b of the wiring substrate 2.

なお、本実施の形態1のBGA1は、図2に示すように配線基板2の裏面2bの全体に亘って外部接続用端子であるはんだボール7が格子状に設けられている。すなわち、はんだボール7が配線基板2の裏面全面に配置されたフルバンプタイプのBGA1であり、したがって、はんだボール7が半導体チップ4の下部の領域と半導体チップ4の外側の領域との両方の領域に配置されている。   In the BGA 1 according to the first embodiment, as shown in FIG. 2, solder balls 7 as external connection terminals are provided in a lattice shape over the entire back surface 2b of the wiring board 2. That is, the solder ball 7 is a full-bump type BGA 1 arranged on the entire back surface of the wiring board 2. Therefore, the solder ball 7 is located in both the region below the semiconductor chip 4 and the region outside the semiconductor chip 4. Has been placed.

また、半導体チップ4は、複数の表面電極である電極パッド4cが形成された主面4aと、この主面4aの反対側の裏面4bとを有しており、配線基板2とフリップチップ接続によって電気的に接続されている。つまり、半導体チップ4はその複数の電極パッド4cにそれぞれ電気的に接続された複数のはんだバンプ5を介して配線基板2と電気的に接続されている。なお、半導体チップ4は、配線基板2にフリップチップ接続で搭載されているため、配線基板2上にフェイスダウン実装されており、配線基板2の主面2aと半導体チップ4の主面4aとが対向して配置され、したがって、半導体チップ4の裏面4bは上方を向いて露出している。   The semiconductor chip 4 has a main surface 4a on which electrode pads 4c as a plurality of surface electrodes are formed, and a back surface 4b opposite to the main surface 4a, and is connected to the wiring substrate 2 by flip chip connection. Electrically connected. In other words, the semiconductor chip 4 is electrically connected to the wiring substrate 2 via the plurality of solder bumps 5 electrically connected to the plurality of electrode pads 4c. Since the semiconductor chip 4 is mounted on the wiring board 2 by flip chip connection, it is mounted face-down on the wiring board 2, and the main surface 2a of the wiring substrate 2 and the main surface 4a of the semiconductor chip 4 are formed. Therefore, the back surface 4b of the semiconductor chip 4 is exposed upward.

次に、図3に示す本実施の形態1の半導体装置の実装構造について説明する。   Next, the mounting structure of the semiconductor device according to the first embodiment shown in FIG. 3 will be described.

図3に示す実装構造は、図1に示すBGA1を実装基板であるプリント基板9上に実装したものであり、半導体チップ4上には放熱部材であるヒートシンク8が接合されている構造となっている。   The mounting structure shown in FIG. 3 is obtained by mounting the BGA 1 shown in FIG. 1 on a printed circuit board 9 that is a mounting board, and a heat sink 8 that is a heat radiating member is joined to the semiconductor chip 4. Yes.

前記実装構造は、詳細には、上面9aとその反対側の下面9bとを有し、かつ複数のはんだボール7を介して上面9aにBGA1が実装されるプリント基板9と、半導体チップ4上に設けられたヒートシンク8と、プリント基板9の下面9bの半導体チップ4の外側の領域に対応する領域に設けられた補強板6とから成る。   More specifically, the mounting structure has a top surface 9a and a bottom surface 9b opposite to the top surface 9a, and a printed circuit board 9 on which the BGA 1 is mounted on the top surface 9a via a plurality of solder balls 7, and the semiconductor chip 4 The heat sink 8 is provided, and the reinforcing plate 6 is provided in a region corresponding to a region outside the semiconductor chip 4 on the lower surface 9b of the printed board 9.

ここで、補強板6は、半導体チップ4の上方から荷重が掛かった際のはんだボール7の変形等を低減するものであり、プリント基板9の下面9bの半導体チップ4の外側の領域に対応する領域を補強板6によって支持した状態で、半導体チップ4上に圧力(荷重)が掛けられる。   Here, the reinforcing plate 6 reduces deformation of the solder balls 7 when a load is applied from above the semiconductor chip 4, and corresponds to a region outside the semiconductor chip 4 on the lower surface 9 b of the printed circuit board 9. A pressure (load) is applied on the semiconductor chip 4 with the region supported by the reinforcing plate 6.

なお、半導体チップ4の上方から圧力が掛けられる工程の一例として、図4に示すような、半導体チップ4上に放熱部材であるヒートシンク8を取り付ける工程を取り上げて説明する。   As an example of a process in which pressure is applied from above the semiconductor chip 4, a process of attaching a heat sink 8 as a heat radiating member on the semiconductor chip 4 as shown in FIG. 4 will be described.

ヒートシンク8は、平板状であり、圧力が付与されて半導体チップ4と接合する。圧力は、チップ領域のみに集中するため、BGA1の実装構造の高さ方向のバラツキを吸収することができる。さらに、ヒートシンク8は、半導体チップ4の裏面4bに熱伝導性が高いシリコーン樹脂10等の接着材を介して接合されるため、シリコーン樹脂10の厚さを薄くすることができ、均一性及び密着性も高めることができるとともに、放熱効果も高めることができる。   The heat sink 8 has a flat plate shape and is bonded to the semiconductor chip 4 by applying pressure. Since the pressure is concentrated only on the chip region, it is possible to absorb variations in the height direction of the mounting structure of the BGA 1. Furthermore, since the heat sink 8 is bonded to the back surface 4b of the semiconductor chip 4 through an adhesive such as a silicone resin 10 having high thermal conductivity, the thickness of the silicone resin 10 can be reduced, and uniformity and adhesion can be reduced. The heat dissipation effect can be enhanced as well as the performance.

また、ヒートシンク8は平板状であり、加工が容易であるため、ヒートシンク8のコスト低減化を図ることができる。   Moreover, since the heat sink 8 is flat and can be easily processed, the cost of the heat sink 8 can be reduced.

図4は、半導体チップ4上にヒートシンク8を取り付ける際のチップ加圧状態を示しており、押圧部材であるクリッパー11によってヒートシンク8と補強板6とを挟み込むことにより、半導体チップ4上にヒートシンク8が取り付けられる。その際、半導体チップ4の裏面4bには荷重(圧力)Pが掛かる。この荷重Pは、クリッパー11が嵌め込まれている間は常時半導体チップ4上に付与され、さらに半導体チップ4を介して配線基板2や複数のはんだボール7及びプリント基板9に掛かるが、クリッパー11を外した際には、図3に示す実装構造となって半導体チップ4に掛かることはなく、半導体チップ4は荷重Pから解放される(ヒートシンク8の自重は除く)。   FIG. 4 shows a chip pressing state when the heat sink 8 is mounted on the semiconductor chip 4, and the heat sink 8 and the reinforcing plate 6 are sandwiched between the heat sink 8 and the reinforcing plate 6 by the clipper 11 as a pressing member. Is attached. At that time, a load (pressure) P is applied to the back surface 4 b of the semiconductor chip 4. This load P is always applied to the semiconductor chip 4 while the clipper 11 is fitted, and further applied to the wiring board 2, the plurality of solder balls 7 and the printed board 9 through the semiconductor chip 4. When removed, the mounting structure shown in FIG. 3 is not applied to the semiconductor chip 4, and the semiconductor chip 4 is released from the load P (excluding the weight of the heat sink 8).

クリッパー11は、ヒートシンク8と補強板6とに係合して図3に示す構造体を挟み込む押圧部材である。   The clipper 11 is a pressing member that engages with the heat sink 8 and the reinforcing plate 6 to sandwich the structure shown in FIG.

ここで、補強板6の詳細構造について説明する。本実施の形態1の補強板6は、薄板状の部材であり、図4に示すように枠状に形成されており、したがって、中央に穴部6aが形成されている。また、補強板6は、例えば、アルミニウムやステンレス鋼等の材料から成る金属板であることが好ましい。例えば、アルミニウム材によって形成することで補強板6のコストの低減化を図ることができる。ただし、金属以外の、例えば硬質の樹脂等によって形成されていてもよい。つまり、プリント基板9より硬い板材であれば、金属材であってもよいし、または金属以外の材料から成るものであってもよい。   Here, the detailed structure of the reinforcing plate 6 will be described. The reinforcing plate 6 according to the first embodiment is a thin plate-like member, and is formed in a frame shape as shown in FIG. 4, and therefore, a hole 6a is formed at the center. The reinforcing plate 6 is preferably a metal plate made of a material such as aluminum or stainless steel. For example, the cost of the reinforcing plate 6 can be reduced by forming with an aluminum material. However, it may be formed of, for example, hard resin other than metal. That is, a metal material or a material other than metal may be used as long as it is a plate material harder than the printed circuit board 9.

なお、本実施の形態1の半導体装置の実装構造では、半導体チップ4上に圧力が掛かった際にプリント基板9の圧力が集中的に掛かる箇所には補強板6を設けないことを特徴としている。すなわち、半導体チップ4上に圧力が付与され際に、半導体チップ4を介してプリント基板9に圧力が掛かる箇所であるチップ下領域9cには補強板6を設けないとするものであり、したがって、補強板6は、チップ下領域9cを逃げた(避けた)形状となっている。つまり、補強板6は、プリント基板9のチップ下領域9cを穴部6aとして逃げている(開口させている)。   The mounting structure of the semiconductor device according to the first embodiment is characterized in that the reinforcing plate 6 is not provided at a location where pressure on the printed circuit board 9 is concentrated when pressure is applied to the semiconductor chip 4. . That is, when the pressure is applied on the semiconductor chip 4, the reinforcing plate 6 is not provided in the chip lower region 9c, which is a place where the pressure is applied to the printed circuit board 9 through the semiconductor chip 4. The reinforcing plate 6 has a shape that escapes (avoids) the chip lower region 9c. That is, the reinforcing plate 6 escapes (opens) using the chip lower region 9c of the printed circuit board 9 as the hole 6a.

ここで、補強板6の枠状の幅方向の範囲は、まず、内周部(内側)6bの位置を、チップ外側で半導体チップ4に最も近い位置のボール電極列から最外周のはんだボール7の位置までの範囲に対応する位置とし、さらに外周部(外側)6cの位置を、チップ外側の2列目のボール電極列から配線基板2の外方までの範囲に対応する位置とする。好ましくは、図3に示すように内周部6bの位置が、半導体チップ4の外側の領域に配置された複数のはんだボール7のうち半導体チップ4に最も近い位置のはんだボール電極列に対応する位置である。つまり、チップ外側の1番目の列のはんだボール7の位置に対応した位置である。   Here, the frame-shaped range of the reinforcing plate 6 in the width direction is as follows. First, the position of the inner peripheral portion (inner side) 6b is changed from the ball electrode array closest to the semiconductor chip 4 outside the chip to the outermost solder ball 7. The position of the outer peripheral portion (outer side) 6c is set to a position corresponding to the range from the second ball electrode row outside the chip to the outside of the wiring board 2. Preferably, as shown in FIG. 3, the position of the inner peripheral portion 6 b corresponds to the solder ball electrode row closest to the semiconductor chip 4 among the plurality of solder balls 7 arranged in the region outside the semiconductor chip 4. Position. That is, the position corresponds to the position of the solder ball 7 in the first row outside the chip.

一方、外周部6cの位置は、好ましくは、図3に示すように最外周のはんだボール電極列に対応する位置である。なお、補強板6の枠状の外周部6cの位置を最外周のはんだボール電極列に対応する位置とするのは、プリント基板9における荷重Pによる圧力を受ける領域が複数のはんだボール7が設けられた領域であるため、その最外周のはんだボール電極列に対応する位置としている。   On the other hand, the position of the outer peripheral portion 6c is preferably a position corresponding to the outermost solder ball electrode array as shown in FIG. The position of the frame-shaped outer peripheral portion 6c of the reinforcing plate 6 is set to a position corresponding to the outermost solder ball electrode array. The area of the printed board 9 that receives pressure due to the load P is provided with a plurality of solder balls 7. Therefore, the position corresponds to the outermost solder ball electrode array.

これにより、プリント基板9上でBGA1の周囲に実装している他の電子部品(デバイス)に対して荷重Pの影響を与えることを低減できる。   This can reduce the influence of the load P on other electronic components (devices) mounted around the BGA 1 on the printed circuit board 9.

次に、本実施の形態1の半導体装置の実装方法について説明する。   Next, a method for mounting the semiconductor device according to the first embodiment will be described.

まず、図4に示すようにプリント基板9の上面9aにBGA(FC−BGA)1を実装する。例えば、はんだリフロー等によってプリント基板9上のBGA1をはんだ接続する。その際、BGA1は、配線基板2と、配線基板2上に搭載された半導体チップ4と、配線基板2の裏面2bにグリッド状に設けられた複数のはんだボール7とを有し、かつはんだボール7が半導体チップ4の下部領域とその外側の領域との両方の領域に配置された半導体装置である。   First, as shown in FIG. 4, the BGA (FC-BGA) 1 is mounted on the upper surface 9 a of the printed circuit board 9. For example, the BGA 1 on the printed circuit board 9 is soldered by solder reflow or the like. At that time, the BGA 1 has a wiring board 2, a semiconductor chip 4 mounted on the wiring board 2, and a plurality of solder balls 7 provided in a grid on the back surface 2b of the wiring board 2, and the solder balls Reference numeral 7 denotes a semiconductor device arranged in both the lower region of the semiconductor chip 4 and the outer region thereof.

その後、補強板6を所定位置にセットする。ここでは、プリント基板9の下面9bの半導体チップ4の外側の領域に補強板6が設けられた状態となるようにプリント基板9の下面9b側に枠状の補強板6をセットする。つまり、プリント基板9の下面9bのチップ下領域9cは何も支持されていない状態とするとともに、プリント基板9の下面9bのチップ下領域9cの外側周囲のはんだボール領域は支持した状態となるように枠状の補強板6をプリント基板9の下面9b側にセットする。   Thereafter, the reinforcing plate 6 is set at a predetermined position. Here, the frame-shaped reinforcing plate 6 is set on the lower surface 9 b side of the printed circuit board 9 so that the reinforcing plate 6 is provided in a region outside the semiconductor chip 4 on the lower surface 9 b of the printed circuit board 9. That is, the chip lower region 9c on the lower surface 9b of the printed circuit board 9 is not supported at all, and the solder ball region around the outside of the chip lower region 9c on the lower surface 9b of the printed circuit board 9 is supported. A frame-shaped reinforcing plate 6 is set on the lower surface 9 b side of the printed circuit board 9.

その後、半導体チップ4の裏面4b上にシリコーン樹脂10等の接着材を介して放熱部材であるヒートシンク8を搭載する。   Thereafter, a heat sink 8 as a heat radiating member is mounted on the back surface 4b of the semiconductor chip 4 via an adhesive such as a silicone resin 10 or the like.

その後、クリッパー11を両側に嵌め込んで半導体チップ4上に所定の圧力P(荷重P)を掛けてヒートシンク8を半導体チップ4上に取り付ける。ここでは、クリッパー11をヒートシンク8と補強板6とに係合するように両側に嵌め込んで、プリント基板9の下面9bの半導体チップ4の外側の領域のみに補強板6が配置されている状態で半導体チップ4上に圧力Pを掛けてヒートシンク8を半導体チップ4上に取り付ける(ヒートシンク8と半導体チップ4とを接合する)。   Thereafter, the clipper 11 is fitted on both sides and a predetermined pressure P (load P) is applied to the semiconductor chip 4 to attach the heat sink 8 onto the semiconductor chip 4. Here, the clipper 11 is fitted on both sides so as to engage the heat sink 8 and the reinforcing plate 6, and the reinforcing plate 6 is disposed only in the region outside the semiconductor chip 4 on the lower surface 9 b of the printed circuit board 9. The pressure P is applied to the semiconductor chip 4 to attach the heat sink 8 on the semiconductor chip 4 (the heat sink 8 and the semiconductor chip 4 are joined).

なお、プリント基板9へのBGA1の搭載完了後、補強板6をセットする際、先にヒートシンク8を半導体チップ4の裏面4b上に搭載してもよい。つまり、プリント基板9にBGA1を搭載した後、ヒートシンク8を半導体チップ4上に配置し、その後、補強板6をセットしてからクリッパー11で挟んで圧力Pを掛けて半導体チップ4とヒートシンク8を接合してもよい。   Note that the heat sink 8 may be first mounted on the back surface 4b of the semiconductor chip 4 when the reinforcing plate 6 is set after the mounting of the BGA 1 on the printed circuit board 9 is completed. That is, after mounting the BGA 1 on the printed circuit board 9, the heat sink 8 is arranged on the semiconductor chip 4, and then the reinforcing plate 6 is set, and then the pressure P is applied between the clippers 11 to apply the semiconductor chip 4 and the heat sink 8. You may join.

また、ヒートシンク8を半導体チップ4上に取り付けた後、クリッパー11は取り外してもよいし、そのまま挟んだ状態としてもよい。そのまま挟んだ状態とすると、半導体チップ4やプリント基板9には圧力Pが常時掛かった状態となる。   Further, after attaching the heat sink 8 on the semiconductor chip 4, the clipper 11 may be removed or may be sandwiched as it is. If the state is sandwiched as it is, the pressure P is always applied to the semiconductor chip 4 and the printed board 9.

本実施の形態1の半導体装置(BGA1)の実装構造及び実装方法によれば、プリント基板9の下面9b側のチップ下領域9cの外側周囲の領域に補強板6が設けられた状態で半導体チップ4上に圧力Pを掛けてヒートシンク8を取り付けることにより、プリント基板9の下面9b側のチップ下領域9cは支持されていないため、チップ下部の複数のはんだボール7を介してプリント基板9に掛かる荷重、及び半導体チップ4を介して配線基板(パッケージ基板2)に掛かる荷重をそれぞれ利用して配線基板2とプリント基板9の両者を僅かに撓ませることができる。   According to the mounting structure and mounting method of the semiconductor device (BGA1) of the first embodiment, the semiconductor chip with the reinforcing plate 6 provided in the outer peripheral region of the chip lower region 9c on the lower surface 9b side of the printed board 9 is provided. 4 is attached to the heat sink 8 by applying a pressure P to the lower surface 9b side of the printed circuit board 9 so that the chip lower region 9c is not supported and is applied to the printed circuit board 9 via a plurality of solder balls 7 below the chip. Both the wiring board 2 and the printed board 9 can be bent slightly by using the load and the load applied to the wiring board (package board 2) via the semiconductor chip 4 respectively.

その際、補強板6によって支えられている半導体チップ4の下部領域の外側の領域の複数のはんだボール7も荷重を受けることになり、したがって、ヒートシンク8を取り付ける際の半導体チップ4上に掛かる荷重を配線基板2の裏面2b全体に分散させて掛けることができる。   At that time, the plurality of solder balls 7 in the region outside the lower region of the semiconductor chip 4 supported by the reinforcing plate 6 also receives a load. Therefore, the load applied on the semiconductor chip 4 when the heat sink 8 is attached. Can be distributed and hung over the entire back surface 2b of the wiring board 2.

これによって、配線基板2の裏面2bに設けられた複数のはんだボール7が変形することを低減できる。特に、配線基板2の端部付近に設けられた複数のはんだボール7では、ボール形状が斜め方向に変形することを低減できる。   This can reduce the deformation of the plurality of solder balls 7 provided on the back surface 2b of the wiring board 2. In particular, in the plurality of solder balls 7 provided in the vicinity of the end portion of the wiring board 2, it is possible to reduce the deformation of the ball shape in an oblique direction.

一方、半導体チップ4の下部領域に設けられた複数のはんだボール7では、それらはんだボール7が潰れる変形を低減することができる。はんだボール7が潰れる変形を低減できるため、はんだボール7同士の電気的ショートの発生を低減することができる。   On the other hand, in the plurality of solder balls 7 provided in the lower region of the semiconductor chip 4, deformation of the solder balls 7 being crushed can be reduced. Since the deformation that the solder balls 7 are crushed can be reduced, the occurrence of electrical shorts between the solder balls 7 can be reduced.

また、半導体チップ4の下部領域の複数のはんだボール7にも小さい荷重が掛かることで、この領域の複数のはんだボール7は動きが拘束され、水平方向に動きにくくなる。その結果、熱サイクルにおいて発生する応力が緩和されて破壊しにくくなり、半導体チップ4の下部領域のはんだボール7の長寿命化を図ることができる。   In addition, since a small load is applied to the plurality of solder balls 7 in the lower region of the semiconductor chip 4, the movement of the plurality of solder balls 7 in this region is restricted and it is difficult to move in the horizontal direction. As a result, the stress generated in the thermal cycle is relaxed and is not easily broken, and the life of the solder ball 7 in the lower region of the semiconductor chip 4 can be extended.

以上により、BGA(半導体装置)1の実装の信頼性の向上を図ることができる。   As described above, the mounting reliability of the BGA (semiconductor device) 1 can be improved.

なお、本発明の〔背景技術〕で取り上げた〔先行技術文献〕特開2001−168562号公報の図10及び図11に記載された補強板の技術は、ヒートシンクを介して圧力が掛かる箇所を補強板によって支持するものであるが、本実施の形態1の補強板6は、プリント基板9に対して圧力が掛かる箇所は支持しないで開放するものであり、前記〔先行技術文献〕とは技術思想が全く異なるものである。   Note that the technology of the reinforcing plate described in FIG. 10 and FIG. 11 of [prior art document] Japanese Patent Application Laid-Open No. 2001-168562 taken up in [Background Art] of the present invention reinforces a place where pressure is applied via a heat sink. Although supported by a plate, the reinforcing plate 6 of the first embodiment is opened without supporting a portion where pressure is applied to the printed circuit board 9, and the above [prior art document] is a technical idea. Are completely different.

次に本実施の形態1の変形例について説明する。   Next, a modification of the first embodiment will be described.

図5は図1に示す半導体装置の実装構造の第1変形例を示す断面図と平面図、図6は図1に示す半導体装置の実装構造の第2変形例を示す断面図と平面図、図7は図1に示す半導体装置の実装構造の第3変形例を示す断面図と平面図、図8は図1に示す半導体装置の実装構造の第4変形例を示す断面図と平面図、図9は図1に示す半導体装置の実装構造の第5変形例を示す断面図と平面図である。また、図10は図1に示す半導体装置の実装構造の第6変形例を示す断面図と平面図、図11は図10に示す構造の効果を示す断面図、図12は図1に示す半導体装置の実装構造の第7変形例を示す断面図と平面図、図13は本発明の実施の形態1の第8変形例を示す断面図である。さらに、図14は本発明の実施の形態1の半導体装置の構造の第9変形例を示す断面図、図15は本発明の実施の形態1の半導体装置の構造の第10変形例を示す断面図、図16は本発明の実施の形態1の半導体装置の構造の第11変形例を示す断面図である。   5 is a cross-sectional view and a plan view showing a first modification of the mounting structure of the semiconductor device shown in FIG. 1. FIG. 6 is a cross-sectional view and a plan view showing a second modification of the mounting structure of the semiconductor device shown in FIG. 7 is a cross-sectional view and a plan view showing a third modification of the mounting structure of the semiconductor device shown in FIG. 1. FIG. 8 is a cross-sectional view and a plan view showing a fourth modification of the mounting structure of the semiconductor device shown in FIG. FIG. 9 is a sectional view and a plan view showing a fifth modification of the mounting structure of the semiconductor device shown in FIG. 10 is a sectional view and a plan view showing a sixth modification of the mounting structure of the semiconductor device shown in FIG. 1, FIG. 11 is a sectional view showing the effect of the structure shown in FIG. 10, and FIG. 12 is the semiconductor shown in FIG. FIG. 13 is a cross-sectional view and a plan view showing a seventh modification of the mounting structure of the apparatus, and FIG. 13 is a cross-sectional view showing an eighth modification of the first embodiment of the present invention. 14 is a sectional view showing a ninth modification of the structure of the semiconductor device according to the first embodiment of the present invention. FIG. 15 is a sectional view showing a tenth modification of the structure of the semiconductor device according to the first embodiment of the present invention. 16 and 16 are sectional views showing an eleventh modification of the structure of the semiconductor device according to the first embodiment of the present invention.

図5〜図9に示す変形例は、補強板6の枠形状についてその内周部6bあるいは外周部6cの位置を種々変更したものである。   The modification shown in FIGS. 5-9 changes the position of the inner peripheral part 6b or the outer peripheral part 6c about the frame shape of the reinforcement board 6 variously.

まず、図5に示す第1変形例は、図3の補強板6の形状に対して外周部6cの位置(最外周のはんだボール列の位置)は変えることなく、内周部6bの位置のみを外周部6cに近づけて穴部6aの大きさを大きくしたものである。   First, in the first modification shown in FIG. 5, the position of the outer peripheral portion 6c (the position of the outermost solder ball row) is not changed with respect to the shape of the reinforcing plate 6 of FIG. Is made closer to the outer peripheral portion 6c to increase the size of the hole 6a.

また、図6に示す第2変形例は、図3の補強板6の形状に対して内周部6bの位置(チップ外側で、かつチップに最も近いはんだボール列の位置)は変えることなく、外周部6cの位置のみを内周部6bに近づけて枠の幅を最小限としたものである。この場合の枠の幅は、はんだボール7の1つ分程度となる。なお、枠形状を最小幅とする場合には、はんだボール7が搭載される配線基板2の裏面2bの電極であるボールパッドにおける単位面積当たりに受ける圧力が、7.46(kgf/mm2 )以下になるようにすることが好ましい。 Further, in the second modification shown in FIG. 6, the position of the inner peripheral portion 6b (the position of the solder ball row closest to the chip outside the chip) with respect to the shape of the reinforcing plate 6 in FIG. Only the position of the outer peripheral part 6c is brought close to the inner peripheral part 6b to minimize the width of the frame. In this case, the width of the frame is about one solder ball 7. When the frame shape is set to the minimum width, the pressure received per unit area in the ball pad that is the electrode on the back surface 2b of the wiring board 2 on which the solder balls 7 are mounted is 7.46 (kgf / mm 2 ). It is preferable to be as follows.

これは、例えば、560ピンのBGA1で30kgfの荷重を付与する評価を行ったところ、中央部の位置のはんだボール7が単位面積当たりに7.46(kgf/mm2 )の圧力を受けていることが分かり、その際、長期温度サイクル評価後、中央部のはんだボール7は圧力による過度な変形で隣接ショート不良となる一方、配線基板2も過度に撓む変形が発生し、外周部(端部)のはんだボール7は引っ張られ、オープン破壊に至ることを見出した。したがって、配線基板2のはんだボール7が接続されるボールパッドの単位面積当たりに受ける圧力が、7.46(kgf/mm2 )以下になるようにすることで、はんだボール7及び配線基板2の過度な変形が緩和され、はんだボール7のショート及び破壊が起こりにくくなり、はんだボール7の寿命を長くすることができる。 For example, when evaluation was performed by applying a load of 30 kgf with a 560-pin BGA 1, the solder ball 7 at the central portion received a pressure of 7.46 (kgf / mm 2 ) per unit area. At that time, after the long-term temperature cycle evaluation, the solder ball 7 in the central part becomes adjacent short circuit failure due to excessive deformation due to pressure, while the wiring board 2 is also deformed to be excessively deformed. It was found that the solder ball 7 of part) was pulled and led to open breakage. Therefore, the pressure received per unit area of the ball pad to which the solder balls 7 of the wiring board 2 are connected is 7.46 (kgf / mm 2 ) or less, so that the solder balls 7 and the wiring board 2 Excessive deformation is relieved, the solder ball 7 is less likely to be shorted and broken, and the life of the solder ball 7 can be extended.

また、図7に示す第3変形例は、図3の補強板6の形状に対して内周部6bの位置(チップ外側で、かつチップに最も近いはんだボール列の位置)は変えることなく、外周部6cの位置のみをプリント基板9の外方まで延在させて枠形状を大きくしたものである。   Further, in the third modified example shown in FIG. 7, the position of the inner peripheral portion 6b (the position of the solder ball row closest to the chip outside the chip) is not changed with respect to the shape of the reinforcing plate 6 in FIG. Only the position of the outer peripheral part 6c is extended to the outside of the printed circuit board 9, and the frame shape is enlarged.

また、図8に示す第4変形例は、図7の第3変形例の補強板6の形状に対して外周部6cの位置をプリント基板9の外方で同じ位置とし、一方、内周部6bの位置を最外周から内側に向かって3列目のはんだボール列の位置とするものである。   Further, in the fourth modified example shown in FIG. 8, the position of the outer peripheral part 6c is set to the same position outside the printed circuit board 9 with respect to the shape of the reinforcing plate 6 of the third modified example of FIG. The position of 6b is the position of the third solder ball row from the outermost periphery toward the inside.

また、図9に示す第5変形例は、図7の第3変形例の補強板6の形状に対して外周部6cの位置をプリント基板9の外方で同じ位置とし、一方、内周部6bの位置を最外周のはんだボール列の位置とするものである。   Further, in the fifth modification shown in FIG. 9, the position of the outer peripheral portion 6c is set to the same position outside the printed circuit board 9 with respect to the shape of the reinforcing plate 6 of the third modification shown in FIG. The position 6b is the position of the outermost solder ball row.

図5〜図9に示す変形例の補強板6を用いても、本実施の形態1の図3に示す補強板6の場合と同様の効果を得ることが可能である。   Even if the reinforcing plate 6 of the modification shown in FIGS. 5 to 9 is used, the same effect as that of the reinforcing plate 6 shown in FIG. 3 of the first embodiment can be obtained.

次に、図10及び図11に示す第6変形例は、プリント基板9と補強板6の間に弾性部材であるゴムシート12が介在されているものである。すなわち、プリント基板9の下面9bと補強板6の間に弾性部材であるゴムシート12を介在させるものである。   Next, in a sixth modification shown in FIGS. 10 and 11, a rubber sheet 12 that is an elastic member is interposed between the printed board 9 and the reinforcing plate 6. That is, the rubber sheet 12 that is an elastic member is interposed between the lower surface 9 b of the printed circuit board 9 and the reinforcing plate 6.

これは、プリント基板9と補強板6の剛性の差で、荷重によって発生した曲げ変形量は両者異なる可能性があり、この変形量差の起因で、プリント基板9は補強板6との接触面積が減少し、荷重が局部に集中してプリント基板9にダメージを与える可能性がある。したがって、プリント基板9と補強板6の間にゴムシート12を介在させて、両者の変形量の差を吸収し、図11に示すように荷重Pが補強板6の全面に掛かるようにし、局部に集中して掛かることを防止できる。   This is due to the difference in rigidity between the printed circuit board 9 and the reinforcing plate 6, and the amount of bending deformation caused by the load may be different. Due to this difference in deformation amount, the printed circuit board 9 is in contact with the reinforcing plate 6. May be reduced, and the load may be concentrated on the local area to cause damage to the printed circuit board 9. Therefore, the rubber sheet 12 is interposed between the printed circuit board 9 and the reinforcing plate 6 to absorb the difference in deformation amount between them, and the load P is applied to the entire surface of the reinforcing plate 6 as shown in FIG. It is possible to prevent it from being concentrated on.

これにより、荷重Pによってプリント基板9に掛かるダメージを低減できる。   Thereby, the damage applied to the printed circuit board 9 by the load P can be reduced.

なお、ゴムシート12の大きさは、例えば、補強板6とほぼ同じでよい。   In addition, the magnitude | size of the rubber sheet 12 may be substantially the same as the reinforcement board 6, for example.

次に、図12及び図13の変形例は、放熱部材の変形例を示すものである。図12の第7変形例は、フィン付きヒートシンク(放熱部材)13が取り付けられたBGA1であり、フィンを有しているため、放熱効果をさらに高めることができる。   Next, the modified example of FIG.12 and FIG.13 shows the modified example of a heat radiating member. The seventh modification of FIG. 12 is a BGA 1 to which a finned heat sink (heat dissipating member) 13 is attached and has fins, so that the heat dissipating effect can be further enhanced.

また、図13の第8変形例は、中央部に段差部を備えた段差付きヒートシンク(放熱部材)14を示すものである。この段差付きヒートシンク14を用いることで、実装上高さ調整が必要な場合でもスペーサを用いることがなく、段差付きヒートシンク14のみを取り付けるだけで済む。   Further, the eighth modification of FIG. 13 shows a stepped heat sink (heat radiating member) 14 having a step portion at the center. By using this stepped heat sink 14, no spacer is used even when height adjustment is required for mounting, and only the stepped heat sink 14 need be attached.

次に、図14〜図16に示す変形例は、半導体装置をタイプ分けしたものである。まず、図14に示す第9変形例は、半導体チップ4上にヒートスプレッダ15を搭載したBGA1aである。すなわち、BGA1aは、露出した半導体チップ4の裏面4bに熱伝導接着材16を介してヒートスプレッダ15を搭載したものであり、BGA1と同様に、半導体チップ4がフリップチップ接続によって配線基板2と電気的に接続された構造のフリップチップタイプのBGA1aである。   Next, the modification shown in FIGS. 14 to 16 is a type of semiconductor device. First, the ninth modification shown in FIG. 14 is a BGA 1 a in which a heat spreader 15 is mounted on a semiconductor chip 4. That is, the BGA 1a is obtained by mounting the heat spreader 15 on the exposed back surface 4b of the semiconductor chip 4 via the heat conductive adhesive 16, and the semiconductor chip 4 is electrically connected to the wiring board 2 by flip chip connection, similarly to the BGA 1. This is a flip-chip type BGA 1a having a structure connected to.

なお、熱伝導接着材16は、例えば、シリコーン系の樹脂やシート材等である。BGA1aは、ヒートスプレッダ15を備えている分、ヒートスプレッダ15から熱を放出できるため、BGA1に比較して放熱性が高い。   The heat conductive adhesive 16 is, for example, a silicone-based resin or a sheet material. Since the BGA 1 a includes the heat spreader 15, the BGA 1 a can release heat from the heat spreader 15, and thus has higher heat dissipation than the BGA 1.

次に、図15に示す第10変形例は、熱伝導接着材16を介して半導体チップ4上に搭載したヒートスプレッダ15を配線基板2上の周縁部に設けたサポートリング17によって支持する構造のフリップチップタイプのBGA1bであり、サポートリング17がヒートスプレッダ15と配線基板2とに接触している。したがって、半導体チップ4から熱伝導接着材16を介してヒートスプレッダ15に伝わった熱を、サポートリング17を介して配線基板2に放つことができ、図14のBGA1aに比較してさらに放熱性を高めることができる。   Next, the tenth modification shown in FIG. 15 is a flip having a structure in which the heat spreader 15 mounted on the semiconductor chip 4 is supported by the support ring 17 provided on the peripheral portion on the wiring board 2 via the heat conductive adhesive 16. It is a chip type BGA 1 b, and the support ring 17 is in contact with the heat spreader 15 and the wiring board 2. Therefore, the heat transferred from the semiconductor chip 4 to the heat spreader 15 via the heat conductive adhesive 16 can be released to the wiring board 2 via the support ring 17, and the heat dissipation is further improved compared to the BGA 1a of FIG. be able to.

次に、図16に示す第11変形例は、樹脂封止形のワイヤボンディングタイプのBGA1cであり、半導体チップ4は、フェイスアップ実装で配線基板2に搭載され、かつその裏面4bがダイボンド材18を介して配線基板2と接合されている。また、半導体チップ4はその電極パッド4cが金線等のワイヤ19を介して配線基板2と電気的に接続されている。また、半導体チップ4や複数のワイヤ19は、例えば、熱硬化性の樹脂によって形成された封止体20によって樹脂封止されている。   Next, an eleventh modification shown in FIG. 16 is a resin-sealed wire bonding type BGA 1c. The semiconductor chip 4 is mounted on the wiring board 2 by face-up mounting, and the back surface 4b is a die bond material 18. It is joined to the wiring board 2 via Further, the electrode pad 4c of the semiconductor chip 4 is electrically connected to the wiring board 2 via a wire 19 such as a gold wire. The semiconductor chip 4 and the plurality of wires 19 are resin-sealed by a sealing body 20 formed of, for example, a thermosetting resin.

図14〜図16に示す変形例のBGA1a,1b,1cにおいても、本実施の形態1の半導体装置の実装構造及び実装方法に適用可能であり、BGA1の場合と同様の効果を得ることができる。   The modified BGAs 1a, 1b, and 1c shown in FIGS. 14 to 16 are applicable to the mounting structure and mounting method of the semiconductor device of the first embodiment, and the same effects as in the case of the BGA 1 can be obtained. .

(実施の形態2)
図17は本発明の実施の形態2の半導体装置の実装構造の第12変形例を示す断面図、図18は本発明の実施の形態2の半導体装置の実装構造の第13変形例を示す断面図、図19は本発明の実施の形態2の半導体装置の実装構造の第14変形例を示す断面図、図20は図19に示す実装構造における補強板の構造を示す平面図である。また、図21は本発明の実施の形態2の半導体装置の実装構造の第15変形例を示す断面図、図22は本発明の実施の形態2の半導体装置の実装構造の第16変形例を示す断面図と平面図、図23は本発明の実施の形態2の半導体装置の実装構造の第17変形例を示す断面図である。
(Embodiment 2)
17 is a sectional view showing a twelfth modification of the mounting structure of the semiconductor device according to the second embodiment of the present invention. FIG. 18 is a sectional view showing a thirteenth modification of the mounting structure of the semiconductor device according to the second embodiment of the present invention. 19 is a sectional view showing a fourteenth modification of the mounting structure of the semiconductor device according to the second embodiment of the present invention. FIG. 20 is a plan view showing the structure of the reinforcing plate in the mounting structure shown in FIG. FIG. 21 is a sectional view showing a fifteenth modification of the mounting structure of the semiconductor device according to the second embodiment of the present invention. FIG. 22 shows a sixteenth modification of the mounting structure of the semiconductor device according to the second embodiment of the present invention. FIG. 23 is a sectional view showing a seventeenth modification of the mounting structure of the semiconductor device according to the second embodiment of the present invention.

本実施の形態2は、実施の形態1で説明したBGA1の実装構造の変形例を説明するものである。まず、図17に示す第12変形例は、プリント基板9上に実装されたBGA1に対して、半導体チップ4上にシリコーン樹脂10を介してヒートシンク8を搭載するとともに、このヒートシンク8と、携帯電話やカーナビゲーション装置等の電子機器の筐体(ハウジング)22との間にプリント基板9及びBGA1を挟み込み、ヒートシンク8と筐体22とを押圧部材であるネジ部材21によってネジ固定するものである。その際、プリント基板9と筐体22との間に枠状の補強板6が設けられている。また、前記電子機器の筐体22の壁をヒートシンク代わりとして利用することでBGA1の実装構造の小型化を図ることができる。   In the second embodiment, a modified example of the mounting structure of the BGA 1 described in the first embodiment will be described. First, in a twelfth modification shown in FIG. 17, a heat sink 8 is mounted on a semiconductor chip 4 via a silicone resin 10 on a BGA 1 mounted on a printed circuit board 9, and the heat sink 8 and a mobile phone are mounted. The printed circuit board 9 and the BGA 1 are sandwiched between a housing (housing) 22 of an electronic device such as a car navigation device or the like, and the heat sink 8 and the housing 22 are fixed by screws with a screw member 21 as a pressing member. At that time, a frame-shaped reinforcing plate 6 is provided between the printed circuit board 9 and the housing 22. Further, the mounting structure of the BGA 1 can be downsized by using the wall of the casing 22 of the electronic device as a heat sink.

この実装構造においても、ネジ部材21によってヒートシンク8が筐体22にネジ固定されているため、半導体チップ4にはその裏面4bに荷重Pが常時付与されており、プリント基板9の下面9b側に枠状の補強板6が設けられたことにより、実施の形態1のBGA1の実装構造と同様の効果を得ることができる。さらに、半導体チップ4からヒートシンク8に伝わった熱をネジ部材21を介して筐体22に伝えることができるため、BGA1の放熱性をさらに高めることができる。なお、筐体22の代わりとして、ヒートシンク8を用いてもよく、その場合には、上側のヒートシンク8と下側のヒートシンク8とをネジ部材21によってネジ固定する構造となる。   Also in this mounting structure, since the heat sink 8 is screwed to the housing 22 by the screw member 21, the load P is always applied to the back surface 4 b of the semiconductor chip 4, and the bottom surface 9 b side of the printed circuit board 9 is applied. By providing the frame-shaped reinforcing plate 6, it is possible to obtain the same effect as the mounting structure of the BGA 1 of the first embodiment. Furthermore, since the heat transmitted from the semiconductor chip 4 to the heat sink 8 can be transmitted to the housing 22 via the screw member 21, the heat dissipation of the BGA 1 can be further enhanced. Note that the heat sink 8 may be used instead of the housing 22, and in this case, the upper heat sink 8 and the lower heat sink 8 are fixed by screws with the screw members 21.

次に、図18に示す第13変形例は、プリント基板9上に実装されたBGA1に対して、半導体チップ4上にシリコーン樹脂10を介してヒートシンク8を搭載するとともに、このヒートシンク8とプリント基板9の下面9b側に設けられた枠状の補強板6とを押圧部材であるクリッパー11aによって挟み込んで固定したものである。クリッパー11aは、コ字状で、かつ弾性を有する部材であれば良く、バネ等であってもよい。   Next, in the thirteenth modification shown in FIG. 18, a heat sink 8 is mounted on the semiconductor chip 4 via the silicone resin 10 with respect to the BGA 1 mounted on the printed board 9, and the heat sink 8 and the printed board are mounted. 9, a frame-like reinforcing plate 6 provided on the lower surface 9b side is sandwiched and fixed by a clipper 11a which is a pressing member. The clipper 11a may be a U-shaped and elastic member, and may be a spring or the like.

この場合にも、クリッパー11aによってヒートシンク8が補強板6との間で挟み込まれているため、半導体チップ4にはその裏面4bに荷重Pが常時付与されており、プリント基板9の下面9b側に枠状の補強板6が設けられたことにより、実施の形態1のBGA1の実装構造と同様の効果を得ることができる。   Also in this case, since the heat sink 8 is sandwiched between the clipper 11 a and the reinforcing plate 6, the load P is always applied to the back surface 4 b of the semiconductor chip 4, and the bottom surface 9 b side of the printed circuit board 9 is applied. By providing the frame-shaped reinforcing plate 6, it is possible to obtain the same effect as the mounting structure of the BGA 1 of the first embodiment.

次に、図19及び図20に示す第14変形例は、枠状の補強板6の4つのコーナー部に支持部6dが設けられ、かつそれぞれの支持部6dに貫通孔6eが形成されて、この貫通孔6eにクリッパー(押圧部材)23の一端を係合させることで、ヒートシンク8との間で挟持する実装構造である。   Next, the 14th modification shown in FIG.19 and FIG.20 is provided with the support part 6d in the four corner parts of the frame-shaped reinforcement board 6, and the through-hole 6e is formed in each support part 6d, In this mounting structure, one end of a clipper (pressing member) 23 is engaged with the through-hole 6e so as to be sandwiched between the heat sink 8.

すなわち、プリント基板9上に実装されたBGA1の半導体チップ4上にシリコーン樹脂10等を介してヒートシンク8が搭載され、このヒートシンク8とプリント基板9の下面9b側に設けられた枠状の補強板6とを、クリッパー23によって挟み込み、これにより、プリント基板9及びBGA1が挟持されている。   That is, a heat sink 8 is mounted on the semiconductor chip 4 of the BGA 1 mounted on the printed circuit board 9 via a silicone resin 10 or the like, and a frame-shaped reinforcing plate provided on the heat sink 8 and the lower surface 9b side of the printed circuit board 9. 6 is sandwiched by the clipper 23, whereby the printed circuit board 9 and the BGA 1 are sandwiched.

その際、クリッパー23は弾性を有する部材であるとともに、略L字形を成し、その一端が補強板6の支持部6dの貫通孔6eに係合することで、プリント基板9及びBGA1を挟み込んで固定している。   At that time, the clipper 23 is an elastic member and has a substantially L shape. One end of the clipper 23 engages with the through hole 6e of the support portion 6d of the reinforcing plate 6 so as to sandwich the printed circuit board 9 and the BGA1. It is fixed.

この場合にも、クリッパー23によってヒートシンク8が補強板6との間で挟み込まれているため、半導体チップ4にはその裏面4bに荷重Pが常時付与されており、プリント基板9の下面9b側に枠状の補強板6が設けられたことにより、実施の形態1のBGA1の実装構造と同様の効果を得ることができる。   Also in this case, since the heat sink 8 is sandwiched between the clip plate 23 and the reinforcing plate 6, the load P is always applied to the back surface 4 b of the semiconductor chip 4, and the bottom surface 9 b side of the printed circuit board 9 is applied. By providing the frame-shaped reinforcing plate 6, it is possible to obtain the same effect as the mounting structure of the BGA 1 of the first embodiment.

次に、図21に示す第15変形例は、プリント基板9の下面9b側に設ける補強板6の代わりとして、バネ部材(弾性体)24を設けた実装構造である。すなわち、補強板6の代わりとして、プリント基板9と筐体22(またはヒートシンク8でもよい)との間にバネ部材24を設けるものである。この場合、バネ部材24は、BGA1の高さ方向に弾性力が作用する部材であれば、補強板6と同様に枠状のものであってもよいし、分散して配置可能な個片のものであってもよい。   Next, a fifteenth modification shown in FIG. 21 is a mounting structure in which a spring member (elastic body) 24 is provided instead of the reinforcing plate 6 provided on the lower surface 9b side of the printed circuit board 9. That is, instead of the reinforcing plate 6, the spring member 24 is provided between the printed circuit board 9 and the housing 22 (or the heat sink 8). In this case, the spring member 24 may be a frame-like member as in the case of the reinforcing plate 6 as long as it is an elastic force acting in the height direction of the BGA 1. It may be a thing.

図21の第15変形例の構造においても、プリント基板9上に実装されたBGA1に対して、半導体チップ4上にシリコーン樹脂10を介してヒートシンク8を搭載するとともに、このヒートシンク8と電子機器の筐体(ハウジング)22等との間にプリント基板9及びBGA1を挟み込み、ヒートシンク8と筐体22とを側板25で固定し、かつ側板25とヒートシンク8、及び側板25と筐体22とをそれぞれ押圧部材であるネジ部材21aによってネジ固定するものである。   In the structure of the fifteenth modified example of FIG. 21, the heat sink 8 is mounted on the semiconductor chip 4 via the silicone resin 10 with respect to the BGA 1 mounted on the printed circuit board 9. The printed circuit board 9 and the BGA 1 are sandwiched between the housing (housing) 22 and the like, the heat sink 8 and the housing 22 are fixed by the side plate 25, and the side plate 25 and the heat sink 8, and the side plate 25 and the housing 22 are respectively connected. The screw is fixed by a screw member 21a which is a pressing member.

この時、ネジ部材21aによってヒートシンク8と側板25、及び側板25と筐体22とがそれぞれネジ固定されており、かつヒートシンク8と筐体22の間にプリント基板9やBGA1がバネ部材24を介在させた状態で挟み込まれているため、半導体チップ4にはその裏面4bに荷重Pが常時付与される。   At this time, the heat sink 8 and the side plate 25 and the side plate 25 and the housing 22 are fixed with screws by the screw members 21 a, respectively, and the printed circuit board 9 and the BGA 1 have the spring members 24 interposed between the heat sink 8 and the housing 22. Since the semiconductor chip 4 is sandwiched in such a state, a load P is always applied to the back surface 4 b of the semiconductor chip 4.

なお、プリント基板9の下面9b側に複数のバネ部材24が設けられたことにより、実施の形態1のBGA1の実装構造と同様の効果を得ることができる。さらに、半導体チップ4からヒートシンク8に伝わった熱をネジ部材21a及び側板25を介して筐体22に伝えることができるため、BGA1の放熱性をさらに高めることができる。なお、筐体22の代わりとして、ヒートシンク8を用いてもよい。   In addition, since the plurality of spring members 24 are provided on the lower surface 9b side of the printed circuit board 9, the same effect as the mounting structure of the BGA 1 of the first embodiment can be obtained. Further, since heat transferred from the semiconductor chip 4 to the heat sink 8 can be transmitted to the housing 22 via the screw member 21a and the side plate 25, the heat dissipation of the BGA 1 can be further improved. Note that the heat sink 8 may be used instead of the housing 22.

また、補強板6の代わりとしてプリント基板9の下面9b側にBGA1の高さ方向に弾性力が作用するバネ部材24を設けたことにより、BGA1の実装後の高さ(T)のばらつきを補正できるとともに、半導体チップ4とヒートシンク8を密着させることができる。   In addition, by providing a spring member 24 on which the elastic force acts in the height direction of the BGA 1 on the lower surface 9b side of the printed circuit board 9 instead of the reinforcing plate 6, the variation in height (T) after mounting the BGA 1 is corrected. In addition, the semiconductor chip 4 and the heat sink 8 can be brought into close contact with each other.

次に、図22に示す第16変形例は、補強板6の外周部6cの大きさをプリント基板9の外周部と同じにした構造のものであり、補強板6の両端に貫通孔6eを設けて押圧部材であるネジ部材26とナット27とによって、ヒートシンク8とプリント基板9と補強板6とをネジ固定するものである。   Next, the sixteenth modification shown in FIG. 22 has a structure in which the size of the outer peripheral portion 6c of the reinforcing plate 6 is made the same as that of the outer peripheral portion of the printed circuit board 9, and through holes 6e are formed at both ends of the reinforcing plate 6. The heat sink 8, the printed circuit board 9, and the reinforcing plate 6 are fixed by screws with a screw member 26 and a nut 27 which are provided and are pressing members.

この構造においても、ネジ部材26とナット27によってヒートシンク8が補強板6との間で挟み込まれているため、半導体チップ4にはその裏面4bに荷重Pが常時付与されており、プリント基板9の下面9b側に枠状の補強板6が設けられたことにより、実施の形態1のBGA1の実装構造と同様の効果を得ることができる。   Also in this structure, since the heat sink 8 is sandwiched between the reinforcing plate 6 by the screw member 26 and the nut 27, the load P is always applied to the back surface 4 b of the semiconductor chip 4. By providing the frame-shaped reinforcing plate 6 on the lower surface 9b side, the same effect as the mounting structure of the BGA 1 of the first embodiment can be obtained.

次に、図23に示す第17変形例は、プリント基板9上に実装されたBGA1を、その半導体チップ4上に搭載されたヒートシンク8と、プリント基板9の下面9b側に配置した枠状の補強板6とによって挟持する実装構造において、ヒートシンク8と補強板6とに係合するネジ部材26及びナット27によってネジ固定しており、さらに、BGA1の配線基板2と放熱部材であるヒートシンク8との間に複数のバネ部材(弾性体)28が設けられ、これら複数のバネ部材28が半導体チップ4の周囲に分散して配置されている。   Next, the seventeenth modification shown in FIG. 23 is a frame-like structure in which the BGA 1 mounted on the printed circuit board 9 is arranged on the heat sink 8 mounted on the semiconductor chip 4 and the lower surface 9b side of the printed circuit board 9. In the mounting structure clamped by the reinforcing plate 6, the screw member 26 and the nut 27 that are engaged with the heat sink 8 and the reinforcing plate 6 are fixed by screws, and the wiring board 2 of the BGA 1 and the heat sink 8 that is a heat radiating member A plurality of spring members (elastic bodies) 28 are provided between them, and the plurality of spring members 28 are distributed around the semiconductor chip 4.

この構造においても、ネジ部材26とナット27によってヒートシンク8が補強板6との間で挟み込まれているため、半導体チップ4にはその裏面4bに荷重Pが常時付与されており、プリント基板9の下面9b側に枠状の補強板6が設けられたことにより、実施の形態1のBGA1の実装構造と同様の効果を得ることができる。   Also in this structure, since the heat sink 8 is sandwiched between the reinforcing plate 6 by the screw member 26 and the nut 27, the load P is always applied to the back surface 4 b of the semiconductor chip 4. By providing the frame-shaped reinforcing plate 6 on the lower surface 9b side, the same effect as the mounting structure of the BGA 1 of the first embodiment can be obtained.

さらに、複数のバネ部材28が半導体チップ4の周囲に分散して配置されていることにより、配線基板2を介してプリント基板9に掛かる荷重を分散して低減し、その結果、プリント基板9の厚さが薄い場合にも、プリント基板9に与えるダメージを低減することができる。   Furthermore, since the plurality of spring members 28 are distributed around the semiconductor chip 4, the load applied to the printed circuit board 9 via the wiring board 2 is distributed and reduced. Even when the thickness is small, damage to the printed circuit board 9 can be reduced.

また、この構造においてヒートシンク8への荷重Pの大きさをバネ部材28の弾性力より大きく設定することにより、ヒートシンク8と半導体チップ4の密着性を高めることができる。さらに、ヒートシンク8との接着面積が小さい(半導体チップ4が小さいサイズ)BGA1の場合には、半導体チップ4の周囲に複数のバネ部材28が分散して配置されていることで、ヒートシンク8の取り付けバランスを向上できるとともに、ヒートシンク8の平坦度を確保することができる。   Further, in this structure, the adhesiveness between the heat sink 8 and the semiconductor chip 4 can be improved by setting the magnitude of the load P to the heat sink 8 larger than the elastic force of the spring member 28. Further, in the case of the BGA 1 having a small adhesion area with the heat sink 8 (the size of the semiconductor chip 4 is small), the plurality of spring members 28 are arranged around the semiconductor chip 4 so that the heat sink 8 is attached. The balance can be improved and the flatness of the heat sink 8 can be secured.

(実施の形態3)
図24は本発明の実施の形態3の半導体装置の構造の一例を示す断面図、図25は図24に示す半導体装置のボール配列の一例を示す裏面図、図26は図24に示す半導体装置
の実装構造の一例を示す断面図と平面図である。
(Embodiment 3)
24 is a cross-sectional view showing an example of the structure of the semiconductor device according to the third embodiment of the present invention, FIG. 25 is a back view showing an example of the ball arrangement of the semiconductor device shown in FIG. 24, and FIG. 26 is the semiconductor device shown in FIG. It is sectional drawing and a top view which show an example of this mounting structure.

本実施の形態3は、変形例のBGA構造とその実装構造を説明するものである。図24及び図25に示す半導体装置は、実施の形態1及び2のBGA1と同様に、フリップチップ接続タイプのBGA型の半導体装置であるが、図25に示すように、外部接続用端子であるはんだボール7の配置方法がフルバンプタイプではなく、チップ下部の領域と外周部の領域の間にははんだボール7を配置せずに間引いたBGA29である。   In the third embodiment, a modified BGA structure and its mounting structure will be described. The semiconductor device shown in FIGS. 24 and 25 is a flip-chip connection type BGA type semiconductor device, similar to the BGA 1 in the first and second embodiments, but is an external connection terminal as shown in FIG. The arrangement method of the solder balls 7 is not the full bump type, but the BGA 29 is thinned out without arranging the solder balls 7 between the lower region of the chip and the outer region.

すなわち、BGA29は、配線基板2の裏面2bの中央部と外周部とに分けてそれぞれグリッド状に複数のはんだボール7を備えているものである。   That is, the BGA 29 is provided with a plurality of solder balls 7 in a grid shape divided into a central portion and an outer peripheral portion of the back surface 2b of the wiring board 2.

なお、BGA29のようなはんだボール7の間引き配列は、図14〜図16に示す変形例のBGA1a,1b,1cにおいても適用可能である。   Note that the thinning-out arrangement of the solder balls 7 such as the BGA 29 can also be applied to the BGAs 1a, 1b, and 1c of the modified examples shown in FIGS.

図26はBGA29の実装構造を示すものであり、実装基板であるプリント基板9上に実装された半導体チップ4上に放熱部材であるヒートシンク8がシリコーン樹脂10等を介して接合されており、プリント基板9の下面9bの半導体チップ4の外側の領域に対応する領域に設けられた枠状の補強板6とを備えている。   FIG. 26 shows a mounting structure of the BGA 29. A heat sink 8 as a heat radiating member is bonded to a semiconductor chip 4 mounted on a printed board 9 as a mounting board via a silicone resin 10 or the like. And a frame-shaped reinforcing plate 6 provided in a region corresponding to a region outside the semiconductor chip 4 on the lower surface 9b of the substrate 9.

なお、補強板6は、半導体チップ4の上方から荷重が掛かった際のはんだボール7の変形等を低減するものであり、プリント基板9の下面9bの半導体チップ4の外側の領域に対応する領域を補強板6によって支持した状態で、半導体チップ4上に圧力(荷重)が掛けられる。   The reinforcing plate 6 reduces deformation of the solder balls 7 when a load is applied from above the semiconductor chip 4, and corresponds to an area outside the semiconductor chip 4 on the lower surface 9 b of the printed circuit board 9. A pressure (load) is applied to the semiconductor chip 4 in a state in which is supported by the reinforcing plate 6.

本実施の形態3の実装構造においても、ヒートシンク8を取り付ける際に、半導体チップ4の裏面4bにヒートシンク8を介して荷重が付与された時、プリント基板9の下面9b側に枠状の補強板6が設けられていることにより、実施の形態1のBGA1の実装構造と同様の効果を得ることができる。   Also in the mounting structure of the third embodiment, when the heat sink 8 is attached, when a load is applied to the back surface 4b of the semiconductor chip 4 via the heat sink 8, a frame-shaped reinforcing plate is formed on the lower surface 9b side of the printed circuit board 9. 6 is provided, it is possible to obtain the same effect as the mounting structure of the BGA 1 of the first embodiment.

以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiments of the invention. However, the present invention is not limited to the embodiments of the invention, and various modifications can be made without departing from the scope of the invention. It goes without saying that it is possible.

例えば、前記実施の形態1〜3では、補強板6が枠状の場合を取り上げて説明したが、補強板6は、必ずしも枠状でなくてもよい。すなわち、実装基板であるプリント基板9のチップ下領域9cに相当する箇所が開口しており、かつ前記チップ下領域9cの外側の周囲の領域に相当する箇所が支持可能形状となっていれば、枠状以外の形状であってもよい。   For example, in the first to third embodiments, the case where the reinforcing plate 6 has a frame shape has been described. However, the reinforcing plate 6 may not necessarily have a frame shape. That is, if the portion corresponding to the chip lower region 9c of the printed circuit board 9 that is a mounting substrate is open, and the portion corresponding to the peripheral region outside the chip lower region 9c is a supportable shape, It may be a shape other than the frame shape.

本発明は、電子装置の実装方法に好適である。   The present invention is suitable for an electronic device mounting method.

1,1a,1b,1c BGA(半導体装置)
2 配線基板
2a 主面
2b 裏面
3 アンダーフィル樹脂
4 半導体チップ
4a 主面
4b 裏面
4c 電極パッド
5 はんだバンプ
6 補強板
6a 穴部
6b 内周部
6c 外周部
6d 支持部
6e 貫通孔
7 はんだボール(外部接続用端子、ボール電極)
8 ヒートシンク(放熱部材)
9 プリント基板(実装基板)
9a 上面
9b 下面
9c チップ下領域
10 シリコーン樹脂
11,11a クリッパー(押圧部材)
12 ゴムシート(弾性部材)
13 フィン付きヒートシンク(放熱部材)
14 段差付きヒートシンク(放熱部材)
15 ヒートスプレッダ
16 熱伝導接着材
17 サポートリング
18 ダイボンド材
19 ワイヤ
20 封止体
21,21a ネジ部材(押圧部材)
22 筐体
23 クリッパー(押圧部材)
24 バネ部材(補強板)
25 側板
26 ネジ部材(押圧部材)
27 ナット
28 バネ部材(弾性体)
29 BGA(半導体装置)
1, 1a, 1b, 1c BGA (semiconductor device)
2 Wiring board 2a Main surface 2b Back surface 3 Underfill resin 4 Semiconductor chip 4a Main surface 4b Back surface 4c Electrode pad 5 Solder bump 6 Reinforcement plate 6a Hole portion 6b Inner periphery portion 6c Outer periphery portion 6d Support portion 6e Through hole 7 Solder ball (external) Terminal for connection, ball electrode)
8 Heat sink (heat dissipation member)
9 Printed circuit board (mounting board)
9a Upper surface 9b Lower surface 9c Lower chip area 10 Silicone resin 11, 11a Clipper (pressing member)
12 Rubber sheet (elastic member)
13 Heat sink with fins (heat dissipation member)
14 Stepped heat sink (heat dissipation member)
DESCRIPTION OF SYMBOLS 15 Heat spreader 16 Thermal conductive adhesive 17 Support ring 18 Die-bonding material 19 Wire 20 Sealing body 21,21a Screw member (pressing member)
22 Case 23 Clipper (Pressing member)
24 Spring member (reinforcement plate)
25 Side plate 26 Screw member (pressing member)
27 Nut 28 Spring member (elastic body)
29 BGA (semiconductor device)

Claims (16)

配線基板と前記配線基板上に搭載された半導体チップと前記配線基板の裏面に設けられた複数の外部接続用端子であるボール電極とを有し、かつ前記ボール電極が前記半導体チップの下部と外側の両方の領域に配置されて成る半導体装置と、
前記複数のボール電極を介して前記半導体装置が実装される実装基板と、
前記半導体チップ上に設けられた放熱部材と、
前記実装基板の下面の前記半導体チップの外側の領域に設けられた補強板と、
前記放熱部材と前記補強板とに係合して前記半導体チップ上に圧力を掛ける押圧部材と、
を有し、
前記実装基板の下面の前記半導体チップの外側の領域を前記補強板によって支持した状態で、前記押圧部材によって前記半導体チップ上に圧力が掛けられることを特徴とする半導体装置の実装構造。
A wiring board; a semiconductor chip mounted on the wiring board; and a plurality of ball electrodes which are external connection terminals provided on a back surface of the wiring board; A semiconductor device arranged in both areas,
A mounting substrate on which the semiconductor device is mounted via the plurality of ball electrodes;
A heat dissipating member provided on the semiconductor chip;
A reinforcing plate provided in a region outside the semiconductor chip on the lower surface of the mounting substrate;
A pressing member that engages the heat dissipation member and the reinforcing plate to apply pressure on the semiconductor chip;
Have
A mounting structure of a semiconductor device, wherein pressure is applied to the semiconductor chip by the pressing member in a state where a region outside the semiconductor chip on the lower surface of the mounting substrate is supported by the reinforcing plate.
請求項1記載の半導体装置の実装構造において、前記補強板は、枠状に形成されていることを特徴とする半導体装置の実装構造。   2. The mounting structure of a semiconductor device according to claim 1, wherein the reinforcing plate is formed in a frame shape. 請求項2記載の半導体装置の実装構造において、前記枠状の前記補強板の内周部の位置は、前記半導体チップの外側の領域に配置された前記複数のボール電極のうち前記半導体チップに最も近い位置のボール電極列に対応する位置であることを特徴とする半導体装置の実装構造。   3. The mounting structure of a semiconductor device according to claim 2, wherein the position of the inner peripheral portion of the frame-shaped reinforcing plate is closest to the semiconductor chip among the plurality of ball electrodes arranged in an outer region of the semiconductor chip. A mounting structure of a semiconductor device, wherein the mounting structure is a position corresponding to a ball electrode array at a close position. 請求項1記載の半導体装置の実装構造において、前記補強板は、金属板であることを特徴とする半導体装置の実装構造。   2. The mounting structure of a semiconductor device according to claim 1, wherein the reinforcing plate is a metal plate. 請求項1記載の半導体装置の実装構造において、前記実装基板と前記補強板との間に弾性部材が介在されていることを特徴とする半導体装置の実装構造。   2. The mounting structure of a semiconductor device according to claim 1, wherein an elastic member is interposed between the mounting substrate and the reinforcing plate. 配線基板と前記配線基板上に搭載された半導体チップと前記配線基板の裏面に設けられた複数の外部接続用端子であるボール電極とを有し、かつ前記ボール電極が前記半導体チップの下部と外側の両方の領域に配置されて成る半導体装置の実装方法であって、
(a)前記半導体装置を実装基板に実装する工程と、
(b)前記半導体チップ上に所定の圧力を掛けて放熱部材を前記半導体チップ上に取り付ける工程と、
を有し、
前記(b)工程において、前記実装基板の下面の前記半導体チップの外側の領域に補強板が設けられた状態で前記半導体チップ上に圧力を掛けることを特徴とする半導体装置の実装方法。
A wiring board; a semiconductor chip mounted on the wiring board; and a plurality of ball electrodes which are external connection terminals provided on a back surface of the wiring board; A method for mounting a semiconductor device arranged in both areas,
(A) mounting the semiconductor device on a mounting substrate;
(B) applying a predetermined pressure on the semiconductor chip and attaching a heat dissipation member on the semiconductor chip;
Have
In the step (b), a method of mounting a semiconductor device, wherein pressure is applied to the semiconductor chip in a state where a reinforcing plate is provided in a region outside the semiconductor chip on the lower surface of the mounting substrate.
請求項6記載の半導体装置の実装方法において、前記半導体装置は、前記配線基板の前記裏面の全面にグリッド状に複数の前記ボール電極を備えていることを特徴とする半導体装置の実装方法。   7. The method of mounting a semiconductor device according to claim 6, wherein the semiconductor device includes a plurality of ball electrodes in a grid shape on the entire back surface of the wiring board. 請求項6記載の半導体装置の実装方法において、前記半導体装置は、前記配線基板の前記裏面の中央部と外周部とに分けてそれぞれグリッド状に複数の前記ボール電極を備えていることを特徴とする半導体装置の実装方法。   7. The method of mounting a semiconductor device according to claim 6, wherein the semiconductor device is provided with a plurality of ball electrodes in a grid shape divided into a central portion and an outer peripheral portion of the back surface of the wiring board. Mounting method of semiconductor device. 請求項6記載の半導体装置の実装方法において、前記補強板は、枠状を成していることを特徴とする半導体装置の実装方法。   7. The method of mounting a semiconductor device according to claim 6, wherein the reinforcing plate has a frame shape. 請求項9記載の半導体装置の実装方法において、前記枠状の前記補強板の内周部の位置は、前記半導体チップの外側の領域に配置された前記複数のボール電極のうち前記半導体チップに最も近い位置のボール電極列に対応する位置であることを特徴とする半導体装置の実装方法。   10. The mounting method of a semiconductor device according to claim 9, wherein the position of the inner peripheral portion of the frame-shaped reinforcing plate is closest to the semiconductor chip among the plurality of ball electrodes arranged in an outer region of the semiconductor chip. A mounting method of a semiconductor device, wherein the mounting position is a position corresponding to a ball electrode array at a close position. 請求項10記載の半導体装置の実装方法において、前記枠状の前記補強板の外周部の位置は、最外周のボール電極列に対応する位置であることを特徴とする半導体装置の実装方法。   11. The method of mounting a semiconductor device according to claim 10, wherein a position of an outer peripheral portion of the frame-shaped reinforcing plate is a position corresponding to an outermost ball electrode array. 請求項6記載の半導体装置の実装方法において、前記補強板は、金属板であることを特徴とする半導体装置の実装方法。   7. The method of mounting a semiconductor device according to claim 6, wherein the reinforcing plate is a metal plate. 請求項6記載の半導体装置の実装方法において、前記実装基板と前記補強板との間に弾性部材を介在させることを特徴とする半導体装置の実装方法。   7. The semiconductor device mounting method according to claim 6, wherein an elastic member is interposed between the mounting substrate and the reinforcing plate. 請求項6記載の半導体装置の実装方法において、前記半導体チップは、前記配線基板にフリップチップ接続していることを特徴とする半導体装置の実装方法。   7. The method of mounting a semiconductor device according to claim 6, wherein the semiconductor chip is flip-chip connected to the wiring board. 請求項6記載の半導体装置の実装方法において、前記ボール電極は、はんだボールであることを特徴とする半導体装置の実装方法。   7. The method of mounting a semiconductor device according to claim 6, wherein the ball electrode is a solder ball. 請求項6記載の半導体装置の実装方法において、前記配線基板と前記放熱部材との間に複数の弾性体を設け、前記複数の弾性体を前記半導体チップの周囲に分散して配置することを特徴とする半導体装置の実装方法。   7. The method of mounting a semiconductor device according to claim 6, wherein a plurality of elastic bodies are provided between the wiring board and the heat radiating member, and the plurality of elastic bodies are distributed around the semiconductor chip. A method for mounting a semiconductor device.
JP2010060907A 2010-03-17 2010-03-17 Mounting structure and mounting method for semiconductor device Pending JP2011198810A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010060907A JP2011198810A (en) 2010-03-17 2010-03-17 Mounting structure and mounting method for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010060907A JP2011198810A (en) 2010-03-17 2010-03-17 Mounting structure and mounting method for semiconductor device

Publications (1)

Publication Number Publication Date
JP2011198810A true JP2011198810A (en) 2011-10-06

Family

ID=44876695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010060907A Pending JP2011198810A (en) 2010-03-17 2010-03-17 Mounting structure and mounting method for semiconductor device

Country Status (1)

Country Link
JP (1) JP2011198810A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9451699B2 (en) 2012-07-24 2016-09-20 Kabushiki Kaisha Toshiba Circuit board, electronic device, and method of manufacturing circuit board
JP2020136624A (en) * 2019-02-26 2020-08-31 新日本無線株式会社 Semiconductor device
CN112670278A (en) * 2020-12-23 2021-04-16 成都海光集成电路设计有限公司 Chip packaging structure and chip packaging method
CN114340144A (en) * 2021-12-28 2022-04-12 昆山工研院新型平板显示技术中心有限公司 Circuit board assembly, mobile terminal and preparation method of circuit board assembly
TWI810845B (en) * 2022-03-10 2023-08-01 英業達股份有限公司 Fixing device
WO2023231369A1 (en) * 2022-05-28 2023-12-07 华为技术有限公司 Heat dissipation structure, vehicle-mounted device and terminal device
WO2024053699A1 (en) * 2022-09-09 2024-03-14 Necプラットフォームズ株式会社 Electronic device and manufacturing method for electronic device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9451699B2 (en) 2012-07-24 2016-09-20 Kabushiki Kaisha Toshiba Circuit board, electronic device, and method of manufacturing circuit board
JP2020136624A (en) * 2019-02-26 2020-08-31 新日本無線株式会社 Semiconductor device
JP7260220B2 (en) 2019-02-26 2023-04-18 日清紡マイクロデバイス株式会社 semiconductor equipment
CN112670278A (en) * 2020-12-23 2021-04-16 成都海光集成电路设计有限公司 Chip packaging structure and chip packaging method
CN112670278B (en) * 2020-12-23 2023-04-18 成都海光集成电路设计有限公司 Chip packaging structure and chip packaging method
CN114340144A (en) * 2021-12-28 2022-04-12 昆山工研院新型平板显示技术中心有限公司 Circuit board assembly, mobile terminal and preparation method of circuit board assembly
CN114340144B (en) * 2021-12-28 2024-02-02 昆山工研院新型平板显示技术中心有限公司 Circuit board assembly, mobile terminal and preparation method of circuit board assembly
TWI810845B (en) * 2022-03-10 2023-08-01 英業達股份有限公司 Fixing device
WO2023231369A1 (en) * 2022-05-28 2023-12-07 华为技术有限公司 Heat dissipation structure, vehicle-mounted device and terminal device
WO2024053699A1 (en) * 2022-09-09 2024-03-14 Necプラットフォームズ株式会社 Electronic device and manufacturing method for electronic device
JP7469410B2 (en) 2022-09-09 2024-04-16 Necプラットフォームズ株式会社 Electronic device and method for manufacturing electronic device

Similar Documents

Publication Publication Date Title
TWI235469B (en) Thermally enhanced semiconductor package with EMI shielding
US6650006B2 (en) Semiconductor package with stacked chips
US20060249852A1 (en) Flip-chip semiconductor device
JP2011198810A (en) Mounting structure and mounting method for semiconductor device
US7902649B2 (en) Leadframe for leadless package, structure and manufacturing method using the same
JP2010092977A (en) Semiconductor device, and method of manufacturing the same
JP2004172489A (en) Semiconductor device and its manufacturing method
JP2010135723A (en) Semiconductor device
US20060113679A1 (en) Semiconductor device
JPWO2011087119A1 (en) Semiconductor device and manufacturing method thereof
KR20150047168A (en) Semiconductor package
US8508031B2 (en) Electronic device and method of producing the same
US8288847B2 (en) Dual die semiconductor package
JP4307362B2 (en) Semiconductor device, lead frame, and lead frame manufacturing method
US20080073763A1 (en) Semiconductor device and method of manufacturing the same
CN108346630B (en) Heat dissipation type packaging structure
JP6128993B2 (en) Multilayer semiconductor device, printed circuit board, electronic device, and method of manufacturing multilayer semiconductor device
JP2008192984A (en) Semiconductor device and method of manufacturing the same
JP4860994B2 (en) Semiconductor device
JP2006093679A (en) Semiconductor package
JP2009252956A (en) Mounting frame, semiconductor device, and method of manufacturing the same
JP2015056540A (en) Semiconductor device and manufacturing method of the same
CN216624253U (en) LQFP (low-profile quad flat package) packaging chip
KR101217434B1 (en) Semiconductor device
KR20090011564A (en) Method for fabricating of semiconductor package