JP2011192853A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2011192853A
JP2011192853A JP2010058585A JP2010058585A JP2011192853A JP 2011192853 A JP2011192853 A JP 2011192853A JP 2010058585 A JP2010058585 A JP 2010058585A JP 2010058585 A JP2010058585 A JP 2010058585A JP 2011192853 A JP2011192853 A JP 2011192853A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
circuit
semiconductor
inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010058585A
Other languages
Japanese (ja)
Inventor
Akira Niwa
明 丹羽
Makoto Ishida
誠 石田
Yasoo Harada
八十雄 原田
Mitsuaki Ashiki
光昭 足木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sintokogio Ltd
Toyohashi University of Technology NUC
Original Assignee
Sintokogio Ltd
Toyohashi University of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sintokogio Ltd, Toyohashi University of Technology NUC filed Critical Sintokogio Ltd
Priority to JP2010058585A priority Critical patent/JP2011192853A/en
Publication of JP2011192853A publication Critical patent/JP2011192853A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

<P>PROBLEM TO BE SOLVED: To achieve a semiconductor device equipped with a small and high-performance passive element. <P>SOLUTION: An insulating substrate 11 formed thereon with a passive element such as an inductor 13 is uniformly laminated on a semiconductor substrate 21 formed thereon with a second circuit 22 electrically connected to a first circuit 12 to form the semiconductor device 10. This reduces a parasitic capacitance between wiring of the passive element and the substrate and reduces an interference by the wiring, thereby improving performance of the passive element. Because the reduction in the interference can reduce an interval between adjacent wirings and thereby a footprint of the inductor 13 serving as a component of an antenna can be reduced, the semiconductor device 10 can be reduced in size. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、絶縁基板と半導体基板を積層して形成される半導体装置に関する。 The present invention relates to a semiconductor device formed by stacking an insulating substrate and a semiconductor substrate.

従来より、シリコン基板などの半導体基板に各種受動素子、能動素子を形成することにより、例えば、LC共振回路型アンテナなどの半導体装置が製造されてきた。
例えば、特許文献1には、シリコン基板上に受動素子としてインダクタを形成したアンテナを備えた半導体装置が開示されている。
Conventionally, a semiconductor device such as an LC resonance circuit antenna has been manufactured by forming various passive elements and active elements on a semiconductor substrate such as a silicon substrate.
For example, Patent Document 1 discloses a semiconductor device including an antenna in which an inductor is formed as a passive element on a silicon substrate.

特開2004−22667号公報Japanese Patent Laid-Open No. 2004-22667

しかし、受動素子を半導体基板に形成した場合には、受動素子を形成する金属配線と基板間の寄生容量が大きく、配線の相互干渉を低減することが困難であるため、受動素子の性能が十分に得られないことがあった。また、相互干渉の影響を避けるためには隣接する配線の間隔を狭くすることができないので、受動素子の専有面積が大きくなり、半導体装置の小型化の阻害要因にもなっていた。 However, when the passive element is formed on the semiconductor substrate, the parasitic capacitance between the metal wiring forming the passive element and the substrate is large, and it is difficult to reduce the mutual interference between the wiring. It was not possible to obtain. In addition, since the interval between adjacent wirings cannot be reduced in order to avoid the influence of mutual interference, the area occupied by the passive elements is increased, which has been an obstacle to downsizing of the semiconductor device.

そこで、本発明は、小型で性能が高い受動素子を備えた半導体装置を実現することを目的とする。 Accordingly, an object of the present invention is to realize a semiconductor device including a passive element having a small size and high performance.

この発明は、上記目的を達成するため、請求項1に記載の発明では、半導体装置において、基板表面または基板に設けられた凹部に形成された受動素子、を備えた第1の回路が形成された絶縁基板と、半導体素子を備え、前記第1の回路と電気的に接続された第2の回路が形成された半導体基板と、を積層して一体的に形成した、という技術的手段を用いる。 In order to achieve the above object, according to the first aspect of the present invention, in the semiconductor device according to the first aspect, a first circuit including a passive element formed on a substrate surface or a recess provided in the substrate is formed. A technical means is used in which an insulating substrate and a semiconductor substrate including a semiconductor element and having a second circuit electrically connected to the first circuit are stacked and formed integrally. .

請求項1に記載の発明によれば、受動素子を絶縁基板に形成するため、配線と基板間の寄生容量を低減することができる。また、配線の間が絶縁物であり、容量が小さく抵抗が高いため、配線の相互干渉を低減することができる。これらにより、受動素子の性能を向上させることができる。
また、相互干渉を低減することができるため隣接する配線の間隔を狭くすることが可能で、受動素子の専有面積を小さくすることができる。
更に、この絶縁基板を、半導体素子を備え、第1の回路と電気的に接続された第2の回路が形成された半導体基板と積層して一体的に形成した半導体装置を構成するため、小型で性能が高い受動素子を備えた半導体装置を実現することができる。
According to the invention described in claim 1, since the passive element is formed on the insulating substrate, the parasitic capacitance between the wiring and the substrate can be reduced. In addition, since the space between the wirings is an insulator and the capacitance is small and the resistance is high, mutual interference between the wirings can be reduced. As a result, the performance of the passive element can be improved.
Further, since mutual interference can be reduced, the interval between adjacent wirings can be narrowed, and the area occupied by the passive elements can be reduced.
In addition, since this insulating substrate is laminated with a semiconductor substrate on which a second circuit that includes a semiconductor element and is electrically connected to the first circuit is formed, a semiconductor device is integrally formed. Thus, a semiconductor device including a passive element with high performance can be realized.

請求項2に記載の発明では、請求項1に記載の半導体装置において、前記絶縁基板は、ガラス材料、セラミックス材料、または樹脂材料のいずれかからなる基板である、という技術的手段を用いる。 According to a second aspect of the present invention, in the semiconductor device according to the first aspect, the technical means is used in which the insulating substrate is a substrate made of any one of a glass material, a ceramic material, and a resin material.

請求項2に記載の発明のように、絶縁基板を構成する材料として、ガラス材料、セラミックス材料、または樹脂材料を採用することができる。 As in the second aspect of the present invention, a glass material, a ceramic material, or a resin material can be adopted as the material constituting the insulating substrate.

請求項3に記載の発明では、請求項1または請求項2に記載の半導体装置において、前記第1の回路は、受動素子として抵抗、コンデンサ、インダクタのうち少なくとも1種を備えた、という技術的手段を用いる。 According to a third aspect of the present invention, in the semiconductor device according to the first or second aspect, the first circuit includes at least one of a resistor, a capacitor, and an inductor as a passive element. Use means.

請求項3に記載の発明のように、第1の回路として、抵抗、コンデンサ、インダクタのうち少なくとも1種を備えたものにより、例えば、アンテナなどを構成することができる。 As in the third aspect of the present invention, for example, an antenna or the like can be configured by the first circuit including at least one of a resistor, a capacitor, and an inductor.

請求項4に記載の発明では、請求項1ないし請求項3のいずれか1つに記載の半導体装置において、前記第1の回路は、能動素子を備えた、という技術的手段を用いる。 According to a fourth aspect of the present invention, in the semiconductor device according to any one of the first to third aspects, a technical means is used in which the first circuit includes an active element.

請求項4に記載の発明のように、第1の回路が能動素子を備える構成を採用することができる。これにより、素子の配置の自由度を増大させ、例えば、半導体装置を小型化することができる。 As in the fourth aspect of the present invention, a configuration in which the first circuit includes an active element can be employed. Thereby, the freedom degree of arrangement | positioning of an element can be increased, for example, a semiconductor device can be reduced in size.

請求項5に記載の発明では、請求項1ないし請求項4のいずれか1つに記載の半導体装置において、前記絶縁基板の基板面または前記半導体基板の基板面の少なくとも一方に凹部が形成されており、前記絶縁基板と前記半導体基板とを積層することにより前記凹部に形成される空間に、前記第1の回路または前記第2の回路の少なくとも一方を封止した、という技術的手段を用いる。 According to a fifth aspect of the present invention, in the semiconductor device according to any one of the first to fourth aspects, a recess is formed on at least one of the substrate surface of the insulating substrate and the substrate surface of the semiconductor substrate. Further, a technical means is used in which at least one of the first circuit and the second circuit is sealed in a space formed in the recess by stacking the insulating substrate and the semiconductor substrate.

請求項5に記載の発明によれば、第1の回路または第2の回路の少なくとも一方を、半導体基板と絶縁基板の凹部とにより形成される空間に封止することができる。これにより、外力の負荷や劣化環境から素子を保護することができる。 According to the fifth aspect of the present invention, at least one of the first circuit and the second circuit can be sealed in a space formed by the semiconductor substrate and the recess of the insulating substrate. Thereby, an element can be protected from the load of external force and a deterioration environment.

請求項6に記載の発明では、請求項5に記載の半導体装置において、前記半導体基板にはMEMS(微小電気機械システム:Micro Electro Mechanical Systems)が形成されており、前記MEMSは前記空間内に配置されている、という技術的手段を用いる。 According to a sixth aspect of the present invention, in the semiconductor device according to the fifth aspect, a MEMS (Micro Electro Mechanical Systems) is formed on the semiconductor substrate, and the MEMS is disposed in the space. The technical means is used.

一般的に、MEMSは、外部環境から遮断するために半導体装置に封止して設けられるので、請求項6に記載の発明のように、請求項5に記載の発明は、MEMSを備えた半導体装置に特に好適に用いることができる。 Generally, since the MEMS is sealed in a semiconductor device so as to be shielded from the external environment, the invention according to claim 5 is a semiconductor including the MEMS. It can be particularly suitably used for an apparatus.

請求項7に記載の発明では、請求項1ないし請求項6のいずれか1つに記載の半導体装置において、前記絶縁基板は、前記第1の回路を複数個備えた、という技術的手段を用いる。 According to a seventh aspect of the present invention, in the semiconductor device according to any one of the first to sixth aspects, a technical means is used in which the insulating substrate includes a plurality of the first circuits. .

請求項7に記載の発明のように、絶縁基板が、第1の回路を複数個備えた構成を採用することにより、半導体装置を多機能化したり、特性を向上させたりすることができる。例えば、複数のリレー及びアンテナを半導体装置内に形成すると、アンテナ毎に周波数を変えて幅広い帯域で使用したり、送信方向により使用するアンテナを切り替えたり、同時に複数のアンテナを動作させることにより、送信電力を大きくしたりすることができる。 As in the seventh aspect of the invention, the semiconductor substrate can be multi-functionalized and characteristics can be improved by adopting a configuration in which the insulating substrate includes a plurality of first circuits. For example, when a plurality of relays and antennas are formed in a semiconductor device, transmission is performed by changing the frequency for each antenna to use in a wide band, switching the antenna to be used according to the transmission direction, or operating multiple antennas at the same time. Electric power can be increased.

第1実施形態の半導体装置の構造を示す説明図である。図1(A)は平面説明図であり、図1(B)は図1(A)のA−A矢視断面図である。It is explanatory drawing which shows the structure of the semiconductor device of 1st Embodiment. 1A is an explanatory plan view, and FIG. 1B is a cross-sectional view taken along the line AA in FIG. 1A. 第1実施形態の半導体装置のインダクタの高周波特性を評価するためスミスチャートにS11をプロットした結果を示す図である。It is a figure which shows the result of having plotted S11 on the Smith chart in order to evaluate the high frequency characteristic of the inductor of the semiconductor device of 1st Embodiment. 第1実施形態の半導体装置のインダクタの高周波特性をQ値により評価した結果を示す図である。It is a figure which shows the result of having evaluated the high frequency characteristic of the inductor of the semiconductor device of 1st Embodiment by Q value. 第2実施形態の半導体装置の構造を示す断面説明図である。It is sectional explanatory drawing which shows the structure of the semiconductor device of 2nd Embodiment. 第2実施形態の半導体装置(絶縁基板部分)の製造方法を示す断面説明図である。It is sectional explanatory drawing which shows the manufacturing method of the semiconductor device (insulating board | substrate part) of 2nd Embodiment. 第2実施形態の半導体装置の製造方法を示す断面説明図である。It is sectional explanatory drawing which shows the manufacturing method of the semiconductor device of 2nd Embodiment. 第2実施形態の半導体装置の変更例を示す断面説明図である。It is sectional explanatory drawing which shows the example of a change of the semiconductor device of 2nd Embodiment. 第3実施形態の半導体装置の構造を示す断面説明図である。It is sectional explanatory drawing which shows the structure of the semiconductor device of 3rd Embodiment. 図7および図8記載の半導体装置の製造方法の一例を示す模式図である。FIG. 9 is a schematic diagram illustrating an example of a method for manufacturing the semiconductor device illustrated in FIGS. 7 and 8.

[第1実施形態]
本発明の第1実施形態として、絶縁基板の表面にインダクタを形成した例について図を参照して説明する。
[First Embodiment]
As a first embodiment of the present invention, an example in which an inductor is formed on the surface of an insulating substrate will be described with reference to the drawings.

図1に示すように、第1実施形態の半導体装置10は、受動素子たるインダクタ13を備えた第1の回路12が形成された絶縁基板11と、半導体素子23を備え、第1の回路12と電気的に接続された第2の回路22が形成された半導体基板21と、を積層して一体的に形成されている。 As shown in FIG. 1, the semiconductor device 10 of the first embodiment includes an insulating substrate 11 on which a first circuit 12 including an inductor 13 that is a passive element is formed, and a semiconductor element 23. And a semiconductor substrate 21 formed with a second circuit 22 electrically connected to each other.

絶縁基板11としては、アルミナ、窒化アルミニウム、窒化けい素、炭化けい素、酸化ジルコニウムなどからなるセラミックス基板、硼珪酸ガラス、鉛ガラス、ソーダガラスなどからなるガラス基板、ポリイミド、ガラスエポキシなどからなる樹脂基板などを用いる。 As the insulating substrate 11, a ceramic substrate made of alumina, aluminum nitride, silicon nitride, silicon carbide, zirconium oxide or the like, a glass substrate made of borosilicate glass, lead glass, soda glass or the like, a resin made of polyimide, glass epoxy, or the like. A substrate or the like is used.

インダクタ13は、後述する工程を経て、金属配線14により絶縁基板11の表面11aに形成されている。図1では、インダクタ13としてスパイラルインダクタを用いた例を示す。インダクタ13を形成する金属配線14は、Cu、Al、Au、Ag、Pd、Sn、Ni、Znなどにより、公知の方法を用いて、例えば、幅50〜200μmに形成されている。ここで、金属配線14は、厚さは幅とのアスペクト比が1以上の程度までの厚い膜として形成することもできる。 The inductor 13 is formed on the surface 11a of the insulating substrate 11 by the metal wiring 14 through a process described later. FIG. 1 shows an example in which a spiral inductor is used as the inductor 13. The metal wiring 14 forming the inductor 13 is formed of Cu, Al, Au, Ag, Pd, Sn, Ni, Zn or the like with a width of 50 to 200 μm, for example, using a known method. Here, the metal wiring 14 can also be formed as a thick film having an aspect ratio of 1 or more with respect to the width.

インダクタ13は、スパイラル部13aと2つのポート13b、13cとを備えており、スパイラル部13aの終端13dは貫通電極13e、裏面11bに形成された裏面配線13f及び貫通電極13gを介して、ポート13bに接続されている。 The inductor 13 includes a spiral portion 13a and two ports 13b and 13c. A terminal end 13d of the spiral portion 13a is connected to a port 13b via a through electrode 13e, a back surface wiring 13f formed on the back surface 11b, and the through electrode 13g. It is connected to the.

例えば、トランジスタ、ダイオードなどの能動素子を半導体素子23として備えた第2の回路22は、公知の方法により、Siなどからなる半導体基板21の表面21aに形成されている。第2の回路22は、貫通電極や外部配線など図示しない導電体を介して、第1の回路12と電気的に接続されている。これにより、半導体装置10を、金属配線14により絶縁基板11上にインダクタ13が形成されたアンテナとして構成することができる。 For example, the second circuit 22 including an active element such as a transistor or a diode as the semiconductor element 23 is formed on the surface 21a of the semiconductor substrate 21 made of Si or the like by a known method. The second circuit 22 is electrically connected to the first circuit 12 via a conductor (not shown) such as a through electrode or external wiring. Thereby, the semiconductor device 10 can be configured as an antenna in which the inductor 13 is formed on the insulating substrate 11 by the metal wiring 14.

インダクタ13は絶縁基板11に形成されているため、配線と基板間の寄生容量を低減することができる。また、金属配線14の間が絶縁物であり、容量が小さく抵抗が高いため、金属配線14の相互干渉を低減することができる。これらにより、アンテナのL成分の特性を向上させることができるので、アンテナのQ値(Quality Factor)を高くすることができる。また、相互干渉を低減することができるため隣接する金属配線14の間隔を狭くすることが可能で、アンテナの構成要素としてのインダクタ13の専有面積を小さくすることができるので、アンテナを小型化することができる。インダクタ13の形状としては、ループ、メアンダまたはバッチ形状を採用することもできる。 Since the inductor 13 is formed on the insulating substrate 11, the parasitic capacitance between the wiring and the substrate can be reduced. In addition, since the space between the metal wirings 14 is an insulator and the capacitance is small and the resistance is high, mutual interference of the metal wirings 14 can be reduced. As a result, the characteristics of the L component of the antenna can be improved, so that the Q value (Quality Factor) of the antenna can be increased. Further, since the mutual interference can be reduced, the interval between the adjacent metal wirings 14 can be narrowed, and the area occupied by the inductor 13 as a component of the antenna can be reduced, so that the antenna can be downsized. be able to. As the shape of the inductor 13, a loop, meander, or batch shape may be employed.

上述のインダクタ13は、例えば、以下の工程により形成することができる。 The above-described inductor 13 can be formed by the following process, for example.

絶縁基板11は3インチ角、板厚300μmの窒化アルミニウム基板を用いた。窒化アルミニウム基板には、ドリル加工を用いて、インダクタ13を形成するための貫通孔及び凹部を形成した。形成した貫通孔の直径は70μm、凹部の線幅は70μm、深さは80μmである。 The insulating substrate 11 was an aluminum nitride substrate having a 3 inch square and a plate thickness of 300 μm. A through hole and a recess for forming the inductor 13 were formed on the aluminum nitride substrate by drilling. The diameter of the formed through hole is 70 μm, the line width of the recess is 70 μm, and the depth is 80 μm.

続いて、スパッタリングにより、窒化アルミニウム基板表面及び貫通孔、凹部の内面に中間膜を形成した。中間膜は2層形成し、窒化アルミニウム基板に形成される第1 層はTi膜、第1 層のTi膜の上に形成される第2層はCu膜を成膜した。各層の膜厚は、窒化アルミニウム基板の貫通孔及び凹部の内面において、Ti膜が50nm、Cu膜が500nmとなるように成膜した。 Subsequently, an intermediate film was formed on the surface of the aluminum nitride substrate, the through holes, and the inner surfaces of the recesses by sputtering. Two intermediate films were formed, a Ti film was formed on the first layer formed on the aluminum nitride substrate, and a Cu film was formed on the second layer formed on the Ti film of the first layer. The film thickness of each layer was formed such that the Ti film was 50 nm and the Cu film was 500 nm on the inner surface of the through hole and the recess of the aluminum nitride substrate.

続いて、窒化アルミニウム基板の片面に化学めっき用の紫外線硬化型フィルムレジスト(厚さ50μm)をラミネートし、フォトリソグラフィにより前記貫通孔及び凹部に対応する位置に開口部を形成した。 Subsequently, an ultraviolet curable film resist (thickness: 50 μm) for chemical plating was laminated on one surface of the aluminum nitride substrate, and openings were formed at positions corresponding to the through holes and the recesses by photolithography.

続いて、めっき槽に前記基板を固定し、電解めっきにより、前記貫通孔及び凹部にCuを充填した。めっき液中の銅イオンの濃度は、硫酸銅・5水和物の重量換算で、210g/Lとした。液温は40℃とし、貫通孔内部においても均一にCu膜が成長するように、めっき液を攪拌しながら電解めっきを行った。 Then, the said board | substrate was fixed to the plating tank, and the through-hole and the recessed part were filled with Cu by electrolytic plating. The concentration of copper ions in the plating solution was 210 g / L in terms of the weight of copper sulfate pentahydrate. The temperature of the solution was 40 ° C., and the electroplating was performed while stirring the plating solution so that the Cu film was uniformly grown inside the through hole.

続いて、窒化アルミニウム基板両面からの研磨加工により、レジスト及び窒化アルミニウム基板表面から突出するCu膜を削って平坦化した。研磨加工には両面ラップ盤を使用し、平均粒径3μmのアルミナ砥粒を含むラップ液を用いて、窒化アルミニウム基板の両面から突出するCu膜を研磨した。 Subsequently, the resist and the Cu film protruding from the surface of the aluminum nitride substrate were ground and polished by polishing from both surfaces of the aluminum nitride substrate. A double-sided lapping machine was used for polishing, and the Cu film protruding from both sides of the aluminum nitride substrate was polished using a lapping solution containing alumina abrasive grains having an average particle size of 3 μm.

上述の工程により窒化アルミニウム基板上に形成されたインダクタの高周波特性と、シリコン基板上に形成したインダクタ(従来型)の高周波特性とを比較した。高周波特性の評価は、プローバとネットワークアナライザを接続して実施し、プローブにはGSG型の3端子プローブを用い、300kHz〜3GHzにおいてスミスチャートにS11をプロットした。 The high frequency characteristics of the inductor formed on the aluminum nitride substrate by the above-described process were compared with the high frequency characteristics of the inductor (conventional type) formed on the silicon substrate. The high frequency characteristics were evaluated by connecting a prober and a network analyzer. A GSG type three-terminal probe was used as a probe, and S11 was plotted on a Smith chart at 300 kHz to 3 GHz.

従来のシリコン基板上に形成したインダクタでは、インダクタとしての動作範囲が300kHz〜833MHzであったのに対し、窒化アルミニウム基板上に形成したインダクタでは、図2のS11スミスチャート特性に示すように、300kHz〜2.7GHzと、より広い周波数においてインダクタとして動作した。 In the inductor formed on the conventional silicon substrate, the operating range as the inductor is 300 kHz to 833 MHz, whereas in the inductor formed on the aluminum nitride substrate, as shown in the S11 Smith chart characteristic of FIG. It operated as an inductor at a wider frequency of ˜2.7 GHz.

次に、300kHz〜3GHzにおいてQ値を評価した結果、従来のシリコン基板上に形成したインダクタでは、Q値が0.22であったのに対し、窒化アルミニウム基板上に形成したインダクタでは図3に示すように2.45となり、約1桁特性が向上した。 Next, as a result of evaluating the Q value at 300 kHz to 3 GHz, the Q value was 0.22 in the conventional inductor formed on the silicon substrate, whereas the inductor formed on the aluminum nitride substrate is shown in FIG. As shown, it was 2.45, which improved the characteristics by about one digit.

作動周波数範囲の拡大及びQ値の向上は、絶縁基板上にインダクタを形成することにより、配線と基板間の寄生容量が低減した効果であると考えられる。 The expansion of the operating frequency range and the improvement of the Q value are considered to be the effect of reducing the parasitic capacitance between the wiring and the substrate by forming the inductor on the insulating substrate.

なお、貫通孔及び凹部の形成方法、インダクタの形成方法は、上述の記載の方法に限定されるものではなく、公知の方法を適宜選択して採用することができる。 In addition, the formation method of a through-hole and a recessed part, and the formation method of an inductor are not limited to the above-mentioned method, A well-known method can be selected suitably and can be employ | adopted.

(変更例)
絶縁基板11には、インダクタ13以外にも、抵抗、コンデンサ、などの受動素子を形成することができる。これら受動素子と、他の能動素子を組み合わせることにより、各種機能性素子を作製することができる。
(Example of change)
In addition to the inductor 13, passive elements such as resistors and capacitors can be formed on the insulating substrate 11. Various functional elements can be produced by combining these passive elements with other active elements.

[第1実施形態の効果]
受動素子たるインダクタ13は絶縁基板11に形成されているため、配線と基板間の寄生容量を低減することができる。また、金属配線14の間が絶縁物であり、容量が小さく抵抗が高いため、金属配線14の相互干渉を低減することができる。これらにより、アンテナのL成分の特性を向上させることができるので、アンテナのQ値を高くすることができる。また、相互干渉を低減することができるため隣接する金属配線14の間隔を狭くすることが可能で、アンテナの構成要素としてのインダクタ13の専有面積を小さくすることができるので、アンテナを小型化することができる。
絶縁基板11を、第1の回路12と電気的に接続された第2の回路22が形成された半導体基板21と、を積層して一体的に形成した半導体装置10を構成するため、小型で性能が高い受動素子を備えた半導体装置10を実現することができる。
[Effect of the first embodiment]
Since the inductor 13 as a passive element is formed on the insulating substrate 11, the parasitic capacitance between the wiring and the substrate can be reduced. In addition, since the space between the metal wirings 14 is an insulator and the capacitance is small and the resistance is high, mutual interference of the metal wirings 14 can be reduced. As a result, the characteristics of the L component of the antenna can be improved, so that the Q value of the antenna can be increased. Further, since the mutual interference can be reduced, the interval between the adjacent metal wirings 14 can be narrowed, and the area occupied by the inductor 13 as a component of the antenna can be reduced, so that the antenna can be downsized. be able to.
Since the semiconductor device 10 is integrally formed by stacking the insulating substrate 11 and the semiconductor substrate 21 on which the second circuit 22 electrically connected to the first circuit 12 is formed, the size of the semiconductor device 10 is reduced. The semiconductor device 10 including a passive element with high performance can be realized.

[第2実施形態]
本発明の第2実施形態として、絶縁基板にインダクタ、コンデンサ及び金属配線からなるLC共振回路型アンテナを形成した例について図を参照して説明する。
[Second Embodiment]
As a second embodiment of the present invention, an example in which an LC resonance circuit type antenna including an inductor, a capacitor, and a metal wiring is formed on an insulating substrate will be described with reference to the drawings.

図4に示すように、第2実施形態の半導体装置30は、インダクタ33、コンデンサ34及び金属配線35を備えた第1の回路32が形成された絶縁基板31と、半導体素子43を備え、第1の回路32と電気的に接続された第2の回路42が形成された半導体基板41と、を積層して一体的に形成されている。 As shown in FIG. 4, the semiconductor device 30 of the second embodiment includes an insulating substrate 31 on which a first circuit 32 including an inductor 33, a capacitor 34, and a metal wiring 35 is formed, and a semiconductor element 43. A semiconductor substrate 41 on which a second circuit 42 electrically connected to the first circuit 32 is laminated and formed integrally.

絶縁基板31としては、第1実施形態の絶縁基板11同様、アルミナ、窒化アルミニウム、窒化けい素、炭化けい素、酸化ジルコニウムなどからなるセラミックス基板、硼珪酸ガラス、鉛ガラス、ソーダガラスなどからなるガラス基板、ポリイミド、ガラスエポキシなどからなる樹脂基板などを用いる。本実施形態では、高性能のLC共振回路型アンテナを形成するためには、容量が小さく抵抗が高い特性を有するガラス基板を用いることが好ましい。 As the insulating substrate 31, as in the insulating substrate 11 of the first embodiment, a ceramic substrate made of alumina, aluminum nitride, silicon nitride, silicon carbide, zirconium oxide or the like, glass made of borosilicate glass, lead glass, soda glass, or the like. A resin substrate made of a substrate, polyimide, glass epoxy, or the like is used. In this embodiment, in order to form a high-performance LC resonant circuit type antenna, it is preferable to use a glass substrate having a small capacity and high resistance.

インダクタ33は、例えば後述する工程を経て、絶縁基板31の表面31aに形成されており、貫通電極36と接続されている。インダクタ33は、Cu、Al、Au、Ag、Pd、Sn、Ni、Znなどにより、ペースト、スパッタ等の公知の方法やコールドスプレー法を用いて形成されている。 For example, the inductor 33 is formed on the surface 31 a of the insulating substrate 31 through a process described later, and is connected to the through electrode 36. The inductor 33 is formed of Cu, Al, Au, Ag, Pd, Sn, Ni, Zn, or the like using a known method such as paste or sputtering or a cold spray method.

コンデンサ34は、図示しない配線によりインダクタ33などと接続されており、金属電極部34a、34aに誘電体膜34bが挟み込まれて形成されている。誘電体膜34bとしては、誘電率が高い材料、例えば、BaTiOなどが好適に用いられる。 The capacitor 34 is connected to the inductor 33 or the like by a wiring (not shown), and is formed by sandwiching a dielectric film 34b between the metal electrode portions 34a and 34a. As the dielectric film 34b, a material having a high dielectric constant, for example, BaTiO 3 is preferably used.

絶縁基板31の裏面31bには、貫通電極36及び貫通電極37と電気的に接続される金属配線35が形成されている。これら、インダクタ33、コンデンサ34及び金属配線35からLC共振回路型アンテナが構成されている。 On the back surface 31 b of the insulating substrate 31, a metal wiring 35 electrically connected to the through electrode 36 and the through electrode 37 is formed. The inductor 33, the capacitor 34, and the metal wiring 35 constitute an LC resonance circuit type antenna.

半導体基板41の表面41aには、凹部41bが形成されており、外周部が絶縁基板31と接合されている。これにより、絶縁基板31の裏面31bと半導体基板41の表面41aとに囲まれて空間Aが形成されている。凹部41bに半導体素子43として能動素子であるVCO(電圧制御発信器:Voltage Controlled Oscillator)が形成されている。半導体素子43は、金属配線44を介して第1の回路32と電気的に接続されている。 A recess 41 b is formed on the surface 41 a of the semiconductor substrate 41, and the outer periphery is joined to the insulating substrate 31. Thus, a space A is formed surrounded by the back surface 31 b of the insulating substrate 31 and the front surface 41 a of the semiconductor substrate 41. A VCO (Voltage Controlled Oscillator) which is an active element is formed as the semiconductor element 43 in the recess 41b. The semiconductor element 43 is electrically connected to the first circuit 32 via the metal wiring 44.

上述の構造により半導体装置30をLC共振回路型アンテナとして構成することができる。半導体装置30は、例えば、以下の工程により形成することができる。 With the above-described structure, the semiconductor device 30 can be configured as an LC resonance circuit antenna. The semiconductor device 30 can be formed by, for example, the following process.

絶縁基板31としては、φ4インチ、板厚775μmのガラス基板を用いた。図5(A)に示すように、ガラス基板の片面全面にブラスト用の紫外線硬化型フィルムレジスト(厚さ100μm)をラミネートし、フォトリソグラフィによりレジスト81に開口部を形成した。開口部37の寸法は、貫通孔の形成部は直径500μm、コンデンサ34の形成部は直径250μm、インダクタ33の形成部及び金属配線の形成部の線幅は100μm
とした。
As the insulating substrate 31, a glass substrate having a diameter of 4 inches and a thickness of 775 μm was used. As shown in FIG. 5A, a blasting ultraviolet curable film resist (thickness: 100 μm) was laminated on the entire surface of one side of the glass substrate, and an opening was formed in the resist 81 by photolithography. The opening 37 has a diameter of 500 μm at the through hole forming portion, a diameter of 250 μm at the forming portion of the capacitor 34, and a line width of the forming portion of the inductor 33 and the forming portion of the metal wiring is 100 μm.
It was.

続いて、ブラスト加工により、絶縁基板31全面に砥粒を高速で噴射し、レジスト81の開口部に凹部31cを形成した。ブラスト加工の結果、凹部31cの深さは、貫通電極36、37の形成部は505μm、コンデンサ34の形成部は310μm、インダクタ33の形成部及び金属配線の形成部は180μm
となった。
Subsequently, abrasive grains were sprayed at high speed over the entire surface of the insulating substrate 31 by blasting to form a recess 31 c in the opening of the resist 81. As a result of blasting, the depth of the recess 31c is 505 μm for the formation part of the through electrodes 36 and 37, 310 μm for the formation part of the capacitor 34, 180 μm for the formation part of the inductor 33 and the formation part of the metal wiring.
It became.

続いて、スパッタリングにより、凹部31cの内面に中間膜(Al膜:厚さ1000nm)を形成した。続いて、図5(B)に示すように、コールドスプレー法により凹部31cにCuを膜厚が150μmになるまで充填した。Cuは水アトマイズ法で作製された平均粒子径が5μmの純銅粉末を使用し、粉末供給量は30g/minに設定した。噴射ガスは300℃に加熱したヘリウムを用いた。絶縁基板31から30mm離れた位置にノズルを設置し、純銅粉末を速度470m/secで噴射して、凹部31cに膜厚が150μmになるまでCuを充填した。 Subsequently, an intermediate film (Al film: thickness 1000 nm) was formed on the inner surface of the recess 31c by sputtering. Subsequently, as shown in FIG. 5 (B), Cu was filled in the recess 31c by a cold spray method until the film thickness reached 150 μm. For Cu, pure copper powder having an average particle diameter of 5 μm produced by a water atomization method was used, and the powder supply amount was set to 30 g / min. The propellant gas used was helium heated to 300 ° C. A nozzle was installed at a position 30 mm away from the insulating substrate 31 and pure copper powder was sprayed at a speed of 470 m / sec to fill the recess 31 c with Cu until the film thickness reached 150 μm.

続いて、コンデンサ34の形成部に直径250μmの開口を設けたφ4インチ、厚さ2mmのメタルマスクをレジスト81上から密着させ、コールドスプレー法により、コンデンサ34の誘電体膜BaTiOを形成した。BaTiOは、固相法で作製された平均粒子径が0.4μmの粉末を使用し、粉末供給量は5g/minに設定した。噴射ガスは600℃に加熱したヘリウムガスを用いた。メタルマスクから30mm離れた位置にノズルを設置し、BaTiO粉末を速度530m/secで噴射して、Cu上に膜厚1.6μmの薄膜を形成した。続いて、前記メタルマスクを取り外し、凹部31cをCuで完全に充填した。 Subsequently, a φ4 inch, 2 mm thick metal mask provided with an opening having a diameter of 250 μm in the formation portion of the capacitor 34 was brought into close contact with the resist 81, and the dielectric film BaTiO 3 of the capacitor 34 was formed by a cold spray method. As BaTiO 3 , a powder having an average particle diameter of 0.4 μm prepared by a solid phase method was used, and a powder supply amount was set to 5 g / min. As the propelling gas, helium gas heated to 600 ° C. was used. A nozzle was installed at a position 30 mm away from the metal mask, and BaTiO 3 powder was sprayed at a speed of 530 m / sec to form a thin film having a thickness of 1.6 μm on Cu. Subsequently, the metal mask was removed, and the recess 31c was completely filled with Cu.

続いて、図5(C)に示すように、絶縁基板31を両面から研磨加工し、レジスト及び基板表面から突出するCu膜を削って平坦化した。これにより、インダクタ33、コンデンサ34及び貫通電極36、37が形成された。 Subsequently, as shown in FIG. 5C, the insulating substrate 31 was polished from both surfaces, and the Cu film protruding from the resist and the substrate surface was cut and planarized. Thereby, the inductor 33, the capacitor 34, and the through electrodes 36 and 37 were formed.

続いて、図6(D)に示すように、スパッタリングにより、絶縁基板31の裏面31bに貫通電極36、37を接続する金属配線35を形成した。これにより、LC共振回路型アンテナを備えた第1の回路32が形成された。 Subsequently, as shown in FIG. 6D, metal wiring 35 for connecting the through electrodes 36 and 37 to the back surface 31b of the insulating substrate 31 was formed by sputtering. As a result, the first circuit 32 including the LC resonance circuit type antenna was formed.

続いて、図6(E)に示すように、LC共振回路型アンテナが形成された絶縁基板31と、VCO43が形成されたシリコンからなる半導体基板41とを陽極接合により接合し、半導体装置30を作製した。 Subsequently, as shown in FIG. 6E, the insulating substrate 31 on which the LC resonant circuit antenna is formed and the semiconductor substrate 41 made of silicon on which the VCO 43 is formed are joined by anodic bonding, and the semiconductor device 30 is bonded. Produced.

本発明の半導体装置30と、シリコン基板上にLC共振回路型アンテナとVCOを形成した従来の半導体装置の電波伝送特性を比較評価した。電波伝送特性の評価は、電波暗室内において、送信側に本発明の半導体装置30を、受信側には標準ダイポールアンテナとスペクトルアナライザを接続して評価を実施した。 The radio wave transmission characteristics of the semiconductor device 30 of the present invention and a conventional semiconductor device in which an LC resonance circuit type antenna and a VCO are formed on a silicon substrate were compared and evaluated. Evaluation of the radio wave transmission characteristics was performed in the anechoic chamber by connecting the semiconductor device 30 of the present invention on the transmitting side and connecting a standard dipole antenna and a spectrum analyzer on the receiving side.

標準ダイポールアンテナと前記半導体装置間の距離を3mとして、周波数500MHzにおいて評価を実施した結果、従来の半導体装置では、測定距離3mにおける受信電力が−28dBmであったのに対し、本発明の半導体装置では−50dBmに向上した。第1実施形態のアンテナと同様に、絶縁基板31上にインダクタ33を形成することで、配線と基板間の寄生容量が低減した効果であると考えられる。 As a result of evaluation at a frequency of 500 MHz with a distance between a standard dipole antenna and the semiconductor device being 3 m, the received power at a measurement distance of 3 m was −28 dBm in the conventional semiconductor device, whereas the semiconductor device of the present invention was Then, it improved to -50 dBm. Similar to the antenna of the first embodiment, it is considered that the parasitic capacitance between the wiring and the substrate is reduced by forming the inductor 33 on the insulating substrate 31.

(変更例)
本実施形態では、絶縁基板31上にコンデンサ34を形成したが、これに限定されるものではなく、例えば半導体基板41上に半導体素子43を形成する際に同時にコンデンサを形成し、貫通電極を通じて絶縁基板31に形成したインダクタ33と接続することでLC共振回路型アンテナを形成することができる。また、コンデンサ34は、くし場型構造の物なども用いることができる。また、半導体基板41には、半導体素子43としてVCOを形成したが、これに限定されるものではなく、例えば、電源回路、センサ、信号処理回路を形成することにより、LC共振回路型アンテナと合わせて、無線通信機能を有するセンサ端末を形成することができる。誘電体膜34bの形成にはコールドスプレー法を用いたが、これに限定されるものではなく、例えばスパッタリング法などを用いて形成することもできる。また、空間Aに封止される素子は、第1の回路32に形成される素子、半導体素子43のいずれであってもよい。
(Example of change)
In the present embodiment, the capacitor 34 is formed on the insulating substrate 31. However, the present invention is not limited to this. For example, when the semiconductor element 43 is formed on the semiconductor substrate 41, the capacitor is formed at the same time and insulated through the through electrode. By connecting to the inductor 33 formed on the substrate 31, an LC resonance circuit type antenna can be formed. In addition, the capacitor 34 may be a comb-type structure. Further, the VCO is formed as the semiconductor element 43 on the semiconductor substrate 41. However, the present invention is not limited to this. For example, a power supply circuit, a sensor, and a signal processing circuit are formed to match the LC resonant circuit type antenna. Thus, a sensor terminal having a wireless communication function can be formed. Although the cold spray method is used to form the dielectric film 34b, the present invention is not limited to this. For example, the dielectric film 34b can also be formed using a sputtering method or the like. The element sealed in the space A may be either an element formed in the first circuit 32 or a semiconductor element 43.

図7に示すようなMEMSが形成された半導体装置を構成することもできる。半導体装置60は、Si基板に片持ち梁状に形成された可動部51が表面に設けられた半導体基板50と、ガラス回路基板70とが電気的に接続されて構成されている。ガラス回路基板70の裏側には凹部が形成されており、外周部が半導体基板50と陽極接合されている。可動部51は、ガラス回路基板70の凹部と半導体基板50とから形成される空間内に配置されている。貫通電極56a、56bは、ガラス回路基板70表面に形成された図示しない半導体素子などと電気的に接続されている。可動部51は、配線52を介して貫通電極56aと電気的に接続されている。可動部51のガラス回路基板70側の表面端部には表面電極53が形成されている。配線52と表面電極53とは図示しない配線により電気的に接続されている。ガラス回路基板70の裏面には、この表面電極53に対向する位置に貫通電極56bと接続された対向電極54が形成されている。上述の構成により、リレーとして作用する半導体装置60が構成される。この構成によれば、可動部51が配置される空間内を真空状態にすることができるため、可動部51の応答性を向上させることもできる。 A semiconductor device in which a MEMS as shown in FIG. 7 is formed can also be configured. The semiconductor device 60 is configured by electrically connecting a semiconductor substrate 50 having a movable portion 51 formed on a Si substrate in a cantilever shape on the surface and a glass circuit board 70. A concave portion is formed on the back side of the glass circuit substrate 70, and the outer peripheral portion is anodically bonded to the semiconductor substrate 50. The movable portion 51 is disposed in a space formed by the concave portion of the glass circuit board 70 and the semiconductor substrate 50. The through electrodes 56a and 56b are electrically connected to a semiconductor element (not shown) formed on the surface of the glass circuit board 70. The movable portion 51 is electrically connected to the through electrode 56 a through the wiring 52. A surface electrode 53 is formed at the surface end of the movable portion 51 on the glass circuit board 70 side. The wiring 52 and the surface electrode 53 are electrically connected by a wiring (not shown). On the back surface of the glass circuit board 70, a counter electrode 54 connected to the through electrode 56 b is formed at a position facing the front surface electrode 53. With the above-described configuration, the semiconductor device 60 acting as a relay is configured. According to this configuration, since the space in which the movable part 51 is arranged can be in a vacuum state, the responsiveness of the movable part 51 can also be improved.

半導体装置60は、例えば、図9に示すように、MEMSを形成した半導体基板50を用意し、ガラス回路基板70を接合し、MEMSを封止した後に、ダイシングを行い、チップを作製するウェハレベルパッケージ技術により製造することができる。これにより、チップの一括形成が可能であり、製造コストを下げることができる。 For example, as shown in FIG. 9, the semiconductor device 60 includes a semiconductor substrate 50 on which a MEMS is formed, a glass circuit board 70 is bonded, the MEMS is sealed, and then dicing is performed to manufacture a chip. It can be manufactured by package technology. As a result, it is possible to form chips in a batch and to reduce manufacturing costs.

[第2実施形態の効果]
(1)インダクタ33、コンデンサ34及び金属配線35で構成されるLC共振回路型アンテナを絶縁基板31上に形成することにより、配線と基板間の寄生容量を低減することができるため、インダクタ33、コンデンサ34の高周波特性を向上させることができるので、LC共振回路型アンテナを備えた半導体装置30において電力伝送特性を向上させることができる。
[Effects of Second Embodiment]
(1) Since the LC resonance circuit type antenna composed of the inductor 33, the capacitor 34, and the metal wiring 35 is formed on the insulating substrate 31, the parasitic capacitance between the wiring and the substrate can be reduced. Since the high frequency characteristics of the capacitor 34 can be improved, the power transmission characteristics can be improved in the semiconductor device 30 including the LC resonance circuit type antenna.

(2)絶縁基板31と半導体基板41とを積層することにより凹部に形成される空間Aに、第1の回路32に形成される素子または半導体素子43が封止されているので、素子を外部環境から遮断することができるので、外力の負荷や劣化環境から素子を保護することができる。 (2) Since the element or semiconductor element 43 formed in the first circuit 32 is sealed in the space A formed in the recess by stacking the insulating substrate 31 and the semiconductor substrate 41, the element is externally provided. Since it can be shielded from the environment, it is possible to protect the device from the load of external force and the deterioration environment.

[第3実施形態]
本発明の第3実施形態として、絶縁基板が、第1の回路を複数個備えた構成について説明する。ここでは、絶縁基板にインダクタ、コンデンサ及び金属配線からなるLC共振回路型アンテナを、また半導体基板に電源、センサ、信号処理回路、およびMEMSリレーを形成した例について図を参照して説明する。
[Third Embodiment]
As a third embodiment of the present invention, a configuration in which an insulating substrate includes a plurality of first circuits will be described. Here, an example in which an LC resonant circuit antenna including an inductor, a capacitor, and a metal wiring is formed on an insulating substrate, and a power source, a sensor, a signal processing circuit, and a MEMS relay are formed on a semiconductor substrate will be described with reference to the drawings.

図8に示すように、第3実施形態の半導体装置90は、2つのアンテナ91a、91bが形成された絶縁基板92と、電源回路93、センサ94、信号処理回路95、を備え、図示されない金属配線を通じて、2つのMEMSリレー96a、96bと電気的に接続された半導体基板98と、を積層して一体的に形成されている。 As shown in FIG. 8, the semiconductor device 90 of the third embodiment includes an insulating substrate 92 on which two antennas 91a and 91b are formed, a power supply circuit 93, a sensor 94, and a signal processing circuit 95, and is not shown in the figure. A semiconductor substrate 98 electrically connected to the two MEMS relays 96a and 96b is laminated and integrally formed through wiring.

絶縁基板92としては、第1実施形態の絶縁基板11同様、アルミナ、窒化アルミニウム、窒化けい素、炭化けい素、酸化ジルコニウムなどからなるセラミックス基板、硼珪酸ガラス、鉛ガラス、ソーダガラスなどからなるガラス基板、ポリイミド、ガラスエポキシなどからなる樹脂基板などを用いる。本実施形態では、高性能のLC共振回路型アンテナを形成するためには、容量が小さく抵抗が高い特性を有するガラス基板を用いることが好ましい。 As the insulating substrate 92, similarly to the insulating substrate 11 of the first embodiment, a ceramic substrate made of alumina, aluminum nitride, silicon nitride, silicon carbide, zirconium oxide or the like, glass made of borosilicate glass, lead glass, soda glass, or the like. A resin substrate made of a substrate, polyimide, glass epoxy, or the like is used. In this embodiment, in order to form a high-performance LC resonant circuit type antenna, it is preferable to use a glass substrate having a small capacity and high resistance.

アンテナ91は、第2の実施形態と同様、Cu、Al、Au、Ag、Pd、Sn、Ni、Znなどにより、ペースト、スパッタ等の公知の方法やコールドスプレー法を用いて形成されている。 As in the second embodiment, the antenna 91 is formed of Cu, Al, Au, Ag, Pd, Sn, Ni, Zn, or the like using a known method such as paste or sputtering, or a cold spray method.

半導体基板98の表面には、凹部が形成されており、外周部が絶縁基板91と接合されている。これにより、絶縁基板92の裏面と半導体基板98の表面とに囲まれて空間Bが形成されている。凹部には電源回路93、センサ94、信号処理回路95、リレー96が形成されており、これらは図示されない金属配線を介して相互に電気的に接続されている。 A recess is formed on the surface of the semiconductor substrate 98, and the outer periphery is joined to the insulating substrate 91. Thereby, a space B is formed surrounded by the back surface of the insulating substrate 92 and the front surface of the semiconductor substrate 98. A power supply circuit 93, a sensor 94, a signal processing circuit 95, and a relay 96 are formed in the recess, and these are electrically connected to each other through a metal wiring (not shown).

上述の構造により半導体装置90をセンサ端末として構成することができる。半導体装置90は、例えば、以下の工程により形成することができる。 With the above-described structure, the semiconductor device 90 can be configured as a sensor terminal. The semiconductor device 90 can be formed by, for example, the following process.

絶縁基板92へのアンテナ91、および貫通電極97の形成方法は第2実施形態と同様の方法にて行った。 The method for forming the antenna 91 and the through electrode 97 on the insulating substrate 92 was performed in the same manner as in the second embodiment.

続いて、アンテナが形成された絶縁基板92と、電源回路93、センサ94、信号処理回路95が形成されたシリコンからなる半導体基板98とを陽極接合により接合し、半導体装置90を作製した。 Subsequently, the insulating substrate 92 on which the antenna was formed and the semiconductor substrate 98 made of silicon on which the power supply circuit 93, the sensor 94, and the signal processing circuit 95 were formed were joined by anodic bonding to manufacture the semiconductor device 90.

半導体装置90は、例えば、図9に示すように、MEMSを形成した半導体基板50を用意し、ガラス回路基板70を接合し、MEMSを封止した後に、ダイシングを行い、チップを作製するウェハレベルパッケージ技術により製造することができる。これにより、チップの一括形成が可能であり、製造コストを下げることができる。 For example, as shown in FIG. 9, the semiconductor device 90 includes a semiconductor substrate 50 on which a MEMS is formed, a glass circuit board 70 is bonded, the MEMS is sealed, and then dicing is performed to manufacture a chip. It can be manufactured by package technology. As a result, it is possible to form chips in a batch and to reduce manufacturing costs.

[第3実施形態の効果]
本実施形態のように、絶縁基板が、第1の回路を複数個備えた構成を採用することにより、半導体装置を多機能化したり、特性を向上させたりすることができる。ここでは、絶縁基板上にアンテナを形成し、半導体基板上に電源回路、センサ、信号処理回路、リレー等を形成して、これを接合し半導体装置とする。センサによりセンシングされた情報は、信号処理回路で処理され、アンテナを通じて遠隔にある端末に伝送される。このとき、複数のリレー及びアンテナを半導体装置内に形成することにより、以下の様な効果を得ることができる。
[Effect of the third embodiment]
By adopting a configuration in which the insulating substrate includes a plurality of first circuits as in the present embodiment, the semiconductor device can be multi-functionalized and the characteristics can be improved. Here, an antenna is formed over an insulating substrate, a power supply circuit, a sensor, a signal processing circuit, a relay, and the like are formed over the semiconductor substrate, and these are joined to form a semiconductor device. Information sensed by the sensor is processed by a signal processing circuit and transmitted to a remote terminal through an antenna. At this time, the following effects can be obtained by forming a plurality of relays and antennas in the semiconductor device.

(1)アンテナ毎に周波数を変えて幅広い帯域で使用することができる。 (1) It can be used in a wide band by changing the frequency for each antenna.

(2)また、送信方向により使用するアンテナを切り替えることもできる。 (2) The antenna to be used can be switched depending on the transmission direction.

(3)また、同時に複数のアンテナを動作させることにより、送信電力を大きくすることもできる。 (3) Further, the transmission power can be increased by operating a plurality of antennas simultaneously.

[その他の実施形態]
能動素子は絶縁基板に形成することもできる。これにより、素子の配置の自由度を増大させ、例えば、半導体装置を小型化することができる。
[Other Embodiments]
The active element can also be formed on an insulating substrate. Thereby, the freedom degree of arrangement | positioning of an element can be increased, for example, a semiconductor device can be reduced in size.

10 半導体装置
11 絶縁基板
12 第1の回路
13 インダクタ
14 金属配線
21 半導体基板
22 第2の回路
23 半導体素子
30 半導体装置
31 絶縁基板
32 第1の回路
33 インダクタ
34 コンデンサ
35 金属配線
36 貫通電極
37 貫通電極
41 半導体基板
42 第2の回路
43 半導体素子
44 金属配線
50 半導体基板
51 可動部
52 配線
53 表面電極
54 対向電極
56 貫通電極
60 半導体装置
70 ガラス回路基板
81 レジスト
90 半導体装置
91 アンテナ
92 絶縁基板
93 電源回路
94 センサ
95 信号処理回路
96 リレー
97 貫通電極
98 半導体基板
A 空間
B 空間
DESCRIPTION OF SYMBOLS 10 Semiconductor device 11 Insulating substrate 12 First circuit 13 Inductor 14 Metal wiring 21 Semiconductor substrate 22 Second circuit 23 Semiconductor element 30 Semiconductor device 31 Insulating substrate 32 First circuit 33 Inductor 34 Capacitor 35 Metal wiring 36 Through electrode 37 Through Electrode 41 Semiconductor substrate 42 Second circuit 43 Semiconductor element 44 Metal wiring 50 Semiconductor substrate 51 Movable portion 52 Wiring 53 Surface electrode 54 Counter electrode 56 Through electrode 60 Semiconductor device 70 Glass circuit substrate 81 Resist 90 Semiconductor device 91 Antenna 92 Insulating substrate 93 Power supply circuit 94 Sensor 95 Signal processing circuit 96 Relay 97 Through electrode 98 Semiconductor substrate A Space B Space

Claims (7)

基板表面または基板に設けられた凹部に形成された受動素子、を備えた第1の回路が形成された絶縁基板と、
半導体素子を備え、前記第1の回路と電気的に接続された第2の回路が形成された半導体基板と、を積層して一体的に形成したことを特徴とする半導体装置。
An insulating substrate on which a first circuit including a passive element formed on a substrate surface or a recess provided on the substrate is formed;
A semiconductor device including a semiconductor element and a semiconductor substrate on which a second circuit electrically connected to the first circuit is formed and laminated.
前記絶縁基板は、ガラス材料、セラミックス材料、または樹脂材料のいずれかからなる基板であることを特徴とする請求項1に記載の半導体装置。 The semiconductor device according to claim 1, wherein the insulating substrate is a substrate made of any one of a glass material, a ceramic material, and a resin material. 前記第1の回路は、受動素子として抵抗、コンデンサ、インダクタのうち少なくとも1種を備えたことを特徴とする請求項1または請求項2に記載の半導体装置。 The semiconductor device according to claim 1, wherein the first circuit includes at least one of a resistor, a capacitor, and an inductor as a passive element. 前記第1の回路は、能動素子を備えたことを特徴とする請求項1ないし請求項3のいずれか1つに記載の半導体装置。 The semiconductor device according to claim 1, wherein the first circuit includes an active element. 前記絶縁基板の基板面または前記半導体基板の基板面の少なくとも一方に凹部が形成されており、前記絶縁基板と前記半導体基板とを積層することにより前記凹部に形成される空間に、前記第1の回路または前記第2の回路の少なくとも一方を封止したことを特徴とする請求項1ないし請求項4のいずれか1つに記載の半導体装置。 A recess is formed in at least one of the substrate surface of the insulating substrate or the substrate surface of the semiconductor substrate, and the first substrate is formed in the space formed in the recess by stacking the insulating substrate and the semiconductor substrate. 5. The semiconductor device according to claim 1, wherein at least one of the circuit and the second circuit is sealed. 6. 前記半導体基板にはMEMSデバイスもしくはMEMSデバイスを少なくとも1つ以上包含した半導体装置が形成されており、前記MEMSデバイスもしくはMEMSデバイスを少なくとも1つ以上包含した半導体装置は前記空間内に配置されていることを特徴とする請求項5に記載の半導体装置。 A semiconductor device including at least one MEMS device or at least one MEMS device is formed on the semiconductor substrate, and the semiconductor device including at least one MEMS device or at least one MEMS device is disposed in the space. The semiconductor device according to claim 5. 前記絶縁基板は、前記第1の回路を複数個備えたことを特徴とする請求項1ないし請求項6のいずれか1つに記載の半導体装置。 The semiconductor device according to claim 1, wherein the insulating substrate includes a plurality of the first circuits.
JP2010058585A 2010-03-16 2010-03-16 Semiconductor device Pending JP2011192853A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010058585A JP2011192853A (en) 2010-03-16 2010-03-16 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010058585A JP2011192853A (en) 2010-03-16 2010-03-16 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2011192853A true JP2011192853A (en) 2011-09-29

Family

ID=44797460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010058585A Pending JP2011192853A (en) 2010-03-16 2010-03-16 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2011192853A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015152297A1 (en) * 2014-03-31 2015-10-08 株式会社ニコン Detection element, lock-in detection device, substrate, and manufacturing method for detection element
JP2018170439A (en) * 2017-03-30 2018-11-01 大日本印刷株式会社 Through electrode substrate, mounting substrate including the same, method of manufacturing through electrode substrate
CN109357176A (en) * 2018-11-13 2019-02-19 南京博德新能源技术有限公司 A kind of LED lamp panel
JP2022032990A (en) * 2020-08-14 2022-02-25 ズハイ アクセス セミコンダクター シーオー.,エルティーディー Passive device structure embedded into glass medium and manufacturing method thereof

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015152297A1 (en) * 2014-03-31 2015-10-08 株式会社ニコン Detection element, lock-in detection device, substrate, and manufacturing method for detection element
CN106134182A (en) * 2014-03-31 2016-11-16 株式会社尼康 The manufacture method of detecting element, lock detection device, substrate and detecting element
JPWO2015152297A1 (en) * 2014-03-31 2017-04-13 株式会社ニコン DETECTING DEVICE, ELECTRONIC DEVICE, AND MANUFACTURING METHOD
US10026768B2 (en) 2014-03-31 2018-07-17 Nikon Corporation Detector, detector with lock-in amplifier, substrate, and method for manufacturing a detector
CN106134182B (en) * 2014-03-31 2019-05-17 株式会社尼康 The manufacturing method of detecting element, lock detection device, substrate and detecting element
JP2018170439A (en) * 2017-03-30 2018-11-01 大日本印刷株式会社 Through electrode substrate, mounting substrate including the same, method of manufacturing through electrode substrate
CN109357176A (en) * 2018-11-13 2019-02-19 南京博德新能源技术有限公司 A kind of LED lamp panel
JP2022032990A (en) * 2020-08-14 2022-02-25 ズハイ アクセス セミコンダクター シーオー.,エルティーディー Passive device structure embedded into glass medium and manufacturing method thereof
JP7221343B2 (en) 2020-08-14 2023-02-13 ズハイ アクセス セミコンダクター シーオー.,エルティーディー Passive device structure embedded in glass medium and method of manufacturing same

Similar Documents

Publication Publication Date Title
US11456721B2 (en) RF front end module including hybrid filter and active circuits in a single package
US8278217B2 (en) Semiconductor device and method of producing the same
US10164602B2 (en) Acoustic wave device and method of manufacturing the same
JP3575478B2 (en) Method of manufacturing module substrate device, high-frequency module and method of manufacturing the same
KR101708893B1 (en) Bulk acoustic wave resonator structure and manufacturing method thereof
JP4819811B2 (en) Filter device with two bulk wave resonators
KR101721703B1 (en) Semiconductor device and method of forming rf fem with lc filter and ipd filter over substrate
JP5639194B2 (en) Thermal control
EP2071733B1 (en) Method and system for MEMS switches fabricated in an integrated circuit package
JP2002270462A (en) Integrated passive element for high-frequency communication manufactured by applying micro electro- mechanics
TW200901549A (en) Variable filter element, variable filter module and fabrication method thereof
CN106533385B (en) Acoustic resonator and filter including the acoustic resonator
TWI756206B (en) Tunable radio frequency systems using piezoelectric package-integrated switching devices
US20210099149A1 (en) Device with 3d inductor and magnetic core in substrate
US7964427B2 (en) Silicon-based RF system and method of manufacturing the same
US20160173059A1 (en) Electrical Component Suitable For Miniaturization with Reduced Coupling
CN101997506A (en) High frequency device
EP1713100A1 (en) Low loss thin film capacitor structure and method of manufacturing the same
JP2011192853A (en) Semiconductor device
KR101709885B1 (en) Miniaturised multi-part component and method for producing same
JP2006333168A (en) High frequency module
KR20170020835A (en) Bulk acoustic wave resonator structure and manufacturing method thereof
KR100838965B1 (en) Mobile telephone device
CN212627826U (en) Filter and radio frequency communication device
JP5374808B2 (en) Variable passive device and semiconductor device using the same