JP2011192728A - Method of manufacturing semiconductor laser - Google Patents

Method of manufacturing semiconductor laser Download PDF

Info

Publication number
JP2011192728A
JP2011192728A JP2010056046A JP2010056046A JP2011192728A JP 2011192728 A JP2011192728 A JP 2011192728A JP 2010056046 A JP2010056046 A JP 2010056046A JP 2010056046 A JP2010056046 A JP 2010056046A JP 2011192728 A JP2011192728 A JP 2011192728A
Authority
JP
Japan
Prior art keywords
film
semiconductor laser
wafer
face
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010056046A
Other languages
Japanese (ja)
Inventor
Koji Ajiki
浩司 安食
Noriaki Mizuhara
紀明 水原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010056046A priority Critical patent/JP2011192728A/en
Publication of JP2011192728A publication Critical patent/JP2011192728A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a structure of a semiconductor laser that suppresses variations in film thickness of a dielectric film on a light emitting edge, and to provide a method of manufacturing the same. <P>SOLUTION: The method of manufacturing the semiconductor laser includes the steps of: forming a semiconductor wafer 100 having a semiconductor layer, including an active layer, laminated on a semiconductor substrate; forming a plurality of recesses 106 deeper than the active layer in the semiconductor wafer 100; forming a first dielectric film (AR coat film 108) so as to cover at least first edges in the recesses 16 and second edges opposed to the first edges; forming an isolation film (Au film) so as to cover the AR coat film 108 on the first edges; forming a second dielectric film (HR coat film) on the AR coat film 108 on the Au film and the second edges; and removing the HR coat film on the Au film and also removing the Au film, the Au film having an etching selection ratio of ≥10 to the AR coat film 108 and the HR coat film. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、半導体レーザの製造方法に関する。   The present invention relates to a semiconductor laser manufacturing method.

近年、半導体レーザの製造方法としては、半導体基板上にクラッド層、活性層、クラッド層を積層してなる半導体ウェハを用意し、この半導体ウェハに溝を形成し、発光端面となる溝側壁に反射膜を形成した後、溝に沿って半導体ウェハを分割して、半導体レーザバーを得る方法が採用されている。この種の技術として、特許文献1、2に記載のものがある。   In recent years, as a method of manufacturing a semiconductor laser, a semiconductor wafer in which a clad layer, an active layer, and a clad layer are laminated on a semiconductor substrate is prepared, a groove is formed in the semiconductor wafer, and the light is reflected on the groove side wall serving as a light emitting end face. A method of obtaining a semiconductor laser bar by dividing a semiconductor wafer along a groove after forming a film is employed. As this type of technology, there are those described in Patent Documents 1 and 2.

特許文献1に記載の技術では、ドライエッチにより溝を形成し、全面に誘電体膜を形成した上に片方の溝全体をマスクで保護した状態でメタル膜を成膜し、マスクを除去する。これにより、溝の両側壁に誘電体膜を形成し、片方の溝の両側壁にメタル膜を形成する。そして、半導体ウェハを分割して、一方の端面が誘電体膜であり、もう一方の端面がメタル膜である非対称のコーティング膜を形成する技術が開示されている。この誘電体膜の形成には、蒸着法が用いられている。   In the technique described in Patent Document 1, a groove is formed by dry etching, a dielectric film is formed on the entire surface, a metal film is formed in a state where one groove is entirely protected by a mask, and the mask is removed. Thus, a dielectric film is formed on both side walls of the groove, and a metal film is formed on both side walls of one of the grooves. A technique is disclosed in which a semiconductor wafer is divided to form an asymmetric coating film in which one end face is a dielectric film and the other end face is a metal film. A vapor deposition method is used to form the dielectric film.

特許文献2には、エピ基板上にレジストを塗布し、さらにNiメタル膜を成膜した上に、フォトリソグラフィー(PR)法でパターニングして、メタルマスクによるドライエッチ用パターンを形成する技術が開示されている。   Patent Document 2 discloses a technique in which a resist is applied on an epitaxial substrate, a Ni metal film is further formed, and then patterned by photolithography (PR) to form a pattern for dry etching using a metal mask. Has been.

特開昭63−302586号公報JP-A 63-302586 特開昭61−99395号公報JP 61-99395 A

しかしながら、上記技術においては、ウェハ内の1つの溝において、発光端面となる2つの溝側壁上に、異なる誘電体膜を作り分ける場合には、一方の誘電体膜を分離膜で覆った状態で、他方の誘電体膜を形成する必要がある。この後、分離膜を除去する際に、誘電体膜上に分離膜が残存することにより、発光端面上の誘電体膜の膜厚が、バラつくことがあった。   However, in the above technique, when different dielectric films are separately formed on two groove sidewalls serving as light emitting end faces in one groove in the wafer, one dielectric film is covered with a separation film. It is necessary to form the other dielectric film. Thereafter, when the separation film is removed, the thickness of the dielectric film on the light emitting end face may vary due to the separation film remaining on the dielectric film.

本発明によれば
半導体基板上に活性層を含む半導体層が積層している、半導体ウェハを形成する工程と、
前記半導体ウェハに、前記活性層より深い凹部を複数形成する工程と、
少なくとも前記凹部内の第1の端面と前記第1の端面に対向する第2の端面とを覆うように、第1の誘電体膜を形成する工程と、
前記第1の端面上の前記第1の誘電体膜を覆うように、分離膜を形成する工程と、
前記分離膜上および前記第2の端面上の前記第1の誘電体膜上に、第2の誘電体膜を形成する工程と、
前記分離膜上の前記第2の誘電体膜を除去するとともに、前記分離膜を除去する工程と、を含み、
前記分離膜は、前記第1の誘電体膜および前記第2の誘電体膜に対してエッチング選択比が10以上である、半導体レーザの製造方法が提供される。
According to the present invention, a step of forming a semiconductor wafer in which a semiconductor layer including an active layer is stacked on a semiconductor substrate;
Forming a plurality of recesses deeper than the active layer in the semiconductor wafer;
Forming a first dielectric film so as to cover at least a first end face in the recess and a second end face facing the first end face;
Forming a separation film so as to cover the first dielectric film on the first end surface;
Forming a second dielectric film on the first dielectric film on the separation film and on the second end face;
Removing the second dielectric film on the separation film and removing the separation film,
There is provided a method of manufacturing a semiconductor laser, wherein the isolation film has an etching selection ratio of 10 or more with respect to the first dielectric film and the second dielectric film.

本発明によれば、ウェハ内の1つの溝における2つの端面上に異なる誘電体膜を作り分けるために、第1の誘電体膜を分離膜で覆った状態で、他方、第2の誘電体膜を形成している。この分離膜は、第1の誘電体膜および第2の誘電体膜に対してエッチング選択比が高い。このため、分離膜を除去する際、第1の誘電体膜上に分離膜が残存することを低減することができる。したがって、第1の端面上の第1の誘電体膜の膜厚がバラつくことを抑制できる。   According to the present invention, in order to make different dielectric films on two end faces in one groove in a wafer, the first dielectric film is covered with the separation film, while the second dielectric A film is formed. This separation film has a higher etching selectivity than the first dielectric film and the second dielectric film. For this reason, when the separation film is removed, it can be reduced that the separation film remains on the first dielectric film. Therefore, variation in the thickness of the first dielectric film on the first end face can be suppressed.

本発明によれば、発光端面上の誘電体膜の膜厚がバラつくことを抑制できる半導体レーザの構造およびその製造方法が提供される。   ADVANTAGE OF THE INVENTION According to this invention, the structure of the semiconductor laser which can suppress that the film thickness of the dielectric film on a light emitting end surface varies, and its manufacturing method are provided.

本発明の第1の実施の形態における半導体レーザの製造手順を示す工程断面図である。It is process sectional drawing which shows the manufacturing procedure of the semiconductor laser in the 1st Embodiment of this invention. 本発明の第1の実施の形態における半導体レーザの製造手順を示す工程断面図である。It is process sectional drawing which shows the manufacturing procedure of the semiconductor laser in the 1st Embodiment of this invention. 本発明の第1の実施の形態における半導体レーザの製造手順を示す工程断面図である。It is process sectional drawing which shows the manufacturing procedure of the semiconductor laser in the 1st Embodiment of this invention. 第1の実施の形態の半導体レーザにおける反射膜の膜厚と反射率との関係を示す図である。It is a figure which shows the relationship between the film thickness of the reflecting film in the semiconductor laser of 1st Embodiment, and a reflectance. 本発明の第2の実施の形態における半導体レーザの製造手順を示す工程断面図である。It is process sectional drawing which shows the manufacturing procedure of the semiconductor laser in the 2nd Embodiment of this invention. 本発明の第2の実施の形態における半導体レーザの製造手順を示す工程断面図である。It is process sectional drawing which shows the manufacturing procedure of the semiconductor laser in the 2nd Embodiment of this invention. 本発明の第2の実施の形態における半導体レーザの製造手順を示す工程断面図である。It is process sectional drawing which shows the manufacturing procedure of the semiconductor laser in the 2nd Embodiment of this invention. 本発明の第2の実施の形態における半導体レーザの製造手順を示す工程断面図である。It is process sectional drawing which shows the manufacturing procedure of the semiconductor laser in the 2nd Embodiment of this invention.

以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In all the drawings, the same reference numerals are given to the same components, and the description will be omitted as appropriate.

(第1の実施の形態)
第1の実施の形態の半導体レーザの製造方法について説明する。
図1〜図3は、本実施の形態における半導体レーザの製造手順を示す工程断面図である。
本実施の形態の半導体レーザの製造方法は、半導体基板上に活性層を含む半導体層が積層している、半導体ウェハ100を形成する工程と、半導体ウェハ100に、活性層より深い凹部106を複数形成する工程と、少なくとも凹部106内の第1の端面と第1の端面に対向する第2の端面とを覆うように、第1の誘電体膜(ARコート膜108)を形成する工程と、第1の端面上のARコート膜108を覆うように、分離膜(Au膜112)を形成する工程と、Au膜112上および第2の端面上のARコート膜108上に、第2の誘電体膜(HRコート膜114)を形成する工程と、Au膜112上のHRコート膜114を除去するとともに、Au膜112を除去する工程と、を含み、Au膜112は、ARコート膜108およびHRコート膜114に対してエッチング選択比が10以上である。
(First embodiment)
A method for manufacturing the semiconductor laser according to the first embodiment will be described.
1 to 3 are process cross-sectional views illustrating the manufacturing procedure of the semiconductor laser in the present embodiment.
The semiconductor laser manufacturing method of the present embodiment includes a step of forming a semiconductor wafer 100 in which a semiconductor layer including an active layer is stacked on a semiconductor substrate, and a plurality of recesses 106 deeper than the active layer in the semiconductor wafer 100. Forming the first dielectric film (AR coating film 108) so as to cover at least the first end face in the recess 106 and the second end face facing the first end face; A step of forming an isolation film (Au film 112) so as to cover the AR coat film 108 on the first end face, and a second dielectric on the Au film 112 and the AR coat film 108 on the second end face A step of forming a body film (HR coat film 114), a step of removing the HR coat film 114 on the Au film 112, and a step of removing the Au film 112. The Au film 112 includes the AR coat film 108 and HR It is etching selectivity of 10 or more with respect to preparative layer 114.

まず、n型GaAs基板(半導体基板、厚さ450μm)に、n−GaAsバッファー層(厚さ0.3μm)、n−GaInAsPクラッド層(厚さ1.1μm)、un−GaInAsPガイド層(厚さ0.05μm)、MQW活性層(ウェル数4、un−GaInPウェル層:7.3nm、un−AlInGaPバリヤ層:4nm)、un−GaInAsPガイド層(厚さ0.05μm)、p−GaInAsPクラッド層(厚さ1.1μm)、およびp−GaASキャップ層(厚さ4.3μm)をMOCVD法(有機金属気相成長法)でエピタキシャル成長させる。これにより、半導体基板上に活性層を含む半導体層が積層している半導体ウェハ100(エピ成長済みウェハ)を形成する。   First, an n-type GaAs substrate (semiconductor substrate, thickness 450 μm), an n-GaAs buffer layer (thickness 0.3 μm), an n-GaInAsP cladding layer (thickness 1.1 μm), an un-GaInAsP guide layer (thickness) 0.05 μm), MQW active layer (4 wells, un-GaInP well layer: 7.3 nm, un-AlInGaP barrier layer: 4 nm), un-GaInAsP guide layer (thickness 0.05 μm), p-GaInAsP cladding layer (Thickness 1.1 μm) and a p-GaAS cap layer (thickness 4.3 μm) are epitaxially grown by MOCVD (metal organic chemical vapor deposition). Thereby, a semiconductor wafer 100 (epi-grown wafer) in which a semiconductor layer including an active layer is stacked on a semiconductor substrate is formed.

続いて、半導体ウェハ100上にSiO膜102を形成する。SiO膜102の形成には、例えば、CVD(Chemical Vapor Deposition)法を用いることができる。引き続き、SiO膜102上にレジストを塗布、露光および現像する。このようなPR法により、フォトレジスト(レジスト104)のパターンを形成する。(図1(a))。このパターンにおいては、半導体レーザの共振器長を周期とする開口が設けられている。 Subsequently, a SiO 2 film 102 is formed on the semiconductor wafer 100. For example, a CVD (Chemical Vapor Deposition) method can be used to form the SiO 2 film 102. Subsequently, a resist is applied, exposed and developed on the SiO 2 film 102. A pattern of a photoresist (resist 104) is formed by such PR method. (FIG. 1 (a)). In this pattern, an opening having a period of the cavity length of the semiconductor laser is provided.

続いて、レジスト104をマスクとして、SiO膜102を選択的に除去する(図1(b))。例えば、ウェットエッチングによりを、SiO膜102を除去する。これにより、レジスト104のパターンをSiO膜102に転写する。この後、レジスト104を除去する。 Subsequently, the SiO 2 film 102 is selectively removed using the resist 104 as a mask (FIG. 1B). For example, the SiO 2 film 102 is removed by wet etching. Thereby, the pattern of the resist 104 is transferred to the SiO 2 film 102. Thereafter, the resist 104 is removed.

続いて、SiO膜102をマスクとして、選択的な除去を行うことにより、半導体ウェハ100に活性層より深い凹部106(ドライエッチ溝部)を形成する(図1(c))。選択的な除去には、例えば、ICP法等によるドライエッチングを行うことができる。これにより、凹部106の両側の内側壁を、それぞれ半導体レーザの発光端面とすることができる。 Subsequently, by performing selective removal using the SiO 2 film 102 as a mask, a recess 106 (dry etch groove) deeper than the active layer is formed in the semiconductor wafer 100 (FIG. 1C). For the selective removal, for example, dry etching by an ICP method or the like can be performed. Thereby, the inner side walls on both sides of the recess 106 can be used as the light emitting end faces of the semiconductor laser, respectively.

ここで、凹部106の溝深さは、例えば15μmとし、一方、溝幅は、30μmとすることができる(このとき、凹部106の溝深さは、凹部106の底部から半導体ウェハ100の表層までの距離とする)。
また、凹部106の断面形状は、矩形とすることができる。凹部106の側壁は、活性層を含む半導体層の積層方向と平行になるように形成される。言い換えると、凹部106の両側の側壁(第1の端面および第2の端面)は、半導体ウェハ100に対して鉛直方向と平行になるように形成される。
Here, the groove depth of the recess 106 can be, for example, 15 μm, while the groove width can be 30 μm (at this time, the groove depth of the recess 106 is from the bottom of the recess 106 to the surface layer of the semiconductor wafer 100. Distance).
Moreover, the cross-sectional shape of the recessed part 106 can be made into a rectangle. The side wall of the recess 106 is formed to be parallel to the stacking direction of the semiconductor layers including the active layer. In other words, the side walls (first end face and second end face) on both sides of the recess 106 are formed so as to be parallel to the vertical direction with respect to the semiconductor wafer 100.

一方、上面視において、凹部106は、半導体レーザの共振器方向と平行な方向に、ストライプ状に設けられている。すなわち、第1の端面および第2の端面は、それぞれ共振器方向と平行である。また、凹部106は、半導体レーザの共振器長を周期として、離間して設けられている。この共振器長としては、例えば、300μmとすることができる。共振器方向と直交方向における凹部106間の距離は、特に限定されないが、半導体レーザの横幅に相当する。この横幅方向の距離としては、たとえば、250μmとすることができる。   On the other hand, when viewed from above, the recesses 106 are provided in stripes in a direction parallel to the direction of the resonator of the semiconductor laser. That is, the first end face and the second end face are each parallel to the resonator direction. The recesses 106 are spaced apart with the resonator length of the semiconductor laser as a period. The resonator length can be set to 300 μm, for example. The distance between the concave portions 106 in the direction orthogonal to the resonator direction is not particularly limited, but corresponds to the lateral width of the semiconductor laser. The distance in the horizontal width direction can be set to 250 μm, for example.

続いて、少なくとも凹部106の内部を覆うように、誘電体膜からなるARコート膜108(低反射膜)を形成する。本実施の形態では、半導体ウェハ100の全面にARコート膜108が形成されている(図1(d))。
ARコート膜108の形成方法としては、ウェハ(半導体ウェハ100)表面の鉛直方向からArガスを添加したスパッタ法を用いることができる。このとき、ウェハは、ドライエッチ溝(凹部106)が見える状態で、ステージ上に水平に置き、スパッタターゲットとウェハの距離が一定になるようにセットする。発光端面に付着する膜厚は、ウェハ表面に付着する膜厚の0.45倍となる。このため、スパッタで形成する膜厚は、発光端面に形成する膜厚の2.22倍となるように設定する。
Subsequently, an AR coat film 108 (low reflection film) made of a dielectric film is formed so as to cover at least the inside of the recess 106. In the present embodiment, an AR coat film 108 is formed on the entire surface of the semiconductor wafer 100 (FIG. 1D).
As a method for forming the AR coat film 108, a sputtering method in which Ar gas is added from the vertical direction of the wafer (semiconductor wafer 100) surface can be used. At this time, the wafer is placed horizontally on the stage with the dry etch groove (concave portion 106) visible, and set so that the distance between the sputter target and the wafer is constant. The film thickness adhering to the light emitting end face is 0.45 times the film thickness adhering to the wafer surface. For this reason, the film thickness formed by sputtering is set to be 2.22 times the film thickness formed on the light emitting end face.

ここで、本実施の形態のスパッタ法について詳述する。
本実施の形態に係るにおいては、スパッタ法において、膜の回り込みを利用することにより、垂直壁面の発光端面に誘電体膜を形成する。これにより、誘電体膜の膜厚を均一化することができ、この誘電体膜の反射率の制御を高精度に行うことができる。
Here, the sputtering method of the present embodiment will be described in detail.
In the present embodiment, the dielectric film is formed on the light emitting end surface of the vertical wall surface by utilizing the wraparound of the film in the sputtering method. Thereby, the film thickness of the dielectric film can be made uniform, and the reflectance of the dielectric film can be controlled with high accuracy.

通常、スパッタ法では、スパッタターゲットと、スパッタされるウェハとの距離に応じて膜厚が変化すること、すなわち距離が短いほど膜厚は厚くなり、距離が遠いほど膜厚が薄くなることが知られている。仮に、ウェハを斜めに傾けた状態でスパッタ法を用いると、スパッタターゲットとウェハの距離がウェハ内の位置で異なるため、膜厚はスパッタターゲットに近いウェハ表面ほど厚く、遠いウェハ表面ほど薄くなる。また、ウェハサイズが大きくなると、この傾向は顕著となり、ウェハ面内での各LD端面の膜厚分布が数倍異なる。このため、半導体レーザの低反射率コート膜や高反射率コート膜に使用することは困難となる場合がある。   In general, in the sputtering method, it is known that the film thickness changes depending on the distance between the sputtering target and the wafer to be sputtered, that is, the shorter the distance, the thicker the film thickness, and the farther the distance, the thinner the film thickness. It has been. If the sputtering method is used with the wafer tilted obliquely, the distance between the sputtering target and the wafer differs depending on the position in the wafer. Therefore, the film thickness is thicker toward the wafer surface closer to the sputtering target and thinner toward the far wafer surface. Further, as the wafer size increases, this tendency becomes more prominent, and the film thickness distribution of each LD end face within the wafer surface differs several times. For this reason, it may be difficult to use the low reflectance coating film or the high reflectance coating film of the semiconductor laser.

これに対して、本実施の形態に係るスパッタ法においては、ウェハ(半導体ウェハ100)を水平にセットし、スパッタターゲットとウェハの距離を一定にすることで、ウェハ面内の膜厚分布を一定にすることができる。   In contrast, in the sputtering method according to the present embodiment, the wafer (semiconductor wafer 100) is set horizontally, and the distance between the sputtering target and the wafer is made constant, so that the film thickness distribution in the wafer surface is made constant. Can be.

しかしながら、凹部106(溝)の内部の垂直壁面の発光端面上の誘電体膜の膜厚については、各チップ内において、均一化が図れないことがある。   However, the film thickness of the dielectric film on the light emitting end surface of the vertical wall surface inside the recess 106 (groove) may not be uniform in each chip.

これに対して、本実施の形態においては、さらにスパッタ時に、Arガスを5〜15vol%添加し、スパッタ時の圧力とバイアスパワー等の条件を適切に設定することができる。これにより、スパッタされたターゲット材料が、プラズマ化したAr原子や不活性なAr原子との衝突や反射を繰り返すことにより、ランダムな方向に飛翔し、ウェハのドライエッチ溝の垂直壁面に付着する量を制御することができる。このようにして、スパッタで回り込む膜の厚さをコントロールすることにより、誘電体膜で構成される低反射率コート膜や高反射率コート膜それぞれの反射率を、高精度に制御することが可能となる。
ここで、Arガスを添加するとは、50mm範囲の平坦ウェハ上の膜厚の均一性が±2%となるときのArガス流量に対して、さらに、Arガスを5〜15vol%添加することを意味する。
また、添加Arガスが5vol%未満では、スパッタされたターゲット材料が、Ar原子との衝突、反射頻度が低く、充分な膜厚均一化の効果が得えられない場合がある。一方、添加Arガスが15vol%を超えると、成膜速度が低下し、実用的でない場合がある。また、添加ガスとしては、Arガスに代え、N等の不活性ガスを使用することができる。
On the other hand, in the present embodiment, 5-15 vol% of Ar gas is further added during sputtering, and conditions such as pressure and bias power during sputtering can be appropriately set. As a result, the amount of the sputtered target material that flies in a random direction and repeatedly adheres to the vertical wall surface of the dry etch groove of the wafer by repeatedly colliding and reflecting with plasmaized Ar atoms and inert Ar atoms. Can be controlled. In this way, by controlling the thickness of the film wrapping around by sputtering, it is possible to control the reflectivity of each of the low-reflectance coat film and the high-reflectance coat film made of a dielectric film with high accuracy. It becomes.
Here, the addition of Ar gas means that 5 to 15 vol% of Ar gas is further added to the Ar gas flow rate when the uniformity of the film thickness on the flat wafer in the 50 mm range is ± 2%. means.
On the other hand, if the added Ar gas is less than 5 vol%, the sputtered target material has a low collision frequency and reflection frequency with Ar atoms, and a sufficient film thickness uniforming effect may not be obtained. On the other hand, if the added Ar gas exceeds 15 vol%, the film formation rate decreases, which may not be practical. Further, as the additive gas, an inert gas such as N 2 can be used instead of Ar gas.

ARコート膜108としては、誘電体膜であれば特に限定されないが、Al、SiO、TiO、ZrO、Ta、Nb等の酸化物、AlN、SiN、Si等の窒化物を用いることができる。ARコート膜108は、単層でも、多層構造でもよい。本実施の形態では、ARコート膜108として、SiOを用いることができる。 The AR coating film 108 is not particularly limited as long as it is a dielectric film, but oxides such as Al 2 O 3 , SiO 2 , TiO 2 , ZrO 2 , Ta 2 O 5 , Nb 2 O 5 , AlN, SiN, A nitride such as Si 3 N 4 can be used. The AR coating film 108 may be a single layer or a multilayer structure. In the present embodiment, SiO 2 can be used as the AR coating film 108.

ARコート膜108の膜厚は、例えば、50nm〜200nmとすることができる。また、ARコート膜108は、レーザ光に対する端面反射率が、1〜30%とすることができる。例えば、ARコート膜108の膜厚が112nmの場合、ARコート膜108の反射率は、7%とすることができる。   The film thickness of the AR coat film 108 can be set to, for example, 50 nm to 200 nm. Further, the AR coating film 108 can have an end surface reflectance with respect to the laser light of 1 to 30%. For example, when the thickness of the AR coat film 108 is 112 nm, the reflectance of the AR coat film 108 can be set to 7%.

続いて、ARコート膜108の全面にレジストを塗布する。引き続き、PR法を用いて、レジストのパターニングを行う。そして、両側の端面のうち、片側の端面上のARコート膜108のみを覆うようにレジスト110のパターンを形成する(図2(a))。すなわち、第2の端面上のARコート膜108を覆い、かつ第1の端面上のARコート膜108を露出させるように、レジスト110を形成する。これにより、ARコート膜108の高反射率側(第2の端面側)のみを、レジスト110で保護する。   Subsequently, a resist is applied to the entire surface of the AR coating film 108. Subsequently, resist is patterned using the PR method. Then, a pattern of the resist 110 is formed so as to cover only the AR coat film 108 on one end face of the both end faces (FIG. 2A). That is, the resist 110 is formed so as to cover the AR coat film 108 on the second end face and to expose the AR coat film 108 on the first end face. Thereby, only the high reflectance side (second end face side) of the AR coating film 108 is protected by the resist 110.

続いて、ARコート膜108の低反射率側(第1の端面上)を覆うように、ARコート膜108に対するエッチング選択比が高いAuを含む膜(Au膜112)を形成する(図2(b))。Auを含む膜を形成するには、例えば、スパッタ法またはウェハ自公転タイプの蒸着法を行うことができる。このとき、ウェハ表面および溝(凹部106)の底部分におけるコーナ部分で段切れが発生しないようにする。また、基板の加熱を行わずに、常温でメタル(Au膜112)を蒸着することができる。これにより、レジスト110の焼きつきとAu膜112の酸化膜(ARコート膜108)への食いつきを防止することができる。   Subsequently, a film (Au film 112) containing Au having a high etching selectivity with respect to the AR coat film 108 is formed so as to cover the low reflectance side (on the first end face) of the AR coat film 108 (FIG. 2 ( b)). In order to form a film containing Au, for example, a sputtering method or a wafer revolution type vapor deposition method can be performed. At this time, step breakage is prevented from occurring at the corner of the wafer surface and the bottom of the groove (recess 106). Further, the metal (Au film 112) can be deposited at room temperature without heating the substrate. As a result, the resist 110 can be prevented from burning and the Au film 112 from biting into the oxide film (AR coating film 108).

また、ARコート膜108の保護に用いるAuを含む膜としては、その保護性・剥離性の観点から、Auからなる金属膜または、Auを含む合金膜であれば使用可能である。また、Au膜112の膜厚としては、例えば、100nm程度とすることができる。   In addition, as a film containing Au used for protecting the AR coating film 108, any metal film made of Au or an alloy film containing Au can be used from the viewpoint of protection and peelability. The film thickness of the Au film 112 can be set to, for example, about 100 nm.

続いて、リフトオフ法等により、高反射率側の端面を保護しているレジスト110を有機溶剤で除去しつつ、同時に、レジスト110上のAu膜112を除去する。(図2(c))。これにより、高反射率側のARコート膜108を露出させる。   Subsequently, the Au film 112 on the resist 110 is removed at the same time while removing the resist 110 protecting the end face on the high reflectance side with an organic solvent by a lift-off method or the like. (FIG. 2 (c)). Thereby, the AR coating film 108 on the high reflectance side is exposed.

続いて、ARコート膜108と同様のスパッタ法を用いて、少なくとも高反射率側の端面上で露出しているARコート膜108上に、HRコート膜114(高反射膜)を形成する。本実施の形態では、ウェハ表面の鉛直方向からArガスを添加したスパッタ法を用いて、ウェハ全面にHRコート膜114を形成する(図2(d))。このとき、ウェハはドライエッチ溝が見える状態でステージ上に水平に置き、スパッタターゲットとウェハの距離が一定になるようにセットする。発光端面に付着する膜厚は、ウェハ表面に付着する膜厚の0.45倍となるため、スパッタで形成する膜厚は、発光端面に形成する膜厚の2.22倍となるように設定する。   Subsequently, an HR coat film 114 (high reflection film) is formed on the AR coat film 108 exposed on at least the end face on the high reflectance side by using the same sputtering method as that for the AR coat film 108. In this embodiment, the HR coat film 114 is formed on the entire surface of the wafer by sputtering using Ar gas added from the vertical direction of the wafer surface (FIG. 2D). At this time, the wafer is placed horizontally on the stage with a dry etch groove visible, and set so that the distance between the sputter target and the wafer is constant. Since the film thickness attached to the light emitting end face is 0.45 times the film thickness attached to the wafer surface, the film thickness formed by sputtering is set to be 2.22 times the film thickness formed on the light emitting end face. To do.

HRコート膜114としては、誘電体膜であれば特に限定されないが、Al、SiO、TiO、ZrO、Ta、Nb等の酸化物、AlN、SiN、Si等の窒化物、アモルファスシリコンを用いることができる。HRコート膜114は、単層でも、多層構造でもよい。本実施の形態では、HRコート膜114として、Al、TiOからなる2層構造を用いることができる。 The HR coating film 114 is not particularly limited as long as it is a dielectric film, but oxides such as Al 2 O 3 , SiO 2 , TiO 2 , ZrO 2 , Ta 2 O 5 , Nb 2 O 5 , AlN, SiN, A nitride such as Si 3 N 4 or amorphous silicon can be used. The HR coat film 114 may be a single layer or a multilayer structure. In the present embodiment, a two-layer structure made of Al 2 O 3 and TiO 2 can be used as the HR coat film 114.

HRコート膜114の膜厚は、例えば、200nm〜1000nmとすることができる。また、HRコート膜114は、レーザ光に対する端面反射率が、70〜99%とすることができる。例えば、HRコート膜114が、Al(97nm)、TiO(67nm)、Al(97nm)、TiO(67nm)、Al(194nm)の5層構造を有する場合、HRコート膜114の反射率は、80%とすることができる。 The film thickness of the HR coat film 114 can be, for example, 200 nm to 1000 nm. Further, the HR coat film 114 can have an end face reflectance with respect to the laser light of 70 to 99%. For example, when the HR coating film 114 has a five-layer structure of Al 2 O 3 (97 nm), TiO 2 (67 nm), Al 2 O 3 (97 nm), TiO 2 (67 nm), and Al 2 O 3 (194 nm). The reflectance of the HR coat film 114 can be 80%.

また、ARコート膜108とHRコート膜114との組み合わせは、屈折率や膜厚より決定できる。例えば、表1と表2に記載の組み合わせを用いることができる。表1は、ARコート膜108(低反射膜)の膜種の組み合わせを示す。表2は、HRコート膜114(高反射膜)の膜種の組み合わせを示す。また、1層目は、膜厚方向に対して、2層目より表層側に存在することを示す。   The combination of the AR coating film 108 and the HR coating film 114 can be determined from the refractive index and the film thickness. For example, the combinations described in Table 1 and Table 2 can be used. Table 1 shows combinations of film types of the AR coating film 108 (low reflection film). Table 2 shows combinations of film types of the HR coat film 114 (high reflection film). The first layer is present on the surface layer side from the second layer in the film thickness direction.

Figure 2011192728
Figure 2011192728

Figure 2011192728
Figure 2011192728

続いて、PR法によりパターニングを行なうことで、凹部106(ドライエッチ溝部分)内をレジスト116で埋め込む(図3(a))。   Subsequently, patterning is performed by the PR method to fill the recess 106 (dry etch groove portion) with the resist 116 (FIG. 3A).

続いて、バッファード弗酸等のウェットエッチングにより、Au膜112上のHRコート膜114(高反射率コーティング膜)を除去する。引き続き、K+KI等のウェットエッチングにより、ARコート膜108(低反射率コーティング膜)上のAu膜112を除去する。この後、レジスト116を剥離除去する(図3(b))。このとき、(i)常温で形成されたAu膜112は、SiO等誘電体膜との食いつきがなく、また、Au膜112の特性としては、(ii)誘電体膜に対する密着性が低く、(iii)さらにエッチャントによる選択性に優れている。このため、誘電体膜へのAu膜の残留は発生しないし、Au膜への誘電体膜の残留も発生しない。
ここで、Au膜112は、ARコート膜108およびHRコート膜114に対してエッチング選択比が異なる。このAu膜112のエッチング選択比としては、10以上500以下、このましくは、100以上300以下とすることができる。
Subsequently, the HR coat film 114 (high reflectivity coating film) on the Au film 112 is removed by wet etching such as buffered hydrofluoric acid. Subsequently, the Au film 112 on the AR coating film 108 (low reflectance coating film) is removed by wet etching such as K + KI. Thereafter, the resist 116 is peeled and removed (FIG. 3B). At this time, (i) the Au film 112 formed at room temperature does not bite with a dielectric film such as SiO 2 , and the characteristics of the Au film 112 are (ii) low adhesion to the dielectric film, (Iii) Furthermore, the selectivity by the etchant is excellent. For this reason, no Au film remains on the dielectric film, and no dielectric film remains on the Au film.
Here, the Au film 112 has an etching selectivity different from that of the AR coat film 108 and the HR coat film 114. The etching selectivity of the Au film 112 can be 10 or more and 500 or less, preferably 100 or more and 300 or less.

このようにして、ウェハ状態で、1つの溝内において、垂直壁面の発光端面にそれぞれ低反射率膜コート膜と高反射率コート膜とを作り分けた、半導体レーザダイオードが形成される。このとき、低反射率膜コート膜(ARコート膜108)は、半導体ウェハ100の全面に形成されている。高反射率コート膜(HRコート膜114)は、発光端面の高反射側にのみ形成されている。このHRコート膜114の断面形状は、例えばクランク形状となる。   In this way, in the wafer state, a semiconductor laser diode in which a low reflectance coating film and a high reflectance coating film are separately formed on the light emitting end surface of the vertical wall surface in one groove is formed. At this time, the low reflectance film coating film (AR coating film 108) is formed on the entire surface of the semiconductor wafer 100. The high reflectivity coat film (HR coat film 114) is formed only on the high reflection side of the light emitting end face. The cross-sectional shape of the HR coat film 114 is, for example, a crank shape.

この後、半導体ウェハ100の表面および裏面に電極(図示せず)を形成する。そして、図3(b)に示すような、分割位置118で半導体ウェハ100を分割する。すなわち、凹部106(ドライエッチ溝)の中央部分とその垂直方向に分割して、個々のペレットを得ることができる。分割するには、例えば、スクライバーによるキズ入れ、ハーフカットダイシング後のブレーキングまたはフルカットダイシングを行うことができる。
以上のようにして、本実施の形態の半導体レーザを得ることができる。
Thereafter, electrodes (not shown) are formed on the front surface and the back surface of the semiconductor wafer 100. Then, the semiconductor wafer 100 is divided at a dividing position 118 as shown in FIG. That is, it is possible to obtain individual pellets by dividing the concave portion 106 (dry etching groove) in the central portion and its vertical direction. To divide, for example, scratching with a scriber, braking after half-cut dicing, or full-cut dicing can be performed.
As described above, the semiconductor laser of the present embodiment can be obtained.

次に、本実施の形態の半導体レーザについて説明する。
図4は、本実施の形態の半導体レーザにおける反射膜の膜厚と反射率との関係を示す。
本実施の形態の半導体レーザは、半導体基板と、半導体基板上に積層されている、活性層を含む半導体層と、半導体層の積層方向に対して平行な半導体層の第1の端面および第2の端面の上に設けられた、第1の誘電体膜(ARコート膜108)と、第2の端面上のARコート膜108上に設けられた、HRコート膜114と、を備え、活性層から±2.5μm以内の領域における、第1の端面上のARコート膜108の膜厚の変動係数CVが、5%以下である。
Next, the semiconductor laser of this embodiment will be described.
FIG. 4 shows the relationship between the thickness of the reflective film and the reflectance in the semiconductor laser of the present embodiment.
The semiconductor laser according to the present embodiment includes a semiconductor substrate, a semiconductor layer including an active layer stacked on the semiconductor substrate, a first end surface of the semiconductor layer parallel to the stacking direction of the semiconductor layer, and a second A first dielectric film (AR coat film 108) provided on the end face of the first layer, and an HR coat film 114 provided on the AR coat film 108 on the second end face. The variation coefficient CV of the film thickness of the AR coating film 108 on the first end face in the region within ± 2.5 μm from the first end surface is 5% or less.

上述の製造方法で得られた半導体レーザにおいては、活性層から±2.5μm以内の領域(活性層から表面側と溝底側)における、各素子のコーティング膜厚の変動係数CV(coefficient of variance)は、5%以下とすることができる。
図4に示すように、例えばSiO単層(低反射率コート膜)の場合の膜厚と反射率の関係は、COS曲線で示される。COS曲線を見ると、例えば、低反射率コート膜の反射率が10%の場合に必要な膜厚は80nm(800Å)となる。
ここで、CV値が5%の場合、ばらつきSは4nm(40Å)となる。製品保証99.7%を実現するのに必要な膜厚のばらつき範囲は、80±3S=68〜92(nm)となる。このときの最大反射率は14%、最小反射率は7%となる。そして、最大反射率/最小反射率は、2.0となり、要求を満足することができる。このように、半導体レーザの低反射率コート膜は、最大反射率/最小反射率が2以下となり、十分に製品保証ができる。一方、CV値が5%を超えると、最大反射率と最小反射率の比は2より大きくなるため、十分な製品保証が出来なくなる。
In the semiconductor laser obtained by the above-described manufacturing method, the coefficient of variation CV (coefficient of variation) of the coating film thickness of each element in a region within ± 2.5 μm from the active layer (surface side and groove bottom side from the active layer). ) May be 5% or less.
As shown in FIG. 4, for example, the relationship between the film thickness and the reflectance in the case of a SiO 2 single layer (low reflectance coating film) is indicated by a COS curve. Looking at the COS curve, for example, when the reflectance of the low reflectance coating film is 10%, the required film thickness is 80 nm (800 mm).
Here, when the CV value is 5%, the variation S is 4 nm (40 Å). The variation range of the film thickness necessary to realize the product guarantee of 99.7% is 80 ± 3S = 68 to 92 (nm). At this time, the maximum reflectance is 14% and the minimum reflectance is 7%. The maximum reflectance / minimum reflectance is 2.0, which satisfies the requirement. As described above, the low reflectance coating film of the semiconductor laser has a maximum reflectance / minimum reflectance of 2 or less, and can sufficiently guarantee the product. On the other hand, if the CV value exceeds 5%, the ratio between the maximum reflectance and the minimum reflectance becomes larger than 2, so that sufficient product guarantee cannot be performed.

ここで、反射率は、膜をつける半導体LDの発振波長および等価屈折率と、スパッタで成膜する膜の厚さと屈折率から、計算により求めることができる。例えば、SiOの膜厚がd1(nm)の時の反射率Rは、以下の計算式で求められる。
反射率:R=(A×COS(X)+B)×100(%)
X=(d1/d0)×(π/2)
d0=λp/(2×NS)
SiOの屈折率:NS=1.48
LDの波長:λp=650nm
定数:A=0.13、B=0.19
Here, the reflectance can be obtained by calculation from the oscillation wavelength and equivalent refractive index of the semiconductor LD to which the film is attached and the thickness and refractive index of the film formed by sputtering. For example, the reflectance R when the film thickness of SiO 2 is d1 (nm) can be obtained by the following calculation formula.
Reflectance: R = (A × COS (X) + B) × 100 (%)
X = (d1 / d0) × (π / 2)
d0 = λp / (2 × NS)
Refractive index of SiO 2 : NS = 1.48
LD wavelength: λp = 650 nm
Constants: A = 0.13, B = 0.19

また、本実施の形態の半導体レーザの製造方法は、ウェハを水平にし、さらにArガスを添加してコーティングするため、発光端面のコーティング膜厚のばらつきを小さくすることができる。
たとえば、ウェハを斜めにした一例においては、活性層位置から表面側と溝底側の±2.5μm以内の膜厚は、変動係数CV値が13.4%となる。一方、実施の形態のように、ウェハを水平にし、さらにArガスを添加した場合は、変動係数CV値が4.4%に改善することができる。
Further, in the semiconductor laser manufacturing method of the present embodiment, since the wafer is leveled and coating is performed by adding Ar gas, variation in the coating film thickness of the light emitting end face can be reduced.
For example, in an example in which the wafer is inclined, the variation coefficient CV value is 13.4% for the film thickness within ± 2.5 μm from the active layer position to the surface side and the groove bottom side. On the other hand, when the wafer is leveled and Ar gas is added as in the embodiment, the variation coefficient CV value can be improved to 4.4%.

ウェハを斜めにセットする場合、ウェハサイズが大きくなると、スパッタターゲットをウェハの距離がウェハ面内で大きく異なるため、膜厚分布はウェハ内で大きくなる。
これに対して、本実施の形態のように、ウェハを水平にセットする場合は、ターゲットとの距離は一定であるため、大口径ウェハにも適用が可能である。
When the wafer is set obliquely, the film thickness distribution increases in the wafer because the distance between the sputter target and the wafer differs greatly in the wafer plane when the wafer size increases.
On the other hand, when the wafer is set horizontally as in this embodiment, the distance from the target is constant, so that the present invention can be applied to a large-diameter wafer.

本実施の形態の作用効果について説明する。
本実施の形態では、半導体ウェハ100上に溝(凹部106)を形成し、この溝内の両側壁のうち、低反射側の側壁(第1の端面)にはARコート膜108を形成し、一方高反射側の側壁(第2の端面)にはHRコート膜114を形成する。この後、半導体ウェハ100を分割することにより、両側壁は、それぞれ半導体レーザの発光端面となる。そこで、本実施の形態では、1つの凹部106内において、発光端面となる2つの端面上に異なる誘電体膜を作り分けるために、第1の誘電体膜(ARコート膜108)をAu膜112で覆った状態で、もう一方の第2の誘電体膜(HRコート膜114)を形成している。このAu膜112は、ARコート膜108およびHRコート膜114に対するエッチング選択比が高いが低い。これにより、Au膜112を除去する際、ARコート膜108上にAu膜112が残存することを低減することができる。また、誘電体膜の膜減りを防止することができる。したがって、第1の端面上のARコート膜108の膜厚がバラつくことを抑制できる。
The effect of this Embodiment is demonstrated.
In the present embodiment, a groove (concave portion 106) is formed on the semiconductor wafer 100, and an AR coating film 108 is formed on the side wall (first end surface) on the low reflection side of both side walls in the groove. On the other hand, the HR coat film 114 is formed on the side wall (second end face) on the high reflection side. Thereafter, by dividing the semiconductor wafer 100, both side walls become the light emitting end faces of the semiconductor laser. Therefore, in the present embodiment, the first dielectric film (AR coating film 108) is used as the Au film 112 in order to make different dielectric films on the two end faces that are the light emitting end faces in one recess 106. The other second dielectric film (HR coat film 114) is formed in a state of being covered with. The Au film 112 has a high etching selectivity with respect to the AR coat film 108 and the HR coat film 114, but is low. Thereby, when the Au film 112 is removed, it is possible to reduce the remaining of the Au film 112 on the AR coating film 108. In addition, film loss of the dielectric film can be prevented. Therefore, variation in the film thickness of the AR coat film 108 on the first end face can be suppressed.

また、本実施の形態では、半導体ウェハ100に対して垂直にドライエッチ面を形成する条件を採用している。これにより、凹部106の両側の側壁(第1の端面および第2の端面)は、半導体ウェハ100に対して鉛直方向と平行になるように形成される。このため、ウェハ面に対して垂直な両端面上に、メタルや有機物などの汚染物質が付着することを低減できる。端面上を清浄に保つことで、この端面上に形成されるARコート膜108やHRコート膜114の膜厚のバラツキを抑制できる。   In the present embodiment, a condition for forming a dry etch surface perpendicular to the semiconductor wafer 100 is employed. Thus, the side walls (first end surface and second end surface) on both sides of the recess 106 are formed to be parallel to the vertical direction with respect to the semiconductor wafer 100. For this reason, it can reduce that contaminants, such as a metal and an organic substance, adhere to both end surfaces perpendicular | vertical with respect to a wafer surface. By keeping the end surface clean, variations in the thickness of the AR coat film 108 and the HR coat film 114 formed on the end surface can be suppressed.

また、本実施の形態では、凹部106を形成するためにドライエッチを実施するとき、マスクとしてシリコン酸化膜を用いている。これにより、マスクとして、レジストなどの有機物やメタルを使用しないで済む。したがって、凹部106形成時において、両端面上に、汚染物質が付着することを低減できる。これにより、汚染物質がARコート膜108などの誘電体膜と端面との間に残存することにより、誘電体膜の膜厚がバラツクことを抑制できる。   In the present embodiment, when dry etching is performed to form the recess 106, a silicon oxide film is used as a mask. Thereby, it is not necessary to use an organic substance such as a resist or a metal as a mask. Therefore, it is possible to reduce the adhesion of contaminants on both end faces when the recess 106 is formed. Thereby, it is possible to suppress the variation in the film thickness of the dielectric film due to the contaminants remaining between the dielectric film such as the AR coat film 108 and the end face.

また、本実施の形態に係るスパッタ法においては、ウェハ(半導体ウェハ100)を水平にセットし、かつ不活性ガスを通常よりも多く添加している。これにより、ウェハ面に対して垂直な端面上に形成される誘電体膜の膜厚を精度よく制御することができる。   Further, in the sputtering method according to the present embodiment, the wafer (semiconductor wafer 100) is set horizontally and an inert gas is added more than usual. Thereby, the film thickness of the dielectric film formed on the end surface perpendicular to the wafer surface can be accurately controlled.

このようにして、ウェハ状態のままで半導体レーザの発光端面への不純物の汚染を防止するとともに、簡易な方法かつ大口径ウェハの発光端面の垂直面への成膜する非対称コーティングの膜厚を均一にすることにより、反射率を容易に制御することができる。   In this way, contamination of impurities on the light emitting end face of the semiconductor laser can be prevented while still in the wafer state, and the film thickness of the asymmetric coating formed on the vertical surface of the light emitting end face of a large-diameter wafer can be made uniform. Thus, the reflectance can be easily controlled.

また、本実施の形態では、凹部106の両側壁をARコート膜108で覆った状態で、同じ凹部106内の側壁にHRコート膜114を作り分ける工程を行う。これにより、非対称コート膜形成時に、両端面を汚染物質から保護できる。したがって、信頼性に優れた半導体レーザが得られる。   Further, in the present embodiment, a process of separately forming the HR coat film 114 on the side wall in the same recess 106 is performed with both side walls of the recess 106 covered with the AR coat film 108. Thereby, both end surfaces can be protected from contaminants during the formation of the asymmetric coating film. Therefore, a semiconductor laser excellent in reliability can be obtained.

また、本実施の形態では、凹部106の側壁にHRコート膜114が形成される位置が、半導体レーザーバーごとに、揃っている。このため、方向を合わせる工程が不要となり、ペレットの生産性が向上する。   In the present embodiment, the position where the HR coat film 114 is formed on the side wall of the recess 106 is aligned for each semiconductor laser bar. For this reason, the process of aligning the direction becomes unnecessary, and the productivity of pellets is improved.

また、ウェハ状態のままで非対称コーティングされた半導体レーザ用ウェハを形成することができるため、大幅な工数低減と作業時間の短縮が図れる。   In addition, since the semiconductor laser wafer with asymmetric coating can be formed in the wafer state, the man-hour and the working time can be greatly reduced.

次に、従来技術と対比しつつ本実施の形態の効果についてさらに説明する。   Next, the effects of the present embodiment will be further described in comparison with the prior art.

特許文献1では、蒸着法によるメタルまたは誘電体多層膜の形成を行っている。この場合、鉛直方向からの蒸着では蒸着分子が直線的に飛翔してウェハに堆積して成膜するため、ウェハ表面に垂直に形成された壁面へ膜の膜厚制御が困難である。このため、メタルの場合は発光端面の膜厚分布を無視してメタル厚を厚くすることにより高反射率面を容易に形成できるが、端面反射率は99%程度に固定されてしまい、通常の半導体レーザのように高反射率側からの光出力によるモニタリングが困難である。また誘電体多層膜の場合は、各膜厚を制御することができないため、端面反射率の制御は困難である。   In Patent Document 1, a metal or dielectric multilayer film is formed by a vapor deposition method. In this case, in vapor deposition from the vertical direction, vapor deposition molecules fly linearly and deposit on the wafer to form a film, so that it is difficult to control the film thickness on the wall surface formed perpendicular to the wafer surface. For this reason, in the case of metal, a high reflectivity surface can be easily formed by ignoring the film thickness distribution of the light emitting end face and increasing the metal thickness, but the end face reflectivity is fixed to about 99%, As with a semiconductor laser, monitoring by light output from the high reflectance side is difficult. Further, in the case of a dielectric multilayer film, it is difficult to control the end face reflectance because each film thickness cannot be controlled.

これに対して、本実施の形態では、誘電体膜の形成には、スパッタ法を用いている。これにより、誘電体膜の膜厚を精度よく制御することができる。   On the other hand, in this embodiment, the sputtering method is used for forming the dielectric film. Thereby, the film thickness of the dielectric film can be controlled with high accuracy.

特許文献2では、ドライエッチを実施するときおよび端面コート膜を形成する時に、Niメタルおよびメタル下のレジストの成分を巻き込んでドライエッチおよび端面コートを実施する。このため、ウェハに垂直に形成される発光端面にNiメタルおよびレジストの有機物付着が発生する。これにより、端面保護膜形成において有機物による膜膨れが発生し、発光端面の反射率が設計と異なるがある。   In Patent Document 2, when dry etching is performed and when an end surface coating film is formed, Ni metal and a resist component under the metal are involved to perform dry etching and end surface coating. For this reason, organic substances such as Ni metal and resist are deposited on the light emitting end face formed perpendicular to the wafer. As a result, in the formation of the end face protective film, film swelling due to organic matter occurs, and the reflectance of the light emitting end face differs from the design.

これに対して、本実施の形態では、凹部106を形成するためにドライエッチを実施するとき、マスクとしてシリコン酸化膜を用いており、マスクとして、レジストなどの有機物やメタルを使用しないで済む。したがって、凹部106形成時において、両端面上に、汚染物質が付着することを低減できる。また、発光端面の汚染を防止できるので、半導体レーザを長時間動作させたときに、劣化が起こりにくくなる。   In contrast, in this embodiment, when dry etching is performed to form the recess 106, a silicon oxide film is used as a mask, and it is not necessary to use an organic substance such as a resist or a metal as the mask. Therefore, it is possible to reduce the adhesion of contaminants on both end faces when the recess 106 is formed. Further, since the contamination of the light emitting end face can be prevented, the deterioration hardly occurs when the semiconductor laser is operated for a long time.

(第2の実施の形態)
第2の実施の形態の半導体レーザの製造方法について説明する。
図5〜図8は、本実施の形態における半導体レーザの製造手順を示す工程断面図である。
(Second Embodiment)
A method of manufacturing the semiconductor laser according to the second embodiment will be described.
5 to 8 are process cross-sectional views showing the manufacturing procedure of the semiconductor laser in the present embodiment.

第2の実施の形態では、第1の実施の形態では別々に形成していた反射膜とコンタクト電極とを、同時に形成する方法の一例を示す。また、本実施の形態では、Auを含む膜としては、AuGe等のAuと他金属との合金膜を用いる。   In the second embodiment, an example of a method for simultaneously forming the reflective film and the contact electrode which are separately formed in the first embodiment will be described. In the present embodiment, an alloy film of Au and another metal such as AuGe is used as the film containing Au.

まず、InP系、GaAs系、GaN系材料によるクラッド層、活性層、クラッド層等のエピタキシャル成長で順次成長済みウェハ(半導体ウェハ100)を形成する。図5(a)に示すように、この半導体ウェハ100の表面にSiO膜102を形成する。図5(b)に示すように、PR法により半導体レーザの共振器長を周期とするドライエッチ溝部分を開口するための、レジスト104のパターンPRを形成する。図5(c)に示すように、ドライエッチングを行い、凹部106(ドライエッチ溝部分)を形成する。そして、図5(d)に示すように、半導体ウェハ100の全面にARコート膜108を形成する。 First, sequentially grown wafers (semiconductor wafer 100) are formed by epitaxial growth of a cladding layer, an active layer, a cladding layer, or the like made of an InP-based material, a GaAs-based material, or a GaN-based material. As shown in FIG. 5A, an SiO 2 film 102 is formed on the surface of the semiconductor wafer 100. As shown in FIG. 5B, a pattern PR of a resist 104 is formed by the PR method for opening a dry etching groove portion having a period of the resonator length of the semiconductor laser. As shown in FIG. 5C, dry etching is performed to form a recess 106 (dry etch groove portion). Then, as shown in FIG. 5D, an AR coat film 108 is formed on the entire surface of the semiconductor wafer 100.

図6(a)に示すように、凹部106の内部および凹部106近傍のウェハ表面に形成されるように、レジスト110に対してPR法を用いてパターニングを行う。図6(b)に示すように、レジスト110をマスクとして、BHF等でARコート膜108をエッチングする。これにより、コンタクト電極用の窓空け部を形成する。   As shown in FIG. 6A, the resist 110 is patterned using the PR method so as to be formed inside the recess 106 and on the wafer surface near the recess 106. As shown in FIG. 6B, the AR coating film 108 is etched with BHF or the like using the resist 110 as a mask. This forms a window opening for the contact electrode.

続いて、レジスト110を除去して再度PRを行う。これにより、図6(c)に示すように、ARコート膜108の高反射率側のみをレジスト110で保護する。   Subsequently, the resist 110 is removed and PR is performed again. Thereby, as shown in FIG. 6C, only the high reflectance side of the AR coating film 108 is protected by the resist 110.

図7(a)に示すように、スパッタ法またはウェハ自公転タイプの蒸着法により、AuGe122等の合金薄膜(〜100nm)を成膜する。このとき、ウェハ表面および凹部106の底部におけるコーナ部分で段切れが発生しないようにする。また、基板の加熱を行わず常温でメタルを蒸着することにより、レジストの焼きつきとメタルの酸化膜への食いつきを防止できる。   As shown in FIG. 7A, an alloy thin film (up to 100 nm) such as AuGe122 is formed by sputtering or wafer revolving type vapor deposition. At this time, step breakage is prevented from occurring at the corner of the wafer surface and the bottom of the recess 106. Further, by depositing metal at room temperature without heating the substrate, resist burn-in and metal biting on the oxide film can be prevented.

図7(b)に示すように、リフトオフ法等により、ARコート膜108の高反射率側を保護しているレジスト110を有機溶剤で除去すると同時に、AuGe膜122を除去する。これにより、コンタクト電極形成と同時に高反射率側を保護しているAuGe膜122を除去できる。   As shown in FIG. 7B, the resist 110 protecting the high reflectance side of the AR coating film 108 is removed with an organic solvent by the lift-off method or the like, and at the same time, the AuGe film 122 is removed. Thereby, the AuGe film 122 protecting the high reflectance side can be removed simultaneously with the formation of the contact electrode.

図7(c)に示すように、ウェハ表面の鉛直方向からArガスを添加したスパッタ法を用いて、ウェハの全面に、HRコート膜114を形成する。このとき、ウェハはドライエッチ溝(凹部106)が見える状態でステージ上に水平に置き、スパッタターゲットとウェハの距離が一定になるようにセットする。発光端面に付着する膜厚は、ウェハ表面に付着する膜厚の0.45倍となるため、スパッタで形成する膜厚は、発光端面に形成する膜厚の2.22倍となるように設定する。   As shown in FIG. 7C, an HR coat film 114 is formed on the entire surface of the wafer by sputtering using Ar gas added from the vertical direction of the wafer surface. At this time, the wafer is placed horizontally on the stage in a state where the dry etching groove (recess 106) is visible, and set so that the distance between the sputtering target and the wafer is constant. Since the film thickness attached to the light emitting end face is 0.45 times the film thickness attached to the wafer surface, the film thickness formed by sputtering is set to be 2.22 times the film thickness formed on the light emitting end face. To do.

図8(a)に示すように、凹部106の高反射率側をレジスト116で覆うように、PR法でパターニングを行なう。   As shown in FIG. 8A, patterning is performed by the PR method so that the high reflectance side of the recess 106 is covered with a resist 116.

図8(b)に示すように、バッファード弗酸等のウェットエッチングにより、AuGe膜122上のHRコート膜114を除去する。   As shown in FIG. 8B, the HR coat film 114 on the AuGe film 122 is removed by wet etching such as buffered hydrofluoric acid.

続いて、レジスト116を除去した後に、さらにPR法によりコンタクト電極部分を保護するように、PR法によりマスク120(フォトレジスト)を形成する。引き続き、図8(c)に示すように、K+KI等のウェットエッチングにより、ARコート膜108上のAuGe膜122を除去する。この後、マスク120を剥離除去する。このとき、SiO等誘電体膜と常温で形成されたAuGe膜122は食いつきがなく、誘電体膜に対して密着性が低く、またエッチャントによる選択性が優れている。このため、誘電体膜へのAuGe膜122の残留は発生しないし、AuGe膜122への誘電体膜の残留は発生しない。 Subsequently, after removing the resist 116, a mask 120 (photoresist) is formed by the PR method so as to further protect the contact electrode portion by the PR method. Subsequently, as shown in FIG. 8C, the AuGe film 122 on the AR coat film 108 is removed by wet etching such as K + KI. Thereafter, the mask 120 is peeled and removed. At this time, the dielectric film such as SiO 2 and the AuGe film 122 formed at room temperature do not bite, have low adhesion to the dielectric film, and have excellent selectivity by the etchant. For this reason, the AuGe film 122 does not remain in the dielectric film, and the dielectric film does not remain in the AuGe film 122.

このようにして、ウェハ状態で、1つの溝内において、垂直壁面の発光端面にそれぞれ低反射率膜コート膜と高反射率コート膜とを作り分けた、半導体レーザダイオードが形成される。
後の工程で、表面、裏面に電極を形成する。そして、図8(c)に示すような、分割位置118で半導体ウェハ100を分割する。すなわち、ドライエッチ溝の中央部分とその垂直方向に分割して、個々のペレットを得る。
In this way, in the wafer state, a semiconductor laser diode in which a low reflectance coating film and a high reflectance coating film are separately formed on the light emitting end surface of the vertical wall surface in one groove is formed.
In later steps, electrodes are formed on the front and back surfaces. Then, the semiconductor wafer 100 is divided at a dividing position 118 as shown in FIG. That is, it is divided into the central portion of the dry etch groove and its vertical direction to obtain individual pellets.

第2の実施の形態においては、分離膜をAuを含む合金膜とした場合でも、第1の実施の形態と同様の効果が得られる。   In the second embodiment, even when the separation film is an alloy film containing Au, the same effect as in the first embodiment can be obtained.

以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。   As mentioned above, although embodiment of this invention was described with reference to drawings, these are the illustrations of this invention, Various structures other than the above are also employable.

100 半導体ウェハ
102 SiO
104 レジスト
106 凹部
108 ARコート膜
110 レジスト
112 Au膜
114 HRコート膜
116 レジスト
118 分割位置
120 マスク
122 AuGe膜
100 Semiconductor wafer 102 SiO 2
104 Resist 106 Recess 108 AR coating film 110 Resist 112 Au film 114 HR coating film 116 Resist 118 Dividing position 120 Mask 122 AuGe film

Claims (8)

半導体基板上に活性層を含む半導体層が積層している、半導体ウェハを形成する工程と、
前記半導体ウェハに、前記活性層より深い凹部を複数形成する工程と、
少なくとも前記凹部内の第1の端面と前記第1の端面に対向する第2の端面とを覆うように、第1の誘電体膜を形成する工程と、
前記第1の端面上の前記第1の誘電体膜を覆うように、分離膜を形成する工程と、
前記分離膜上および前記第2の端面上の前記第1の誘電体膜上に、第2の誘電体膜を形成する工程と、
前記分離膜上の前記第2の誘電体膜を除去するとともに、前記分離膜を除去する工程と、を含み、
前記分離膜は、前記第1の誘電体膜および前記第2の誘電体膜に対してエッチング選択比が10以上である、半導体レーザの製造方法。
Forming a semiconductor wafer in which a semiconductor layer including an active layer is stacked on a semiconductor substrate;
Forming a plurality of recesses deeper than the active layer in the semiconductor wafer;
Forming a first dielectric film so as to cover at least a first end face in the recess and a second end face facing the first end face;
Forming a separation film so as to cover the first dielectric film on the first end surface;
Forming a second dielectric film on the first dielectric film on the separation film and on the second end face;
Removing the second dielectric film on the separation film and removing the separation film,
The method of manufacturing a semiconductor laser, wherein the isolation film has an etching selectivity of 10 or more with respect to the first dielectric film and the second dielectric film.
前記分離膜が、Auを含む膜である、請求項1に記載の半導体レーザの製造方法。   The method of manufacturing a semiconductor laser according to claim 1, wherein the separation film is a film containing Au. 前記凹部を形成する工程において、前記第1の端面と前記第2の端面とが、前記半導体層の積層方向に対して平行となるように形成される、請求項1または2に記載の半導体レーザの製造方法。   3. The semiconductor laser according to claim 1, wherein in the step of forming the recess, the first end face and the second end face are formed so as to be parallel to a stacking direction of the semiconductor layers. Manufacturing method. 前記凹部を形成する工程は、前記半導体ウェハ上にシリコン酸化膜からなるパターンを形成する工程と、
前記パターンをマスクとして、前記半導体ウェハに前記凹部を形成する工程と、を含む、請求項1から3のいずれか1項に記載の半導体レーザの製造方法。
The step of forming the recess includes the step of forming a pattern made of a silicon oxide film on the semiconductor wafer;
The method for manufacturing a semiconductor laser according to claim 1, further comprising: forming the concave portion in the semiconductor wafer using the pattern as a mask.
前記分離膜を除去する工程は、ウエットエッチングで行う、請求項1から4のいずれか1項に記載の半導体レーザの製造方法。   The method of manufacturing a semiconductor laser according to claim 1, wherein the step of removing the separation film is performed by wet etching. 前記凹部に沿って、前記半導体ウェハを分割する工程を、さらに含む、請求項1から5のいずれか1項に記載の半導体レーザの製造方法。   The method for manufacturing a semiconductor laser according to claim 1, further comprising a step of dividing the semiconductor wafer along the recess. 前記第1の誘電体膜および前記第2の誘電体膜は、Al、SiO、TiO、ZrO、Ta、Nb、AlN、SiN、Si、アモルファスシリコンからなる群から選択される少なくとも一種を含む、請求項1から6のいずれか1項に記載の半導体レーザの製造方法。 The first dielectric film and the second dielectric film are made of Al 2 O 3 , SiO 2 , TiO 2 , ZrO 2 , Ta 2 O 5 , Nb 2 O 5 , AlN, SiN, Si 3 N 4 , The method for manufacturing a semiconductor laser according to claim 1, comprising at least one selected from the group consisting of amorphous silicon. 前記第2の誘電体膜は、前記第1の誘電体膜より反射率が高い、請求項1から7のいずれか1項に記載の半導体レーザの製造方法。   8. The method of manufacturing a semiconductor laser according to claim 1, wherein the second dielectric film has a higher reflectance than the first dielectric film. 9.
JP2010056046A 2010-03-12 2010-03-12 Method of manufacturing semiconductor laser Pending JP2011192728A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010056046A JP2011192728A (en) 2010-03-12 2010-03-12 Method of manufacturing semiconductor laser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010056046A JP2011192728A (en) 2010-03-12 2010-03-12 Method of manufacturing semiconductor laser

Publications (1)

Publication Number Publication Date
JP2011192728A true JP2011192728A (en) 2011-09-29

Family

ID=44797359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010056046A Pending JP2011192728A (en) 2010-03-12 2010-03-12 Method of manufacturing semiconductor laser

Country Status (1)

Country Link
JP (1) JP2011192728A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015502052A (en) * 2011-12-08 2015-01-19 ビノプティクス・コーポレイションBinoptics Corporation Edge-emitting etching facet laser
JP2017041488A (en) * 2015-08-18 2017-02-23 凸版印刷株式会社 Solid-state image sensor and method for manufacturing the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015502052A (en) * 2011-12-08 2015-01-19 ビノプティクス・コーポレイションBinoptics Corporation Edge-emitting etching facet laser
JP2016208040A (en) * 2011-12-08 2016-12-08 メイコム テクノロジー ソリューションズ ホールディングス インコーポレイテッド Edge-emitting etched-facet lasers
US9893488B2 (en) 2011-12-08 2018-02-13 Macom Technology Solutions Holdings, Inc. Edge-emitting etched-facet lasers
US10038298B2 (en) 2011-12-08 2018-07-31 Macom Technology Solutions Holdings, Inc. Edge-emitting etched-facet lasers
US10044168B2 (en) 2011-12-08 2018-08-07 Macon Technology Solutions Holdings, Inc. Edge-emitting etched-facet lasers
JP2017041488A (en) * 2015-08-18 2017-02-23 凸版印刷株式会社 Solid-state image sensor and method for manufacturing the same

Similar Documents

Publication Publication Date Title
JP4854275B2 (en) Nitride semiconductor light emitting device and manufacturing method thereof
JP4850453B2 (en) Semiconductor light emitting device manufacturing method and semiconductor light emitting device
JP6094632B2 (en) Semiconductor laser element
JP4305554B2 (en) Manufacturing method of semiconductor laser
JP2008124438A (en) Method of manufacturing semiconductor optical element
US10218150B2 (en) Wafer scale monolithic integration of lasers, modulators, and other optical components using ALD optical coatings
US20110281382A1 (en) Nitride-based semiconductor device and method of fabricating the same
JPH0529702A (en) Semiconductor laser and manufacture thereof
JP4966591B2 (en) Manufacturing method of semiconductor light emitting device
JP2009212386A (en) Method of manufacturing semiconductor light element
JP2011192728A (en) Method of manufacturing semiconductor laser
JP5273459B2 (en) Manufacturing method of semiconductor laser
JP2009152276A (en) Method of manufacturing nitride semiconductor laser
JP5391804B2 (en) Semiconductor device and manufacturing method thereof
JP2008205507A (en) Method for manufacturing semiconductor light element
US20080219314A1 (en) Semiconductor laser device
JP2002368332A (en) Nitride semiconductor light emitting element and its manufacturing method
JP3554163B2 (en) Method for manufacturing group III nitride semiconductor laser diode
JP3434447B2 (en) Method for manufacturing semiconductor laser device
JP2002344086A (en) Semiconductor laser and manufacturing method therefor
JP2023525125A (en) Radiation-emitting semiconductor chip and method for producing radiation-emitting semiconductor chip
JP5402222B2 (en) Manufacturing method of semiconductor device
JP5264764B2 (en) Etched facet ridge laser with etch stop
JP2004349636A (en) Semiconductor laser device and method of manufacturing the same
JP2010034408A (en) Semiconductor light-emitting element