JP2011191127A - Time measurement device and sensor device - Google Patents
Time measurement device and sensor device Download PDFInfo
- Publication number
- JP2011191127A JP2011191127A JP2010056169A JP2010056169A JP2011191127A JP 2011191127 A JP2011191127 A JP 2011191127A JP 2010056169 A JP2010056169 A JP 2010056169A JP 2010056169 A JP2010056169 A JP 2010056169A JP 2011191127 A JP2011191127 A JP 2011191127A
- Authority
- JP
- Japan
- Prior art keywords
- time
- pulse
- pulse signal
- phase difference
- measurement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005259 measurement Methods 0.000 title abstract description 110
- 238000004364 calculation method Methods 0.000 claims abstract description 65
- 238000001514 detection method Methods 0.000 claims description 21
- 230000003111 delayed effect Effects 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 28
- 230000007423 decrease Effects 0.000 description 15
- 238000012937 correction Methods 0.000 description 11
- 238000013139 quantization Methods 0.000 description 11
- 230000003287 optical effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000001934 delay Effects 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
Images
Landscapes
- Measurement Of Unknown Time Intervals (AREA)
- Measurement Of Optical Distance (AREA)
- Optical Radar Systems And Details Thereof (AREA)
Abstract
Description
本発明は、任意の位相関係にある2つのパルス信号の位相差に基づいて時間を計測する時間計測装置およびセンサ装置に関する。 The present invention relates to a time measuring device and a sensor device that measure time based on a phase difference between two pulse signals having an arbitrary phase relationship.
従来、任意の位相関係にある2つのパルス信号の位相差に基づいて時間を計測する時間計測装置に関する技術として、下記特許文献1に示す時間A/D変換回路が知られている。この時間A/D変換回路は、半導体の遅延素子(ゲートディレイ)の遅延時間を分解能として2つのパルス間の時間差を計測する回路であって、外乱(温度・電圧)により発生する遅延時間の変動を補正するための回路である。この時間A/D変換回路は、外乱の影響を排除するために、外乱環境下にて測定した基準時間データと計測時間データとの比を用いて上記補正を実現している。
Conventionally, a time A / D conversion circuit shown in
ところで、上記特許文献1に示すような構成では、外乱の影響を抑制できるものの、基準時間データと計測時間データとの比を取る演算をおこなっているため演算等による誤差が生じることとなる。この誤差としては、例えば、基準時間や計測時間をデジタル信号に量子化する際に切り捨てられる端数に起因する量子化誤差や、補正値を算出する際に切り捨てられる端数に起因する演算誤差などがある。このように生じる誤差が大きくなると、計測時間に含まれる誤差が大きくなることから、当該計測時間の計測精度が低下するだけでなく、この計測時間を用いた距離等の計測精度も低下してしまうという問題がある。
By the way, in the configuration as shown in
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、計測時間の計測精度の低下を抑制し得る時間計測装置およびセンサ装置を提供することにある。 The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a time measurement device and a sensor device that can suppress a decrease in measurement accuracy of measurement time.
上記目的を達成するため、特許請求の範囲に記載の請求項1の時間計測装置では、第1のパルス信号を入力してこの第1のパルス信号を複数の遅延素子を通過させるとともに、当該第1のパルス信号に対して任意の時間だけ遅延した第2のパルス信号を入力して、その第2のパルス信号の入力タイミングにおける前記第1のパルス信号の前記複数ある遅延素子の通過位置を特定することにより、前記任意の時間を前記第1のパルス信号の通過した遅延素子の個数に基づいて第1のパルス位相差として符号化する第1のパルス位相差符号化手段と、前記第1のパルス信号を入力してこの第1のパルス信号を前記第1のパルス位相差符号化手段と同構成とされた複数の遅延素子を通過させるとともに、当該第1のパルス信号に対して基準時間だけ遅延した第2のパルス信号を入力して、その第2のパルス信号の入力タイミングにおける前記第1のパルス信号の前記複数ある遅延素子の通過位置を特定することにより、前記基準時間を前記第1のパルス信号の通過した遅延素子の個数に基づいて第2のパルス位相差として符号化する第2のパルス位相差符号化手段と、前記任意の時間を、前記第1のパルス位相差および前記第2のパルス位相差の比率と前記基準時間とに基づいて求める演算手段と、を備えてなり、前記演算手段は、前記基準時間を、前記比率を演算する際の分解能に応じて設定することを特徴とする。
In order to achieve the above object, in the time measuring device according to
請求項2の発明は、請求項1に記載の時間計測装置において、演算手段は、前記比率演算時の時間分解能を、前記第2のパルス位相差および前記基準時間から導き出される前記遅延素子の時間分解能よりも細かく設定することを特徴とする。 According to a second aspect of the present invention, in the time measuring device according to the first aspect, the calculating means calculates the time resolution at the time of the ratio calculation from the time of the delay element derived from the second pulse phase difference and the reference time. It is characterized by being set finer than the resolution.
また、特許請求の範囲に記載の請求項3のセンサ装置では、請求項1または2に記載の時間計測装置を備え、レーザ光を照射しこのレーザ光が検出物体にて反射した反射光を検出することで照射タイミングから検出タイミングまでの時間差に応じて前記検出物体の位置を検出するセンサ装置であって、前記時間差は、前記照射タイミングに応じて前記第1のパルス信号を前記時間計測装置に入力するとともに前記検出タイミングに応じて前記第2のパルス信号を前記時間計測装置に入力することで、前記演算手段により求められる前記任意の時間に基づいて計測されることを特徴とする。
The sensor device according to
請求項1の発明では、任意の時間を、第1のパルス位相差および第2のパルス位相差の比率と基準時間とに基づいて求めることにより、外乱に起因する遅延素子による遅延時間の変動が発生する場合でも、両パルス位相差が同じように変化するので、当該任意の時間、すなわち、計測時間の計測精度の低下を抑制することができる。 According to the first aspect of the present invention, by obtaining an arbitrary time based on the ratio of the first pulse phase difference and the second pulse phase difference and the reference time, the delay time varies due to the delay element due to the disturbance. Even if it occurs, both pulse phase differences change in the same way, so that it is possible to suppress a decrease in measurement accuracy of the arbitrary time, that is, measurement time.
また、上記比率演算時の時間分解能と基準時間と関係では、当該比率演算時の演算誤差を小さくするために上記時間分解能を細かくすると、時間計測データ1ビットあたりに相当する時間が小さくなり、1度の演算で取り扱える最大計測時間も小さくなる。すなわち、上記時間分解能を細かくするためには基準時間を短くする必要がある。一方、第1のパルス位相差および第2のパルス位相差をデジタル信号に量子化する際の量子化誤差を小さくするためには、基準時間を長くする必要がある。そこで、上記比率演算時の時間分解能に応じて、上記演算誤差および量子化誤差等を総計した誤差が小さくなるように、基準時間を設定することで、計測時間の計測精度の低下を確実に抑制することができる。 Further, regarding the relationship between the time resolution at the time of the ratio calculation and the reference time, if the time resolution is made fine in order to reduce the calculation error at the time of the ratio calculation, the time corresponding to one bit of the time measurement data is reduced. The maximum measurement time that can be handled by the calculation of the degree is also reduced. That is, in order to make the time resolution fine, it is necessary to shorten the reference time. On the other hand, in order to reduce the quantization error when quantizing the first pulse phase difference and the second pulse phase difference into a digital signal, it is necessary to lengthen the reference time. Therefore, by setting the reference time so that the total error of the calculation error, quantization error, etc. becomes small according to the time resolution at the time of the ratio calculation, the decrease in measurement accuracy of the measurement time is surely suppressed. can do.
請求項2の発明では、演算手段により、比率演算時の時間分解能が、第2のパルス位相差および基準時間から導き出される遅延素子の時間分解能よりも細かく設定されるため、上記比率演算時の演算誤差が確実に小さくなるので、計測時間の計測精度の低下を確実に抑制することができる。 In the invention of claim 2, since the time resolution at the time of the ratio calculation is set finer than the time resolution of the delay element derived from the second pulse phase difference and the reference time by the calculation means, the calculation at the time of the ratio calculation is performed. Since the error is reliably reduced, it is possible to reliably suppress a decrease in measurement accuracy of the measurement time.
請求項3の発明では、請求項1または2に記載の時間計測装置を備えており、検出物体の位置を検出するための時間差を、レーザ光の照射タイミングに応じて第1のパルス信号を時間計測装置に入力するとともにレーザ光の検出タイミングに応じて第2のパルス信号を時間計測装置に入力することで、演算手段により求められる任意の時間に基づいて計測する。これにより、計測時間の計測精度の低下を抑制し得る等の請求項1の発明による作用・効果を享受したセンサ装置を実現することができる。
According to a third aspect of the present invention, the time measuring device according to the first or second aspect is provided, and the time difference for detecting the position of the detected object is determined as the first pulse signal according to the irradiation timing of the laser beam. By inputting the second pulse signal to the time measurement device in accordance with the detection timing of the laser beam as well as being input to the measurement device, the measurement is performed based on an arbitrary time obtained by the calculation means. Thereby, it is possible to realize a sensor device that has enjoyed the functions and effects of the invention of
以下、本発明の時間計測装置が採用されるセンサ装置をレーザレーダ装置に適用した一実施形態について図を参照して説明する。図1は、本実施形態に係る時間計測回路71が採用されるレーザレーダ装置1を概略的に例示する断面図である。図2は、図1の時間計測回路71の回路構成を概略的に例示するブロック図である。図3は、第1,第2のパルス位相差D1,D2を例示するタイミングチャートである。図4は、パルス位相差符号化回路72,73の回路構成を例示するブロック図である。
Hereinafter, an embodiment in which a sensor device employing a time measuring device of the present invention is applied to a laser radar device will be described with reference to the drawings. FIG. 1 is a cross-sectional view schematically illustrating a
図1に示すように、レーザレーダ装置1は、レーザダイオード10と、検出物体からの反射光L3を受光するフォトダイオード20と、レーザダイオード10およびフォトダイオード20を制御する制御回路70とを備え、検出物体までの距離や方位を検出する装置として構成されている。なお、レーザレーダ装置1は、特許請求の範囲に記載の「センサ装置」の一例に相当し得る。
As shown in FIG. 1, the
レーザダイオード10は、制御回路70からの発光信号に応じて当該制御回路70の制御により図略のレーザ駆動回路からパルス電流を供給されてパルスレーザ光(レーザ光L0)を照射するものである。
The
フォトダイオード20は、レーザダイオード10からレーザ光L0が照射されたときに、このレーザ光L0が検出物体によって反射した反射光L3等を検出し受光信号に変換して制御回路70に出力する構成をなしている。なお、検出物体からの反射光については所定領域のものが取り込まれる構成となっており、図1の例では、符号L3で示す2つのライン間の領域の反射光が取り込まれるようになっている。
The
また、レーザ光L0の光軸上にはレンズ60及びミラー30が設けられている。レンズ60は、コリメートレンズとして構成されるものであり、レーザダイオード10からのレーザ光L0を平行光に変換する。
A
ミラー30は、レーザダイオード10からのレーザ光L0の透過と、検出物体側からの反射光L3の反射を実現するものである。具体的には、レーザ光L0の光軸に対し所定角度で傾斜してなる反射面31を有するとともに、反射面31と交差する方向の貫通路32を備えている。本構成では、レーザ光L0の光軸と反射光L3の光軸とを一致させる構成としており、ミラー30は、共通の光軸上に配されて貫通路32を介してレーザ光L0を通過させる一方、反射面31により反射光L3をフォトダイオード20に向けて反射する構成をなしている。
The
なお、上述したように、レーザダイオード10から貫通路32までのレーザ光L0の光路上に、レーザ光L0を平行光に変換するレンズ60が設けられているが、このレンズ60は、貫通路32においてほぼすべての光を通過させる平行光を発生させる形態とすると良い。逆に、貫通路32に着目した場合、当該貫通路32は、レンズ60によって平行光とされたレーザ光L0のほぼすべての光を通過させるサイズとすると良い。
As described above, the
また、ミラー30を通過するレーザ光L0の光軸上には、回動偏向機構40が設けられている。この回動偏向機構40は、レーザ光L0の光軸方向に延びる中心軸を中心として回動可能に配設されるとともに、この中心軸上に焦点位置が設定される凹面鏡41によってレーザ光L0を空間に向けて反射させ且つ反射光L3をミラーに向けて偏向させている。
A
さらに、回動偏向機構40を回転駆動するモータ50が設けられている。このモータ50は、軸42を回転させることで、軸42と連結された回動可能な凹面鏡41を回転駆動する構成となっている。モータ50は、ここではステップモータによって構成されている。ステップモータは、種々のものを利用でき、1ステップ毎の角度が小さいものを使用すれば、緻密な回動が可能となる。また、モータ50としてステップモータ以外の駆動手段を用いてもよい。例えばサーボモータ等を用いても良いし、定常回転するモータを用い、凹面鏡41が測距したい方向を向くタイミングに同期させてパルスレーザ光を出力することで、所望の方向の検出を可能としてもよい。なお、本実施形態では、図1に示すように、モータ50の軸42の回転角度、即ち凹面鏡41の回転角度を検出する回転角度センサ52が設けられており、この回転角度センサ52は、凹面鏡41の回転角度に対応する角度信号を制御回路70に出力する。当該回転角度センサ52は、ロータリーエンコーダなど、軸42の回転角度を検出しうるものであれば様々な種類のものを使用でき、また、検出対象となるモータ50の種類も特に限定されず、様々な種類のものに適用できる。
Further, a
また、本実施形態では、レーザダイオード10、フォトダイオード20、ミラー30、レンズ60、回動偏向機構40、モータ50や制御回路70等がケース3内に収容され、防塵や衝撃保護が図られている。ケース3における凹面鏡41の周囲には、当該凹面鏡41を取り囲むようにレーザ光L0及び反射光L3の通過を可能とする導光部4が形成されている。導光部4は、凹面鏡41に入光するレーザ光L0の光軸を中心とした環状形態で、ほぼ360°に亘って構成されており、この導光部4を閉塞する形態でレーザ光が透過可能なガラス板等からなる窓部5が配され、防塵が図られている。
In the present embodiment, the
窓部5は、凹面鏡41に入光するレーザ光L0の光軸と直交する仮想平面に対し全周にわたり傾斜した構成となっている。即ち、凹面鏡41から空間に向かうレーザ光L0に対して板面が傾斜した構成をなしている。従って、凹面鏡41から空間に向かうレーザ光L0が窓部5にて反射してもノイズ光となりにくくなっている。
The
制御回路70は、例えば、マイコンやメモリ(ROM、RAM、EEPROM等)等から構成されており、上述したレーザダイオード10およびフォトダイオード20等を制御することで、検出物体までの距離や方向を検出する検出処理や後述する時間計測処理を所定のコンピュータプログラムにより実行する機能を有するものである。特に、制御回路70の時間計測回路71に対して、レーザ光の照射タイミングおよび検出タイミングに応じた第1のパルス信号および第2のパルス信号が入力されることで、検出物体までの距離を演算するための計測時間が測定されることとなる。
The
図2に示すように、時間計測回路71は、第1のパルス位相差符号化回路72と、第2のパルス位相差符号化回路73と、演算回路74とを備えている。第1のパルス位相差符号化回路72は、図3に例示するように、レーザ光線の照射タイミングに応じて入力される第1のパルスP1aと、レーザ光線の検出タイミングに応じて入力される第2のパルスP1bとの位相差を、符号化してデジタル化したデジタル値D1(第1のパルス位相差D1)として出力するように構成されている。また、第2のパルス位相差符号化回路73は、図3に例示するように、上記第2のパルスP1bの入力から所定時間後に入力される第1のパルスP2aと、この第1のパルスP2aの入力から後述する基準時間To後に入力される第2のパルスP2bとの位相差を、符号化してデジタル化したデジタル値D2(第2のパルス位相差D2)として出力するように構成されている。なお、制御回路70および時間計測回路71は、特許請求の範囲に記載の「時間計測装置」の一例に相当し得る。
As shown in FIG. 2, the
第1のパルス位相差符号化回路72および第2のパルス位相差符号化回路73は、同一の回路構成であり、第1のパルス位相差符号化回路72を例にこの回路構成を図4を用いて説明する。
図4に示すように、第1のパルス位相差符号化回路72は、主に複数の信号遅延回路(以下、ゲートディレイまたは遅延素子という)を持ったリング遅延パルス発生回路81,カウンター82,パルスセレクター83,エンコーダー84の各ブロックから構成されるもので、入力端子86に第1のパルスP1aが与えられると、リング遅延パルス発生回路81の途中から、その第1のパルスP1aが通過したゲートディレイの個数(段数)によって遅延時間が決まるところの複数の遅延パルスが出力され、パルスセレクター83に入力される。なお、リング遅延パルス発生回路81を構成するゲートディレイは、特許請求の範囲に記載の「遅延素子」の一例に相当し得る。
The first pulse phase
As shown in FIG. 4, the first pulse phase
一方、パルスセレクター83では入力端子88から第1のパルスP1aより遅れて別のパルス(第2のパルス)P1bが入力されると、第1のパルスP1aが達している段のリング遅延パルス発生回路81からの入力だけをパルスセレクター83が選択し、この選択された入力に対応する信号をエンコーダー84に入力する。すると、そのエンコーダー入力に対応する2進数デジタル信号がエンコーダー84の出力89aより出力される。
On the other hand, in the
また、リング遅延パルス発生回路81のゲートディレイの最終端85がOR回路81aに戻るように接続され、その結果、ゲートディレイがリング状につながっているため、全ゲートディレイ分の遅延時間を伴って、繰り返し第1のパルスP1aがリング遅延パルス発生回路81の左端に戻り、最終端85の出力によりカウンター82は第1のパルスP1aがゲートディレイを何周したかをエンコーダー84の出力89aの上述ビットとして出力89bより出力し、これら出力89a,89bにより、パルスP1a,P1bの時間差がデジタル値D1として出力される。なお、NAND入力87を0(ゼロ)にすることにより、リング遅延パルス発生回路81のリセットが行われる。
Further, the
即ち、図3において、第1のパルス位相差符号化回路72に対して、レーザ光線の検出タイミングを示す第2のパルスP1bが、レーザ光線の照射タイミングを示す第1のパルスP1aより遅れて入力されると、その第2のパルスP1bの入力タイミングにおける第1のパルスP1aの複数あるゲートディレイの通過位置が特定されて、その入力時間差が第1のパルスP1aの通過したゲートディレイの個数に基づいて第1のパルス位相差として符号化される。換言すると、第1のパルス位相差符号化回路72は、上述したようにしてその入力時間差をそのゲートディレイによる時間分解能によってデジタル変換し、デジタル値D1として出力する。
That is, in FIG. 3, the second pulse P1b indicating the detection timing of the laser beam is input to the first pulse phase
また、もう一方の第2のパルス位相差符号化回路73においても、図3にて例示した上記タイミングで第1のパルスP2aを入力し、この第1のパルスP2aから後述する基準時間To後に入力される第2のパルスP2bまでの入力時間差をそのゲートディレイによる時間分解能によってデジタル変換し、デジタル値D2として出力するものである。なお、ここで両パルス位相差符号化回路72,73は、同構成,同一チップ上に形成されるものであり、そのゲートディレイによる遅延時間は温度,電源電圧の変動をうけて同じように変動するものである。なお、デジタル値D1およびデジタル値D2は、特許請求の範囲に記載の「第1のパルス位相差」および「第2のパルス位相差」の一例に相当し得る。
Also in the other second pulse phase
両パルス位相差符号化回路72,73は、そのデジタル値D1,D2を演算回路74へ送出する。演算回路74では、レーザ光線の照射タイミングに応じた第1のパルスP1aの入力からレーザ光線の検出タイミングに応じた第2のパルスP1bの入力までに相当する入力時間差Tを、上記デジタル値D1,D2の比率と基準時間Toとに基づいて、以下の式(1)により演算する。
T=(D1/D2)×To ・・・(1)
なお、演算回路74は、特許請求の範囲に記載の「演算手段」の一例に相当し、入力時間差T(後述する計測時間T)は、特許請求の範囲に記載の「任意の時間」の一例に相当し得る。
Both pulse phase
T = (D1 / D2) × To (1)
The
これにより、温度や電圧変動等の外乱がある場合でも両パルス位相差符号化回路72,73のゲートディレイによる遅延時間は同様に変動するため、外乱の影響により例え遅延時間(即ちゲートディレイの時間分解能)が変動したとしても外乱の影響が抑制された入力時間差Tが演算されることとなる。
Thus, even when there is a disturbance such as temperature and voltage fluctuation, the delay time due to the gate delay of both pulse phase
次に、本実施形態に係る制御回路70の時間計測回路71における時間計測処理について図を用いて説明する。図5は、計測時間(計測距離)と計測誤差とを関係を示すマップである。図6は、基準時間Toと計測誤差eとの関係を示すグラフである。図7は、時間計測回路71にて実施される時間計測処理の流れを例示するフローチャートである。
Next, time measurement processing in the
図5に示すように、計測時間(計測距離)を計測する場合の計測誤差として、基準クロックをデジタル信号に量子化する際に切り捨てられる端数に起因する基準クロック量子化誤差と、基準クロック精度による誤差と、計測時間や基準時間をデジタル信号に量子化する際に切り捨てられる端数に起因する計測時間量子化誤差と、補正係数の演算時の誤差を含めた演算誤差とが想定される。なお、基準クロック量子化誤差、基準クロック精度による誤差および補正係数演算誤差は、計測時間(計測距離)が長くなるほど計測誤差が大きくなり、計測時間量子化誤差および演算誤差は、基本的に計測時間(計測距離)に影響されない(図5参照)。そこで、本実施形態に係る時間計測処理では、上記計測誤差を小さくするために、基準時間Toと、デジタル値D1,D2の比率演算時の時間分解能Tr1とが後述する設定処理により設定される。この設定根拠について、図6を用いて説明する。 As shown in FIG. 5, as a measurement error when measuring a measurement time (measurement distance), a reference clock quantization error caused by a fraction rounded down when a reference clock is quantized into a digital signal, and a reference clock accuracy are used. An error, a measurement time quantization error due to a fraction that is rounded down when the measurement time or reference time is quantized into a digital signal, and a calculation error including an error when calculating a correction coefficient are assumed. Note that the reference clock quantization error, the error due to the reference clock accuracy, and the correction coefficient calculation error increase as the measurement time (measurement distance) increases. The measurement time quantization error and the calculation error basically include the measurement time. It is not affected by (measurement distance) (see FIG. 5). Therefore, in the time measurement process according to the present embodiment, in order to reduce the measurement error, the reference time To and the time resolution Tr1 at the time of calculating the ratio between the digital values D1 and D2 are set by a setting process described later. The basis for this setting will be described with reference to FIG.
上記比率演算時の時間分解能Tr1と基準時間Toと関係では、当該比率演算時の演算誤差e1を小さくするために上記時間分解能Tr1を細かくすると、時間計測データ1ビットあたりに相当する時間が小さくなり、1度の演算で取り扱える最大計測時間も小さくなる。すなわち、上記時間分解能Tr1を細かくするためには基準時間Toを短くする必要がある。ここで、時間計測データのデータ幅がnビットである場合の比率演算時の演算誤差e1は、基準時間Toに基づいて以下の式(2)により演算される。
e1=To/(2n−1) ・・・(2)
Regarding the relationship between the time resolution Tr1 at the time of the ratio calculation and the reference time To, if the time resolution Tr1 is made fine to reduce the calculation error e1 at the time of the ratio calculation, the time corresponding to one bit of the time measurement data is reduced. The maximum measurement time that can be handled by one calculation is also reduced. That is, in order to make the time resolution Tr1 fine, it is necessary to shorten the reference time To. Here, the calculation error e1 at the time of the ratio calculation when the data width of the time measurement data is n bits is calculated by the following equation (2) based on the reference time To.
e1 = To / (2 n −1) (2)
一方、第1のパルス位相差および第2のパルス位相差をデジタル信号に量子化する際の量子化誤差e2を小さくするためには、基準時間Toを長くする必要がある。ここで、量子化誤差e2は、予定される計測時間Tsと設計上のゲートディレイの時間分解能Tr2と基準時間Toとに基づいて以下の式(3)により演算される。
e2=(Ts×Tr2)/To ・・・(3)
On the other hand, in order to reduce the quantization error e2 when the first pulse phase difference and the second pulse phase difference are quantized into digital signals, it is necessary to increase the reference time To. Here, the quantization error e2 is calculated by the following equation (3) based on the planned measurement time Ts, the design gate delay time resolution Tr2, and the reference time To.
e2 = (Ts × Tr2) / To (3)
そこで、図6に示すように、比率演算時の時間分解能Tr1に応じて、上記演算誤差e1および量子化誤差e2を総計した計測誤差eが小さくなるように、基準時間Toを求める。この基準時間Toを用いて第2のパルス位相差符号化回路73によりデジタル値D2を出力することで、計測誤差eを小さくすることができる。さらに、デジタル値D1,D2の比率の演算時の誤差を小さくするため、この比率演算時の時間分解能Tr1を、デジタル値D2および基準時間Toから導き出される遅延素子の時間分解能よりも細かく設定する。これにより、計測誤差eを小さくするための基準時間Toと時間分解能Tr1とが設定されることとなり、計測時間の計測精度の低下を抑制することができる。
Therefore, as shown in FIG. 6, the reference time To is obtained so that the measurement error e totaling the calculation error e1 and the quantization error e2 becomes small according to the time resolution Tr1 at the time of the ratio calculation. By outputting the digital value D2 by the second pulse phase
以下、制御回路70の時間計測回路71における時間計測処理について図7のフローチャートを用いて詳細に説明する。
まず、図7のステップS101にて基準時間設定処理がなされ、上記式(2),(3)等に基づいて計測誤差eを小さくするような基準時間Toが設定される。次に、ステップS103にて第1のパルス位相差取得処理がなされ、第1のパルス位相差符号化回路72により、レーザ光線の照射タイミングに応じた第1のパルスP1aの入力からレーザ光線の検出タイミングに応じた第2のパルスP1bの入力までの時間に相当するデジタル値D1が演算されて取得される。続いて、ステップS105にて第2のパルス位相差取得処理がなされ、第2のパルス位相差符号化回路73により、第1のパルスP2aの入力からステップS101にて設定された基準時間To後に入力される第2のパルスP2bの入力までの時間に相当するデジタル値D2が演算されて取得される。
Hereinafter, the time measurement process in the
First, a reference time setting process is performed in step S101 of FIG. 7, and a reference time To that reduces the measurement error e is set based on the above equations (2), (3), and the like. Next, in step S103, the first pulse phase difference acquisition process is performed, and the first pulse phase
次に、ステップS107において比率演算時の時間分解能Tr1の設定処理がなされる。この処理では、比率演算時の時間分解能Tr1が、デジタル値D2および基準時間Toから導き出される遅延素子の時間分解能よりも細かくなるように設定される。具体的には、比率演算時の時間分解能Tr1が、ステップS101にて設定された基準時間Toに基づいて上記式(2)により演算される比率演算時の演算誤差e1に等しくなるように設定される。 Next, in step S107, a setting process of the time resolution Tr1 at the time of the ratio calculation is performed. In this processing, the time resolution Tr1 at the time of the ratio calculation is set to be finer than the time resolution of the delay element derived from the digital value D2 and the reference time To. Specifically, the time resolution Tr1 at the time of the ratio calculation is set to be equal to the calculation error e1 at the time of the ratio calculation calculated by the above equation (2) based on the reference time To set at step S101. The
続いて、ステップS109において補正係数演算処理がなされる。この処理では、デジタル値D1を補正するための補正係数Kが、基準時間Toと比率演算時の時間分解能Tr1とデジタル値D2とに基づいて以下の式(4)により演算される。
K=To/(Tr1×D2) ・・・(4)
この式(4)において、ステップS107にて設定された時間分解能Tr1を用いることで、補正係数Kの演算時の演算誤差、すなわち、比率演算時の演算誤差を小さくすることができる。
Subsequently, correction coefficient calculation processing is performed in step S109. In this process, the correction coefficient K for correcting the digital value D1 is calculated by the following equation (4) based on the reference time To, the time resolution Tr1 at the time of ratio calculation, and the digital value D2.
K = To / (Tr1 × D2) (4)
In this equation (4), by using the time resolution Tr1 set in step S107, the calculation error when calculating the correction coefficient K, that is, the calculation error when calculating the ratio can be reduced.
そして、ステップS111において計測時間演算処理がなされる。この処理では、計測時間Tが、デジタル値D1と補正係数Kと比率演算時の時間分解能Tr1とに基づいて以下の式(5)により演算される。
T=D1×K×Tr1 ・・・(5)
ここで、式(5)に式(4)を代入することにより、上記式(1)が得られることがわかる。すなわち、本時間計測処理により、外乱の影響が抑制されるとともに、計測時間の計測精度の低下が抑制される。
In step S111, a measurement time calculation process is performed. In this process, the measurement time T is calculated by the following equation (5) based on the digital value D1, the correction coefficient K, and the time resolution Tr1 at the time of ratio calculation.
T = D1 × K × Tr1 (5)
Here, it is understood that the above formula (1) is obtained by substituting the formula (4) into the formula (5). That is, this time measurement process suppresses the influence of disturbance and suppresses a decrease in measurement accuracy of the measurement time.
ここで、上述した時間計測処理について具体的な数値を用いて説明する。
まず、ステップS101の設定処理では、例えば、予定される計測時間Tsが200nsであり、ゲートディレイの時間分解能Tr2が100psであり、時間計測データのデータ幅が16ビットであるとすると、上記式(2),(3)等により、基準時間Toが1200nsに設定される。次に、ステップS103の第1のパルス位相差取得処理により、例えば、デジタル値D1が1538として取得されるとともに、ステップS105の第2のパルス位相差取得処理により、例えば、デジタル値D2が9230として取得される。続いて、ステップS107の設定処理では、比率演算時の時間分解能Tr1が、上記式(2)により演算される比率演算時の演算誤差e1に等しくなるように、例えば、20psに設定される。次に、ステップS109の補正係数演算処理にて、上記式(4)により、補正係数Kが6.5として演算される。そして、ステップS111の計測時間演算処理にて、上記式(5)により、計測時間Tが199.94nsとして演算されることとなる。
Here, the time measurement process described above will be described using specific numerical values.
First, in the setting process of step S101, for example, assuming that the planned measurement time Ts is 200 ns, the time resolution Tr2 of the gate delay is 100 ps, and the data width of the time measurement data is 16 bits, The reference time To is set to 1200 ns by 2), (3), and the like. Next, for example, the digital value D1 is acquired as 1538 by the first pulse phase difference acquisition process in step S103, and for example, the digital value D2 is set to 9230 by the second pulse phase difference acquisition process in step S105. To be acquired. Subsequently, in the setting process of step S107, the time resolution Tr1 at the time of the ratio calculation is set to 20 ps, for example, so as to be equal to the calculation error e1 at the time of the ratio calculation calculated by the above equation (2). Next, in the correction coefficient calculation process in step S109, the correction coefficient K is calculated as 6.5 according to the above equation (4). In the measurement time calculation process in step S111, the measurement time T is calculated as 199.94 ns according to the above equation (5).
ここで、従来では、デジタル値D1が1538として取得され、設計上のゲートディレイの時間分解能Tr2が100psであり実際のゲートディレイの時間分解能が130psであるとすると、130ps単位で取得されたデータを100ps単位で表すように変換して1538×130/100から1999が得られ、この値を時間で表すことで、計測時間T’は、1999×100psから、199.9nsとして演算されることとなる。これにより、予定される計測時間Tsが200nsであることから、本実施形態に係る時間計測処理により演算される計測時間の方が従来での時間計測処理よりも演算誤差が0.04ns(=199.94−199.9)だけ小さくなることがわかる。 Here, conventionally, assuming that the digital value D1 is acquired as 1538, the time resolution Tr2 of the designed gate delay is 100 ps, and the time resolution of the actual gate delay is 130 ps, the data acquired in units of 130 ps is obtained. By converting it to be expressed in units of 100 ps, 1538 × 130/100 is obtained from 1999, and by expressing this value in time, the measurement time T ′ is calculated from 1999 × 100 ps to 199.9 ns. . Thereby, since the scheduled measurement time Ts is 200 ns, the measurement time calculated by the time measurement process according to the present embodiment has a calculation error of 0.04 ns (= 199) than the conventional time measurement process. .94-199.9), which is smaller.
以上説明したように、本実施形態に係る制御回路70の時間計測回路71では、計測時間Tを、デジタル値D1およびデジタル値D2の比率と基準時間Toとに基づいて求めることにより、外乱に起因するゲートディレイ(遅延素子)による遅延時間の変動が発生する場合でも、両デジタル値D1,D2が同じように変化するので、計測時間Tの計測精度の低下を抑制することができる。また、基準時間Toが、比率演算時の時間分解能Tr1に応じて、上記比率演算時の演算誤差e1および量子化誤差e2を総計した計測誤差eが小さくなるように設定されるので、計測時間Tの計測精度の低下を確実に抑制することができる。
As described above, in the
さらに、本実施形態に係る制御回路70の時間計測回路71では、比率演算時の時間分解能Tr1が、上記式(2)により演算される比率演算時の演算誤差e1に等しくなるように設定されて遅延素子の時間分解能よりも細かく設定されるため、上記比率演算時の演算誤差が確実に小さくなるので、計測時間Tの計測精度の低下を確実に抑制することができる。
Further, in the
また、本実施形態に係るレーザレーダ装置1は、制御回路70の時間計測回路71を備えており、検出物体の位置を検出するための時間差を、レーザ光の照射タイミングに応じて第1のパルス信号を第1のパルスP1aとして時間計測回路71に入力するとともにレーザ光の検出タイミングに応じて第2のパルス信号を第2のパルスP1bとして時間計測回路71に入力することで、演算される計測時間Tに基づいて検出物体までの距離等を計測する。これにより、計測時間Tの計測精度の低下を抑制し得る等の各発明による作用・効果を享受したレーザレーダ装置を実現することができる。
Further, the
なお、本発明は上記実施形態に限定されるものではなく、以下のように具体化してもよい。
(1)比率演算時の時間分解能Tr1は、上記式(2)により演算される比率演算時の演算誤差e1に等しくなるように設定されることに限らず、デジタル値D2および基準時間Toから導き出される遅延素子の時間分解能よりも細かく設定されればよい。このようにしても、上記比率演算時の演算誤差e1が小さくなるので、計測時間Tの計測精度の低下を抑制することができる。
In addition, this invention is not limited to the said embodiment, You may actualize as follows.
(1) The time resolution Tr1 at the time of the ratio calculation is not limited to be set equal to the calculation error e1 at the time of the ratio calculation calculated by the above formula (2), but is derived from the digital value D2 and the reference time To. It may be set finer than the time resolution of the delay element. Even in this case, since the calculation error e1 at the time of the ratio calculation is reduced, it is possible to suppress a decrease in measurement accuracy of the measurement time T.
(2)上記時間計測処理では、ステップS101の設定にて基準時間Toを設定しステップS107における比率演算時の時間分解能Tr1の設定処理を省略してもよい。この場合には、基準時間Toにより上記計測誤差eが小さくなるように設定されるので、ステップS107における比率演算時の時間分解能Tr1を適切に設定する場合よりも効果は限定されるものの、従来技術での時間計測処理よりも計測時間Tの計測精度の低下を抑制することができる。 (2) In the time measurement process, the reference time To may be set in step S101, and the time resolution Tr1 setting process in the ratio calculation in step S107 may be omitted. In this case, since the measurement error e is set to be smaller by the reference time To, the effect is limited as compared with the case where the time resolution Tr1 at the time of the ratio calculation in step S107 is appropriately set. It is possible to suppress a decrease in measurement accuracy of the measurement time T as compared with the time measurement process in FIG.
1…レーザレーダ装置(センサ装置)
10…レーザダイオード
20…フォトダイオード
70…制御回路(時間計測装置)
71…時間計測回路(時間計測装置)
72…第1のパルス位相差符号化回路(第1のパルス位相差符号化手段)
73…第2のパルス位相差符号化回路(第2のパルス位相差符号化手段)
74…演算回路(演算手段)
D1…デジタル値(第1のパルス位相差)
D2…デジタル値(第2のパルス位相差)
K…補正係数
P1a…第1のパルス(第1のパルス信号)
P1b…第2のパルス(第2のパルス信号)
T…計測時間(任意の時間)
To…基準時間
Tr1…比率演算時の時間分解能
1 ... Laser radar device (sensor device)
DESCRIPTION OF
71 ... Time measuring circuit (time measuring device)
72. First pulse phase difference encoding circuit (first pulse phase difference encoding means)
73. Second pulse phase difference encoding circuit (second pulse phase difference encoding means)
74. Arithmetic circuit (calculation means)
D1: Digital value (first pulse phase difference)
D2: Digital value (second pulse phase difference)
K: Correction coefficient P1a: First pulse (first pulse signal)
P1b ... second pulse (second pulse signal)
T ... Measurement time (arbitrary time)
To ... Reference time Tr1 ... Time resolution during ratio calculation
Claims (3)
前記第1のパルス信号を入力してこの第1のパルス信号を前記第1のパルス位相差符号化手段と同構成とされた複数の遅延素子を通過させるとともに、当該第1のパルス信号に対して基準時間だけ遅延した第2のパルス信号を入力して、その第2のパルス信号の入力タイミングにおける前記第1のパルス信号の前記複数ある遅延素子の通過位置を特定することにより、前記基準時間を前記第1のパルス信号の通過した遅延素子の個数に基づいて第2のパルス位相差として符号化する第2のパルス位相差符号化手段と、
前記任意の時間を、前記第1のパルス位相差および前記第2のパルス位相差の比率と前記基準時間とに基づいて求める演算手段と、を備えてなり、
前記演算手段は、前記基準時間を、前記比率を演算する際の分解能に応じて設定することを特徴とする時間計測装置。 The first pulse signal is input to pass the first pulse signal through a plurality of delay elements, and the second pulse signal delayed by an arbitrary time is input to the first pulse signal, By specifying the passage positions of the plurality of delay elements of the first pulse signal at the input timing of the second pulse signal, the arbitrary time is set to the number of delay elements through which the first pulse signal has passed. First pulse phase difference encoding means for encoding as a first pulse phase difference based on;
The first pulse signal is input, and the first pulse signal is passed through a plurality of delay elements having the same configuration as the first pulse phase difference encoding means, and the first pulse signal A second pulse signal delayed by a reference time and specifying a passing position of the plurality of delay elements of the first pulse signal at an input timing of the second pulse signal. A second pulse phase difference encoding means for encoding a second pulse phase difference based on the number of delay elements through which the first pulse signal has passed;
Calculating means for calculating the arbitrary time based on the ratio of the first pulse phase difference and the second pulse phase difference and the reference time;
The time calculating device is characterized in that the calculating means sets the reference time according to a resolution when calculating the ratio.
レーザ光を照射しこのレーザ光が検出物体にて反射した反射光を検出することで照射タイミングから検出タイミングまでの時間差に応じて前記検出物体の位置を検出するセンサ装置であって、
前記時間差は、前記照射タイミングに応じて前記第1のパルス信号を前記時間計測装置に入力するとともに前記検出タイミングに応じて前記第2のパルス信号を前記時間計測装置に入力することで、前記演算手段により求められる前記任意の時間に基づいて計測されることを特徴とするセンサ装置。 A time measuring device according to claim 1 or 2,
A sensor device that detects a position of the detection object according to a time difference from an irradiation timing to a detection timing by irradiating a laser beam and detecting reflected light reflected by the detection object.
The time difference is calculated by inputting the first pulse signal to the time measuring device according to the irradiation timing and inputting the second pulse signal to the time measuring device according to the detection timing. The sensor device is measured based on the arbitrary time obtained by the means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010056169A JP5282750B2 (en) | 2010-03-12 | 2010-03-12 | Time measuring device and sensor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010056169A JP5282750B2 (en) | 2010-03-12 | 2010-03-12 | Time measuring device and sensor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011191127A true JP2011191127A (en) | 2011-09-29 |
JP5282750B2 JP5282750B2 (en) | 2013-09-04 |
Family
ID=44796232
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010056169A Active JP5282750B2 (en) | 2010-03-12 | 2010-03-12 | Time measuring device and sensor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5282750B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013175743A1 (en) * | 2012-05-21 | 2013-11-28 | パナソニック株式会社 | Ultrasonic flowmeter |
WO2019049480A1 (en) * | 2017-09-08 | 2019-03-14 | オムロン株式会社 | Sensor device and measurement method |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0537378A (en) * | 1991-07-30 | 1993-02-12 | Nippondenso Co Ltd | Time a/d conversion circuit |
JP2000315121A (en) * | 1999-04-30 | 2000-11-14 | Toshiba Corp | Rtc circuit |
-
2010
- 2010-03-12 JP JP2010056169A patent/JP5282750B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0537378A (en) * | 1991-07-30 | 1993-02-12 | Nippondenso Co Ltd | Time a/d conversion circuit |
JP2000315121A (en) * | 1999-04-30 | 2000-11-14 | Toshiba Corp | Rtc circuit |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013175743A1 (en) * | 2012-05-21 | 2013-11-28 | パナソニック株式会社 | Ultrasonic flowmeter |
JP2013242217A (en) * | 2012-05-21 | 2013-12-05 | Panasonic Corp | Ultrasonic flow meter |
WO2019049480A1 (en) * | 2017-09-08 | 2019-03-14 | オムロン株式会社 | Sensor device and measurement method |
JP2019049430A (en) * | 2017-09-08 | 2019-03-28 | オムロン株式会社 | Sensor device and measurement method |
US11506787B2 (en) | 2017-09-08 | 2022-11-22 | Omron Corporation | Sensor device and measurement method |
Also Published As
Publication number | Publication date |
---|---|
JP5282750B2 (en) | 2013-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2866001B1 (en) | Photoelectric encoder | |
JP5479236B2 (en) | Rotary encoder | |
EP2889585B1 (en) | Encoder and encoding method for slip ring | |
TWI558983B (en) | Encoder | |
JP6407502B1 (en) | Absolute encoder | |
EP2241855B1 (en) | Optical measuring apparatus and method | |
JP5282750B2 (en) | Time measuring device and sensor device | |
JP5824342B2 (en) | Linear encoder | |
JP6950276B2 (en) | Distance measuring device | |
JP6149740B2 (en) | Absolute encoder | |
JP6639750B1 (en) | Encoder | |
US9534936B2 (en) | Reference signal generation apparatus and reference signal generation system | |
WO2018163424A1 (en) | Absolute encoder | |
US9250103B2 (en) | Optical rotary encoder with correction method reducing variation of a distance between a rotation body and a light receiving unit | |
JP6261380B2 (en) | Optical encoder | |
JP4737609B2 (en) | Encoder | |
JP2013246054A (en) | Motor control device, and control method of motor control device | |
US20140138525A1 (en) | Optical encoder | |
JP2011122999A (en) | Optical waveguide device and calibration system | |
US9157769B2 (en) | Reference signal generation apparatus and reference signal generation system | |
JP5990773B2 (en) | Motor position detector | |
JP5153570B2 (en) | Optical encoder and electronic apparatus including the optical encoder | |
JP2014134540A (en) | Single track three-channel encoder with differential index | |
JP6271174B2 (en) | Detection head, optical encoder, and adjustment method of optical encoder | |
JP5113018B2 (en) | Linear encoder device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130328 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130430 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130513 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5282750 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |